WO2012164829A1 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
WO2012164829A1
WO2012164829A1 PCT/JP2012/003012 JP2012003012W WO2012164829A1 WO 2012164829 A1 WO2012164829 A1 WO 2012164829A1 JP 2012003012 W JP2012003012 W JP 2012003012W WO 2012164829 A1 WO2012164829 A1 WO 2012164829A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
control
photoelectric conversion
unit
pixel circuit
Prior art date
Application number
PCT/JP2012/003012
Other languages
English (en)
French (fr)
Inventor
山本　孝大
松長　誠之
真 鎗野
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2012164829A1 publication Critical patent/WO2012164829A1/ja
Priority to US14/088,514 priority Critical patent/US20140139712A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14669—Infrared imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2101/00—Still video cameras

Definitions

  • the present invention relates to an imaging device including a stacked solid-state imaging device.
  • the exposure amount is adjusted to adjust the amount of exposure. Is required.
  • the stacked solid-state imaging device has a configuration in which a photoelectric conversion film is formed on a semiconductor substrate on which a pixel circuit is formed via an insulating film. For this reason, since it is possible to use a material having a large light absorption coefficient such as amorphous silicon for the photoelectric conversion film, an increase in the aperture ratio and a reduction in the height of the solid-state imaging device can be realized at the same time. For this reason, stacked solid-state imaging devices have been actively developed. For example, there is a technique for controlling a dynamic range by controlling a voltage applied to a photoelectric conversion film of a stacked solid-state imaging device (see Patent Document 1).
  • an object of the present invention is to provide an imaging device using a stacked solid-state imaging device capable of capturing a still image without a mechanical shutter for exposure control.
  • an imaging apparatus is an imaging apparatus including a stacked solid-state imaging apparatus including a plurality of pixels arranged in a matrix on a semiconductor substrate, and the plurality of pixels Each of which is formed above the semiconductor substrate, photoelectrically converts light into signal charges, a pixel electrode formed on a surface of the photoelectric conversion film on the semiconductor substrate side, and the photoelectric conversion film
  • the transparent electrode formed on the surface opposite to the surface on the semiconductor substrate side and the signal charge photoelectrically converted by the photoelectric conversion film are read out through the pixel electrode and the read out signal charges are accumulated.
  • a pixel circuit unit, and the imaging device includes a first voltage value at which the signal charge photoelectrically converted by the photoelectric conversion film moves to the pixel circuit unit, and a first voltage value at which the signal charge does not move to the pixel circuit unit. 2 voltage values
  • a control unit for controlling the exposure time By applying to the transparent electrodes on ⁇ , a control unit for controlling the exposure time.
  • the imaging apparatus can control the exposure time without a mechanical shutter for exposure control. Therefore, the imaging apparatus can take a still image without a mechanical shutter.
  • the controller is configured to start exposure by switching a voltage applied to the transparent electrode from the second voltage value to the first voltage value, and to the transparent electrode after the exposure start control.
  • the exposure is terminated by switching the applied voltage from the first voltage value to the second voltage value, and the pixel circuit unit performs the exposure end from the time when the exposure start control is performed.
  • the signal charges photoelectrically converted by the photoelectric conversion film may be read and the read signal charges may be accumulated until the time when the control is performed.
  • control unit may further perform read control for sequentially reading out signal charges accumulated in a plurality of the pixel circuit units included in the plurality of pixels after the exposure end control is performed.
  • the pixel circuit unit is connected to the pixel electrode, and stores a first charge storage unit that stores the signal charge, a second charge storage unit, the first charge storage unit, and the second charge storage unit.
  • the control unit applies the second voltage value to the transparent electrode and turns on the transfer transistor in the read control, thereby turning on the transfer transistor.
  • the signal charge stored in the storage unit is transferred to the second charge storage unit, and then a signal corresponding to the signal charge stored in the second charge storage unit is sequentially read from the plurality of pixels. Good.
  • the signal charge is temporarily moved from the first charge accumulation unit of the plurality of pixels to the second charge accumulation unit at the same time, and then the second charge for each pixel.
  • the signal charges in the charge storage unit can be read out sequentially. As a result, the readout time difference between the pixels is reduced, thereby reducing image distortion.
  • control unit further performs reset control for applying the second voltage value to the transparent electrode and resetting the signal charges accumulated in the pixel circuit unit before the exposure start control. Also good.
  • control unit may further perform the reset control after the read control.
  • the pixel circuit unit includes a reset transistor for resetting a signal charge accumulated in the pixel circuit unit, and the control unit turns on the reset transistor using a tapered signal in the reset control.
  • the signal charge accumulated in the pixel circuit unit may be reset.
  • the imaging apparatus can reduce random noise generated at the time of resetting.
  • the present invention can be realized not only as such an image pickup apparatus but also as a method for controlling an image pickup apparatus using characteristic means included in the image pickup apparatus as steps.
  • the present invention can be realized as a semiconductor integrated circuit (LSI) that realizes part or all of the functions of such an imaging apparatus.
  • LSI semiconductor integrated circuit
  • the present invention can provide an imaging device using a stacked solid-state imaging device capable of capturing a still image without a mechanical shutter for exposure control.
  • FIG. 1 is a block diagram of a solid-state imaging device according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the solid-state imaging device according to the embodiment of the present invention.
  • FIG. 3 is a block diagram of an imaging apparatus according to a comparative example of the present invention.
  • FIG. 4 is a block diagram of the imaging apparatus according to the embodiment of the present invention.
  • FIG. 5 is a flowchart for shooting a still image by the imaging apparatus according to the embodiment of the present invention.
  • FIG. 6 is a time chart when a still image is captured by the imaging apparatus according to the embodiment of the present invention.
  • FIG. 7 is a diagram illustrating an operation in the monitor mode of the solid-state imaging device according to the embodiment of the present invention.
  • FIG. 1 is a block diagram of a solid-state imaging device according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the solid-state imaging device according to the embodiment of the present invention.
  • FIG. 8 is a diagram illustrating an operation when the solid-state imaging device according to the embodiment of the present invention is reset.
  • FIG. 9 is a diagram illustrating an operation at the start of exposure of the solid-state imaging device according to the embodiment of the present invention.
  • FIG. 10 is a diagram illustrating an operation at the end of exposure of the solid-state imaging device according to the embodiment of the present invention.
  • FIG. 11 is a diagram illustrating an operation at the time of reading of the solid-state imaging device according to the embodiment of the present invention.
  • the imaging device includes a first voltage value at which the signal charge photoelectrically converted by the photoelectric conversion film moves to the pixel circuit unit, and a second voltage value at which the signal charge does not move to the pixel circuit unit.
  • the exposure time is controlled by selectively applying it to the photoelectric conversion unit.
  • the imaging apparatus can realize still image shooting without a mechanical shutter for exposure control.
  • FIG. 1 is a diagram illustrating a circuit configuration of the solid-state imaging device 102 according to the present embodiment.
  • a solid-state imaging device 102 illustrated in FIG. 1 is a stacked solid-state imaging device.
  • the solid-state imaging device 102 includes a plurality of pixels (unit cells) 151 arranged in a matrix, a vertical scanning unit 153 that supplies various timing signals to the pixels 151, and signals from the pixels 151 sequentially to the horizontal output terminal 142.
  • a horizontal signal reading unit 155 for reading.
  • the pixel 151 describes only “2 rows and 2 columns”, but the number of rows and the number of columns may be arbitrarily set.
  • the pixel 151 includes a photoelectric conversion unit 111, an amplification transistor 113 whose gate is connected to the photoelectric conversion unit 111, a reset transistor 117 whose drain is connected to the photoelectric conversion unit 111, and a selection connected in series to the amplification transistor 113.
  • a transistor 115 is
  • the photoelectric conversion unit 111 is connected between the gate of the amplification transistor 113, the drain of the reset transistor 117, and the photoelectric conversion unit control line 131.
  • the gate of the selection transistor 115 is connected to the vertical scanning unit 153 via the address control line 122.
  • the gate of the reset transistor 117 is connected to the vertical scanning unit 153 via the reset control line 123.
  • the address control line 122 and the reset control line 123 are provided for each row.
  • the photoelectric conversion unit control line 131 is common to all pixels.
  • the vertical signal line 141 is provided for each column and is connected to the horizontal signal reading unit 155 via the column signal processing unit 121.
  • the column signal processing unit 121 performs noise suppression signal processing represented by correlated double sampling, analog / digital conversion processing, and the like.
  • FIG. 2 shows a cross-sectional configuration of the pixel 151 in FIG. 1 in the solid-state imaging device of the present embodiment shown above.
  • an amplification transistor 113, a selection transistor 115, and a reset transistor 117 are formed on a semiconductor substrate 31 made of silicon.
  • the amplification transistor 113 includes a gate electrode 41, a diffusion layer 51 that is a drain, and a diffusion layer 52 that is a source.
  • the selection transistor 115 includes a gate electrode 42, a diffusion layer 52 that is a drain, and a diffusion layer 53 that is a source.
  • the source of the amplification transistor 113 and the drain of the selection transistor 115 are formed by a common diffusion layer 52.
  • the reset transistor 117 includes a gate electrode 43, a diffusion layer 54 that is a drain, and a diffusion layer 55 that is a source.
  • the diffusion layer 51 and the diffusion layer 54 are separated by the element isolation region 33.
  • An insulating film 35 is formed on the semiconductor substrate 31 so as to cover each transistor.
  • a photoelectric conversion unit 111 is formed on the insulating film 35.
  • the photoelectric conversion unit 111 includes a photoelectric conversion film 45 made of amorphous silicon or the like, a pixel electrode 46 formed on the lower surface of the photoelectric conversion film 45 (surface on the semiconductor substrate 31 side), and the upper surface of the photoelectric conversion film 45 (semiconductor). And a transparent electrode 47 formed on a surface opposite to the surface on the substrate 31 side.
  • the photoelectric conversion film 45 photoelectrically converts light into signal charges.
  • the pixel electrode 46 is connected to the gate electrode 41 of the amplification transistor 113 and the diffusion layer 54 that is the source of the reset transistor 117 via the contact 36.
  • the diffusion layer 54 connected to the pixel electrode 46 functions as a storage diode.
  • the solid-state imaging device 102 when light from a subject is incident on the solid-state imaging device 102 according to the embodiment of the present invention, the light is absorbed by the photoelectric conversion film 45, and hole-electron pairs corresponding to the absorbed light amount are generated.
  • a positive voltage is applied to the transparent electrode 47, electrons in the converted electron-hole pair are transferred to the transparent electrode 47 side and flow to a power source (not shown) connected to the transparent electrode 47.
  • the holes are transferred to the diffusion layer 54 side and accumulated in the diffusion layer 54.
  • FIG. 3 shows a configuration of an imaging apparatus using a mechanical shutter.
  • the imaging apparatus 201 illustrated in FIG. 3 includes a solid-state imaging apparatus 202, a control unit 203, and a mechanical shutter 211.
  • the control unit 203 includes a signal processing unit 204 that performs video signal processing and a mechanical shutter driver 205 that drives the mechanical shutter 211.
  • the solid-state imaging device 202 is, for example, a CCD image sensor or a CMOS image sensor.
  • the signal processing unit 204 calculates or sets the exposure amount in advance, and outputs a control signal 206 for controlling the mechanical shutter 211 to the mechanical shutter driver 205. Further, the signal processing unit 204 outputs a control signal 207 for controlling the driving of the solid-state imaging device 202 and the exposure amount by the electronic shutter to the solid-state imaging device 202.
  • the mechanical shutter driver 205 outputs a control signal 209 for adjusting the exposure amount to the mechanical shutter 211 in response to the control signal 206 from the signal processing unit 204.
  • the mechanical shutter 211 adjusts the aperture according to the control signal 209, and performs an operation of closing and opening the mechanical shutter in accordance with an appropriate exposure amount when photographing a still image.
  • the cost is increased, and a mechanical drive for adjusting the diaphragm is required, so that the possibility of a failure is increased.
  • the light whose exposure amount is adjusted by the mechanical shutter 211 is photoelectrically converted into an electric signal (output signal 208) by the solid-state imaging device 202. Then, the signal processing unit 204 performs signal processing on the output signal 208 output from the solid-state imaging device 202, and outputs a video signal 210 after the signal processing.
  • FIG. 4 is a diagram illustrating a configuration of the imaging apparatus 101 according to the embodiment of the present invention.
  • An imaging apparatus 101 includes a stacked solid-state imaging apparatus 102 and a control unit 103.
  • the control unit 103 includes a signal processing unit 104 and an applied voltage control unit 105 that controls a voltage applied to the photoelectric stacked film included in the stacked solid-state imaging device 102.
  • the signal processing unit 104 calculates or sets an appropriate exposure amount in advance, and outputs a control signal 106 for controlling the exposure amount to the applied voltage control unit 105. Further, the signal processing unit 104 outputs a control signal 107 for controlling the driving of the solid-state imaging device 102 and the exposure amount by the electronic shutter to the stacked solid-state imaging device 102.
  • the applied voltage control unit 105 outputs a voltage 109 applied to the photoelectric stacked film to the stacked solid-state imaging device 102 in response to the control signal 106 from the signal processing unit 104. As a result, the applied voltage control unit 105 controls whether the carriers generated by the photoelectric conversion are allowed to move in the photoelectric stacked film of the stacked solid-state imaging device 102.
  • the applied voltage control unit 105 uses, as the voltage 109, a first voltage value V1 at which carriers generated by photoelectric conversion can move, and a second voltage value V2 at which carriers generated by photoelectric conversion cannot move. Is generated.
  • the voltage 109 is applied to the transparent electrode 47 of the photoelectric conversion unit 111 via the photoelectric conversion unit control line 131. As a result, the applied voltage control unit 105 controls whether or not carriers that are generated by photoelectric conversion can move.
  • an exposure time is a time difference between a state in which carriers generated by photoelectric conversion can move and a state in which carriers generated by photoelectric conversion cannot move. That is, since the image pickup apparatus 101 can adjust the exposure amount without a mechanical shutter, it can shoot a still image without the mechanical shutter.
  • FIG. 5 is a flowchart for still image shooting by the imaging apparatus 101.
  • FIG. 6 is a time chart when a still image is captured by the imaging apparatus 101.
  • 7 to 11 are diagrams showing the potential and operation of the solid-state imaging device 102.
  • FIGS. 7 to 11 show only one pixel 151, but the stacked solid-state imaging device 102 includes a plurality of pixels 151 arranged in a matrix.
  • the imaging apparatus 101 normally operates in a moving image state (monitor mode) (S301).
  • an appropriate exposure amount is calculated in advance by the signal processing unit 204, or the user manually sets the exposure amount.
  • the user wants to shoot a still image, the user presses a still switch (shutter) (Yes in S302).
  • FIG. 7 is a diagram showing potentials in the monitor mode (S301) shown in FIG.
  • the pixel 151 includes a photoelectric conversion unit 111 and a pixel circuit unit 416 formed on the semiconductor substrate 31.
  • the pixel circuit unit 416 reads out the signal charges photoelectrically converted by the photoelectric conversion film 45 through the pixel electrode 46 and accumulates the read signal charges. Further, the pixel circuit portion 416 outputs a signal corresponding to the accumulated signal charge to the vertical signal line 141.
  • the pixel circuit unit 416 includes an amplification transistor 412, a reset transistor 411, a first charge storage unit 404, a second charge storage unit 406, a line selection transistor 409, a column selection transistor 414, and a transfer transistor 418. Prepare.
  • the first charge accumulation unit 404 is connected to the pixel electrode 46 and accumulates signal charges (carriers 403) generated by the photoelectric conversion film 45.
  • the first charge storage unit 404 also serves as one of the source and drain of the transfer transistor 418.
  • the transfer transistor 418 switches between conduction and non-conduction between the first charge accumulation unit 404 and the second charge accumulation unit 406.
  • a read signal TR is applied to the gate of the transfer transistor 418.
  • the second charge storage unit 406 also serves as the other of the source and the drain of the transfer transistor 418 and stores the carrier 403 transferred from the first charge storage unit 404 via the transfer transistor 418 as a charge 407.
  • the line selection transistor 409 is connected between the second charge storage unit 406 and the gate of the amplification transistor 412.
  • a line selection signal LS is applied to the gate of the line selection transistor 409.
  • the amplification transistor 412 amplifies the charge 407 stored in the second charge storage unit 406 and outputs the amplified signal to the vertical signal line 141 via the column selection transistor 414.
  • the reset transistor 411 resets the electric charge 407 accumulated in the pixel circuit unit 416.
  • a reset signal RE is applied to the gate of the reset transistor.
  • the column selection transistor 414 is connected to the amplification transistor 412 in series.
  • a column selection signal CS is applied to the gate of the column selection transistor 414.
  • the pixel 151 may be composed of three transistors. Specifically, the pixel 151 may not include one or both of the transfer transistor 418 and the line selection transistor 409.
  • the applied voltage control unit 105 applies a first voltage value V1 to which the carrier 403 generated by photoelectric conversion can move as the voltage 109 to the transparent electrode 47.
  • the first voltage value V1 is a voltage value at which the signal charge (carrier 403) photoelectrically converted by the photoelectric conversion film 45 moves to the pixel circuit unit 416 via the pixel electrode 46.
  • the second voltage value V ⁇ b> 2 is a voltage value at which the signal charge (carrier 403) photoelectrically converted by the photoelectric conversion film 45 does not move to the pixel circuit unit 416.
  • the second voltage value V ⁇ b> 2 is a voltage value at which the signal charge (carrier 403) photoelectrically converted by the photoelectric conversion film 45 is discharged through the transparent electrode 47.
  • the carrier 403 generated by the photoelectric conversion is accumulated as a charge 407 in the first charge accumulation unit 404 of the pixel circuit unit 416. Further, the transfer transistor 418 is turned on when the read signal TR becomes valid. As a result, the charge 407 moves from the first charge accumulation unit 404 to the second charge accumulation unit 406.
  • the amplification transistor 412 amplifies the electric charge 407.
  • the amplified signal is output as an output signal 108 of the stacked solid-state imaging device 102 via the vertical signal line 141.
  • the output signal 108 is subjected to signal processing by the signal processing unit 204, and the signal after signal processing is output from the imaging device 101 as a video signal 110.
  • the signal processing unit 104 sends a control signal to the applied voltage control unit 105 so that the voltage 109 applied to the transparent electrode 47 becomes the second voltage value V2 in which carriers generated by photoelectric conversion cannot move. 106 is output.
  • the applied voltage control unit 105 switches the voltage 109 applied to the transparent electrode 47 to the second voltage value V2 in which carriers generated by photoelectric conversion cannot move (S303), as shown in FIG.
  • the signal processing unit 104 validates the reset signal RE and the line selection signal LS for all the pixels 151. Therefore, the reset transistor 411 and the line selection transistor 409 are turned on. As a result, the charges accumulated in the second charge accumulation unit 406 of all the pixels 151 are reset. Specifically, the voltage of the second charge storage unit 406 is reset to the reset level (VDD) (S304).
  • the PN junction is shielded from light by the pixel electrode 46 due to its configuration.
  • the second voltage value V ⁇ b> 2 at which carriers generated by photoelectric conversion cannot move is applied to the transparent electrode 47.
  • the photoelectric conversion film 45 the light-shielded state can be made stronger by making the carriers generated by the photoelectric conversion impossible to move.
  • the second charge accumulation units 406 of all the pixels can be reset to the reset level in a state where unnecessary carriers are not generated due to light incidence in the second charge accumulation units 406 of all the pixels. Therefore, it is possible to reduce the occurrence of afterimages and unnecessary noise due to insufficient resetting.
  • control unit 103 performs exposure start control for starting exposure by switching the voltage applied to the transparent electrode 47 from the second voltage value V2 to the first voltage value V1.
  • the signal processing unit 104 applies the voltage 109 applied to the photoelectric conversion film 45 so that the voltage generated by the photoelectric conversion becomes a first voltage value V1 that can move.
  • a control signal 106 is output to the voltage controller 105.
  • the applied voltage control unit 105 switches the voltage 109 applied to the transparent electrode 47 to the first voltage value V1 at which carriers generated by photoelectric conversion can move, as shown in FIG. Thereby, exposure is started (S305). In this state, the carriers 403 generated by photoelectric conversion are accumulated as charges 417 in the first charge accumulation unit 404.
  • the control unit 103 After a predetermined time from the exposure start control (S305), the control unit 103 performs exposure end control to end the exposure by switching the voltage applied to the transparent electrode 47 from the first voltage value V1 to the second voltage value V2.
  • the signal processing unit 104 controls the applied voltage control unit 105 so that the voltage 109 applied to the transparent electrode 47 becomes the second voltage value V2 in which carriers generated by photoelectric conversion cannot move.
  • the signal 106 is output.
  • the applied voltage control unit 105 switches the voltage 109 applied to the transparent electrode 47 to the second voltage value V2 at which carriers generated by photoelectric conversion cannot move, as shown in FIG. This completes the exposure (S306).
  • the carrier generated by photoelectric conversion is switched to the second voltage value V2 at which it cannot move.
  • the time up to (S306) is the exposure time.
  • the pixel circuit unit 416 reads out the signal charges photoelectrically converted by the photoelectric conversion film 45 during the exposure time and accumulates the read signal charges.
  • the signal processing unit 104 outputs a control signal 106 to the applied voltage control unit 105 so as to have a preset exposure time.
  • the applied voltage control unit 105 controls the voltage 109 applied to the transparent electrode 47 of the solid-state imaging device 102.
  • the control unit 103 After the exposure end control (S306) is performed, the control unit 103 performs read control for sequentially reading out signal charges accumulated in the plurality of pixel circuit units 416 included in the plurality of pixels 151.
  • the control unit 103 applies the second voltage value V2 to the transparent electrode 47 and simultaneously turns on the transfer transistor 418 for all pixels, thereby causing the first charge storage unit 404 to be turned on.
  • the accumulated signal charge is transferred to the second charge accumulation unit 406.
  • the signal processing unit 104 turns on the line selection transistor 409 and the column selection transistor 414 to generate a plurality of signals corresponding to the charge 407 accumulated in the second charge accumulation unit 406.
  • S307 sequentially read from the pixels 151
  • control unit 103 After the read control (S307), the control unit 103 performs reset control again.
  • the signal processing unit 104 sends a control signal to the applied voltage control unit 105 so that the voltage 109 applied to the photoelectric conversion film 45 becomes the first voltage value V1 at which carriers generated by photoelectric conversion can move. 106 is output.
  • the signal processing unit 104 validates the reset signal RE and the line selection signal LS for all the pixels 151. Therefore, the reset transistor 411 and the line selection transistor 409 are turned on. As a result, the charges accumulated in the second charge accumulation unit 406 of all the pixels 151 are reset (S308).
  • the applied voltage control unit 105 switches the voltage 109 applied to the transparent electrode 47 to the first voltage value V1 at which carriers generated by photoelectric conversion can move (S309). Then, the imaging apparatus 101 again shifts to the monitor mode (S301).
  • the imaging apparatus 101 can capture a still image without a mechanical shutter for exposure control by controlling the voltage applied to the photoelectric conversion film of the solid-state imaging apparatus.
  • the control unit 103 may reset the signal charge accumulated in the pixel circuit unit 416 by turning on the reset transistor 411 using a tapered signal.
  • the tapered signal is a signal whose voltage value gradually changes from a voltage level at which the reset transistor 411 is turned off to a voltage level at which the reset transistor 411 is turned on, instead of abruptly changing the voltage level.
  • control unit 103 sets the voltage 109 applied to the transparent electrode 47 to the second voltage value V2 in which carriers generated by photoelectric conversion cannot move, thereby making the light-shielding state strong, By controlling the time constant of the tapered reset signal RE from the processing unit 104, random noise generated in the reset transistor 411 can be reduced.
  • each processing unit included in the imaging apparatus according to the above embodiment is typically realized as an LSI which is an integrated circuit. These may be individually made into one chip, or may be made into one chip so as to include a part or all of them.
  • circuits are not limited to LSI, and may be realized by a dedicated circuit or a general-purpose processor.
  • An FPGA Field Programmable Gate Array
  • reconfigurable processor that can reconfigure the connection and setting of circuit cells inside the LSI may be used.
  • a part of the functions of the imaging apparatus according to the embodiment of the present invention may be realized by a processor such as a CPU executing a program.
  • division of functional blocks in the block diagram is an example, and a plurality of functional blocks can be realized as one functional block, a single functional block can be divided into a plurality of functions, or some functions can be transferred to other functional blocks. May be.
  • functions of a plurality of functional blocks having similar functions may be processed in parallel or time-division by a single hardware or software.
  • MOS transistors In the above description, an example using MOS transistors is shown, but other transistors may be used.
  • the present invention can be applied to an imaging apparatus such as a digital still camera.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　本発明の一形態に係る撮像装置（１０１）は、積層型固体撮像装置（１０２）を備え、複数の画素（１５１）の各々は、光を信号電荷に光電変換する光電変換膜（４５）と、光電変換膜（４５）の半導体基板（３１）側の面に形成された画素電極（４６）と、光電変換膜（４５）の半導体基板（３１）側の面とは反対側の面に形成された透明電極（４７）と、光電変換膜（４５）で光電変換された信号電荷を、画素電極（４６）を介して読み出すとともに、読み出した信号電荷を蓄積する画素回路部（４１６）とを備え、撮像装置（１０１）は、光電変換膜（４５）で光電変換された信号電荷が画素回路部（４１６）へ移動する第１電圧値と、当該信号電荷が画素回路部（４１６）へ移動しない第２電圧値とを選択的に透明電極（４７）へ印加することにより、露光時間を制御する制御部（１０３）を備える。

Description

撮像装置
　本発明は、積層型固体撮像装置を備える撮像装置に関する。
　ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）イメージセンサ、又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサなどの固体撮像装置を用いたＤＳＣ（Ｄｉｇｉｔａｌ　Ｓｔｉｌｌ　Ｃａｍｅｒａ）で静止画を撮影する場合は、露光量を調整するためにメカシャッタが必要となる。
　しかし、メカシャッタを用いた場合、ＤＳＣのコストが高くなる。さらに、絞りを制御して露光量を調整するメカ的な駆動が必要のため、稼動部の故障が発生する可能性も高い。さらに、メカ部があるのでレンズ部の低背化も難しいという課題がある。
　また、近年のコンパクトＤＳＣ、及び携帯電話用のカメラには、安価で、かつ、デザイン的にレンズ部が薄くできるカメラシステムが要望されている。
　一方で、積層型固体撮像装置が開発されている。積層型固体撮像装置は、画素回路が形成された半導体基板の上に絶縁膜を介して、光電変換膜が形成された構成を有している。このため、光電変換膜にアモルファスシリコン等の光吸収係数が大きい材料を用いることが可能となるので、固体撮像装置の開口率アップと低背化とを同時に実現することができる。このような理由から、積層型固体撮像装置は盛んに開発されている。例えば、積層型固体撮像装置の光電変換膜に印加する電圧を制御することで、ダイナミックレンジを制御する技術などがある（特許文献１を参照）。
特開２００９－４９５２５号公報
　前述のように積層型固体撮像装置に対する期待は高まっているが、積層型固体撮像装置を用いて、露光制御用のメカシャッタを使用せずにカメラなどの撮像装置を実現する技術は、未だ実現されていない。
　そこで、本発明は、露光制御用のメカシャッタ無しで静止画の撮影が可能な、積層型固体撮像装置を用いた撮像装置を提供することを目的とする。
　上記目的を達成するために、本発明の一形態に係る撮像装置は、半導体基板に行列状に配置された複数の画素を備える積層型固体撮像装置を備える撮像装置であって、前記複数の画素の各々は、前記半導体基板の上方に形成され、光を信号電荷に光電変換する光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記半導体基板側の面とは反対側の面に形成された透明電極と、前記光電変換膜で光電変換された前記信号電荷を、前記画素電極を介して読み出すとともに、読み出した信号電荷を蓄積する画素回路部とを備え、前記撮像装置は、前記光電変換膜で光電変換された前記信号電荷が前記画素回路部へ移動する第１電圧値と、当該信号電荷が前記画素回路部へ移動しない第２電圧値とを選択的に前記透明電極へ印加することにより、露光時間を制御する制御部を備える。
　この構成によれば、本発明の一形態に係る撮像装置は、露光制御用のメカシャッタ無しで露光時間を制御できる。よって、当該撮像装置は、メカシャッタ無しで静止画撮影が可能となる。
　また、前記制御部は、前記透明電極に印加する電圧を前記第２電圧値から前記第１電圧値に切り替えることで露光を開始する露光開始制御と、前記露光開始制御の後、前記透明電極に印加する電圧を前記第１電圧値から前記第２電圧値に切り替えることで露光を終了する露光終了制御とを行い、前記画素回路部は、前記露光開始制御が行われた時刻から、前記露光終了制御が行われた時刻までの間に前記光電変換膜で光電変換された信号電荷を読み出すとともに、読み出した信号電荷を蓄積してもよい。
　また、前記制御部は、さらに、前記露光終了制御が行われた後、前記複数の画素に含まれる複数の前記画素回路部に蓄積されている信号電荷を順次読み出す読み出し制御を行ってもよい。
　また、前記画素回路部は、前記画素電極に接続されており、前記信号電荷を蓄積する第１電荷蓄積部と、第２電荷蓄積部と、前記第１電荷蓄積部と前記第２電荷蓄積部との間に設けられた転送トランジスタとを含み、前記制御部は、前記読み出し制御において、前記透明電極に前記第２電圧値を印加するとともに、前記転送トランジスタをオンすることにより、前記第１電荷蓄積部に蓄積されている信号電荷を前記第２電荷蓄積部に転送し、その後、前記複数の画素から順次、前記第２電荷蓄積部に蓄積されている信号電荷に応じた信号を読み出してもよい。
　この構成によれば、本発明の一形態に係る撮像装置は、複数の画素の第１電荷蓄積部から同時に一旦、第２電荷蓄積部に信号電荷を移動させてから、画素ごとに、第２電荷蓄積部の信号電荷を順次読み出すことができる。これにより、画素間で読み出しの時間差が低減されるので、画像の歪みが低減される。
　また、前記制御部は、さらに、前記露光開始制御の前に、前記透明電極に前記第２電圧値を印加するとともに、前記画素回路部に蓄積されている信号電荷をリセットするリセット制御を行ってもよい。
　また、前記制御部は、さらに、前記読み出し制御の後に、前記リセット制御を行ってもよい。
　また、前記画素回路部は、当該画素回路部に蓄積している信号電荷をリセットするためのリセットトランジスタを含み、前記制御部は、前記リセット制御において、テーパード信号を用いて前記リセットトランジスタをオンすることで、前記画素回路部に蓄積されている信号電荷をリセットしてもよい。
　この構成によれば、本発明の一形態に係る撮像装置は、リセット時に発生するランダムノイズを低減できる。
　なお、本発明は、このような撮像装置として実現できるだけでなく、撮像装置に含まれる特徴的な手段をステップとする撮像装置の制御方法として実現できる。
　さらに、本発明は、このような撮像装置の機能の一部又は全てを実現する半導体集積回路（ＬＳＩ）として実現できる。
　以上より、本発明は、露光制御用のメカシャッタ無しで静止画の撮影が可能な、積層型固体撮像装置を用いた撮像装置を提供できる。
図１は、本発明の実施形態に係る固体撮像装置のブロック図である。 図２は、本発明の実施形態に係る固体撮像装置の断面図である。 図３は、本発明の比較例に係る撮像装置のブロック図である。 図４は、本発明の実施形態に係る撮像装置のブロック図である。 図５は、本発明の実施形態に係る撮像装置による静止画を撮影する場合のフローチャートである。 図６は、本発明の実施形態に係る撮像装置による静止画を撮影する場合のタイムチャートである。 図７は、本発明の実施形態に係る固体撮像装置のモニタモード時の動作を示す図である。 図８は、本発明の実施形態に係る固体撮像装置のリセット時の動作を示す図である。 図９は、本発明の実施形態に係る固体撮像装置の露光開始時の動作を示す図である。 図１０は、本発明の実施形態に係る固体撮像装置の露光終了時の動作を示す図である。 図１１は、本発明の実施形態に係る固体撮像装置の読み出し時の動作を示す図である。
　以下、本発明に係る撮像装置の実施形態について、図面を参照しながら詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
　本発明の実施形態に係る撮像装置は、光電変換膜で光電変換された信号電荷が画素回路部へ移動する第１電圧値と、当該信号電荷が画素回路部へ移動しない第２電圧値とを選択的に光電変換部へ印加することにより、露光時間を制御する。
　これにより、当該撮像装置は、露光制御用のメカシャッタ無しで静止画の撮影を実現できる。
　まず、図１及び図２を用いて、本実施形態に係る撮像装置に用いられる固体撮像装置の構成を説明する。
　図１は、本実施形態に係る固体撮像装置１０２の回路構成を示す図である。図１に示す固体撮像装置１０２は、積層型固体撮像装置である。この固体撮像装置１０２は、行列状に配置された複数の画素（単位セル）１５１と、画素１５１に種々のタイミング信号を供給する垂直走査部１５３と、画素１５１の信号を順次水平出力端子１４２へ読み出す水平信号読み出し部１５５とを備えている。図１において、画素１５１は「２行２列」分だけを記載しているが、行数及び列数は任意に設定してよい。
　画素１５１は、光電変換部１１１と、ゲートが光電変換部１１１と接続された増幅トランジスタ１１３と、ドレインが光電変換部１１１と接続されたリセットトランジスタ１１７と、増幅トランジスタ１１３と直列に接続された選択トランジスタ１１５とを有している。
　光電変換部１１１は、増幅トランジスタ１１３のゲート及びリセットトランジスタ１１７のドレインと、光電変換部制御線１３１との間に接続されている。選択トランジスタ１１５のゲートは、アドレス制御線１２２を介して垂直走査部１５３と接続されている。リセットトランジスタ１１７のゲートは、リセット制御線１２３を介して垂直走査部１５３と接続されている。
　アドレス制御線１２２、及びリセット制御線１２３は行ごとに設けられている。光電変換部制御線１３１は、全画素に共通となっている。垂直信号線１４１は、列ごとに設けられ、カラム信号処理部１２１を介して水平信号読み出し部１５５と接続されている。カラム信号処理部１２１は、相関二重サンプリングに代表される雑音抑圧信号処理及び、アナログ／デジタル変換処理等を行う。
　また、上記に示した、本実施形態の固体撮像素装置における、図１の画素１５１の断面構成を図２に示す。
　図２に示すように、シリコンで構成される半導体基板３１に、増幅トランジスタ１１３、選択トランジスタ１１５及びリセットトランジスタ１１７が形成されている。増幅トランジスタ１１３は、ゲート電極４１と、ドレインである拡散層５１及びソースである拡散層５２とを有している。選択トランジスタ１１５はゲート電極４２と、ドレインである拡散層５２及びソースである拡散層５３とを有している。増幅トランジスタ１１３のソースと選択トランジスタ１１５のドレインとは、共通の拡散層５２で形成されている。リセットトランジスタ１１７は、ゲート電極４３と、ドレインである拡散層５４及びソースである拡散層５５とを有している。拡散層５１と拡散層５４とは素子分離領域３３により分離されている。
　半導体基板３１の上には、各トランジスタを覆うように絶縁膜３５が形成されている。絶縁膜３５の上には光電変換部１１１が形成されている。
　光電変換部１１１は、アモルファスシリコン等で構成される光電変換膜４５と、光電変換膜４５の下面（半導体基板３１側の面）に形成された画素電極４６と、光電変換膜４５の上面（半導体基板３１側の面とは反対側の面）に形成された透明電極４７とを有している。光電変換膜４５は、光を信号電荷に光電変換する。画素電極４６は、コンタクト３６を介して増幅トランジスタ１１３のゲート電極４１及びリセットトランジスタ１１７のソースである拡散層５４と接続されている。画素電極４６と接続された拡散層５４は蓄積ダイオードとして機能する。
　以上の構成により、本発明の実施形態に係る固体撮像装置１０２に被写体からの光が入射すると、光が光電変換膜４５に吸収され、吸収された光量に応じた正孔電子対が発生する。透明電極４７に正電圧を印加した場合は、変換された電子正孔対のうちの電子は透明電極４７側に移送され、透明電極４７と接続された電源（図示せず）に流れる。正孔は拡散層５４側に移送され、当該拡散層５４に蓄積される。
　以下、上述した固体撮像装置１０２を備える、本発明の実施形態に係る撮像装置について説明する。
　まず、比較例として、図３にメカシャッタを用いた撮像装置の構成を示す。図３に示す撮像装置２０１は、固体撮像装置２０２と、制御部２０３と、メカシャッタ２１１とを備える。制御部２０３は、映像信号処理を行う信号処理部２０４と、メカシャッタ２１１を駆動するメカシャッタドライバ２０５とを備える。
　なお、固体撮像装置２０２は、例えばＣＣＤイメージセンサ又はＣＭＯＳイメージセンサなどである。
　次に、撮像装置２０１による撮影の動作を説明する。信号処理部２０４は、露光量を予め計算又は設定し、メカシャッタドライバ２０５に対し、メカシャッタ２１１を制御するための制御信号２０６を出力する。また、信号処理部２０４は、固体撮像装置２０２に対し、当該固体撮像装置２０２の駆動及び電子シャッタによる露光量を制御するための制御信号２０７を出力する。
　メカシャッタドライバ２０５は、信号処理部２０４からの制御信号２０６に応じて、メカシャッタ２１１に対し、露光量を調整するための制御信号２０９を出力する。メカシャッタ２１１は、制御信号２０９に従い、絞りを調整すると共に、静止画撮影の際は、適切な露光量に合わせて、メカシャッタを閉じて、開く動作を行う。
　ここで、メカシャッタ２１１を用いる場合、コストが高くなる上、絞りを調整する機械的な駆動が必要なため、故障が発生する可能性も高くなる。また、レンズ部の低背化も難しいという課題がある。
　メカシャッタ２１１で露光量が調整された光は、固体撮像装置２０２で電気信号（出力信号２０８）に光電変換される。そして、信号処理部２０４は、固体撮像装置２０２から出力された出力信号２０８を信号処理し、信号処理後の映像信号２１０を出力する。
　次に、本発明の実施形態に係る撮像装置について説明する。図４は、本発明の実施形態に係る撮像装置１０１の構成を示す図である。
　図４に示す本実施形態に係る撮像装置１０１は、積層型の固体撮像装置１０２と、制御部１０３とを備える。制御部１０３は、信号処理部１０４と、積層型の固体撮像装置１０２に含まれる光電積層膜に印加する電圧を制御する印加電圧制御部１０５とを備える。
　次に、本実施形態に係る撮像装置１０１による撮影の動作を説明する。信号処理部１０４は、適切な露光量を予め計算又は設定し、印加電圧制御部１０５に対し、露光量を制御するための制御信号１０６を出力する。また、信号処理部１０４は、積層型の固体撮像装置１０２に対し、当該固体撮像装置１０２の駆動及び電子シャッタによる露光量を制御するための制御信号１０７を出力する。
　印加電圧制御部１０５は、信号処理部１０４からの制御信号１０６に応じて、積層型の固体撮像装置１０２に対し、光電積層膜に印加する電圧１０９を出力する。これにより、印加電圧制御部１０５は、積層型の固体撮像装置１０２の光電積層膜で、光電変換によって発生するキャリアの移動の可否を制御する。
　具体的には、印加電圧制御部１０５は、電圧１０９として、光電変換によって発生するキャリアが移動可能な第１電圧値Ｖ１と、光電変換によって発生するキャリアが移動不可能な第２電圧値Ｖ２とを生成する。そして、この電圧１０９は、光電変換部制御線１３１を介して、光電変換部１１１の透明電極４７に印加される。これにより、印加電圧制御部１０５は、光電変換によって発生するキャリアの移動の可否を制御する。
　言い換えると、印加電圧制御部１０５は、第１電圧値Ｖ１と第２電圧値Ｖ２とを選択的に透明電極４７へ印加することにより、露光時間を制御する。具体的には、光電変換によって発生するキャリアが移動可能な状態と、光電変換によって発生するキャリアが移動不可能な状態との時間差が露光時間となる。つまり、撮像装置１０１は、メカシャッタ無しでも露光量を調整できるので、メカシャッタ無しで静止画を撮影できる。
　図５は、撮像装置１０１による静止画撮影の際のフローチャートである。図６は、撮像装置１０１による静止画撮影の際のタイムチャートである。図７～図１１は、固体撮像装置１０２の電位及び動作を示す図である。なお、説明の便宜上、図７～図１１では画素１５１を１個のみ記載しているが、積層型の固体撮像装置１０２は、行列状に配置された複数の画素１５１を備える。
　図５及び図６に示すように、撮像装置１０１は、通常、動画状態（モニタモード）（Ｓ３０１）で動作している。また、信号処理部２０４で予め適切な露光量が算出されているか、ユーザーが露光量をマニュアルで設定している。ユーザーは、静止画を撮影したい場合、スチルスイッチ（シャッタ）を押す（Ｓ３０２でＹｅｓ）。
　＜モニタモード（動画）＞
　図７は、図５に示すモニタモード（Ｓ３０１）における電位を示す図である。
　ここで、画素１５１の構成を説明する。
　図７に示すように、画素１５１は、光電変換部１１１と、半導体基板３１に形成されている画素回路部４１６とを含む。
　画素回路部４１６は、光電変換膜４５で光電変換された信号電荷を、画素電極４６を介して読み出すとともに、読み出した信号電荷を蓄積する。また、画素回路部４１６は蓄積している信号電荷に応じた信号を、垂直信号線１４１へ出力する。
　この画素回路部４１６は、増幅トランジスタ４１２と、リセットトランジスタ４１１と、第１電荷蓄積部４０４と、第２電荷蓄積部４０６と、ライン選択トランジスタ４０９と、カラム選択トランジスタ４１４と、転送トランジスタ４１８とを備える。
　第１電荷蓄積部４０４は、画素電極４６に接続されており、光電変換膜４５で生成された信号電荷（キャリア４０３）を蓄積する。この第１電荷蓄積部４０４は、転送トランジスタ４１８のソース及びドレインの一方を兼ねている。
　転送トランジスタ４１８は、第１電荷蓄積部４０４と第２電荷蓄積部４０６との間の導通と非導通とを切り替える。この転送トランジスタ４１８のゲートには読み出し信号ＴＲが印加されている。
　第２電荷蓄積部４０６は、転送トランジスタ４１８のソース及びドレインの他方を兼ねており、第１電荷蓄積部４０４から、転送トランジスタ４１８を介して転送されたキャリア４０３を電荷４０７として蓄積する。
　ライン選択トランジスタ４０９は、第２電荷蓄積部４０６と、増幅トランジスタ４１２のゲートとの間に接続されている。このライン選択トランジスタ４０９のゲートにはライン選択信号ＬＳが印加されている。
　増幅トランジスタ４１２は、第２電荷蓄積部４０６に蓄積されている電荷４０７を増幅し、増幅した信号を、カラム選択トランジスタ４１４を介して、垂直信号線１４１へ出力する。
　リセットトランジスタ４１１は、画素回路部４１６に蓄積されている電荷４０７をリセットする。このリセットトランジスタのゲートにはリセット信号ＲＥが印加されている。
　カラム選択トランジスタ４１４は、増幅トランジスタ４１２と直列に接続に接続されている。このカラム選択トランジスタ４１４のゲートにはカラム選択信号ＣＳが印加されている。
　また、図７～図１１は、グローバルシャッタ動作が可能な画素構成を表しており、画素１５１が５つのトランジスタで構成された例を示しているが、本発明はこの回路構成に限定されない。例えば、図１に示すように、画素１５１は３つのトランジスタで構成されてもよい。具体的には、画素１５１は、転送トランジスタ４１８及びライン選択トランジスタ４０９の一方、又は両方を備えなくてもよい。
　以下、モニタモード（Ｓ３０１）時の動作を説明する。
　図７に示すように、モニタモード（Ｓ３０１）時には、透明電極４７には、電圧１０９として、光電変換によって発生するキャリア４０３が移動可能な第１電圧値Ｖ１が印加電圧制御部１０５から印加されている。言い換えると第１電圧値Ｖ１は、光電変換膜４５で光電変換された信号電荷（キャリア４０３）が画素電極４６を介して、画素回路部４１６へ移動する電圧値である。また、第２電圧値Ｖ２は、光電変換膜４５で光電変換された信号電荷（キャリア４０３）が画素回路部４１６へ移動しない電圧値である。言い換えると、第２電圧値Ｖ２は、光電変換膜４５で光電変換された信号電荷（キャリア４０３）が透明電極４７を介して排出される電圧値である。
　よって、光電変換で発生したキャリア４０３は、画素回路部４１６の第１電荷蓄積部４０４に電荷４０７として蓄積される。また、読み出し信号ＴＲが有効になることにより転送トランジスタ４１８がオンする。これにより、第１電荷蓄積部４０４から第２電荷蓄積部４０６に電荷４０７が移動する。
　また、行単位で読み出し走査をするため、行単位で時間差が発生すると画像に歪みが発生する。一方で、本実施形態では、第１電荷蓄積部４０４から同時に一旦、第２電荷蓄積部４０６に電荷４０７を移動させてから、第２電荷蓄積部４０６の電荷４０７を順次読み出す。これにより、画素間で読み出しの時間差が発生せず、画像に歪みが生じない。
　次に、ライン選択信号ＬＳが有効になるとともに、カラム選択信号ＣＳも有効になると、増幅トランジスタ４１２は電荷４０７を増幅する。増幅された信号は、垂直信号線１４１を経由して、積層型の固体撮像装置１０２の出力信号１０８として出力される。この出力信号１０８は、信号処理部２０４で信号処理されて、信号処理後の信号が映像信号１１０として撮像装置１０１から出力される。
　＜オールリセット＞
　スチルスイッチが押されると（Ｓ３０２でＹｅｓ）、信号処理部１０４は、透明電極４７に第２電圧値Ｖ２を印加するとともに、画素回路部４１６に蓄積されている信号電荷をリセットするリセット制御を行う。
　具体的には、信号処理部１０４は、透明電極４７に印加する電圧１０９が、光電変換で発生したキャリアが移動不可能な第２電圧値Ｖ２になるように、印加電圧制御部１０５に制御信号１０６を出力する。それに応じて、印加電圧制御部１０５は、図８に示すように、透明電極４７に印加する電圧１０９を光電変換で発生したキャリアが移動不可能な第２電圧値Ｖ２に切り替える（Ｓ３０３）。
　これにより、光電変換膜４５では光電変換で発生したキャリアが移動不可能になる。この状態で、信号処理部１０４は、全画素１５１に対するリセット信号ＲＥ及びライン選択信号ＬＳを有効にする。よって、リセットトランジスタ４１１及びライン選択トランジスタ４０９がＯＮする。これにより、全画素１５１の第２電荷蓄積部４０６に蓄積している電荷がリセットされる。具体的には、第２電荷蓄積部４０６の電圧が、リセットレベル（ＶＤＤ）にリセットされる（Ｓ３０４）。
　ここで、回路内のＰＮ接合部に光が入射すると、光電変換によってキャリアが発生し、第２電荷蓄積部４０６に不要な電荷が蓄積される。これがノイズ発生につながる。一方で、積層型の固体撮像装置１０２では、構成上、ＰＮ接合部は、画素電極４６によって遮光されている。さらに、本実施形態の制御では、透明電極４７に、光電変換で発生したキャリアが移動不可能な第２電圧値Ｖ２を印加する。これにより、光電変換膜４５では光電変換で発生したキャリアが移動不可能にすることにより遮光状態をより強固な状態にできる。このように、本実施形態では、全画素の第２電荷蓄積部４０６に光入射による不要キャリアが発生しない状態で、全画素の第２電荷蓄積部４０６をリセットレベルにリセットできる。よって、リセットが不十分なことによる残像の発生、及び不要なノイズが発生を低減できる。
　＜露光開始＞
　次に、制御部１０３は、透明電極４７に印加する電圧を第２電圧値Ｖ２から第１電圧値Ｖ１に切り替えることで露光を開始する露光開始制御を行う。
　具体的には、上記のオールリセットと同時に、信号処理部１０４は、光電変換膜４５に印加する電圧１０９が、光電変換で発生したキャリアが移動可能な第１電圧値Ｖ１になるように、印加電圧制御部１０５に制御信号１０６を出力する。それに応じて、印加電圧制御部１０５は、図９に示すように、透明電極４７に印加する電圧１０９を、光電変換で発生したキャリアが移動可能な第１電圧値Ｖ１に切り替える。これにより、露光が開始される（Ｓ３０５）。また、この状態において光電変換によって発生したキャリア４０３は、電荷４１７として、第１電荷蓄積部４０４に蓄積される。
　＜露光終了＞
　露光開始制御（Ｓ３０５）から所定の時間後、制御部１０３は、透明電極４７に印加する電圧を第１電圧値Ｖ１から第２電圧値Ｖ２に切り替えることで露光を終了する露光終了制御を行う。
　具体的には、信号処理部１０４は、透明電極４７に印加される電圧１０９が、光電変換で発生したキャリアが移動不可能な第２電圧値Ｖ２になるように、印加電圧制御部１０５に制御信号１０６を出力する。それに応じて、印加電圧制御部１０５は、図１０に示すように、透明電極４７に印加する電圧１０９を、光電変換で発生したキャリアが移動不可能な第２電圧値Ｖ２に切り替える。これにより、露光が終了する（Ｓ３０６）。
　ここで、電圧１０９が、光電変換で発生したキャリアが移動可能な第１電圧値Ｖ１に切り替えられてから（Ｓ３０５）、光電変換で発生したキャリアが移動不可能な第２電圧値Ｖ２に切り替えられるまで（Ｓ３０６）までの時間が、露光時間となる。そして、画素回路部４１６は、この露光時間の間に光電変換膜４５で光電変換された信号電荷を読み出すとともに、読み出した信号電荷を蓄積する。
　また、信号処理部１０４は、予め設定している露光時間になるように、印加電圧制御部１０５に対して制御信号１０６を出力する。印加電圧制御部１０５はそれを受けて、固体撮像装置１０２の透明電極４７に印加する電圧１０９を制御する。
　＜読み出し＞
　制御部１０３は、露光終了制御（Ｓ３０６）が行われた後、複数の画素１５１に含まれる複数の画素回路部４１６に蓄積されている信号電荷を順次読み出す読み出し制御を行う。
　具体的には、図１０に示すように、制御部１０３は、透明電極４７に第２電圧値Ｖ２を印加するとともに、全画素同時に転送トランジスタ４１８をオンすることにより、第１電荷蓄積部４０４に蓄積されている信号電荷を第２電荷蓄積部４０６に転送する。そして、信号処理部１０４は、図１１に示すように、ライン選択トランジスタ４０９及びカラム選択トランジスタ４１４をオンすることにより、第２電荷蓄積部４０６に蓄積されている電荷４０７に応じた信号を、複数の画素１５１から順次読み出す（Ｓ３０７）。これにより、読み出し誤差による画像歪みが発生しない。つまり、蓄積電荷の全画素同時性が保たれる。
　読み出し制御（Ｓ３０７）の後、制御部１０３は、再度、リセット制御を行う。
　具体的には、信号処理部１０４は、光電変換膜４５に印加する電圧１０９が、光電変換で発生したキャリアが移動可能な第１電圧値Ｖ１になるように、印加電圧制御部１０５に制御信号１０６を出力する。次に、信号処理部１０４は、図８に示すように、全画素１５１に対するリセット信号ＲＥ及びライン選択信号ＬＳを有効にする。よって、リセットトランジスタ４１１及びライン選択トランジスタ４０９がＯＮする。これにより、全画素１５１の第２電荷蓄積部４０６に蓄積している電荷がリセットされる（Ｓ３０８）。
　次に、印加電圧制御部１０５は、図７に示すように、透明電極４７に印加する電圧１０９を光電変換で発生したキャリアが移動可能な第１電圧値Ｖ１に切り替える（Ｓ３０９）。そして、撮像装置１０１は、再度、モニタモード（Ｓ３０１）に移行する。
　なお、連続スチル（静止画）撮影をする場合は、Ｓ３０９の後、Ｓ３０３へモード移行する。
　以上より、本発明の実施形態に係る撮像装置１０１は、固体撮像装置の光電変換膜に印加する電圧を制御することにより、露光制御用のメカシャッタ無しで、静止画の撮影が可能となる。
　なお、上述したリセット信号ＲＥとして、テーパード信号を用いるのが望ましい。つまり、制御部１０３は、リセット制御において、テーパード信号を用いてリセットトランジスタ４１１をオンすることで、画素回路部４１６に蓄積されている信号電荷をリセットしてもよい。ここでテーパード信号とは、急峻に電圧レベルが変化するのではなく、リセットトランジスタ４１１がオフする電圧レベルからオンする電圧レベルへ徐々に電圧値が変化する信号である。
　これにより、制御部１０３は、透明電極４７に印加する電圧１０９を、光電変換で発生したキャリアが移動不可能な第２電圧値Ｖ２にすることで遮光状態を強固な状態にした上で、信号処理部１０４からテーパードリセット信号ＲＥの時定数を制御することによって、リセットトランジスタ４１１で発生するランダムノイズを軽減できる。
　以上、本発明の実施形態に係る撮像装置について説明したが、本発明は、この実施形態に限定されるものではない。
　また、上記実施形態に係る撮像装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
　また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
　また、本発明の実施形態に係る、撮像装置の機能の一部を、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。
　また、上記断面図等において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。
　また、上記実施形態に係る、撮像装置及びその変形例の機能のうち少なくとも一部を組み合わせてもよい。
　また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、トランジスタ等のｎ型及びｐ型等は、本発明を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。
　また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。
　また、上記説明では、ＭＯＳトランジスタを用いた例を示したが、他のトランジスタを用いてもよい。
　更に、本発明の主旨を逸脱しない限り、本実施形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
　本発明は、デジタルスチルカメラ等の撮像装置に適用できる。
　３１　半導体基板
　３３　素子分離領域
　３５　絶縁膜
　３６　コンタクト
　４１、４２、４３　ゲート電極
　４５　光電変換膜
　４６　画素電極
　４７　透明電極
　５１、５２、５３、５４、５５　拡散層
　１０１　撮像装置
　１０２　固体撮像装置
　１０３　制御部
　１０４　信号処理部
　１０５　印加電圧制御部
　１０６　制御信号
　１０７　制御信号
　１０８　出力信号
　１０９　電圧
　１１０　映像信号
　１１１　光電変換部
　１１３　増幅トランジスタ
　１１５　選択トランジスタ
　１１７　リセットトランジスタ
　１２１　カラム信号処理部
　１２２　アドレス制御線
　１２３　リセット制御線
　１３１　光電変換部制御線
　１４１　垂直信号線
　１４２　水平出力端子
　１５１　画素
　１５３　垂直走査部
　１５５　水平信号読み出し部
　２０１　撮像装置
　２０２　固体撮像装置
　２０３　制御部
　２０４　信号処理部
　２０５　メカシャッタドライバ
　２０６　制御信号
　２０７　制御信号
　２０８　出力信号
　２０９　制御信号
　２１０　映像信号
　２１１　メカシャッタ
　４０３　キャリア
　４０４　第１電荷蓄積部
　４０６　第２電荷蓄積部
　４０７、４１７　電荷
　４０９　ライン選択トランジスタ
　４１１　リセットトランジスタ
　４１２　増幅トランジスタ
　４１４　カラム選択トランジスタ
　４１６　画素回路部
　４１８　転送トランジスタ
　ＣＳ　カラム選択信号
　ＬＳ　ライン選択信号
　ＲＥ　リセット信号
　ＴＲ　読み出し信号
　Ｖ１　第１電圧値
　Ｖ２　第２電圧値

Claims (7)

  1. 　半導体基板に行列状に配置された複数の画素を備える積層型固体撮像装置を備える撮像装置であって、
    　前記複数の画素の各々は、
    　前記半導体基板の上方に形成され、光を信号電荷に光電変換する光電変換膜と、
    　前記光電変換膜の前記半導体基板側の面に形成された画素電極と、
    　前記光電変換膜の前記半導体基板側の面とは反対側の面に形成された透明電極と、
    　前記光電変換膜で光電変換された前記信号電荷を、前記画素電極を介して読み出すとともに、読み出した信号電荷を蓄積する画素回路部とを備え、
    　前記撮像装置は、
    　前記光電変換膜で光電変換された前記信号電荷が前記画素回路部へ移動する第１電圧値と、当該信号電荷が前記画素回路部へ移動しない第２電圧値とを選択的に前記透明電極へ印加することにより、露光時間を制御する制御部を備える
    　撮像装置。
  2. 　前記制御部は、
    　前記透明電極に印加する電圧を前記第２電圧値から前記第１電圧値に切り替えることで露光を開始する露光開始制御と、
    　前記露光開始制御の後、前記透明電極に印加する電圧を前記第１電圧値から前記第２電圧値に切り替えることで露光を終了する露光終了制御とを行い、
    　前記画素回路部は、前記露光開始制御が行われた時刻から、前記露光終了制御が行われた時刻までの間に前記光電変換膜で光電変換された信号電荷を読み出すとともに、読み出した信号電荷を蓄積する
    　請求項１記載の撮像装置。
  3. 　前記制御部は、さらに、
    　前記露光終了制御が行われた後、前記複数の画素に含まれる複数の前記画素回路部に蓄積されている信号電荷を順次読み出す読み出し制御を行う
    　請求項２記載の撮像装置。
  4. 　前記画素回路部は、
    　前記画素電極に接続されており、前記信号電荷を蓄積する第１電荷蓄積部と、
    　第２電荷蓄積部と、
    　前記第１電荷蓄積部と前記第２電荷蓄積部との間に設けられた転送トランジスタとを含み、
    　前記制御部は、前記読み出し制御において、前記透明電極に前記第２電圧値を印加するとともに、前記転送トランジスタをオンすることにより、前記第１電荷蓄積部に蓄積されている信号電荷を前記第２電荷蓄積部に転送し、その後、前記複数の画素から順次、前記第２電荷蓄積部に蓄積されている信号電荷に応じた信号を読み出す
    　請求項３記載の撮像装置。
  5. 　前記制御部は、さらに、
    　前記露光開始制御の前に、前記透明電極に前記第２電圧値を印加するとともに、前記画素回路部に蓄積されている信号電荷をリセットするリセット制御を行う
    　請求項２記載の撮像装置。
  6. 　前記制御部は、さらに、
    　前記読み出し制御の後に、前記リセット制御を行う
    　請求項５記載の撮像装置。
  7. 　前記画素回路部は、当該画素回路部に蓄積している信号電荷をリセットするためのリセットトランジスタを含み、
    　前記制御部は、前記リセット制御において、テーパード信号を用いて前記リセットトランジスタをオンすることで、前記画素回路部に蓄積されている信号電荷をリセットする
    　請求項５又は６記載の撮像装置。
PCT/JP2012/003012 2011-05-31 2012-05-08 撮像装置 WO2012164829A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/088,514 US20140139712A1 (en) 2011-05-31 2013-11-25 Imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-122967 2011-05-31
JP2011122967 2011-05-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/088,514 Continuation US20140139712A1 (en) 2011-05-31 2013-11-25 Imaging device

Publications (1)

Publication Number Publication Date
WO2012164829A1 true WO2012164829A1 (ja) 2012-12-06

Family

ID=47258707

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/003012 WO2012164829A1 (ja) 2011-05-31 2012-05-08 撮像装置

Country Status (3)

Country Link
US (1) US20140139712A1 (ja)
JP (1) JPWO2012164829A1 (ja)
WO (1) WO2012164829A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013088983A1 (ja) * 2011-12-12 2013-06-20 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法及び電子機器
WO2014103169A1 (ja) * 2012-12-27 2014-07-03 パナソニック株式会社 撮像装置及びその駆動方法
WO2017094229A1 (ja) * 2015-12-03 2017-06-08 パナソニックＩｐマネジメント株式会社 撮像装置
WO2018124052A1 (ja) * 2016-12-27 2018-07-05 パナソニックＩｐマネジメント株式会社 撮像装置、および、カメラ
WO2018124044A1 (ja) * 2016-12-27 2018-07-05 パナソニックＩｐマネジメント株式会社 撮像素子、撮像装置、カメラ、及び撮像方法
CN108701728A (zh) * 2016-03-11 2018-10-23 因维萨热技术公司 包括提供全局电子快门的图像传感器的图像传感器
JP2018186267A (ja) * 2017-04-26 2018-11-22 パナソニックＩｐマネジメント株式会社 光検出装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107018289B (zh) * 2016-01-22 2021-01-19 松下知识产权经营株式会社 摄像装置
US10557948B2 (en) * 2017-09-26 2020-02-11 Canon Kabushiki Kaisha Radiation imaging system and moving image generation method
CN116744130A (zh) 2018-02-07 2023-09-12 索尼半导体解决方案公司 固体摄像器件和摄像装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055590A (ja) * 2002-07-16 2004-02-19 Sony Corp 固体撮像素子
JP2010283787A (ja) * 2009-06-08 2010-12-16 Panasonic Corp 撮像装置
JP2011061522A (ja) * 2009-09-10 2011-03-24 Fujifilm Corp Ｍｏｓ型イメージセンサ、ｍｏｓ型イメージセンサの駆動方法、撮像装置
WO2011058684A1 (ja) * 2009-11-12 2011-05-19 パナソニック株式会社 固体撮像装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164826A (ja) * 1992-11-24 1994-06-10 Toshiba Corp 固体撮像装置とその駆動方法
US7459667B1 (en) * 2004-09-07 2008-12-02 Sensata Technologies, Inc. Active pixel image sensor with common gate amplifier mode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055590A (ja) * 2002-07-16 2004-02-19 Sony Corp 固体撮像素子
JP2010283787A (ja) * 2009-06-08 2010-12-16 Panasonic Corp 撮像装置
JP2011061522A (ja) * 2009-09-10 2011-03-24 Fujifilm Corp Ｍｏｓ型イメージセンサ、ｍｏｓ型イメージセンサの駆動方法、撮像装置
WO2011058684A1 (ja) * 2009-11-12 2011-05-19 パナソニック株式会社 固体撮像装置

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431449B2 (en) 2011-12-12 2016-08-30 Sony Corporation Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance
US10903257B2 (en) 2011-12-12 2021-01-26 Sony Semiconductor Solutions Corporation Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance
US10236318B2 (en) 2011-12-12 2019-03-19 Sony Semiconductor Solutions Corporation Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance
WO2013088983A1 (ja) * 2011-12-12 2013-06-20 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法及び電子機器
JP2018014764A (ja) * 2012-12-27 2018-01-25 パナソニックＩｐマネジメント株式会社 撮像装置
WO2014103169A1 (ja) * 2012-12-27 2014-07-03 パナソニック株式会社 撮像装置及びその駆動方法
US9270894B2 (en) 2012-12-27 2016-02-23 Panasonic Intellectual Property Management Co., Ltd. Imaging apparatus and method of driving the same
JPWO2014103169A1 (ja) * 2012-12-27 2017-01-12 パナソニックＩｐマネジメント株式会社 撮像装置及びその駆動方法
EP3386189A4 (en) * 2015-12-03 2018-11-21 Panasonic Intellectual Property Management Co., Ltd. Image-capture device
EP3840364A1 (en) * 2015-12-03 2021-06-23 Panasonic Intellectual Property Management Co., Ltd. Image-capture device
US9986182B2 (en) 2015-12-03 2018-05-29 Panasonic Intellectual Property Management Co., Ltd. Imaging device
US12003872B2 (en) 2015-12-03 2024-06-04 Panasonic Intellectual Property Management Co., Ltd. Imaging device including photoelectric conversion layer
JP7445865B2 (ja) 2015-12-03 2024-03-08 パナソニックＩｐマネジメント株式会社 撮像装置
US11647299B2 (en) 2015-12-03 2023-05-09 Panasonic Intellectual Property Management Co., Ltd. Imaging device including photoelectric conversion layer
JP2017188917A (ja) * 2015-12-03 2017-10-12 パナソニックＩｐマネジメント株式会社 撮像装置
JP7178616B2 (ja) 2015-12-03 2022-11-28 パナソニックＩｐマネジメント株式会社 撮像装置
US10225493B2 (en) 2015-12-03 2019-03-05 Panasonic Intellectual Property Management Co., Ltd. Method for driving imaging device including photoelectric conversion layer
JP6202512B1 (ja) * 2015-12-03 2017-09-27 パナソニックＩｐマネジメント株式会社 撮像装置
US11184563B2 (en) 2015-12-03 2021-11-23 Panasonic Intellectual Property Management Co., Ltd. Imaging device including photoelectric conversion layer
JP2017216743A (ja) * 2015-12-03 2017-12-07 パナソニックＩｐマネジメント株式会社 撮像装置
US10375329B2 (en) 2015-12-03 2019-08-06 Panasonic Intellectual Property Management Co., Ltd. Imaging device including photoelectric conversion layer
US10819924B2 (en) 2015-12-03 2020-10-27 Panasonic Intellectual Property Management Co., Ltd. Electronic device applying a range of biases between a first electrode and a second electrode to generate a lower photocurrent in a photosensitive layer
WO2017094229A1 (ja) * 2015-12-03 2017-06-08 パナソニックＩｐマネジメント株式会社 撮像装置
JP2021036702A (ja) * 2015-12-03 2021-03-04 パナソニックＩｐマネジメント株式会社 撮像装置
JP2019507954A (ja) * 2016-03-11 2019-03-22 インヴィサージ テクノロジーズ インコーポレイテッド グローバル電子シャッタを提供する画像センサを含む、画像センサ
CN108701728A (zh) * 2016-03-11 2018-10-23 因维萨热技术公司 包括提供全局电子快门的图像传感器的图像传感器
JPWO2018124044A1 (ja) * 2016-12-27 2019-06-27 パナソニックＩｐマネジメント株式会社 撮像素子、撮像装置、カメラ、及び撮像方法
WO2018124044A1 (ja) * 2016-12-27 2018-07-05 パナソニックＩｐマネジメント株式会社 撮像素子、撮像装置、カメラ、及び撮像方法
WO2018124052A1 (ja) * 2016-12-27 2018-07-05 パナソニックＩｐマネジメント株式会社 撮像装置、および、カメラ
JP7018583B2 (ja) 2017-04-26 2022-02-14 パナソニックＩｐマネジメント株式会社 光検出装置
JP2018186267A (ja) * 2017-04-26 2018-11-22 パナソニックＩｐマネジメント株式会社 光検出装置

Also Published As

Publication number Publication date
JPWO2012164829A1 (ja) 2015-02-23
US20140139712A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
WO2012164829A1 (ja) 撮像装置
US10694121B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US9961262B2 (en) Solid-state imaging device having a switchable conversion gain in the floating diffusion, method for driving solid-state imaging device, and electronic apparatus
JP5568880B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
TWI539814B (zh) 電子設備及其驅動方法
JP4979893B2 (ja) 物理量分布検知装置並びに物理情報取得方法および物理情報取得装置
US9277147B2 (en) Multimode pixel readout for enhanced dynamic range
JP6709738B2 (ja) 固体撮像素子および電子機器
JP6970743B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP5973758B2 (ja) 固体撮像装置
US7583296B2 (en) Imaging apparatus
JP5255790B2 (ja) 撮像装置
JP5183184B2 (ja) 撮像装置
JP6238082B2 (ja) 固体撮像装置
WO2006109683A1 (ja) 光センサ、固体撮像装置、および固体撮像装置の動作方法
JP2013211615A (ja) 固体撮像素子、固体撮像素子の駆動方法、および電子機器
CN112291493B (zh) 用于生成高动态范围图像的成像系统和方法
JP6083977B2 (ja) 固体撮像装置および撮像装置
JP6043002B1 (ja) 固体撮像装置およびその駆動方法、電子機器
US11671730B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP6049304B2 (ja) 固体撮像装置および撮像装置
JP2014078869A (ja) 固体撮像素子および撮像装置並びに固体撮像素子の駆動制御方法
JP2013168720A (ja) 固体撮像装置および撮像装置
JP2014222797A (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
JP2013187872A (ja) 撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12792362

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013517833

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12792362

Country of ref document: EP

Kind code of ref document: A1