JPWO2018124044A1 - 撮像素子、撮像装置、カメラ、及び撮像方法 - Google Patents

撮像素子、撮像装置、カメラ、及び撮像方法 Download PDF

Info

Publication number
JPWO2018124044A1
JPWO2018124044A1 JP2018559503A JP2018559503A JPWO2018124044A1 JP WO2018124044 A1 JPWO2018124044 A1 JP WO2018124044A1 JP 2018559503 A JP2018559503 A JP 2018559503A JP 2018559503 A JP2018559503 A JP 2018559503A JP WO2018124044 A1 JPWO2018124044 A1 JP WO2018124044A1
Authority
JP
Japan
Prior art keywords
cycle
imaging device
circuit
period
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018559503A
Other languages
English (en)
Other versions
JP6706783B2 (ja
Inventor
典巧 吉田
典巧 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2018124044A1 publication Critical patent/JPWO2018124044A1/ja
Application granted granted Critical
Publication of JP6706783B2 publication Critical patent/JP6706783B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

撮像素子（１０）は、第１周期で繰り返される露光期間毎に、露光期間中に受光することで電荷を生成する光電変換部材（１１１）と、光電変換部材（１１１）によって生成された電荷を画素単位で集電する複数の画素回路（２１）と、複数の画素回路（２１）のそれぞれに蓄積されている電荷量を読み出す読み出し回路（１３０）と、読み出し回路（１３０）によって読み出された電荷量に基づく画像を出力する出力回路（１４０）とを備え、読み出し回路（１３０）は、第１周期と異なる第２周期で上記読み出しを繰り返し行う。

Description

画像を撮像する撮像素子、撮像装置、カメラ、及び撮像方法に関する。
従来、画像を撮像する撮像素子が知られている（例えば、特許文献１参照）。
特開２００８−０４２１８０号公報 国際公開番号第ＷＯ２００４／０７５５３８号
撮像素子には、多様な撮像効果を奏する撮像が望まれる。
そこで、本開示は、従来よりも多様な撮像効果を奏する撮像を実現し得る撮像素子、撮像装置、カメラ、及び撮像方法を提供することを目的とする。
本開示の一態様に係る撮像素子は、第１周期で繰り返される露光期間毎に、当該露光期間中に受光することで電荷を生成する光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で集電する複数の画素回路と、前記複数の画素回路のそれぞれに蓄積されている電荷量を読み出す読み出し回路と、前記読み出し回路によって読み出された電荷量に基づく画像を出力する出力回路とを備え、前記読み出し回路は、前記第１周期と異なる第２周期で前記読み出しを繰り返し行う。
本開示の一態様に係る撮像装置は、上記撮像素子と、前記光電変換部材に印加される電圧を制御する第１制御部とを備え、前記第１制御部は、前記光電変換部材に、前記第１周期で繰り返し、前記露光期間に前記所定範囲の電圧が印加されるように前記制御を行う。
本開示の一態様に係るカメラは、上記撮像装置と、前記撮像素子に外部の光を集光するレンズとを備える。
本開示の一態様に係る撮像方法は、受光することで電荷を生成する光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で集電する複数の画素回路と、前記複数の画素回路に蓄積されている電荷量を読み出す読み出し回路と、前記読み出し回路によって読み出された電荷量に基づく画像を出力する出力回路とを備える撮像素子の行う撮像方法であって、前記光電変換部材が、第１周期で繰り返される露光期間毎に、当該露光期間中に受光することで電荷を生成する光電変換ステップと、前記読み出し回路が、前記第１周期と異なる第２周期で前記読み出しを繰り返し行う読み出しステップとを含む。
上記本開示に係る撮像素子、撮像装置、カメラ、及び撮像方法によると、従来よりも多様な撮像効果が得られる撮像を実現することが可能となる。
図１は、実施の形態に係るカメラの構成を示すブロック図である。 図２は、実施の形態に係る撮像素子の構成を示すブロック図である。 図３Ａは、実施の形態に係る光電変換素子の平面図である。 図３Ｂは、実施の形態に係る光電変換素子の側面図である。 図４は、実施の形態に係る画素回路の構成を示すブロック図である。 図５は、実施の形態に係る第１制御部によって出力される露光開始信号と、実施の形態に係る撮像素子から出力される画像との関係を示すタイミング図である。 図６は、実施の形態に係るＶＦＲ撮像処理のフローチャートである。 図７は、従来の撮像装置がプルダウン処理を行う様子を示す模式図である。 図８Ａは、変形例に係るデジタルスチルカメラの斜視図である。 図８Ｂは、変形例に係るビデオカメラの斜視図である。
以下、実施の形態について詳細に説明する。なお、以下で説明する実施の形態は、いずれも本開示の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本開示は、請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本開示の独立請求項に記載されていない構成要素については、本開示の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
（実施の形態）
ここでは、画像を撮像する撮像装置１について、図面を参照しながら説明する。
［１．構成］
図１は、実施の形態に係るカメラ２００の構成を示すブロック図である。
カメラ２００は、レンズ鏡筒２３０と、撮像装置１とを備えている。そして、レンズ鏡筒２３０は、光学系２１０と、レンズ駆動部２２０とを備えている。
光学系２１０は、撮像装置１の撮像素子１０に外部の光を集光する１以上のレンズから構成されている。具体的には、光学系２１０は、ズームレンズ２１１、手振れ補正レンズ２１２、フォーカスレンズ２１３、絞り２１４により構成される。ズームレンズ２１１を光軸２１０Ａに沿って移動させることにより、被写体像の拡大、縮小をすることができる。また、フォーカスレンズ２１３を光軸２１０Ａに沿って移動させることにより被写体像のフォーカスを調整することができる。また、手振れ補正レンズ２１２は、光学系２１０の光軸２１０Ａに垂直な面内で移動可能である。カメラ２００のブレを打ち消す方向に手振れ補正レンズ２１２を移動することで、カメラ２００のブレが撮像画像に与える影響を低減できる。また、絞り２１４は光軸２１０Ａ上に位置する開口部２１４Ａを有し、使用者の設定に応じて若しくは自動で開口部２１４Ａの大きさを調整し、透過する光の量を調整する。
レンズ駆動部２２０は、ズームレンズ２１１を駆動するズームアクチュエータや、手振れ補正レンズ２１２を駆動する手ブレ補正アクチュエータや、フォーカスレンズ２１３を駆動するフォーカスアクチュエータや、絞り２１４を駆動する絞りアクチュエータを含む。そして、レンズ駆動部２２０は、上記のズームアクチュエータや、フォーカスアクチュエータや、手ブレ補正アクチュエータや、絞りアクチュエータを制御する。
撮像装置１は、撮像素子１０と、第１制御部２０と、第２制御部４０と、制御部５０と、画像処理部２６０と、メモリ２７０と、カードスロット２９０と、内部メモリ３４０と、操作部材３１０と、表示モニタ３２０とを含んで構成される。
撮像素子１０は、画像を撮像する。
第１制御部２０は、撮像素子１０に含まれる光電変換部材１１１（後述）に印加される電圧を制御する。第１制御部２０は、一例として、メモリ（図示されず。）に記憶されるプログラムをプロセッサ（図示されず。）が実行することによって実現される。
第２制御部４０は、撮像素子１０に含まれる読み出し回路１３０（後述）が行う読み出しのタイミングを制御する。第２制御部４０は、一例として、メモリ（図示されず。）に記憶されるプログラムをプロセッサ（図示されず。）が実行することによって実現される。
画像処理部２６０は、撮像素子１０で生成された画像データに対して各種処理を施し、表示モニタ３２０に表示するための画像データを生成したり、メモリカード３００に格納するための画像データを生成したりする。例えば、画像処理部２６０は、撮像素子１０で生成された画像データに対して、ガンマ補正、ホワイトバランス補正などの各種処理を行う。また、画像処理部２６０は、撮像素子１０で生成された画像データを、Ｈ．２６４規格やＭＰＥＧ２規格に準拠した圧縮形式等により圧縮する。画像処理部２６０は、一例として、メモリ（図示されず。）に記憶されるプログラムをプロセッサ（図示されず。）が実行することによって実現される。
制御部５０は、カメラ２００全体を制御する。制御部５０は、一例として、内部メモリ３４０に記録されたプログラムを、一時的な記憶を行うメモリ２７０に展開し、制御部５０内のプロセッサ（図示されず。）が実行することによって実現される。
メモリ２７０は、画像処理部３６０及び制御部５０のワークメモリとしても機能する。メモリ２７０は、例えば、ＤＲＡＭ、ＳＲＡＭなどで実現できる。
カードスロット３９０はメモリカード３００を着脱可能に保持する。カードスロット２９０は機械的及び電気的にメモリカード３００と接続可能である。メモリカード３００は不揮発性フラッシュメモリや強誘電体メモリなどを内部に含み、画像処理部２６０で生成された画像ファイル等のデータを格納できる。
内部メモリ３４０は、不揮発性フラッシュメモリや強誘電体メモリなどで構成される。内部メモリ３４０は、カメラ２００全体を制御するための制御プログラム等を記憶する。
操作部材３１０は使用者からの操作を受け付けるユーザーインターフェースの総称である。操作部材３１０は、例えば、使用者からの操作を受け付ける十字キーや決定釦等を含む。
表示モニタ３２０は、撮像素子１０で生成された画像データが示す画像や、メモリカード３００から読み出された画像データが示す画像を表示できる画面３２０Ａを有する。また、表示モニタ３２０は、カメラ２００の各種設定を行うための各種メニュー画面等も画面３２０Ａに表示できる。表示モニタ３２０の画面３２０Ａ上にはタッチパネル３２０Ｂが配置されている。タッチパネル３２０Ｂはユーザによりタッチされて各種タッチ操作を受け付けることができる。タッチパネル３２０Ｂに対するタッチ操作が示す指示は制御部５０に通知され各種処理が行われる。
以下、撮像装置１を構成する上記構成要素のうち、撮像素子１０と、第１制御部２０と、第２制御部４０とについて、図面を参照しながら、さらに詳細に説明する。
図２は、撮像素子１０の構成を示すブロック図である。
同図に示されるように、撮像素子１０は、光電変換素子１１０と、画素回路アレイ１２０と、読み出し回路１３０と、出力回路１４０と、行走査回路１５０（初期化回路）と、タイミング制御回路１６０と、電圧印加回路１７０とを含んで構成される。すなわち、撮像素子１０は、光電変換素子１１０に含まれる光電変換部材１１１（後述）と、複数の画素回路２１と、読み出し回路１３０と、出力回路１４０とを備える。
図３Ａは、光電変換素子１１０の平面図であり、図３Ｂは、光電変換素子１１０の側面図である。
図３Ａ、図３Ｂに示されるように、光電変換素子１１０は、薄膜状の光電変換部材１１１と、光電変換部材１１１の上面に密着する上部透明電極１１２と、光電変換部材１１１の下面に密着する、Ｎ行Ｍ列（Ｎ、Ｍは、１以上の整数。）の二次元アレイ状に配置されたＮ×Ｍ枚の下部画素電極１１３とを含んで構成される。
光電変換部材１１１は、０Ｖを含まない第１所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、０Ｖを含む第２所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない。
ここでは、光電変換部材１１１が、上記特性を有する有機薄膜であるとして説明する。すなわち、この実施の形態においては、撮像素子１０が、有機薄膜を光電変換部材とする有機ＣＭＯＳイメージセンサである場合の例となっている。
上部透明電極１１２は、光電変換部材１１１の上面の全体に、下面に対して０を含む電位差を生じさせる電圧を印加する、透明な電極である。
下部画素電極１１３は、光電変換部材１１１の下面の全体を覆うように、Ｎ行Ｍ列の二次元アレイ状に配置された電極である。
下部画素電極１１３は、光電変換部材１１１の上面に、下面に対して正の電位差を生じさせる電圧が印加されている場合において、光電変換部材１１１で電荷が生成されるときに、自身の近傍において生成される電荷のうち、正の電荷を集電する。
上記構成の光電変換素子１１０は、光電変換部材１１１の上面に、下面に対して、内部光電効果が生ずる範囲の正の電位差を生じさせる電圧が印加されている場合には、受光による内部光電効果によって生成される正の電荷を、下部画素電極１１３のそれぞれが集電する。これに対して、光電変換部材１１１の上面が、下面と略同電位である場合には、受光しても、内部光電効果による電荷が生成されず、従って、下部画素電極１１３のそれぞれが電荷を集電することはない。
以下、光電変換部材１１１の上面に、下面に対して、内部光電効果が生ずる範囲の正の電位差を生じさせる電圧が印加されている期間のことを露光期間と呼び、光電変換部材１１１の上面に、下面に対して、内部光電効果が生じない範囲の電圧（ここでは、下面と略同電位の電圧）が印加されている期間のことを遮光期間と呼ぶ。
再び、図２に戻って、撮像素子１０の説明を続ける。
画素回路アレイ１２０は、Ｎ×Ｍ個の画素回路２１が、Ｎ行Ｍ列の二次元アレイ状に配置されてなる半導体デバイスであって、光電変換素子１１０の下面側に、光電変換素子１１０に重ね合わされて配置される。
画素回路アレイ１２０において、各画素回路２１は、撮像素子１０を平面視した場合において、画素回路２１それぞれの位置が、下部画素電極１１３それぞれの位置と、一対一に対応付けられて重なるように配置されている。
図４は、画素回路２１の構成を示すブロック図である。
同図に示されるように、画素回路２１は、リセットトランジスタ２２と、増幅トランジスタ２３と、選択トランジスタ２４と、電荷蓄積ノード２５とを含んで構成される。
電荷蓄積ノード２５は、自身の属する画素回路２１に対応する下部画素電極１１３と、リセットトランジスタ２２のソースと、増幅トランジスタ２３のゲートとに接続され、接続される下部画素電極１１３によって集電された正の電荷を蓄積する。
リセットトランジスタ２２は、ゲートにリセット信号線５１が接続され、ドレインにリセット電圧ＶＲＳＴが供給され、ソースに電荷蓄積ノード２５が接続される。
リセットトランジスタ２２は、行走査回路１５０（後述）からリセット信号線５１を介して配送されるリセット信号によってオンにされることで、電荷蓄積ノード２５に蓄積された電荷の量をリセット（初期化）する。
増幅トランジスタ２３は、ゲートに電荷蓄積ノード２５が接続され、ドレインに電源電圧ＶＤＤが供給され、ソースに選択トランジスタ２４のドレインが接続される。
増幅トランジスタ２３のゲートには、電荷蓄積ノード２５に蓄積される電荷に応じた電圧が印加される。
このため、増幅トランジスタ２３は、選択トランジスタ２４がオン状態の場合に、電荷蓄積ノード２５に蓄積された電荷に応じた電流を流す電流源として機能する。
選択トランジスタ２４は、ゲートに選択信号線５２が接続され、ドレインに増幅トランジスタ２３のソースが接続され、ソースに垂直信号線３２が接続される。
選択トランジスタ２４は、行走査回路１５０（後述）から選択信号線５２を介して配送される選択信号によってオンにされることで、増幅トランジスタ２３に流れる電流を垂直信号線３２に出力する。
後述するように、垂直信号線３２に出力される電流の電流量が、列読み出し回路３１（後述）によって検知されることで、選択信号によってオンされた選択トランジスタ２４を含む画素回路２１の電荷蓄積ノード２５に蓄積された電荷の量が読み出される。
画素回路２１は、上記構成により、光電変換部材１１１によって生成された電荷を画素単位で集電する。そして、画素回路２１は、電荷蓄積ノード２５に蓄積された電荷の量が非破壊で読み出される。
再び、図２に戻って、撮像素子１０の説明を続ける。
行走査回路１５０（初期化回路）は、下記蓄積電荷量リセット機能と下記読み出し画素回路選択機能とを有する。
蓄積電荷量リセット機能は、画素回路アレイ１２０において、読み出し回路１３０に最も遠い側の行（第１行）から、読み出し回路１３０に最も近い側の行（第Ｎ行）へと１行ずつ順に、所定時間ｔ１間隔で、該当行に属する画素回路２１それぞれにおける電荷蓄積ノード２５に蓄積された正の電荷をリセットするためのリセット信号を、該当行に属する画素回路２１それぞれに接続されるリセット信号線５１を介して配送する機能である。
これにより、画素回路アレイ１２０に含まれる全ての画素回路２１の電荷蓄積ノード２５に蓄積された電荷のリセットは、第１行目から第Ｎ行目まで行単位で順に実行される。
後述するように、この行走査回路１５０（初期化回路）は、タイミング制御回路１６０に制御されることで、上記蓄積電荷量リセット機能を、第１周期で繰り返し実行する。すなわち、行走査回路１５０（初期化回路）は、複数の画素回路２１に蓄積されている電荷量を、第１周期で繰り返し初期化する。
読み出し画素回路選択機能とは、画素回路アレイ１２０において、第１行から第Ｎ行へと１行ずつ順に、所定時間ｔ１間隔で、該当行に属する画素回路２１それぞれにおける選択トランジスタ２４をオンにするための選択信号を、該当行に属する画素回路２１それぞれに接続される選択信号線５２を介して配送する機能である。
これにより、画素回路アレイ１２０に含まれる全ての画素回路２１の電荷蓄積ノード２５に蓄積された電荷量の読み出しは、第１行目から第Ｎ行目まで行単位で順に実行される。
後述するように、この行走査回路１５０（初期化回路）は、タイミング制御回路１６０に制御されることで、上記読み出し画素選択機能を、第１周期と異なる第２周期で繰り返し実行する。
読み出し回路１３０は、画素回路アレイ１２０を構成する画素回路２１のそれぞれに蓄積されている電荷の量を読み出す。
読み出し回路１３０は、画素回路アレイ１２０のＭ個の列それぞれに対応するＭ個の列読み出し回路３１を含んで構成される。
列読み出し回路３１は、対応する列に属する画素回路２１それぞれに接続される垂直信号線３２を介して、選択信号によってオンとなっている選択トランジスタ２４を含む画素回路２１（この画素回路２１のことを、「読み出し対象の画素回路２１」とも呼ぶ。）の増幅トランジスタ２３に流れる電流量を検知することで、読み出し対象の画素回路２１の電荷蓄積ノード２５に蓄積されている電荷の量を読み出して、読み出した電荷の量を示すＫビット（Ｋは、正の整数、例えば８）のデジタル信号を、読み出し対象の画素回路２１の画素値として出力する。
後述するように、この読み出し回路１３０は、タイミング制御回路１６０に制御されることで、上記読み出しを第１周期と異なる第２周期で繰り返し行う。
出力回路１４０は、読み出し回路１３０によって読み出された電荷量に基づく画像を出力する。より具体的には、出力回路１４０は、列読み出し回路３１から出力された画素値に基づく画像を生成し、生成した画像を外部に出力する。
電圧印加回路１７０は、光電変換部材１１１に電圧を印加する。より具体的には、電圧印加回路１７０は、上部透明電極１１２に印加する電圧を制御して、光電変換部材１１１の上面に、（１）下面に対して、内部光電効果が生ずる正の電位差を生じさせる所定の第１電圧を印加することで、その印加状態の期間、光電変換素子１１０を露光期間とし、（２）下面に対して、内部光電効果が生ずる正の電位差を生じさせない電位差（ここでは、下面と同電位）を生じさせる所定の第２電圧を印加することで、その印加状態の期間、光電変換素子１１０を遮光期間とする。
後述するように、この電圧印加回路１７０は、タイミング制御回路１６０に制御されることで、光電変換部材１１１に、第１周期で繰り返し、露光期間に第１電圧を印加する。
このため、光電変換部材１１１は、第１周期で繰り返される露光期間毎に、この露光期間中に受光することで電荷を生成する。
タイミング制御回路１６０は、行走査回路１５０の動作タイミングと、読み出し回路１３０の動作タイミングと、電圧印加回路１７０の動作タイミングとを制御する。すなわち、タイミング制御回路１６０は、行走査回路１５０による、蓄積電荷量リセット機能を実行するタイミングと、読み出し画素回路選択機能を実行するタイミングとを制御し、読み出し回路１３０による、選択信号によって選択された画素回路２１の電荷蓄積ノード２５に蓄積されている電荷の量を読み出すタイミングを制御し、電圧印加回路１７０による、光電変換素子１１０を露光期間とするタイミングと、光電変換素子１１０を遮光期間とするタイミングとを制御する。
再び、図１に戻って、撮像装置１の説明を続ける。
第１制御部２０は、光電変換部材１１１に印加される電圧を制御する。より具体的には、第１制御部２０は、周期を設定する第１設定部を有し、この第１設定部に設定される周期を第１周期として、光電変換部材１１１に、この第１周期で繰り返し、露光期間に第１所定範囲の電圧が印加されるように、撮像素子１０に対して、第１周期毎に、露光尾開始信号を出力することで、上記制御を行う。
撮像装置１を利用するユーザは、操作部材３１０を操作して、第１設定部に所望の周期を第１周期として設定することができる。
図５は、第１制御部２０によって出力される露光開始信号と、撮像素子１０から出力される信号との関係を示すタイミング図である。
図５において（ａ）の部分は、第１制御部２０によって出力される露光開始信号のタイミングを示す。
（ａ）の部分に示されるように、第１制御部２０は、撮像素子１０に対して、第１周期Ｔ１毎に、露光開始信号を出力する。
撮像素子１０は、第１制御部２０から出力された露光開始信号を受け取ると、タイミング制御回路１６０が、行走査回路１５０の動作タイミングと、電圧印加回路１７０の動作タイミングとを制御することで、（１）露光開始信号を受け取るタイミングで、行走査回路１５０に蓄積電荷量リセット機能を実行させ、（２）露光開始信号を受け取ってからΔｔ経過後から所定の露光期間Ｔｒが経過するまで、電圧印加回路１７０に、光電変換部材１１１に対して第１電圧を印加させる。
図５において、（ｂ）の部分は、撮像素子１０の状態を示す。
（ｂ）の部分に示されるように、撮像素子１０は、第１制御部２０から出力された露光開始信号を受け取る毎に、（１）画素回路アレイ１２０に含まれる画素回路２１に蓄積されている電荷量をリセット（初期化）する。そして、（２）リセット開始後Δｔだけ経過した後から、予め定められた露光期間Ｔｒが経過するまでの期間、光電変換素子１１０を、露光状態とする。
このため、画素回路アレイ１２０に含まれる各画素回路２１には、上記露光期間中において、光電変換部材１１１に生成された内部光電効果による電荷が集電されて蓄積される。
ここで、電圧印加回路１７０は、上記露光状態の期間以外の期間には、光電変換素子１１０が遮光状態となるように、光電変換部材１１１に対して第２電圧を印加する。
このため、画素回路アレイ１２０に含まれる各画素回路２１には、上記露光期間以外において、光電変換部材１１１に生成された内部光電効果による電荷が集電されることはない。よって、露光期間が終了した後も、次にリセットが開始されるまでは、画素回路アレイ１２０に含まれる各画素回路２１では、露光期間に蓄積された電荷量が維持され続ける。
再び、図１に戻って、撮像装置１の説明を続ける。
第２制御部４０は、読み出し回路１３０が行う読み出しのタイミングを制御する。より具体的には、第２制御部４０は、周期を設定する第２設定部を有し、この第２設定部に設定される周期を第２周期として、読み出し回路１３０に、この第２周期で繰り返し、画素回路アレイ１２０を構成する画素回路２１のそれぞれに蓄積されている電荷量の読み出しを行わせるように、撮像素子１０に対して、第２周期毎に、読み出し信号を出力することで、上記制御を行う。
撮像装置１を利用するユーザは、操作部材３１０を操作して、第２設定部に所望の周期を第２周期として設定することができる。ここで、このユーザは、第１周期と第２周期とを互いに独立に設定することができる。このため、撮像装置１では、ユーザによる設定に基づいて、第１周期と第２周期とを、互いに非同期の関係とすることができる。また、第２周期の始期は、第１周期に係わらず任意に設定することができる。
図５において、（ｃ）の部分は、第２制御部４０によって出力される読み出し信号のタイミングを示す。
（ｃ）の部分に示されるように、第２制御部４０は、撮像素子１０に対して、第２周期Ｔ２毎に、読み出し信号を出力する。
撮像素子１０は、第２制御部４０から出力された読み出し信号を受け取ると、タイミング制御回路１６０が、行走査回路１５０の動作タイミングと、読み出し回路１３０の動作タイミングとを制御することで、読み出し信号を受け取るタイミングで、読み出し回路１３０に、画素回路アレイ１２０を構成する画素回路２１のそれぞれに蓄積されている電荷量の読み出しを行わせる。
図において、（ｄ）の部分は、撮像素子１０の状態と、撮像素子１０から出力される画像とを示す。
（ｄ）の部分に示されるように、撮像素子１０は、第２制御部４０から出力された読み出し信号を受け取る毎に、（１）画素回路アレイ１２０を構成する画素回路２１のそれぞれに蓄積されている電荷量を読み出す。そして、（２）読み出した電荷量に基づく画像を出力する。
画素回路アレイ１２０を構成する画素回路２１のそれぞれから読み出される電荷量は、その読み出しが行われる以前における最後の露光期間において、各画素回路２１に集電された電荷量となる。
このため、例えば、図５Ａ〜図５Ｄに示される例では、ｊ回目に出力される画像と、ｊ＋１回目に出力される画像とが、ｋ回目の第１周期における第ｋ露光において、各画素回路２１に集電された電荷量に基づく画像となり、ｊ＋２回目に出力される画像と、ｊ＋３回目に出力される画像とが、ｋ＋１回目の第２周期における第ｋ＋１露光において、各画素回路２１に集電された電荷量に基づく画像となる。
このように、撮像素子１０は、第１周期毎に露光し、第２周期毎に各画素回路２１に集電されている電荷量の読み出しを行う。
上記構成の撮像装置１が行う動作について、以下、図面を参照しながら説明する。
［２．動作］
撮像装置１は、その特徴的な動作として、ＶＦＲ（Variable Frame Rate）撮像処理を行う。
ＶＦＲ撮像処理は、撮像装置１を利用するユーザによって指定された第１周期（例えば、２４ｆｐｓ）毎に露光する一方で、上記ユーザによって、第１周期とは独立に指定された第２周期（例えば、６０ｆｐｓ）毎に、各画素回路２１に集電されている電荷量を読み出して、読み出した電荷量に基づく画像を出力する処理である。
図６は、ＶＦＲ撮像処理のフローチャートである。
このＶＦＲ撮像処理は、操作部材３１０によって、撮像装置１を利用するユーザからのＶＦＲ撮像処理を開始する旨の操作が受け付けられることで開始される。
ＶＦＲ撮像処理が開始されると、操作部材３１０は、ユーザからの操作を受け付けることで、第１周期Ｔ１と、第２周期Ｔ２とを取得する（ステップＳ１０）。
第１周期Ｔ１と第２周期Ｔ２とが取得されると、第１制御部２０は、撮像素子１０に対して、露光開始信号を出力する（ステップＳ２０）。
露光開始信号が出力されると、撮像素子１０は、その露光開始信号を受け取って、画素回路アレイ１２０に含まれる画素回路２１に蓄積されている電荷量をリセット（初期化）する（ステップＳ３０）。そして、撮像素子１０は、リセット開始後Δｔだけ経過した後から露光期間Ｔｒが経過するまでの期間、光電変換素子１１０を、露光状態とする（ステップＳ４０）。このとき、露光期間Ｔｒが経過すると、光電変換部材１１１の上面に、下面に対して、内部光電効果が生じない範囲の電圧（ここでは、下面と略同電位の電圧）を印加し遮光を行う。
一方で、第１制御部２０と第２制御部４０とは、前回読み出し信号が出力されてから第２周期Ｔ２経過したか否か、又は、前回露光開始信号が出力されから第１周期Ｔ１経過したか否かを調べる。
前回読み出し信号が出力されてから第２周期Ｔ２経過すると（ステップＳ５０：Ｎｏ〜ステップＳ６０：Ｎｏの処理を繰り返した後ステップＳ５０：Ｙｅｓ）、第２制御部４０は、撮像素子１０に対して、読み出し信号を出力する（ステップＳ７０）。
読み出し信号が出力されると、撮像素子１０は、その読み出し信号を受け取って、画素回路アレイ１２０を構成する画素回路２１のそれぞれに蓄積されている電荷量を、非破壊で読み出す（ステップＳ８０）。そして、撮像素子１０は、読み出した電荷量に基づく画像を出力する（ステップＳ９０）。
ステップＳ９０の処理が終了すると、撮像装置１は、再びステップＳ５０の処理に戻って、以降の処理を繰り返す。
ステップＳ６０の処理において、前回露光開始信号が出力されてから第１周期Ｔ１が経過すると（ステップＳ５０：Ｎｏ〜ステップＳ６０：Ｎｏの処理を繰り返した後ステップＳ６０：Ｙｅｓ）、撮像装置１は、再びステップＳ２０の処理に戻って、以降の処理を繰り返す。
撮像装置１は、上記ＶＦＲ撮像処理を行うことで、従来の撮像装置がプルダウン処理を行う際に必要となるプルダウン用メモリを用いることなく、撮像素子１０が撮像する撮像フレームレートとは異なるフレームレートによるフレームデータの記録を行うことができる。
以下、従来の撮像装置が行うプルダウン処理において必要となるプルダウン用メモリが、撮像装置１が行うＶＦＲ撮像処理において不要になる仕組みについて説明する。
図７は、従来の撮像装置がプルダウン処理を行う様子を示す模式図である。ここでは、プルダウン処理の一具体例として、撮像素子によって２４ｆｓｐのフレームレートで撮像された第１フレームデータを、６０ｆｐｓのフレームレートの第２フレームデータへと変換し、変換した第２フレームデータを、その６０ｆｐｓのフレームレートで記憶媒体に記録する２−３プルダウン処理を例に挙げて説明する。
図７に示されるように、従来の撮像装置は、撮像素子から、２４ｆｐｓのフレームレートで、第１フレームデータ（例えば、図中、「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」、「Ｅ」、「Ｆ」のフレームデータ）が出力される。そして、これら第１フレームデータを、出力順に、２４ｆｐｓのフレームレートでプルダウン用メモリに書き込む。
その後、プルダウン用メモリから、６０ｆｐｓのフレームレートで、プルダウン用メモリに書き込まれた順に、奇数番目に書き込まれたフレームデータ（例えば、図中「Ａ」、「Ｃ」、「Ｅ」）を２回連続で重複して読み出し、偶数番目に書き込まれたフレームデータ（例えば、図中「Ｂ」、「Ｄ」、「Ｆ」）を３回連続で重複して読み出す。
このようにしてプルダウン用メモリから読み出される第２フレームデータは、６０ｆｐｓのフレームレートを有するフレームデータとなる。
そして、この第２フレームデータを、６０ｆｐｓのフレームレートで記憶媒体に記録する。
このように、従来の撮像装置では、２−３プルダウン処理を行う場合には、撮像素子から出力されるフレームデータを重複して読み出すためのプルダウン用メモリが必要となる。
同様に、従来の撮像装置では、撮像素子による撮像のフレームレートの方が、記憶媒体に記録するフレームレートよりも高い場合には、撮像素子から出力されるフレームデータを間引いて読み出すためのプルダウン用のメモリが必要となる。
これに対して、撮像装置１では、図５を用いて説明したように、ＶＲＦ撮像処理を行うことで、撮像素子１０から、撮像素子１０の撮像のフレームレート（図５の第１周期Ｔ１に対応）とは独立のフレームレート（図５の第２周期Ｔ２に対応）で、フレームデータを読み出すことができる。
このため、撮像装置１は、従来の撮像装置がプルダウン処理を行う際に必要となる、データを重複して読み出す、又は間引いて読み出すためのプルダウン用メモリを用いることなく、撮像素子１０が撮像する撮像フレームレートとは異なるフレームレートによるフレームデータの記録を行うことができる。
［３．効果等］
上述したように、撮像装置１は、撮像素子１０が、画素回路２１のそれぞれに蓄積されている電荷量の読み出しを、露光期間が繰り返される周期と異なる周期で行う。一方で、従来の撮像装置は、撮像素子が、画素回路のそれぞれに蓄積されている電荷量の読み出しを、露光期間が繰り返される周期と同じ周期で行う。
このため、撮像素子１０、及び、撮像装置１によると、従来よりも多様な撮像効果を奏する撮像を実現することが可能となる。
（補足）
以上のように、本出願において開示する技術の例示として、実施の形態について説明した。しかしながら、本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略等を行った実施の形態にも適用可能である。
（１）実施の形態において、撮像装置１は、光電変換部材１１１が、第１所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、第２所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない機能を有する有機薄膜であるとして説明した。
しかしながら、光電変換部材１１１は、内部光電効果による電荷の生成の有無を、印加電圧によって制御することができる部材であれば、必ずしも上記有機薄膜に限定される必要はない。一例として、撮像装置１は、光電変換部材１１１が、ＰＮ接合面を有するダイオードである例等が考えられる。
（２）実施の形態において、撮像装置１は、第２周期が、撮像装置１を利用するユーザによって、所望の周期として設定されるとして説明した。
これに対して、別の一例として、第２周期が、１／６０秒又は１／５０秒で固定されている構成の例、又は、第２周期が、撮像装置１を利用するユーザによって、１／６０秒と１／５０秒との二者択一の周期として選択されて設定される構成の例等が考えられる。
他の一般的な撮像装置では、画素回路のそれぞれに蓄積されている電荷量の読み出しの周期（本開示における第２周期に対応）は、１／６０秒又は１／５０秒に固定されている場合が多い。
このため、撮像素子１０においても、第２周期を１／６０秒又は１／５０秒に限定することで、他の一般的な撮像装置で使用されるハードウェア部品、又はソフトウェアプログラム等を流用して使用することが容易になる。
（３）本実施の形態において、第１周期Ｔ１期間中に光電変換素子１１０が露光状態となる期間は、予め定められた露光期間Ｔｒであるとして説明した。
これに対して、例えば、第１周期Ｔ１期間中に光電変換素子１１０が露光状態となる期間を、撮像装置１を利用するユーザによって設定可能であるとしても構わない。
このような構成にすることで、さらに多様な撮像効果を奏する撮像を実現することが可能となる。
（４）本開示には、実施の形態における撮像装置１が内蔵された電子機器も含まれるのは言うまでもない。
このような電子機器は、例えば、図８Ａに示されるデジタルスチルカメラや、図８Ｂに示されるビデオカメラとして実現される。
（５）実施の形態において、図１に示されるように、撮像装置１は、光学系２１０とは別体となる構成であるとして説明した。しかしながら、撮像装置１は、必ずしも光学系２１０と別体となる構成に限定されない。例えば、撮像装置１は、光学系２１０とレンズ駆動部２２０とを含む、レンズ付きカメラであっても構わない。
（６）撮像装置１における各構成要素（機能ブロック）は、ＩＣ（Integrated Circuit）、ＬＳＩ（Large Scale Integration）等の半導体装置により個別に１チップ化されてもよいし、一部又は全部を含むように１チップ化されてもよい。また、集積回路化の手法はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Field Programmable Gate Array）や、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。更には、半導体技術の進歩又は派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適用等が可能性としてあり得る。
また、上記各種処理の全部又は一部は、電子回路等のハードウェアにより実現されても、ソフトウェアを用いて実現されてもよい。なお、ソフトウェアによる処理は、撮像装置１に含まれるプロセッサがメモリに記憶されたプログラムを実行することにより実現されるものである。また、そのプログラムを記録媒体に記録して頒布や流通させてもよい。例えば、頒布されたプログラムを、他のプロセッサを有する装置にインストールして、そのプログラムをそのプロセッサに実行させることで、その装置に、上記各処理を行わせることが可能となる。
また、上述した実施の形態で示した構成要素及び機能を任意に組み合わせることで実現される形態も本開示の範囲に含まれる。
（７）本開示の一態様に係る撮像素子１０は、第１周期で繰り返される露光期間毎に、当該露光期間中に受光することで電荷を生成する光電変換部材１１１と、光電変換部材１１１によって生成された電荷を画素単位で集電する複数の画素回路２１と、複数の画素回路２１のそれぞれに蓄積されている電荷量を読み出す読み出し回路１３０と、読み出し回路１３０によって読み出された電荷量に基づく画像を出力する出力回路１４０とを備え、読み出し回路１３０は、前記第１周期と異なる第２周期で前記読み出しを繰り返し行う。
この撮像素子１０は、画素回路２１のそれぞれに蓄積されている電荷量の読み出しを、露光期間が繰り返される周期と異なる周期で行う。一方で、従来の撮像素子は、画素回路のそれぞれに蓄積されている電荷量の読み出しを、露光期間が繰り返される周期と同じ周期で行う。
このため、この撮像素子１０によると、従来よりも多様な撮像効果を奏する撮像を実現することが可能となる。
また、例えば、露光期間は、第１周期の一部の期間であり、前記読み出しは、非破壊読み出しであるとしてもよい。
これにより、露光期間に生成された電荷の電荷量を、第１周期の期間中に複数回読み出すことが可能となる。
また、例えば、光電変換部材１１１は、所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成する有機薄膜であって、外部から、前記第１周期で繰り返し、前記露光期間に前記所定範囲の電圧が印加されることで、前記電荷の生成を行うとしてもよい。
これにより、撮像素子１０の高集積化を実現することができる。
また、例えば、前記第１周期の方が、前記第２周期よりも長いとしてもよい。
これにより、各露光期間中に蓄積された電荷量を、少なくとも１回読み出すことが可能となる。
また、例えば、前記第２周期は、１／６０秒又は１／５０秒であるとしてもよい。
これにより、読み出しの周期が、他の一般的な撮像素子と同じになる。
また、例えば、前記第１周期と、前記第２周期とは、互いに非同期の関係にあるとしてもよい。
これにより、第１周期と第２周期とを、互いに独立したものとすることが可能となる。
また、例えば、さらに、複数の画素回路２１に蓄積されている電荷量を、前記第１周期で繰り返し初期化する初期化回路（行走査回路）１５０を備え、初期化回路１５０は、前記露光期間に含まれないタイミングで、前記初期化を行うとしてもよい。
これにより、各露光期間中に蓄積された電荷量を、互いに独立したものとすることが可能となる。
本開示の一態様に係る撮像装置１は、撮像素子１０と、光電変換部材１１１に印加される電圧を制御する第１制御部２０とを備え、第１制御部２０は、光電変換部材１１１に、前記第１周期で繰り返し、前記露光期間に前記所定範囲の電圧が印加されるように前記制御を行う。
この撮像装置１は、撮像素子１０単体で、各画素回路２１のそれぞれに蓄積されている電荷量の読み出しを、露光期間が繰り返されている期間と異なる周期で行う。一方で、従来の撮像装置は、撮像素子単体では、画素回路のそれぞれに蓄積されている電荷量の読み出しを、露光期間が繰り返される周期と同じ周期で行う。
このため、この撮像装置１によると、従来よりも多様な撮像効果を奏する撮像を実現することが可能となる。
また、例えば、さらに、読み出し回路１３０が行う前記読み出しのタイミングを制御する第２制御部４０を備え、第２制御部４０は、前記第２周期で前記読み出しが繰り返し行われるように、前記制御を行うとしてもよい。
これにより、この撮像装置１によると、撮像素子１０に、第２周期で読み出しを行わせるように制御することが可能となる。
また、例えば、第１制御部２０は、周期を設定する第１設定部を有し、当該第１設定部に設定される周期を前記第１周期として前記制御を行い、第２制御部４０は、周期を設定する第２設定部を有し、当該第２設定部に設定される周期を前記第２周期として、前記制御を行うとしてもよい。
これにより、第１周期と第２周期とを、互いに独立に設定することが可能となる。
本開示の一態様に係るカメラ２００は、撮像装置１と、撮像素子１０に外部の光を集光するレンズとを備える。
このカメラ２００は、撮像素子１０単体で、各画素回路２１のそれぞれに蓄積されている電荷量の読み出しを、露光期間が繰り返されている期間と異なる周期で行う。一方で、従来のカメラは、撮像素子単体では、画素回路のそれぞれに蓄積されている電荷量の読み出しを、露光期間が繰り返される周期と同じ周期で行う。
このため、このカメラ２００によると、従来よりも多様な撮像効果を奏する撮像を実現することが可能となる。
本開示の一態様に係る撮像方法は、受光することで電荷を生成する光電変換部材１１１と、光電変換部材１１１によって生成された電荷を画素単位で集電する複数の画素回路２１と、複数の画素回路２１に蓄積されている電荷量を読み出す読み出し回路１３０と、読み出し回路１３０によって読み出された電荷量に基づく画像を出力する出力回路１４０とを備える撮像素子１０の行う撮像方法であって、光電変換部材１１１が、第１周期で繰り返される露光期間毎に、当該露光期間中に受光することで電荷を生成する光電変換ステップと、読み出し回路１３０が、前記第１周期と異なる第２周期で前記読み出しを繰り返し行う読み出しステップとを含む。
この撮像方法は、各画素回路２１のそれぞれに蓄積されている電荷量の読み出しを、露光期間が繰り返されている期間と異なる周期で行う。一方で、従来の撮像方法は、画素回路のそれぞれに蓄積されている電荷量の読み出しを、露光期間が繰り返される周期と同じ周期で行う。
このため、この撮像方法によると、従来よりも多様な撮像効果を奏する撮像を実現することが可能となる。
本開示は、画像を撮像する撮像装置に広く利用可能である。
１ 撮像装置
１０ 撮像素子
２０ 第１制御部
２１ 画素回路
４０ 第２制御部
１１０ 光電変換素子
１１１ 光電変換部材
１１２ 上部透明電極
１１３ 下部画素電極
１２０ 画素回路アレイ
１３０ 読み出し回路
１４０ 出力回路
１５０ 行走査回路（初期化回路）
１６０ タイミング制御回路
１７０ 電圧印加回路
２００ カメラ
２１１ ズームレンズ
２１２ 手振れ補正レンズ
２１３ フォーカスレンズ
本開示の一態様に係る撮像素子は、第１周期で繰り返される露光期間毎に、当該露光期間中に受光することで電荷を生成する光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で集電する複数の画素回路と、前記複数の画素回路のそれぞれに蓄積されている電荷量を読み出す読み出し回路と、前記読み出し回路によって読み出された電荷量に基づく画像を出力する出力回路とを備え、前記読み出し回路は、前記第１周期と異なる第２周期で前記読み出しを繰り返し行い、前記露光期間は、前記第１周期の一部の期間であり、前記読み出しは、非破壊読み出しである。
本開示の一態様に係る撮像素子は、第１周期で繰り返される露光期間毎に、当該露光期間中に受光することで電荷を生成する光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で集電する複数の画素回路と、前記複数の画素回路のそれぞれに蓄積されている電荷量を読み出す読み出し回路と、前記読み出し回路によって読み出された電荷量に基づく画像を出力する出力回路とを備え、前記読み出し回路は、前記第１周期と異なる第２周期で前記読み出しを繰り返し行い、前記第１周期と、前記第２周期とは、互いに非同期の関係にある。
本開示の一態様に係る撮像方法は、受光することで電荷を生成する光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で集電する複数の画素回路と、前記複数の画素回路に蓄積されている電荷量を読み出す読み出し回路と、前記読み出し回路によって読み出された電荷量に基づく画像を出力する出力回路とを備える撮像素子の行う撮像方法であって、前記光電変換部材が、第１周期で繰り返される露光期間毎に、当該露光期間中に受光することで電荷を生成する光電変換ステップと、前記読み出し回路が、前記第１周期と異なる第２周期で前記読み出しを繰り返し行う読み出しステップとを含み、前記露光期間は、前記第１周期の一部の期間であり、前記読み出しは、非破壊読み出しである。
本開示の一態様に係る撮像方法は、受光することで電荷を生成する光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で集電する複数の画素回路と、前記複数の画素回路に蓄積されている電荷量を読み出す読み出し回路と、前記読み出し回路によって読み出された電荷量に基づく画像を出力する出力回路とを備える撮像素子が行う撮像方法であって、前記光電変換部材が、第１周期で繰り返される露光期間毎に、当該露光期間中に受光することで電荷を生成する光電変換ステップと、前記読み出し回路が、前記第１周期と異なる第２周期で前記読み出しを繰り返し行う読み出しステップとを含み、前記第１周期と、前記第２周期とは、互いに非同期の関係にある。

Claims (12)

  1. 第１周期で繰り返される露光期間毎に、当該露光期間中に受光することで電荷を生成する光電変換部材と、
    前記光電変換部材によって生成された電荷を画素単位で集電する複数の画素回路と、
    前記複数の画素回路のそれぞれに蓄積されている電荷量を読み出す読み出し回路と、
    前記読み出し回路によって読み出された電荷量に基づく画像を出力する出力回路とを備え、
    前記読み出し回路は、前記第１周期と異なる第２周期で前記読み出しを繰り返し行う
    撮像素子。
  2. 前記露光期間は、前記第１周期の一部の期間であり、
    前記読み出しは、非破壊読み出しである
    請求項１に記載の撮像素子。
  3. 前記光電変換部材は、所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成する有機薄膜であって、外部から、前記第１周期で繰り返し、前記露光期間に前記所定範囲の電圧が印加されることで、前記電荷の生成を行う
    請求項１又は２に記載の撮像素子。
  4. 前記第１周期の方が、前記第２周期よりも長い
    請求項１〜３のいずれか１項に記載の撮像素子。
  5. 前記第２周期は、１／６０秒又は１／５０秒である
    請求項１〜４のいずれか１項に記載の撮像素子。
  6. 前記第１周期と、前記第２周期とは、互いに非同期の関係にある
    請求項１〜５のいずれか１項に記載の撮像素子。
  7. さらに、前記複数の画素回路に蓄積されている電荷量を、前記第１周期で繰り返し初期化する初期化回路を備え、
    前記初期化回路は、前記露光期間に含まれないタイミングで、前記初期化を行う
    請求項１〜６のいずれか１項に記載の撮像素子。
  8. 請求項２〜７のいずれか１項に記載の撮像素子と、
    前記光電変換部材に印加される電圧を制御する第１制御部とを備え、
    前記第１制御部は、前記光電変換部材に、前記第１周期で繰り返し、前記露光期間に前記所定範囲の電圧が印加されるように前記制御を行う
    撮像装置。
  9. さらに、前記読み出し回路が行う前記読み出しのタイミングを制御する第２制御部を備え、
    前記第２制御部は、前記第２周期で前記読み出しが繰り返し行われるように、前記制御を行う
    請求項８に記載の撮像装置。
  10. 前記第１制御部は、周期を設定する第１設定部を有し、当該第１設定部に設定される周期を前記第１周期として前記制御を行い、
    前記第２制御部は、周期を設定する第２設定部を有し、当該第２設定部に設定される周期を前記第２周期として、前記制御を行う
    請求項９に記載の撮像装置。
  11. 請求項８〜１０のいずれか１項に記載の撮像装置と、
    前記撮像素子に外部の光を集光するレンズとを備える
    カメラ。
  12. 受光することで電荷を生成する光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で集電する複数の画素回路と、前記複数の画素回路に蓄積されている電荷量を読み出す読み出し回路と、前記読み出し回路によって読み出された電荷量に基づく画像を出力する出力回路とを備える撮像素子が行う撮像方法であって、
    前記光電変換部材が、第１周期で繰り返される露光期間毎に、当該露光期間中に受光することで電荷を生成する光電変換ステップと、
    前記読み出し回路が、前記第１周期と異なる第２周期で前記読み出しを繰り返し行う読み出しステップとを含む
    撮像方法。
JP2018559503A 2016-12-27 2017-12-26 撮像素子、撮像装置、カメラ、及び撮像方法 Active JP6706783B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016254451 2016-12-27
JP2016254451 2016-12-27
PCT/JP2017/046588 WO2018124044A1 (ja) 2016-12-27 2017-12-26 撮像素子、撮像装置、カメラ、及び撮像方法

Publications (2)

Publication Number Publication Date
JPWO2018124044A1 true JPWO2018124044A1 (ja) 2019-06-27
JP6706783B2 JP6706783B2 (ja) 2020-06-10

Family

ID=62709477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018559503A Active JP6706783B2 (ja) 2016-12-27 2017-12-26 撮像素子、撮像装置、カメラ、及び撮像方法

Country Status (2)

Country Link
JP (1) JP6706783B2 (ja)
WO (1) WO2018124044A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184411A (ja) * 2003-12-19 2005-07-07 Olympus Corp 固体撮像装置
JP2006352843A (ja) * 2005-05-17 2006-12-28 Canon Inc 撮像装置及び制御方法
WO2012164829A1 (ja) * 2011-05-31 2012-12-06 パナソニック株式会社 撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184411A (ja) * 2003-12-19 2005-07-07 Olympus Corp 固体撮像装置
JP2006352843A (ja) * 2005-05-17 2006-12-28 Canon Inc 撮像装置及び制御方法
WO2012164829A1 (ja) * 2011-05-31 2012-12-06 パナソニック株式会社 撮像装置

Also Published As

Publication number Publication date
WO2018124044A1 (ja) 2018-07-05
JP6706783B2 (ja) 2020-06-10

Similar Documents

Publication Publication Date Title
KR102550584B1 (ko) 세미-글로벌 셔터 이미저
JP4455215B2 (ja) 撮像装置
JP5718069B2 (ja) 固体撮像装置および撮像装置
US10573681B2 (en) Imaging device, camera, and imaging method
JP5802432B2 (ja) 固体撮像装置、撮像装置および信号読み出し方法
KR101321778B1 (ko) 촬상장치 및 이미지 센서
JP2010062638A (ja) 撮像装置
WO2014064837A1 (ja) 固体撮像装置、撮像装置および信号読み出し方法
WO2018083894A1 (ja) 放射線撮像装置、放射線撮像システム、放射線撮像装置の駆動方法およびプログラム
JP2010068049A (ja) 撮像装置
JP6530598B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
JP6706783B2 (ja) 撮像素子、撮像装置、カメラ、及び撮像方法
JP7509174B2 (ja) 撮像素子及び撮像装置
JP6387045B2 (ja) 放射線撮像装置およびその制御方法
WO2018124048A1 (ja) 撮像装置、カメラ、及び撮像方法
JP6706850B2 (ja) 撮像装置、カメラ、及び撮像方法
WO2018124052A1 (ja) 撮像装置、および、カメラ
WO2018124047A1 (ja) 撮像装置、および、カメラ
JP6463159B2 (ja) 撮像装置およびその制御方法、プログラム、並びに記憶媒体
JP6470589B2 (ja) 撮像装置およびその制御方法、プログラム、並びに記憶媒体
JP6664066B2 (ja) 撮像装置及びその制御方法
JP2020031259A (ja) 撮像装置及びその制御方法
JP2021168450A (ja) 放射線撮像装置、放射線撮像システム、放射線撮像装置の駆動方法、および、プログラム
JP2009077065A (ja) 撮像装置及び画素デ−タ取り込み方法
JP2011009837A (ja) 固体撮像装置およびデジタルカメラ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200423

R151 Written notification of patent or utility model registration

Ref document number: 6706783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151