CN108701728A - 包括提供全局电子快门的图像传感器的图像传感器 - Google Patents

包括提供全局电子快门的图像传感器的图像传感器 Download PDF

Info

Publication number
CN108701728A
CN108701728A CN201780012059.4A CN201780012059A CN108701728A CN 108701728 A CN108701728 A CN 108701728A CN 201780012059 A CN201780012059 A CN 201780012059A CN 108701728 A CN108701728 A CN 108701728A
Authority
CN
China
Prior art keywords
layer
contact
imaging sensor
charge
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780012059.4A
Other languages
English (en)
Inventor
Z·M·贝利
E·H·萨金特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InVisage Technologies Inc
Original Assignee
InVisage Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InVisage Technologies Inc filed Critical InVisage Technologies Inc
Publication of CN108701728A publication Critical patent/CN108701728A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30Devices controlled by radiation
    • H10K39/32Organic image sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14696The active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/10Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising heterojunctions between organic semiconductors and inorganic semiconductors
    • H10K30/15Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2
    • H10K30/151Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2 the wide bandgap semiconductor comprising titanium oxide, e.g. TiO2
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/87Light-trapping means

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明的各种实施方案包括图像传感器,所述图像传感器提供具有集成电路、第一电荷提取层、光敏层和第二空穴提取层的全局电子快门。在第一模式(所述“开启”模式)下,经由所述第一电荷提取层提取电子。在第二模式(所述“关闭”模式)下,所述空穴的提取被所述第一电荷提取层阻止。公开了其他实施方案。

Description

包括提供全局电子快门的图像传感器的图像传感器
本专利申请要求于2016年3月11日提交的名称为“HIGH-PERFORMANCE IMAGESENSORS INCLUDING THOSE PROVIDING GLOBAL ELECTRONIC SHUTTER”的美国临时专利申请62/306,998的优先权的权益,该专利申请据此全文以引用方式并入。
技术领域
本发明总体涉及包含光敏材料诸如纳米晶或其他光敏材料的光学和电子器件、系统和方法,以及制备和使用这些器件和系统的方法。
背景技术
光电器件诸如图像传感器和光伏器件可包括光敏材料。示例性图像传感器包括使用用于感测功能以及用于读出电子器件和多路复用功能两者的硅的器件。在一些图像传感器中,光敏硅光电二极管和电子器件可形成在单个硅晶片上。其他示例性图像传感器可采用不同的材料用于感测(光电转换)功能,诸如InGaAs(例如,用于短波红外感测)或无定形硒(例如,用于x射线感测)。示例性光伏器件包括使用晶体硅晶片进行光电转换的太阳能电池。其他示例性光伏器件可使用单独的材料层诸如非晶硅或多晶硅或不同的材料进行光电转换。然而,已知这些图像传感器和光伏器件存在许多限制。
以引用的方式并入
本说明书中所提及的每个专利、专利申请和/或公开案全文以引用方式并入本文,就像每个单独的专利、专利申请和/或公开案被具体和单独地指出以引用方式并入本文那样。
附图说明
图1A示出了一个实施方案中的材料叠层;
图1B示出了量子点(QD)和图1A的材料叠层中的一层的不同半导体材料之间的界面的实施方案;
图2示出了一个实施方案中在像素的一部分上方的材料叠层的横截面;
图3示出了一个实施方案中在像素上方的材料叠层的横截面;
图4示出了一个实施方案中具有两个像素的材料叠层的横截面;
图5A和图5B(也统称为图5)示出了像素上的电压作为时间的函数;
图6示出了像素上的电压作为时间的函数;
图7示出了两个不同实施方案中的光电流与电压的曲线;
图8A至图8C(也统称为图8)示出了根据实施方案的能带图;
图9A至图9C(也统称为图9)示出了根据实施方案的能带图;并且
图10示出了根据实施方案的空穴传输的三种机制。
具体实施方式
下文描述了一种光敏器件。该器件包括各自具有功函数的第一触点和第二触点以及介于第一触点和第二触点之间的光敏材料。光敏材料包括P型半导体,并且光敏材料具有功函数。该器件包括在第一触点和第二触点之间施加偏置电压的电路。光敏材料的功函数的量值比第一触点的功函数的量值大至少约0.4eV,并且也比第二触点的功函数的量值大至少约0.4eV。光敏材料具有的电子寿命大于在第一触点和第二触点之间施加偏压时从第一触点到第二触点的电子渡越时间。第一触点提供电子的注入并阻挡空穴的提取。介于第一触点和光敏材料之间的界面提供了小于约1cm/s的表面复合速度。
下文描述了一种光敏器件。该器件包括第一触点、N型半导体、光敏材料和第二触点,其中光敏材料包括P型半导体。光敏材料和第二触点各自具有浅于约4.5eV的功函数。该器件包括在第一触点和第二触点之间施加偏置电压的电路。光敏材料具有的电子寿命大于在第一触点和第二触点之间施加偏压时从第一触点到第二触点的电子渡越时间。第一触点提供电子的注入并阻挡空穴的提取。介于第一触点和光敏材料之间的界面提供了小于约1cm/s的表面复合速度。
下文描述了一种光电探测器。该光电探测器包括各自具有功函数的第一触点和第二触点。该光电探测器包括介于第一触点和第二触点之间的光敏材料,该光敏材料包括P型半导体,并且该光敏材料具有功函数。该光电探测器包括在第一触点和第二触点之间施加偏置电压的电路。光敏材料的功函数的量值比第一触点的功函数的量值大至少约0.4eV,并且也比第二触点的功函数的量值大至少约0.4eV。该光电探测器包括在第一触点和第二触点之间施加偏置电压的电路。在第一触点和第二触点之间施加偏压时,光敏材料提供了至少约0.8A/W的响应率。
在以下描述中,引入了许多具体细节以提供对系统和方法的实施方案的透彻理解和有利说明。然而,相关领域的技术人员将认识到,可以在没有那些具体细节中的一者或多者的情况下或利用其他部件、系统等实践这些实施方案。在其他情况下,未示出或未详细描述熟知的结构或操作,以免模糊所公开的实施方案的方面。
图像传感器结合光电探测器的阵列。这些光电探测器感测光,将其由光信号转换成电子信号。下文是众多特征的描述,可在一个实施方案的光电探测器中找到这些特征中的任一者或组合;然而,本文所述的实施方案并不仅限于这些特征。
一个实施方案的光电探测器易于与和图像感测功能相关的其他电路集成,所述电路诸如存储电荷的电路、将信号电平中转到阵列的外围设备的电路、在模拟域中操纵这些信号电平的电路、将模拟信号转换成数字信号的电路以及在数字域中处理图像相关数据的电路。
一个实施方案的光电探测器提供了在感兴趣的一个或多个波段内对光的最高灵敏度,以及较低的暗电流。灵敏度通常通过在给定的照明水平下测量信噪比(SNR)来量化。当响应率、量子效率或器件增益最大化时,信号得以最大化。在给定温度下的电流和电压的自然波动指定的限制下,当电子信号的随机波动最小化时,噪音得以最小化。相对地,当暗电流的量值最小化时,通常最大程度减小背景信号中的噪音变化及其他不受控制或难以预测的变化。
一个实施方案的光电探测器提供的响应时间相比于使用常规处理方法所形成的常规光电探测器更快。应用诸如视频成像和无快门静止图像采集通常需要其中信号电平大体上完全改变以响应于少于约100毫秒(每15秒10帧)、或少于约33毫秒(每秒33帧)、或甚至约1毫秒(静止图像曝光时间1/1000秒)的瞬态的光电探测器。
一个实施方案的光电探测器提供了以可方便地由常规电子电路处理的方式检测宽范围的光强度。此特征被称作提供高动态范围。提供高动态范围的一种方法是将所测量的电子响应压缩为入射光刺激的函数。此类压缩可被称为亚线性,即具有减小的斜率的非线性,电信号取决于入射强度。还可通过采用可控制其增益的光电探测器来促进高动态范围,诸如通过选择已知产生特定增益的偏压。
一个实施方案的光电探测器可用于辨别不同光谱频带的电磁辐射。特别感兴趣的是x射线、紫外线、可见光(包括蓝光、绿光和红光)、近红外波段和短波长红外波段。
紧接着描述了用于形成、集成(例如,具有电路)并且在各种应用中利用顶部表面光电探测器或光电探测器阵列的方法和工艺。
本文所述的光电探测器和光电探测器阵列可易于通过诸如旋涂、喷涂、滴涂、溅射、物理气相沉积、化学气相沉积和自组装等方法与图像传感器电路和系统的其他部分集成。实施方案包括交换钝化纳米粒子表面的配体以获得较短的配体,这些配体将在形成膜之后提供适当的载流子迁移率。实施方案包括溶液相交换,其能够实现在阵列上实现具有可接受的一致暗电流和光响应的图像传感器所需的平滑形态的膜。
本文所述的光电探测器提供了相对最高的灵敏度。它们通过提供光导增益来最大程度提高信号。光导增益的值在约1至约50的范围内,从而导致在例如可见光波长范围内的约0.4A/W至约20A/W的响应。在实施方案中,本文所述的光电探测器通过熔融纳米晶芯来最大程度减小噪音,以确保通过电流流动在构成光敏层的粒子之间大体上不降低噪音的电通信。在实施方案中,本文所述的光电探测器通过最大程度减小有源层的净掺杂来最大程度减少暗电流,从而确保最大程度减小这些光敏材料的暗载流子密度以及暗电导率。在实施方案中,本文所述的光电探测器通过提供阻挡例如一种类型的载流子的电极与纳米晶层电连接来最大程度减小暗电流,所述载流子可能包括处于平衡状态的多数载流子。在实施方案中,采用交联分子,这些交联分子利用化学官能团除去用于实现P型掺杂的氧化物、硫酸盐和/或氢氧化物。因此,在实施方案中,可提供更本征或均匀的N型光敏层,从而降低暗电流。在实施方案中,量子点合成和/或处理和/或器件封装中的许多步骤可在受控环境诸如史兰克线或手套箱中执行;并且光敏层可使用大体上不可透过的层诸如氧化物、氧氮化物或聚合物诸如聚亚二甲苯基或环氧基来封装,以便阻止反应性气体诸如氧气或水大量渗透光敏层。通过这种方式,可在图像传感器的可用寿命期内保持诸如增益、暗电流和滞后等特性的组合。
本文所述的光电探测器提供了可快至约100毫秒以下、30毫秒以下或1毫秒以下的时域响应。在实施方案中,通过提供与光敏层相关联的改善增益(和改善持久性)的陷阱态而实现,该陷阱态仅在有限的时间段诸如100毫秒、30毫秒或1毫秒以下内俘获至少一种类型的载流子。在实施方案中,PbS纳米粒子被PbSO3修饰,PbSO3是PbS的氧化物,被示出具有大约20毫秒-30毫秒的陷阱态寿命,提供了适用于许多视频成像应用的瞬时响应。在实施方案中,相反地基于胶态量子点层提供光电二极管,其中采用具有明显不同的功函数的两个电触点来接触有源层。在实施方案中,可通过此类器件的操作最大程度减小暗电流,而不施加明显的外部偏压。在实施方案中,可采用交联部分诸如苯二硫酚、双齿键除去和/或钝化可存在于此类材料或可在此类材料中开发的某些陷阱态。
本文所述的光电探测器通过产生亚线性依赖性的电信号(诸如光电流)来提供增强的动态范围。在低强度至中等强度的区域中,陷阱态能够被填充,并且在一定适中的持久性或陷阱态、寿命诸如30毫秒的情况下发生逸出。在较高强度下,这些陷阱态大体上被填充,使得载流子经历较短的寿命或持续时间,其对应于较低的微分增益。因此,这些器件在一系列低强度至中等强度下表现出大体上恒定的增益,随后在较高强度下增益进行温和的滚降。换句话讲,在低强度至中等强度下,光电流近似线性依赖于强度,但是在较高强度下,光电流表现出对强度的亚线性依赖性。在实施方案中,提供光电探测器,其中光导增益取决于施加于器件的偏压。这是因为增益与载流子寿命除以载流子渡越时间成正比,并且渡越时间与外加场呈反比变化。在实施方案中,开发出利用增益对偏压的这种依赖性来增加动态范围的电路。
在实施方案中,本文所述的光电探测器易于改变或“调谐”,以提供对不同光谱频带的灵敏度。本文通过量子尺寸效应提供调谐,由此在一些情况下通过合成控制来降低纳米粒子直径,从而增加所得量子点的有效带隙。另一种调谐方法通过选择材料组合物来提供,其中使用具有较大的本体带隙的材料通常有利于实现光电探测器,在相对较高的光子能量下发生响应。在实施方案中,具有不同吸收发生的光电探测器可叠加以形成垂直像素,其中更靠近光学信号源的一个或多个像素吸收和感测更高的电磁辐射能带,而来自光学信号源的一个或多个像素进一步吸收和感测较低的能带。
图1A示出了一个实施方案中的材料叠层。该材料叠层与互补金属氧化物-半导体(CMOS)硅电路集成,但是不限于此。使用CMOS硅电路读取由光导光电探测器转导的信号包括使顶部表面光导材料与硅CMOS电子器件集成,其中光导光电探测器包括顶部表面光电探测器并且包括基于胶态量子点的那些光电探测器,该胶态量子点包括PbS。光导光电探测器的结构和组成如下文所详述。
图2示出了一个实施方案中在像素的一部分上方的材料叠层的横截面。该图的左侧和右侧或区域中描绘了与图1中标引的材料叠层相同的材料叠层。在器件的横向中部,在材料金属“1”中结合了不连续体,该材料金属“1”被材料“7”替代。一般来讲,材料“7”可为绝缘体诸如SiO2或SiOxNy。图2的实施方案可被称为横向像素的一部分。在实施方案中,电流大体上在金属“1”至材料“2”(界面)、材料“3”(粘附层)和材料“4”(光敏层)之间流动。本文所述的材料叠层的不同部分或区域在本文中被称为“材料”或“层”,但是不限于此。
图3示出了一个实施方案中在像素上方的材料叠层的横截面。图3的实施方案可被称为垂直像素的一部分。该图中描绘的材料“1”、“2”、“3”、“4”、“5”、“6”通常与上文参考图1所述的材料叠层相同。界面材料或层“8”被结合或集成到器件的顶部或区域上。材料“8”包括本文描述为材料“2”的材料的组的一个或多个部材。金属或接触层或材料“9”被结合或集成到器件的顶部或区域上。金属或接触层“9”包括本文描述为材料“1”的材料的组的一个或多个部材。在实施方案中,材料“9”包括透明导电材料诸如氧化铟锡、氧化锡或薄的(大体上非吸收性至可见光)金属诸如TiN、Al、TaN或以下材料“1”中所述的其他金属。
材料“1”为处于衬底上方的金属(未示出)并且可为硅CMOS集成电路。在加工过程中,它可为200mm或300mm的晶片,即尚未被分割以形成晶粒的晶片。材料“1”是指存在于CMOS集成电路晶片的顶部表面处的金属,其存在并且可用于与后续的层进行物理、化学和电连接。金属可包括:TiN、TiO2、TixNy、Al、Au、Pt、Ni、Pd、ITO、Cu、Ru、TiSi、WSi2以及它们的组合。材料“1”被称为触点或电极,尽管本文将讨论的是,此触点的行为受薄层的影响,这些薄层可驻留在金属和材料“4”、光导量子点层之间。
可选择金属以实现特定的功函数,并且可影响欧姆或非欧姆(例如,肖特基)触点是否相对于其邻近的层形成。例如,可选择金属以提供浅的功函数,诸如通常介于-2.0eV和-4.5eV之间的值,例如处于-2.0eV和-4.2eV之间的值。
金属可实现均方根小于5nm的表面粗糙度。
金属可图案化为具有0.18微米或更小的临界尺寸。金属可图案化为使得像素与像素之间、电极间距(诸如像素中心电极与栅格之间)的变化不超过标准偏差1%。
金属可以由氧化物诸如原生氧化物封端,诸如在TiN的情况下采用TiOxNy封端。一般来讲,这种氧化物或其上方的其他材料诸如有机残余、无机残余诸如“聚合物”等具有一致且已知的组合物厚度。
金属可为导电材料,其中构成该金属的材料本体可具有小于100微欧*厘米的电阻率。
金属可加工成使得在整个晶片中,在要形成光敏像素的所有区域中,金属不被任何附加的氧化物或有机物或污染物覆盖。
在形成界面层之前或之后,晶片的顶部表面可包括金属和绝缘材料(诸如绝缘氧化物)区域,使得该表面上的特征的峰谷距离小于50nm。
在引入光敏半导体层之前,在1.1μm×1.1μm或l.4μm×1.4μm的正方形栅格电极中心的像素电极之间流动的漏电流在3V的偏压下应小于0.1fA。
材料“1”上方的层或材料形成界面或界面层。形成界面的每个层继而如下文所详述。
材料“2”为界面层的第一部件或部分,并且包括驻留在金属上方的材料。材料“2”可包括金属的纯的洁净表面。该层材料可包括氧化物,包括通常由于存在暴露金属而通过暴露于水、氧气或其他氧化物质而形成的那些氧化物;或者可故意形成,诸如通过暴露于受控的氧化环境并且暴露于高温诸如在快速热处理中而形成。原生氧化物包括例如下列化合物:TiN上方的TiO2和TiOxNy;Al上方的Al2O3;Au上方的Al2O3;Pt上的PtO或PtO2;Ni上方的Ni2O3;W上方的WO3;Pd上方的PdO;和ITO上方的富氧ITO。可使用诸如蚀刻除去此类原生氧化物,并且替换为另一层。例如,可蚀刻原生氧化物诸如TiOxNy(使用氩气溅射等工艺),然后可在其顶部沉积一层诸如受控氧化物诸如TiO2、TiOx或TiOxNy。原生氧化物和故意沉积的氧化物的厚度总和可介于约2nm和约20nm之间。
材料“2”的一部分可为大体上透过可见光的大多数或所有波长的材料。它可具有大于2eV或大于2.5eV或大于3eV的带隙。它可为掺杂大带隙的半导体。它可通过化学计量实现掺杂,诸如在TiOx的情况下,其中x在低于或高于材料2的范围内变化以便实现净掺杂。x的值通常可为1.9,以实现Ti超过化学计量的TiO2。x的值通常可为2.1,以实现O超过化学计量的TiO2。其中x小于约2的TiOx可通过将化学计量的TiO2暴露于还原环境下来实现。可通过增加至最初化学计量的TiO2减小的程度,即,通过将TiOx中的x相对于值2更显著地减小,提高自由电子的密度,其对应于更大的N型掺杂。TiO2可掺杂有氮以便修改其自由载流子浓度、功函数和电子亲合能。TiO2或TiOx可掺杂有B、C、Co、Fe。它可为适度的N型材料,诸如具有约1010cm-3的平衡载流子密度的轻掺杂TiOx。它可为中等程度掺杂的N型材料,诸如具有约1016cm-3的平衡载流子密度的TiOx。它可为更强掺杂的N型材料,诸如具有约1018cm-3或1019cm-3的平衡载流子密度的TiOx。其电子亲合能可在能量方面与金属的功函数大体上密切对应。其功函数可与金属的功函数大体上密切对应。其电离电势可驻留在比光吸收层(本文所述的材料“4”)的电离电势远远更深的能量下。其可通过退火工艺、气相处理或化学处理诸如暴露于有机分子而终止,诸如在与相邻半导体层诸如光学吸收层(下文讨论的“4”)接触时实现较低的空穴表面复合速度。
材料“3”还可存在于界面层中,并且包括可定位在或驻留在界面层的第一部分上方的材料。材料“3”包括吸附的有机物诸如有机分子,故意或无意地或通过它们的一些组合引入,其驻留在金属上方,与金属直接接触,或与金属氧化物直接接触。这些分子如本文所详述。
实施方案包括材料“2”,而不存在材料“3”。此类实施方案包括材料的选择,其中无需粘附层诸如由材料“3”提供的粘附层。例如,如果材料“2”包含金属诸如钛,诸如如果材料“2”包含TiOx并且如果材料“4”包含交联剂诸如巯基苯甲酸,其中巯基苯甲酸上的一个官能团结合TiOx,然后可提供材料“4”和材料“2”之间的粘附性而无需明确包含材料“3”。
在实施方案中,可存在材料“1”、材料“2”和材料“3”中的全部。实施方案包括其中肖特基触点经由金属“1”至材料“4”制成而不故意引入异质结的情况。实施方案包括器件,其中TiN或TiOxNy形成金属“1”,层“2”为金属“1”的洁净的终止而不显著地形成原生氧化物,粘附层诸如六甲基二硅氮烷提供在材料“3”中。
在实施方案中,可存在材料“1”、材料“2”和材料“3”中的全部。实施方案包括其中异质结经由在材料“2”至光敏层“4”中使用大带隙氧化物来形成的情况。实施方案包括器件,其中TiN或TiOxNy形成金属“1”,层“2”包括大带隙半导体诸如TiOx(其可在结构上掺杂、掺杂杂质、掺杂两者或两者都不掺杂),并且粘附层诸如六甲基二硅氮烷可提供在材料“3”中。
在实施方案中,材料“1”可为铝金属,材料“2”可包括铝的原生氧化物并且可包括掺杂的导电氧化物诸如掺杂的Al2O3和/或可包括大带隙半导体诸如TiOx(其可在结构上掺杂、掺杂杂质、掺杂两者或两者都不掺杂),并且材料“3”可包括粘附层诸如六甲基二硅氮烷可提供在材料“3”中。
在实施方案中,材料“1”可包括铝、镓、铟、锡、铅、铋、镁、钙、锌、钼、钛、钒、镧、铬、锰、铁、钴、镍、铜、锆、铌、钯、银、铪、钽、钨、铱、铂、金。在实施方案中,用于标准CMOS中的金属诸如铝、钨、钽、钛、铜可为优选的。
在实施方案中,材料“2”可包括金属的表面,并且可包括铝、镓、铟、锡、铅、铋、镁、钙、锌、钼、钛、钒、镧、铬、锰、铁、钴、镍、铜、锆、铌、钯、银、铪、钽、钨、铱、铂、金的氧化物、氮化物或氧氮化物。在实施方案中,可优选地包括用于标准CMOS中的金属诸如铝、钨、钽、钛、铜的氧化物、氮化物或氧氮化物。
在实施方案中,材料“2”可包括多个亚层。在实施方案中,可包括亚层,该亚层包括金属诸如铝、镓、铟、锡、铅、铋、镁、钙、锌、钼、钛、钒、镧、铬、锰、铁、钴、镍、铜、锆、铌、钯、银、铪、钽、钨、铱、铂、金。在实施方案中,可优选地此亚层可包括用于标准CMOS中的金属诸如铝、钨、钽、钛、铜。在实施方案中,材料“2”可包括另外的亚层,该亚层包括铝、镓、铟、锡、铅、铋、镁、钙、锌、钼、钛、钒、镧、铬、锰、铁、钴、镍、铜、锆、铌、钯、银、铪、钽、钨、铱、铂、金的氧化物、氮化物或氧氮化物。在实施方案中,可优选地此另外的亚层包括用于标准CMOS中的金属诸如铝、钨、钽、钛、铜的氧化物、氮化物或氧氮化物。
被称为材料“4”的层是指光吸收层,该光吸收层包括纳米晶或量子点。如图1B中的“1220”所示的量子点(QD)可为纳米结构,例如半导体纳米结构,该纳米结构限制所有三个空间方向上的导带电子、价带空穴或激子(导带电子和价带空穴的结合对)。该限制可由于静电电势(例如,由外部电极、掺杂、应变、杂质生成的静电电势)、存在的介于不同半导体材料之间的界面(例如,在图1B的“1221”中所结合的核壳纳米晶体系中)或半导体以及另一种材料(例如,由有机配体修饰的半导体;或由介质诸如氧化物诸如PbO、亚硫酸盐诸如PbSO3、硫酸盐诸如PbSO4或SiO2修饰的半导体,如图1B的“1221”中所结合的)、存在的如图1B的“1221”中所结合的半导体表面、或这些因素中的一者或多者的组合。量子点在其吸收光谱中表现出理想的零维体系的离散量化能谱效应。对应于该离散能谱的波函数在空间上大体上局限于量子点内,但是在材料晶格的许多周期内延伸。在一个示例性实施方案中,QD可具有半导体或化合物半导体材料诸如PbS的芯。配体可附接到外表面的一部分或全部,或者可在一些实施方案中被移除。在一些实施方案中,相邻QD的芯可熔融到一起以形成具有纳米级特征的纳米晶材料的连续膜。在其他实施方案中,芯可通过交联分子彼此连接。在一些实施方案中,陷阱态可形成于纳米晶材料的外表面上。在一些示例性实施方案中,芯可为PbS,并且陷阱态可由氧化物形成,该氧化物诸如PbSO3形成在芯的外表面上。
QD层可包括熔融QD芯的连续网络,其外表面与芯具有不同的组成,例如,氧化芯材料诸如PbSO3,或不同类型的半导体。膜中的各个QD芯紧密接触,但是继续表现出各个量子点的许多特性。例如,孤(未熔融)量子点具有由与其尺寸相关的量子效应引起的得到良好表征的激发吸收波长峰值,例如约1nm至约10nm。膜中熔融QD的激发吸收波长峰值未从熔融之前存在的中心吸收波长处发生显著偏移。例如,在熔融时,中心吸收波长可改变约10%或更少。因此,膜中的QD保留其量子效应,尽管它们可为宏观结构的组成部分。在一些实施方案中,QD芯通过交联分子相连,如下文所详述。这使得电流比通过未交联、未熔融的QD更易于流动。然而,使用交联分子以形成QD的连续膜而非熔融芯,可减小一些光导体和图像传感器实施方案的暗电流。
在一些实施方案中,QD层对辐射异常敏感。这种敏感性特别适用于低辐射成像应用。同时,可动态调节器件的增益,使得QDPC饱和,即附加的光子不断提供可由读出电子电路识别的附加有用信息。通过改变给定器件例如像素中的偏压并由此改变所得的电场,可方便地实现增益的调谐。QD器件的一些实施方案包括QD层和定制设计或预制电子读出集成电路。然后QD层直接形成于定制设计或预制电子读出集成电路上。另外,QD层可图案化以使其形成单独的岛状物。在一些实施方案中,无论QD层在何处覆盖电路,它连续地覆盖并且接触电路的特征部中的至少一些。在一些实施方案中,如果QD层覆盖电路的三维特征部,则QD层可适形于这些特征部。换句话讲,在QD层和底层的电子读出集成电路之间存在大体上连续的界面。电路中的一个或多个电极接触QD层并且能够将有关QD层的信息,例如与QD层上的辐射量相关的电子信号,中转至读出电路。QD层可以连续方式提供以覆盖整个底层电路,诸如读出电路,或者被图案化。如果QD层以连续方式提供,则填充因数可接近约100%,经过图案化,填充因数减小,但是仍可远大于使用硅光电二极管的一些示例性CMOS传感器的典型的35%。在许多实施方案中,QD光学器件易于使用在通常用于制造常规CMOS器件的设施中可用的技术来制造。例如,可使用例如旋涂技术将一层QD溶液涂覆到预制电子读出电路上,其中旋涂技术为标准CMOS加工技术,并且任选地用其他兼容CMOS技术进一步加工以提供用于该器件中的最终QD层。由于QD层无需使用外来的或复杂的技术来制造,而是可使用标准CMOS工艺来制成,因此QD光学器件可被大量制成,并且相比于当前的CMOS工艺步骤中不显著增加资金成本(除材料以外)。
QD材料可在约可见光的边缘具有吸收截止值诸如约650nm。QD材料可在较长的波长下具有吸收截止值,以便确保在整个可见光范围内具有高吸光度,诸如当吸收截止值处于约700nm至约900nm的范围内时。
QD膜可使用常规的旋涂工艺、喷墨印刷工艺、Langmuir-Blodgett膜沉积法、电动喷雾或纳米压印法进行沉积。QD膜可通过在30RPM的情况下将QD溶液分配到晶片上然后进行三步旋涂工艺进行沉积。
QD溶液吸收峰值的光谱位置可被指定为位于740nm+/-10nm。QD吸收峰处的吸光度比值接近740nm,并且该峰的略呈蓝色的谷可被指定为约1.2。
量子点层的厚度可被指定为约300nm+/-50nm。量子点层的厚度可被选择为确保光谱范围为约400nm至约640nm,入射到膜上的全部光的大于90%被吸收。量子点膜的粗糙度(均方根)可被指定为小于约5nm。
在合适的偏压诸如约3V偏压下,1.1μm×1.1μm像素中的暗电流可小于约0.5fA。1.1μm×1.1μm像素中的增益可大于约10。
碱金属杂质可以低于约5E17cm-3的浓度存在于量子点膜中。在200mm晶片上,尺寸大于约0.16微米的缺陷可小于20个。流动载流子的迁移率可超过lE-5cm2/Vs。膜中纳米晶的加载分数可超过30体积%。
化学物质诸如PbO、PbSO4、PbSO3、聚硅酸盐可结合到材料“4”中;并且它们还可包括物理吸收的物质,诸如O2、N2、Ar、H2、CO2、H2O和H2S。
结合到至少一种纳米粒子或纳米晶或量子点的表面的分子可结合到材料“4”中。这些分子可包括硫醇封端的配体,诸如苯硫醇、乙硫醇;羧酸盐封端的分子,诸如油酸和甲酸;胺封端的配体,诸如吡啶、丁胺、辛胺。它们还可包括双齿交联剂,诸如苯二硫酚、乙二硫醇和丁二硫醇。它们还可包括多齿分子,其包括(1)骨架(2)某些与纳米粒子表面结合的侧基和/或端基,包括硫醇、胺、羧酸盐;以及(3)其他官能团,例如赋予极性、非极性和部分极性溶剂中的溶解度的那些官能团。
材料“5”可包括“4”顶部的层,其可提供底层材料的钝化,包括最大程度减小材料叠层的层“1”至“4”和材料叠层的外部之间的物质的移动程度。该层还可促进与覆盖层诸如包封层的良好物理粘附性。
材料“6”是指一层或多层,其可包括在材料叠层的顶部,并且可用于最大程度减小材料叠层的层“1”至“4”和材料叠层的外部之间的物质的移动程度。在平面单元构型中,可使用低温(低于100℃)PECVD SiO2、SiN或SiOCN工艺将量子点膜层包封以阻止氧气和水分扩散,从而提供适于与CFA进一步集成的光学透明膜。膜可被指定为具有200nm+/-10nm的厚度。它可被指定为具有小于5nm rms的表面粗糙度。光学透射率可超过99%。可向下面层提供粘附性。一个实施方案可在200mm晶片上具有少于20个的大于0.1μm的颗粒缺陷。一个实施方案可在200mm晶片上具有少于20个的大于0.1μm的针孔。
电触点和光敏半导体之间的界面的性质是器件稳定性和性能的重要决定因素。例如,触点是欧姆型还是肖特基,以及触点和半导体是否由钝化半导体和触点中的至少一者的薄界面层隔开,对于稳定性和性能非常重要。
光导层的组成(例如,在形成光导体的半导体材料上存在表面陷阱态)是器件性能和稳定性的重要决定因素。特别地,光导材料通常对位于纳米粒子表面上的物理吸附或化学吸附物质(可能最初呈现为气体(诸如O2、H2O、CO2))的存在敏感,因此必须在加工过程中仔细控制这些物质,并且可在光导层上方和/或下方使用一个或多个包封和/或钝化层,以随时间推移保持一致的光导特征。实施方案的金属和半导体之间的界面以及实施方案的包封如下文进一步描述。
层“4”可由硅制成,所述硅包括单晶硅、多晶硅、纳米晶硅或包括氢化非晶硅在内的非晶硅。
层“4”可包括非大体上量子限制的材料,但是相反大体上保持块体半导体的带隙。实施方案包括材料的晶体或多晶或纳米晶或非晶态实施方案,诸如硅、砷化镓、碳、PbS、PbSe、PbTe、Bi2S3、In2S3、铜铟镓硒(或硫化物)、SnS、SnSe、SnTe,其中任何结晶或部分结晶亚单位的特征尺寸通常不小于半导体材料中所用的玻尔激子半径(电子保持对的特征空间范围)。
一个实施方案的界面形成可包括材料“1”的清洁和终止。
一个实施方案的界面可包括形成在材料“1”上的氧化物,该氧化物包括作为材料“2”的一部分的原生氧化物。该氧化物的厚度是器件性能的重要决定因素。过大的氧化物厚度(例如,厚度超过约10nm至约20nm)可提供与光导膜串联的过大接触电阻,因此需要由偏压电路施加不期望地增加的偏压。在实施方案中,该原生氧化物的厚度保持在小于约5nm的范围内。
一个实施方案的界面可包括另外的薄层作为材料“2”诸如TiO2的一部分,通常包括该薄层以修改与被置于顶部的半导体的界面的功函数。在实施方案中,该层可提供有利于一种类型的载流子的选择性:例如,TiO2可被配置为使得在操作偏压下,高效地将电子注入光导半导体层的导带中;但是,在这一相同的偏压下,它以远远更低的效率从光导半导体层的价带中抽出空穴。TiO2可被配置为使得在操作偏压下,高效地提取来自光导半导体层的导带的电子;但是,在这一相同的偏压下,它以远远更低的效率将空穴注入光导半导体层的价带中。
一个实施方案的界面可包括另外的薄层作为材料“2”诸如MEH-PPV的一部分,通常包括该薄层以使得一种类型的载流子诸如空穴能够流动,同时阻挡其他类型的载流子诸如电子的流动。
一个实施方案的界面可包括薄层作为材料“3”的一部分,其可能是自组织的分子单层,设计用于将分子的一侧锚定到下面层,并且在分子的另一端锚定到待置于上方的半导体,目的是确保受控的电子通信,并且确保机械稳定性,例如确保构成多层器件的材料之间具有良好的粘附性。
一个实施方案的层状结构使载流子高效传输通过界面。在实施方案中,层状结构可大体上与光导半导体层形成欧姆接触,在界面附近提供很少或未耗尽的半导体,并且提供高效注入和提取至少一种类型的载流子(例如,电子、空穴)。在实施方案中,层状结构可与光导半导体层形成肖特基触点,提供要注入和/或抽出的载流子必须克服的能垒。在实施方案中,层状结构可形成选择性触点,比提取一种类型的载流子(例如,空穴)相当更高效地注入其他类型的载流子(例如,电子);和/或比注入一种类型的载流子(例如,空穴)相当更高效地抽出其他类型的载流子(例如,电子)。
一个实施方案的层状结构提供了接触表面的功函数,其中有效的功函数由电极的材料、界面层的材料以及其厚度来决定。
一个实施方案的层状结构提供了阻挡能力以抑制不期望的载流子传输,例如在p半导体光电探测器器件的情况下,作为金属电极表面上证明电子陷阱态的层。
一个实施方案的层状结构提供了光敏半导体材料与金属电极的强效粘结。
一个实施方案的层状结构为金属电极-半导体材料界面提供了高温稳定性。
具有工程化界面层的一个实施方案的电子器件的结构和组成包括但不限于金属电极,该金属电极包括用于半导体制造中的常规材料,该材料易于在所选择的化学计量组合中被氧化或硝化或两者,诸如Ti、W、Ta、Hf、Al、Cu、Cr、Ag;或耐氧化或氮化,诸如Au、Pt、Rh、Ir、Ru、石墨、无定形碳、石墨烯或碳纳米管。这些金属电极还可由合金、导电玻璃和各种导电的金属间化合物形成。所得电极的功函数可通过在特定温度下在氧气、氮气或它们的组合中暴露特定时间来调谐。
一个实施方案的电子器件的结构和组成包括处于金属触点表面上的界面层。一个实施方案的界面层包括电极元件的氧化物或金属间化合物,其最大厚度足以保持触点的欧姆特性,但是其最小厚度足以产生电子陷阱态。可使用PVD(物理气相沉积)、ALD(原子层沉积)、CVD(化学气相沉积)、离子簇、离子束沉积、离子注入、退火或其他膜沉积方法产生或生成该结构。另外,此类膜可由水性和非水性液体制剂形成,其可包括电化学技术,以形成氢氧化物、氧化物、氟化物、硫化物、硫酸盐、亚硫酸盐、磺酸盐、磷酸盐、膦酸盐、磷化物、硝酸盐、亚硝酸盐、氮化物、碳酸盐、碳化物及其他类型的金属盐或络合物。根据最终界面层的电导率以及金属电极本身的功函数不同,界面层的平均厚度可在0.1nm-0.2nm至10nm-50nm的范围内变化。
一个实施方案的界面层包括沉积在电极表面上的另一种氧化物,该氧化物为掺杂的TiO2、HfO2、Al2O3、SiO2、Ta2O5、ZnxAlyO、ZnxGayO、ZnInxSnyO及类似的P型导电材料。同样,这些材料可使用前文所述的方法进行沉积。
界面层的附加特性由形成相对强的化学键优选地共价结合到半导体光敏层的组分的需要来决定。在光敏层的组分均不提供与界面层的化学键合的情况下,界面层的表面使用有机双官能分子来改性,其中一种类型的官能团提供选择性键合到界面层表面,而第二类型的官能团提供键合到配体或直接键合到半导体纳米晶。这些键合分子可形成在非导电烷烃或芳基骨架上,或者可形成在导电骨架上,该骨架包括苯胺、乙炔或其他类型的sp2杂化碳。用于提供与电极的氧化表面或界面层表面的键合的官能团包括但不限于硅烷、硅氧烷、硅氮烷、伯胺、仲胺或叔胺、酰亚胺、磷酸盐、肟、羧酸盐。形成界面层的有机分子的平均长度通常可在2至16个碳原子之间变化。
如果电极的金属为钝化的(例如,Au、Pt、Cu、Ag等),则界面层可由包括一侧直接键合到金属表面并且另一侧键合到纳米晶的两个类似官能团的分子形成。一个示例将为形成Au-S-R-S-NC键。同样,有机界面层的厚度和电导率由所需的电子器件特性限定。
如果界面层的电导率正超过电子器件参数(用于平面电极元件)所需的允许限值,则可使用常规的图案化技术将连续膜图案化。
在具有至少两个电极的每个电子器件中,电极中的一者可由具有具有一个功函数的金属制成,而另一个电极可由具有不同功函数和类型的电导率(电子或空穴)的金属制成。
对于垂直构型的电子器件,与上述方法相同的方法用于底部电极,而顶部的界面层通过沉积有机分子或半导体材料的薄透明层形成。
上述分子为具有约1至约10000的聚合度的聚合物。
在形成本文所述的器件中,一般来讲,器件可形成为包括材料“1”和材料“2”的一致、可靠的组合,随后可受控地形成材料“3”和光吸收层“4”。例如,一个实施方案可通过材料“1”提供具有小于100微欧*厘米的电阻率和介于约-2eV和约-4.5V并且介于约-2eV和约-4.2eV之间的功函数的高导电触点。一个实施方案可通过材料“2”提供大带隙层,该大带隙层允许将电子注入到随后的光敏半导体层中,但是阻挡从该层中提取空穴。一个实施方案可实现受控厚度的掺杂的大体上透明的氧化物诸如N型TiOx以作为材料“2”的第一部分的部分。例如,一个实施方案可实现处于约2nm至约20nm范围内的TiOx厚度,该厚度被控制在约1nm至约5nm的范围内;并且其中TiOx具有1×10^18cm-3的专门选择的载流子密度,具有受控的紧束缚带,诸如载流子密度+/-10%。
本文所述的器件的叠层或层构造的制造可包括:(1)形成金属,诸如经由在氮气气氛中溅射钛而导致TiN的形成;(2)随后的处理导致形成界面层诸如原生氧化物诸如TiOxNy或TiOx(其可在此随后的处理中导致可能的氧化物厚度以及掺杂和载流子浓度的范围);(3)通过蚀刻诸如硫酸(过氧化氢)去离子水蚀刻、或过氧化铵蚀刻、或物理蚀刻诸如氩气溅射、或反应性溅射蚀刻诸如氩气和氢气来除去原生氧化物层;在一个实施方案中,该蚀刻完全除去氧化物;可实现适度的过度蚀刻以确保完全去除;(4)一个实施方案沉积受控的厚度、受控的掺杂和氧化物诸如TiOx、TiOxNy的受控的表面终止层或其他界面层。可采用方法诸如物理气相沉积(在O2、N2或它们的组合存在下,包括TiOx源、TiN源或Ti源的的DC溅射、RF溅射)来沉积这些层。方法还包括CVD和ALD,其中首先将前体沉积在晶片表面上,并且反应在受控温度下进行。在要形成TiOx的情况下,可采用前体。
本文所述的器件的叠层或层构造的制造可包括:(1)形成金属,诸如经由在氮气气氛中溅射钛而导致TiN的形成;(2)原位转变以沉积到该界面层的金属的顶部。这些化合物可包括TiOx或TiOxNy。该层可具有受控的厚度、受控的掺杂和氧化物诸如TiOx、TiOxNy的受控的表面终止层或其他界面层。可采用方法诸如物理气相沉积(在O2、N2或它们的组合存在下,包括TiOx源、TiN源或Ti源的的DC溅射、RF溅射)来沉积这些层。方法还包括CVD和ALD,其中首先将前体沉积在晶片表面上,并且反应在受控温度下进行。在要形成TiOx的情况下,可采用化学前体。
如上所述,可在光导层上方和/或下方使用一个或多个封装和/或钝化层,以随时间推移保持一致的光导特征。本文所述的实施方案确保光导层中具有一致的气体环境(或缺少显著存在的气体)。例如,可在各种比例和各种程度上包括或排除真空、氩气、氮气、氧气、氢气、二氧化碳。实施方案可排除氧气、H2O、CO2,并且仅包括不存在气体分子或非反应性材料诸如氩气和/或氮气。为了随时间推移保持一致的光导特征,可包括包封层,其目的在于避免光导膜与该膜外部区域之间的气体交换。一个实施方案出于该目的采用的材料包括但不限于:聚亚二甲苯;As2S3或As2Se3;Si3N4、SiO2及其混合物诸如SiOxNy;氧化物,诸如TiO2、HfO2、Al2O3、SiO2、Ta2O5、ZnxAlyO、ZnxGayO、ZnInxSny
封装剂材料之前可为钝化层,其潜在地以大体上单一分子单层的形式存在。此第一层可用于在封装材料沉积过程中保护封装结构:例如,可首先沉积一层材料诸如聚对二甲苯,使用不有害地改变光导层的光电行为的程序,并且在随后的封装工艺中提供对光电层的保护。它可以例如阻止膜发生由存在于含氧封装剂诸如SiOx、SiOxNy等的沉积中采用的某些过程中的氧气及其自由基引起的反应。
在实施方案中,总封装剂叠层(其可包括多个层)的典型厚度可处于单个单层(通常为纳米级或少许为亚纳米级,例如约)至通常约1微米的范围内。在实施方案中,总封装剂叠层的典型厚度可小于约1微米至约2微米,以便最小程度扰乱阵列的光学特性。
在实施方案中,包括在层“1”、“2”、“3”、“4”、“5”中的至少一者可为用于能够与器件中的材料反应的吸气剂分子的材料,包括(如果反应)可改变器件的光电特性的材料。可进入器件的反应性分子的示例包括O2和H2O以及O3。可由此类反应改变其光电特性的器件中的材料示例包括材料“4”NC、材料“3”粘附、材料“2”界面和“1”金属。吸气部分的示例包括氮化硼、硼氢化物,其中包括四氢硼酸氢盐、儿茶酚硼烷、三仲丁基硼氢化锂、硼氢化锂、三乙基硼氢化锂、硼氢化钠和硼氢化铀。吸气部分的示例包括可水解的硅氧烷。
一个实施方案的器件可在半导体光敏层的部件中包括强化学键(例如,共价键)。在光敏层的组分均不提供与界面层的化学键合的情况下,界面层的表面使用有机双官能分子来改性,其中一种类型的官能团提供选择性键合到界面层表面,而第二类型的官能团提供键合到配体或直接键合到半导体纳米晶。这些键合分子可形成在非导电烷烃或芳基骨架上,或者可形成在导电骨架上,该骨架包括苯胺、乙炔或其他类型的sp2杂化碳。为氧化物提供键合的官能团可包括硅烷、硅氧烷、硅氮烷、伯胺、仲胺或叔胺、酰亚胺、磷酸盐、肟、羧酸盐。
一个实施方案的器件的制造工艺可包括在清洁干燥的空气环境中在20℃下和30秒持续时间内使用SC1进行晶片预清洁。一个实施方案的器件的制造工艺可包括在清洁干燥的空气环境中在20℃下和30秒持续时间内在去离子水中进行清洗。一个实施方案的器件的制造工艺可包括干燥晶片,涉及在指定的环境下(诸如洁净的干燥空气、真空、氮气、氩气或还原气氛诸如氢气,或包含惰性气体诸如N2或Ar和氧化气体诸如O2的受控氧化气氛)在指定的温度(诸如20℃、70℃、150℃或200℃)下烘烤指定的时间段(诸如30秒至24小时)。
一个实施方案的器件的制造工艺可包括其他工艺之间的最大、最小和平均队列时间的规定。
一个实施方案的器件的制造工艺可包括衬底和量子点膜的处理,这些处理包括在指定的气氛诸如N2下在指定的温度诸如25℃下在乙二硫醇的乙腈溶液中暴露指定的时间诸如20秒。一个实施方案的器件的制造工艺可包括衬底和量子点膜的处理,这些处理包括在指定的气氛诸如N2下在指定的温度诸如25℃下在己二硫醇的乙腈溶液中暴露指定的时间诸如20秒。
一个实施方案的器件的制造工艺可包括在特定温度诸如100℃或以下沉积电介质封盖层诸如SiO2,使该电介质封盖层达到指定的厚度诸如100℃。
一个实施方案的器件的制造工艺可包括光刻限定待蚀刻的区域,然后蚀刻材料包括SiO2
一个实施方案的器件的制造工艺可包括在特定温度诸如100℃或以下沉积电介质封盖层诸如SiN,使该电介质封盖层达到指定的厚度诸如100℃。
一个实施方案的器件的制造工艺可包括光刻限定待蚀刻的区域,然后蚀刻材料包括SiN。
一个实施方案的器件的制造工艺可包括硅CMOS制造,该硅CMOS制造包括在沉积量子点层之前在200mm Si晶片上进行加工和0.11微米节点的标准Al/SiO2材料技术。CMOS制造工艺流程可通过图案化金属触点诸如TiN完成。
一个实施方案的器件的制造工艺可包括将一个Cu/TEOS/SiN HM单个镶嵌层集成到通孔层的顶部,然后是Ni/Au叠层的选择性化学镀沉积。
一个实施方案的器件的制造工艺可包括衬底预处理。可能需要进行金属电极和/或电介质表面修饰以改善层间的电触点或粘附性。与湿法预清洁相反,晶片可通过等离子体或液相或气相工艺进行处理,以形成具有受控的势垒高度和表面态密度的粘附单层。
一个实施方案的器件的制造工艺可包括沉积光敏膜,其中对环境气氛进行严格控制,以最大程度减小和/或控制氧气和水分对膜性能的影响。它们可包括使用配备了O2和H2O过程监视器的生产工具。可提供标准操作程序,确保材料(诸如量子点及其层)在空气中的暴露最小化或受控且一致,包括在化学储存以及将流体从储存容器转移至加工工具罐的过程中。制造工艺能够与氯仿及其他溶剂相容。
一个实施方案的器件的制造工艺可包括使量子点层稳定。这些过程可包括使用稀释的二硫醇乙腈溶液进行化学后处理。
由于QF对环境中的氧气和水分非常敏感,因此QF沉积和后处理之间的排队时间应最大程度缩短并且在N2毯覆下进行。相同的条件适用于后处理B和电介质封盖沉积之间的排队时间。
一个实施方案的器件的制造工艺可包括密封QF膜,避免器件寿命期间氧气和水分扩散的影响。可采用低温沉积SiO2/SiN叠层。此类工艺可在低于100℃的衬底温度、和大气压或尽可能高的压力下进行。其他工艺选项可包括低温旋涂式玻璃工艺或超薄金属膜,其不影响封盖层的光学透射率。
一个实施方案的器件的过程控制可包括在量子点膜沉积之前进行来料晶片检查。一个实施方案的检查步骤包括:a)检查缺陷密度,诸如使用亮场缺陷检查;b)金属电极功函数检查,诸如使用紫外光电子能谱(UPS)(可对毯覆过程监测晶片执行UPS方法过程控制程序);c)对TLM(测试像素阵列)结构执行泄漏电流和电介质电压击穿。可采用器件的光电响应和膜特性作为过程控制的一部分。
在实施方案中,材料“4”可包括一种材料,该材料具有带隙并且吸收处于感兴趣波长范围内的光。在实施方案中,光敏层可包括材料诸如Si、PbS、PbSe、CdS、CdSe、GaAs、InP、InAs、PbTe、CdTe、Ge、In2S3、Bi2S3以及它们的组合。在实施方案中,光敏层可包括强吸光材料诸如卟啉。在实施方案中,光敏层可包括钝化有机配体诸如乙硫醇、乙二硫醇、苯硫醇、苯二硫酚、二苯二硫醇、吡啶、丁胺。
在实施方案中,一个实施方案的光电探测器包括光敏器件,这些光敏器件采用光敏能垒控制至少一种类型的载流子的流动。
在实施方案中,光电探测器可表现出增益,其中每秒流动的附加电荷单位数量与每秒冲击到器件上的光子数量的比率可超过一,例如处于约2至约60的近似范围内的值。
在实施方案中,光电探测器可表现出高归一化响应,也就是说,低光照水平下的光电流与暗电流的高比率。例如,当150nW/cm2的可见光冲击到光电探测器时,光电流与弱电流的比率可超过20。一般来讲,该值应尽可能高(同时满足其他规格,诸如滞后和暗电流均匀度和光响应均匀度)。在150nW/cm2的归一化响应下能够获得高达100及更高的值。
在实施方案中,光电探测器可表现出快速时间响应,其中光电流(包括随后的强光照,诸如像素上约1μW/cm2及更大)设置为靠近处于小于1秒范围内的暗电流(诸如来自暗电流的一个最低有效位)的值。理想情况下,光电流处于一个曝光周期内的该值,其可为l/15s、1/30s、1/200s、1/1000s或类似。
在实施方案中,处于暗态的电流-电压特性在零和第一电压(称为饱和电压)之间表现出单调增加的函数关系。该范围可被称为开启阶段。电流-电压可在第一电压和第二更大的电压(称为透穿电压)之间表现出单调增加的关系,该单调增加的关系具有的平均斜率低于零至第一电压范围内的平均斜率。该第一至第二电压范围可以被称为饱和范围。在大于第二电压或透穿电压的电压下,电流-电压关系可相对于第一电压至第二电压范围表现出增加的斜率。这一最高的电压范围可被称为透穿后范围。
在实施方案中,在偏压下流动载流子(例如,电子)渡越器件的时间(即,在两个触点之间行进的时间,诸如图2中的左侧材料“1”和右侧材料“1”,或在图3中的材料“1”和材料“9”之间行进的时间)超过该载流子的平均寿命时,当注入流动载流子(例如,电子)的触点还阻止提取其他类型的载流子时,该载流子可被称为阻挡载流子(例如,空穴),并且当介于提供流动载流子(例如,电子)的触点和半导体膜之间的界面提供阻挡载流子(例如,空穴)的低表面复合速度时,可实现增益。该界面可实施为图1A中的材料“2”和材料“3”、图2中的材料“2”和材料“3”以及图2中的材料“7”和材料“3”以及图3中的材料“2”、材料“3”、材料“5”和材料“8”。
更具体地,在偏压下流动载流子(例如,电子)渡越器件的时间超过该载流子的平均寿命时,可实现增益。在数量上,可以说基区输运系数α_t小于但是接近于一。如果流动载流子的少数载流子扩散长度超过界面层之间的间距,则可实现这一点。
此外,在偏压下注入流动载流子(例如,电子)的触点还阻止其他类型的载流子的提取,其可被称为阻挡载流子(例如,空穴)时,可实现增益。在数量上,可以说发射极注入效率γ小于但是接近于一。这可通过使用靠近流动载流子-注入触点的界面层来实现,该触点阻止其他类型的载流子的提取。这可通过由大带隙材料制成界面层来实现,其中一个带(诸如导带)的能量大体上与其邻近的金属触点的功函数紧密一致;并且其能量大体上与半导体中的带不一致,由此阻止载流子的提取。
此外,在偏压下介于提供流动载流子(例如,电子)的触点和半导体膜之间的界面提供阻挡载流子(例如,空穴)的低表面复合速度时,可实现增益。在数量上,可以说复合因子小于但是接近于一。如果在流动载流子(例如,电子)的少数载流子寿命期内,仅一小部分阻挡载流子(例如,空穴)在介于提供流动载流子(例如,电子)的触点和半导体膜之间的界面附近复合,则可以实现这点。这可能需要阻挡载流子的表面复合速度小于0.1cm/s,例如0.01cm/s或更小。
参考图2,实施方案可包括用于减小穿过最左侧材料“1”和最右侧材料“1”之间的暗电流的方法和结构。实施方案可包括除去材料“3”的部分中的导电部分,所述部分驻留在触点最左侧材料“1”和最右侧材料“1”之间。实施方案可包括除去导电部分诸如金属氧化物、金属氢氧化物、有机污染、聚合物导电氧化物,所述部分驻留在触点最左侧材料“1”和最右侧材料“1”之间。参考图2,实施方案可包括对材料“7”和材料“4”之间的界面进行修饰,以便控制此界面处的复合速率、所俘获的电荷、粘附性或多个此类特性。
参考图1A,实施方案包括控制表面状态,诸如存在于界面层“2”和“3”中的那些表面状态。实施方案包括用氙气或其他物质撞击材料“1”中的金属诸如TiN或材料“2”中的金属氢氧化物诸如TiOx或采用氩气溅射,以便控制或修改表面上的复合速率。实施方案可包括将此界面上的一种类型的载流子的表面复合速度减小至小于约0.1cm/s或减小至小于约0.01cm/s。
实施方案包括实现每个横向维度上的像素间距为约0.9μm的小像素。实施方案包括使用窄通孔诸如约0.15μm的通孔。实施方案包括使用约0.14μm的金属与金属间距。
本文所述的实施方案包括光敏器件,该光敏器件包括:各自具有功函数的第一触点和第二触点;介于第一触点和第二触点之间的光敏材料,该光敏材料包括P型半导体,并且该光敏材料具有功函数;被配置为在第一触点和第二触点之间施加偏置电压的电路;光敏材料的功函数的量值比第一触点的功函数的量值大至少约0.4eV,并且也比第二触点的功函数的量值大至少约0.4eV;光敏材料具有的电子寿命大于在第一触点和第二触点之间施加偏压时从第一触点到第二触点的电子渡越时间;第一触点提供电子的注入并阻挡空穴的提取;介于第一触点和光敏材料之间的界面提供小于1cm/s的表面复合速度。
本文所述的实施方案包括一种光敏器件,该光敏器件包括:第一触点;N型半导体;包括P型半导体的光敏材料;第二触点;光敏材料和第二触点各自具有窄于约4.5eV的功函数。被配置为在第一触点和第二触点之间施加偏置电压的电路;光敏材料具有的电子寿命大于在第一触点和第二触点之间施加偏压时从第一触点到第二触点的电子渡越时间;第一触点提供电子的注入并阻挡空穴的提取;介于第一触点和光敏材料之间的界面提供了小于约1cm/s的表面复合速度。
本文所述的实施方案包括光电探测器,该光电探测器包括:各自具有功函数的第一触点和第二触点;介于第一触点和第二触点之间的光敏材料,该光敏材料包括P型半导体,并且该光敏材料具有功函数;被配置为在第一触点和第二触点之间施加偏置电压的电路;光敏材料的功函数的量值比第一触点的功函数的量值大至少约0.4eV,并且也比第二触点的功函数的量值大至少约0.4eV;该电路被配置为在第一触点和第二触点之间施加偏置电压;并且该光敏材料被配置为在第一触点和第二触点之间施加偏压时提供至少约0.8A/W的响应率。
一个实施方案的光电探测器的第一触点为注入触点并且第二触点为抽出触点。
一个实施方案的光电探测器的注入触点被配置为以比该注入触点从光敏材料中抽出所俘获的载流子更高的效率将流动载流子注入光敏材料中。
一个实施方案的光电探测器的注入触点被配置为以比抽出载流子将所俘获的载流子注入光敏材料中更高的效率从光敏材料中抽出流动载流子。
一个实施方案的光电探测器的光敏材料为P型半导体材料。
一个实施方案的光电探测器的第一触点包括金属并且其中第二触点包括金属。
一个实施方案的光电探测器的偏压在约-0.1伏特至约-2.8伏特的范围内,并且流动载流子为电子。
一个实施方案的光电探测器的光敏材料包括纳米粒子,这些纳米粒子选自由以下项组成的组:PbS、PbSe、PbTe、CdS、CdSe、CdTe、Si、Ge或C。
一个实施方案的光电探测器的每个纳米粒子包括该纳米粒子表面上的氧化物。
一个实施方案的光电探测器的光敏层包括一种材料,该材料选自由以下项组成的组:PbSO4、PbO、PbSeO4、PbTeO4、SiOxNy、In203、硫、硫酸盐、亚砜、碳和碳酸盐。
一个实施方案的光电探测器的纳米粒子互连。
一个实施方案的光电探测器的注入触点和抽出触点各自包含一种材料,该材料选自由以下项组成的组:Al、Ag、In、Mg、Ca、Li、Cu、Ni、NiS、TiN或TaN。
一个实施方案的光电探测器的光敏层在垂直于入射光的方向上具有处于约100nm至约3000nm范围内的尺寸。
一个实施方案的光电探测器的第一载流子类型大多数处于暗态,并且第二载流子类型大多数处于照明状态。
一个实施方案的光电探测器的第一载流子类型为空穴并且第二载流子类型为电子。
一个实施方案的光电探测器的第一触点和第二触点包括浅功函数的金属。
一个实施方案的光电探测器的第一触点和第二触点各自具有浅于约4.5eV的功函数。
一个实施方案的光电探测器的第一触点和第二触点之间的距离在约200nm至约2μm的范围内。
一个实施方案的光电探测器的流动载流子具有至少约1E-5cm2/Vs的迁移率。
一个实施方案的光电探测器的P型半导体材料为掺杂的P型材料。
一个实施方案的光电探测器的偏压在约+0.1伏特至约+2.8伏特的范围内,并且流动载流子为空穴。
一个实施方案的光电探测器的注入触点和抽出触点各自包含一种材料,该材料选自由以下项组成的组:Au、Pt、Pd、Cu、Ni、NiS、TiN和TaN。
一个实施方案的光电探测器的第一载流子类型大多数处于暗态,并且一个实施方案的光电探测器的第二载流子类型大多数处于照明状态。
一个实施方案的光电探测器的第一载流子类型为电子并且第二载流子类型为空穴。
一个实施方案的光电探测器的第一触点和第二触点包括深功函数的金属。
一个实施方案的光电探测器的第一触点和第二触点各自具有深于约4.5eV的功函数。
一个实施方案的光电探测器的N型半导体材料为掺杂的N型材料。
一个实施方案的光电探测器的光敏材料具有的功函数比第一触点和第二触点的功函数深至少约0.3eV。
一个实施方案的光电探测器的第一触点和第二触点各自包含一种材料,该材料选自由以下项组成的组:Al、Ag、In、Mg、Ca、Li、Cu、Ni、NiS、TiN、TaN、N型多晶硅和N型非晶硅。
本文所述的实施方案包括一种光电探测器,该光电探测器包括:第一触点和第二触点;介于第一触点和第二触点之间的光敏材料,该光敏材料包括N型半导体;第一触点和第二触点各自具有深于约4.5eV的功函数;被配置为在第一触点和第二触点之间施加偏置电压的电路;并且该光敏材料被配置为在第一触点和第二触点之间施加偏压时提供至少约0.4A/W的光导增益和响应率。
一个实施方案的光电探测器的光敏材料具有的功函数比第一触点和第二触点的功函数浅至少约0.3eV。
一个实施方案的光电探测器的第一触点和第二触点各自包含一种材料,该材料选自由以下项组成的组:Au、Pt、Pd、Cu、Ni、NiS、TiN、TaN、P型多晶硅和P型非晶硅。
本文所述的实施方案包括一种光电晶体管,该光电晶体管包括:第一触点和第二触点;介于第一触点和第二触点之间的光敏材料,该光敏材料包括N型半导体;第一触点和第二触点各自具有肖特基触点或深于约4.5eV的功函数;被配置为在第一触点和第二触点之间施加偏置电压的电路;并且光敏材料具有的空穴寿命大于在第一触点和第二触点之间施加偏压时从第一触点到第二触点的空穴渡越时间。
一个实施方案的光电探测器的流动载流子为空穴并且所俘获的载流子为电子。
本文所述的实施方案包括一种光电晶体管,该光电晶体管包括:第一触点和第二触点;介于第一触点和第二触点之间的光敏材料,该光敏材料包括P型半导体;第一触点和第二触点各自具有肖特基触点或浅于约4.5eV的功函数;被配置为在第一触点和第二触点之间施加偏置电压的电路;并且该光敏材料在第一触点和第二触点之间施加偏压时具有电子寿命;其中光敏材料的电子迁移率、第一触点和第二触点之间的距离以及偏置电压被选择为使得在第一触点和第二触点之间施加偏压时从第一触点到第二触点的电子渡越时间小于电子寿命。
一个实施方案的光电探测器的流动载流子为电子并且所俘获的载流子为空穴。
本文所述的实施方案包括一种光电晶体管,该光电晶体管包括:第一触点和第二触点;介于第一触点和第二触点之间的光敏材料,该光敏材料包括N型半导体;第一触点和第二触点各自具有肖特基触点或深于约4.5eV的功函数;被配置为在第一触点和第二触点之间施加偏置电压的电路;该光敏材料在第一触点和第二触点之间施加偏压时具有空穴寿命;其中光敏材料的空穴迁移率、第一触点和第二触点之间的距离以及偏置电压被选择为使得在第一触点和第二触点之间施加偏压时从第一触点到第二触点的空穴渡越时间小于空穴寿命。
一个实施方案的光电探测器的流动载流子为空穴并且所俘获的载流子为电子。
一个实施方案的光电探测器包括P型半导体,该P型半导体包括p掺杂硅。
一个实施方案的光电探测器包括P型半导体,该P型半导体包括GaAs。
一个实施方案的光电探测器包括P型半导体,该P型半导体包括量子点/纳米晶。
一个实施方案的光电探测器包括P型半导体,该P型半导体包括互连纳米晶的网络。
一个实施方案的光电探测器包括P型半导体,该P型半导体包括纳米晶和交联分子。
一个实施方案的光电探测器包括P型半导体,该P型半导体包括化合物半导体。
一个实施方案的光电探测器包括P型半导体,该P型半导体包括PbS、带PBSO3的PbS。
本文所述的实施方案包括光敏器件,该光敏器件包括:各自具有功函数的第一触点和第二触点;介于第一触点和第二触点之间的光敏材料,该光敏材料包括P型半导体,并且该光敏材料具有功函数;被配置为在第一触点和第二触点之间施加偏置电压的电路;光敏材料的功函数的量值比第一触点的功函数的量值大至少约0.4eV,并且也比第二触点的功函数的量值大至少约0.4eV;光敏材料具有的电子寿命大于在第一触点和第二触点之间施加偏压时从第一触点到第二触点的电子渡越时间;第一触点提供电子的注入并阻挡空穴的提取;并且介于第一触点和光敏材料之间的界面提供了小于1cm/s的表面复合速度。
一个实施方案的器件的第一触点和第二触点的功函数各自浅于约4.5eV。
一个实施方案的器件的偏压在约-0.1伏特至约-2.8伏特的范围内。
一个实施方案的器件的光敏材料包括多个纳米粒子,其中纳米粒子中的每个具有处于相应的纳米粒子表面上的氧化物。
一个实施方案的器件的光敏材料包括纳米粒子,这些纳米粒子选自由以下项组成的组:PbS、PbSe、PbTe、CdS、CdSe、CdTe、Si、Ge或C。
一个实施方案的器件的光敏层包括一种材料,该材料选自由以下项组成的组:PbSO4、PbO、PbSeO4、PbTeO4、SiOxNy、In203、硫、硫酸盐、亚砜、碳和碳酸盐。
一个实施方案的器件的光敏材料包含多个互连的纳米粒子。
一个实施方案的器件的第一触点和第二触点各自包含一种材料,该材料选自由以下项组成的组:Al、Ag、In、Mg、Ca、Li、Cu、Ni、NiS、TiN、或TaN、TiO2、TixNy、ITO、Ru、TiSi、WSi2、掺杂有B的TiOx、掺杂有C的TiOx、掺杂有Co的TiOx、掺杂有Fe的TiOx、掺杂有Nd的TiOx、掺杂有N的TiOx
一个实施方案的器件的第一触点和第二触点分开约200nm至约2μm范围内的距离,并且光敏材料中的电子迁移率为至少约1E-5cm2/Vs。
一个实施方案的器件的光敏材料被配置为在第一触点和第二触点之间施加偏压时提供至少约0.8A/W的响应率。
本文所述的实施方案包括一种光敏器件,该光敏器件包括:第一触点;N型半导体;光敏材料,该光敏材料包括P型半导体;第二触点;光敏材料的功函数的量值比第二触点的功函数的量值大至少约0.4eV;光敏材料具有的电子寿命大于在第一触点和第二触点之间施加偏压时从第一触点到第二触点的电子渡越时间;N型半导体提供电子的注入并阻挡空穴的提取;并且介于N型半导体和光敏材料之间的界面提供了小于约1cm/s的表面复合速度。
一个实施方案的器件的N型半导体包含一种材料,该材料选自由以下项组成的组:TiO2、已被化学还原的TiO2、已被氧化的TiO2、CdTe、CdS、CdSe、Si;或包含纳米粒子,这些纳米粒子选自由以下项组成的组:PbS、PbSe、PbTe、CdS、CdSe、CdTe、Si、Ge或C。
一个实施方案的器件的偏压在约-0.1伏特至约-2.8伏特的范围内。
一个实施方案的器件的光敏材料包括多个纳米粒子,其中纳米粒子中的每个具有处于相应的纳米粒子表面上的氧化物。
一个实施方案的器件的光敏材料包括纳米粒子,这些纳米粒子选自由以下项组成的组:PbS、PbSe、PbTe、CdS、CdSe、CdTe、Si、Ge或C。
一个实施方案的器件的光敏材料包含多个互连的纳米粒子。
一个实施方案的器件的第一触点和第二触点分开约200nm至约2μm范围内的距离。
一个实施方案的器件的第一触点和第二触点各自包含一种材料,该材料选自由以下项组成的组:Al、Ag、In、Mg、Ca、Li、Cu、Ni、NiS、TiN、TaN、TiO2、TixNy、ITO、Ru、TiSi、WSi2、掺杂有B的TiOx、掺杂有C的TiOx、掺杂有Co的TiOx、掺杂有Fe的TiOx、掺杂有Nd的TiOx、掺杂有N的TiOx
本文所述的实施方案包括光电探测器,该光电探测器包括:各自具有功函数的第一触点和第二触点;介于第一触点和第二触点之间的光敏材料,该光敏材料包括P型半导体,并且该光敏材料具有功函数;被配置为在第一触点和第二触点之间施加偏置电压的电路;光敏材料的功函数的量值比第一触点的功函数的量值大至少约0.4eV,并且也比第二触点的功函数的量值大至少约0.4eV;该电路被配置为在第一触点和第二触点之间施加偏置电压;并且该光敏材料被配置为在第一触点和第二触点之间施加偏压时提供至少约0.8A/W的响应率。
一个实施方案的光电探测器的第一触点和第二触点的功函数各自浅于约4.5eV。
一个实施方案的光电探测器的偏压在约-0.1伏特至约-2.8伏特的范围内。
一个实施方案的光电探测器的光敏材料包括纳米粒子,这些纳米粒子选自由以下项组成的组:PbS、PbSe、PbTe、CdS、CdSe、CdTe、Si、Ge或C。
一个实施方案的光电探测器的光敏层包括一种材料,该材料选自由以下项组成的组:PbSO4、PbO、PbSeO4、PbTeO4、SiOxNy、In203、硫、硫酸盐、亚砜、碳和碳酸盐。
一个实施方案的光电探测器的第一触点和第二触点各自包含一种材料,该材料选自由以下项组成的组:Al、Ag、In、Mg、Ca、Li、Cu、Ni、NiS、TiN、TaN、TiO2、TixNy、ITO、Ru、TiSi、WSi2、掺杂有B的TiOx、掺杂有C的TiOx、掺杂有Co的TiOx、掺杂有Fe的TiOx、掺杂有Nd的TiOx、掺杂有N的TiOx
一个实施方案的光电探测器的第一触点和第二触点分开约200nm至约2μm范围内的距离,并且光敏材料中的电子迁移率为至少约1E-5cm2/Vs。
本文所述的实施方案包括光敏器件,该光敏器件包括:各自具有功函数的第一触点和第二触点;介于第一触点和第二触点之间的光敏材料,该光敏材料包括N型半导体,并且该光敏材料具有功函数;被配置为在第一触点和第二触点之间施加偏置电压的电路;光敏材料的功函数的量值比第一触点的功函数的量值小至少约0.4eV,并且也比第二触点的功函数的量值小至少约0.4eV;光敏材料具有的空穴寿命大于在第一触点和第二触点之间施加偏压时从第一触点到第二触点的空穴渡越时间;第一触点提供空穴的注入并阻挡电子的提取;介于第一触点和光敏材料之间的界面提供了小于约1cm/s的表面复合速度。
一个实施方案的器件的第一触点和第二触点的功函数各自深于约4.5eV。
一个实施方案的器件的偏压在约0.1伏特至约2.8伏特的范围内。
一个实施方案的器件的光敏材料包括多个纳米粒子,其中纳米粒子中的每个具有处于相应的纳米粒子表面上的氧化物。
一个实施方案的器件的光敏材料包括纳米粒子,这些纳米粒子选自由以下项组成的组:PbS、PbSe、PbTe、CdS、CdSe、CdTe、Si、Ge或C。
一个实施方案的器件的光敏层包括一种材料,该材料选自由以下项组成的组:PbSO4、PbO、PbSeO4、PbTeO4、SiOxNy、In203、硫、硫酸盐、亚砜、碳和碳酸盐。
一个实施方案的器件的光敏材料包含多个互连的纳米粒子。
一个实施方案的器件的第一触点和第二触点各自包含一种材料,该材料选自由以下项组成的组:Au、Pd、Pt、Ag、In、Cu、Ni、NiS、NiSi、PtSi、TiN或TaN。
一个实施方案的器件的第一触点和第二触点分开约200nm至约2μm范围内的距离,并且光敏材料中的空穴迁移率为至少约1E-5cm2/Vs。
在第一触点和第二触点之间施加偏压时,一个实施方案的器件的光敏材料提供了至少约0.8A/W的响应率。
本文所述的实施方案包括一种光敏器件,该光敏器件包括:第一触点;P型半导体;光敏材料,该光敏材料包括N型半导体;第二触点;光敏材料的功函数的量值比第二触点的功函数的量值小至少约0.4eV;光敏材料具有的空穴寿命大于在第一触点和第二触点之间施加偏压时从第一触点到第二触点的空穴渡越时间;P型半导体提供空穴的注入并阻挡电子的提取;并且介于P型半导体和光敏材料之间的界面提供了小于约1cm/s的表面复合速度。
一个实施方案的器件的P型半导体包含一种材料,该材料选自由以下项组成的组:TiO2、已被化学还原的TiO2、已被氧化的TiO2、CdTe、CdS、CdSe、Si;或包含纳米粒子,这些纳米粒子选自由以下项组成的组:PbS、PbSe、PbTe、CdS、CdSe、CdTe、Si、Ge或C。
一个实施方案的器件的偏压在约0.1伏特至约2.8伏特的范围内。
一个实施方案的器件的光敏材料包括多个纳米粒子,其中纳米粒子中的每个具有处于相应的纳米粒子表面上的氧化物。
一个实施方案的器件的光敏材料包括纳米粒子,这些纳米粒子选自由以下项组成的组:PbS、PbSe、PbTe、CdS、CdSe、CdTe、Si、Ge或C。
一个实施方案的器件的光敏材料包含多个互连的纳米粒子。
一个实施方案的器件的第一触点和第二触点分开约200nm至约2μm范围内的距离。
一个实施方案的器件的第一触点和第二触点各自包含一种材料,该材料选自由以下项组成的组:Au、Pd、Pt、Ag、In、Cu、Ni、NiS、NiSi、PtSi、TiN或TaN。
本文所述的实施方案包括光电探测器,该光电探测器包括:各自具有功函数的第一触点和第二触点;介于第一触点和第二触点之间的光敏材料,该光敏材料包括N型半导体,并且该光敏材料具有功函数;被配置为在第一触点和第二触点之间施加偏置电压的电路;光敏材料的功函数的量值比第一触点的功函数的量值小至少约0.4eV,并且也比第二触点的功函数的量值小至少约0.4eV;该电路被配置为在第一触点和第二触点之间施加偏置电压;并且该光敏材料被配置为在第一触点和第二触点之间施加偏压时提供至少约0.8A/W的响应率。
一个实施方案的器件的第一触点和第二触点的功函数各自深于约4.5eV。
一个实施方案的器件的偏压在约0.1伏特至约2.8伏特的范围内。
一个实施方案的器件的光敏材料包括纳米粒子,这些纳米粒子选自由以下项组成的组:PbS、PbSe、PbTe、CdS、CdSe、CdTe、Si、Ge或C。
一个实施方案的器件的光敏层包括一种材料,该材料选自由以下项组成的组:PbSO4、PbO、PbSeO4、PbTeO4、SiOxNy、In203、硫、硫酸盐、亚砜、碳和碳酸盐。
一个实施方案的器件的第一触点和第二触点各自包含一种材料,该材料选自由以下项组成的组:Au、Pd、Pt、Ag、In、Cu、Ni、NiS、NiSi、PtSi、TiN或TaN。
一个实施方案的器件的第一触点和第二触点分开约200nm至约2μm范围内的距离,并且光敏材料中的空穴迁移率为至少约1E-5cm2/Vs。
在实施方案中,该器件实现本文中称为“全局快门”的特征,其中在下文所述的器件的适当偏压下,可选择性地开启和关闭光电流的收集。下文讨论中标引的层对应于图3中所示的材料叠层的那些层(例如,“1”、“2”、“4”、“8”、“9”)。在全局快门的“开启”阶段,在实施方案中,可将偏压施加在叠层上,使得将正电压施加于叠层的“材料1”侧,并且将负电压施加于叠层的“材料9”侧。当“材料4”吸收光时,生成电子-空穴对。跨叠层的偏压导致电子渡越至更正的电极“材料1”,并且空穴渡越至更负的电极“材料9”,导致可通过读出集成电路检测并且用于生成数字图像的光电流。
在实施方案中,叠层也可通过适当的偏压“关闭”,如下文所述。参考图3中的层,在实施方案中,电子和空穴渡越光吸收层“材料4”的速度可强烈依赖于“材料4”中的电场。在实施方案中,“材料4”中的电场可非线性地取决于跨叠层的偏压,使得对于较大的偏压,例如大于1V,“材料4”中的电场可足够大,以将所有电子和空穴快速传输出“材料4”,从而生成光电流。在这种情形下,叠层被视为“开启”。在实施方案中,当跨叠层的偏压较小时,例如小于1V,“材料4”中存在远远较小的电场,使得电子和空穴在“材料4”中的渡越非常缓慢。当它们在“材料4”中的渡越缓慢时,它们的复合寿命可远远短于传输时间,使得光电流减小至接近于零。在该状态下,叠层被视为“关闭”,因为在电极处未收集到光电流。
快门效率可定义为当叠层偏压使得其“开启”时的光电流与当叠层偏压使得其“关闭”时的光电流的比率。在实施方案中,快门效率可高于100dB。
参考图3中的层,在实施方案中,“全局快门”可通过交替施加于“材料9”的偏压以使器件从“开启”状态切换为“关闭”状态来实现。将偏压施加于“材料9”,使得该器件保持“开启”固定的时间量。在此期间,可在“材料1”的电极处收集光电流。在该时间结束时,可快速改变“材料9”的偏压,使得该器件处于“关闭”状态。在“关闭”状态,在“材料1”的电极处不再收集光电流,并且光转换为数字信号的过程已被停止。在“关闭”状态,由图像传感器读出的信号对入射在其上的光不敏感。
在实施方案中,适当选择的叠层材料(图3)可大体上改变偏压范围,在该范围内,叠层处于“关闭”状态。在其中叠层与用作图像传感器的读出集成电路连接的实施方案中,重要的是,其中叠层处于“关闭”状态的偏压范围比较大。这是由于在图像传感器的一些实施方案中,一个电极的偏压用于发出通过集成所收集的光生电荷生成的光电流的量值信号。在其中光生电子从“材料9”向“材料1”渡越的实施方案中,“材料1”的电压以更正的值开始,并且在收集电子时减小至较低的值。此类实施方案的一个示例如图5所示,其中示出两个不同像素随时间推移的“材料9”(V9)和“材料1”(V1)的电压,其中材料的标记对应于图3的标记。像素A由微光照明,而像素B由强光照明。在较亮的光下,光电流增大,并且“材料1”的电压在较短的时间内减小。换句话讲,对于当叠层处于“开启”状态的给定时间量,较亮的光将导致“材料1”的电压低于(较不正于)微光或无光情况下的电压。在实施方案中,“强光”可为其中“材料1”的电压在“开启”期间的变化大于1V,并且具有约8×1012cm-2s-1的光子通量。在实施方案中,“微光”可为其中“材料1”的电压在“开启”期间的变化小于0.25V,并且具有约2×1012cm-2s-1的光子通量。
在图像传感器的实施方案中,图3的“材料1”可图案化为两个或更多个单独的像素,使得可在空间上分辨图像。这在图4中示意性示出,其中示出了具有两个像素的实施方案的横截面。图4的叠层中的材料的标记(例如“1”、“2”、“4”、“8”、“9”)对应于图3的标记。这两个像素在像素阵列内不必彼此相邻,其暴露于不同量的光。在图4中,左侧(包括像素A)暴露于微光下,并且对应于图5中的曲线A,而右侧(包括像素B)暴露于强光下,并且对应于图5中的曲线B。在此类实施方案中,“材料9”可未图案化,使得它是阵列中所有像素所共同的。在此类实施方案中,包含“材料1”的每个像素的电压可为独立的,而“材料9”的电压可对所有像素是共同的。
在实施方案中,“材料4”中的电场通过偏置同一层的独立特征部来生成。在实施方案中,“材料1”可图案化为一个或多个特征部,并且一个特征部被正偏置,而相邻特征部被负偏置。两个特征部的相对偏压可切换,使器件从“开启”变为“关闭”状态。
在图像传感器对高动态范围场景成像的实施方案中,由“材料1”制成的像素可在固定的积分时间结束时具有各种电压。暴露于产生许多光电流的图像的亮部的像素可比暴露于产生极少(或无)光电流的图像的暗部的像素具有更负的电压。在积聚周期结束时,可改变“材料9”的电压,以便将器件从“开启”状态切换为“关闭”状态。当图像传感器在积聚周期结束时具有此类各种像素电压时,不存在可施加于“材料9”的单一共同电压,使得在“材料9”和由“材料1”形成的所有独立像素之间存在零偏压。
其一个示例如图5所示。在“开启”周期开始时,像素A和像素B均以1.0V的“材料1”电压(V1)开始。像素B见到强光,而像素A仅见到微光。在“开启”周期结束时,像素B收集了大量光生电子,使得其电压降至0.0V。相比之下,像素A处于微光下,并且仅收集了少量光生电子;其电压下降幅度非常小并且达到0.75V。在图5A中,将器件“关闭”的“材料9”的电压被选择为0.0V。当“材料9”的电压切换为0.0V时,跨像素B(亮像素)的电压将是ΔVB=V1B-V9=0.0V-0.0V=0.0V,使得像素B完全处于“关闭”状态。相比之下,跨像素A(暗像素)的偏压将是ΔVA=V1A-V9=0.75V-0.0V=0.75V,使得像素A仍具有收集“材料1”的光生电子的驱动力;它可以不完全“关闭”。
另一方面,在图5的示例中,如果“材料9”的电压被选择为使其匹配暗像素(像素A)的电压,然后暗像素将完全“关闭”,但是亮像素仍可具有收集光电流的偏压驱动。在图5B的示例中,“关闭”阶段的“材料9”的电压被选择为0.75V。现在跨像素A(暗像素)的偏压将是ΔVA=V1A-V9=0.75V-0.75V=0.0V,并且像素A将完全“关闭”。相比之下,跨像素B(亮像素)的偏压将是ΔVB=V1B-V9=0.0V-0.75V=-0.75V;像素B现在具有偏压,使得它能够收集光生空穴,并且可以不完全“关闭”。
在实施方案中,该器件被设计成使得在跨器件的宽范围的偏压下所收集的光电流接近于零。在具有高动态范围图像的实施方案中,这样将使亮像素和暗像素两者均“关闭”,其对于施加于“材料9”的单一共同选择的电压具有高的快门效率。如图7所示,其中示出两个不同实施方案的光电流与电压的曲线。图7中x轴上的电压(ΔV)为图3的“材料1”和“材料9”之间的电势差(ΔV=V1-V9)。曲线B的器件对于光电流为零(ΔV=0V)时仅表现出单一偏压。对于这一实施方案,其上不具有0V偏压的任何像素可具有大量的光电流收集。对于此类实施方案,用于读出生成的光电流的良好电路是其中像素的电压在收集光电流时不改变的电路。然而,在其中像素的电压不随光电流收集改变的实施方案中,诸如图5所示,并非高动态范围图像的所有像素将“关闭”。相比之下,图7中曲线A的器件示出光电流在宽范围的偏压(V+至V-)下接近于零;该实施方案被认为在其光电流与电压的曲线中具有“宽的平坦区域”。在其中像素的电压随光电流的收集而改变的实施方案,该实施方案中的器件可支持高动态范围图像并且仍可使所有像素“关闭”。此类实施方案可支持等于(V+-V-)的各种像素电压,它是图7中的平坦区域的宽度。在实施方案中,偏压范围(V+-V-)内的光电流可比最大光电流小高达100dB,使得该阵列中的所有像素具有高于100dB的快门效率。
在光电流-电压曲线中存在宽的平坦区域的实施方案中,器件由适当选择的电极和界面材料设计而成。参考图3中的层,在其中与光吸收层“材料4”对接的“材料8”和“材料2”这两层为金属的实施方案中,电子和空穴两者可在每个电极处易于收集。如图8中示意性地示出,其中示出此类实施方案的能带图。图8中的材料的标记对应于图3中的那些标记。图8A示出处于平衡状态(在零施加偏压下)的实施方案,图8B示出被偏压为“开启”(V1>V9)使得在“材料1”处收集电子并且在“材料9”处收集空穴的实施方案,并且图8C示出偏压使得将在“材料9”处收集电子并且在“材料1”处收集空穴(V1<V9)的实施方案。在此类实施方案中,光电流与电压特性将类似于图7中的曲线B所示,其中示出无平坦区域。此类实施方案在所有像素与读出电路配对时可表现出良好的快门效率,其中像素电压不随光电流的收集而改变。在其中像素电压随光电流的收集而改变的实施方案中,此类实施方案将在低动态范围图像的全局快门操作中表现出良好的快门效率,使得图像中的所有像素具有类似的电压。
在其中图3的“材料2”为良好的空穴阻挡剂的实施方案中,光电流电压曲线可实现宽的平坦区域,诸如图7中的曲线A所示。此类实施方案在全局快门模式下甚至对于高动态范围图像也可具有高快门效率,其中阵列中像素的电压存在较大差异。如图6所示,其中示出了在不同照明条件下的两个像素的“材料1”和“材料9”的电压与时间的关系。图6中的材料“1”和材料“9”的标记对应于图3中相同的层。“材料9”的“关闭”阶段电压可被选择为匹配像素的最高可能电压;在该示例性实施方案中,选择1.0V。现在当器件在“开启”周期结束时“关闭”时,将光生空穴驱动向“材料1”的像素A和像素B存在偏压。跨像素A的偏压为ΔVA=V1A-V9=0.75V-1.0V=-0.25V,并且跨像素B的偏压为ΔVB=V1B-V9=0V-1.0V=-1.0V。然而,如果光电流与电压的曲线的平坦区域在所有方向上扩展至ΔV=-1.0V,尽管存在偏压,像素A和像素B两者的“材料1”处仍将具有非常小的空穴收集。因此,宽的平坦区域使高动态范围图像中的像素能够全部“关闭”。
图9示出了一个实施方案的能带图,其中“材料2”为良好的空穴阻挡剂。图9中的层的标记对应于图3中的那些层。图9A示出了处于平衡状态的实施方案,图9B示出了偏压使其“开启”并且在“材料1”处收集电子的实施方案,并且图9C示出了偏压使其“关闭”,在“材料1”处既不收集电子也不收集空穴的实施方案。
在实施方案中,可获得宽的平坦区域,因为“材料2”是在“材料1”中进行空穴收集的障碍。在此类实施方案中,当施加偏压以使得空穴被驱动向“材料1”时,可存在穿过“材料2”传输空穴的三种机制。这三种机制的实施方案如图10所示(1001、1002、1003)。在具有高的全局快门效率的实施方案中,希望所有三种机制均尽可能缓慢。图10中的层(“1”、“2”、“4”、“9”)被标记为对应于图3中的那些,并且偏压为V1-<V9,使得在“材料1”处存在空穴收集的驱动力。
参考图10,机制1001为将空穴热离子发射至空穴阻挡层“材料2”的价带中。如果价带边缘远深于光吸收层“材料4”的价带边缘,则这种空穴传输机制可能非常慢。这种机制在图10中示出,其中示出介于“材料4”和“材料2”之间的较大的价带边缘偏移。在此类实施方案中,光电流电压曲线的平坦区域可能非常宽。
参考图10,在机制1002中,通过与“材料2”中的电子复合,通过“材料2”收集空穴。如果在“材料2”的导带中存在非常少的电子,则该过程可能缓慢。在此类实施方案中,“材料2”为有效的空穴阻挡剂,并且光电流与电压的曲线可具有宽的平坦区域。“材料2”中的电子可来自两个源。首先,如果“材料2”为N型掺杂材料,则在其导带中存在易于获得的电子的平衡群,这可与“材料4”中的光生空穴复合。因此,在实施方案中,良好的空穴阻挡剂可全部耗尽,使得其导带中的电子密度较低。为了全部耗尽,“材料2”可为薄的或者轻掺杂的。例如,如果“材料2”为10nm厚,则它可具有小于1×1019cm-3的自由电子密度。其次,“材料2”的导带中的电子可从“材料1”注入。此类注入的速率可由“材料1”的功函数和“材料2”导带边缘之间的能量差进行控制。这由图10中的给出,并且注入速率将由热离子发射或Fowler-Nordheim隧穿来控制,其取决于能垒和定域电场。如果这种能垒较大,则该机制可能缓慢,并且“材料2”可为有效的空穴阻挡剂。在此类实施方案中,光电流与电压的曲线可具有宽的平坦区域。
在此类实施方案中,“材料1”的功函数可为低于真空4.5eV以上,以便使注入电子的能垒(图10中的)较大。
参考图10,在机制1003中,通过直接隧穿或经由所占据的陷阱的连续带使空穴传导通过“材料2”。在实施方案中,直接隧穿速率可与空穴阻挡层的厚度成反比,使得增大空穴阻挡剂的厚度减小通过直接隧穿的空穴提取速率。在一些实施方案中,空穴阻挡剂中存在显著的陷阱密度,并且空穴陷阱靠近空间并且靠近能量,使得空穴能够从一个陷阱跳至一个陷阱,穿过该膜的整个厚度。如果“材料2”不具有非常多的陷阱,或者如果这些陷阱具有高非定域化的能量,或者如果“材料2”的厚度足够大,则跳跃通过陷阱的空穴可能非常慢,并且“材料2”可为有效的空穴阻挡剂。在此类实施方案中,光电流与电压的曲线可具有宽的平坦区域。
在具有有效的空穴阻挡剂的实施方案中,这些机制中的所有三种均可缓慢。在实施方案中,“缓慢”由入射到器件上的光的密度决定。如果快门效率要超过100dB,则空穴传输通过“材料2”的速率必须比入射到器件上的光子的速率小100dB。例如,如果相当于5440个光子/秒的光强度入射到器件上,则每约18μs,一个光子通过“材料4”传输至“材料2”的界面。对于要超过100dB的快门效率,通过“材料2”提取空穴的时间必须大于10^(100/20)*18μs,其大于18s。如果光强度高于这一光强度,则放宽了对良好的快门效率的要求。例如,如果相当于544,000个光子/秒的光强度入射到器件上,则空穴提取时间必须大于0.18s,以便具有大于100dB的快门效率。在此类实施方案中,所有三种机制的空穴提取时间独立地可大于这一时间以实现此类快门效率。
在其中“材料1”图案化为各个像素以形成成像阵列的实施方案中,空穴阻挡“材料2”也可图案化为像素。这在“材料2”的电导率足够高以使像素短路到一起的情况下特别重要。在实施方案中,“材料2”图案化为各个像素可通过掩膜和光刻来实现。在实施方案中,可通过由先前图案化的层形成“材料2”来实现,例如,通过氧化先前图案化的TiN以形成TiO2或TiOxNy来实现。
在其中“材料2”为良好的空穴阻挡剂的实施方案中,它可以同时为良好的电子导体。这可使器件在操作的“开启”阶段在“材料1”处轻松收集电子。在其中存在快速电子传导的实施方案中,“材料2”的导带可靠近或低于光吸收层“材料4”的导带。在此类实施方案中,不存在电子传输通过“材料2”的能垒。在实施方案中,“材料2”的电子迁移率可能较高(>1×10-3cm2/V-s),使电子快速传导通过“材料2”。
下面是此类实施方案中可具有的良好空穴阻挡材料(“材料2”)的特性列表:
·导带边缘高于或低于“材料4”的导带边缘0.5eV
·能隙大于“材料4”的能隙
·自由电子密度<1×1019cm-3
·电子迁移率>1×10-5cm2/V-s
·膜厚5-100nm
·空穴陷阱密度<1×1019cm-3
在一个示例性实施方案中,当“材料4”的导带边缘低于真空能阶4.0eV并且“材料4”的带隙为1.5eV时,可具有良好的空穴阻挡层(“材料2”):
·导带边缘低于真空能阶3.5eV至4.5eV
·能隙大于2.0eV
·自由电子密度<1×1017cm-3
·电子迁移率>1×10-3cm2/V-s
·膜厚5-20nm
·空穴陷阱密度<1×1017cm-3
在实施方案中,“材料2”可为非常宽的带隙半导体或绝缘体,使得从能带图视角来看,它是良好的空穴阻挡剂,也是电子阻挡剂。在此类实施方案中,可通过上文所述的空穴阻挡特性实现宽的平坦区域。在此类实施方案中,“材料2”仍可为良好的电子导体,使得光电流收集在器件“开启”时非常高效。良好的电子传导可通过若干不同的机制发生。在一些实施方案中,通过宽的带隙绝缘体的良好的电子传导可通过大电场下的隧穿来实现。当器件处于“开启”状态时,在器件上施加的偏压可大于1V。驱动电子隧穿“材料2”的电场可通过所施加的偏压除以“材料2”和“材料4”的总厚度近似得到,并且可大于1×104V/cm。相比之下,当器件“关闭”时,在器件上施加的偏压可小于1V。驱动电子或空穴隧穿“材料2”的电场可小于1×104V/cm。在此类实施方案中,电子和空穴隧穿“材料2”的速率在不同电场下可差异极大,使得该器件可具有大于100dB的全局快门效率。
在其中“材料2”为非常宽的带隙半导体或绝缘体的实施方案中,电子通过“材料2”的良好的传导可通过快速隧穿或跳过“材料2”(甚至在小电场下)发生。在实施方案中,电子隧穿“材料2”对于低厚度“材料2”(例如,<3nm)可非常快速。在其他实施方案中,可通过电子跳过陷阱态的分布来协助电子穿过“材料2”的传输。在此类实施方案中,电子传导通过“材料2”可非常高效,即使能带图示出较大的导带偏移,该导带偏移否则将抑制电子传导。在此类实施方案中,空穴传导通过“材料2”仍可非常缓慢,使得“材料2”为良好的空穴阻挡剂,并且器件可具有大于100dB的全局快门效率。
在实施方案中,当“材料2”为空穴阻挡剂时,它可为沉积层并且可包括铝、镓、铟、锡、铅、铋、镁、钙、锌、钼、钛、钒、镧、铬、锰、铁、钴、镍、铜、锆、铌、钯、银、铪、钽、钨、铱、铂、金的氧化物、氮化物、硫化物或氧氮化物。在实施方案中,可优选地包括用于标准CMOS中的金属诸如铝、钨、钽、钛、铜的氧化物、氮化物或氧氮化物。在实施方案中,这些氧化物可为亚化学计量的,使得它们在一定程度上缺氧,诸如TiO2-x
在实施方案中,当“材料2”为空穴阻挡剂时,它可通过原子层沉积、溅射沉积、脉冲激光沉积、化学气相沉积、等离子体增强化学气相沉积、热蒸发、电子束蒸发或通过溶液处理技术诸如旋涂、浸涂、刮涂、槽模涂布、电化学沉积来沉积。
在实施方案中,当“材料2”为空穴阻挡剂时,它可为由金属表面形成的层并且可包括铝、镓、铟、锡、铅、铋、镁、钙、锌、钼、钛、钒、镧、铬、锰、铁、钴、镍、铜、锆、铌、钯、银、铪、钽、钨、铱、铂、金的氧化物、氮化物、硫化物或氧氮化物。在实施方案中,可优选地包括用于标准CMOS中的金属诸如铝、钨、钽、钛、铜的氧化物、氮化物或氧氮化物。
在实施方案中,当“材料2”为空穴阻挡剂时,它可为包含官能化共轭基团的半导体聚合物,包括噻吩、咔唑、亚乙烯基、叠氮化物、异靛蓝,诸如P3HT、MEH-PPV、PCDTBT、F8TB。
在实施方案中,当“材料2”为空穴阻挡剂时,它可为半导体有机小分子,诸如Alq3、BCP、Spiro-OMeTAD、CuPc。
在实施方案中,当“材料2”是空穴阻挡剂时,它可为金属有机钙钛矿,诸如包含金属卤化物的那些。这些可包括甲铵铅碘、甲铵铅氯、甲铵锡碘。
在实施方案中,电子阻挡层可增强空穴阻挡层的功能以改善全局快门效率。而空穴阻挡层可作为“材料2”加入以减慢空穴朝向“材料1”的提取,电子阻挡层可作为“材料8”加入以减慢电子朝向“材料9”的提取。在实施方案中,当器件处于“关闭”状态时,如果在“材料1”处提取载流子的速率等于在“材料9”处提取载流子的速率,则全局快门效率可能更高。在此类实施方案中,由于在较短的时间尺度上从器件中不均匀地提取电子和空穴,因此不存在电荷积聚。在其中器件在“开启”和“关闭”状态之间快速切换的实施方案中,未积聚电荷的器件比具有大量积聚的净电荷的器件具有更出色的迟滞和滞后。电子阻挡剂可具有类似于空穴阻挡剂的特性,不同之处在于电子阻挡剂可减慢“材料9”处电子的收集,同时允许在“材料9”快速收集空穴。
在实施方案中,电子阻挡剂可具有下列特性:
·价带边缘高于或低于“材料4”的价带边缘0.5eV
·能隙大于“材料4”的能隙
·自由空穴密度<1×1019cm-3
·空穴迁移率>1×10-5cm2/V-s
·膜厚5-100nm
·电子陷阱密度<1×1019cm-3
在一个示例性实施方案中,当“材料4”的价带边缘低于真空能阶5.2eV并且“材料4”的带隙为1.5eV时,可具有良好的电子阻挡层(“材料8”):
价带边缘低于真空能阶4.7-5.7eV
能隙>2eV
自由空穴密度<1×1017cm-3
空穴迁移率>1×10-3cm2/V-s
膜厚5-20nm
电子陷阱密度<1×1017cm-3
在实施方案中,当“材料8”为电子阻挡剂时,它可为沉积层并且可包括铝、镓、铟、锡、铅、铋、镁、钙、锌、钼、钛、钒、镧、铬、锰、铁、钴、镍、铜、锆、铌、钯、银、铪、钽、钨、铱、铂、金的氧化物、氮化物、硫化物或氧氮化物。在实施方案中,可优选地包括用于标准CMOS中的金属诸如铝、钨、钽、钛、铜的氧化物、氮化物或氧氮化物。在实施方案中,这些氧化物可为亚化学计量的,使得它们在一定程度上缺氧,诸如TiO2-x
在实施方案中,当“材料8”为电子阻挡剂时,它可通过原子层沉积、溅射沉积、脉冲激光沉积、化学气相沉积、等离子体增强化学气相沉积、热蒸发、电子束蒸发或通过溶液处理技术诸如旋涂、浸涂、刮涂、槽模涂布、电化学沉积来沉积。
在实施方案中,当“材料8”为电子阻挡剂时,它可为由金属表面形成的层并且可包括铝、镓、铟、锡、铅、铋、镁、钙、锌、钼、钛、钒、镧、铬、锰、铁、钴、镍、铜、锆、铌、钯、银、铪、钽、钨、铱、铂、金的氧化物、氮化物、硫化物或氧氮化物。在实施方案中,可优选地包括用于标准CMOS中的金属诸如铝、钨、钽、钛、铜的氧化物、氮化物或氧氮化物。
在实施方案中,当“材料8”为电子阻挡剂时,它可为包含官能化共轭基团的半导体聚合物,包括噻吩、咔唑、亚乙烯基、叠氮化物、异靛蓝,诸如P3HT、MEH-PPV、PCDTBT、F8TB。
在实施方案中,当“材料8”为电子阻挡剂时,它可为半导体有机小分子,诸如Alq3、BCP、Spiro-OMeTAD、CuPc。
在实施方案中,当“材料8”是电子阻挡剂时,它为金属有机钙钛矿,例如包含金属卤化物的那些。这些可包括甲铵铅碘、甲铵铅氯、甲铵锡碘。
在实施方案中,器件操作使得在“开启”状态下,在“材料1”处收集电子,并且在“材料9”处收集空穴。在此类实施方案中,“材料2”可为空穴阻挡剂并且“材料8”可为电子阻挡剂。在其他实施方案中,器件操作可反转,使得在“开启”状态下,在“材料1”处收集空穴,并且在“材料9”处收集电子。在此类实施方案中,“材料2”可为电子阻挡剂并且“材料8”可为空穴阻挡剂。在此类实施方案中,器件可实现高于100dB的全局快门效率。
在实施方案中,“材料9”(参考图3中的叠层)的电压切换使器件由“开启”状态转为“关闭”状态,反之亦然,可将电压的一部分耦合到“材料1”。从“材料9”耦合到“材料1”的电压的量可取决于图3所示的叠层的相对电容以及读出电路的其余部分的电容。在其中光电流信号的读出不依赖于“材料1”的电压的实施方案中,这种耦合可能不影响信号。在其中光电流信号的读出取决于“材料1”的电压的实施方案中,诸如图5所示的示例,这种耦合可影响读出信号。
在其中材料“9”和材料“1”的电压的耦合在器件从“开启”切换至“关闭”与从“关闭”切换至“开启”时相同的实施方案中,可能对读出信号无影响。这是由于器件可从“关闭”切换至“开启”并且在读出之前再次切换回“关闭”,从而完全撤销耦合的效应。
在其中图3的叠层中的一层或多层的电容随时间、偏压或曝光量改变的实施方案中,材料“9”和材料“1”之间耦合的电压的量可以在器件从“开启”切换至“关闭”与从“关闭”切换至“开启”时不同。在其中读出光电流取决于“材料1”的电压的实施方案中,这可能致使成像失真或非线性。在此类实施方案中,通过使读出电路的电容远大于图3中的叠层的电容,可缓解成像失真。在此类实施方案中,从“材料9”耦合到“材料1”的电压可在很大程度上独立于图3中的叠层的电容。在此类实施方案中,即使图3中叠层的电容随时间、偏压或曝光量改变,也将不影响读出信号。
在其中光电流的读出取决于“材料1”的电压的实施方案中,由于电压从“材料9”耦合到“材料1”所引起的成像失真可通过最大程度减小图3的叠层中的所有材料的电容随时间、偏压或曝光量的变化来缓解。为了最大程度减小此类电容的变化,从材料叠层中提取电子和空穴可能非常快速,使得在叠层中不积聚电荷。在此类实施方案中,图3中各种材料的电子和空穴迁移率可大于1×10-4cm2/V-s。在此类实施方案中,可不存在提取电子和空穴的能垒,诸如两种相邻材料之间导带或价带能量的偏移。在此类实施方案中,电压从“材料9”到“材料1”的耦合可以在器件从“开启”切换至“关闭”与从“关闭”切换至“开启”时相同,使得不存在由耦合引起的成像失真。
在实施方案中,当存在大量俘获在叠层材料中的任一者之中的载流子时,可发生时间延迟相关的成像失真。在实施方案中,电子或空穴可在光照下变得深度俘获在器件中,并且在稍后解除俘获时,产生后像或滞后失真。在实施方案中,后像可显示为正后像(先前帧的模糊拷贝)或负后像(先前帧的反转强度拷贝,其中以前的亮区域显得较暗,以前的暗区域显得较亮)。在实施方案中,根据施加于器件的偏压不同,可发生不同程度的载流子俘获。在其中器件在全局快门模式下操作使得器件在“开启”和“关闭”状态之间来回切换的实施方案中,后像可看起来离散且高度局限在空间中。例如,在其中载流子在器件处于“关闭”状态时被俘获的实施方案中,对于在强光照射到其上时处于“关闭”状态的像素,可生成后像。在其中载流子在器件处于“开启”状态时被俘获的其他实施方案中,对于在强光照射到其上时处于“开启”状态的像素,可生成后像,而其他像素可能不产生后像。
在实施方案中,可通过减小叠层中所有材料(例如,“材料2”、“材料4”、“材料9”)中的陷阱的数量或深度,最大程度减少时间延迟成像失真。可通过获得高品质和高纯度的材料以及通过以最大程度减少内含物、空隙、悬空键和/或异质界面的面积的方式加工材料,来减少陷阱的数量。在实施方案中,“材料1”可为由氮化钛(TiN)制成的电极。在实施方案中,TiN层可通过另外的化学气相沉积、物理气相沉积、热蒸发或电化学沉积来沉积。TiN层可图案化为各个电极的阵列,其中在相邻TiN垫之间存在绝缘材料,使得每个TiN垫电隔离。在实施方案中,TiN垫可具有非常均匀的尺寸、形状和间距,使得每个单独限定的像素具有相同的TiN覆盖范围。在此类实施方案中,基于此类阵列的光电探测器的暗电流和光响应不均匀性可能非常低,小于0.1%。
在其中TiN图案化为单个电极(垫)的实施方案中,可改变TiN电极的尺寸以改变光传感器器件的特性。TiN电极尺寸可能很大,使其宽度接近相邻TiN电极之间的间距并且TiN层为几乎连续的。在此类实施方案中,通过在“材料1”和“材料9”之间施加偏压而形成的电场将在整个中间层(材料2-8)上非常均匀,从“材料9”垂直指向“材料1”。在此类实施方案中,光生载流子在“材料4”中的漂移速度将是相同的,而与它们生成的地方无关,因为电场是均匀的。
在其他实施方案中,TiN电极可能非常小,使其填充小于10%的表面区域(例如,90%的区域不含TiN)。在此类实施方案中,通过在“材料1”和“材料9”之间施加偏压而形成的电场可能在材料“2”至材料“8”上是不均匀的。在此类实施方案中,处于TiN垫的正上方的电场可能最强,而介于TiN垫之间(其中TiN已通过图案化被除去)的电场可能较弱。在此类实施方案中,由于电场不均匀,TiN垫正上方的光生电荷的漂移速度可高于TiN垫之间空间的光生电荷的漂移速度。在此类实施方案中,在限定的TiN垫之间可存在其中光生载流子的收集效率接近零的区域。
在一些实施方案中,由较小的TiN电极形成的这种不均匀的电场可用于调谐光生载流子的收集,以影响在给定偏压下能够收集的光生载流子的量。在此类实施方案中,可以不同效率收集不同颜色的光,因为“材料4”的不同位置可吸收不同的光子颜色,从而光生成具有不同漂移速度的载流子。
在实施方案中,TiN层的厚度可选择为使得TiN层足够厚以保持机械稳定并且与下面层和上面层具有良好的粘附性。在TiN已图案化为各个电极后,TiN层的厚度也可影响TiN侧壁的尺寸。TiN电极可足够薄,使得沉积到其顶部的后续的层实现均匀的侧壁覆盖范围。一般来讲,较厚的TiN层使得在沉积后续层的过程中更难以均匀地覆盖侧壁,但是这一过程取决于用于沉积后续层的技术。在实施方案中,TiN层的厚度可介于5nm和250nm之间以确保机械稳健性并且覆盖后续层的足够小的侧壁可能非常出色。
在实施方案中,TiN电导率可足够高,使得跨TiN电极不存在大幅电压降。在其中TiN电阻小于1MOhm的实施方案中,跨TiN的电压降可小于10mV。在实施方案中,TiN的电导率可远远更高,使得TiN垫的电阻小于1Ohm。
在实施方案中,在通过用等离子体处理TiN进行初始沉积后,可改变TiN的组成。在氧气等离子体或其中氧气为部分组分的等离子体中,TiN可在其顶部形成氧化物层。在实施方案中,该氧化物层的形成可影响电极的特性,包括化学计量比、电导率、功函数、带隙、电子亲合能、掺杂密度和陷阱密度。在一些实施方案中,TiN可高度氧化,使得形成在TiN顶部的层接近纯TiO2。在此类实施方案中,TiN电极可为良好的空穴阻挡层,因为TiO2可为具有非常低的陷阱密度的宽带隙半导体,其中可按照上文所述调谐掺杂密度,使其成为良好的空穴阻挡层。
在其他实施方案中,TiN可以仅部分氧化,使得TiN电极顶部的化学计量可为TiOxNy(混合氧化物和氮化物)。在此类实施方案中,N和O的相对比率可用于调谐TiN电极的掺杂密度和电导率,使得电极足够导电,使得其上不存在显著的电压降,并且可为良好的电子收集器和空穴阻挡剂。
在实施方案中,施加于TiN的电极的等离子处理工艺可将其他元素嵌入TiN层中,其可用于改变TiN的属性。在其中TiN垫由SiO2围绕的实施方案中,等离子处理工艺可致使来自附近的SiO2的Si重新溅射到TiN电极中。所得的TiN的组合物可包含Ti、O、N、Si。在此类实施方案中,嵌入TiN中的Si的量可影响其电导率。可改变等离子处理的参数,包括时间、温度、功率、偏置电压和气体组成,以调谐嵌入TiN中的Si的量。在具有高Si含量的实施方案中,TiN电极可变得更绝缘。在此类实施方案中,TiN可变成宽带隙绝缘体,使得其变成良好的空穴阻挡材料。在实施方案中,Si含量也可保持足够低,使得TiN不变得电阻过大,并且在器件处于“开启”状态时仍可很好地收集光生电荷。
在其中TiN由其他材料围绕或者其中等离子体气体具有不同组成的实施方案中,其他元素可被选择为使得重新溅射并且嵌入TiN中。这些元素包括但不限于:硅、氧、氮、锌、硫、氟、氯、钼、铝、氢、锂、钠、钾、镉和钨。
在实施方案中,电子器件包括至少一个光敏层和至少一个载流子选择层;其中在器件上的一个范围的偏压下,光敏层在受照时产生光电流;其中在器件上的另一范围的偏压下,光敏层在受照时不产生光电流;并且其中载流子选择层扩展了光敏层在受照时不产生任何光电流的偏压范围。
在实施方案中,公开了一种提供全局电子快门的图像传感器。图像传感器包括集成电路;第一电荷提取层;光敏层;和第二空穴提取层;其中在第一模式(所述“开启”模式)下,经由所述第一电荷提取层提取电子,并且其中在第二模式(所述“关闭”模式)下,所述空穴的提取被所述第一电荷提取层阻止。
在各种实施方案中,集成电路包括硅。
在各种实施方案中,第一电荷提取层包含至少一种材料,所述至少一种材料来自包括TiO2、ZnO、Ta2O5、CuO、Cu2O、ZrO2、Nb2O5、HfO2和TiOxNy的材料列表。
在各种实施方案中,第一电荷提取层通过经由热离子发射为空穴收集提供能垒来阻止空穴的收集。
在各种实施方案中,第一电荷提取层通过大体上完全耗尽电子使得第一电荷提取层中的光生空穴与电子的复合变慢来阻止空穴的收集。
在各种实施方案中,第一电荷提取层通过隧穿或陷阱辅助隧穿第一电荷提取层来阻止空穴的收集。
在各种实施方案中,第一电荷提取层可图案化为电隔离的像素。
在各种实施方案中,第一电荷提取层在“开启”时可为电荷的快速提取器。
在各种实施方案中,光敏层包含至少一种材料,所述至少一种材料来自包括半导体聚合物、半导体有机小分子、量子点和金属有机钙钛矿半导体的材料列表。
在各种实施方案中,光敏层具有对于第一电荷提取层适当的能带排列,以使在“开启”时实现良好的载流子收集并且在“关闭”时实现较差的空穴提取。
在各种实施方案中,光敏层能够具有较低数量的深陷阱态,使得快速提取电荷。
在各种实施方案中,空穴提取层包含至少一种材料,所述至少一种材料来自包括CoO、MoO3、WO3、NiO、ITO、AZO和Spiro-OMeTAD的材料列表。
在各种实施方案中,集成电路可控制跨光敏层的偏压,以使器件叠层从“开启”转向“关闭”。
在各种实施方案中,关闭区域可具有足够宽的电压宽度以包括全动态范围的图像传感器。
在实施方案中,公开了一种提供全局电子快门的图像传感器。图像传感器包括集成电路、第一电极、第一电荷提取层、光敏层和第二空穴提取层。在第一模式(“开启”模式)下,经由第一电荷提取层将电子提取到第一电极中。在第二模式(“关闭”模式)下,经由第一触点和第一电荷提取层之间的能垒来阻止电子的注入。
在各种实施方案中,集成电路包括硅。
在各种实施方案中,第一电荷提取层包含至少一种材料,所述至少一种材料来自包括TiO2、ZnO、Ta2O5、CuO、Cu2O、ZrO2、Nb2O5、HfO2和TiOxNy的材料列表。
在各种实施方案中,第一电荷提取层通过经由热离子发射为空穴收集提供能垒来阻止空穴的收集。
在各种实施方案中,第一电荷提取层通过大体上完全耗尽电子使得第一电荷提取层中的光生空穴与电子的复合变慢来阻止空穴的收集。
在各种实施方案中,第一电荷提取层通过隧穿或陷阱辅助隧穿第一电荷提取层来阻止空穴的收集。
在各种实施方案中,第一电荷提取层可被图案化为电隔离的像素。
在各种实施方案中,第一电荷提取层在“开启”时可为电荷的快速提取器。
在各种实施方案中,光敏层包含至少一种材料,所述至少一种材料来自包括半导体聚合物、半导体有机小分子、量子点和金属有机钙钛矿半导体的材料列表。
在各种实施方案中,光敏层具有对于第一电荷提取层适当的能带排列,以使在“开启”时实现良好的载流子收集并且在“关闭”时实现较差的空穴提取。
在各种实施方案中,光敏层能够具有较低数量的深陷阱态,使得快速提取电荷。
在各种实施方案中,空穴提取层包含至少一种材料,所述至少一种材料来自包括CoO、MoO3、WO3、NiO、ITO、AZO和Spiro-OMeTAD的材料列表。
在各种实施方案中,集成电路可控制跨光敏层的偏压,以使器件叠层从“开启”转向“关闭”。
在各种实施方案中,关闭区域可具有足够宽的电压宽度以包括全动态范围的图像传感器。
除非上下文明确要求,否则在整个说明书和权利要求书中,字词“包括”和“包含”等应被理解为具有包含性的含义,而不应被理解为具有排他性或穷举性的含义;也就是说,在“包括但不限于”的意义上。使用单数或复数的字词也分别包括复数或单数。此外,在本专利申请中使用的字词“本文”、“在此之下”、“上文”、“下文”以及类似意义的字词是指整个专利申请,而不是指本专利申请的任何特定部分。在字词“或”用于标引两个或多个项目的列表时,该字词涵盖对以下字词的解释的全部:列表中的任何项目、列表中的所有项目以及列表中的项目的任意组合。
以上实施方案说明不旨在被认为是穷举性的或将所述系统和方法限制为所公开的精确形式。虽然本文出于例示性目的描述了具体实施方案和实施方案的示例,但是在系统和方法的范围内能够具有各种等同的修改,如相关领域的技术人员将认识到的。本文提供的实施方案的教导内容可施加于其他系统和方法,而不仅适用于上文所述的系统和方法。
上述各种实施方案的元件和操作可组合使用以提供更多的实施方案。可根据以上具体实施方式对实施方案作出这些及其他修改。

Claims (28)

1.一种提供全局电子快门的图像传感器,所述图像传感器包括:
集成电路;
第一电荷提取层;
光敏层;和
第二空穴提取层;其中在第一模式(“开启”模式)下,经由所述第一电荷提取层提取电子,并且其中在第二模式(“关闭”模式)下,空穴的提取被所述第一电荷提取层阻止。
2.根据权利要求1所述的图像传感器,其中所述集成电路包括硅。
3.根据权利要求1所述的图像传感器,其中所述第一电荷提取层包含至少一种材料,所述至少一种材料来自包括TiO2、ZnO、Ta2O5、CuO、Cu2O、ZrO2、Nb2O5、HfO2和TiOxNy的材料列表。
4.根据权利要求1所述的图像传感器,其中所述第一电荷提取层通过经由热离子发射为空穴收集提供能垒来阻止空穴的收集。
5.根据权利要求1所述的图像传感器,其中所述第一电荷提取层通过大体上完全耗尽电子以使得所述第一电荷提取层中的光生空穴与电子的复合变慢来阻止空穴的收集。
6.根据权利要求1所述的图像传感器,其中所述第一电荷提取层通过隧穿或陷阱辅助隧穿所述第一电荷提取层来阻止空穴的收集。
7.根据权利要求1所述的图像传感器,其中所述第一电荷提取层能够被图案化为电隔离的像素。
8.根据权利要求1所述的图像传感器,其中所述第一电荷提取层在“开启”时能够为电荷的快速提取器。
9.根据权利要求1所述的图像传感器,其中所述光敏层包含至少一种材料,所述至少一种材料来自包括半导体聚合物、半导体有机小分子、量子点和金属有机钙钛矿半导体的材料列表。
10.根据权利要求1所述的图像传感器,其中所述光敏层具有对于所述第一电荷提取层适当的能带排列,以使在“开启”时实现良好的载流子收集并且在“关闭”时实现差的空穴提取。
11.根据权利要求1所述的图像传感器,其中所述光敏层能够具有较低数量的深陷阱态,使得快速提取电荷。
12.根据权利要求1所述的图像传感器,其中空穴提取层包含至少一种材料,所述至少一种材料来自包括CoO、MoO3、WO3、NiO、ITO、AZO和Spiro-OMeTAD的材料列表。
13.根据权利要求1所述的图像传感器,其中所述集成电路能够控制跨所述光敏层的所述偏压,以使器件叠层从“开启”转向“关闭”。
14.根据权利要求1所述的图像传感器,其中关闭区域能够具有足够宽的电压宽度以包括图像传感器的全动态范围。
15.一种提供全局电子快门的图像传感器,所述图像传感器包括:
集成电路;
第一电极;
第一电荷提取层;
光敏层;以及
第二空穴提取层;其中在第一模式(所述“开启”模式)下,经由所述第一电荷提取层将电子提取到所述第一电极中,并且其中在第二模式(所述“关闭”模式)下,经由第一触点和所述第一电荷提取层之间的能垒阻止电子的注入。
16.根据权利要求15所述的图像传感器,其中所述第一电荷提取层包含至少一种材料,所述至少一种材料来自包括TiO2、ZnO、Ta2O5、CuO、Cu2O、ZrO2、Nb2O5、HfO2和TiOxNy的材料列表。
17.根据权利要求15所述的图像传感器,其中所述第一电荷提取层通过经由热离子发射为空穴收集提供能垒来阻止空穴的收集。
18.根据权利要求15所述的图像传感器,其中所述第一电荷提取层通过大体上完全耗尽电子以使得所述第一电荷提取层中的光生空穴与电子的复合变慢来阻止空穴的收集。
19.根据权利要求15所述的图像传感器,其中所述第一电荷提取层通过隧穿或陷阱辅助隧穿所述第一电荷提取层来阻止空穴的收集。
20.根据权利要求15所述的图像传感器,其中所述第一电荷提取层能够被图案化为电隔离的像素。
21.根据权利要求15所述的图像传感器,其中所述第一电荷提取层在“开启”时能够为电荷的快速提取器。
22.根据权利要求15所述的图像传感器,其中所述光敏层包含至少一种材料,所述至少一种材料来自包括半导体聚合物、半导体有机小分子、量子点和金属有机钙钛矿半导体的材料列表。
23.根据权利要求15所述的图像传感器,其中所述光敏层具有对于所述第一电荷提取层适当的能带排列,以使在“开启”时实现良好的载流子收集并且在“关闭”时实现差的空穴提取。
24.根据权利要求15所述的图像传感器,其中所述光敏层能够具有较低数量的深陷阱态,使得快速提取电荷。
25.根据权利要求15所述的图像传感器,其中空穴提取层包含至少一种材料,所述至少一种材料来自包括CoO、MoO3、WO3、NiO、ITO、AZO和Spiro-OMeTAD的材料列表。
26.根据权利要求15所述的图像传感器,其中所述集成电路包括硅。
27.根据权利要求15所述的图像传感器,其中所述集成电路能够控制跨所述光敏层的偏压,以使器件叠层从“开启”转向“关闭”。
28.根据权利要求15所述的图像传感器,其中所述关闭区域能够具有足够宽的电压宽度以包括图像传感器的全动态范围。
CN201780012059.4A 2016-03-11 2017-03-10 包括提供全局电子快门的图像传感器的图像传感器 Pending CN108701728A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662306998P 2016-03-11 2016-03-11
US62/306,998 2016-03-11
PCT/US2017/021938 WO2017156475A1 (en) 2016-03-11 2017-03-10 Image sensors including those providing global electronic shutter

Publications (1)

Publication Number Publication Date
CN108701728A true CN108701728A (zh) 2018-10-23

Family

ID=59787042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780012059.4A Pending CN108701728A (zh) 2016-03-11 2017-03-10 包括提供全局电子快门的图像传感器的图像传感器

Country Status (5)

Country Link
US (1) US20170263686A1 (zh)
EP (1) EP3378100A4 (zh)
JP (1) JP2019507954A (zh)
CN (1) CN108701728A (zh)
WO (1) WO2017156475A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201513366D0 (en) * 2015-07-29 2015-09-09 Univ Ulster Photovoltaic device
US10096730B2 (en) 2016-01-15 2018-10-09 Invisage Technologies, Inc. High-performance image sensors including those providing global electronic shutter
EP3414777B1 (en) 2016-06-08 2021-01-06 Invisage Technologies, Inc. Image sensors with electronic shutter
JP7000020B2 (ja) * 2016-11-30 2022-01-19 キヤノン株式会社 光電変換装置、撮像システム
US10192911B2 (en) 2017-05-09 2019-01-29 Apple Inc. Hybrid image sensors with improved charge injection efficiency
KR102496483B1 (ko) * 2017-11-23 2023-02-06 삼성전자주식회사 아발란치 광검출기 및 이를 포함하는 이미지 센서
FR3085246B1 (fr) 2018-08-23 2020-09-18 St Microelectronics Crolles 2 Sas Capteur d'images integre a obturation globale adapte a la realisation d'images a grande gamme dynamique
JP2022031994A (ja) * 2018-12-14 2022-02-24 パナソニックIpマネジメント株式会社 光センサ
WO2021181842A1 (ja) * 2020-03-12 2021-09-16 パナソニックIpマネジメント株式会社 太陽電池

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716627A (zh) * 2004-06-28 2006-01-04 三星电子株式会社 图像传感器及其制造方法
WO2011156507A1 (en) * 2010-06-08 2011-12-15 Edward Hartley Sargent Stable, sensitive photodetectors and image sensors including circuits, processes, and materials for enhanced imaging performance
JP2012164892A (ja) * 2011-02-08 2012-08-30 Panasonic Corp 固体撮像装置
WO2012164829A1 (ja) * 2011-05-31 2012-12-06 パナソニック株式会社 撮像装置
CN104733560A (zh) * 2013-12-18 2015-06-24 索尼公司 固态摄像器件以及电子装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870178B2 (en) * 2001-02-28 2005-03-22 Levon V. Asryan Semiconductor laser with reduced temperature sensitivity
WO2007112088A2 (en) * 2006-03-24 2007-10-04 Qd Vision, Inc. Hyperspectral imaging device
JP2008072090A (ja) * 2006-08-14 2008-03-27 Fujifilm Corp 光電変換素子及び固体撮像素子
US7781715B2 (en) * 2006-09-20 2010-08-24 Fujifilm Corporation Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device
US7923801B2 (en) * 2007-04-18 2011-04-12 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
JP2008277511A (ja) * 2007-04-27 2008-11-13 Fujifilm Corp 撮像素子及び撮像装置
JP4324214B2 (ja) * 2007-08-31 2009-09-02 株式会社豊田中央研究所 光起電力素子
US8203195B2 (en) * 2008-04-18 2012-06-19 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
US20100014100A1 (en) * 2008-07-21 2010-01-21 Korea Advanced Institute Of Science And Technology Apparatus for sensing optical signals and apparatus for remote- controlling using optical signals
WO2010082955A1 (en) * 2008-07-21 2010-07-22 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
JP5293197B2 (ja) * 2009-01-07 2013-09-18 セイコーエプソン株式会社 光電変換装置、電気光学装置、電子機器
US20110240996A1 (en) * 2010-03-17 2011-10-06 National Taiwan University Optoelectronic device and method for producing the same
JP5699374B2 (ja) * 2011-04-07 2015-04-08 大日本印刷株式会社 有機系太陽電池素子モジュールの製造方法
US8748938B2 (en) * 2012-02-20 2014-06-10 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
CN104335333A (zh) * 2012-06-01 2015-02-04 三菱化学株式会社 含金属氧化物半导体层的制造方法和电子设备
JP2014127519A (ja) * 2012-12-25 2014-07-07 Sony Corp 固体撮像素子、及び、電子機器
WO2015031835A1 (en) * 2013-08-29 2015-03-05 University Of Florida Research Foundation, Inc. Air stable infrared photodetectors from solution-processed inorganic semiconductors
US20160218308A1 (en) * 2013-09-04 2016-07-28 Dyesol Ltd Photovoltaic device
JP2015138861A (ja) * 2014-01-22 2015-07-30 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
US9941316B2 (en) * 2014-06-10 2018-04-10 Invisage Technologies, Inc. Multi-terminal optoelectronic devices for light detection
JP2016021445A (ja) * 2014-07-11 2016-02-04 キヤノン株式会社 光電変換装置、および、撮像システム
JP6425448B2 (ja) * 2014-07-31 2018-11-21 キヤノン株式会社 光電変換装置、および、撮像システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716627A (zh) * 2004-06-28 2006-01-04 三星电子株式会社 图像传感器及其制造方法
WO2011156507A1 (en) * 2010-06-08 2011-12-15 Edward Hartley Sargent Stable, sensitive photodetectors and image sensors including circuits, processes, and materials for enhanced imaging performance
JP2012164892A (ja) * 2011-02-08 2012-08-30 Panasonic Corp 固体撮像装置
WO2012164829A1 (ja) * 2011-05-31 2012-12-06 パナソニック株式会社 撮像装置
CN104733560A (zh) * 2013-12-18 2015-06-24 索尼公司 固态摄像器件以及电子装置

Also Published As

Publication number Publication date
WO2017156475A1 (en) 2017-09-14
JP2019507954A (ja) 2019-03-22
EP3378100A1 (en) 2018-09-26
US20170263686A1 (en) 2017-09-14
EP3378100A4 (en) 2019-07-24

Similar Documents

Publication Publication Date Title
US10516072B2 (en) Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
CN108701728A (zh) 包括提供全局电子快门的图像传感器的图像传感器
CN102165572B (zh) 用于稳定、敏感性光检测器的材料、制造设备与方法及由其制成的影像感应器
US8138567B2 (en) Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
US8742398B2 (en) Quantum dot-fullerene junction based photodetectors
US9349970B2 (en) Quantum dot-fullerene junction based photodetectors
US9491388B2 (en) Photodetector comprising a pinned photodiode that is formed by an optically sensitive layer and a silicon diode
CN109952652A (zh) 成像元件、堆叠式成像元件、成像装置和电子装置
CN107534050A (zh) 图像传感器、层叠型摄像装置和摄像模块
US10096730B2 (en) High-performance image sensors including those providing global electronic shutter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181023

WD01 Invention patent application deemed withdrawn after publication