WO2012164725A1 - 電子デバイスとその製造方法、及び電子デバイスの駆動方法 - Google Patents

電子デバイスとその製造方法、及び電子デバイスの駆動方法 Download PDF

Info

Publication number
WO2012164725A1
WO2012164725A1 PCT/JP2011/062716 JP2011062716W WO2012164725A1 WO 2012164725 A1 WO2012164725 A1 WO 2012164725A1 JP 2011062716 W JP2011062716 W JP 2011062716W WO 2012164725 A1 WO2012164725 A1 WO 2012164725A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive film
electronic device
film
drive
drive electrode
Prior art date
Application number
PCT/JP2011/062716
Other languages
English (en)
French (fr)
Inventor
島内　岳明
豊田　治
上田　知史
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to CN201180069268.5A priority Critical patent/CN103430272B/zh
Priority to JP2013517780A priority patent/JP5637308B2/ja
Priority to PCT/JP2011/062716 priority patent/WO2012164725A1/ja
Publication of WO2012164725A1 publication Critical patent/WO2012164725A1/ja
Priority to US13/968,809 priority patent/US9221672B2/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00—Electrostatic relays; Electro-adhesion relays
    • H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics

Definitions

  • the present invention relates to an electronic device, a manufacturing method thereof, and a driving method of the electronic device.
  • MEMS Micro Electro Mechanical Systems
  • Examples of electronic devices manufactured by MEMS technology include switch elements, micromirror elements, and acceleration sensors.
  • JP 2010-225810 A Japanese Patent Laid-Open No. 10-327037
  • An object of the present invention is to improve the reliability of an electronic device in an electronic device, a manufacturing method thereof, and an electronic device driving method.
  • the substrate includes a base, and a first end and a second end fixed to the base, and the first end and the second end A conductive film movable laterally with respect to the substrate, and a first drive voltage applied to the substrate at a position facing the first main surface of the conductive film on the substrate.
  • An electronic device having a terminal provided at a position capable of contacting the second main surface of the film is provided.
  • the first end portion and the second end portion fixed to the base material are provided, and the first end portion and the second end portion are provided between the first end portion and the second end portion.
  • the base the 1st end fixed to the base, and the 2nd end,
  • the 1st end and the 2nd end A conductive film movable laterally with respect to the base material, a first drive electrode provided on the base material at a position facing the first main surface of the conductive film,
  • the second drive electrode provided at a position facing the second main surface of the conductive film, and the base material at a position capable of contacting the second main surface of the conductive film.
  • a method of driving an electronic device comprising a provided terminal, wherein the conductive film is attracted to the first drive electrode side by applying a first drive voltage to the first drive electrode. By removing the conductive film from the terminal and applying a second drive voltage to the second drive electrode, the second drive voltage is applied.
  • the driving method of an electronic device which connects the conductive film and the terminal is provided.
  • FIG. 1 is a perspective view of an electronic device according to a preliminary matter.
  • FIG. 2 is a cross-sectional view taken along the line II of FIG.
  • FIG. 3 is a cross-sectional view of the electronic device according to the preliminary matter when the switch is in the ON state.
  • FIG. 4 is a perspective view of the electronic device according to the first embodiment.
  • FIG. 5 is an enlarged perspective view of the conductive film of the electronic device according to the first embodiment and its surroundings.
  • FIG. 6 is a schematic diagram of the electronic device according to the first embodiment and a driver IC for driving the electronic device.
  • FIG. 7A to FIG. 7C are schematic views for explaining the driving method of the electronic device according to the first embodiment.
  • FIG. 8A is a schematic diagram (part 1) of the electronic device according to the first embodiment, and FIG. 8B is an equivalent circuit diagram thereof.
  • FIG. 9A is a schematic diagram (part 2) of the electronic device according to the first embodiment, and FIG. 9B is an equivalent circuit diagram thereof.
  • FIG. 10A is a schematic diagram (part 3) of the electronic device according to the first embodiment, and FIG. 10B is an equivalent circuit diagram thereof.
  • FIG. 11A is a schematic diagram (part 4) of the electronic device according to the first embodiment, and FIG. 11B is an equivalent circuit diagram thereof.
  • FIG. 12 is a schematic diagram illustrating an example of the use of the electronic device according to the first embodiment.
  • FIGS. 13A to 13C are cross-sectional views (part 1) in the middle of manufacturing the electronic device according to the first embodiment.
  • FIGS. 14A to 14C are cross-sectional views (part 2) in the middle of manufacturing the electronic device according to the first embodiment.
  • 15A and 15B are cross-sectional views (part 3) in the middle of manufacturing the electronic device according to the first embodiment.
  • FIG. 16 is a plan view (part 1) of the electronic device according to the first embodiment during manufacture.
  • FIG. 17 is a plan view (part 2) of the electronic device according to the first embodiment during manufacture.
  • FIG. 18 is a plan view (part 3) of the electronic device according to the first embodiment during manufacture.
  • FIG. 19 is a plan view (part 4) of the electronic device according to the first embodiment during manufacture.
  • FIG. 20 is a perspective view of an electronic device according to the second embodiment.
  • FIG. 21A is a schematic diagram (part 1) of the electronic device according to the second embodiment, and FIG. 21B is an equivalent circuit diagram thereof.
  • FIG. 22A is a schematic diagram (part 2) of the electronic device according to the second embodiment, and FIG. 22B is an equivalent circuit diagram thereof.
  • FIG. 23A is a schematic diagram (part 3) of the electronic device according to the second embodiment, and FIG. 23B is an equivalent circuit diagram thereof.
  • FIG. 24A is a schematic diagram (part 4) of the electronic device according to the second embodiment, and FIG. 23B is an equivalent circuit diagram thereof.
  • 25A to 25C are cross-sectional views (part 1) in the middle of manufacturing the electronic device according to the second embodiment.
  • 26A and 26B are cross-sectional views (part 2) in the middle of manufacturing the electronic device according to the second embodiment.
  • FIG. 27 is a plan view (part 1) of the electronic device according to the second embodiment in the middle of manufacture.
  • FIG. 28 is a plan view (part 2) of the electronic device according to the second embodiment during manufacture.
  • FIG. 29 is a plan view (part 3) of the electronic device according to the second embodiment during manufacture.
  • FIG. 30 is a plan view (part 4) of the electronic device according to the second embodiment during manufacture.
  • FIG. 1 is a perspective view of an electronic device according to a preliminary matter.
  • the electronic device 1 is a switch element manufactured by MEMS technology, and includes a beam 3, an upper drive electrode 4, a lower drive electrode 5, an input electrode 6, and an output electrode 7 on a base material 2.
  • the beam 3 is elastically deformable, and a terminal 8 is provided at the tip thereof.
  • the terminal 8 is provided as a contact point of the switch element, and abuts on each of the input electrode 6 and the output electrode 7 when the beam 3 is bent toward the substrate 2 side.
  • an RF (Radio Frequency) signal to be switched is supplied to the input electrode 6, and the RF signal is output from the output electrode 7 when the switch is on.
  • FIG. 2 is a cross-sectional view taken along the line II of FIG.
  • one end of the beam 3 is supported by the base material 2.
  • a beam 3 is also called a cantilever.
  • FIG. 3 is a cross-sectional view of the electronic device 1 when the switch is on.
  • the terminal 8 remains stuck to the electrodes 6 and 7 even if the application of the drive voltage V is stopped, and the switch may not be turned off. is there. Such sticking of the terminals 8 is called sticking, and becomes a factor of reducing the reliability of the electronic device 1.
  • the output electrode 7 and the terminal 8 is soft, it is easy to be in close contact with other metal materials and promotes the above sticking.
  • the terminal 8 is driven by the peak voltage of the carrier wave. And the input electrode 6 may generate electrostatic attraction. Also in this case, the terminal 8 and the input electrode 6 may come into contact with each other due to the electrostatic attractive force, and the switch may not be turned off.
  • FIG. 4 is a perspective view of the electronic device 20 according to the present embodiment.
  • the electronic device 20 includes a base material 21 and a conductive film 31.
  • the base material 21 is an SOI (Silicon On On Insulator) substrate in which a silicon oxide film 23 and a silicon film 24 are formed in this order on a silicon substrate 22, and a groove 24a is formed on the surface thereof.
  • SOI Silicon On On Insulator
  • the groove 24a has a rectangular shape in plan view, and the conductive film 31 is provided inside thereof.
  • the conductive film 31 is provided so as to extend in the longitudinal direction of the groove 24 a, and is fixed to the base material 31 at the first end portion 33 and the second end portion 34.
  • the conductive film 31 is movable in the lateral direction D.
  • the first drive electrode 25 is provided at a distance from the groove 24a at a portion facing the first main surface 31a on the side of the groove 24a.
  • the first drive electrode 25 has a rectangular shape in plan view that is long in the longitudinal direction of the groove 24a.
  • a plurality of second drive electrodes 26 and a plurality of terminals 28 are provided on the side of the groove 24a facing the second main surface 31b. Among these, the terminal 28 is exposed on the side surface of the groove 24 a and can contact the conductive film 31.
  • each of the plurality of terminals 28 is electrically connected to each other by the conductor pattern 27.
  • the plurality of second drive electrodes 26 are provided at intervals from the groove 24a, and the shape in plan view is a rectangular shape that is long in the longitudinal direction of the groove 24a.
  • first electrode pad 35 is provided on the conductor pattern 27, and a second electrode pad 36 is electrically connected to the first end 33 of the conductive film 31.
  • the material of the first electrode pad 35 and the second electrode pad 36 is not particularly limited, but in the present embodiment, the first electrode pad 35 and the second electrode pad 36 are formed by patterning a gold film.
  • FIG. 5 is an enlarged perspective view of the conductive film 31 and its surroundings.
  • the size of the conductive film 31 is not particularly limited.
  • the thickness T of the conductive film 31 is about 2 ⁇ m to 3 ⁇ m, and the length X 1 of the conductive film 31 is about 500 ⁇ m to 1000 ⁇ m.
  • the height H of the conductive film 31 is about 25 ⁇ m.
  • the length X 2 in the longitudinal direction of the first drive electrode 25 is about 500 ⁇ m, and the interval W between the first drive electrode 25 and the second drive electrode 26 is about 20 ⁇ m.
  • each of the first drive electrode 25 and the second drive electrode 26 are covered with a dielectric film 37 such as a silicon nitride film, and the conductive film 31 serves as the first drive electrode 25 or the second drive electrode.
  • the dielectric film 37 can prevent an electrical short circuit with the electrode 26.
  • the tip of the terminal 28 is not covered with the dielectric film 37 and can contact the conductive film 31.
  • Each of the plurality of terminals 28 is provided one by one between the plurality of second drive electrodes 26.
  • FIG. 6 is a schematic diagram of the electronic device 20 and a driver IC 40 for driving it.
  • the driver IC 40 outputs a first drive voltage V 1 to the first drive electrode 25 and selectively outputs a second drive voltage V 2 to each of the plurality of second drive electrodes 26. Served as.
  • the conductive film 31 is always kept at the reference voltage V 0 by the driver IC 40.
  • the first drive voltage V 1 and the second drive voltage V 2 described above are both positive voltages higher than the reference voltage V 0 .
  • the reference voltage V 0 is set to the ground potential, and each of the first drive voltage V 1 and the second drive voltage V 2 is set to about 5V to 20V.
  • the conductive film 31 is movable as described above, when the conductive film 31 comes close to the first drive electrode 25 via the dielectric film 37, the conductive film 31 is interposed between the conductive film 31 and the first drive electrode 25. Capacitor C is formed. Such a capacitor C is also formed when the conductive film 31 is close to the second drive electrode 26.
  • the capacitor C Since the capacitor C has a property of passing an AC component, there is a possibility that an AC component that causes noise is transmitted from the electronic device 20 to the driver IC 40.
  • a plurality of RF blocks 44 are provided between the electronic device 20 and the driver IC 40.
  • the RF block is a resistance element having a high resistance of about 10 k ⁇ and has a function of preventing an AC component from being transmitted from the electronic device 20 to the driver IC 40.
  • the electronic device 20 by using the driver IC 40 to change the way of applying the first drive voltage V 1 and the second drive voltage V 2 , the electronic device 20 is connected to any one of the plurality of terminals 28 as follows.
  • the conductive film 31 can be brought into contact.
  • FIGS. 7A to 7C are schematic diagrams for explaining a method for driving the electronic device 20.
  • FIG. 7A is a perspective view when the first drive voltage V 1 is applied to the first drive electrode 25.
  • the second drive voltage V 2 is not applied to the second second drive electrode 26, and the potential of the second drive electrode 26 is set to the same potential as that of the conductive film 31.
  • an electrostatic attractive force is generated between the first drive electrode 25 and the conductive film 31, and an electrostatic attractive force is generated between the second drive electrode 26 and the conductive film 31 having the same potential. do not do.
  • the conductive film 31 is attracted to the first drive electrode 25, and all the terminals 28 are separated from the conductive film 31.
  • FIG. 7B is a perspective view when the second drive voltage V 2 is applied only to the two second drive electrodes 26 near the second end 34.
  • the first drive voltage V 1 is not applied to the first drive electrode 25, and the first drive electrode 25 is set to the same potential as the conductive film 31.
  • FIG. 7C is a perspective view when the second drive voltage V 2 is applied to all the drive electrodes 26. Also in this case, as in FIG. 7B, the first drive voltage V 1 is not applied to the first drive electrode 25, and the first drive electrode 25 is set to the same potential as the conductive film 31.
  • the conductive film 31 can be brought into contact with any one of the plurality of terminals. Accordingly, the electronic device 20 can be used as a switch element that electrically connects the conductive film 31 to any of the plurality of terminals 28.
  • the conductive film 31 does not stick to the terminal 28 due to sticking.
  • an RF signal superimposed on a low frequency carrier wave of about several Hz is passed through the conductive film 31, and electrostatic attraction is generated between the conductive film 31 and the second drive electrode 26 due to the peak voltage of the carrier wave. Even if it occurs, the conductive film 31 can be reliably attracted to the first drive electrode 25 side.
  • the terminal 28 and the conductive film 31 can be reliably separated from each other, and as a result, the reliability of the electronic device 20 can be improved.
  • the electronic device 20 is used as a switching element.
  • the electronic device 20 can also be used as a variable inductor as follows.
  • FIG. 8A is a schematic diagram (part 1) of the electronic device 20, and FIG. 8B is an equivalent circuit diagram thereof.
  • FIG. 8A shows a state in which the conductive film 31 is attracted to the first drive electrode 25 by the first drive voltage V 1 .
  • the conductive film 31 is separated from all the terminals 28.
  • the conductive film 31 is regarded as the first to fourth inductance components L 1 to L 4 connected in series, in this case, the first electrode pad 35 and the second electrode pad 35 This is equivalent to connecting the first to fourth inductance components L 1 to L 4 in series with the electrode pad 36.
  • FIG. 9A is a schematic diagram (part 2) of the electronic device 20, and FIG. 9B is an equivalent circuit diagram thereof.
  • the second drive voltage V 2 is applied to the two second drive electrodes 26 close to the second end portion 34, and the conductive film 31 is applied to the terminal 28 between these second drive electrodes 26. Make contact.
  • FIG. 10A is a schematic diagram (part 3) of the electronic device 20, and FIG. 10B is an equivalent circuit diagram thereof.
  • the second drive voltage V 2 is applied to the three second drive electrodes 26 close to the second end portion 34, and the conductive film 31 is applied to the terminal 28 between these second drive electrodes 26. Make contact.
  • the length of the conductive film 31 in the portion bypassed by the conductor pattern 27 becomes longer than that in the case of FIG. Therefore, as shown in FIG. 10B, the third inductance component L 3 and the fourth inductance component L 4 disappear between the first electrode pad 35 and the second electrode pad 36, and FIG. Compared to the case of a), the inductance component of the circuit can be reduced.
  • FIG. 11A is a schematic diagram (part 4) of the electronic device 20, and FIG. 11B is an equivalent circuit diagram thereof.
  • the conductive film 31 is brought into contact with all the terminals 28 by applying the second drive voltage V 2 to all the second drive electrodes 26.
  • the inductance component of the circuit is further reduced as compared with the case of FIG. 10A, and the second to the second electrode pads 36 between the first electrode pad 35 and the second electrode pad 36 as shown in FIG.
  • the fourth inductance components L 2 to L 4 are eliminated.
  • the electronic device 20 by either applying a second driving voltage V 2 to which of the plurality of second driving electrodes 26, the portion to be bypassed by the conductor pattern 27 The length of the conductive film 31 can be changed. Thereby, the inductance of a circuit can be adjusted in steps, and the electronic device 20 can be used as a variable inductor.
  • the electronic device 20 it is possible to adjust the inductance within a range of, for example, several ⁇ to 500 ⁇ .
  • the use of the electronic device 20 is not particularly limited.
  • FIG. 12 is a schematic diagram showing an example of the use of the electronic device 20.
  • the first electrode pad 35 of the electronic device 20 is electrically connected to the first high-frequency device 46, and the second electrode pad 36 of the electronic device 20 is connected to the second high-frequency device 47. To do.
  • the inductance of the electronic device 20 is set so that the impedance of the first high frequency device 46 viewed from the electronic device 20 is equal to the impedance of the second high frequency device 47 viewed from the electronic device 20 as shown in FIGS. Adjust as in 11. If it does in this way, impedance matching of the 1st high frequency equipment 46 and the 2nd high frequency equipment 47 can be aimed at, and loss of a high frequency signal between each high frequency equipment 46 and 47 can be controlled.
  • the frequency of the high-frequency signal to be impedance-matched by the electronic device 20 is not particularly limited, but it is preferable to use a high-frequency signal of about 700 MHz to 8 GHz that is widely used in the market.
  • FIGS. 16 to 19 are plan views thereof.
  • an SOI substrate having a silicon oxide film 23 and a silicon film 24 formed in this order on a silicon substrate 22 is prepared as a base material 21.
  • the thickness of the silicon substrate 22 in the base material 21 is about 525 ⁇ m, and the thickness of the silicon oxide film 23 is about 4 ⁇ m.
  • the thickness of the silicon film 24 is about 25 ⁇ m.
  • a photoresist is applied to the entire upper surface of the substrate 21, and is exposed and developed to form a first resist pattern 29.
  • the silicon film 24 is etched by dry etching, so that first to third recesses 24b to 24d are formed in the base material 21 at intervals.
  • Deep-RIE Deep-RIE having high etching anisotropy.
  • side wall protection and etching by deposits proceed alternately, and the first to third recesses 24b to 24d Each side wall can be perpendicular to the upper surface of the substrate 21.
  • FIG. 16 is a plan view after this process is completed, and FIG. 13B corresponds to a cross-sectional view taken along the line II-II in FIG.
  • a channel 24e and a fifth recess 24g communicating with the third recess 24d and a fourth recess 24f are formed by etching in this step.
  • the channel 24e corresponds to the terminal 28 (see FIG. 4), and the fifth recess 24g corresponds to the second end 34.
  • the fourth recess 24 f corresponds to the first end 33.
  • a dielectric film 37 is formed on the inner surface of each of the first to third recesses 24b to 24d and the upper surface of the silicon film 24 by a CVD method to a thickness of about 100 nm to 500 nm. Form.
  • the material of the dielectric film 37 is not particularly limited, but a film having an etching selectivity with respect to the silicon oxide film 24 is preferably formed as the dielectric film 37.
  • the silicon nitride film is formed as the dielectric film 37. .
  • a photoresist is applied on the dielectric film 37, and the second resist pattern 38 is formed by exposing and developing the photoresist.
  • the dielectric film 37 and the silicon film 24 are dry-etched by RIE using the second resist pattern 38 as a mask to form slits 24e in the silicon film 24.
  • the etching gas used in the dry etching is not particularly limited.
  • an etching gas for the silicon nitride film formed as the dielectric film 37 for example, a mixed gas of C 4 F 6 gas and O 2 gas or C 2 F 6 gas can be used.
  • the silicon film 24 is preferably etched by the above-described Deep-RIE in which SF 6 and C 4 F 8 are alternately supplied into the etching atmosphere.
  • FIG. 17 is a plan view after the process is completed, and FIG. 14A corresponds to a cross-sectional view taken along line III-III in FIG. In FIG. 17 and FIGS. 18 and 19 described later, the dielectric film 37 is omitted.
  • the slit 24e extends from the fourth recess 24f to the fifth recess 24g.
  • an adhesion film and a gold film are formed in this order as a seed layer 41 on the dielectric film 37 and on the inner surface of the slit 24e by the sputtering method.
  • the material and film thickness of the adhesion film are not particularly limited. In this embodiment, a titanium film or a chromium film having a thickness of about 10 nm is formed as the adhesion film.
  • the thickness of the gold film is about 100 nm.
  • a third resist pattern 42 is formed on the seed layer 41.
  • the third resist pattern 42 has a window 42a on each of the first to third recesses 24b to 24d and the slit 24e.
  • a metal film such as a gold film is grown in the window 42a by electrolytic plating, and each of the first to third recesses 24b to 24d and the slit 24e is embedded by the gold film.
  • the gold film embedded in the first recess 24 b is used as the first drive electrode 25, and the gold film embedded in the second recess 24 c is used as the second drive electrode 26.
  • the gold film embedded in the slit 24 e is used as the conductive film 31, and the gold film embedded in the third recess 24 d is used as the conductor pattern 27.
  • the metal film formed by electroplating in this step is not limited to the above gold film, and a metal film that has low resistance and can be easily plated, such as a copper film, may be formed.
  • FIG. 18 is a plan view after the process is completed, and FIG. 14B corresponds to a cross-sectional view taken along line IV-IV in FIG.
  • the first end portion 33 and the second end portion 34 of the conductive film 31 are formed by embedding the gold film in the fourth recess portion 24f and the fifth recess portion 24g. Is formed. Further, a plurality of terminals 28 are formed by embedding a gold film in each of the plurality of channels 24e.
  • the portion of the seed layer 41 formed on the upper surface of the dielectric film 37 is removed by ion milling using argon gas.
  • a fourth resist pattern 45 having a window 45a overlapping the conductive film 31 is obtained by applying a photoresist to the entire upper surface of the substrate 21, exposing and developing it. Form.
  • the dielectric film 37 and the silicon film 24 beside the conductive film 31 are removed by dry etching to form a groove 24 a in the base material 21.
  • the etching gas used in the dry etching is not particularly limited.
  • an etching gas for the silicon nitride film formed as the dielectric film 37 for example, a mixed gas of C 4 F 6 gas and O 2 gas or C 2 F 6 gas can be used.
  • the silicon film 24 is preferably etched by the above-described Deep-RIE in which SF 6 and C 4 F 8 are alternately supplied into the etching atmosphere.
  • FIG. 19 is a plan view after the process is completed, and FIG. 15A corresponds to a cross-sectional view taken along line VV in FIG.
  • the groove 24a has a rectangular shape that is long in the extending direction of the conductive film 31 in plan view.
  • hydrofluoric acid vapor is supplied to the silicon oxide film 23 through the groove 24a.
  • the silicon oxide film 23 under the groove 24a and the conductive film 31 is isotropically etched and removed, so that the conductive film 31 is released from the restraint of the silicon oxide film 23 and the lateral direction D of the base material 21 is removed. It becomes movable.
  • the first main surface 31 a of the conductive film 31 can be close to the first drive electrode 25, and the second main surface 31 b can be close to the second drive electrode 26.
  • the etching gas used in this step is not limited to hydrofluoric acid vapor.
  • the silicon oxide film 23 may be removed by etching with a mixed gas of C 4 F 8 gas and O 2 gas.
  • the silicon nitride film formed as the dielectric film 37 with respect to these etching gases has etching resistance. Therefore, the dielectric film 37 can be left on the side surfaces of the first drive electrode 25 and the second drive electrode 26 after the end of this step, and the conductive film 31 that is movable in the lateral direction D becomes the first drive electrode. Thus, it is possible to prevent an electrical short circuit with the 25 and the second drive electrode 26.
  • a gold film is formed on the entire upper surface of the substrate 21, and the gold film is patterned by a lift-off method to form a first electrode pad 35 and a second electrode pad 36 (see FIG. 4).
  • FIG. 20 is a perspective view of the electronic device 50 according to the present embodiment.
  • the same elements as those described in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and the description thereof is omitted below.
  • the inductances of these coils 51 may be the same, or each coil 51 may have a different inductance.
  • each of the plurality of terminals 28 is electrically connected to a connection point P between the coils 51.
  • the first electrode pad 35 and the second electrode pad 36 are electrically connected to both ends of the plurality of coils 51, respectively.
  • the driver IC 40 (FIG. 6) described in the first embodiment is used to supply the electronic device 50 with the first drive voltage V 1 , the second drive voltage V 2 , and the reference voltage V 0 . To do.
  • FIG. 21 (a) is a schematic diagram (part 1) of the electronic device 50, and FIG. 21 (b) is an equivalent circuit diagram thereof.
  • FIG. 21A shows a state in which the conductive film 31 is attracted to the first drive electrode 25 by the first drive voltage V 1 .
  • the second drive voltage V 2 is not applied to all of the plurality of second drive electrodes 26, and the potential of the second drive electrode 26 is set to the same potential as that of the conductive film 31.
  • each coil 51 is l 1 , l 2 , and l 3 in order from the second electrode pad 36, in this case, the combined inductance of each coil 51 is l 1. + l 2 + l 3
  • FIG. 22 (a) is a schematic diagram (part 2) of the electronic device 50, and FIG. 22 (b) is an equivalent circuit diagram thereof.
  • the second drive voltage V 2 is applied to the two second drive electrodes 26 close to the first electrode pad 35, and the conductive film 31 is applied to the terminal 28 between these second drive electrodes 26. Make contact.
  • first drive voltage V 1 is not applied to the first drive electrode 25, and the first drive electrode 25 is set to the same potential as the conductive film 31. This also applies to FIGS. 23 and 24 described later.
  • the coil 51 near the first electrode pad 35 is bypassed by the conductive film 31. Furthermore, since the inductance component of the conductive film 31 is sufficiently smaller than the inductance of each spiral coil 51, it can be ignored.
  • FIG. 23A is a schematic diagram (part 3) of the electronic device 50, and FIG. 23B is a schematic diagram thereof.
  • the second drive voltage V 2 is applied to the three second drive electrodes 26 close to the first electrode pads 35, and the conductive film 31 is applied to the terminals 28 between these second drive electrodes 26. Make contact.
  • FIG. 24A is a schematic diagram (part 4) of the electronic device 50, and FIG. 24B is a schematic diagram thereof.
  • the inductances l 1 , l 2 , and l 3 of all the coils 51 disappear between the first electrode pad 35 and the second electrode pad 36, and The combined inductance is substantially zero.
  • the electronic device 50 by adjusting the inductance of the circuit stepwise by either applying a second driving voltage V 2 to which of the plurality of second driving electrodes 26
  • the electronic device 50 can be used as a variable inductor.
  • the inductance of the spiral coil 51 is sufficiently larger than that of the conductive film 31, the inductance of the circuit is adjusted more than when the inductance component of the conductive film 31 is used to adjust the inductance of the circuit as in the first embodiment.
  • the adjustment range can be increased.
  • the use of the electronic device 50 is not particularly limited. However, as described with reference to FIG. 12 of the first embodiment, the electronic device 50 is used for impedance matching between the first high-frequency device 46 and the second high-frequency device 47. 50 is preferred.
  • FIGS. 25 to 26 are cross-sectional views of the electronic device according to the present embodiment during manufacture, and FIGS. 27 to 30 are plan views thereof. 25 to 30, the same elements as those described in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and the description thereof is omitted below.
  • the cross-sectional structure shown in FIG. 25A is obtained by performing the steps of FIGS. 13A to 14C described in the first embodiment.
  • the conductor pattern 27 formed in the first embodiment is not necessary.
  • the lower wiring 51a of the coil 51 is formed on the dielectric film 37 beside the second drive electrode 26 by patterning the electrolytic gold plating film by the lift-off method. To do.
  • FIG. 27 is a plan view after the completion of this step, and FIG. 25B corresponds to a cross-sectional view taken along the line VI-VI in FIG.
  • the lower wiring 51a has a spiral shape in plan view.
  • the insulating film 55 is patterned to form an upper surface of the lower wiring 51a.
  • the insulating film 55 is left only around the periphery.
  • the insulating film 55 is removed from the other lower wiring 51a while leaving the insulating film 55 on the lower wiring 51a near the second drive electrode 26.
  • a gold film is formed by electrolytic plating on the lower wiring 51a and the insulating film 55, and the gold film is patterned by a lift-off method to be connected to the lower wiring 51a.
  • the upper wiring 51b of the coil 51 is formed.
  • FIG. 28 is a plan view after the completion of this process, and FIG. 26A corresponds to a cross-sectional view taken along the line VII-VII in FIG. In FIG. 28, the dielectric film 37 and the insulating film 55 are omitted.
  • grooves 24a are formed on both main surface sides of the conductive film 31, as shown in FIG. Then, the conductive film 31 is made movable in the lateral direction of the base material 21.
  • FIG. 29 is a plan view after the completion of this step, and FIG. 26B corresponds to a cross-sectional view taken along line VIII-VIII in FIG. In FIG. 29, the dielectric film 37 and the insulating film 55 are omitted.
  • a first electrode pad 35 and a second electrode pad 36 formed by patterning a gold plating film by a lift-off method are formed on the substrate 21.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】電子デバイスとその製造方法、及び電子デバイスの駆動方法において、電子デバイスの信頼性を高めること。 【解決手段】基材２１と、基材２１に固定された第１の端部３３と第２の端部３４とを備え、第１の端部３３と第２の端部３４との間において基材２１に対して横方向に可動な導電膜３１と、基材２１において導電膜３１の第１の主面３１ａと対向する位置に設けられ、第１の駆動電圧V1が印加される第１の駆動電極２５と、基材２１において、導電膜３１の第２の主面３１ｂと対向する位置に設けられ、第２の駆動電圧V2が印加される第２の駆動電極２６と、基材２１において、導電膜３１の第２の主面３１ｂと当接可能な位置に設けられた端子２８とを有する電子デバイス２０による。

Description

電子デバイスとその製造方法、及び電子デバイスの駆動方法
　本発明は、電子デバイスとその製造方法、及び電子デバイスの駆動方法に関する。
　携帯電話等の電子機器では、搭載される電子デバイスの微細化を進めるためにMEMS（Micro Electro Mechanical Systems）技術が採用されつつある。MEMS技術で作製される電子デバイスとしては、例えば、スイッチ素子、マイクロミラー素子、および加速度センサ等がある。
　これらの電子デバイスにおいては、梁等の可動部の動きを適切に制御することにより、その信頼性を高めるのが好ましい。
特開２０１０－２２５８１０号公報 特開平１０－３２７０３７号公報
　電子デバイスとその製造方法、及び電子デバイスの駆動方法において、電子デバイスの信頼性を高めることを目的とする。
　以下の開示の一観点によれば、基材と、前記基材に固定された第１の端部と第２の端部とを備え、前記第１の端部と前記第２の端部との間において前記基材に対して横方向に可動な導電膜と、前記基材において前記導電膜の第１の主面と対向する位置に設けられ、第１の駆動電圧が印加される第１の駆動電極と、前記基材において、前記導電膜の第２の主面と対向する位置に設けられ、第２の駆動電圧が印加される第２の駆動電極と、前記基材において、前記導電膜の前記第２の主面と当接可能な位置に設けられた端子とを有する電子デバイスが提供される。
　また、その開示の別の観点によれば、基材に固定された第１の端部と第２の端部とを備え、前記第１の端部と前記第２の端部との間において前記基材に対して横方向に可動な導電膜を形成する工程と、前記基材において前記導電膜の第１の主面と対向する位置に、第１の駆動電圧が印加される第１の駆動電極を形成する工程と、前記基材において前記導電膜の第２の主面と対向する位置に、第２の駆動電圧が印加される第２の駆動電極を形成する工程と、前記基材において前記導電膜の前記第２の主面と当接可能な位置に端子を形成する工程とを有する電子デバイスの製造方法が提供される。
　そして、その開示の他の観点によれば、基材と、前記基材に固定された第１の端部と第２の端部とを備え、前記第１の端部と前記第２の端部との間において前記基材に対して横方向に可動な導電膜と、前記基材において、前記導電膜の第１の主面と対向する位置に設けられた第１の駆動電極と、前記基材において、前記導電膜の第２の主面と対向する位置に設けられた第２の駆動電極と、前記基材において、前記導電膜の前記第２の主面と当接可能な位置に設けられた端子とを備えた電子デバイスの駆動方法であって、前記第１の駆動電極に第１の駆動電圧を印加することにより、前記第１の駆動電極側に前記導電膜を引き付けて前記端子から前記導電膜を離し、前記第２の駆動電極に第２の駆動電圧を印加することにより、前記第２の駆動電極側に前記導電膜を引き付けて、前記端子と前記導電膜とを接続する電子デバイスの駆動方法が提供される。
図１は、予備的事項に係る電子デバイスの斜視図である。 図２は、図１のI－I線に沿う断面図である。 図３は、スイッチがオン状態の場合における予備的事項に係る電子デバイスの断面図である。 図４は、第１実施形態に係る電子デバイスの斜視図である。 図５は、第１実施形態に係る電子デバイスの導電膜とその周囲の拡大斜視図である。 図６は、第１実施形態に係る電子デバイスとそれを駆動するためのドライバICの模式図である。 図７（ａ）～図７（ｃ）は、第１実施形態に係る電子デバイスの駆動方法について説明するための模式図である。 図８（ａ）は第１実施形態に係る電子デバイスの模式図（その１）であり、図８（ｂ）はその等価回路図である。 図９（ａ）は第１実施形態に係る電子デバイスの模式図（その２）であり、図９（ｂ）はその等価回路図である。 図１０（ａ）は第１実施形態に係る電子デバイスの模式図（その３）であり、図１０（ｂ）はその等価回路図である。 図１１（ａ）は第１実施形態に係る電子デバイスの模式図（その４）であり、図１１（ｂ）はその等価回路図である。 図１２は、第１実施形態に係る電子デバイスの用途の一例について示す模式図である。 図１３（ａ）～図１３（ｃ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その１）である。 図１４（ａ）～図１４（ｃ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その２）である。 図１５（ａ）、（ｂ）は、第１実施形態に係る電子デバイスの製造途中の断面図（その３）である。 図１６は、第１実施形態に係る電子デバイスの製造途中の平面図（その１）である。 図１７は、第１実施形態に係る電子デバイスの製造途中の平面図（その２）である。 図１８は、第１実施形態に係る電子デバイスの製造途中の平面図（その３）である。 図１９は、第１実施形態に係る電子デバイスの製造途中の平面図（その４）である。 図２０は、第２実施形態に係る電子デバイスの斜視図である。 図２１（ａ）は第２実施形態に係る電子デバイスの模式図（その１）であり、図２１（ｂ）はその等価回路図である。 図２２（ａ）は第２実施形態に係る電子デバイスの模式図（その２）であり、図２２（ｂ）はその等価回路図である。 図２３（ａ）は第２実施形態に係る電子デバイスの模式図（その３）であり、図２３（ｂ）はその等価回路図である。 図２４（ａ）は第２実施形態に係る電子デバイスの模式図（その４）であり、図２３（ｂ）はその等価回路図である。 図２５（ａ）～（ｃ）は、第２実施形態に係る電子デバイスの製造途中の断面図（その１）である。 図２６（ａ）、（ｂ）は、第２実施形態に係る電子デバイスの製造途中の断面図（その２）である。 図２７は、第２実施形態に係る電子デバイスの製造途中の平面図（その１）である。 図２８は、第２実施形態に係る電子デバイスの製造途中の平面図（その２）である。 図２９は、第２実施形態に係る電子デバイスの製造途中の平面図（その３）である。 図３０は、第２実施形態に係る電子デバイスの製造途中の平面図（その４）である。
　本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。
　図１は、予備的事項に係る電子デバイスの斜視図である。
　この電子デバイス１は、MEMS技術により作製されたスイッチ素子であって、基材２の上に梁３、上部駆動電極４、下部駆動電極５、入力電極６、及び出力電極７を備える。
　このうち、梁３は弾性変形可能であって、その先端には端子８が設けられる。端子８は、スイッチ素子の接点として供せられ、梁３が基板２側に撓んだときに入力電極６と出力電極７の各々に当接する。
　また、入力電極６には、スイッチングの対象となるRF(Radio Frequency)信号が供給され、スイッチがオン状態のときにそのRF信号は出力電極７から出力される。
　なお、入力電極６、出力電極７、及び端子８の材料としては、他の金属と比較して電気抵抗が低い金が使用される。
　図２は、図１のI－I線に沿う断面図である。
　図２に示すように、梁３の一端は基材２に支持される。このような梁３は、片持ち梁とも呼ばれる。
　図３は、スイッチがオン状態の場合における電子デバイス１の断面図である。
　図３に示すように、スイッチをオン状態にさせるには、上部駆動電極４と下部駆動電極５との間に駆動電圧Vを印加し、上部駆動電極４と下部駆動電極５との間に静電引力を発生させる。これにより、梁３が基板２側に撓んで端子８が入力電極６と出力端子７（図１参照）の各々に当接し、入力端子６と出力端子７とが端子８を介して電気的に接続される。
　なお、スイッチをオフ状態にするには、駆動電圧Vの印加を停止することにより梁３を自身の弾性力によって元の状態に戻し、入力電極６と出力電極７の各々から端子８を離せばよい。
　ところで、上記のようにスイッチをオン状態にした場合、入力電極６と出力電極７を流れるRF信号に損失が発生するのを防止するため、各電極６、７と端子８との間の接触抵抗をなるべく低減するのが好ましい。
　そのように接触抵抗を低減する方法としては、例えば、駆動電圧Vを高めて基板２側に梁３を強く引き付ける方法がある。
　但し、このようにオン状態のときに駆動電圧Vを高めると、駆動電圧Vの印加を停止しても端子８が各電極６、７に張り付いたままとなり、スイッチがオフ状態にならないおそれがある。そのような端子８の張り付きはスティッキングと呼ばれ、電子デバイス１の信頼性を低下させる要因となる。
　特に、入力電極６、出力電極７、及び端子８の材料として使用される金は軟らかいため、他の金属材料と密着し易く、上記のスティッキングを助長してしまう。
　更に、そのようなスティッキングが発生しない場合であっても、入力電極６に入力されるRF信号が数Hz程度の低周波数の搬送波に畳重される場合には、その搬送波のピーク電圧によって端子８と入力電極６との間に静電引力が発生することがある。この場合も、その静電引力によって端子８と入力電極６とが当接してしまい、スイッチをオフ状態にできないおそれがある。
　本願発明者は、このような知見に鑑みて、以下に説明するような本実施形態に想到した。
　（第１実施形態）
　図４は、本実施形態に係る電子デバイス２０の斜視図である。
　この電子デバイス２０は、基材２１と導電膜３１とを有する。
　このうち、基材２１は、シリコン基板２２の上に酸化シリコン膜２３とシリコン膜２４とをこの順に形成してなるSOI(Silicon On Insulator)基板であって、その表面には溝２４ａが形成される。
　溝２４ａは、平面視で長方形状であり、その内側に上記の導電膜３１が設けられる。導電膜３１は、溝２４ａの長手方向に延在するように設けられ、第１の端部３３と第２の端部３４において基材３１に固定される。
　また、導電膜３１の第１の主面３１ａと第２の主面３１ｂは基材２１の横方向Dを向いているため、導電膜３１は横方向Dに可動となる。
　そして、溝２４ａの横において第１の主面３１ａと対向する部分には、第１の駆動電極２５が溝２４ａから間隔をおいて設けられる。その第１の駆動電極２５は、平面視での形状が溝２４ａの長手方向に長い長方形状である。
　また、溝２４ａの横において、第２の主面３１ｂと対向する部分には、第２の駆動電極２６と端子２８がそれぞれ複数設けられる。このうち、端子２８は、溝２４ａの側面に露出しており、導電膜３１と当接可能である。
　本実施形態では、複数の端子２８の各々は導体パターン２７によって互いに電気的に接続される。
　一方、複数の第２の駆動電極２６は、溝２４ａから間隔をおいて設けられ、平面視での形状が溝２４ａの長手方向に長い長方形状である。
　更に、導体パターン２７の上には第１の電極パッド３５が設けられると共に、導電膜３１の第１の端部３３には第２の電極パッド３６が電気的に接続される。第１の電極パッド３５と第２の電極パッド３６の材料は特に限定されないが、本実施形態では金膜をパターニングしてこれら第１の電極パッド３５と第２の電極パッド３６を形成する。
　図５は、上記の導電膜３１とその周囲の拡大斜視図である。
　導電膜３１のサイズは特に限定されない。本実施形態では、導電膜３１の厚さTを２μm～３μm程度とし、導電膜３１の長さX1を５００μm～１０００μm程度とする。また、導電膜３１の高さHは約２５μm程度である。
　そして、第１の駆動電極２５の長手方向の長さX2を約５００μmとし、第１の駆動電極２５と第２の駆動電極２６との間隔Wを約２０μmとする。
　これら第１の駆動電極２５と第２の駆動電極２６の各々の外周側面は窒化シリコン膜等の誘電体膜３７で覆われており、導電膜３１が第１の駆動電極２５や第２の駆動電極２６と電気的にショートするのを誘電体膜３７によって防止することができる。
　一方、端子２８の先端は誘電体膜３７で覆われておらず、導電膜３１と当接可能となっている。そして、複数の端子２８の各々は、複数の第２の駆動電極２６の間に一つずつ設けられる。
　図６は、電子デバイス２０とそれを駆動するためのドライバIC４０の模式図である。
　ドライバIC４０は、第１の駆動電極２５に第１の駆動電圧V1を出力すると共に、複数の第２の駆動電極２６の各々に選択的に第２の駆動電圧V2を出力する電圧供給部として供される。また、導電膜３１は、ドライバIC４０によって常に基準電圧V0に保たれる。
　そして、上記した第１の駆動電圧V1と第２の駆動電圧V2は、いずれも基準電圧V0よりも高い正の電圧である。本実施形態では、基準電圧V0を接地電位にすると共に、第１の駆動電圧V1と第２の駆動電圧V2の各々の電圧値を５V～２０V程度とする。
　ここで、上記のように導電膜３１は可動であるため、誘電体膜３７を介して導電膜３１が第１の駆動電極２５に近接すると、導電膜３１と第１の駆動電極２５との間にキャパシタCが形成される。そのようなキャパシタCは、導電膜３１が第２の駆動電極２６に近接したときにも形成される。
　キャパシタCは交流成分を通す性質があるので、電子デバイス２０からドライバIC４０にノイズの原因となる交流成分が伝達するおそれがある。
　そのようなノイズを防止するため、本実施形態では、電子デバイス２０とドライバIC４０との間に複数のRFブロック４４を設ける。RFブロックは、１０kΩ程度の高抵抗の抵抗素子であって、電子デバイス２０からドライバIC４０に交流成分が伝達するのを防止する機能を有する。
　この電子デバイス２０では、ドライバIC４０を用いて上記の第１の駆動電圧V1と第２の駆動電圧V2の印加の仕方を変えることにより、以下のようにして複数の端子２８のいずれかに導電膜３１を当接させることができる。
　次に、この電子デバイス２０の駆動方法について説明する
　図７（ａ）～図７（ｃ）は、電子デバイス２０の駆動方法について説明するための模式図である。
　図７（ａ）は、第１の駆動電極２５に第１の駆動電圧V1を印加した場合の斜視図である。なお、この例では、第２の第２の駆動電極２６には第２の駆動電圧V2を印加せず、第２の駆動電極２６の電位を導電膜３１と同電位とする。
　この場合は、第１の駆動電極２５と導電膜３１との間に静電引力が発生し、互いに同電位の第２の駆動電電極２６と導電膜３１との間には静電引力は発生しない。
　よって、導電膜３１は第１の駆動電極２５に引き付けられ、全ての端子２８が導電膜３１から離される。
　一方、図７（ｂ）は、第２の端部３４寄りの二つの第２の駆動電極２６にのみ第２の駆動電圧V2を印加した場合の斜視図である。なお、この場合は、第１の駆動電極２５には第１の駆動電圧V1を印加せず、第１の駆動電極２５を導電膜３１と同電位とする。
　このようにすると、互いに同電位の第１の駆動電極２５と導電膜３１との間には静電引力が発生しない。一方、第２の駆動電圧V2が印加されている二つの駆動電極２６と導電膜３１との間では静電引力が発生し、当該二つの駆動電極２６の間の端子２８と導電膜３１とが接続されることになる。
　また、図７（ｃ）は、全ての駆動電極２６に第２の駆動電圧V2を印加した場合の斜視図である。この場合も、図７（ｂ）におけるのと同様に、第１の駆動電極２５に第１の駆動電圧V1を印加せず、第１の駆動電極２５を導電膜３１と同電位にする。
　このように全ての駆動電極２６に第２の駆動電圧V2を印加すると、駆動電極２６の全てに導電膜３１が引き付けられ、複数の端子２８の全てに導電膜３１が接続されることになる。
　以上のように、図７（ａ）～図７（ｃ）の例では、複数の端子２８のいずれかに導電膜３１を当接させることができる。これにより、電子デバイス２０を、複数の端子２８のいずれかに導電膜３１を電気的に接続するスイッチ素子として使用することができる。
　また、複数の端子２８のいずれにも導電膜３１を電気的に接続する必要がない場合には、図７（ａ）に示したように第１の駆動電圧V1によって導電膜３１を第１の駆動電極２５に強制的に引き付ける。
　そのため、図３のように梁３の弾性力のみを利用して入力電極６から端子８を離す場合とは異なり、スティッキングによって端子２８に導電膜３１が張り付いたままとなることがない。
　この点は、端子２８と導電膜３１との接触抵抗を減らすべく第２の駆動電圧V2を高め、端子２８に導電膜３１を強く引き付けた場合に特に実益がある。
　しかも、数Hz程度の低周波数の搬送波に畳重されたRF信号を導電膜３１に流し、その搬送波のピーク電圧が原因で導電膜３１と第２の駆動電極２６との間に静電引力が生じる場合でも、導電膜３１を第１の駆動電極２５側に確実に引き付けることができる。
　これらにより、本実施形態では、端子２８と導電膜３１とを確実に離すことができ、ひいては電子デバイス２０の信頼性を高めることができる。
　上記では電子デバイス２０をスイッチ素子として使用したが、以下のように電子デバイス２０を可変インダクタとして使用することもできる。
　図８（ａ）は電子デバイス２０の模式図（その１）であり、図８（ｂ）はその等価回路図である。
　図８（ａ）の例は、第１の駆動電圧V1によって導電膜３１が第１の駆動電極２５に引き付けられた状態を示す。
　この場合は、導電膜３１は全ての端子２８から離れている。図８（ｂ）に示すように、導電膜３１を第１～第４のインダクタンス成分L1～L4が直列接続されたものとみなすと、この場合は第１の電極パッド３５と第２の電極パッド３６との間に第１～第４のインダクタンス成分L1～L4が直列に接続されたのと等価となる。
　図９（ａ）は電子デバイス２０の模式図（その２）であり、図９（ｂ）はその等価回路図である。
　この場合は、第２の端部３４寄りの二つの第２の駆動電極２６に第２の駆動電圧V2を印加し、これらの第２の駆動電極２６の間の端子２８に導電膜３１を当接させる。
　このようにすると、第２の端部３４寄りの導電膜３１の一部が導体パターン２７によってバイパスされる。そのため、図９（ｂ）に示すように、第１の電極パッド３５と第２の電極パッド３６との間において第４のインダクタンス成分L4がなくなり、図８（ａ）の場合と比較して回路のインダクタンス成分を小さくすることができる。
　図１０（ａ）は電子デバイス２０の模式図（その３）であり、図１０（ｂ）はその等価回路図である。
　この場合は、第２の端部３４寄りの三つの第２の駆動電極２６に第２の駆動電圧V2を印加し、これらの第２の駆動電極２６の間の端子２８に導電膜３１を当接させる。
　このようにすると、導体パターン２７によってバイバスされる部分の導電膜３１の長さが図９（ａ）の場合よりも長くなる。よって、図１０（ｂ）に示すように、第１の電極パッド３５と第２の電極パッド３６との間において第３のインダクタンス成分L3と第４のインダクタンス成分L4がなくなり、図９（ａ）の場合と比較して回路のインダクタンス成分を小さくすることができる。
　図１１（ａ）は電子デバイス２０の模式図（その４）であり、図１１（ｂ）はその等価回路図である。
　この場合は、第２の駆動電極２６の全てに第２の駆動電圧V2を印加することにより、全ての端子２８に導電膜３１を当接させる。
　このようにすると、図１０（ａ）の場合よりも回路のインダクタンス成分が更に減り、図１１（ｂ）のように第１の電極パッド３５と第２の電極パッド３６との間において第２～第４のインダクタンス成分L2～L4がなくなる。
　以上のように、本実施形態に係る電子デバイス２０によれば、複数の第２の駆動電極２６のどれに第２の駆動電圧V2を印加するかによって、導体パターン２７でバイパスされる部分の導電膜３１の長さを変えることができる。これにより、回路のインダクタンスを段階的に調節することができ、電子デバイス２０を可変インダクタとして使用することができる。
　その電子デバイス２０によれば、例えば、数Ω～５００Ω程度の範囲でインダクタンスを調節することが可能となる。
　電子デバイス２０の用途は特に限定されない。
　図１２は、電子デバイス２０の用途の一例について示す模式図である。
　図１２に示す例では、第１の高周波機器４６に電子デバイス２０の第１の電極パッド３５を電気的に接続し、第２の高周波機器４７に電子デバイス２０の第２の電極パッド３６を接続する。
　そして、電子デバイス２０から見た第１の高周波機器４６のインピーダンスと、電子デバイス２０から見た第２の高周波機器４７のインピーダンスが等しくなるように、電子デバイス２０のインダクタンスを上記の図８～図１１のように調整する。このようにすると、第１の高周波機器４６と第２の高周波機器４７とのインピーダンス整合を図ることができ、各高周波機器４６、４７間における高周波信号の損失を抑制できる。
　なお、電子デバイス２０によるインピーダンス整合の対象となる高周波信号の周波数は特に限定されないが、市場において広く普及している７００MHz～８GHz程度の高周波信号を使用するのが好ましい。
　次に、本実施形態に係る電子デバイス２０の製造方法について説明する。
　図１３～図１５は本実施形態に係る電子デバイス２０の製造途中の断面図であり、図１６～図１９はその平面図である。
　まず、図１３（ａ）に示すように、シリコン基板２２の上に酸化シリコン膜２３とシリコン膜２４がこの順に形成されたSOI基板を基材２１として用意する。
　その基材２１におけるシリコン基板２２の厚さは約５２５μmであり、酸化シリコン膜２３の厚さは約４μmである。また、シリコン膜２４の厚さは約２５μmである。
　次に、図１３（ｂ）に示すように、基材２１の上側全面にフォトレジストを塗布し、それを露光、現像して第１のレジストパターン２９を形成する。
　そして、第１のレジストパターン２９をマスクにしてドライエッチングによりシリコン膜２４をエッチングし、基材２１に第１～第３の凹部２４ｂ～２４ｄを互いに間隔をおいて形成する。
　そのドライエッチングとしては、エッチングの異方性が高いDeep-RIEを採用するのが好ましい。Deep-RIEでは、エッチング雰囲気中にSF6とC4F8とを交互に供給することで、堆積物による側壁保護とエッチングとが交互に進行し、第１～第３の凹部２４ｂ～２４ｄの各々の側壁を基材２１の上面に対して垂直にすることが可能となる。
　この後に、第１のレジストパターン２９は除去される。
　図１６は、本工程を終了した後の平面図であり、上記の図１３（ｂ）は図１６のII－II線に沿う断面図に相当する。
　図１６に示すように、本工程のエッチングにより、第３の凹部２４ｄに連通したチャネル２４ｅ及び第５の凹部２４ｇと、第４の凹部２４ｆが形成される。
　このうち、チャネル２４ｅは上記の端子２８（図４参照）に対応し、第５の凹部２４ｇは第２の端部３４に対応する。また、第４の凹部２４ｆは第１の端部３３に対応する。
　次に、図１３（ｃ）に示すように、第１～第３の凹部２４ｂ～２４ｄの各々の内面とシリコン膜２４の上面にCVD法により誘電体膜３７を約１００nm～５００nmの厚さに形成する。
　誘電体膜３７の材料は特に限定されないが、酸化シリコン膜２４とエッチング選択比がある膜を誘電体膜３７として形成するのが好ましく、本実施形態では窒化シリコン膜を誘電体膜３７として形成する。
　続いて、図１４（ａ）に示すように、誘電体膜３７の上にフォトレジストを塗布し、それを露光、現像して第２のレジストパターン３８を形成する。
　そして、第２のレジストパターン３８をマスクにして誘電体膜３７とシリコン膜２４とをRIEによりドライエッチングすることにより、シリコン膜２４にスリット２４ｅを形成する。
　そのドライエッチングで使用するエッチングガスは特に限定されない。誘電体膜３７として形成された窒化シリコン膜用のエッチングガスとしては、例えば、C4F6ガスとO2ガスとの混合ガス、又はC2F6ガスを使用し得る。一方、シリコン膜２４は、エッチング雰囲気中にSF6とC4F8とを交互に供給する既述のDeep-RIEによりエッチングするのが好ましい。
　この後に、第２のレジストパターン３８は除去される。
　図１７は、本工程を終了した後の平面図であり、上記の図１４（ａ）は図１７のIII－III線に沿う断面図に相当する。なお、図１７と後述の図１８及び図１９では、誘電体膜３７を省略してある。
　図１７に示すように、スリット２４ｅは、第４の凹部２４ｆから第５の凹部２４ｇに延在する。
　次に、図１４（ｂ）に示す断面構造を得るまでの工程について説明する。
　まず、誘電体膜３７の上とスリット２４ｅの内面にシード層４１として密着膜と金膜とをこの順にスパッタ法で形成する。その密着膜の材料と膜厚は特に限定されない。本実施形態では、密着膜として厚さが約１０nmのチタン膜又はクロム膜を形成する。また、金膜の厚さは約１００nm程度である。
　次いで、そのシード層４１の上に第３のレジストパターン４２を形成する。第３のレジストパターン４２は、第１～第３の凹部２４ｂ～２４ｄとスリット２４ｅの各々の上に窓４２ａを有する。
　そして、シード層４１を給電層にしながら、窓４２ａ内に金膜等の金属膜を電解めっきにより成長させ、その金膜によって第１～第３の凹部２４ｂ～２４ｄとスリット２４ｅの各々を埋め込む。
　このように第１の凹部２４ｂに埋め込まれた金膜は第１の駆動電極２５とされ、第２の凹部２４ｃに埋め込まれた金膜は第２の駆動電極２６とされる。そして、スリット２４ｅに埋め込まれた金膜は導電膜３１とされ、第３の凹部２４ｄに埋め込まれた金膜は導体パターン２７とされる。
　なお、本工程において電解めっきにより形成する金属膜は上記の金膜に限定されず、低抵抗でめっきが容易な金属膜、例えば銅膜を形成してもよい。
　この後に、第３のレジストパターン４２は除去される。
　図１８は、本工程を終了した後の平面図であり、上記の図１４（ｂ）は図１８のIV－IV線に沿う断面図に相当する。
　図１８に示すように、本工程では第４の凹部２４ｆと第５の凹部２４ｇにも上記の金膜が埋め込まれることにより、導電膜３１の第１の端部３３と第２の端部３４が形成される。更に、複数のチャネル２４ｅの各々にも金膜が埋め込まれて複数の端子２８が形成される。
　続いて、図１４（ｃ）に示すように、アルゴンガスを使用するイオンミリングにより、誘電体膜３７の上面に形成された部分のシード層４１を除去する。
　次いで、図１５（ａ）に示すように、基材２１の上側全面にフォトレジストを塗布し、それを露光、現像することにより、導電膜３１に重なる窓４５ａを備えた第４のレジストパターン４５を形成する。
　そして、第４のレジストパターン４５をマスクにしながら、導電膜３１の横の誘電体膜３７とシリコン膜２４とをドライエッチングにより除去し、基材２１に溝２４ａを形成する。
　そのドライエッチングで使用するエッチングガスは特に限定されない。誘電体膜３７として形成された窒化シリコン膜用のエッチングガスとしては、例えば、C4F6ガスとO2ガスとの混合ガス、又はC2F6ガスを使用し得る。一方、シリコン膜２４は、エッチング雰囲気中にSF6とC4F8とを交互に供給する既述のDeep-RIEによりエッチングするのが好ましい。
　その後に、第４のレジストパターン４５は除去される。
　図１９は、本工程を終了した後の平面図であり、上記の図１５（ａ）は図１９のV－V線に沿う断面図に相当する。
　図１９に示すように、溝２４ａは、平面視で導電膜３１の延在方向に長い長方形の形状を有する。
　次に、図１５（ｂ）に示すように、溝２４ａを通じて酸化シリコン膜２３にフッ酸蒸気を供給する。これにより、溝２４ａと導電膜３１の下の酸化シリコン膜２３が等方的にエッチングされて除去されるので、導電膜３１が酸化シリコン膜２３の拘束から開放されて基材２１の横方向Dに可動となる。
　その結果、導電膜３１の第１の主面３１ａが第１の駆動電極２５に近接したり、第２の主面３１ｂが第２の駆動電極２６に近接したりすることができるようになる。
　なお、本工程で使用するエッチングガスはフッ酸蒸気に限定されない。例えば、C4F8ガスとO2ガスとの混合ガスにより酸化シリコン膜２３をエッチングして除去してもよい。これらのエッチングガスに対して誘電体膜３７として形成された窒化シリコン膜はエッチング耐性がある。そのため、本工程の終了後に第１の駆動電極２５と第２の駆動電極２６の側面に誘電体膜３７を残すことができ、横方向Dに可動となった導電膜３１が第１の駆動電極２５や第２の駆動電極２６と電気的にショートするのを防止できる。
　この後は、基材２１の上側全面に金膜を形成し、その金膜をリフトオフ法でパターニングすることで第１の電極パッド３５と第２の電極パッド３６（図４参照）を形成する。
　以上により、本実施形態に係る電子デバイス２０の基本構造が完成する。
　（第２実施形態）
　図２０は、本実施形態に係る電子デバイス５０の斜視図である。なお、図２０において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
　図２０に示すように、本実施形態では、第１実施形態で説明した導体パターン２７（図４参照）に代えて、互いに直列に接続された複数の渦巻き型のコイル５１を設ける。
　これらのコイル５１のインダクタンスは同一であってもよいし、各コイル５１が異なるインダクタンスを有していてもよい。
　また、各コイル５１同士の接続点Pには、複数の端子２８の各々が電気的に接続される。そして、複数のコイル５１の両端にはそれぞれ第１の電極パッド３５と第２の電極パッド３６が電気的に接続される。
　次に、この電子デバイス５０の駆動方法について図２１～図２４を参照しながら説明する。なお、図２１～図２４において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
　また、以下では、第１実施形態で説明したドライバIC４０（図６）を使用して、電子デバイス５０に第１の駆動電圧V1、第２の駆動電圧V2、及び基準電圧V0を供給する。
　図２１（ａ）は電子デバイス５０の模式図（その１）であり、図２１（ｂ）はその等価回路図である。
　図２１（ａ）は、第１の駆動電圧V1によって導電膜３１が第１の駆動電極２５に引き付けられた状態を示す。なお、この例では、複数の第２の駆動電極２６の全てに第２の駆動電圧V2を印加せず、第２の駆動電極２６の電位を導電膜３１と同電位にしている。
　この場合は、導電膜３１は全ての端子２８から離れているため、複数のコイル５１のなかに導電膜３１でバイパスされるものがない。
　よって、図２１（ｂ）に示すように、各コイル５１のインダクタンスを第２の電極パッド３６から近い順にl1、l2、l3とすると、この場合は各コイル５１の合成インダクタンスはl1+l2+l3となる。
　図２２（ａ）は電子デバイス５０の模式図（その２）であり、図２２（ｂ）はその等価回路図である。
　この場合は、第１の電極パッド３５寄りの二つの第２の駆動電極２６に第２の駆動電圧V2を印加し、これらの第２の駆動電極２６の間の端子２８に導電膜３１を当接させる。
　なお、第１の駆動電極２５には第１の駆動電圧V1を印加せず、第１の駆動電極２５を導電膜３１と同電位にする。これについては、後述の図２３と図２４でも同様である。
　このようにすると、第１の電極パッド３５寄りのコイル５１が導電膜３１によってバイパスされる。更に、導電膜３１のインダクタンス成分は、渦巻き型の各コイル５１のインダクタンスに比べて十分に小さいため無視し得る。
　そのため、図２２（ｂ）に示すように、第１の電極パッド３５と第２の電極パッド３６の間では、バイパスされたコイル５１のインダクタンスl3が消え、各コイル５１の合成インダクタンスはl1+l2となる。
　図２３（ａ）は電子デバイス５０の模式図（その３）であり、図２３（ｂ）はその模式図である。
　この場合は、第１の電極パッド３５寄りの三つの第２の駆動電極２６に第２の駆動電圧V2を印加し、これらの第２の駆動電極２６の間の端子２８に導電膜３１を当接させる。
　このようにすると、第１の電極パッド３５寄りの二つのコイル５１が導体パターン２７によってバイパスされる。
　よって、図２３（ｂ）に示すように、第１の電極パッド３５と第２の電極パッド３６の間では、バイパスされた二つのコイル５１のインダクタンスl2、l3が消え、各コイル５１の合成インダクタンスはl1となる。
　図２４（ａ）は電子デバイス５０の模式図（その４）であり、図２４（ｂ）はその模式図である。
　この場合は、全ての第２の駆動電極２６に第２の駆動電圧V2を印加することにより、全ての端子２８に導電膜３１を当接させ、全てのコイル５１を導体パターン２７でバイパスする。
　その結果、図２４（ｂ）に示すように、第１の電極パッド３５と第２の電極パッド３６の間では全てのコイル５１のインダクタンスl1、l2、l3が消え、各コイル５１の合成インダクタンスは実質的に０となる。
　以上のように、本実施形態に係る電子デバイス５０によれば、複数の第２の駆動電極２６のどれに第２の駆動電圧V2を印加するかにより回路のインダクタンスを段階的に調節することができ、電子デバイス５０を可変インダクタとして使用することができる。
　しかも、渦巻き型のコイル５１のインダクタンスは導電膜３１のそれよりも十分に大きいため、第１実施形態のように導電膜３１自身のインダクタンス成分を利用して回路のインダクタンスを調整する場合よりもその調整幅を大きくすることが可能となる。
　更に、図２１（ａ）に示したように、コイル５１の全てを導電膜３１でバイパスする必要がない場合には、第１の駆動電圧V1によって第１の駆動電極２５側に導電膜３１を強制的に引き付けるため、各端子２８に導電膜３１が貼り付いたままになるのを防止できる。
　なお、この電子デバイス５０の用途は特に限定されないが、第１実施形態の図１２で説明したように、第１の高周波機器４６と第２の高周波機器４７とのインピーダンス整合を図るために電子デバイス５０を使用するが好適である。
　次に、この電子デバイス５０の製造方法について説明する。
　図２５～図２６は、本実施形態に係る電子デバイスの製造途中の断面図であり、図２７～図３０はその平面図である。なお、図２５～図３０において第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
　この電子デバイス５０を製造するには、第１実施形態で説明した図１３（ａ）～図１４（ｃ）の工程を行うことにより、図２５（ａ）に示す断面構造を得る。但し、本実施形態では、第１実施形態で形成した導体パターン２７は不要である。
　次に、図２５（ｂ）に示すように、第２の駆動電極２６の横の誘電体膜３７の上に、電解金めっき膜をリフトオフ法でパターニングすることによりコイル５１の下部配線５１ａを形成する。
　図２７は、本工程を終了後の平面図であり、上記の図２５（ｂ）は図２７のVI－VI線に沿う断面図に相当する。
　図２７に示すように、下部配線５１ａは、平面視で渦巻き状の形状を有する。
　続いて、図２５（ｃ）に示すように、基材２１の上側全面に絶縁膜５５としてCVD法により酸化シリコン膜を形成した後、その絶縁膜５５をパターニングすることにより、下部配線５１ａの上とその周囲にのみ絶縁膜５５を残す。
　そして、再び絶縁膜５５をパターニングすることにより、第２の駆動電極２６寄りの下部配線５１ａ上に絶縁膜５５を残しつつ、これ以外の下部配線５１ａの上から絶縁膜５５を除去する。
　そして、図２６（ａ）に示すように、下部配線５１ａと絶縁膜５５の上に電解めっきにより金膜を形成し、その金膜をリフトオフ法でパターニングすることにより、下部配線５１ａと接続されたコイル５１の上部配線５１ｂを形成する。
　図２８は、本工程を終了後の平面図であり、上記の図２６（ａ）は図２８のVII－VII線に沿う断面図に相当する。なお、図２８では誘電体膜３７と絶縁膜５５を省略してある。
　この後は、第１実施形態で説明した図１５（ａ）、（ｂ）の工程を行うことにより、図２６（ｂ）に示すように、導電膜３１の両主面側に溝２４ａを形成し、基材２１の横方向に導電膜３１を可動にする。
　図２９は、本工程を終了後の平面図であり、上記の図２６（ｂ）は図２９のVIII－VIII線に沿う断面図に相当する。なお、図２９では誘電体膜３７と絶縁膜５５を省略してある。
　この後は、図３０に示すように、金めっき膜をリフトオフ法でパターニングしてなる第１の電極パッド３５と第２の電極パッド３６とを基材２１の上に形成する。
　以上により、本実施形態に係る電子デバイス５０の基本構造が完成する。
                                                                                

Claims (20)

  1. 基材と、
    　前記基材に固定された第１の端部と第２の端部とを備え、前記第１の端部と前記第２の端部との間において前記基材に対して横方向に可動な導電膜と、
    　前記基材において前記導電膜の第１の主面と対向する位置に設けられ、第１の駆動電圧が印加される第１の駆動電極と、
    　前記基材において、前記導電膜の第２の主面と対向する位置に設けられ、第２の駆動電圧が印加される第２の駆動電極と、
    　前記基材において、前記導電膜の前記第２の主面と当接可能な位置に設けられた端子と、
    　を有することを特徴とする電子デバイス。
  2. 前記第２の駆動電極と前記端子がそれぞれ複数設けられ、
    　複数の前記第２の駆動電極の各々の間に前記端子が一つずつ設けられたことを特徴とする請求項１に記載の電子デバイス。
  3. 前記基材に、複数の前記端子と電気的に接続された導体パターンが設けられたことを特徴とする請求項２に記載の電子デバイス。
  4. 互いに直列に接続された複数のコイルを更に有し、
    　複数の前記コイル同士の接続点に、複数の前記端子の各々が電気的に接続されたことを特徴とする請求項２に記載の電子デバイス。
  5. 前記コイルは、平面視で渦巻き状であることを特徴とする請求項４に記載の電子デバイス。
  6. 前記第１の駆動電極に前記第１の駆動電圧を供給すると共に、複数の前記第２の駆動電極の各々に選択的に前記第２の駆動電圧を供給する電圧供給部を更に有することを特徴とする請求項２に記載の電子デバイス。
  7. 前記第１の駆動電極と前記電圧供給部との間、及び、複数の前記第２の駆動電極と前記電圧供給部との間に、RF(Radio Frequency)ブロックが設けられたことを特徴とする請求項６に記載の電子デバイス。
  8. 前記第１の駆動電極と前記第２の駆動電極の各々の外周側面を覆う誘電体膜を更に有することを特徴とする請求項１に記載の電子デバイス。
  9. 前記基材に平面視で長方形状の溝が形成され、該溝の内側に、該溝の長手方向に沿って前記導電膜が設けられたことを特徴とする請求項１に記載の電子デバイス。
  10. 前記第１の駆動電極は、前記溝から間隔をおいて設けられたことを特徴とする請求項９に記載の電子デバイス。
  11. 前記第２の駆動電極は、前記溝から間隔をおいて設けられることを特徴とする請求項９に記載の電子デバイス。
  12. 前記端子は、前記溝の側面から露出することを特徴とする請求項９に記載の電子デバイス。
  13. 基材に固定された第１の端部と第２の端部とを備え、前記第１の端部と前記第２の端部との間において前記基材に対して横方向に可動な導電膜を形成する工程と、
    　前記基材において前記導電膜の第１の主面と対向する位置に、第１の駆動電圧が印加される第１の駆動電極を形成する工程と、
    　前記基材において前記導電膜の第２の主面と対向する位置に、第２の駆動電圧が印加される第２の駆動電極を形成する工程と、
    　前記基材において前記導電膜の前記第２の主面と当接可能な位置に端子を形成する工程と、
    　を有することを特徴とする電子デバイスの製造方法。
  14. シリコン基板の上に酸化シリコン膜とシリコン膜とを順に形成してなるSOI(Silicon On Insulator)基板の前記シリコン膜に、第１の凹部と第２の凹部を互いに間隔をおいて形成する工程と、
    　前記第１の凹部と前記第２の凹部の間の前記シリコン膜にスリットを形成する工程と、
    　前記第１の凹部、前記第２の凹部、及び前記スリットの各々に金属膜を埋め込む工程とを更に有し、
    　前記第１の駆動電極を形成する工程は、前記第１の凹部に埋め込まれた部分の前記金属膜を前記第１の駆動電極とすることにより行われ、
    　前記第２の駆動電極を形成する工程は、前記第２の凹部に埋め込まれた部分の前記金属膜を前記第２の駆動電極とすることにより行われ、
    　前記導電膜を形成する工程は、前記スリットに埋め込まれた部分の前記金属膜を前記導電膜とすることにより行われることを特徴とする請求項１３に記載の電子デバイスの製造方法。
  15. 前記導電膜の横の前記シリコン膜を除去することにより、前記基材に溝を形成する工程と、
    　前記溝と前記導電膜の各々の下の前記酸化シリコン膜を除去することにより、前記導電膜を前記基材の横方向に可動にする工程とを更に有することを特徴とする請求項１４に記載の電子デバイスの製造方法。
  16. 基材と、
    　前記基材に固定された第１の端部と第２の端部とを備え、前記第１の端部と前記第２の端部との間において前記基材に対して横方向に可動な導電膜と、
    　前記基材において、前記導電膜の第１の主面と対向する位置に設けられた第１の駆動電極と、
    　前記基材において、前記導電膜の第２の主面と対向する位置に設けられた第２の駆動電極と、
    　前記基材において、前記導電膜の前記第２の主面と当接可能な位置に設けられた端子とを備えた電子デバイスの駆動方法であって、
    　前記第１の駆動電極に第１の駆動電圧を印加することにより、前記第１の駆動電極側に前記導電膜を引き付けて前記端子から前記導電膜を離し、
    　前記第２の駆動電極に第２の駆動電圧を印加することにより、前記第２の駆動電極側に前記導電膜を引き付けて、前記端子と前記導電膜とを接続することを特徴とする電子デバイスの駆動方法。
  17. 前記第２の駆動電極と前記端子の各々を間隔をおいて複数設け、
    　複数の第２の駆動電極のいずれかに選択的に前記第２の駆動電圧を印加することにより、複数の端子のいずれかと前記導電膜とを接続することを特徴とする請求項１６に記載の電子デバイスの駆動方法。
  18. 複数の前記端子と電気的に接続された導体パターンが前記基材に設けられ、
    　前記第２の駆動電圧の印加で前記端子に前記導電膜を接続し、該導電膜の一部を前記導体パターンでバイパスすることにより、前記第１の端部と前記第２の端部との間のインダクタンスを調節することを特徴とする請求項１７に記載の電子デバイスの駆動方法。
  19. 互いに直列に接続された複数のコイルを更に有すると共に、複数の前記コイル同士の接続点に複数の前記端子の各々が電気的に接続され、
    　前記第２の駆動電圧の印加によって複数の前記端子のいずれかを前記導電膜に接続することにより、複数の前記コイルのいずれかを前記導電膜でバイパスし、複数の前記コイルの合成インダクタンスを調節することを特徴とする請求項１７に記載の電子デバイスの駆動方法。
  20. 前記第１の駆動電圧と前記第２の駆動電圧は、前記導電膜の電位よりも高いことを特徴とする請求項１６に記載の電子デバイスの駆動方法。
                                                                                    
PCT/JP2011/062716 2011-06-02 2011-06-02 電子デバイスとその製造方法、及び電子デバイスの駆動方法 WO2012164725A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201180069268.5A CN103430272B (zh) 2011-06-02 2011-06-02 电子器件及其制造方法、电子器件的驱动方法
JP2013517780A JP5637308B2 (ja) 2011-06-02 2011-06-02 電子デバイスとその製造方法、及び電子デバイスの駆動方法
PCT/JP2011/062716 WO2012164725A1 (ja) 2011-06-02 2011-06-02 電子デバイスとその製造方法、及び電子デバイスの駆動方法
US13/968,809 US9221672B2 (en) 2011-06-02 2013-08-16 Electronic device, method of manufacturing the electronic device, and method of driving the electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/062716 WO2012164725A1 (ja) 2011-06-02 2011-06-02 電子デバイスとその製造方法、及び電子デバイスの駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/968,809 Continuation US9221672B2 (en) 2011-06-02 2013-08-16 Electronic device, method of manufacturing the electronic device, and method of driving the electronic device

Publications (1)

Publication Number Publication Date
WO2012164725A1 true WO2012164725A1 (ja) 2012-12-06

Family

ID=47258610

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/062716 WO2012164725A1 (ja) 2011-06-02 2011-06-02 電子デバイスとその製造方法、及び電子デバイスの駆動方法

Country Status (4)

Country Link
US (1) US9221672B2 (ja)
JP (1) JP5637308B2 (ja)
CN (1) CN103430272B (ja)
WO (1) WO2012164725A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105228946A (zh) * 2013-03-15 2016-01-06 维斯普瑞公司 致动器板分割以及控制装置和方法
JP2020530207A (ja) * 2017-08-07 2020-10-15 デピュイ・シンセス・プロダクツ・インコーポレイテッド Ｍｒｉに対して安全な折り畳み式コイルアセンブリ
DE112013006479B4 (de) 2013-03-14 2023-03-16 Intel Corporation Mechanische Schaltvorrichtung auf Nanodrahtbasis

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101964980B1 (ko) * 2017-07-31 2019-08-13 주식회사 케이비켐 액추에이터 코일 구조체 및 그 제조방법
US11640891B2 (en) * 2020-10-29 2023-05-02 Qorvo Us, Inc. Mems switch with multiple pull-down electrodes between terminal electrodes

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001084884A (ja) * 1999-07-13 2001-03-30 Trw Inc 平面エアブリッジｍｅｍｓスイッチ
JP2004111360A (ja) * 2002-07-26 2004-04-08 Matsushita Electric Ind Co Ltd スイッチ
JP2005209625A (ja) * 2003-12-22 2005-08-04 Matsushita Electric Ind Co Ltd Ｍｅｍｓスイッチ
JP2006120449A (ja) * 2004-10-21 2006-05-11 Fujitsu Component Ltd 静電リレー
JP2008041589A (ja) * 2006-08-10 2008-02-21 Hirose Electric Co Ltd 高周波スイッチ
JP2008059865A (ja) * 2006-08-30 2008-03-13 Kagoshima Univ Ｍｅｍｓスイッチ及び携帯無線端末機器

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10327037A (ja) 1997-05-22 1998-12-08 Kokusai Electric Co Ltd 無線通信機の整合回路用可変コイル
US6236491B1 (en) * 1999-05-27 2001-05-22 Mcnc Micromachined electrostatic actuator with air gap
US6307452B1 (en) * 1999-09-16 2001-10-23 Motorola, Inc. Folded spring based micro electromechanical (MEM) RF switch
US6396368B1 (en) * 1999-11-10 2002-05-28 Hrl Laboratories, Llc CMOS-compatible MEM switches and method of making
US6496351B2 (en) * 1999-12-15 2002-12-17 Jds Uniphase Inc. MEMS device members having portions that contact a substrate and associated methods of operating
US6229684B1 (en) * 1999-12-15 2001-05-08 Jds Uniphase Inc. Variable capacitor and associated fabrication method
SE0101182D0 (sv) * 2001-04-02 2001-04-02 Ericsson Telefon Ab L M Micro electromechanical switches
GB0122752D0 (en) * 2001-09-21 2001-11-14 Koninkl Philips Electronics Nv A micromechanical switch and method of manufacturing the same
GB0123801D0 (en) * 2001-10-04 2001-11-21 Koninkl Philips Electronics Nv A micromechanical switch and method of manufacturing the same
JP3709847B2 (ja) * 2002-01-23 2005-10-26 株式会社村田製作所 静電型アクチュエータ
EP1343190A3 (en) * 2002-03-08 2005-04-20 Murata Manufacturing Co., Ltd. Variable capacitance element
CN100490044C (zh) * 2002-07-26 2009-05-20 松下电器产业株式会社 开关
US7463125B2 (en) * 2002-09-24 2008-12-09 Maxim Integrated Products, Inc. Microrelays and microrelay fabrication and operating methods
SE0302437D0 (sv) * 2003-09-09 2003-09-09 Joachim Oberhammer Film actuator based RF MEMS switching circuits
US7189934B2 (en) * 2003-11-13 2007-03-13 Honeywell International Inc. Self-healing liquid contact switch
CN1875446A (zh) * 2003-12-22 2006-12-06 松下电器产业株式会社 微机电系统开关
US7960804B1 (en) * 2004-05-24 2011-06-14 The United States of America as respresented by the Secretary of the Air Force Latching zip-mode actuated mono wafer MEMS switch
US7977137B1 (en) * 2004-05-24 2011-07-12 The United States Of America As Represented By The Secretary Of The Air Force Latching zip-mode actuated mono wafer MEMS switch method
US7319580B2 (en) * 2005-03-29 2008-01-15 Intel Corporation Collapsing zipper varactor with inter-digit actuation electrodes for tunable filters
KR100612893B1 (ko) * 2005-04-08 2006-08-14 삼성전자주식회사 트라이 스테이트 ｒｆ 스위치
US7321275B2 (en) * 2005-06-23 2008-01-22 Intel Corporation Ultra-low voltage capable zipper switch
US7602261B2 (en) * 2005-12-22 2009-10-13 Intel Corporation Micro-electromechanical system (MEMS) switch
JP2010225810A (ja) 2009-03-23 2010-10-07 Yamaha Corp 可変抵抗および擬似インダクタ
US8363380B2 (en) * 2009-05-28 2013-01-29 Qualcomm Incorporated MEMS varactors
KR20130109166A (ko) * 2010-10-29 2013-10-07 더 리젠츠 오브 더 유니버시티 오브 캘리포니아 자기적으로 작동되는 라미네이트 내 마이크로 전자 기계 커패시터 스위치
CN103843089B (zh) * 2011-10-19 2016-09-21 富士通株式会社 具有可动电极的可动电气设备
US8693242B2 (en) * 2012-02-16 2014-04-08 Elwha Llc Nanotube based nanoelectromechanical device
US9362074B2 (en) * 2013-03-14 2016-06-07 Intel Corporation Nanowire-based mechanical switching device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001084884A (ja) * 1999-07-13 2001-03-30 Trw Inc 平面エアブリッジｍｅｍｓスイッチ
JP2004111360A (ja) * 2002-07-26 2004-04-08 Matsushita Electric Ind Co Ltd スイッチ
JP2005209625A (ja) * 2003-12-22 2005-08-04 Matsushita Electric Ind Co Ltd Ｍｅｍｓスイッチ
JP2006120449A (ja) * 2004-10-21 2006-05-11 Fujitsu Component Ltd 静電リレー
JP2008041589A (ja) * 2006-08-10 2008-02-21 Hirose Electric Co Ltd 高周波スイッチ
JP2008059865A (ja) * 2006-08-30 2008-03-13 Kagoshima Univ Ｍｅｍｓスイッチ及び携帯無線端末機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013006479B4 (de) 2013-03-14 2023-03-16 Intel Corporation Mechanische Schaltvorrichtung auf Nanodrahtbasis
CN105228946A (zh) * 2013-03-15 2016-01-06 维斯普瑞公司 致动器板分割以及控制装置和方法
EP2969912A4 (en) * 2013-03-15 2016-11-09 Wispry Inc DEVICES AND METHODS FOR CONTROLLING AND SEPARATING ACTUATOR PLATES
US10125008B2 (en) 2013-03-15 2018-11-13 Wispry, Inc. Actuator plate partitioning and control devices and methods
US11124410B2 (en) 2013-03-15 2021-09-21 Wispry, Inc. Actuator plate partitioning and control devices and methods
JP2020530207A (ja) * 2017-08-07 2020-10-15 デピュイ・シンセス・プロダクツ・インコーポレイテッド Ｍｒｉに対して安全な折り畳み式コイルアセンブリ
JP7258848B2 (ja) 2017-08-07 2023-04-17 デピュイ・シンセス・プロダクツ・インコーポレイテッド Ｍｒｉに対して安全な折り畳み式コイルアセンブリ
AU2018313692B2 (en) * 2017-08-07 2023-06-01 Depuy Synthes Products, Inc Folded MRI safe coil assembly

Also Published As

Publication number Publication date
US9221672B2 (en) 2015-12-29
CN103430272A (zh) 2013-12-04
JPWO2012164725A1 (ja) 2014-07-31
US20130335122A1 (en) 2013-12-19
CN103430272B (zh) 2015-12-02
JP5637308B2 (ja) 2014-12-10

Similar Documents

Publication Publication Date Title
KR100681780B1 (ko) 마이크로 스위칭 소자
KR100718177B1 (ko) 가변 인덕터
JP5637308B2 (ja) 電子デバイスとその製造方法、及び電子デバイスの駆動方法
EP1391906B1 (en) Electrostatic RF mems switches
US20060017533A1 (en) Diaphragm activated micro-electromechanical switch
JP2001076605A (ja) 集積型マイクロスイッチおよびその製造方法
JP2008182134A (ja) 可変キャパシタ
JP2008541420A (ja) 統合減結合コンデンサを有する容量性ｒｆ−ｍｅｍｓ装置
JP2005293918A (ja) マイクロスイッチング素子およびマイクロスイッチング素子製造方法
US8901709B2 (en) Electrical device having movable electrode
JP2008146939A (ja) マイクロスイッチング素子
KR100958503B1 (ko) 마이크로 스위칭 소자 및 마이크로 스위칭 소자 제조 방법
US7202763B2 (en) Micro-electromechanical switching device
CN107077999B (zh) 开关装置和电子设备
KR101397323B1 (ko) 전자 디바이스와 그 제조 방법
JP2006252956A (ja) マイクロマシンスイッチ及び電子機器
US20070116406A1 (en) Switch
US20140191616A1 (en) Mems switch
JP2007207487A (ja) マイクロスイッチング素子およびマイクロスイッチング素子製造方法
JP2008177074A (ja) マイクロスイッチング素子
JP2008166593A (ja) Ｍｅｍｓインダクタ、ｍｅｍｓ共振回路およびｍｅｍｓインダクタの製造方法
JP2009212541A (ja) 可変キャパシタ
JP2010123353A (ja) Ｍｅｍｓスイッチ
JP2011258853A (ja) 可変インダクタ装置
JP2007214039A (ja) マイクロマシンスイッチ及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11866993

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013517780

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11866993

Country of ref document: EP

Kind code of ref document: A1