JP2011258853A - 可変インダクタ装置 - Google Patents
可変インダクタ装置 Download PDFInfo
- Publication number
- JP2011258853A JP2011258853A JP2010133664A JP2010133664A JP2011258853A JP 2011258853 A JP2011258853 A JP 2011258853A JP 2010133664 A JP2010133664 A JP 2010133664A JP 2010133664 A JP2010133664 A JP 2010133664A JP 2011258853 A JP2011258853 A JP 2011258853A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- electrode
- variable inductor
- movable plate
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】挿入損失やサイズ、コストを低減でき、全体としてのインダクタンスを大きくすることが容易な可変インダクタ装置を提供する。
【解決手段】可変インダクタ装置1は、下基板2Aと、巻線コイル3A,3Bと、可動板4と、上駆動電極6Aとを備える。巻線コイル3A,3Bは、下基板2A上に形成された導体薄膜から形成され互いに直列に接続される。可動板4は前記導体薄膜から形成され、下基板2Aに対して近接または離間する配置に変位可能である。上駆動電極6Aは、可動板4に対向するように支持され。可動板4と上駆動電極6Aとは巻線コイル3Aに対して並列に接続されるスイッチングキャパシタを形成する。
【選択図】 図1
【解決手段】可変インダクタ装置1は、下基板2Aと、巻線コイル3A,3Bと、可動板4と、上駆動電極6Aとを備える。巻線コイル3A,3Bは、下基板2A上に形成された導体薄膜から形成され互いに直列に接続される。可動板4は前記導体薄膜から形成され、下基板2Aに対して近接または離間する配置に変位可能である。上駆動電極6Aは、可動板4に対向するように支持され。可動板4と上駆動電極6Aとは巻線コイル3Aに対して並列に接続されるスイッチングキャパシタを形成する。
【選択図】 図1
Description
この発明は、インダクタンスを切り替え可能な可変インダクタ装置に関するものである。
従来、可変インダクタとして磁束の制御によってインダクタンスを切り替えるものが利用されることがある(特許文献1参照。)。磁束の制御を行う可変インダクタは、インダクタと、磁束をシールドするシールド手段を備え、シールド手段の移動や導電率の変更により、インダクタの磁束を制御していた。このような構成の場合、実際に制御されるインダクタンスの可変比が極めて小さく、例えば特許文献1の構成で104%程度であり、極めて限られた用途にしか可変インダクタを使用することができなかった。
また、可変インダクタでは、MEMSアクチュエータを用いてインダクタンスの切り替えを行うこともある(特許文献2参照)。具体的には、MEMSアクチュエータを利用した可変キャパシタをインダクタと並列に設け、可変キャパシタの容量変更により回路全体としてのインダクタンスを変更することがある。
また、可変インダクタでは、MEMSアクチュエータを用いてインダクタンスの切り替えを行うこともある(特許文献2参照)。具体的には、MEMSアクチュエータを利用した可変キャパシタをインダクタと並列に設け、可変キャパシタの容量変更により回路全体としてのインダクタンスを変更することがある。
可変比が高い可変インダクタとしては、インダクタと並列に可変キャパシタを設ける回路構成を採用することが実用的であるが、従来の可変インダクタは、インダクタ素子と可変キャパシタ素子とを接続配線を用いて並列接続して成る可変インダクタ回路として構成されていて、回路サイズや回路コストが高く、また低損失な可変インダクタを構成することが困難であった。
その上、従来の可変インダクタは、インダクタ素子と可変キャパシタ素子とを並列接続する構成であるため、インダクタ素子自身のインダクタンスに比べて回路全体としてのインダクタンスは低減したものになり、回路全体としてのインダクタンスを大きくするためには、インダクタンスの大きなインダクタ素子を利用する必要があり、この点でも小型化に不利であった。
そこで本発明の目的は、挿入損失やサイズ、コストを低減でき、全体としてのインダクタンスを大きくすることが容易な可変インダクタ装置を提供することにある。
この発明の可変インダクタ装置は、支持板と、前記支持板上に形成される導体薄膜から形成され互いに直列に接続される第1のインダクタおよび第2のインダクタと、前記導体薄膜から形成される第1の容量形成電極と、前記第1の容量形成電極に対向するように支持される第2の容量形成電極と、を備え、前記第1の容量形成電極と前記第2の容量形成電極とが前記第2のインダクタに対して並列に接続したスイッチングキャパシタを形成する構成である。
この構成では、支持板に設ける導体薄膜を利用して第1のインダクタと第2のインダクタと第1の容量形成電極とを設けるので、一つのパッケージ構造として可変インダクタ装置を構成することが可能で、パッケージ全体としての挿入損失やサイズ、コストを低減できる。
さらには、第1の容量形成電極と第2の容量形成電極とが形成するスイッチングキャパシタを、第2のインダクタに並列に接続するので、このスイッチングキャパシタをオフ状態にすると、全体としてのインダクタンスが2つのインダクタの合成インダクタンスと略同値となり、スイッチングキャパシタをオン状態にすると、全体としてのインダクタンスが第1のインダクタのインダクタンスと略同値となる。これにより、従来の回路構成と同程度のサイズであっても、装置全体としてのインダクタンスの最大値を大きくすることが可能になる。
さらには、第1の容量形成電極と第2の容量形成電極とが形成するスイッチングキャパシタを、第2のインダクタに並列に接続するので、このスイッチングキャパシタをオフ状態にすると、全体としてのインダクタンスが2つのインダクタの合成インダクタンスと略同値となり、スイッチングキャパシタをオン状態にすると、全体としてのインダクタンスが第1のインダクタのインダクタンスと略同値となる。これにより、従来の回路構成と同程度のサイズであっても、装置全体としてのインダクタンスの最大値を大きくすることが可能になる。
なお、スイッチングキャパシタは、前記第2のインダクタのインピーダンスよりも大きなインピーダンスと小さなインピーダンスとに切り替えることで、オフ状態とオン状態とが切り替わる構成である。
また、第1の容量形成電極は、支持板から近接または離間可能に、前記導体薄膜から形成される梁状導体を介して支持板に支持されるとともに、前記梁状導体を介して前記第1のインダクタと前記第2のインダクタとの間に挿入され、第2の容量形成電極との間に印加されるDC電圧の切り替えにより前記支持板への近接状態または離間状態が切り替わる、と好適である。
従来構成では、RF信号により発生する静電引力によるセルフアクチュエーション(自己駆動)がMEMSの適正動作を妨げることがあり、可変インダクタを電圧振幅の大きな高周波回路に用いることが難しかった。一方、本構成によれば、DC電圧の切り替えにより容量形成電極対が近接状態または離間状態に切り替わり、容量値が2値に切り替わるため、セルフアクチュエーションに対抗する剛性を梁状導体に持たせてセルフアクチュエーション(自己駆動)を抑制し、DC電圧を高電圧にして容量形成電極対を適正動作させることが可能になる。
また、第1のインダクタのインダクタンスは、第2のインダクタのインダクタンスよりも小さいと好適である。
この構成により、装置全体としてのインダクタンスの最小値を小さく、最大値を大きくでき、可変インダクタ装置のインダクタンス可変比をより大きくすることができる。
この発明によれば、一つのパッケージ構造として可変インダクタ装置を構成することが可能で、パッケージ全体としての挿入損失やサイズ、コストを低減できる。
さらには、第1の容量形成電極と第2の容量形成電極とが形成するスイッチングキャパシタのオフ状態とオン状態とを切り替えることで、可変インダクタ装置全体としてのインダクタンスを2つのインダクタの合成インダクタンス、または、第1のインダクタのインダクタンス、と略同値にでき、従来の回路構成よりもインダクタンスの最大値を大きくすることが可能になる。
さらには、第1の容量形成電極と第2の容量形成電極とが形成するスイッチングキャパシタのオフ状態とオン状態とを切り替えることで、可変インダクタ装置全体としてのインダクタンスを2つのインダクタの合成インダクタンス、または、第1のインダクタのインダクタンス、と略同値にでき、従来の回路構成よりもインダクタンスの最大値を大きくすることが可能になる。
本発明の実施形態に係る可変インダクタ装置の構成例について図1〜5を参照して説明する。
図1は実施形態に係る可変インダクタ装置1の構成を示す図である。図1(C)は可変インダクタ装置1の平面断面図であり、図1(A)は可変インダクタ装置1の図1(C)に図示するA−A’ラインに沿った断面図、図1(B)は可変インダクタ装置1の図1(C)に図示するB−B’ラインに沿った断面図である。
図1は実施形態に係る可変インダクタ装置1の構成を示す図である。図1(C)は可変インダクタ装置1の平面断面図であり、図1(A)は可変インダクタ装置1の図1(C)に図示するA−A’ラインに沿った断面図、図1(B)は可変インダクタ装置1の図1(C)に図示するB−B’ラインに沿った断面図である。
可変インダクタ装置1は、支持板である下基板2Aと上基板2Bと枠体2Cとから成る筐体の内部に、第2のインダクタである巻線コイル3A、第1のインダクタである巻線コイル3B、第1の容量形成電極である可動板4、梁状導体5A,5B、第2の容量形成電極である上駆動電極6A、上駆動電極6B、下駆動電極7、上誘電体部8A,8B、下誘電体部9、および、柱状導体10A,10Bを備え、筐体の上側外面に外面電極11を備える。
下基板2Aおよび上基板2Bはガラス基板である。枠体2Cは金属積層膜で構成している。
巻線コイル3A,3Bは下基板2Aの上面に渦状に旋回して積層形成された導体線路であり、それぞれインダクタンスLA,LBとして機能する。柱状導体10Aは巻線コイル3Aの内側端部から上方に延設されていて第1の信号端子として用いる外面電極11に導通している。柱状導体10Bは巻線コイル3Bの内側端部から上方に延設されていて第2の信号端子として用いる外面電極11に導通している。梁状導体5Aは巻線コイル3Aの外側端部と可動板4との間を導通する導体線路である。梁状導体5Bは巻線コイル3Bの外側端部と可動板4との間を導通する導体線路である。可動板4は梁状導体5A,5Bによって下基板2Aおよび上基板2Bから離間して支持される容量形成電極であり、可動板4および梁状導体5A,5Bは全体として両持ち梁構造となっている。梁状導体5A,5Bと巻線コイル3A,3Bとの接続部分は両持ち梁構造のアンカー部となっている。
巻線コイル3A,3Bは下基板2Aの上面に渦状に旋回して積層形成された導体線路であり、それぞれインダクタンスLA,LBとして機能する。柱状導体10Aは巻線コイル3Aの内側端部から上方に延設されていて第1の信号端子として用いる外面電極11に導通している。柱状導体10Bは巻線コイル3Bの内側端部から上方に延設されていて第2の信号端子として用いる外面電極11に導通している。梁状導体5Aは巻線コイル3Aの外側端部と可動板4との間を導通する導体線路である。梁状導体5Bは巻線コイル3Bの外側端部と可動板4との間を導通する導体線路である。可動板4は梁状導体5A,5Bによって下基板2Aおよび上基板2Bから離間して支持される容量形成電極であり、可動板4および梁状導体5A,5Bは全体として両持ち梁構造となっている。梁状導体5A,5Bと巻線コイル3A,3Bとの接続部分は両持ち梁構造のアンカー部となっている。
上駆動電極6Aは上基板2Bの下面に積層形成された長方形状の容量形成電極であり、一端が可動板4に対向し、他端が柱状導体10Aに導通する。上誘電体部8Aは上駆動電極6Aの下面に積層形成された誘電体膜であり、上駆動電極6Aと可動板4との対向する領域に設けられている。
上駆動電極6Bは上基板2Bの下面に積層形成された容量形成電極であり、上駆動電極6Aの両脇に配置されて可動板4に対向する。これらの上駆動電極6Bは第1の駆動電圧端子として用いる図示しない外面電極に接続する。上誘電体部8Bは上駆動電極6Bの下面に可動板4と対向して積層形成する。
下駆動電極7は下基板2Aの上面に積層形成された容量形成電極であり、可動板4を介して前述の上駆動電極6Bに対向する位置に配置される。これらの下駆動電極7は第2の駆動電圧端子として用いる図示しない外面電極に接続する。下誘電体部9は下駆動電極7の上面に可動板4と対向して積層形成する。
図2は、可変インダクタ装置1の等価回路と、可変インダクタ装置1の駆動回路との接続構成例を説明する回路図である。
可変インダクタ装置1は前述の巻線コイル3AによるインダクタンスLAと、巻線コイル3BによるインダクタンスLBとを第1の信号端子RF−INと第2の信号端子RF−OUTの間に直列に接続し、前述の可動板4と上駆動電極6Aと上誘電体部8AとによるスイッチングキャパシタのキャパシタンスCRFをインダクタンスLAに対して並列に接続した構成である。
可変インダクタ装置1は前述の巻線コイル3AによるインダクタンスLAと、巻線コイル3BによるインダクタンスLBとを第1の信号端子RF−INと第2の信号端子RF−OUTの間に直列に接続し、前述の可動板4と上駆動電極6Aと上誘電体部8AとによるスイッチングキャパシタのキャパシタンスCRFをインダクタンスLAに対して並列に接続した構成である。
またキャパシタンスCRFに対して並列に、前述の上駆動電極6Bおよび上誘電体部8Bとともに可動板4が構成する駆動キャパシタのキャパシタンスCDC−を、第1の駆動電圧端子DC1に接続する。
またキャパシタンスCRFに対して並列に、前述の下駆動電極7および下誘電体部9とともに可動板4が構成する駆動キャパシタのキャパシタンスCDC+を、第2の駆動電圧端子DC2に接続する。
可変インダクタ装置1に接続する駆動回路は、スイッチSWと駆動電圧源Vと信号カット用抵抗Rとを備える。可変インダクタ装置1の駆動電圧端子DC1,DC2は信号カット用抵抗Rを介してスイッチSWに接続され、選択的に駆動電圧源Vに接続される。
図3は、可変インダクタ装置1の動作と、それによる装置全体のインダクタンスの変化とを説明する図である。
前述の回路構成におけるスイッチSWによって駆動キャパシタであるキャパシタンスCDC−をオフし、キャパシタンスCDC+をオンすると、下駆動電極7と可動板4との間に静電引力が作用する。この静電引力と梁状導体5A,5Bによるバネ力との、可動板4に対して下向きに作用する合力を、可動板4と上駆動電極6Aとの間に上向きに作用するセルフアクチュエーションの静電引力よりも大きくしておくことで、可動板4は下基板2A側に引きつけられた状態となる。するとスイッチングキャパシタのキャパシタンスCRFが最小値{CRF(MIN)}になる。この時の、スイッチングキャパシタのインピーダンス1/jωCRF(MIN)を、巻線コイル3AのインピーダンスjωLAに比較して十分に大きくしておくことで、このスイッチングキャパシタをオフして、可変インダクタ装置1の装置全体としてのインダクタンスを、インダクタンスLAとインダクタンスLBとの合成インダクタンスと略同値にすることができる。
前述の回路構成におけるスイッチSWによって駆動キャパシタであるキャパシタンスCDC−をオフし、キャパシタンスCDC+をオンすると、下駆動電極7と可動板4との間に静電引力が作用する。この静電引力と梁状導体5A,5Bによるバネ力との、可動板4に対して下向きに作用する合力を、可動板4と上駆動電極6Aとの間に上向きに作用するセルフアクチュエーションの静電引力よりも大きくしておくことで、可動板4は下基板2A側に引きつけられた状態となる。するとスイッチングキャパシタのキャパシタンスCRFが最小値{CRF(MIN)}になる。この時の、スイッチングキャパシタのインピーダンス1/jωCRF(MIN)を、巻線コイル3AのインピーダンスjωLAに比較して十分に大きくしておくことで、このスイッチングキャパシタをオフして、可変インダクタ装置1の装置全体としてのインダクタンスを、インダクタンスLAとインダクタンスLBとの合成インダクタンスと略同値にすることができる。
一方、前述の回路構成におけるスイッチSWによって駆動キャパシタであるキャパシタンスCDC−をオンし、キャパシタンスCDC+をオフすると、上駆動電極6Bと可動板4との間に静電引力が作用する。この静電引力と可動板4と上駆動電極6Aとの間のセルフアクチュエーションによる静電引力との、可動板4に対して上向きに作用する合力を、梁状導体5A,5Bにより可動板4に下向きに作用するバネ力よりも大きくしておくことで、可動板4は上基板2B側に引きつけられた状態になる。するとスイッチングキャパシタのキャパシタンスCRFが最大値{CRF(MAX)}になる。この時の、スイッチングキャパシタのインピーダンス1/jωCRF(MAX)を、巻線コイル3AのインピーダンスjωLAに比較して十分に小さくしておくことで、このスイッチングキャパシタをオンして、可変インダクタ装置1の装置全体としてのインダクタンスを、インダクタンスLBと略同値にすることができる。
次に、可変インダクタ装置1の製造プロセスについて説明する。図4,5は可変インダクタ装置1の製造プロセスを説明するプロセス過程での模式図である。
まず、下基板2Aとなるガラス基板20を用意し、その上面に枠体2Cの一部や巻線コイル3A,3Bの一部、下駆動電極7の一部になる金属配線21を成形する(図4(A)参照。)。なお、金属配線21はCr/Ptの積層電極とすると好適である。
まず、下基板2Aとなるガラス基板20を用意し、その上面に枠体2Cの一部や巻線コイル3A,3Bの一部、下駆動電極7の一部になる金属配線21を成形する(図4(A)参照。)。なお、金属配線21はCr/Ptの積層電極とすると好適である。
次に、金属配線21の一部領域上に下誘電体部9となる誘電体層を成形する(不図示)。なお、この誘電体層はSiO2とすると好適である。そして、その誘電体層やガラス基板20の一部領域上に、梁状導体5A,5Bや可動板4の下方空間となる犠牲層22を成形する(図4(B)参照。)。なお、犠牲層22はTi電極とすると好適である。
次に、金属配線21や犠牲層22の上面に、枠体2Cの一部や、巻線コイル3A,3Bの一部、梁状導体5A,5B、可動板4となる電極パターン23を形成する(図4(C)参照。)。なお、電極パターン23はCu電極とすると好適である。
次に、電極パターン23の上面に、柱状導体10A,10Bの一部や、枠体2Cの一部となる金属接合部24を形成する(図4(D)参照。)。なお、金属接合部24はCr/Pt/Auの積層電極で構成すると好適である。
次に、犠牲層22をエッチングにより除去して空間25を形成する(図4(E)参照。)。エッチャントとしてはTi電極を除去しCu電極を残すことができる選択性を持つものを採用すると好適である。
また、前述の下基板2A側の製造プロセスと独立に上基板2B側を製造する。まず、ガラス基板30を用意し、貫通孔を形成するとともに貫通孔内にビア電極31を形成する(図5(F)参照。)。なお、貫通孔はサンドブラストにより形成し、メッキ充填によりビア電極31を形成すると好適である。
次に、ガラス基板30の下面に枠体2Cの一部や、上駆動電極6A,6Bの一部、柱状導体10A,10Bの一部となる金属配線32を形成する(図5(G)参照。)。なお、金属配線32はCr/Ptの積層電極とすると好適である。
次に、金属配線32の下面に枠体2Cの一部や、上駆動電極6A,6Bの一部、柱状導体10A,10Bの一部となる電極パターン33を形成する(図5(H)参照。)。なお、電極パターン33はCu電極とすると好適である。
次に、電極パターン33の下面の一部領域に枠体2Cの一部や、柱状導体10A,10Bの一部となる金属接合部34を形成する(図5(I)参照。)。なお、金属接合部34はCr/Pt/Auの積層電極で構成すると好適である。
次に、電極パターン33の下面の一部領域に上誘電体部8A,8Bとなる誘電体層35を成形する(図5(J)参照。)。なお、この誘電体層はSiO2とすると好適である。
そして、上基板側の構造体と下基板側の構造体とを金属接合部24,34同士で拡散接合し、上基板2Bの上面に外面電極11を成形する(図5(K)参照。)。このようにして、可変インダクタ装置1を製造することができる。
以上の実施形態で説明したように本発明は実施できるが、下駆動電極7や下誘電体部9を設けずに、梁状導体5A,5Bのバネ力のみによって可動板4を下基板2A側に引きつけるようにしてもよい。このように本発明は、実施形態の記載に制限されるものではなく、本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図されるものである。
1…可変インダクタ装置
2A…下基板
2B…上基板
2C…枠体
3A,3B…巻線コイル
4…可動板
5A,5B…梁状導体
6A,6B…上駆動電極
7…下駆動電極
8A,8B…上誘電体部
9…下誘電体部
10A,10B…柱状導体
11…外面電極
2A…下基板
2B…上基板
2C…枠体
3A,3B…巻線コイル
4…可動板
5A,5B…梁状導体
6A,6B…上駆動電極
7…下駆動電極
8A,8B…上誘電体部
9…下誘電体部
10A,10B…柱状導体
11…外面電極
Claims (3)
- 支持板と、
前記支持板上に形成される導体薄膜から形成され、互いに直列に接続される第1のインダクタおよび第2のインダクタと、
前記導体薄膜から形成される第1の容量形成電極と、
前記第1の容量形成電極に対向するように支持される第2の容量形成電極と、
を備え、
前記第1の容量形成電極と前記第2の容量形成電極とが前記第2のインダクタに対して並列に接続したスイッチングキャパシタを形成する、可変インダクタ装置。 - 前記第1の容量形成電極は、前記導体薄膜から形成される梁状導体を介して、前記支持板から近接または離間可能に前記支持板に支持されるとともに、前記梁状導体を介して前記第1のインダクタと前記第2のインダクタとの間に挿入され、前記第2の容量形成電極との間に印加されるDC電圧の切り替えにより前記支持板への近接状態または離間状態が切り替わる、請求項1に記載の可変インダクタ装置。
- 前記第1のインダクタのインダクタンスが、前記第2のインダクタのインダクタンスよりも小さい、請求項1または2に記載の可変インダクタ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010133664A JP2011258853A (ja) | 2010-06-11 | 2010-06-11 | 可変インダクタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010133664A JP2011258853A (ja) | 2010-06-11 | 2010-06-11 | 可変インダクタ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011258853A true JP2011258853A (ja) | 2011-12-22 |
Family
ID=45474680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010133664A Pending JP2011258853A (ja) | 2010-06-11 | 2010-06-11 | 可変インダクタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011258853A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012253186A (ja) * | 2011-06-02 | 2012-12-20 | Alps Electric Co Ltd | 可変インダクタ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03214906A (ja) * | 1990-01-19 | 1991-09-20 | Matsushita Electric Ind Co Ltd | Lc発振回路 |
WO2005036741A1 (ja) * | 2003-10-14 | 2005-04-21 | Soc Corporation | ノイズ防止コイル回路 |
WO2009041304A1 (ja) * | 2007-09-28 | 2009-04-02 | Nec Corporation | 発振回路 |
JP2010021252A (ja) * | 2008-07-09 | 2010-01-28 | Murata Mfg Co Ltd | 可変容量素子およびその製造方法 |
-
2010
- 2010-06-11 JP JP2010133664A patent/JP2011258853A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03214906A (ja) * | 1990-01-19 | 1991-09-20 | Matsushita Electric Ind Co Ltd | Lc発振回路 |
WO2005036741A1 (ja) * | 2003-10-14 | 2005-04-21 | Soc Corporation | ノイズ防止コイル回路 |
WO2009041304A1 (ja) * | 2007-09-28 | 2009-04-02 | Nec Corporation | 発振回路 |
JP2010021252A (ja) * | 2008-07-09 | 2010-01-28 | Murata Mfg Co Ltd | 可変容量素子およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012253186A (ja) * | 2011-06-02 | 2012-12-20 | Alps Electric Co Ltd | 可変インダクタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3890952B2 (ja) | 容量可変型キャパシタ装置 | |
US10134552B2 (en) | Method for fabricating MEMS switch with reduced dielectric charging effect | |
JP4879760B2 (ja) | マイクロスイッチング素子およびマイクロスイッチング素子製造方法 | |
JP2009245877A (ja) | Memsスイッチおよびその製造方法 | |
JP2008311225A (ja) | 電気機械素子、その駆動方法およびそれを用いた電気機器 | |
JP2004172504A (ja) | 可変キャパシタ、それを備えたパッケージ及び可変キャパシタの製造方法 | |
JP2006147540A (ja) | 電気機械スイッチ | |
JP2008146939A (ja) | マイクロスイッチング素子 | |
JP2007521612A (ja) | 微小電気機械装置及びモジュール並びにその製造方法 | |
US7202763B2 (en) | Micro-electromechanical switching device | |
JP5637308B2 (ja) | 電子デバイスとその製造方法、及び電子デバイスの駆動方法 | |
JP5839040B2 (ja) | 可動部を有する電気機器とその製造方法 | |
US7750419B2 (en) | Tuneable electronic devices and electronic arrangements comprising such tuneable devices | |
TW200539204A (en) | Variable capacitor and manufacturing method thereof | |
JP2006311423A (ja) | Mems型可変共振器 | |
JP2011258853A (ja) | 可変インダクタ装置 | |
JP2006252956A (ja) | マイクロマシンスイッチ及び電子機器 | |
JP2006165380A (ja) | 可変容量コンデンサ | |
JP4628275B2 (ja) | マイクロスイッチング素子およびマイクロスイッチング素子製造方法 | |
JP2009252516A (ja) | Memsスイッチ | |
JP5621616B2 (ja) | Memsスイッチおよびその製造方法 | |
TWI384518B (zh) | 低吸附電壓之射頻微機電開關及其製造方法 | |
JP5812096B2 (ja) | Memsスイッチ | |
JP2009252598A (ja) | Memsスイッチ | |
JP2010021252A (ja) | 可変容量素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150120 |