WO2012057200A1 - 貫通配線基板の製造方法及び貫通配線基板 - Google Patents

貫通配線基板の製造方法及び貫通配線基板 Download PDF

Info

Publication number
WO2012057200A1
WO2012057200A1 PCT/JP2011/074664 JP2011074664W WO2012057200A1 WO 2012057200 A1 WO2012057200 A1 WO 2012057200A1 JP 2011074664 W JP2011074664 W JP 2011074664W WO 2012057200 A1 WO2012057200 A1 WO 2012057200A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
hole
conductive
etching
layer
Prior art date
Application number
PCT/JP2011/074664
Other languages
English (en)
French (fr)
Inventor
聡 小内
Original Assignee
株式会社フジクラ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社フジクラ filed Critical 株式会社フジクラ
Priority to EP11836333.2A priority Critical patent/EP2634795A4/en
Publication of WO2012057200A1 publication Critical patent/WO2012057200A1/ja
Priority to US13/869,550 priority patent/US20130234341A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Definitions

  • the present invention relates to a method for manufacturing a through wiring board and a through wiring board.
  • the depth of the through hole is as large as about 100 to 200 ⁇ m. It is required to form a barrier layer / seed layer in a through hole having a large aspect ratio. For this reason, improvement is difficult only by changing the sputtering conditions, that is, only the method (1).
  • the shape improvement method using sub-materials is a streamlined process that requires only one additional step of material application.
  • the present invention has been devised in view of such a conventional situation, and the conductive layer can be formed with good coverage in the vicinity of the bottom surface of the through hole, and there is no poor contact and electrical stability. It is a first object to provide a method for manufacturing a through wiring substrate that can form a through wiring with improved resistance without increasing processes and costs. In addition, a second object of the present invention is to provide a through wiring board that has no poor contact in the vicinity of the bottom surface of the through wiring and has improved electrical stability of the through wiring.
  • a conductive portion made of a first metal is formed on a first surface of a semiconductor substrate via a first insulating layer (first step); A through hole is formed from the second surface side opposite to the first surface so that the first insulating layer is exposed (second step); at least a second insulation on the inner wall surface and the bottom surface of the through hole Forming a layer (third step); removing a portion of the second insulating layer and the first insulating layer located at the bottom of the through hole by a dry etching method using an etching gas containing fluorine gas
  • exposing the conductive portion fourth step
  • forming a conductive layer on the second insulating layer and electrically connecting the conductive layer to the conductive portion (fifth step) When the conductive portion is exposed (the fourth step).
  • a part of the conductive portion is etched following the second insulating layer, and the first by-product composed of the first metal component and the etching gas component removed by the etching is passed through the through-hole.
  • a taper portion is formed by depositing over the bottom surface portion of the hole and the inner wall surface portion located in the vicinity thereof.
  • a second by-product comprising the second metal component and the etching gas component removed by etching, and the first metal component and the etching gas component removed by etching.
  • the first by-product made of may be deposited over the bottom surface portion of the through hole and the inner wall surface portion located in the vicinity thereof to form a tapered portion.
  • a metal so as to cover at least the by-product A film may be formed (sixth step).
  • a through wiring substrate according to another aspect of the present invention includes a conductive portion made of a first metal disposed on a first surface of a semiconductor substrate via a first insulating layer; opposite to the first surface of the semiconductor substrate.
  • a through hole disposed so as to expose the conductive portion from the second surface side positioned at; a second insulating layer disposed at least on an inner wall surface of the through hole; and disposed on the second insulating layer And a conductive layer electrically connected to the conductive portion; and a tapered portion is formed over the bottom surface portion of the through hole and an inner wall surface portion located near the bottom surface portion.
  • the tapered portion includes the first metal component.
  • a barrier metal film made of a second metal is disposed between the first insulating layer and the conductive portion, and the tapered portion formed around the bottom surface portion of the through hole includes the first metal component and the first metal portion. You may employ
  • the portion of the tapered portion near the side wall of the through hole contains more of the second metal component than the first metal component, and the portion of the tapered portion away from the side wall of the through hole is the second metal component.
  • the second insulating layer and the first insulating layer are removed from the bottom surface of the through hole to expose the conductive portion.
  • a part of the conductive portion is etched following the second insulating layer, and a first byproduct comprising the first metal component and the etching gas component removed by the etching is formed.
  • the taper is formed by depositing over the bottom surface portion of the through hole and the inner wall surface portion located in the region close to the bottom surface portion. For this reason, when a conductive layer is formed on the second insulating layer and the conductive layer is electrically connected to the conductive portion (fifth step), the bottom surface portion of the through hole is tapered.
  • a conductive layer having a predetermined thickness can be stably formed with good coverage.
  • the method of the through wiring substrate according to one aspect of the present invention it is possible to eliminate the step of removing the by-product deposited on the bottom of the through hole and to form the taper at the bottom of the hole without an additional step. Therefore, an increase in cost can be suppressed.
  • a through-wiring substrate can be formed in the vicinity of the bottom portion of the through-hole, which can form a through-wiring having no poor contact and improved electrical stability without increasing the process and cost. A method can be provided.
  • a tapered portion is formed over the bottom wall portion of the through hole and an inner wall surface portion located in a region near the bottom surface portion, and the tapered portion is Contains a first metal component.
  • the conductive layer disposed on the through hole becomes a layer having a predetermined thickness, and there is no possibility that a portion having a non-uniform thickness is locally generated. . Therefore, according to the present invention, it is possible to provide a through wiring substrate in which there is no contact failure in the vicinity of the bottom surface of the through wiring and the electrical stability of the through wiring is improved.
  • FIG. 2A It is sectional drawing which shows the 4th process of the said manufacturing method typically. It is a principal part enlarged view of FIG. 2C. It is sectional drawing which shows the 6th process of the said manufacturing method typically. It is a principal part enlarged view of FIG. 3B. It is sectional drawing which shows typically the 5th process of the manufacturing method. It is sectional drawing which shows typically the 7th process of the manufacturing method. It is a cross-sectional SEM photograph of the penetration wiring board manufactured by the method concerning this embodiment. It is sectional drawing which shows typically the example of 1 structure of the penetration wiring board concerning this embodiment.
  • FIGS. 1A to 4B are cross-sectional views schematically showing a method for manufacturing a through wiring board according to the present embodiment.
  • a conductive portion for example, an electrode or a wiring
  • a first metal is provided on one surface (first surface) 10a of the semiconductor substrate 10 with a first insulating layer 11 interposed therebetween.
  • a first by-product composed of the first metal component and the etching gas component is deposited over the bottom surface portion of the through-hole 20 and an inner wall surface (inner surface) portion located in a region near the bottom surface portion, and is tapered. Part 22 is formed.
  • the conductive layer 25 having a predetermined thickness can be stably formed with good coverage.
  • the through wiring board 1 having through wiring that has no contact failure and has improved electrical stability in the vicinity of the bottom surface of the through hole 20 is manufactured. Is possible.
  • it demonstrates in order of a process.
  • the conductive portion 13 made of the first metal is formed on the one surface 10a of the semiconductor substrate 10 via the first insulating layer 11 (first step).
  • a semiconductor substrate 10 is prepared, and a conductive portion 13 (I / O pad) is formed on one surface 10a (lower surface in FIG. 1A) via a first insulating layer 11.
  • an active area having a three-dimensional structure on the substrate surface such as an image sensor or a MEMS device (for example, a microlens in an image sensor or the like, movable in a MEMS device). And a device having a conductive portion).
  • This embodiment can also be suitably used for manufacturing using wafer level package technology.
  • the semiconductor substrate 10 may be a semiconductor wafer made of a compound semiconductor such as SiGe or GaAs in addition to Si, or may be a semiconductor chip obtained by cutting (dicing) the semiconductor wafer into chip dimensions.
  • the semiconductor substrate 10 is a semiconductor chip, first, a plurality of sets of various semiconductor elements, ICs, and the like are formed on a semiconductor wafer and then cut into chip dimensions to obtain a plurality of semiconductor chips.
  • silicon oxide (SiO 2 ) or the like can be used as the first insulating layer 11.
  • Examples of the material of the conductive portion 13 include materials having excellent conductivity, such as aluminum (Al), copper (Cu), aluminum-silicon (Al-Si) alloy, and aluminum-silicon-copper (Al-Si-Cu) alloy. Are preferably used.
  • Al—Si—Cu is formed as the conductive portion 13 to a thickness of 2.0 ⁇ m.
  • a barrier metal film 12 made of a second metal is formed between the first insulating layer 11 and the conductive portion 13.
  • a barrier metal film 12 is made of, for example, TiN, TiW, Cr, or the like.
  • the barrier metal film 12 is made of TiN.
  • an antireflection film 14 is disposed on the surface of the conductive portion 13 opposite to the surface on which the barrier metal film 12 is disposed.
  • the antireflection film 14 is made of the same material as that of the barrier metal film 12.
  • a third insulating layer 15 made of, for example, silicon oxide (SiO 2 ) is disposed on the one surface 10 a side of the semiconductor substrate 10 so as to cover the conductive portion 13.
  • the through hole 20 is formed from the other surface side of the semiconductor substrate 10 so that the first insulating layer 11 is exposed (second step).
  • the semiconductor substrate 10 is penetrated through the semiconductor substrate 10 from the other surface 10b side by DRIE (Deep Reactive Ion Etching), for example, and the first insulating layer 11 is exposed. Hole 20 is formed. Further, the first insulating layer 11 is etched by 100 to 400 nm.
  • the DRIE method is one method of a reactive ion etching (RIE) method.
  • etching gas sulfur hexafluoride (SF 6 ) or the like is used as an etching gas, and etching using high-density plasma and passivation film formation on the side wall of the through hole 20 (Bosch process) or a semiconductor substrate of ⁇ 50 are used.
  • the semiconductor substrate 10 is etched deeply by using a technique (Cryo process) of etching using an etching gas such as SF 6 gas while being cooled to a temperature of 0 ° C. or lower.
  • the shape of the cross section perpendicular to the depth direction of the through hole 20 may be any shape such as a circle, an ellipse, a triangle, a quadrangle, and a rectangle, and the size of the through hole 20 is the size of the desired through wiring substrate 1, It is appropriately set according to conductivity (resistance value) and the like.
  • the method of forming the through hole 20 is not limited to the DRIE method, and a wet etching method using a laser processing method, a potassium hydroxide (KOH) aqueous solution, or the like may be used.
  • the second insulating layer 21 is formed at least on the inner wall surface and the bottom surface of the through hole 20 (third step).
  • the second insulating layer 21 is formed on at least the inner wall surface and the bottom surface of the through hole 20 (third step).
  • 2B is an enlarged view of a main part of FIG. 2A.
  • silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), phosphorus silicate glass (PSG), boron phosphorus silicate glass (BPSG), etc. can be used, depending on the use environment of the semiconductor package. May be selected as appropriate.
  • the insulating layer made of SiO 2 or Si 3 N 4 can be formed to have an arbitrary thickness by using, for example, a CVD method.
  • a CVD method In order to form the insulating layer made of SiO 2 , for example, it can be formed by a plasma CVD method using silane or tetraethoxysilane (TEOS) as a raw material.
  • TEOS tetraethoxysilane
  • the thickness of the second insulating layer 21 can be set to 2.5 ⁇ m in the hole, for example. At this time, it is preferable that the second insulating layer 21 formed around the opening is formed thicker than the bottom surface of the through hole 20. By increasing the thickness of the second insulating layer 21 around the opening, the process in the fourth step described later is facilitated.
  • a portion of the second insulating layer 21 and the first insulating layer 11 located on the bottom surface of the through hole 20 is removed by a dry etching method using an etching gas containing fluorine gas, and the conductive Part 13 is exposed (fourth step).
  • the portion of the second insulating layer 21 and the first insulating layer 11 that covers the bottom surface of the through hole 20 is removed by the RIE method.
  • the conductive portion 13 on the first substrate 10 side is exposed.
  • 3A is an enlarged view of a main part of FIG. 2C.
  • a process gas (etching gas) containing fluorine is used.
  • the insulating layer is etched by, for example, a dry etching method using an RIE method using a mixed gas of carbon tetrafluoride (CF 4 ), SF 6 , and argon (Ar).
  • the flow rates of the respective gases are, for example, CF 4 : 25 cm 3 / min, SF 6 : 10 cm 3 / min, and Ar: 80 cm 3 / min.
  • the power during etching is 1000 W, and the process gas pressure is 1 Pa, for example.
  • the etching rate and the film thickness are adjusted so that the second insulating layer 21 formed on the surface remains.
  • the etching selection ratio of the second insulating layer 21 and the first insulating layer 11 (SiO 2 ) / conductive portion 13 (Al—Si—Cu) is 1.5 to 3.0.
  • the etching rate and film thickness are adjusted.
  • the conductive portion 13 on the device side is exposed by etching back, and the conductive portion 13 is continuously etched.
  • the barrier metal film 12 (TiN) is fully etched, and the conductive portion 13 is half-etched. At this time, the conductive portion 13 is preferably etched by 300 to 500 nm.
  • FC second byproduct
  • Al-FC first byproduct
  • the SiO 2 / Al selection ratio is about 10 to 20, so that the Al—FC film deposited on the side wall of the hole is thin and physically Is unstable. Therefore, the Al—FC film is peeled off in a later process and becomes a particle source.
  • these by-products (Ti—FC, Al—FC) contain F that generates hydrofluoric acid when reacted with moisture, so conventionally, to suppress the generation of hydrofluoric acid. In addition, these by-products were removed after the etching was completed.
  • the portion of the second insulating layer 21, the first insulating layer 11, and the barrier metal film 12 (TiN) located on the bottom surface of the through hole 20 is removed, and the conductive
  • a part of the conductive portion 13 (Al—Si—Cu) is etched following the barrier metal film 12, and the second metal component and the etching gas component removed by etching are etched.
  • a second byproduct (Ti—F—C) comprising (C, F), a first byproduct (Al—FC) comprising the first metal component removed by etching and the etching gas component. ) Are deposited over the bottom surface portion of the through-hole 20 and the inner wall surface portion located in the vicinity thereof to form a tapered portion 22.
  • the second by-product and the first by-product generated during the etching are deposited over the bottom surface portion of the through-hole 20 and the inner wall surface portion located in the vicinity thereof to form the tapered portion 22.
  • the first insulating layer 11 and the second insulating layer 21 (SiO 2 ) / barrier metal film 12 (TiN) are half-etched by reducing the selection ratio of the conductive portion 13 (Al—Si—Cu) to 1.5 to 3.
  • this barrier metal film 12 (TiN) and the conductive portion 13 (Al—Si—Cu) are etched, by-products such as Ti—FC (second byproduct) and Al—FC (first) By-product) is generated and deposited on the bottom surface of the through-hole 20 and the inner wall surface located near the bottom.
  • This by-product is deposited mainly on the bottom surface portion of the through hole 20 and the inner wall surface portion located in the vicinity thereof. Since these films are deposited thicker toward the bottom of the hole, the shape of the bottom of the through-hole 20 that has been vertical becomes a forward tapered shape. Thereby, the shape of the hole bottom that most affects the step coverage of the barrier layer / seed layer 24 in the subsequent process can be tapered.
  • the total film thickness of the Ti—FC film and the Al—FC film is preferably 200 to 600 nm.
  • the deposit may be deposited linearly or in a curved shape.
  • the angle [unit: °] of the tapered portion 22 represented by ⁇ is not particularly limited, but is preferably in the range of 90 degrees to 100 degrees, for example.
  • the by-product forming the tapered portion 22 has a mechanical property that is more flexible than silicon, which is a general semiconductor material, and therefore functions as a stress relaxation material between the semiconductor substrate and the through wiring. Therefore, it is possible to prevent a problem that a crack is generated in the semiconductor substrate or the through wiring due to the stress. In particular, since the stress is concentrated on the corner portion constituted by the bottom surface and the inner wall surface of the through hole 20, cracks can be effectively prevented.
  • the tapered portion 22 thus formed contains the first metal component and the second metal component.
  • the barrier metal film 12 is first etched during the etching, the second by-product containing the second metal component is generated first, and the bottom surface portion of the through hole 20 and the inner wall surface portion located in the vicinity thereof. Deposit first. Thereafter, the conductive portion 13 is etched, and a first byproduct containing the first metal component is deposited on the second byproduct.
  • the second metal component is more in the portion near the side wall of the through hole 20 than the first metal component, and the second metal component is in the portion away from the side wall of the through hole 20.
  • the first metal component is contained more than the amount.
  • these by-products contain F that generates hydrofluoric acid when reacted with moisture, but in this embodiment, as described later, the metal continues to be used.
  • a film 23 (barrier layer) and a seed layer 24 these by-products are covered with the seed layer 24. Therefore, it can suppress that a by-product and a water
  • a metal film 23 is formed on the inner wall surface and bottom surface of the through hole 20 so as to cover at least the by-product (sixth step). Then, as shown in FIGS. 3B and 3C, a metal film 23 (barrier layer) is formed in the through hole 20 by using a sputtering method. By immediately covering the tapered portion 22 made of the by-product with the metal film 23, it is possible to suppress the generation of hydrofluoric acid generated by the reaction between moisture and the by-product.
  • 3C is an enlarged view of a main part of FIG. 3B.
  • Examples of the material of the metal film 23 include Ti, TiN, TiW, Cr, Ta, and TaN.
  • a sputtering method it is preferable to use a long throw method or a collimate method, which has higher directivity of sputtered particles than a general sputtering method.
  • a seed layer 24 (not shown) is formed in the through hole 20 using a sputtering method.
  • a sputtering method For example, copper (Cu) is used as the seed layer 24.
  • the seed layer 24 can be formed in the through-hole 20 with good coverage by using a sputtering method with high directivity as with the metal film 23. Even if reverse sputtering is performed before the metal film 23 is formed, the shape of the tapered portion 22 does not change, and therefore, reverse sputtering may not be performed.
  • the sputtered film is deposited with good step coverage.
  • the metal atoms of the barrier layer / seed layer 24 are incident on the bottom of the hole vertically in principle. Therefore, if the bottom of the through hole 20 is inclined with respect to the vertical direction, it is likely to adhere to the side wall of the through hole 20. As a result, step coverage is improved.
  • a conductive layer 25 is formed on the second insulating layer 21, and the conductive layer 25 is electrically connected to the conductive portion 13 (fifth step).
  • a conductive layer 25 made of a conductor is formed in the through hole 20 by using an electrolytic plating method.
  • the conductor is not particularly limited as long as it is a good electrical conductor.
  • an alloy such as Au—Sn, Sn—Pb, or the like
  • Metals such as solder alloys such as Sn group, Pb group, Au group, In group and Al group can be used.
  • the conductive layer 25 can be formed with good coverage.
  • an insulating sealing layer 28 is formed on the semiconductor substrate 10 and the conductive layer 25 (seventh step).
  • the sealing layer 28 is formed of a photosensitive resin such as a photosensitive polyimide resin, an epoxy resin, a silicon resin (silicone), or polybenzoxazole (PBO) using a spin coating method or a laminating method. Can be formed by patterning.
  • an opening 28 a that exposes at least the conductive layer 25 is provided in the sealing layer 28.
  • the diameter of the opening 28a can be adjusted by the opening diameter of the photomask used during exposure.
  • the thickness of the sealing layer 28 is about 5 to 50 ⁇ m.
  • the sealing layer 28 can be formed by using an electrodeposition method, a spray coating method, or a printing method.
  • a laser processing method or a plasma etching method can be used for patterning the resin.
  • a laminating method a sheet-shaped resin patterned in advance can be pressure-bonded by laminating. Further, a method of directly forming a film and patterning a resin by a screen marking method is also possible. In these cases, the resin does not need to be photosensitive.
  • solder is transferred onto the conductive layer 25 exposed from the opening 28a of the sealing layer 28 by a solder ball mounting method, an electrolytic solder plating method, a solder paste printing method, a solder paste dispensing method, a solder vapor deposition method, or the like. . Thereafter, the solder balls are melted using a reflow furnace, and solder bumps 29 are formed on the wiring portions 23.
  • the through wiring board 1 is obtained as described above.
  • FIG. 5 is a view showing a cross-sectional SEM photograph of the through wiring board manufactured by the method as described above. It is confirmed that the tapered portion 22 is formed by depositing by-products over the bottom surface portion of the through hole 20 and the inner wall surface located in the vicinity thereof.
  • FIG. 6 is a cross-sectional view schematically showing a configuration example of the through wiring board 1 of the present embodiment manufactured by the method as described above.
  • the through wiring board 1 of the present embodiment includes a conductive portion 13 made of a first metal disposed on one surface 10 a of a semiconductor substrate 10 via a first insulating layer 11, and the other surface side of the semiconductor substrate 10. From the through hole 20 disposed so as to expose the conductive portion 13, the second insulating layer 21 disposed at least on the inner wall surface of the through hole 20, and the second insulating layer 21, A conductive layer 25 electrically connected to the conductive portion 13.
  • a tapered portion 22 is formed across the bottom surface portion of the through hole 20 and the inner wall surface (inner surface) portion located in the vicinity thereof.
  • the tapered portion 22 includes the first metal component.
  • the taper portion 22 is formed over the bottom surface portion of the through hole 20 and the inner wall surface portion located in the vicinity thereof by being manufactured by the method described above.
  • the tapered portion 22 includes the first metal component.
  • the conductive layer 25 disposed thereon has a predetermined thickness.
  • the through wiring board 1 of the present embodiment has no contact failure in the vicinity of the bottom surface portion of the through wiring, and the electrical stability of the through wiring is improved.
  • a barrier metal film 12 made of a second metal is disposed between the first insulating layer 11 and the conductive portion 13, and around the bottom surface portion of the through hole 20.
  • the formed tapered portion 22 includes the first metal component and the second metal component.
  • the second by-product containing the second metal component is generated first, and the bottom portion of the through hole 20 And it deposits first on the inner wall surface part located in the vicinity.
  • the conductive portion 13 is etched, and a first byproduct containing the first metal component is deposited on the second byproduct.
  • the second metal component is more in the portion near the side wall of the through hole 20 than the first metal component, and the second metal component is in the portion away from the side wall of the through hole 20.
  • the first metal component is contained more than the amount.
  • the semiconductor substrate 10 is made of Si has been described as an example.
  • the present invention is not limited to this, and can be applied to the compound semiconductor substrate 10 other than the Si substrate and the insulating substrate. It is.
  • the case where the barrier metal film 12 is made of TiN has been described as an example.
  • the present invention is not limited to this, and the barrier metal film 12 may be made of TiW or Cr.
  • by-products generated by reaction with F in the etching gas during etching are Ti—WF—C and Cr—F—C, respectively.
  • the barrier metal film 12 made of the second metal is disposed between the first insulating layer 11 and the conductive portion 13 has been described as an example.
  • the barrier metal film 12 may not be disposed between the first insulating layer 11 and the conductive portion 13.
  • the formed tapered portion 22 does not contain the second metal component.
  • the manufacturing method and the penetration wiring board of the penetration wiring board of this embodiment were explained, the present invention is not limited only to the embodiment mentioned above, and can be changed suitably in the range which does not deviate from the meaning of the invention. is there.
  • the present invention is widely applicable to a method for manufacturing a through wiring board and a through wiring board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　この貫通配線基板の製造方法は、半導体基板の第１面に、第一絶縁層を介して、第一金属からなる導電部を形成し；前記半導体基板の第２面側から、前記第一絶縁層が露呈するように貫通孔を形成し；少なくとも前記貫通孔の内壁面および底面に第二絶縁層を形成し；ドライエッチング法により、前記第二絶縁層及び前記第一絶縁層のうちの前記貫通孔の底面に位置する部分を除去することにより、前記導電部を露呈し；前記第二絶縁層上に導電層を形成し、前記導電層を前記導電部と電気的に接続する貫通配線基板の製造方法であって、前記導電部を露呈する際に、前記第二絶縁層に続いて前記導電部の一部をエッチングするとともに、エッチングにより除去された前記第一金属成分と前記エッチングガス成分とからなる第一副生成物を、前記貫通孔の底面部及びその近くに位置する内壁面部に亘って堆積させ、テーパー部を形成する。

Description

貫通配線基板の製造方法及び貫通配線基板
　本発明は、貫通配線基板の製造方法及び貫通配線基板に関する。
　本願は、２０１０年１０月２９日に、日本に出願された特願２０１０－２４３８７３号に基づき優先権を主張し、その内容をここに援用する。
　近年、携帯電話等の電子機器の高機能化が進み、これらの機器に用いられるＩＣやＬＳＩ等の電子デバイス、及びＯＥＩＣや光ピックアップ等の光デバイスにおいて、デバイス自体の小型化や高機能化を図るための開発が各所で進められている。例えば、このようなデバイスを積層して設ける技術が提案されている。具体的には、何らかの機能ユニットが一方の面に設けられている基板に対し、この基板の他方の面から一方の面に貫通し、この一方の面に形成された電極に接続する貫通配線を備えた貫通配線基板がある。
　このような貫通配線基板において、配線形成の際、貫通孔におけるバリア層／シ－ド層のステップカバレッジを向上させることが、配線の品質面で重要である。
　特に、貫通孔が垂直に形成され、その孔形状に対し絶縁材料も同様に垂直に形成されている場合、シード層上に導電層を形成する際、その底面部付近において導電材料が薄くなり、導通不良や断線などの不良を起こしやすくなるという問題がある。
　バリア層／シ－ド層のステップカバレッジ改善には、次に述べる２つの方向性がある。
（１）ロングスロー・スパッタ法やコリメ－ト・スパッタ法の採用、あるいは有機金属ＣＶＤ法の使用などによるバリア／シ－ド層形成方法の改善。
（２）貫通孔形成条件の改善。
　しかしながら、特に、ＴＳＶ（Through Silicon via）に代表される基板の裏面と表面との間を電気的に接続する貫通配線基板では、貫通孔の深さが１００～２００μｍ程度と絶対値が大きいため、アスペクト比の大きな貫通孔にバリア層／シ－ド層を形成することが求められる。このため、スパッタ条件などの変更、すなわち、上記（１）の方法のみでは、改善が難しい。
　一方、上記（２）の改善方法として、例えば、複数回の犠牲層エッチングを繰り返してテーパー化を実施する技術（例えば、下記特許文献１参照）や、副材料を使用して平坦化し、材料間のエッチングレ－ト差を利用して貫通孔形状をテーパー化させる技術（例えば、下記特許文献２参照）などが提案されている。
　しかしながら、犠牲層エッチングを複数回適用する場合は、膜の堆積回数、エッチング回数が増加するため、コストが上昇する問題がある。また、副材料を使用した形状改善法は、工数は材料塗布の一工程が増えるのみで、合理化されたプロセスである。しかしながら、大きな段差を緩和することは難しく、ＴＳＶへの適用は困難である。
日本国特許第２６１６３８０号公報 日本国特開平１１－２７４２９９号公報
　本発明は、このような従来の実情に鑑みて考案されたものであり、貫通孔の底面部付近において、導電層をカバレッジ良く形成することができ、接触不良などがなく、電気的な安定性を向上させた貫通配線を、工程やコストを増加することなく形成できる貫通配線基板の製造方法の提供を第一の目的とする。
　また、本発明は、貫通配線の底面部付近における接触不良などがなく、貫通配線の電気的な安定性を向上させた貫通配線基板の提供を第二の目的とする。
　本発明の一態様に係る貫通配線基板の製造方法は、半導体基板の第１面に、第一絶縁層を介して、第一金属からなる導電部を形成し（第一工程）；前記半導体基板の前記第１面の反対に位置する第２面側から、前記第一絶縁層が露呈するように貫通孔を形成し（第二工程）；少なくとも前記貫通孔の内壁面および底面に第二絶縁層を形成し（第三工程）；フッ素ガスを含有するエッチングガスを用いたドライエッチング法により、前記第二絶縁層及び前記第一絶縁層のうちの前記貫通孔の底面に位置する部分を除去することにより、前記導電部を露呈し（第四工程）；前記第二絶縁層上に導電層を形成し、前記導電層を前記導電部と電気的に接続する（第五工程）貫通配線基板の製造方法であって、前記導電部を露呈する際に（前記第四工程において）、前記第二絶縁層に続いて前記導電部の一部をエッチングするとともに、エッチングにより除去された前記第一金属成分と前記エッチングガス成分とからなる第一副生成物を、前記貫通孔の底面部及びその近くに位置する内壁面部に亘って堆積させ、テーパー部を形成する。
　前記導電部を形成する際に（前記第一工程において）、前記第一絶縁層と前記導電部との間に、第二金属からなるバリア金属膜を形成し、前記導電部を露呈する際に（前記第四工程において）、前記第二絶縁層、前記第一絶縁層及び前記バリア金属膜のうちの、前記貫通孔の底面に位置する部分を除去し、前記バリア金属膜に続いて前記導電部の一部をエッチングするとともに、エッチングにより除去された前記第二金属成分と前記エッチングガス成分とからなる第二副生成物、及びエッチングにより除去された前記第一金属成分と前記エッチングガス成分とからなる前記第一副生成物を、前記貫通孔の底面部及びその近くに位置する内壁面部に亘って堆積させ、テーパー部を形成する構成を採用してもよい。
　前記導電部を露呈した後で前記導電層を前記導電部と電気的に接続する前に（前記第四工程と前記第五工程との間に）、少なくとも前記副生成物を被覆するように金属膜を形成してもよい（第六工程）。
　本発明の別の態様に係る貫通配線基板は、半導体基板の第１面に第一絶縁層を介して配された、第一金属からなる導電部と；前記半導体基板の前記第１面の反対に位置する第２面側から、前記導電部を露呈するように配された貫通孔と；少なくとも前記貫通孔の内壁面に配された第二絶縁層と；前記第二絶縁層上に配され、前記導電部と電気的に接続された導電層と；を備えた貫通配線基板であって、前記貫通孔の底面部及びその近くに位置する内壁面部に亘ってテーパー部が形成されており、前記テーパー部は、前記第一金属成分を含んでいる。
　前記第一絶縁層と前記導電部との間に、第二金属からなるバリア金属膜が配され、前記貫通孔の底面部周辺に形成された前記テーパー部は、前記第一金属成分及び前記第二金属成分を含む構成を採用してもよい。
　前記テーパー部の前記貫通孔の側壁に近い部分は、前記第一金属成分よりも前記第二金属成分を多く含み、前記テーパー部の前記貫通孔の側壁から離れた部分は、前記第二金属成分よりも前記第一金属成分を多く含む構成を採用してもよい。
　上記本発明の一態様に係る貫通配線基板の製造方法では、前記第二絶縁層及び前記第一絶縁層のうち、前記貫通孔の底面に位置する部分を除去し、前記導電部を露呈する際に（第四工程）、前記第二絶縁層に続いて前記導電部の一部をエッチングするとともに、エッチングにより除去された前記第一金属成分と前記エッチングガス成分とからなる第一副生成物を、前記貫通孔の底面部及び底面部に近い領域に位置する内壁面部に亘って堆積させ、テーパー部を形成している。このため、次に、前記第二絶縁層上に導電層を形成し、前記導電層を前記導電部と電気的に接続する（第五工程）際に、貫通孔の底面部がテーパー化されているので、所定の厚さを有する導電層をカバレッジ良く安定して形成することができる。
　また、上記本発明の一態様に係る貫通配線基板の方法によれば、貫通孔底部に堆積した副生成物を剥離する工程をなくすと共に、孔底部のテーパー形成を追加工程なく実施することも可能であり、コスト増加を抑えられる。
　これにより、本発明では、貫通孔の底面部付近において、接触不良などがなく、電気的な安定性を向上させた貫通配線を、工程やコストを増加することなく形成可能な貫通配線基板の製造方法を提供することができる。
　また、上記本発明の別の態様に係る貫通配線基板では、前記貫通孔の底面部及び底面部に近い領域に位置する内壁面部に亘ってテーパー部が形成されており、前記テーパー部は、前記第一金属成分を含んでいる。本発明では、貫通孔の底面部がテーパー化されているので、その上に配される導電層が所定の厚さを有する層となり、厚さの不均一な箇所が局所的に生じる虞がない。
　ゆえに、本発明によれば、貫通配線の底面部付近における接触不良などがなく、貫通配線の電気的な安定性を向上させた貫通配線基板の提供が可能となる。
本発明の一実施形態に係る貫通配線基板の製造方法の第一工程を模式的に示す断面図である。 同製造方法の第二工程を模式的に示す断面図である。 同製造方法の第三工程を模式的に示す断面図である。 図２Ａの要部拡大図である。 上記製造方法の第四工程を模式的に示す断面図である。 図２Ｃの要部拡大図である。 上記製造方法の第六工程を模式的に示す断面図である。 図３Ｂの要部拡大図である。 同製造方法の第五工程を模式的に示す断面図である。 同製造方法の第七工程を模式的に示す断面図である。 本実施形態に係る方法により製造された貫通配線基板の断面ＳＥＭ写真である。 本実施形態に係る貫通配線基板の一構成例を模式的に示す断面図である。
　以下、本発明の一実施形態に係る貫通配線基板の製造方法及び貫通配線基板を図面に基づいて説明する。
　図１Ａ～図４Ｂは、本実施形態に係る貫通配線基板の製造方法を模式的に示す断面図である。
　本実施形態に係る貫通配線基板の製造方法は、半導体基板１０の一方の面（第１面）１０ａに、第一絶縁層１１を介して、第一金属からなる導電部（たとえば、電極、配線など）１３を形成する第一工程と、前記半導体基板１０の他方の面（第２面）１０ｂから、前記第一絶縁層１１が露呈するように貫通孔２０を形成する第二工程と、少なくとも前記貫通孔２０の内壁面および底面に第二絶縁層２１を形成する第三工程と、前記第二絶縁層２１及び前記第一絶縁層１１のうち、フッ素ガスを含有するエッチングガスを用いたドライエッチング法により、前記貫通孔２０の底面に位置する部分を除去し、前記導電部１３を露呈する第四工程と、前記第二絶縁層２１上に導電層２５を形成し、前記導電層２５を前記導電部１３と電気的に接続する第五工程と、を有する貫通配線基板１の製造方法であって、前記第四工程において、前記第二絶縁層２１に続いて前記導電部１３の一部をエッチングするとともに、エッチングにより除去された前記第一金属成分と前記エッチングガス成分とからなる第一副生成物を、前記貫通孔２０の底面部及び底面部に近い領域に位置する内壁面（内側面）部に亘って堆積させ、テーパー部２２を形成する。
　本実施形態では、前記第二絶縁層２１及び前記第一絶縁層１１のうち、前記貫通孔２０の底面に位置する部分を除去し、前記導電部１３を露呈する際に（第四工程）、前記第二絶縁層２１に続いて前記導電部１３の一部をエッチングするとともに、エッチングにより除去された前記第一金属成分と前記エッチングガス成分とからなる第一副生成物を、前記貫通孔２０の底面部及び底面部に近い領域に位置する内壁面部に亘って堆積させ、テーパー部２２を形成している。これにより、前記第二絶縁層２１上に導電層２５を形成し、前記導電層２５を前記導電部１３と電気的に接続する（第五工程）際に、貫通孔２０の底面部がテーパー化されているので、所定の厚みを有する導電層２５をカバレッジ良く安定して形成することができる。これにより、本実施形態の貫通配線基板１の製造方法では、貫通孔２０の底面部付近において、接触不良などがなく、電気的な安定性を向上させた貫通配線を有する貫通配線基板１を製造可能である。
　また、本実施形態の方法によれば、貫通孔２０底部に堆積した副生成物を剥離する工程をなくすと共に、孔底部のテーパー形成を追加工程なく実施することが可能であり、コスト増加を抑えられる。
　以下、工程順に説明する。
（１）半導体基板１０の一方の面１０ａに、第一絶縁層１１を介して、第一金属からなる導電部１３を形成する（第一工程）。
　まず、図１Ａに示すように、半導体基板１０を用意し、その一方の面１０ａ（図１Ａでは下面）に第一絶縁層１１を介して導電部１３（Ｉ／Ｏパッド）を形成する。
　本実施形態を適用することが可能な貫通配線基板（デバイス）としては、イメージセンサやＭＥＭＳデバイスといった、基板表面に三次元構造を持つアクティブエリア（例えば、イメージセンサにおけるマイクロレンズ等、ＭＥＭＳデバイスにおける可動導電部等）を有するデバイスが挙げられる。本実施形態は、ウェハレベルパッケージ技術を用いた製造にも好適に用いることができる。
　半導体基板１０は、Ｓｉの他に、ＳｉＧｅ，ＧａＡｓ等の化合物半導体からなる半導体ウェハでもよく、半導体ウェハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板１０が半導体チップである場合は、まず、半導体ウェハの上に、各種半導体素子やＩＣ等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
　第一絶縁層１１としては、例えば、酸化珪素（ＳｉＯ２）等を用いることができる。
　導電部１３の材質としては、例えば、アルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム－シリコン（Ａｌ－Ｓｉ）合金、アルミニウム－シリコン－銅（Ａｌ－Ｓｉ－Ｃｕ）合金等の導電性に優れる材質が好適に用いられる。
　なお、本実施形態では、導電部１３として、Ａｌ－Ｓｉ－Ｃｕを、２．０μｍの厚みに形成している。
　また、本実施形態では、前記第一絶縁層１１と前記導電部１３との間に、第二金属からなるバリア金属膜１２を形成している。このようなバリア金属膜１２は、例えば、ＴｉＮ、ＴｉＷ、Ｃｒ等からなる。ここでは、バリア金属膜１２をＴｉＮから構成している。
　さらに、導電部１３の前記バリア金属膜１２が配された面と反対側の面に反射防止膜１４が配されている。反射防止膜１４は、バリア金属膜１２と同様の材料からなる。また、半導体基板１０の一面１０ａ側に、前記導電部１３を覆うように、例えば、酸化珪素（ＳｉＯ２）等からなる第三絶縁層１５が配されている。
（２）前記半導体基板１０の他方の面側から、前記第一絶縁層１１が露呈するように貫通孔２０を形成する（第二工程）。
　次に、図１Ｂに示すように、例えば、ＤＲＩＥ（Deep Reactive Ion Etching）法によって、半導体基板１０に、他面１０ｂ側から前記半導体基板１０を貫通し、前記第一絶縁層１１を露呈する貫通孔２０を形成する。さらに、第一絶縁層１１を１００～４００ｎｍエッチングする。ここで、ＤＲＩＥ法とは、反応性イオンエッチング（ＲＩＥ:Reactive Ion Etching）法の一つの手法である。例えば、エッチングガスとして六フッ化硫黄（ＳＦ６）などを用い、高密度プラズマによるエッチングと、貫通孔２０の側壁へのパッシベーション成膜を交互に行う手法（Ｂｏｓｃｈプロセス）や、半導体基板を－５０℃以下の温度に冷却した状態で、ＳＦ６ガス等のエッチングガスを用いてエッチングする手法（クライオ（Cryo）プロセス）を用いて、半導体基板１０に深堀りエッチングする方法である。
　なお、貫通孔２０の深さ方向と垂直な断面の形状は、円形、楕円形、三角形、四角形、矩形などいかなる形状であってもよく、その大きさも、所望の貫通配線基板１の大きさ、導電性（抵抗値）などに応じて適宜設定される。
　また、貫通孔２０を形成する方法も、ＤＲＩＥ法に限定されず、レーザー加工法、水酸化カリウム（ＫＯＨ）水溶液などによるウェットエッチング法を用いても構わない。
（３）少なくとも前記貫通孔２０の内壁面および底面に第二絶縁層２１を形成する（第三工程）。
　次いで、図２Ａ及び図２Ｂに示すように、少なくとも前記貫通孔２０の内壁面および底面に第二絶縁層２１を形成する（第三工程）。なお、図２Ｂは、図２Ａの要部拡大図である。
　第二絶縁層２１としては、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）、リンシリケートガラス（ＰＳＧ）、ボロンリンシリケートガラス（ＢＰＳＧ）等が利用でき、半導体パッケージの使用環境に応じて適宜選択すればよい。ＳｉＯ２やＳｉ３Ｎ４からなる絶縁層は、例えば、ＣＶＤ法を利用すれば任意の厚さに成膜できる。ＳｉＯ２からなる絶縁層を成膜するには、例えば、シランやテトラエトキシシラン（ＴＥＯＳ）を原料とするプラズマＣＶＤ法により形成することができる。第二絶縁層２１の厚みとしては、例えば、孔内において２．５μｍとすることができる。
　また、その際、前記貫通孔２０の孔底面よりも、開口部周辺に形成される第二絶縁層２１の厚さを厚く形成することが好ましい。開口部周辺の第二絶縁層２１の厚さを厚くすることにより、後述する第四工程におけるプロセスが容易になる。
（４）前記第二絶縁層２１及び前記第一絶縁層１１のうち、フッ素ガスを含有するエッチングガスを用いたドライエッチング法により、前記貫通孔２０の底面に位置する部分を除去し、前記導電部１３を露呈する（第四工程）。
　次に、図２Ｃ及び図３Ａに示すように、ＲＩＥ法により、前記第二絶縁層２１及び前記第一絶縁層１１のうち、貫通孔２０の底面を覆う部分を除去し、貫通孔２０内に第一基板１０側の導電部１３を露出させる。なお、図３Ａは、図２Ｃの要部拡大図である。
　本実施形態では、フッ素を含有するプロセスガス（エッチングガス）を用いる。具体的には、例えば、四フッ化炭素（ＣＦ４）、ＳＦ６、アルゴン（Ａｒ）の混合ガスを用いたＲＩＥ法を用いるドライエッチング法により、絶縁層のエッチングを行う。それぞれのガスの流量は、例えば、ＣＦ４：２５ｃｍ３／ｍｉｎ、ＳＦ６：１０ｃｍ３／ｍｉｎ、Ａｒ：８０ｃｍ３／ｍｉｎとする。また、エッチング時のパワーは１０００Ｗであり、プロセスガス圧力は例えば１Ｐａとする。
　このとき、半導体基板１０の表面と孔底の絶縁層とのエッチングレート差を考慮して、孔底に形成された第二絶縁層２１及び第一絶縁層１１のみ完全に除去し、半導体基板１０の表面に形成された第二絶縁層２１は残るように、エッチングレートや成膜厚さを調整することが好ましい。
　具体的には、例えば、第二絶縁層２１及び第一絶縁層１１（ＳｉＯ２）／導電部１３（Ａｌ－Ｓｉ－Ｃｕ）のエッチング選択比が１.５～３.０となるように、エッチングレートや成膜厚さを調整する。
　エッチバックしデバイス側の導電部１３を露出させるとともに、引き続き導電部１３をエッチングする。バリア金属膜１２（ＴｉＮ）をフルエッチングし、さらに導電部１３をハ－フエッチングする。このとき、導電部１３は、３００～５００ｎｍエッチングすることが好ましい。
　このとき、エッチングにより除去されたバリア金属膜１２の構成成分であるＴｉと、導電部１３の構成成分であるＡｌ、が、エッチングガス中に含まれるフッ素（Ｆ）と反応して、それぞれＴｉ－Ｆ－Ｃ（第二副生成物）、Ａｌ－Ｆ－Ｃ（第一副生成物）が副生成物として生成する。これらの副生成物は、貫通孔２０の底面部及びその近くに位置する内壁面（内側面）部に亘って堆積する。
　従来の一般的な半導体の貫通孔形成工程の酸化膜ドライエッチングでは、ＳｉＯ２／Ａｌ選択比が１０～２０程度であることから、孔側壁に堆積するＡｌ－Ｆ－Ｃ膜は薄く、物理的に不安定である。そのため、Ａｌ－Ｆ－Ｃ膜は、後工程で剥離しパ－ティクル源となってしまう。また、これらの副生成物（Ｔｉ－Ｆ－Ｃ、Ａｌ－Ｆ－Ｃ）は、水分と反応するとフッ酸を発生するＦを含んでいるため、従来は、フッ酸の発生を抑制するためにも、これらの副生成物をエッチング終了後に除去していた。
　これに対し、本実施形態では、前記第二絶縁層２１、前記第一絶縁層１１及び前記バリア金属膜１２（ＴｉＮ）のうち、前記貫通孔２０の底面に位置する部分を除去し、前記導電部１３を露呈する際に、前記バリア金属膜１２に続いて前記導電部１３（Ａｌ－Ｓｉ－Ｃｕ）の一部をエッチングするとともに、エッチングにより除去された前記第二金属成分と前記エッチングガス成分（Ｃ，Ｆ）とからなる第二副生成物（Ｔｉ－Ｆ－Ｃ）、エッチングにより除去された前記第一金属成分と前記エッチングガス成分とからなる第一副生成物（Ａｌ－Ｆ－Ｃ）を、前記貫通孔２０の底面部及びその近くに位置する内壁面部に亘って堆積させ、テーパー部２２を形成している。
　エッチングの際に生じる第二副生成物及び第一副生成物を、前記貫通孔２０の底面部及びその近くに位置する内壁面部に亘って堆積させ、テーパー部２２を形成する。これにより、後述する第五工程において、前記第二絶縁層２１上に導電層２５を形成し、前記導電層２５を前記導電部１３と電気的に接続する際に、貫通孔２０の底面部がテーパー化されているので、所定の厚みを有する導電層２５をカバレッジ良く安定して形成することができる。
　貫通孔２０を形成する際の、エッチングガスとしてＣＦ４、ＳＦ６、Ａｒを用いた酸化膜ドライエッチングにおいて、第一絶縁層１１及び第二絶縁層２１（ＳｉＯ２）／バリア金属膜１２（ＴｉＮ）／導電部１３（Ａｌ－Ｓｉ－Ｃｕ）の選択比を１．５～３まで低くすることで、バリア金属膜１２、導電部１３をハ－フエッチングする。
　このバリア金属膜１２（ＴｉＮ）、導電部１３（Ａｌ－Ｓｉ－Ｃｕ）をエッチングする際に、副生成物としてＴｉ－Ｆ－Ｃ（第二副生成物）、Ａｌ－Ｆ－Ｃ（第一副生成物）が生成し、貫通孔２０の底面部及びその近くに位置する内壁面部に堆積する。
　この副生成物を貫通孔２０の底面部及びその近くに位置する内壁面部に重点的に堆積させる。これらの膜は孔底部に近いほど厚く堆積するため、垂直であった貫通孔２０底部の形状が順テーパー形状になる。これにより、後工程でのバリア層／シード層２４のステップカバレッジに最も影響する孔底の形状をテーパー化することができる。このとき、Ｔｉ－Ｆ－Ｃ膜とＡｌ－Ｆ－Ｃ膜の合計膜厚は、２００～６００ｎｍであることが好ましい。なお、堆積物を直線的に堆積してもよいし、曲線状に堆積してもよい。貫通孔２０の底面部をテーパー化することで、その後の貫通配線形成が容易となり、配線の信頼性も向上する。
　なお、図３Ａ中、θで表されるテーパー部２２の角度［単位：°］は、特に限定されるものではないが、例えば９０度以上１００度以下の範囲が好ましい。これにより、金属膜２３（バリア層）／シード層２４のステップカバレッジをさらに向上させることができ、貫通配線形成が容易となり、配線の信頼性も向上する。
　テーパー部２２をなす副生成物は、一般的な半導体材料であるシリコンよりも、柔軟な機械的性質を有するため、半導体基板と貫通配線との間において応力緩和材として機能する。したがって、応力によって半導体基板や貫通配線にクラックが発生する不具合を防止することができる。特に、貫通孔２０の底面と内壁面で構成される角部は、応力が集中するため、効果的にクラックを防止することができる。
　このようにして形成されるテーパー部２２は、前記第一金属成分及び前記第二金属成分を含んでいる。特に、エッチングの際に、バリア金属膜１２が先にエッチングされるため、第二金属成分を含む第二副生成物が先に生成し、貫通孔２０の底面部及びその近くに位置する内壁面部に先に堆積する。その後、導電部１３がエッチングされ、第一金属成分を含む第一副生成物が第二副生成物上に堆積する。これにより、前記テーパー部２２において、前記貫通孔２０の側壁に近い部分では前記第一金属成分よりも前記第二金属成分が多く、前記貫通孔２０の側壁から離れた部分では前記第二金属成分よりも前記第一金属成分が多く含まれている。このように、第一副生成物と第二副生成物が順に積層していると、貫通孔に応力が加わった場合、第一副生成物からなる層と第二副生成物からなる層との界面で剥がれが生じ、その剥離によって貫通配線と半導体基板との間の応力を緩和する効果が期待できる。
　なお、これらの副生成物（Ｔｉ－Ｆ－Ｃ、Ａｌ－Ｆ－Ｃ）は、水分と反応するとフッ酸を発生するＦを含んでいるが、本実施形態では、後述するように、引き続き金属膜２３（バリア層）及びシード層２４を形成することにより、これらの副生成物はシード層２４で被覆される。したがって、副生成物と水分とが反応してフッ酸が発生するのを抑制できる。
　また、本実施形態の方法によれば、貫通孔２０底部に堆積した副生成物を除去する工程をなくすと共に、孔底部のテーパー形成を追加工程なく実施することが可能であり、工程やコストの増加を抑えられる。
（５）前記貫通孔２０の内壁面および底面に、少なくとも前記副生成物を被覆するように金属膜２３を形成する（第六工程）。
　そして、図３Ｂ及び図３Ｃに示すように、スパッタ法を用いて貫通孔２０内に金属膜２３（バリア層）を形成する。副生成物からなるテーパー部２２を、直ちに金属膜２３で被覆することで、水分と副生成物が反応して生ずるフッ酸の発生を抑えることができる。なお、図３Ｃは、図３Ｂの要部拡大図である。
　金属膜２３の材料として、例えば、Ｔｉ、ＴｉＮ、ＴｉＷ、Ｃｒ、Ｔａ、ＴａＮが挙げられる。スパッタの方法としては、一般的なスパッタ法よりもスパッタ粒子の指向性が高いロングスロー法やコリーメート法を用いるのが好ましい。
　引き続き、スパッタ法を用いて貫通孔２０内にシード層２４（図示略）を形成する。シード層２４として、例えば、銅（Ｃｕ）が用いられる。この場合も、金属膜２３と同様に指向性の高いスパッタ法を用いることで、貫通孔２０内部へ被覆良くシード層２４を形成することが可能となる。仮に金属膜２３の形成前に逆スパッタを実施しても、テーパー部２２の形状は変化しないため、逆スパッタを実施してもしなくてもよい。
　このとき、貫通孔２０の底面部が副生成物によりテーパー化されているので、スパッタ膜がステップカバレッジよく堆積される。スパッタ法は原理上バリア層／シード層２４の金属原子が、垂直的に孔底部に入射されるため、貫通孔２０底部が鉛直方向に対し傾斜していると、貫通孔２０側壁に付着されやすくなることでステップカバレッジが改善される。
（６）前記第二絶縁層２１上に導電層２５を形成し、前記導電層２５を前記導電部１３と電気的に接続する（第五工程）。
　次に、図４Ａに示すように、電解めっき法を用いて貫通孔２０内に導電体からなる導電層２５を形成する。導電体としては、電気の良導体であれば特に制限は無く、例えば、電気抵抗が低い銅、アルミニウム、ニッケル、クロム、銀、錫等の他に、Ａｕ－Ｓｎ、Ｓｎ－Ｐｂ等の合金、あるいはＳｎ基、Ｐｂ基、Ａｕ基、Ｉｎ基、Ａｌ基などのはんだ合金等の金属が利用できる。
　このとき、本実施形態では貫通孔２０の底面部がテーパー化されているので、導電層２５をカバレッジ良く形成することができる。これにより、本実施形態では、貫通孔２０の底面部付近において、接触不良などがなく、電気的な安定性を向上させた貫通配線を有する貫通配線基板１を製造可能である。
（７）次に、図４Ｂに示すように、半導体基板１０及び導電層２５上に絶縁性の封止層２８を形成する（第七工程）。
　封止層２８は、例えば、感光性ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂（シリコーン）、ポリベンゾオキサゾール（ＰＢＯ）等の感光性樹脂を、スピンコート法やラミネート法を用い、フォトリソグラフィ技術によりパターニングすることによって形成することができる。
　その際、導電層２５を少なくとも露出するような開口部２８ａを封止層２８に設ける。なお、開口部２８ａの直径は、露光時に用いるフォトマスクの開口径によって調整することができる。封止層２８の厚みは、５～５０μｍ程度である。
　なお、封止層２８の形成には、電着法、スプレーコート法、印刷法を用いることも可能である。また、樹脂のパターニングには、レーザー加工法、プラズマエッチング法も可能である。
　また、ラミネート法の場合、あらかじめパターニングされたシート状の樹脂をラミネートにて圧着させることも可能である。また、樹脂をスクリーン印別法にて直接、成膜及びパターニングする方法も可能である。なお、これらの場合、樹脂が感光性である必要はない。
　次に、封止層２８の開口部２８ａから露出された導電層２５上に、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等によりはんだを転写する。その後、リフロー炉を用いてはんだボールを溶融させ、配線部２３上に、はんだバンプ２９を形成する。
　以上のようにして、貫通配線基板１が得られる。
　ここで、図５は、上述したような方法により製造された貫通配線基板の断面ＳＥＭ写真を示す図である。貫通孔２０の底面部及びその近くに位置する内壁面に亘って副生成物が堆積することによりテーパー部２２が形成されていることが確認される。
　図６は、上述したような方法により製造された、本実施形態の貫通配線基板１の一構成例を模式的に示す断面図である。
　本実施形態の貫通配線基板１は、半導体基板１０の一方の面１０ａに第一絶縁層１１を介して配された、第一金属からなる導電部１３と、前記半導体基板１０の他方の面側から、前記導電部１３を露呈するように配された貫通孔２０と、少なくとも前記貫通孔２０の内壁面に配された第二絶縁層２１と、前記第二絶縁層２１上に配され、前記導電部１３と電気的に接続された導電層２５と、を備える。
　そして、本実施形態の貫通配線基板１は、前記貫通孔２０の底面部及びその近くに位置する内壁面（内側面）部に亘ってテーパー部２２が形成されている。前記テーパー部２２は、前記第一金属成分を含んでいる。
　本実施形態の貫通配線基板１では、上述したような方法により製造されることで、前記貫通孔２０の底面部及びその近くに位置する内壁面部に亘ってテーパー部２２が形成されている。前記テーパー部２２は、前記第一金属成分を含んでいる。本実施形態では、貫通孔２０の底面部がテーパー化されているので、その上に配される導電層２５が所定の厚さを有する。これにより、本実施形態の貫通配線基板１は、貫通配線の底面部付近における接触不良などがなく、貫通配線の電気的な安定性が向上される。
　特に、図６に示す貫通配線基板１では、前記第一絶縁層１１と前記導電部１３との間に、第二金属からなるバリア金属膜１２が配され、前記貫通孔２０の底面部周辺に形成された前記テーパー部２２は、前記第一金属成分及び前記第二金属成分を含んでいる。
　特に、上述したような製造工程において、エッチングの際に、バリア金属膜１２が先にエッチングされるため、第二金属成分を含む第二副生成物が先に生成し、貫通孔２０の底面部及びその近くに位置する内壁面部に先に堆積する。その後、導電部１３がエッチングされ、第一金属成分を含む第一副生成物が第二副生成物上に堆積する。これにより、前記テーパー部２２において、前記貫通孔２０の側壁に近い部分では前記第一金属成分よりも前記第二金属成分が多く、前記貫通孔２０の側壁から離れた部分では前記第二金属成分よりも前記第一金属成分が多く含まれている。
　上述した実施形態では、半導体基板１０がＳｉからなる場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、Ｓｉ基板以外の化合物半導体基板１０、絶縁基板にも適用可能である。
　また、上述した実施形態では、バリア金属膜１２がＴｉＮからなる場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、ＴｉＷ、Ｃｒから構成されていてもよい。この場合、エッチング時にエッチングガス中のＦと反応して生成される副生成物は、それぞれＴｉ－Ｗ－Ｆ－Ｃ、Ｃｒ－Ｆ－Ｃとなる。
　また、上述した実施形態では、第一絶縁層１１と導電部１３との間に、第二金属からなるバリア金属膜１２が配されている場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、第一絶縁層１１と導電部１３との間にバリア金属膜１２が配されていなくてもよい。この場合、形成されるテーパー部２２は、第二金属成分を含有しない。
　以上、本実施形態の貫通配線基板の製造方法及び貫通配線基板について説明してきたが、本発明は上述した実施形態のみに限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変更可能である。
　本発明は、貫通配線基板の製造方法及び貫通配線基板に広く適用可能である。
　１　　貫通配線基板
　１０　半導体基板
　１１　第一絶縁層
　１２　バリア金属膜
　１３　導電部
　１４　反射防止膜
　１５　第三絶縁層
　２０　貫通孔
　２１　第二絶縁層
　２２　テーパー部
　２３　金属膜
　２４　シード層
　２５　導電層

Claims (6)

  1. 　貫通配線基板の製造方法であって、
    　半導体基板の第１面に、第一絶縁層を介して、第一金属からなる導電部を形成し；
    　前記半導体基板の前記第１面の反対に位置する第２面側から、前記第一絶縁層が露呈するように貫通孔を形成し；
    　少なくとも前記貫通孔の内壁面および底面に第二絶縁層を形成し；
    　フッ素ガスを含有するエッチングガスを用いたドライエッチング法により、前記第二絶縁層及び前記第一絶縁層のうちの前記貫通孔の底面に位置する部分を除去することにより、前記導電部を露呈し；
    　前記第二絶縁層上に導電層を形成し、前記導電層を前記導電部と電気的に接続し、
    　前記導電部を露呈する際に、前記第二絶縁層に続いて前記導電部の一部をエッチングするとともに、エッチングにより除去された前記第一金属成分と前記エッチングガス成分とからなる第一副生成物を、前記貫通孔の底面部及びその近くに位置する内壁面部に亘って堆積させ、テーパー部を形成する
    ことを特徴とする貫通配線基板の製造方法。
  2. 　前記導電部を形成する際に、前記第一絶縁層と前記導電部との間に、第二金属からなるバリア金属膜を形成し、
    　前記導電部を露呈する際に、前記第二絶縁層、前記第一絶縁層及び前記バリア金属膜のうちの、前記貫通孔の底面に位置する部分を除去し、前記バリア金属膜に続いて前記導電部の一部をエッチングするとともに、エッチングにより除去された前記第二金属成分と前記エッチングガス成分とからなる第二副生成物、及びエッチングにより除去された前記第一金属成分と前記エッチングガス成分とからなる前記第一副生成物を、前記貫通孔の底面部及びその近くに位置する内壁面部に亘って堆積させ、テーパー部を形成する
    ことを特徴とする請求項１に記載の貫通配線基板の製造方法。
  3. 　前記導電部を露呈した後で前記導電層を前記導電部と電気的に接続する前に、少なくとも前記副生成物を被覆するように金属膜を形成することを特徴とする請求項１または２に記載の貫通配線基板の製造方法。
  4. 　半導体基板の第１面に第一絶縁層を介して配された、第一金属からなる導電部と；
    　前記半導体基板の前記第１面の反対に位置する第２面側から、前記導電部を露呈するように配された貫通孔と；
    　少なくとも前記貫通孔の内壁面に配された第二絶縁層と；
    　前記第二絶縁層上に配され、前記導電部と電気的に接続された導電層と；
    を備えた貫通配線基板であって、
    　前記貫通孔の底面部及びその近くに位置する内壁面部に亘ってテーパー部が形成されており、
    　前記テーパー部は、前記第一金属成分を含んでいる
    ことを特徴とする貫通配線基板。
  5. 　前記第一絶縁層と前記導電部との間に、第二金属からなるバリア金属膜が配され、
    　前記貫通孔の底面部周辺に形成された前記テーパー部は、前記第一金属成分及び前記第二金属成分を含んでいる
    ことを特徴とする請求項４に記載の貫通配線基板。
  6. 　前記テーパー部の前記貫通孔の側壁に近い部分は、前記第一金属成分よりも前記第二金属成分を多く含み、
    　前記テーパー部の前記貫通孔の側壁から離れた部分は、前記第二金属成分よりも前記第一金属成分を多く含む
    ことを特徴とする請求項５に記載の貫通配線基板。
PCT/JP2011/074664 2010-10-29 2011-10-26 貫通配線基板の製造方法及び貫通配線基板 WO2012057200A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP11836333.2A EP2634795A4 (en) 2010-10-29 2011-10-26 Process for manufacture of through-type wiring substrate, and through-type wiring substrate
US13/869,550 US20130234341A1 (en) 2010-10-29 2013-04-24 Interposer substrate manufacturing method and interposer substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-243873 2010-10-29
JP2010243873A JP2012099548A (ja) 2010-10-29 2010-10-29 貫通配線基板の製造方法及び貫通配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/869,550 Continuation US20130234341A1 (en) 2010-10-29 2013-04-24 Interposer substrate manufacturing method and interposer substrate

Publications (1)

Publication Number Publication Date
WO2012057200A1 true WO2012057200A1 (ja) 2012-05-03

Family

ID=45993906

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/074664 WO2012057200A1 (ja) 2010-10-29 2011-10-26 貫通配線基板の製造方法及び貫通配線基板

Country Status (4)

Country Link
US (1) US20130234341A1 (ja)
EP (1) EP2634795A4 (ja)
JP (1) JP2012099548A (ja)
WO (1) WO2012057200A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353109B2 (ja) 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
US8809191B2 (en) * 2011-12-13 2014-08-19 Stats Chippac, Ltd. Semiconductor device and method of forming UBM structure on back surface of TSV semiconductor wafer
JP6021441B2 (ja) * 2012-05-25 2016-11-09 ラピスセミコンダクタ株式会社 半導体装置
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP6391999B2 (ja) * 2014-06-13 2018-09-19 株式会社ディスコ 積層デバイスの製造方法
TWI581325B (zh) * 2014-11-12 2017-05-01 精材科技股份有限公司 晶片封裝體及其製造方法
KR102411064B1 (ko) 2015-03-10 2022-06-21 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그의 제조방법
JP2016225471A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
CN205752132U (zh) * 2016-05-19 2016-11-30 深圳市汇顶科技股份有限公司 硅通孔芯片、指纹识别传感器和终端设备
US9917009B2 (en) * 2016-08-04 2018-03-13 Globalfoundries Inc. Methods of forming a through-substrate-via (TSV) and a metallization layer after formation of a semiconductor device
JP2018157110A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 半導体装置およびその製造方法
JP6385515B2 (ja) * 2017-04-26 2018-09-05 キヤノン株式会社 半導体装置およびその製造方法
EP3550600B1 (en) * 2018-04-04 2020-08-05 ams AG Method of forming a through-substrate via and semiconductor device comprising the through-substrate via
KR102493464B1 (ko) 2018-07-19 2023-01-30 삼성전자 주식회사 집적회로 장치 및 이의 제조 방법
US10923397B2 (en) * 2018-11-29 2021-02-16 Globalfoundries Inc. Through-substrate via structures in semiconductor devices
JP2020098849A (ja) * 2018-12-18 2020-06-25 ソニーセミコンダクタソリューションズ株式会社 半導体装置
KR20210028324A (ko) 2019-09-03 2021-03-12 삼성전자주식회사 반도체 소자
JP7278184B2 (ja) 2019-09-13 2023-05-19 キオクシア株式会社 半導体装置の製造方法
JP2021180333A (ja) * 2020-08-06 2021-11-18 ラピスセミコンダクタ株式会社 半導体装置
JP2022047357A (ja) 2020-09-11 2022-03-24 キオクシア株式会社 半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616380B2 (ja) 1993-05-14 1997-06-04 日本電気株式会社 半導体装置の製造方法
JPH11274299A (ja) 1998-03-26 1999-10-08 Toshiba Corp 配線形成方法
JP2004342702A (ja) * 2003-05-13 2004-12-02 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2005268749A (ja) * 2004-02-19 2005-09-29 Ricoh Co Ltd 半導体装置
WO2010070826A1 (ja) * 2008-12-17 2010-06-24 パナソニック株式会社 貫通電極の形成方法及び半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
US20050176237A1 (en) * 2004-02-05 2005-08-11 Standaert Theodorus E. In-situ liner formation during reactive ion etch
US7999352B2 (en) * 2004-02-19 2011-08-16 Ricoh Company, Ltd. Semiconductor device
KR100598100B1 (ko) * 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
US8432037B2 (en) * 2004-06-10 2013-04-30 Renesas Electronics Corporation Semiconductor device with a line and method of fabrication thereof
JP4939760B2 (ja) * 2005-03-01 2012-05-30 株式会社東芝 半導体装置
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
JP2010080897A (ja) * 2008-09-29 2010-04-08 Panasonic Corp 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616380B2 (ja) 1993-05-14 1997-06-04 日本電気株式会社 半導体装置の製造方法
JPH11274299A (ja) 1998-03-26 1999-10-08 Toshiba Corp 配線形成方法
JP2004342702A (ja) * 2003-05-13 2004-12-02 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2005268749A (ja) * 2004-02-19 2005-09-29 Ricoh Co Ltd 半導体装置
WO2010070826A1 (ja) * 2008-12-17 2010-06-24 パナソニック株式会社 貫通電極の形成方法及び半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2634795A4

Also Published As

Publication number Publication date
EP2634795A4 (en) 2017-12-27
JP2012099548A (ja) 2012-05-24
EP2634795A1 (en) 2013-09-04
US20130234341A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
WO2012057200A1 (ja) 貫通配線基板の製造方法及び貫通配線基板
TWI460836B (zh) 半導體晶片及其製造方法
US8405199B2 (en) Conductive pillar for semiconductor substrate and method of manufacture
US7456090B2 (en) Method to reduce UBM undercut
US7919406B2 (en) Structure and method for forming pillar bump structure having sidewall protection
JP5259197B2 (ja) 半導体装置及びその製造方法
TWI437679B (zh) 半導體裝置及其製造方法
CN102222647B (zh) 半导体裸片及形成导电元件的方法
US7754581B2 (en) Method for manufacturing a three-dimensional semiconductor device and a wafer used therein
US20040245623A1 (en) Semiconductor device, circuit substrate and electronic instrument
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
JP5596919B2 (ja) 半導体装置の製造方法
TW201128749A (en) Pillar structure having a non-planar surface for semiconductor devices
US9824991B2 (en) Organic thin film passivation of metal interconnections
JP5873145B2 (ja) 貫通配線基板の製造方法
JP5455538B2 (ja) 半導体装置及びその製造方法
JP2010232400A (ja) 半導体基板と半導体基板の製造方法および半導体パッケージ
JP2007221080A (ja) 半導体装置およびその製造方法
JP2007281289A (ja) 電子部品及びその製造方法
CN104716055B (zh) 晶圆级封装方法
CN103367243A (zh) 通过氧化形成浅通孔
US11031361B2 (en) Semiconductor bonding structure and method of manufacturing the same
JP4845986B2 (ja) 半導体装置
JP2010073889A (ja) 半導体装置及びその製造方法
JP2007317860A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11836333

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2011836333

Country of ref document: EP