WO2011132492A1 - 薄膜キャパシタ - Google Patents

薄膜キャパシタ Download PDF

Info

Publication number
WO2011132492A1
WO2011132492A1 PCT/JP2011/057100 JP2011057100W WO2011132492A1 WO 2011132492 A1 WO2011132492 A1 WO 2011132492A1 JP 2011057100 W JP2011057100 W JP 2011057100W WO 2011132492 A1 WO2011132492 A1 WO 2011132492A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
nitride
thin film
upper electrode
film capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/057100
Other languages
English (en)
French (fr)
Inventor
裕一 笹島
一郎 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to US13/642,004 priority Critical patent/US20130094120A1/en
Publication of WO2011132492A1 publication Critical patent/WO2011132492A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/694—Electrodes comprising noble metals or noble metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer

Definitions

  • the present invention relates to a thin film capacitor having an MIM structure in which a lower electrode, a dielectric layer, and an upper electrode are sequentially formed on a substrate. More specifically, the present invention relates to IV characteristics and reliability when using an electrode instead of Pt. It is about maintenance.
  • FIG. 7 shows a conventional thin film capacitor having an MIM structure.
  • the thin film capacitor 100 shown in the figure has a structure in which a lower electrode 104, a dielectric layer 106, and an upper electrode 108 are sequentially laminated on a substrate 102.
  • the lower electrode 104 and the upper electrode 108 are made of Pt and the dielectric layer 106 is made of BST, hydrogen accumulates in the device during the manufacturing process, and the IV characteristic and the capacity characteristic are deteriorated. To do. In order to recover these characteristics, it is effective to apply a heat treatment at 400 ° C. or higher under a low hydrogen partial pressure. Further, the adhesion of the Pt / BST interface is based on the mirror image force, and it is difficult to obtain a strong bond. For this reason, the adhesion at the Pt / BST interface is weak, and peeling occurs due to a high temperature bias test or a heat cycle test, and it is difficult to obtain reliability that can withstand practical use. For such characteristic deterioration, although dielectric materials are different, as shown in Patent Documents 1 and 2 below, it has been attempted to insert a conductive oxide electrode or the like at the electrode / dielectric layer interface. . *
  • Patent Document 1 relates to improvement of fatigue characteristics of a Pt / PZT / Pt capacitor used for FeRAM. According to this technique, in order to maintain the hysteresis characteristic by reducing the leakage current, an SRO film (see reference numeral 5 and reference numeral 7 in FIG. 1 of the same publication) is inserted at the Pt / PZT interface, and diffusion barrier properties such as Pb are increased. It is effective to ensure and prevent the generation of oxygen defects. The SRO film is obtained by forming an amorphous SRO film at a low temperature and polycrystallizing it by heat treatment. Patent Document 2 relates to a ferroelectric PZT thin film capacitor.
  • An oxide such as Al 2 O 3 , SiO 2 or a nitride such as Si 3 N 4 is applied to a buffer film (as disclosed in the same publication) on an Al / PZT interface. It is disclosed that it is inserted as reference numeral 7 in FIG.
  • a buffer film By inserting the buffer film, it is possible to suppress the diffusion of Al, which is a low melting point metal, even when a high temperature treatment is performed, and it is possible to suppress deterioration of memory characteristics.
  • the Pt electrode described above is excellent in terms of oxidation resistance and Schottky characteristics with the dielectric BSTO, but it is known that the Pt electrode is significantly more expensive than other general-purpose metals and exhibits hydrogen degradation. .
  • the characteristics are recovered by annealing, but Pt attracts hydrogen easily. Therefore, in addition to the annealing, Pt is used as a barrier film against hydrogen entering from outside after the preparation. It is necessary to coat / BST / Pt. However, good reliability is not obtained even if such annealing treatment and barrier film are applied.
  • the present invention focuses on the above points, and provides a thin film capacitor capable of maintaining IV characteristics and reliability even in the case of using an upper electrode in place of Pt in a thin film capacitor having an MIM structure.
  • the purpose is to do.
  • the upper electrode of the lower electrode or the upper electrode is a laminated electrode made of a nitride and a metal. It is characterized by that.
  • the nitride contains a refractory metal.
  • the metal laminated with the nitride is the same as the refractory metal contained in the nitride.
  • the refractory metal is Ta or Ti.
  • the nitride contains Si.
  • the upper electrode of the upper and lower electrodes is a laminated electrode in which a nitride and a metal are laminated.
  • Embodiment 1 of the present invention will be described with reference to FIGS.
  • a metal having a large work function is used as an electrode.
  • Pt is the metal with the largest work function, it has the characteristic of easily storing hydrogen that degrades the MIM capacitor characteristics as described above, so forming a thin film capacitor without using Pt is an essential solution. It seems to be connected.
  • the band structure of the dielectric is controlled by using at least the upper electrode of the upper and lower electrodes in contact with the dielectric layer as a laminated electrode in which a nitride and a metal are laminated.
  • FIG. 1 is a cross-sectional view showing the laminated structure of the thin film capacitor of this example.
  • the thin film capacitor 10 has an MIM structure in which a lower electrode 14, a dielectric layer 16, and an upper electrode 18 are sequentially formed on a substrate 12.
  • the upper surface of the upper electrode 18 is covered with a protective film 20 and a photosensitive resin 22 at appropriate portions except for the terminal outlets 36A and 36B.
  • the lower electrode 14 and the upper electrode 18 are connected to external electrodes 28A and 28B by embedded conductors 26A and 26B connected to the terminal outlets 36A and 36B.
  • a barrier film 24 is provided around the embedded conductors 26A and 26B, and a plating seed film (not shown) is provided at the interface between the barrier film 24 and the embedded conductors 26A and 26B.
  • a plating seed film (not shown) is provided at the interface between the barrier film 24 and the embedded conductors 26A and 26B.
  • a Si substrate with a thermal oxide film is used as the substrate 12, Pt is used as the lower electrode 14, and BSTO is used as the dielectric layer 16, for example.
  • the upper electrode 18 a laminated electrode in which a nitride and a metal are laminated is used.
  • the nitride preferably contains a refractory metal such as Ta or Ti, and further preferably contains Si. Film formation of a refractory metal nitride containing Si (for example, TaSiN) can reduce film stress as compared with a film not containing Si (for example, TaN). As a result, the stress applied to the MIM can be reduced, and the deterioration of the MIM characteristics can be suppressed.
  • the same thing as the refractory metal contained in the said nitride is utilized, for example.
  • electrode deposition can be performed continuously, so movement between deposition chambers can be omitted and the deposition process can be shortened. Further, it is possible to prevent a decrease in the adhesion between the nitride and the metal.
  • a TaSiN / Ta laminated electrode in which TaSiN as a nitride and Ta as a metal are laminated is used as the upper electrode 18.
  • the protective film 20 for example, a TiO x / Al 2 O 3 film is used, and as the photosensitive resin 22, for example, a BCB resin is used.
  • the photosensitive resin 22 for example, a BCB resin is used.
  • Cu is used as the embedded conductors 26A and 26B, and TaN / Ta is used as the barrier film 24, for example.
  • Cu is used as a plating seed film (not shown) provided on the surface of the barrier film 24.
  • the external electrodes 28A and 28B for example, a Ni / Au laminated electrode is used.
  • a substrate 12 made of Si with a thermal oxide film is prepared.
  • Sputter deposition is sequentially performed so that BSTO is 150 nm as the body layer 16 and a TaSiN / Ta laminated film is 40 nm / 100 nm as the upper electrode.
  • the resistivity of the upper electrode (nitride electrode) 18 is, for example, 0.01 ⁇ cm.
  • a resist 30 is applied on the upper electrode 18, the upper electrode 18 and the dielectric layer 16 are processed by photolithography and dry etching, and a processed portion having a desired shape as shown in FIG. 32A and 32B are formed. Subsequently, the resist 30 is applied again including the processed portions 32A and 32B, and the lower electrode 14 is processed by photolithography and dry etching in the same manner as described above, thereby processing the desired shape shown in FIG. After forming the portion (dicing line portion) 34, the resist 30 is removed. Then, as shown in FIG. 2E, TiO x / Al 2 O 3 is formed to a thickness of 2 nm / 80 nm as the protective film 20 so as to cover the entire surface exposed after the removal of the resist 30.
  • terminal take-out ports 36A and 36B are formed in the protective film 20 by photolithography and dry etching.
  • one terminal outlet 36 ⁇ / b> A is in contact with the lower electrode 14, and the other terminal outlet 36 ⁇ / b> B is in contact with the upper electrode 18.
  • the surface of the laminate formed by the above steps is covered with the BCB resin that is the photosensitive resin 22, and the positions corresponding to the terminal outlets 36A and 36B are obtained by photolithography as shown in FIG. A hole for forming a single terminal is formed in The thickness of the photosensitive resin 22 is set to about 3 ⁇ m in the portion formed on the upper electrode 18.
  • a TaN / Ta film for example, 20 nm / 20 nm is formed as the barrier film 24 so as to cover the bottom and side surfaces of the holes formed in the step of FIG. 3A and the surface of the photosensitive resin 22.
  • Sputtered to a thickness see FIG. 3B
  • a Cu film as a plating seed film was sputtered to a thickness of, for example, 100 nm (not shown), and 200 ° C. Add a 30 minute Cu anneal. *
  • FIG. 3C Cu is embedded as the plated conductor 26 by Cu electrolytic plating.
  • FIG. 3D the excess plated conductor 26 is removed by CMP or the like to form embedded conductors 26A and 26B.
  • lift-off resist patterning (not shown) for forming the external electrodes 28A and 28B connected to the embedded conductors 26A and 26B is performed, and Ni / Au is formed as the external electrodes 28A and 28B by a technique such as EB vapor deposition.
  • a film is formed with a thickness of, for example, 10 nm / 100 nm (FIG. 2E). Thereafter, if necessary, it is divided (diced) into a desired element shape to obtain the thin film capacitor 10 shown in FIG.
  • FIG. 4 shows the electrical characteristics (IV characteristics) of the thin film capacitor 10 of this example
  • FIG. 5 shows the electrical characteristics of a conventional thin film capacitor as a comparative example.
  • the structure of the thin film capacitor of the comparative example is a structure in which the upper electrode 18 of the thin film capacitor 10 of the present embodiment is replaced with Pt, and the material and the dimensions of the other parts are the same.
  • 4 and FIG. 5 show the steps shown in FIG. 2E after the MIM formation in the step shown in FIG. 2C, after the buried conductor formation in the step shown in FIG. 3D (after Cu-CMP), respectively.
  • the characteristics after dicing (not shown) are shown.
  • the horizontal axis represents voltage [V]
  • the vertical axis represents current [A]. From FIG.
  • Table 1 below shows the results of a high temperature bias test and a heat cycle test performed on this example and the comparative example.
  • the high temperature bias test was conducted under the conditions of 125 ° C. and ⁇ 6 V
  • the heat cycle test was conducted under the conditions of ⁇ 55 ° C. to 125 ° C. and ⁇ 6 V. From the results shown in Table 1, it can be seen that the thin film capacitor 10 of this example has a longer lifetime than the comparative example of the conventional structure in both the high temperature bias test and the heat cycle test.
  • FIG. 6 shows an image obtained by observing the sample after the reliability test (the high temperature bias test and the heat cycle test) with an ultrasonic microscope.
  • Pt electrode is an image of the comparative example
  • TaSiN / Ta electrode is an image of the present example.
  • peeling was confirmed as shown by an arrow in the lower left figure, whereas in the sample of this example, it was confirmed that no peeling was observed.
  • the upper electrode 18 is made of nitride. Since the laminated electrode is formed by laminating metals, the following effects are obtained. (1) Equivalent characteristics can be obtained without an annealing process for recovering characteristics required when Pt is used for the upper electrode 18. Moreover, it becomes possible to make the process after forming the dielectric layer 16 into a low temperature process. (2) The adhesion at the interface between the dielectric layer 16 and the upper electrode 18 is improved, and no peeling occurs. (3) Compared to the high temperature bias test and heat cycle test, the life of several hundred times longer than that of the conventional structure can be obtained, and the reliability is greatly improved. (4) Since the upper electrode 18 using nitride has a hydrogen barrier property, it is possible to suppress hydrogen degradation without necessarily providing the protective film 20 such as Al 2 O 3 .
  • this invention is not limited to the Example mentioned above, A various change can be added in the range which does not deviate from the summary of this invention.
  • the following are also included.
  • the shape and dimensions shown in the above embodiment are merely examples, and may be appropriately changed as necessary.
  • the materials shown in the above-described embodiments are also examples, and can be appropriately changed within the range where the same effects can be obtained.
  • TaSiN is used as the nitride constituting the upper electrode 18, but this is also an example, and may include a refractory metal other than Ta (for example, Ti). Further, Si may be included as necessary.
  • the nitride composition need not be constant, and the composition may be inclined in the thickness direction. For example, by tilting the composition, it is possible to control the resistance of the electrode and thus the ESR of the MIM capacitor. Further, by changing the nitride composition so as to be the same toward the metal above it, there is an advantage that continuous film formation is possible along with stress reduction.
  • a nitride and metal laminated electrode is used for the upper electrode 18, but a nitride and metal laminated electrode may also be used for the lower electrode 14.
  • an insulating hydrogen barrier film such as TiO x / Al 2 O 3 is provided, but the nitride itself used for the upper electrode 18 also functions as a hydrogen barrier film.
  • the protective film 20 since the resistance against hydrogen diffusion from the outside can be imparted after the element is formed, the protective film 20 may be provided as necessary.
  • the nitride may be insulative or conductive. The resistivity can be controlled by the film composition according to the ESR required for the element.
  • the upper electrode of the lower electrode or the upper electrode is a laminated electrode in which a nitride and a metal are laminated.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】ＭＩＭ構造の薄膜キャパシタにおいて、Ｐｔに代わる上部電極を用いた場合であっても、ＩＶ特性や信頼性を維持する。【解決手段】薄膜キャパシタ１０は、基板１２上に、下部電極１４，誘電体層１６，上部電極１８を順次形成したＭＩＭ構造であり、上下の電極のうち、少なくとも上部電極１８が、窒化物と金属を積層した積層電極となっている。窒化物としては、Ｔａ，Ｔｉなどの高融点金属を含むことが好ましく、また、窒化物と積層される金属が、前記窒化物に含まれる金属と同じであることが好ましい。更に、窒化物がＳｉを含んでいてもよい。少なくとも上部電極１８に窒化物を含む積層電極を用いることで、Ｐｔ電極を用いる場合に必要だった特性回復のアニール処理の必要なく、同等のＩＶ特性を得られるとともに信頼性も向上する。また、誘電体層１６と上部電極１８の密着性が改善され、剥離が生じない。

Description

薄膜キャパシタ
本発明は、基板上に、下部電極，誘電体層，上部電極が順次形成されたＭＩＭ構造の薄膜キャパシタに関し、更に具体的には、Ｐｔに代わる電極を用いた場合のＩＶ特性と信頼性の維持に関するものである。
ＢａＳｒＴｉＯ３（以下、ＢＳＴもしくはＢＳＴＯと記す）などを誘電体層とする薄膜キャパシタは、その低背の特徴を活かし、ＳｉＰ（System In Package），部品埋め込みにおけるデカップリング用途での使用が期待できる。図７には、従来のＭＩＭ構造の薄膜キャパシタが示されている。同図に示す薄膜キャパシタ１００は、基板１０２上に、下部電極１０４，誘電体層１０６，上部電極１０８が順次積層された構造となっている。　
このような構造の薄膜キャパシタ１００において、下部電極１０４及び上部電極１０８をＰｔとし、誘電体層１０６をＢＳＴにした場合、その製作工程で水素が素子中に蓄積し、ＩＶ特性及び容量特性が劣化する。これらの特性の回復には、低水素分圧下で４００℃以上の熱処理を加えることが有効である。また、Ｐｔ／ＢＳＴ界面の密着力は、その結合が鏡像力によるものとされ、強い結合を得るのは困難である。このため、Ｐｔ／ＢＳＴ界面の密着力は弱く、高温バイアス試験やヒートサイクル試験によって剥離が生じ、実用に耐える信頼性を得るのが困難である。このような特性劣化に対し、誘電体材料は異なるものの、下記特許文献１及び２に示すように、電極／誘電体層の界面に、導電性酸化物電極などを挿入することが試みられている。　
前記特許文献１は、ＦｅＲＡＭに用いられるＰｔ／ＰＺＴ／Ｐｔキャパシタの疲労特性改善に関するものである。当該技術によれば、低リーク電流化によるヒステリシス特性保持には、Ｐｔ／ＰＺＴ界面にＳＲＯ膜（同公報の第１図の符号５及び符号７参照）を挿入し、Ｐｂ等の拡散バリア性を確保して酸素欠陥生成を防止することが有効である。前記ＳＲＯ膜は、低温でアモルファスＳＲＯ膜を成膜し、熱処理により多結晶化することにより得られる。また、前記特許文献２には、強誘電体ＰＺＴ薄膜キャパシタに関し、Ａｌ／ＰＺＴ界面にＡｌ２Ｏ３，ＳｉＯ２などの酸化物や、Ｓｉ３Ｎ４などの窒化物を緩衝膜（同公報の第１図の符号７参照）として挿入することが開示されている。該緩衝膜の挿入により、高温処理を行っても低融点金属のＡｌの拡散抑制が可能になり、メモリ特性劣化を抑えることが可能となっている。
特開平１１－１９５７６８号公報（第１図） 特開平５－１１０００９号公報（第１図）
上述したＰｔ電極は、耐酸化性や誘電体ＢＳＴＯとのショットキー特性の面で優れる反面、他の汎用的な金属に比べると、価格が著しく高いほか、水素劣化を示すことが知られている。これに対し、前記背景技術で示したようにアニール処理による特性回復が行われるが、Ｐｔは水素を容易にひきつけるため、前記アニール処理に加えて、作成後に外から侵入する水素に対するバリア膜でＰｔ／ＢＳＴ／Ｐｔを被膜することが必要となる。しかしながら、このようなアニール処理及びバリア膜を適用しても良好な信頼性が得られるわけではない。また、前記特許文献１に記載の技術では、電極と誘電体層の界面に挿入するＳＲＯ膜の特性が、Ｓｒ，Ｒｕの組成によって容易に変わってしまうほか、抵抗率が高く、ＥＳＲが高くなるという不都合がある。更に、前記特許文献２に記載の技術では、緩衝層として、Ａｌ２Ｏ３，ＳｉＯ２，Ｓｉ３Ｎ４などを用いるが、これらは低誘電率材料であり、容量低下を余議なくされるという不都合がある。　
本発明は、以上のような点に着目したもので、ＭＩＭ構造の薄膜キャパシタにおいて、Ｐｔに代わる上部電極を用いた場合であっても、ＩＶ特性や信頼性の維持が可能な薄膜キャパシタを提供することを、その目的とする。
本発明は、基板上に、下部電極，誘電体層，上部電極が順次形成された薄膜キャパシタにおいて、前記下部電極又は上部電極のうち、少なくとも上部電極を、窒化物と金属からなる積層電極としたことを特徴とする。主要な形態の一つは、前記窒化物が、高融点金属を含むことを特徴とする。他の形態は、前記窒化物と積層する金属が、前記窒化物に含まれる高融点金属と同じであることを特徴とする。更に他の形態は、前記高融点金属が、Ｔａ又はＴｉであることを特徴とする。更に他の形態は、前記窒化物が、Ｓｉを含むことを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
本発明によれば、基板上に下部電極，誘電体層，上部電極が順次形成されたＭＩＭ構造の薄膜キャパシタにおいて、上下の電極のうち、少なくとも上部電極を、窒化物と金属を積層した積層電極としたので、ＭＩＭキャパシタ加工後のアニール処理なくして良好なＩＶ特性が得られるとともに、信頼性の向上を図ることができる。
本発明の実施例１の薄膜キャパシタの積層構造を示す断面図である。 前記実施例１の製造工程の一例を示す図である。 前記実施例１の製造工程の一例を示す図である。 前記実施例１の薄膜キャパシタのＩＶ特性を示す図である。 比較例の薄膜キャパシタのＩＶ特性を示す図である。 前記実施例１及び比較例の薄膜キャパシタの信頼性試験後の超音波顕微鏡での観察画像を示す図である。 従来のＰｔ／ＢＳＴＯ／Ｐｔ薄膜キャパシタの積層構造を示す断面図である。
以下、本発明を実施するための形態を、実施例に基づいて詳細に説明する。
最初に、図１～図６を参照しながら本発明の実施例１を説明する。通常、ＭＩＭ構造の薄膜キャパシタでは、電極として仕事関数の大きな金属が用いられる。Ｐｔは、最も仕事関数の大きな金属であるが、上述したようにＭＩＭキャパシタ特性を劣化させる水素を蓄積しやすい特性を有することから、Ｐｔを用いずに薄膜キャパシタを形成することが本質的解決につながると考えられる。仕事関数の小さな金属を電極として用いるためには、誘電体との見かけのショットキー障壁を高くする必要がある。そこで、本発明では、誘電体層と接する上下の電極のうち、少なくとも上部電極を、窒化物と金属を積層した積層電極とすることで、誘電体のバンド構造を制御することとした。　
まず、図１を参照して、本実施例の薄膜キャパシタの構造を説明する。図１は、本実施例の薄膜キャパシタの積層構造を示す断面図である。図１に示すように、薄膜キャパシタ１０は、基板１２上に、下部電極１４，誘電体層１６，上部電極１８が順次形成されたＭＩＭ構造となっている。前記上部電極１８の上面は、端子取出口３６Ａ，３６Ｂを除く適宜部分が、保護膜２０及び感光性樹脂２２によって被覆されている。前記下部電極１４及び上部電極１８は、前記端子取出口３６Ａ，３６Ｂに接続された埋め込み導体２６Ａ，２６Ｂによって、外部電極２８Ａ，２８Ｂに接続されている。また、前記埋め込み導体２６Ａ，２６Ｂの周囲には、バリア膜２４が設けられており、該バリア膜２４と埋め込み導体２６Ａ，２６Ｂとの界面には、めっきシード膜（図示せず）が設けられている。　
前記基板１２としては、例えば、熱酸化膜付きのＳｉ基板が利用され、下部電極１４としては、例えば、Ｐｔが利用され、誘電体層１６としては、例えば，ＢＳＴＯが用いられる。また、上部電極１８としては、窒化物と金属を積層した積層電極が利用される。前記窒化物としては、ＴａやＴｉなどの高融点金属を含むものであることが好ましく、更に、Ｓｉを含むものであることが好ましい。Ｓｉを含む高融点金属窒化物（例えば、ＴａＳｉＮ）の成膜は、Ｓｉを含まないもの（例えば、ＴａＮ）に比べて、膜応力を低くすることができる。その結果、ＭＩＭにかかる応力を低減でき、ＭＩＭ特性の劣化を抑制することが可能となる。また、前記窒化物と積層する金属としては、例えば、前記窒化物に含まれる高融点金属と同じものが利用される。窒化物に含まれる高融点金属と同じ金属を積層することにより、電極成膜を連続的に行うことができるため、成膜室間の移動を省略して成膜工程の短縮が可能になるとともに、窒化物と金属の密着力の低下を防止することができる。本実施例では、前記上部電極１８として、窒化物であるＴａＳｉＮと金属であるＴａが積層したＴａＳｉＮ／Ｔａ積層電極を利用することとした。また、前記保護膜２０としては、例えば、ＴｉＯｘ／Ａｌ２Ｏ３膜が利用され、感光性樹脂２２としては、例えば、ＢＣＢ樹脂が利用される。埋め込み導体２６Ａ，２６Ｂとしては、例えば、Ｃｕが利用され、バリア膜２４としては、例えば、ＴａＮ／Ｔａが用いられる。また、バリア膜２４の表面に設けられる図示しないめっきシード膜としては、例えば、Ｃｕが用いられる。更に、外部電極２８Ａ，２８Ｂとしては、例えば、Ｎｉ／Ａｕの積層電極が利用される。　
次に、図２及び図３を参照して、本実施例の薄膜キャパシタ１０の製造方法の一例を説明する。まず、図２(A)に示すように、熱酸化膜付きＳｉからなる基板１２を用意し、該基板１２上に、図２(B)に示すように、下部電極１４としてＰｔを２５０ｎｍ，誘電体層１６としてＢＳＴＯを１５０ｎｍ，上部電極としてＴａＳｉＮ／Ｔａ積層膜を４０ｎｍ／１００ｎｍの厚さとなるように、順次、スパッタ成膜する。前記上部電極（窒化物電極）１８の抵抗率は、例えば、０．０１Ωｃｍとした。　
次に、前記上部電極１８上に、レジスト３０を塗布し、フォトリソグラフィとドライエッチングによって、上部電極１８及び誘電体層１６を加工し、図２(C)に示すように所望の形状の加工部３２Ａ，３２Ｂを形成する。続いて、前記加工部３２Ａ，３２Ｂも含めて再びレジスト３０を塗布し、上述した手順と同様にフォトリソグラフィとドライエッチングによって、下部電極１４を加工して図２(D)に示す所望形状の加工部（ダイシングライン部）３４を形成したあと、レジスト３０を除去する。そして、図２(E)に示すように、前記レジスト３０を除去した後に露出する表面全体を覆うように、保護膜２０として、ＴｉＯｘ／Ａｌ２Ｏ３を、２ｎｍ／８０ｎｍの厚さで成膜する。前記保護膜２０には、図２(F)に示すように、フォトリソグフィとドライエッチングにより、端子取出口３６Ａ，３６Ｂを形成する。図示の例では、一方の端子取出口３６Ａは、下部電極１４に接しており、他方の端子取出口３６Ｂは、上部電極１８に接している。　
以上の工程によって形成された積層物の表面を、感光性樹脂２２であるＢＣＢ樹脂によって被覆し、フォトリソグラフィにより、図３(A)に示すように、前記端子取出口３６Ａ，３６Ｂに相当する位置に単端子形成のための孔を形成する。なお、前記感光性樹脂２２の厚さは、上部電極１８上に形成された部分において３μｍ程度となるようにする。次に、前記図３(A)の工程で形成した孔の底面及び側面と、感光性樹脂２２の表面を被覆するように、バリア膜２４として、ＴａＮ／Ｔａ膜を、例えば、２０ｎｍ／２０ｎｍの厚さとなるようにスパッタ成膜し（図３(B)参照）、更に、めっきシード膜として、Ｃｕ膜を、例えば、１００ｎｍの厚さとなるようにスパッタ成膜し（図示せず）、２００℃で３０分のＣｕアニールを加える。　
次に、図３(C)に示すように、Ｃｕ電解メッキによって、めっき導体２６としてＣｕの埋め込みを行う。そして、図３(D)に示すように、ＣＭＰなどによって余分なめっき導体２６を除去し、埋め込み導体２６Ａ，２６Ｂを形成する。続いて、前記埋
め込み導体２６Ａ，２６Ｂに接続する外部電極２８Ａ，２８Ｂを形成するためのリフトオフレジストパターニングを行い（図示せず）、ＥＢ蒸着などの手法により、外部電極２８Ａ，２８Ｂとして、Ｎｉ／Ａｕ膜を例えば、１０ｎｍ／１００ｎｍの厚さで成膜する（図２(E)）。その後、必要に応じて、所望の素子形状に分割（ダイシング）し、図１に示す薄膜キャパシタ１０を得る。　
図４には、本実施例の薄膜キャパシタ１０の電気特性（ＩＶ特性）が示されており、図５には、比較例として、従来構造の薄膜キャパシタの電気特性が示されている。なお、比較例の薄膜キャパシタの構造は、本実施例の薄膜キャパシタ１０の上部電極１８をＰｔに置き換えた構造であって、それ以外の部位の材料や素子の寸法は同じであるものとする。図４及び図５には、それぞれ、図２(C)に示す工程のＭＩＭ形成後、図３(D)の工程の埋め込み導体形成後（Ｃｕ－ＣＭＰ後）、図２(E)に示す工程の後の図示しないダイシング後における特性がそれぞれ示されている。また、これらの図において、横軸は電圧［Ｖ］を表し、縦軸は電流［Ａ］を表している。図５からは、比較例の薄膜キャパシタにおいては、Ｃｕ－ＣＭＰ後、リーク電流の増大が見られることが分かる。一方、本実施例の薄膜キャパシタ１０では、上部電極１８と下部電極１４の組成の差異が、ＩＶ特性に非対称性として現れているが、加工に伴う劣化は観測されなかった。また、本実施例の薄膜キャパシタ１０では、加工に伴う容量の低下も見られなかった。　
下記表１には、本実施例と前記比較例について行った高温バイアス試験及びヒートサイクル試験の結果が示されている。高温バイアス試験は、１２５℃，±６Ｖの条件で行い、ヒートサイクル試験は、－５５℃～１２５℃，±６Ｖの条件で行った。　　
Figure JPOXMLDOC01-appb-T000001
 前記表１の結果から、高温バイアス試験及びヒートサイクル試験ともに、従来構造の比較例に対して、本実施例の薄膜キャパシタ１０は、長い寿命を有することが分かる。　
以上のような信頼性試験（高温バイアス試験及びヒートサイクル試験）後の試料を、超音波顕微鏡で観察した画像が、図６に示されている。図６中、「Ｐｔ電極」が比較例の画像であり、「ＴａＳｉＮ／Ｔａ電極」が本実施例の画像である。同図に示すように、比較例の試料では、左下の図に矢印で示すように剥離が確認されたのに対し、本実施例の試料には、剥離が見られないことが確認された。　
このように、実施例１によれば、基板１２上に、下部電極１４，誘電体層１６，上部電極１８が順次形成されたＭＩＭ構造の薄膜キャパシタ１０において、前記上部電極１８を、窒化物と金属を積層した積層電極としたので、次のような効果がある。(1)上部電極１８にＰｔを用いた場合に必要だった特性回復のアニール処理なく、同等の特性を得ることができる。また、誘電体層１６を成膜した以降の工程を低温プロセスにすることが可能となる。(2)誘電体層１６と上部電極１８の界面の密着性が改善され、剥離が生じない。(3)高温バイアス試験、ヒートサイクル試験に対して、従来構造の数百倍以上の寿命を得ることができ、信頼性が大幅に向上する。(4)窒化物を利用した上部電極１８が、水素バリア性を有するため、Ａｌ２Ｏ３などの保護膜２０を必ずしも設けなくても、水素劣化の抑制が可能である。　
なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々変更を加え得ることができる。例えば、以下のものも含まれる。  (1)前記実施例で示した形状，寸法は一例であり、必要に応じて適宜変更してよい。  (2)前記実施例で示した材料も一例であり、同様の効果を奏する範囲内で適宜変更可能である。例えば、前記実施例では、上部電極１８を構成する窒化物としてＴａＳｉＮを利用したが、これも一例であり、Ｔａ以外の高融点金属（例えば、Ｔｉなど）を含むものであってもよい。また、Ｓｉも必要に応じて含むようにすればよい。更に、前記実施例では、前記窒化物と積層される金属として、前記窒化物に含まれる高融点金属と同じ金属を用いることとしたが、これも一例であり、窒化物に含まれる金属とは異なる金属を利用してもよい。　
(3)前記窒化物の組成は一定である必要はなく、厚さ方向に組成を傾斜させてもよい。例えば、組成を傾斜させることにより、電極の抵抗，ひいてはＭＩＭキャパシタのＥＳＲを制御することが可能となる。また、窒化物組成をその上の金属に向かって同じになるように変化させることで、応力低減と共に連続成膜が可能になるという利点がある。  (4)前記実施例では、上部電極１８に窒化物と金属の積層電極を用いることとしたが、下部電極１４にも窒化物と金属の積層電極を利用してもよい。  (5)前記実施例では、ＴｉＯｘ／Ａｌ２Ｏ３などの絶縁性の水素バリア膜（保護膜２０）を設けることとしたが、上部電極１８に用いる窒化物自体が水素バリア膜としても機能し、素子形成後において外部からの水素拡散に対する耐性を付与することができるため、保護膜２０は必要に応じて設ければよい。  (6)前記窒化物は、絶縁性であってもよいし、導電性を有していてもよい。その抵抗率は、素子に必要なＥＳＲに応じて膜組成による制御が可能である。
本発明によれば、基板上に下部電極，誘電体層，上部電極が順次形成されたＭＩＭ構造において、前記下部電極又は上部電極のうち、少なくとも上部電極を、窒化物と金属を積層した積層電極とすることで、ＭＩＭ構造形成後のアニール処理なくして良好なＩＶ特性と信頼性が得られるため、薄膜キャパシタの用途に適用できる。特に、高容量のデカップリング用途の薄膜キャパシタとして好適である。
１０：薄膜キャパシタ　１２：基板　１４：下部電極　１６：誘電体層　１８：上部電極　２０：保護膜　２２：感光性樹脂　２４：バリア膜　２６：めっき導体　２６Ａ，２６Ｂ：埋め込み導体　２８Ａ，２８Ａ：外部電極　３０：レジスト　３２Ａ，３２Ｂ，３４：加工部　３６Ａ，３６Ｂ：端子取出口１００：薄膜キャパシタ１０２：基板１０４：下部電極１０６：誘電体層１０８：上部電極

Claims (5)

  1. 基板上に、下部電極，誘電体層，上部電極が順次形成された薄膜キャパシタにおいて、　前記下部電極又は上部電極のうち、少なくとも上部電極を、窒化物と金属からなる積層電極としたことを特徴とする薄膜キャパシタ。
  2. 前記窒化物が、高融点金属を含むことを特徴とする請求項１記載の薄膜キャパシタ。
  3. 前記窒化物と積層する金属が、前記窒化物に含まれる高融点金属と同じであることを特徴とする請求項２記載の薄膜キャパシタ。
  4. 前記高融点金属が、Ｔａ又はＴｉであることを特徴とする請求項２又は３記載の薄膜キャパシタ。
  5. 前記窒化物が、Ｓｉを含むことを特徴とする請求項１～４のいずれか一項に記載の薄膜キャパシタ。
PCT/JP2011/057100 2010-04-19 2011-03-24 薄膜キャパシタ Ceased WO2011132492A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/642,004 US20130094120A1 (en) 2010-04-19 2011-03-24 Thin-film capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010096521A JP2011228462A (ja) 2010-04-19 2010-04-19 薄膜キャパシタ
JP2010-096521 2010-04-19

Publications (1)

Publication Number Publication Date
WO2011132492A1 true WO2011132492A1 (ja) 2011-10-27

Family

ID=44834028

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/057100 Ceased WO2011132492A1 (ja) 2010-04-19 2011-03-24 薄膜キャパシタ

Country Status (3)

Country Link
US (1) US20130094120A1 (ja)
JP (1) JP2011228462A (ja)
WO (1) WO2011132492A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025052736A1 (ja) * 2023-09-04 2025-03-13 ソニーセミコンダクタソリューションズ株式会社 光検出素子

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015133424A (ja) * 2014-01-14 2015-07-23 住友電工デバイス・イノベーション株式会社 電子部品の製造方法
JP6736891B2 (ja) 2015-01-26 2020-08-05 Tdk株式会社 薄膜キャパシタ
JP6736892B2 (ja) 2015-01-26 2020-08-05 Tdk株式会社 薄膜キャパシタ
US11038010B2 (en) 2015-01-29 2021-06-15 Taiwan Semiconductor Manufacturing Company Limited Capacitor structure and method of making the same
KR101792381B1 (ko) * 2016-01-04 2017-11-01 삼성전기주식회사 전자부품 및 그 제조방법
KR102762892B1 (ko) * 2016-12-15 2025-02-07 삼성전기주식회사 박막 커패시터
WO2019026641A1 (ja) 2017-07-31 2019-02-07 株式会社村田製作所 薄膜コンデンサ及びその製造方法
CN108123039B (zh) * 2017-12-15 2020-08-28 南京溧水高新创业投资管理有限公司 Mim电容器及其制作方法
JP2024068965A (ja) * 2022-11-09 2024-05-21 株式会社村田製作所 電子部品及び電子部品の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05258361A (ja) * 1992-03-13 1993-10-08 Sharp Corp 光磁気記憶媒体及びその製造方法
JP2003060054A (ja) * 2001-08-10 2003-02-28 Rohm Co Ltd 強誘電体キャパシタを有する半導体装置
JP2004335993A (ja) * 2002-10-17 2004-11-25 Samsung Electronics Co Ltd 集積回路キャパシタ構造
JP2005142322A (ja) * 2003-11-06 2005-06-02 Fujitsu Ltd キャパシタ及びその製造方法、並びに半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3542704B2 (ja) * 1997-10-24 2004-07-14 シャープ株式会社 半導体メモリ素子
JP2001144032A (ja) * 1999-11-17 2001-05-25 Tokyo Electron Ltd ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置
US6320244B1 (en) * 1999-01-12 2001-11-20 Agere Systems Guardian Corp. Integrated circuit device having dual damascene capacitor
US6278147B1 (en) * 2000-01-18 2001-08-21 International Business Machines Corporation On-chip decoupling capacitor with bottom hardmask
JP2002246558A (ja) * 2001-02-20 2002-08-30 Sony Corp 半導体装置の製造方法
JP2003174092A (ja) * 2001-12-04 2003-06-20 Toshiba Corp 半導体装置及びその製造方法
JP2004303994A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 強誘電体メモリ素子およびその製造方法
JP4997757B2 (ja) * 2005-12-20 2012-08-08 富士通株式会社 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP4586732B2 (ja) * 2006-01-06 2010-11-24 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
KR100924879B1 (ko) * 2007-12-24 2009-11-02 주식회사 동부하이텍 Ｍｉｍ 구조 커패시터 제조방법
JPWO2009090979A1 (ja) * 2008-01-18 2011-05-26 東京エレクトロン株式会社 キャパシタ、半導体装置、およびこれらの作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05258361A (ja) * 1992-03-13 1993-10-08 Sharp Corp 光磁気記憶媒体及びその製造方法
JP2003060054A (ja) * 2001-08-10 2003-02-28 Rohm Co Ltd 強誘電体キャパシタを有する半導体装置
JP2004335993A (ja) * 2002-10-17 2004-11-25 Samsung Electronics Co Ltd 集積回路キャパシタ構造
JP2005142322A (ja) * 2003-11-06 2005-06-02 Fujitsu Ltd キャパシタ及びその製造方法、並びに半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025052736A1 (ja) * 2023-09-04 2025-03-13 ソニーセミコンダクタソリューションズ株式会社 光検出素子

Also Published As

Publication number Publication date
US20130094120A1 (en) 2013-04-18
JP2011228462A (ja) 2011-11-10

Similar Documents

Publication Publication Date Title
WO2011132492A1 (ja) 薄膜キャパシタ
US7981761B2 (en) Method of manufacturing semiconductor device having MIM capacitor
US8586958B2 (en) Switching element and manufacturing method thereof
TW200845206A (en) Method for manufacturing insulated gate field effect transistor
US20130128410A1 (en) Method of manufacturing thin film capacitor and thin film capacitor
EP1774548A1 (en) Capacitors with high energy storage density and low esr
CN101118903B (zh) 电容器及制造电容器的方法、半导体装置和液晶显示装置
US20190080849A1 (en) Thin film capacitor and electronic apparatus
TW200414284A (en) Semiconductor device and the manufacturing method thereof
JP2006522464A (ja) 半導体ダイにおける、電圧依存性が低減した高密度複合ｍｉｍキャパシタ
TW200915429A (en) Semiconductor device and method for manufacturing the same
TW201112355A (en) Methods of forming capacitors
JP2011077343A (ja) 薄膜コンデンサ
JP4370206B2 (ja) 半導体装置及びその製造方法
WO2009090979A1 (ja) キャパシタ、半導体装置、およびこれらの作製方法
US6613641B1 (en) Production of metal insulator metal (MIM) structures using anodizing process
US20110164345A1 (en) Metal-insulator-metal capacitor and method for manufacturing the same
JP4703349B2 (ja) アモルファス膜の成膜方法
WO2008114609A1 (ja) 半導体装置及びその製造方法
US7759718B2 (en) Method manufacturing capacitor dielectric
JPH03276615A (ja) セラミック電子部品及びその製造方法
JPH10242078A (ja) 酸化物導電体を用いた多層構造電極
JP2010536159A (ja) 半導体装置及びその製造方法
US7268038B2 (en) Method for fabricating a MIM capacitor having increased capacitance density and related structure
JPH1093036A (ja) 誘電体薄膜素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11771829

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13642004

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11771829

Country of ref document: EP

Kind code of ref document: A1