WO2011129133A1 - 接続基板 - Google Patents

接続基板 Download PDF

Info

Publication number
WO2011129133A1
WO2011129133A1 PCT/JP2011/051624 JP2011051624W WO2011129133A1 WO 2011129133 A1 WO2011129133 A1 WO 2011129133A1 JP 2011051624 W JP2011051624 W JP 2011051624W WO 2011129133 A1 WO2011129133 A1 WO 2011129133A1
Authority
WO
WIPO (PCT)
Prior art keywords
radiation shielding
dielectric layers
conductors
photoelectric conversion
radiation
Prior art date
Application number
PCT/JP2011/051624
Other languages
English (en)
French (fr)
Inventor
史行 十倉
光俊 杉谷
鈴木　滋
隆志 富部
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to EP11768655.0A priority Critical patent/EP2560027B1/en
Priority to CN201180019155.4A priority patent/CN102870006B/zh
Priority to US13/640,395 priority patent/US9000388B2/en
Publication of WO2011129133A1 publication Critical patent/WO2011129133A1/ja
Priority to IL222083A priority patent/IL222083A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G01T1/20184—Detector read-out circuitry, e.g. for clearing of traps, compensating for traps or compensating for direct hits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G01T1/20188—Auxiliary details, e.g. casings or cooling
    • G01T1/2019—Shielding against direct hits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Definitions

  • the present invention relates to a connection substrate used for a radiation detector module.
  • Patent Document 1 describes a wiring board for mounting an X-ray detection element in an X-ray detection apparatus.
  • the wiring board includes a base body in which a plurality of insulating layers are stacked, a plurality of connection pads formed in an X-ray detection element mounting region on the top surface of the base body, and a plurality of terminal electrodes formed on the outer surface of the base body. Is provided.
  • the wiring board includes a plurality of internal wirings formed inside the base body for connecting the plurality of connection pads and the plurality of terminal electrodes.
  • the plurality of internal wirings include a plurality of through conductors arranged below the mounting area.
  • the plurality of through conductors are formed so as to be inclined in different directions with respect to the stacking direction of the insulating layers over the plurality of insulating layers, and a mounting area is included in the projected area on the upper surface of the base body by all the through conductors. ing.
  • the wiring board shields reflected X-rays by the plurality of through conductors.
  • a photoelectric conversion device such as a photodiode array having a plurality of photoelectric conversion regions arranged two-dimensionally, and a scintillator disposed on the photoelectric conversion device;
  • Such radiation detectors are more convenient than those using conventional X-ray photosensitive films, and are highly convenient, such as being able to check images in real time, and are easy to store and handle data. Also excellent in ease.
  • the photoelectric conversion device is mounted on a substrate. Then, since it is necessary to amplify a minute signal output from the photoelectric conversion device, an integrated circuit device including a plurality of readout circuits such as a plurality of integration circuits corresponding to a plurality of photoelectric conversion regions is used. Note that the plurality of readout circuits are configured by, for example, an integration circuit.
  • This integrated circuit device is preferably mounted on the back side of the substrate in order to reduce the size of the apparatus.
  • the following problem occurs. That is, when a part of the radiation incident on the scintillator is transmitted without being absorbed by the scintillator, the radiation may pass through the substrate and reach the integrated circuit device.
  • the readout circuit of an integrated circuit device includes circuit elements that are susceptible to radiation, such as an operational amplifier, a capacitor, or a MOS transistor for switching. Therefore, radiation that reaches the integrated circuit device may cause abnormalities in these circuit elements. Therefore, it is desirable to protect the readout circuit from radiation by some measure.
  • An object of the present invention is to provide a connection substrate for a radiation detector module that can protect a readout circuit of an integrated circuit device from radiation and suppress an increase in parasitic capacitance.
  • a connection substrate includes a photoelectric conversion device that receives light from a scintillator that converts radiation incident from a predetermined direction into light in a plurality of photoelectric conversion regions arranged in a two-dimensional manner.
  • a connection substrate for mounting on the other plate surface an integrated circuit device that is mounted on and that individually reads electrical signals output from each of a plurality of photoelectric conversion regions of the photoelectric conversion device by a plurality of readout circuits, (A) a base material formed by laminating a plurality of dielectric layers; and (b) among the plurality of dielectric layers provided through at least three dielectric layers adjacent to each other, A plurality of metal through conductors to be a part.
  • a plurality of radiation shielding films are provided in two or more interlayer portions in at least three dielectric layers.
  • the plurality of radiation shielding films are integrally formed with each of the plurality of through conductors and are separated from each other. Then, a region obtained by projecting a radiation shielding film formed integrally with one through conductor in one interlayer portion onto a virtual plane perpendicular to a predetermined direction, and integrally with another through conductor in another interlayer portion A region obtained by projecting the formed radiation shielding film onto a virtual plane does not overlap with each other.
  • a connection substrate has a photoelectric conversion device that receives light from a scintillator that converts radiation into light in a plurality of photoelectric conversion regions arranged in a two-dimensional manner on one plate surface.
  • a plurality of metal radiation shielding films are provided in two or more interlayer portions in at least three dielectric layers.
  • the plurality of radiation shielding films are integrally formed with each of the plurality of through conductors and are separated from each other.
  • a region obtained by projecting the integrally formed radiation shielding film onto a virtual plane does not overlap with each other.
  • connection substrate described above is provided with a plurality of through conductors penetrating at least three dielectric layers and a plurality of metal radiation shielding films formed integrally with each of the plurality of through conductors.
  • the plurality of radiation shielding films are provided in two or more interlayer portions in at least three dielectric layers. With such a configuration, the plurality of radiation shielding films formed inside the connection substrate protect the readout circuit of the integrated circuit device from radiation.
  • the plurality of radiation shielding films are spaced apart from each other, and in an area obtained by projecting the radiation shielding film integrally formed with one through conductor in one interlayer portion onto a virtual plane and in another interlayer part A region obtained by projecting a radiation shielding film formed integrally with another through conductor onto a virtual plane does not overlap each other.
  • the virtual plane is a plane perpendicular to a predetermined direction which is a radiation incident direction, or a plane parallel to one plate surface of the connection substrate when the radiation incidence direction is perpendicular to the plate surface of the connection substrate. It is. Thereby, since each radiation shielding film formed integrally with each of the one through conductor and the other through conductor does not face each other, the parasitic capacitance generated between the one through conductor and the other through conductor can be reduced.
  • the readout circuit of the integrated circuit device can be protected from radiation and an increase in parasitic capacitance can be suppressed.
  • connection substrate among the interlayer portions in the plurality of dielectric layers, one or two or more interlayer portions positioned on one plate surface side with respect to at least three dielectric layers are provided with electrodes of the photoelectric conversion device. Interlayer wiring resulting from the difference between the pitch and the pitch of the plurality of through conductors may be provided.
  • each radiation shielding film may extend around each corresponding through conductor.
  • connection substrate for a radiation detector module capable of protecting a readout circuit of an integrated circuit device from radiation and suppressing an increase in parasitic capacitance.
  • FIG. 1 is a cross-sectional view illustrating a configuration of a radiation detector module including a connection substrate according to an embodiment.
  • FIG. 2 is a cross-sectional view showing the internal configuration of the connection substrate and the integrated circuit device.
  • FIG. 3 shows the arrangement of each component of the integrated circuit as seen from the incident direction of radiation.
  • FIG. 4 is an equivalent circuit diagram illustrating a configuration example of the readout circuit.
  • FIG. 5 is a diagram illustrating a state in which the radiation shielding film and the unit circuit region are projected on a virtual plane.
  • connection board according to the present invention will be described in detail with reference to the accompanying drawings.
  • the same elements are denoted by the same reference numerals, and redundant description is omitted.
  • FIG. 1 is a cross-sectional view illustrating a configuration of a radiation detector module including a connection substrate according to an embodiment.
  • the radiation detector module 10 ⁇ / b> A shown in FIG. 1 includes a scintillator 11, a photodiode array 12, a connection substrate 13, and an integrated circuit device 14.
  • the scintillator 11 is a plate-like member for converting the radiation R incident from a predetermined direction into light.
  • the radiation R is, for example, X-rays.
  • the scintillator 11 is divided into a plurality of pixels arranged in M rows and N columns, and is disposed on the light incident surface of the two-dimensional photodiode array 12. N and M are both integers of 2 or more.
  • the scintillator 11 generates scintillation light according to the incident radiation R, converts the radiation image into an optical image, and outputs the optical image to the two-dimensional photodiode array 12.
  • the scintillator 11 is made of CsI, for example.
  • the scintillator 11 can be installed so as to cover the two-dimensional photodiode array 12, or can be provided on the two-dimensional photodiode array 12 by vapor deposition.
  • the two-dimensional photodiode array 12 is a photoelectric conversion device in the present embodiment.
  • the two-dimensional photodiode array 12 has a plurality of photodiodes as a plurality of photoelectric conversion regions arranged two-dimensionally such as M rows and N columns, and receives light from the scintillator 11 by the plurality of photodiodes.
  • the two-dimensional photodiode array 12 has a plurality of bump electrodes 12a, which are conductive bonding materials for so-called flip-chip mounting, on the back surface opposite to the light incident surface.
  • the two-dimensional photodiode array 12 is arranged in a two-dimensional shape such as M rows and N columns on the back surface.
  • the planar dimension of the two-dimensional photodiode array 12 is, for example, 20 mm ⁇ 35 mm.
  • the connection substrate 13 has the two-dimensional photodiode array 12 mounted on one plate surface 13a, and an integrated circuit device 14 described later is mounted on the other plate surface 13b.
  • the connection substrate 13 is formed by laminating a plurality of dielectric layers, and has internal wiring for electrically connecting the two-dimensional photodiode array 12 and the integrated circuit device 14.
  • a plurality of land-like wirings for mounting the two-dimensional photodiode array 12 are arranged in a two-dimensional form such as M rows and N columns on one plate surface 13a of the connection substrate 13, and the other plate surface 13b.
  • a plurality of land-like wirings for mounting the integrated circuit device 14 are two-dimensionally arranged.
  • the integrated circuit device 14 reads out these electrical signals by individually detecting electrical signals such as photocurrents output from the plurality of photodiodes of the two-dimensional photodiode array 12.
  • the integrated circuit device 14 has a structure in which a plurality of readout circuits corresponding to a plurality of photodiodes of the two-dimensional photodiode array 12 are collectively enclosed in one chip.
  • a plurality of bump electrodes 14 a as conductive bonding materials serving as input terminals to the plurality of readout circuits are two-dimensionally arranged on the surface of the integrated circuit device 14 facing the connection substrate 13.
  • the radiation detector module 10A further includes a flexible printed circuit board 15 for outputting the electrical signal output from the integrated circuit device 14 to the outside.
  • One end of the flexible printed circuit board 15 is electrically connected to the other plate surface 13 b of the connection board 13.
  • the radiation detector module 10 ⁇ / b> A further includes a heat sink 16 for cooling the integrated circuit device 14.
  • the heat sink 16 is in contact with the surface opposite to the surface facing the connection substrate 13 of the integrated circuit device 14, and has a shape in which a large number of fins protrude outward.
  • FIG. 2 is a cross-sectional view showing the internal configuration of the connection substrate 13 and the integrated circuit device 14. Although the two-dimensional photodiode array 12 is shown in the figure, the scintillator 11 and the heat sink 16 are not shown.
  • the integrated circuit device 14 has a plurality of unit circuit regions 14b and a plurality of circuit regions 14c.
  • the plurality of unit circuit regions 14b include a plurality of pre-stage amplifiers as a plurality of readout circuits, respectively.
  • the plurality of readout circuits respectively correspond to the plurality of photodiodes of the two-dimensional photodiode array 12 and receive electrical signals such as photocurrents from the corresponding photodiodes.
  • a post-stage amplifier is provided as an amplifier circuit for further amplifying the signal output from the readout circuit of the unit circuit region 14b.
  • FIG. 3A is a diagram illustrating a configuration example of the integrated circuit device 14.
  • FIG. 3A shows the arrangement of each component of the integrated circuit device 14 as viewed from the incident direction of the radiation R.
  • FIG. 3B is an enlarged view of one unit circuit region 14b included in the integrated circuit device 14.
  • the integrated circuit device 14 has a size of 9 mm ⁇ 11 mm, for example.
  • the unit circuit regions 14b are arranged two-dimensionally in J rows and K columns inside the integrated circuit device 14. J and K are integers of 2 or more.
  • Each unit circuit region 14b is provided with an input pad 14e as shown in FIG.
  • a bump electrode 14a shown in FIG. 1 is provided on the input pad 14e.
  • These unit circuit regions 14b are spaced apart from each other, and a region in which no circuit element such as a transistor or a capacitor exists between the one unit circuit region 14b and the other unit circuit region 14b. Extending in the direction. However, metal wiring for connecting circuit elements to each other may exist in this region.
  • the size of one unit circuit region 14b is, for example, 0.5 mm in the row direction and 0.5 mm in the column direction, and the gap between adjacent unit circuit regions 14b is, for example, 0.16 mm.
  • the K circuit areas 14c are arranged corresponding to the respective columns of the unit circuit area 14b. These circuit regions 14c are arranged side by side in the row direction, and each input end is electrically connected to the unit circuit region 14b of the corresponding column.
  • Switches are individually provided in the pre-stage amplifier as the readout circuit included in the unit circuit area 14b and the post-stage amplifier as the amplifier circuit included in the circuit area 14c.
  • a row to be read can be specified by using the switch of the reading circuit in the unit circuit region 14b, and a column to be read can be specified by using the switch of the amplifier circuit in the circuit region 14c.
  • the output ends of the K circuit areas 14c are electrically connected to the A / D converter 14d.
  • the A / D converter 14d converts the analog signal output from each circuit area 14c into a digital signal.
  • the digital signal output from the A / D converter 14 d is output to the outside of the integrated circuit device 14 through one of a plurality of input / output pads 14 f arranged along the edge of the integrated circuit device 14.
  • the other input / output pad 14f is used for power supply voltage input, reference potential input such as ground potential, clock input, and the like.
  • FIG. 4 is an equivalent circuit showing a configuration example of the readout circuit included in each unit circuit region 14b.
  • the readout circuit 140 is configured by an integration circuit, and includes an operational amplifier 141, a capacitor 142 as a feedback capacitor, and a reset switch 143.
  • the non-inverting input terminal of the operational amplifier 141 is connected to the reference voltage Vref, and the inverting input terminal of the operational amplifier 141 is connected to the anode of one photodiode 12b included in the two-dimensional photodiode array 12 shown in FIG. Yes.
  • the cathode of the photodiode 12b is connected to the reference voltage Vref, and a reverse bias is applied to the photodiode 12b.
  • the capacitor 142 is connected between the inverting input terminal and the output terminal of the operational amplifier 141.
  • the capacitor 142 accumulates charges due to the photocurrent output from the photodiode 12b.
  • the reset switch 143 is connected in parallel to the capacitor 142 and resets the electric charge accumulated in the capacitor 142.
  • the reset switch 143 is preferably realized by a MOS transistor, for example.
  • connection substrate 13 of this embodiment includes a base material 130 formed by laminating a plurality of dielectric layers 130a to 130f.
  • FIG. 2 shows six dielectric layers 130a to 130f.
  • the dielectric layers 130a to 130f of the base material 130 are made of a ceramic substrate whose main material is a ceramic material such as alumina, for example.
  • the thickness of each dielectric layer 130a to 130f is, for example, not less than 100 ⁇ m and not more than 200 ⁇ m.
  • connection board 13 has a plurality of through conductors 20.
  • the through conductor 20 is provided so as to penetrate through at least three dielectric layers 130c to 130f adjacent to each other among the dielectric layers 130a to 130f.
  • the through conductor 20 is provided through the four dielectric layers 130c to 130f.
  • Each of the plurality of through conductors 20 has a one-to-one correspondence with each of the plurality of photodiodes of the two-dimensional photodiode array 12, and becomes a part of the path of the photocurrent output from the photodiode.
  • the through conductor 20 is made of a metal material such as tungsten, for example, and is formed by embedding a metal material in the through holes formed in the dielectric layers 130c to 130f.
  • the pitch between adjacent through conductors 20 is equal to the pitch between the unit circuit regions 14b of the integrated circuit device 14, and each through conductor 20 is positioned immediately above the corresponding unit circuit region 14b. is doing.
  • the pitch between adjacent through conductors 20 is, for example, 500 ⁇ m.
  • the diameter of the through conductor 20 is 100 ⁇ m, for example.
  • connection substrate 13 includes a plurality of radiation shielding film groups 21 to 23 provided in two or more interlayer portions in at least three dielectric layers 130c to 130f.
  • the plurality of radiation shielding film groups 21 to 23 are provided in three interlayer portions of the four dielectric layers 130c to 130f.
  • the radiation shielding film group 21 is provided in an interlayer portion between the dielectric layers 130c and 130d
  • the radiation shielding film group 22 is provided in an interlayer portion between the dielectric layers 130d and 130e.
  • the group 23 is provided between the dielectric layers 130e and 130f.
  • Each of the radiation shielding film groups 21 to 23 includes a plurality of metal radiation shielding films corresponding to the number of the through conductors 20. That is, the radiation shielding film group 21 includes the same number of radiation shielding films 21 a as the through conductors 20, the radiation shielding film group 22 includes the same number of radiation shielding films 22 a as the through conductors 20, and the radiation shielding film group 23 includes the through conductors 20. The same number of radiation shielding films 23a is included. These radiation shielding films 21 a to 23 a are formed integrally with the corresponding through conductor 20, and extend around the through conductor 20.
  • the radiation shielding films are separated from each other.
  • the plurality of radiation shielding films 21a are provided at intervals in one interlayer portion
  • the plurality of radiation shielding films 22a are provided at intervals in another interlayer portion, so that the plurality of radiation shielding films are provided.
  • the film 23a is provided at a distance from the other interlayer portion. Thereby, electrical isolation between the through conductors 20 is achieved.
  • the planar shape of the radiation shielding film 21a is, for example, a 400 ⁇ m square. Moreover, the space
  • the radiation shielding films 21a to 23a can be easily formed by a method similar to the method of forming so-called via lands in the interlayer portions of the dielectric layers 130c to 130f.
  • the connection substrate 13 further includes a plurality of interlayer wirings 24.
  • the interlayer wiring 24 is a wiring resulting from the difference between the electrode pitch of the two-dimensional photodiode array 12 and the pitch of the plurality of through conductors 20.
  • the interlayer wiring 24 is one or two of the interlayer portions of the plurality of dielectric layers 130a to 130f located on the one plate surface 13a side with respect to the dielectric layers 130c to 130f provided with the radiation shielding films 21a to 23a. It is provided in the above interlayer part. In FIG. 2, the interlayer wiring 24 is provided in an interlayer portion between the dielectric layer 130a and the dielectric layer 130b and an interlayer portion between the dielectric layer 130b and the dielectric layer 130c.
  • the virtual plane is defined as a plane perpendicular to a predetermined direction that is the incident direction of the radiation R shown in FIG.
  • the virtual plane may be defined as a surface parallel to the plate surface 13a or 13b.
  • FIG. 5 is a diagram illustrating a state in which the plurality of radiation shielding films 21a to 23a of the connection substrate 13 and the plurality of unit circuit regions 14b of the integrated circuit device 14 are projected onto the virtual plane VP.
  • PR1 indicates a region obtained by projecting a plurality of radiation shielding films 21a, 22a and 23a onto the virtual plane VP.
  • PR2 indicates an area obtained by projecting the plurality of unit circuit areas 14b onto the virtual plane VP.
  • PR3 indicates a region obtained by projecting a plurality of through conductors 20 onto the virtual plane VP.
  • the plurality of regions PR1 are separated from each other and do not overlap each other.
  • These regions PR1 are common projection regions for the radiation shielding films 21a to 23a. That is, the region PR1 for the radiation shielding film 21a formed integrally with one through conductor 20 in one interlayer portion, and the radiation shielding film 21b or 21c formed integrally with another through conductor 20 in another interlayer portion. And the region PR1 do not overlap each other. Further, the region PR1 for the radiation shielding film 21b formed integrally with the one through conductor 20 in one interlayer portion and the radiation shielding film 21c formed integrally with the other penetration conductor 20 in the other interlayer portion. The region PR1 does not overlap with each other.
  • the radiation shielding films 21a to 23a formed integrally with one through conductor 20 and the radiation shielding films 21a to 23a formed integrally with the other through conductor 20 do not face each other.
  • the parasitic capacitance generated during the period 20 can be reduced. Therefore, noise superimposed on an electrical signal such as photocurrent output from a plurality of photodiodes of the two-dimensional photodiode array 12 can be reduced.
  • each of the plurality of radiation shielding films 21a to 23a protects the corresponding unit circuit region 14b from radiation.
  • the radiation R that has passed through the gaps between the plurality of radiation shielding films 21a to 23a can reach the integrated circuit device 14.
  • the unit circuit region 14b does not exist at the reaching position, and the influence of the radiation R is slight. Become.
  • connection substrate 13 of the present embodiment the readout circuit of the integrated circuit device 14 can be protected from radiation and an increase in parasitic capacitance can be suppressed.
  • each of the plurality of radiation shielding films 21 a is integrally formed with the corresponding through conductor 20.
  • the radiation shielding films 21a to 23a formed integrally with the through conductor 20 do not hinder the arrangement of the through conductor 20, so that it is not necessary to form a complicated wiring that bypasses the radiation shielding material.
  • each of the plurality of regions PR1 obtained by projecting the plurality of radiation shielding films 21a to 23a onto the virtual plane VP includes a plurality of unit circuit regions.
  • Each of the plurality of regions PR2 obtained by projecting 14b onto the virtual plane VP is included.
  • the plurality of unit circuit regions 14b are completely covered by the plurality of radiation shielding films 21a.
  • the radiation shielding films 21a to 23a of the connection substrate 13 may be arranged in this way, and thereby the reading circuit of the integrated circuit device 14 can be more effectively protected from radiation.
  • the radiation shielding films 21a to 23a may extend around the corresponding through conductors 20.
  • each of the radiation shielding films 21a to 23a can suitably protect the corresponding unit circuit region 14b from radiation.
  • connection board according to the present invention is not limited to the above-described embodiment, and various other modifications are possible.
  • the radiation shielding films 21a to 23a are provided in the three interlayer portions of the four dielectric layers 130c to 130f, but the radiation shielding film is formed of two or more interlayers in the at least three dielectric layers. By being provided in the portion, the same effect as the above embodiment can be obtained.
  • the present invention can be used as a connection substrate for a radiation detector module capable of protecting a readout circuit of an integrated circuit device from radiation and suppressing an increase in parasitic capacitance.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　接続基板１３は、複数の誘電体層１３０ａ～１３０ｆが積層されて成る基材１３０と、互いに隣接する誘電体層１３０ｃ～１３０ｆを貫通して設けられた複数の貫通導体２０とを備える。複数の貫通導体２０それぞれと一体に形成されると共に互いに離間した複数の放射線遮蔽膜２１ａ～２３ａが、誘電体層１３０ｃ～１３０ｆにおける二以上の層間部分に設けられている。一の層間部分において一の貫通導体２０と一体に形成された放射線遮蔽膜２１ａ（２１ｂ）を所定方向に垂直な仮想平面に投影した領域ＰＲ１と、他の層間部分において他の貫通導体２０と一体に形成された放射線遮蔽膜２２ｂ又は２２ｃ（２２ｃ）を仮想平面に投影した領域とは互いに重ならない。これにより、集積回路デバイスの読出回路を放射線から保護し、且つ寄生容量の増加を抑制することができる。

Description

接続基板
　この発明は、放射線検出器モジュールに用いられる接続基板に関する。
　特許文献１には、Ｘ線検出装置におけるＸ線検出素子搭載用の配線基板が記載されている。この配線基板は、複数の絶縁層が積層されてなる基体と、基体の上面のＸ線検出素子の実装領域に形成された複数の接続パッドと、基体の外面に形成された複数の端子電極とを備える。また、この配線基板は、複数の接続パッドと複数の端子電極とを接続するために基体の内部に形成された複数の内部配線を備える。複数の内部配線は、実装領域の下方に配置された複数の貫通導体を含む。複数の貫通導体は、複数の絶縁層にわたって絶縁層の積層方向に対して異なる方向に傾斜して形成されており、それら全ての貫通導体による基体の上面への投影領域に、実装領域が含まれている。この配線基板は、この複数の貫通導体によって反射Ｘ線を遮蔽する。
特開２００９－３２９３６号公報
　近年、Ｘ線検査装置等のための放射線検出器として、二次元状に配列された複数の光電変換領域を有するフォトダイオードアレイなどの光電変換デバイスと、光電変換デバイスの上に配置されたシンチレータとを備える装置が実用化されている。このような放射線検出器は、従来のＸ線感光フィルムを用いたものと比べ、現像の必要がなく、またリアルタイムに画像を確認することができるなど利便性が高く、データの保存性や取扱いの容易さにおいても優れている。
　このような放射線検出器において、多くの場合、光電変換デバイスは基板上に実装される。そして、光電変換デバイスから出力された微小信号を増幅する必要があるので、複数の光電変換領域に対応する複数の積分回路などの複数の読出回路を内蔵する集積回路デバイスが用いられる。なお、複数の読出回路は、例えば積分回路によって構成される。この集積回路デバイスは、装置の小型化のために、基板の裏側に実装されることが好ましい。
　しかし、基板の一方の板面上に光電変換デバイスを実装し、他方の板面上に集積回路デバイスを実装した場合、次の問題が生じる。すなわち、シンチレータに入射する放射線の一部がシンチレータに吸収されずに透過した場合、この放射線が基板を透過して集積回路デバイスに到達するおそれがある。集積回路デバイスの読出回路には、例えばオペアンプやコンデンサ、或いはスイッチ用のＭＯＳトランジスタといった放射線の影響を受けやすい回路要素が含まれている。故に、集積回路デバイスに到達した放射線がこれらの回路要素に異常を生じさせるおそれがある。したがって、何らかの方策により読出回路を放射線から保護することが望まれる。
　なお、特許文献１に記載された装置では、複数の貫通導体が、複数の絶縁層にわたって異なる方向に傾斜して形成されている。そして、これらの貫通導体の基板面への投影領域に含まれるように実装領域が配置されることによって、反射Ｘ線が遮蔽されている。しかし、このような構成では複数の貫通導体が互いに対向し、貫通導体相互間の寄生容量が増加してしまうという問題がある。
　本発明は、集積回路デバイスの読出回路を放射線から保護し、且つ寄生容量の増加を抑制することが可能な放射線検出器モジュール用の接続基板を提供することを目的とする。
　本発明の一実施形態に係る接続基板は、所定方向から入射する放射線を光に変換するシンチレータからの光を二次元状に配列された複数の光電変換領域に受ける光電変換デバイスを一方の板面上に搭載し、光電変換デバイスの複数の光電変換領域それぞれから出力される電気信号を複数の読出回路により個別に読み出す集積回路デバイスを他方の板面上に搭載するための接続基板であって、（ａ）複数の誘電体層が積層されて成る基材と、（ｂ）複数の誘電体層のうち、互いに隣接する少なくとも三つの誘電体層を貫通して設けられ、電気信号の経路の一部となる金属製の複数の貫通導体とを備える。この接続基板では、複数の放射線遮蔽膜が、少なくとも３つの誘電体層における２以上の層間部分に設けられている。複数の放射線遮蔽膜は、複数の貫通導体それぞれと一体に形成されると共に互いに離間している。そして、一の層間部分において一の貫通導体と一体に形成された放射線遮蔽膜を所定方向に垂直な仮想平面に投影することにより得られる領域と、他の層間部分において他の貫通導体と一体に形成された放射線遮蔽膜を仮想平面に投影することにより得られる領域とは互いに重ならない。
　また、本発明の別の実施形態に係る接続基板は、放射線を光に変換するシンチレータからの光を二次元状に配列された複数の光電変換領域に受ける光電変換デバイスを一方の板面上に搭載し、光電変換デバイスの複数の光電変換領域それぞれから出力される電気信号を複数の読出回路により個別に読み出す集積回路デバイスを他方の板面上に搭載するための接続基板であって、（ａ）複数の誘電体層が積層されて成る基材と、（ｂ）複数の誘電体層のうち、互いに隣接する少なくとも三つの誘電体層を貫通して設けられ、電気信号の経路の一部となる金属製の複数の貫通導体とを備える。この接続基板では、金属製の複数の放射線遮蔽膜が、少なくとも三つの誘電体層における二以上の層間部分に設けられている。複数の放射線遮蔽膜は、複数の貫通導体それぞれと一体に形成されると共に互いに離間している。そして、一の層間部分において一の貫通導体と一体に形成された放射線遮蔽膜を一方の板面に平行な仮想平面に投影することにより得られる領域と、他の層間部分において他の貫通導体と一体に形成された放射線遮蔽膜を仮想平面に投影することにより得られる領域とは互いに重ならない。
　上述した接続基板には、少なくとも三つの誘電体層を貫通する複数の貫通導体、および複数の貫通導体のそれぞれと一体に形成された金属製の複数の放射線遮蔽膜が設けられている。そして、これら複数の放射線遮蔽膜は、少なくとも三つの誘電体層における二以上の層間部分に設けられている。このような構成により、接続基板の内部に形成された複数の放射線遮蔽膜が、集積回路デバイスの読出回路を放射線から保護する。
　また、複数の放射線遮蔽膜は互いに離間しており、一の層間部分において一の貫通導体と一体に形成された放射線遮蔽膜を仮想平面に投影することにより得られる領域と、他の層間部分において他の貫通導体と一体に形成された放射線遮蔽膜を仮想平面に投影することにより得られる領域とは互いに重ならない。ここで、仮想平面とは、放射線入射方向である所定方向に垂直な面、或いは、放射線入射方向が接続基板の板面に垂直である場合には、接続基板の一方の板面に平行な面である。これにより、一の貫通導体及び他の貫通導体のそれぞれと一体に形成された各放射線遮蔽膜が互いに対向しないので、一の貫通導体と他の貫通導体との間に生じる寄生容量を低減できる。
　以上説明したように、上述した接続基板によれば、集積回路デバイスの読出回路を放射線から保護し、且つ寄生容量の増加を抑制することができる。
　また、上記接続基板においては、複数の誘電体層における層間部分のうち、少なくとも３つの誘電体層に対して一方の板面側に位置する一又は二以上の層間部分に、光電変換デバイスの電極ピッチと複数の貫通導体のピッチとの相違に起因する層間配線が設けられてもよい。
　また、上記接続基板においては、各放射線遮蔽膜が、対応する各貫通導体の周囲に延在してもよい。
　本発明によれば、集積回路デバイスの読出回路を放射線から保護し、且つ寄生容量の増加を抑制することが可能な放射線検出器モジュール用の接続基板を提供できる。
図１は、一実施形態に係る接続基板を備える放射線検出器モジュールの構成を示す断面図である。 図２は、接続基板および集積回路デバイスの内部構成を示す断面図である。 図３は、放射線の入射方向から見た集積回路の各構成要素の配置を示している。 図４は、読出回路の構成例を示す等価回路図である。 図５は、放射線遮蔽膜および単位回路領域を仮想平面に投影した様子を示す図である。
　以下、添付図面を参照しながら本発明による接続基板の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
　図１は、一実施形態に係る接続基板を備える放射線検出器モジュールの構成を示す断面図である。図１に示す放射線検出器モジュール１０Ａは、シンチレータ１１、フォトダイオードアレイ１２、接続基板１３、及び集積回路デバイス１４を備える。
　シンチレータ１１は、所定方向から入射する放射線Ｒを光に変換するための板状の部材である。放射線Ｒは、例えばＸ線である。シンチレータ１１は、Ｍ行Ｎ列に配列された複数の画素に分割されており、二次元フォトダイオードアレイ１２の光入射面上に配置されている。なお、Ｎ，Ｍは共に２以上の整数である。シンチレータ１１は、入射した放射線Ｒに応じてシンチレーション光を発生して放射線像を光像へと変換し、この光像を二次元フォトダイオードアレイ１２へ出力する。シンチレータ１１は、例えばＣｓＩによって構成される。シンチレータ１１は二次元フォトダイオードアレイ１２を覆うように設置されることができ、或いは二次元フォトダイオードアレイ１２上に蒸着により設けられることができる。
　二次元フォトダイオードアレイ１２は、本実施形態における光電変換デバイスである。二次元フォトダイオードアレイ１２は、Ｍ行Ｎ列といった二次元状に配列された複数の光電変換領域としての複数のフォトダイオードを有し、シンチレータ１１からの光を複数のフォトダイオードに受ける。二次元フォトダイオードアレイ１２は、いわゆるフリップチップ実装のための導電性接合材である複数のバンプ電極１２ａを光入射面とは反対側の裏面上に有しており、これら複数のバンプ電極１２ａは、二次元フォトダイオードアレイ１２の裏面上においてＭ行Ｎ列といった二次元状に配列されている。二次元フォトダイオードアレイ１２の平面寸法は、例えば２０ｍｍ×３５ｍｍである。
　接続基板１３は、二次元フォトダイオードアレイ１２を一方の板面１３ａ上に搭載し、後述する集積回路デバイス１４を他方の板面１３ｂ上に搭載する。接続基板１３は、複数の誘電体層が積層されて成り、二次元フォトダイオードアレイ１２と集積回路デバイス１４とを電気的に接続するための内部配線を有する。また、接続基板１３の一方の板面１３ａには、二次元フォトダイオードアレイ１２を実装するための複数のランド状配線がＭ行Ｎ列といった二次元状に配列されており、他方の板面１３ｂには、集積回路デバイス１４を実装するための複数のランド状配線が二次元状に配列されている。
　集積回路デバイス１４は、二次元フォトダイオードアレイ１２の複数のフォトダイオードそれぞれから出力される光電流といった電気信号を個別に検出することによって、これらの電気信号を読み出す。集積回路デバイス１４は、二次元フォトダイオードアレイ１２の複数のフォトダイオードに対応する複数の読出回路が、纏めて一つのチップに封入された構造を有する。また、これら複数の読出回路への入力端子となる導電性接合材としての複数のバンプ電極１４ａが、接続基板１３と対向する集積回路デバイス１４の面上において二次元状に配列されている。
　また、放射線検出器モジュール１０Ａは、集積回路デバイス１４から出力された電気信号を外部へ出力するためのフレキシブルプリント基板１５を更に備える。フレキシブルプリント基板１５の一端は、接続基板１３の他方の板面１３ｂ上に電気的に接続される。
　また、放射線検出器モジュール１０Ａは、集積回路デバイス１４を冷却するためのヒートシンク１６を更に備える。ヒートシンク１６は、集積回路デバイス１４の接続基板１３と対向する面とは反対側の面と接しており、外側へ向けて多数のフィンが突出した形状を有している。
　図２は、接続基板１３および集積回路デバイス１４の内部構成を示す断面図である。なお、同図には二次元フォトダイオードアレイ１２が図示されているが、シンチレータ１１及びヒートシンク１６は図示を省略されている。
　図２に示すように、集積回路デバイス１４は、複数の単位回路領域１４ｂと、複数の回路領域１４ｃとを有する。複数の単位回路領域１４ｂには、複数の読出回路として、複数の前段アンプがそれぞれ含まれている。これら複数の読出回路は、二次元フォトダイオードアレイ１２の複数のフォトダイオードにそれぞれ対応するものであり、それぞれ対応するフォトダイオードから光電流といった電気信号を受ける。なお、回路領域１４ｃには、単位回路領域１４ｂの読出回路から出力された信号を更に増幅するための増幅回路として、後段アンプが設けられる。
　ここで、図３の（ａ）は、集積回路デバイス１４の構成例を示す図である。図３の（ａ）は、放射線Ｒの入射方向から見た集積回路デバイス１４の各構成要素の配置を示している。また、図３の（ｂ）は、集積回路デバイス１４が有する一つの単位回路領域１４ｂを拡大して示す図である。この集積回路デバイス１４は、例えば９ｍｍ×１１ｍｍといった大きさを有する。
　図３の（ａ）に示すように、単位回路領域１４ｂは、集積回路デバイス１４の内部においてＪ行Ｋ列の二次元状に配列されている。なお、Ｊ及びＫは２以上の整数である。各単位回路領域１４ｂには、図３の（ｂ）に示すように入力パッド１４ｅが設けられている。この入力パッド１４ｅ上には、図１に示したバンプ電極１４ａが設けられる。また、これらの単位回路領域１４ｂは互いに離間しており、一の単位回路領域１４ｂと他の単位回路領域１４ｂとの間には、トランジスタやコンデンサ等の回路要素が存在しない領域が行方向および列方向に延びている。但し、この領域には、回路要素を相互に接続するための金属配線は存在してもよい。一つの単位回路領域１４ｂの寸法は、例えば行方向０．５ｍｍ、列方向０．５ｍｍであり、隣り合う単位回路領域１４ｂ同士の隙間の間隔は例えば０．１６ｍｍである。
　回路領域１４ｃは、単位回路領域１４ｂの各列に対応してＫ個配置されている。これらの回路領域１４ｃは、行方向に並んで配置されており、各入力端はそれぞれ対応する列の単位回路領域１４ｂと電気的に接続されている。
　単位回路領域１４ｂに含まれる読出回路としての前段アンプ、及び回路領域１４ｃに含まれる増幅回路としての後段アンプには、個々にスイッチが設けられる。そして、単位回路領域１４ｂの読出回路のスイッチを使用することにより読み出す行の指定を行うことができ、回路領域１４ｃの増幅回路のスイッチを使用することにより読み出す列の指定を行うことができる。
　Ｋ個の回路領域１４ｃの出力端は、Ａ／Ｄ変換器１４ｄと電気的に接続されている。Ａ／Ｄ変換器１４ｄは、各回路領域１４ｃから出力されたアナログ信号をディジタル信号に変換する。Ａ／Ｄ変換器１４ｄから出力されたディジタル信号は、集積回路デバイス１４の縁に沿って配列された複数の入出力パッド１４ｆのうち一つを介して集積回路デバイス１４の外部へ出力される。なお、他の入出力パッド１４ｆは、電源電圧入力、接地電位等の基準電位の入力、クロック入力等に使用される。
　図４は、各単位回路領域１４ｂに含まれる読出回路の構成例を示す等価回路である。この等価回路において、読出回路１４０は積分回路によって構成されており、オペアンプ１４１と、帰還容量としてのコンデンサ１４２と、リセットスイッチ１４３とを含む。オペアンプ１４１の非反転入力端子は基準電圧Ｖｒｅｆに接続されており、オペアンプ１４１の反転入力端子は、図１に示された二次元フォトダイオードアレイ１２が有する一つのフォトダイオード１２ｂのアノードに接続されている。なお、フォトダイオード１２ｂのカソードは基準電圧Ｖｒｅｆに接続され、フォトダイオード１２ｂには逆バイアスが印加される。
　コンデンサ１４２は、オペアンプ１４１の反転入力端子と出力端子との間に接続される。コンデンサ１４２には、フォトダイオード１２ｂから出力された光電流による電荷が蓄積される。リセットスイッチ１４３は、コンデンサ１４２に対して並列に接続され、コンデンサ１４２に蓄積された電荷をリセットする。リセットスイッチ１４３は、例えばＭＯＳトランジスタによって好適に実現される。
　再び図２を参照して、接続基板１３について詳細に説明する。本実施形態の接続基板１３は、複数の誘電体層１３０ａ～１３０ｆが積層されて成る基材１３０を有する。図２には、６層の誘電体層１３０ａ～１３０ｆが示されている。基材１３０の誘電体層１３０ａ～１３０ｆは、例えば、アルミナといったセラミック材料を主原料とするセラミック基板からなる。各誘電体層１３０ａ～１３０ｆの厚さは、例えば１００μｍ以上２００μｍ以下である。
　また、接続基板１３は、複数の貫通導体２０を有する。貫通導体２０は、誘電体層１３０ａ～１３０ｆのうち互いに隣接する少なくとも３つの誘電体層１３０ｃ～１３０ｆを貫通して設けられている。一例では、貫通導体２０は４つの誘電体層１３０ｃ～１３０ｆを貫通して設けられている。複数の貫通導体２０それぞれは、二次元フォトダイオードアレイ１２の複数のフォトダイオードそれぞれと一対一で対応しており、フォトダイオードから出力された光電流の経路の一部となる。貫通導体２０は、例えばタングステンといった金属材料からなり、誘電体層１３０ｃ～１３０ｆに形成された貫通孔に金属材料が埋め込まれることにより形成される。なお、本実施形態では、隣り合う貫通導体２０同士のピッチが集積回路デバイス１４の単位回路領域１４ｂ間のピッチと等しくなっており、各貫通導体２０は、対応する単位回路領域１４ｂの直上に位置している。隣り合う貫通導体２０同士のピッチは、例えば５００μｍである。また、貫通導体２０の直径は例えば１００μｍである。
　また、接続基板１３は、少なくとも３層の誘電体層１３０ｃ～１３０ｆにおける２以上の層間部分に設けられた複数の放射線遮蔽膜群２１～２３を有する。図２では、複数の放射線遮蔽膜群２１～２３は、４層の誘電体層１３０ｃ～１３０ｆにおける３箇所の層間部分に設けられている。具体的には、放射線遮蔽膜群２１は誘電体層１３０ｃ及び１３０ｄの層間部分に設けられており、放射線遮蔽膜群２２は誘電体層１３０ｄ及び１３０ｅの層間部分に設けられており、放射線遮蔽膜群２３は誘電体層１３０ｅ及び１３０ｆの層間部分に設けられている。
　放射線遮蔽膜群２１～２３のそれぞれは、貫通導体２０の本数に対応する金属製の複数の放射線遮蔽膜を含む。すなわち、放射線遮蔽膜群２１は貫通導体２０と同数の放射線遮蔽膜２１ａを含み、放射線遮蔽膜群２２は貫通導体２０と同数の放射線遮蔽膜２２ａを含み、放射線遮蔽膜群２３は貫通導体２０と同数の放射線遮蔽膜２３ａを含む。これら放射線遮蔽膜２１ａ～２３ａは、対応する貫通導体２０と一体に形成されており、当該貫通導体２０の周囲に延在している。
　各放射線遮蔽膜群２１～２３において、放射線遮蔽膜同士は互いに離間している。すなわち、複数の放射線遮蔽膜２１ａは一の層間部分において互いに間隔をあけて設けられており、複数の放射線遮蔽膜２２ａは別の層間部分において互いに間隔をあけて設けられており、複数の放射線遮蔽膜２３ａは更に別の層間部分において互いに間隔をあけて設けられている。これにより、貫通導体２０相互の電気的な分離が図られている。
　放射線遮蔽膜２１ａの平面形状は、例えば４００μｍ四方の正方形である。また、隣り合う放射線遮蔽膜２１ａ同士の間隔は例えば１００μｍであり、放射線遮蔽膜２１ａの厚さは例えば１０μｍである。これらの形状寸法は、放射線遮蔽膜２２ａ、２３ａについても同様である。放射線遮蔽膜２１ａ～２３ａの構成材料としては、例えばタングステンが好適である。放射線遮蔽膜２１ａ～２３ａは、誘電体層１３０ｃ～１３０ｆの層間部分にいわゆるビアランドを形成する方法と同様の方法によって容易に形成可能である。
　また、接続基板１３は、複数の層間配線２４を更に有する。層間配線２４は、二次元フォトダイオードアレイ１２の電極ピッチと複数の貫通導体２０のピッチとの相違に起因する配線である。層間配線２４は、複数の誘電体層１３０ａ～１３０ｆにおける層間部分のうち、放射線遮蔽膜２１ａ～２３ａが設けられた誘電体層１３０ｃ～１３０ｆに対して一方の板面１３ａ側に位置する一又は二以上の層間部分に設けられている。図２では、層間配線２４は、誘電体層１３０ａと誘電体層１３０ｂとの層間部分、および誘電体層１３０ｂと誘電体層１３０ｃとの層間部分に設けられている。
　ここで、接続基板１３の放射線遮蔽膜２１ａ、２２ａ及び２３ａと、集積回路デバイス１４の複数の単位回路領域１４ｂとの相対的な位置関係について説明する。この説明の為に、放射線遮蔽膜及び単位回路領域を投影するための仮想平面の概念を導入する。仮想平面は、図１に示した放射線Ｒの入射方向である所定方向に対して垂直な面として定義される。或いは、該入射方向が接続基板１３の板面１３ａ，１３ｂと略垂直である場合には、仮想平面は、板面１３ａ又は１３ｂと平行な面として定義されてもよい。
　図５は、接続基板１３の複数の放射線遮蔽膜２１ａ～２３ａと、集積回路デバイス１４の複数の単位回路領域１４ｂとを仮想平面ＶＰに投影した様子を示す図である。図５において、ＰＲ１は、複数の放射線遮蔽膜２１ａ、２２ａ及び２３ａを仮想平面ＶＰに投影することにより得られる領域を示している。また、ＰＲ２は、複数の単位回路領域１４ｂを仮想平面ＶＰに投影することにより得られる領域を示している。また、ＰＲ３は、複数の貫通導体２０を仮想平面ＶＰに投影することにより得られる領域を示している。
　図５に示すように、複数の領域ＰＲ１は互いに離間しており、互いに重なっていない。これらの領域ＰＲ１は、放射線遮蔽膜２１ａ～２３ａについて共通の投影領域である。つまり、一の層間部分において一の貫通導体２０と一体に形成された放射線遮蔽膜２１ａについての領域ＰＲ１と、他の層間部分において他の貫通導体２０と一体に形成された放射線遮蔽膜２１ｂ又は２１ｃについての領域ＰＲ１とは、互いに重ならない。また、一の層間部分において一の貫通導体２０と一体に形成された放射線遮蔽膜２１ｂについての領域ＰＲ１と、他の層間部分において他の貫通導体２０と一体に形成された放射線遮蔽膜２１ｃについての領域ＰＲ１とは、互いに重ならない。これにより、一の貫通導体２０と一体に形成された放射線遮蔽膜２１ａ～２３ａと、他の貫通導体２０と一体に形成された放射線遮蔽膜２１ａ～２３ａとが互いに対向しないので、複数の貫通導体２０の間に生じる寄生容量を低減できる。従って、二次元フォトダイオードアレイ１２の複数のフォトダイオードから出力された光電流といった電気信号に重畳されるノイズを低減できる。
　また、本実施形態の接続基板１３においては、複数の放射線遮蔽膜２１ａ～２３ａのそれぞれが、対応する各単位回路領域１４ｂを放射線から保護する。また、複数の放射線遮蔽膜２１ａ～２３ａの隙間を通過した放射線Ｒは集積回路デバイス１４に達することができるが、その到達箇所には単位回路領域１４ｂは存在せず、放射線Ｒによる影響は軽微となる。
　このように、本実施形態の接続基板１３によれば、集積回路デバイス１４の読出回路を放射線から保護し、且つ寄生容量の増加を抑制することができる。
　また、本実施形態の接続基板１３においては、複数の放射線遮蔽膜２１ａのそれぞれが、対応する貫通導体２０と一体に形成されている。複数の放射線遮蔽膜２２ａ及び２３ａについても同様である。このように、貫通導体２０と一体に形成される放射線遮蔽膜２１ａ～２３ａは貫通導体２０の配置を妨げないので、放射線遮蔽材を迂回するような複雑な配線を形成する必要がない。
　また、図５に示すように、本実施形態の接続基板１３においては、複数の放射線遮蔽膜２１ａ～２３ａを仮想平面ＶＰに投影することにより得られる複数の領域ＰＲ１それぞれが、複数の単位回路領域１４ｂを仮想平面ＶＰに投影することにより得られる複数の領域ＰＲ２それぞれを含んでいる。換言すれば、放射線Ｒの入射方向または板面１３ａに垂直な方向から見ると、複数の単位回路領域１４ｂが複数の放射線遮蔽膜２１ａによって完全に覆われている。複数の放射線遮蔽膜２２ａ、及び複数の放射線遮蔽膜２３ａに関しても同様である。接続基板１３の放射線遮蔽膜２１ａ～２３ａはこのように配置されてもよく、これによって集積回路デバイス１４の読出回路を放射線から更に効果的に保護できる。
　また、上記実施形態のように、放射線遮蔽膜２１ａ～２３ａは、対応する貫通導体２０の周囲に延在してもよい。これにより、放射線遮蔽膜２１ａ～２３ａのそれぞれが、対応する各単位回路領域１４ｂを放射線から好適に保護することができる。
　本発明による接続基板は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では、放射線遮蔽膜２１ａ～２３ａが４つの誘電体層１３０ｃ～１３０ｆにおける３つの層間部分に設けられているが、放射線遮蔽膜は、少なくとも３つの誘電体層における２以上の層間部分に設けられることにより、上記実施形態と同様の効果を奏することができる。
　本発明は、集積回路デバイスの読出回路を放射線から保護し、且つ寄生容量の増加を抑制することが可能な放射線検出器モジュール用の接続基板として利用可能である。
　１０Ａ…放射線検出器モジュール、１１…シンチレータ、１２…二次元フォトダイオードアレイ、１２ａ…バンプ電極、１２ｂ…フォトダイオード、１３…接続基板、１３ａ，１３ｂ…板面、１４…集積回路デバイス、１４ａ…バンプ電極、１４ｂ…単位回路領域、１４ｃ…回路領域、１４ｄ…Ａ／Ｄ変換器、１４ｅ…入力パッド、１４ｆ…入出力パッド、１５…フレキシブルプリント基板、１６…放熱器、２０…貫通導体、２１，２２，２３…放射線遮蔽膜群、２１ａ，２２ａ，２３ａ…放射線遮蔽膜、２４…層間配線、１３０…基材、１３０ａ～１３０ｆ…誘電体層、１４０…読出回路、１４１…オペアンプ、１４２…コンデンサ、１４３…リセットスイッチ。

Claims (4)

  1. 　所定方向から入射する放射線を光に変換するシンチレータからの光を二次元状に配列された複数の光電変換領域に受ける光電変換デバイスを一方の板面上に搭載し、前記光電変換デバイスの前記複数の光電変換領域それぞれから出力される電気信号を複数の読出回路により個別に読み出す集積回路デバイスを他方の板面上に搭載するための接続基板であって、
    　複数の誘電体層が積層されて成る基材と、
    　前記複数の誘電体層のうち、互いに隣接する少なくとも三つの前記誘電体層を貫通して設けられ、前記電気信号の経路の一部となる金属製の複数の貫通導体と
    　を備え、
    　前記複数の貫通導体それぞれと一体に形成されると共に互いに離間された金属製の複数の放射線遮蔽膜が、前記少なくとも三つの誘電体層における二以上の層間部分に設けられており、
    　一の前記層間部分において一の前記貫通導体と一体に形成された前記放射線遮蔽膜を前記所定方向に垂直な仮想平面に投影した領域と、他の前記層間部分において他の前記貫通導体と一体に形成された前記放射線遮蔽膜を前記仮想平面に投影した領域とが互いに重ならない、接続基板。
  2. 　放射線を光に変換するシンチレータからの光を二次元状に配列された複数の光電変換領域に受ける光電変換デバイスを一方の板面上に搭載し、前記光電変換デバイスの前記複数の光電変換領域それぞれから出力される電気信号を複数の読出回路により個別に読み出す集積回路デバイスを他方の板面上に搭載するための接続基板であって、
    　複数の誘電体層が積層されて成る基材と、
    　前記複数の誘電体層のうち、互いに隣接する少なくとも三つの前記誘電体層を貫通して設けられ、前記電気信号の経路の一部となる金属製の複数の貫通導体と
    　を備え、
    　前記複数の貫通導体それぞれと一体に形成されると共に互いに離間された金属製の複数の放射線遮蔽膜が、前記少なくとも三つの誘電体層における二以上の層間部分に設けられており、
    　一の前記層間部分において一の前記貫通導体と一体に形成された前記放射線遮蔽膜を前記一方の板面に平行な仮想平面に投影した領域と、他の前記層間部分において他の前記貫通導体と一体に形成された前記放射線遮蔽膜を前記仮想平面に投影した領域とが互いに重ならない、接続基板。
  3. 　前記複数の誘電体層における層間部分のうち、前記少なくとも三つの誘電体層に対して前記一方の板面側に位置する一又は二以上の前記層間部分に、前記光電変換デバイスの電極ピッチと前記複数の貫通導体のピッチとの相違に起因する層間配線が設けられている、請求項１または２に記載の接続基板。
  4. 　各放射線遮蔽膜が、対応する各貫通導体の周囲に延在している、請求項１～３のいずれか一項に記載の接続基板。
PCT/JP2011/051624 2010-04-15 2011-01-27 接続基板 WO2011129133A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP11768655.0A EP2560027B1 (en) 2010-04-15 2011-01-27 Connection substrate
CN201180019155.4A CN102870006B (zh) 2010-04-15 2011-01-27 连接基板
US13/640,395 US9000388B2 (en) 2010-04-15 2011-01-27 Connection substrate
IL222083A IL222083A (en) 2010-04-15 2012-09-23 Connection layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-094234 2010-04-15
JP2010094234A JP5868575B2 (ja) 2010-04-15 2010-04-15 接続基板

Publications (1)

Publication Number Publication Date
WO2011129133A1 true WO2011129133A1 (ja) 2011-10-20

Family

ID=44798514

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/051624 WO2011129133A1 (ja) 2010-04-15 2011-01-27 接続基板

Country Status (7)

Country Link
US (1) US9000388B2 (ja)
EP (1) EP2560027B1 (ja)
JP (1) JP5868575B2 (ja)
CN (1) CN102870006B (ja)
IL (1) IL222083A (ja)
TW (1) TWI520352B (ja)
WO (1) WO2011129133A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105534540A (zh) * 2014-10-27 2016-05-04 西门子股份公司 用于制造检测器模块的传感器板的方法
US9526468B2 (en) 2014-09-09 2016-12-27 General Electric Company Multiple frame acquisition for exposure control in X-ray medical imagers
JP2019027887A (ja) * 2017-07-28 2019-02-21 京セラ株式会社 検出素子搭載用基板、検出装置および検出モジュール
WO2019197239A1 (en) 2018-04-10 2019-10-17 Bayer Aktiengesellschaft Method for the preparation of a 2,4,5-trisubstituted 1,2,4-triazolone

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242375B2 (en) * 2008-09-18 2012-08-14 United Technologies Corporation Conductive emissions protection
US8575558B2 (en) * 2010-11-30 2013-11-05 General Electric Company Detector array with a through-via interposer
US9198293B2 (en) * 2013-01-16 2015-11-24 Intel Corporation Non-cylindrical conducting shapes in multilayer laminated substrate cores
US9711555B2 (en) 2013-09-27 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dual facing BSI image sensors with wafer level stacking
CN105528598B (zh) * 2014-09-29 2019-03-29 上海箩箕技术有限公司 光学指纹传感器
EP3283903A1 (en) 2015-04-14 2018-02-21 Analogic Corporation Detector array for radiation system
JP7080579B2 (ja) * 2016-12-02 2022-06-06 凸版印刷株式会社 電子部品製造方法
JP6953186B2 (ja) * 2017-05-31 2021-10-27 キヤノン電子管デバイス株式会社 放射線検出器
US10473798B2 (en) * 2017-06-16 2019-11-12 Varex Imaging Corporation Counting and integrating pixels, detectors, and methods
WO2019188361A1 (ja) * 2018-03-27 2019-10-03 富士フイルム株式会社 放射線検出器及び放射線画像撮影装置
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
JP7449264B2 (ja) * 2021-08-18 2024-03-13 株式会社東芝 放射線検出器
FR3131431B1 (fr) * 2021-12-28 2024-03-22 Trixell Détecteur photosensible matriciel et procédé de réalisation du détecteur photosensible
US11740367B2 (en) 2022-01-07 2023-08-29 Analogic Corporation Radiation detectors for scanning systems, and related scanning systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003014862A (ja) * 2001-07-02 2003-01-15 Canon Inc 放射線画像検出装置及び放射線遮蔽方法
JP2004071638A (ja) * 2002-08-01 2004-03-04 Canon Inc 放射線撮像装置及びそれを用いた放射線撮像システム
JP2004536313A (ja) * 2001-07-18 2004-12-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 固体ｘ線放射検出器モジュールとそのモザイク構造、および撮像方法とそれを用いる撮像装置
JP2009074964A (ja) * 2007-09-21 2009-04-09 Kyocera Corp Ｘ線検出素子搭載用配線基板およびｘ線検出装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112799B2 (en) * 2002-09-18 2006-09-26 Koninklijke Philips Electronics N.V. X-ray detector with a plurality of detector units
JP4421209B2 (ja) 2003-04-11 2010-02-24 浜松ホトニクス株式会社 放射線検出器
CN1890854A (zh) * 2003-12-22 2007-01-03 X2Y艾泰钮埃特有限责任公司 内屏蔽式能量调节装置
JP2009032936A (ja) * 2007-07-27 2009-02-12 Kyocera Corp Ｘ線検出素子搭載用配線基板およびｘ線検出装置
JP4722104B2 (ja) 2007-09-21 2011-07-13 京セラ株式会社 Ｘ線検出素子搭載用配線基板およびｘ線検出装置
JP5155696B2 (ja) * 2008-03-05 2013-03-06 富士フイルム株式会社 撮像素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003014862A (ja) * 2001-07-02 2003-01-15 Canon Inc 放射線画像検出装置及び放射線遮蔽方法
JP2004536313A (ja) * 2001-07-18 2004-12-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 固体ｘ線放射検出器モジュールとそのモザイク構造、および撮像方法とそれを用いる撮像装置
JP2004071638A (ja) * 2002-08-01 2004-03-04 Canon Inc 放射線撮像装置及びそれを用いた放射線撮像システム
JP2009074964A (ja) * 2007-09-21 2009-04-09 Kyocera Corp Ｘ線検出素子搭載用配線基板およびｘ線検出装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2560027A4 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9526468B2 (en) 2014-09-09 2016-12-27 General Electric Company Multiple frame acquisition for exposure control in X-ray medical imagers
CN105534540A (zh) * 2014-10-27 2016-05-04 西门子股份公司 用于制造检测器模块的传感器板的方法
CN105534540B (zh) * 2014-10-27 2018-12-28 西门子股份公司 用于制造检测器模块的传感器板的方法
JP2019027887A (ja) * 2017-07-28 2019-02-21 京セラ株式会社 検出素子搭載用基板、検出装置および検出モジュール
JP7007127B2 (ja) 2017-07-28 2022-01-24 京セラ株式会社 検出素子搭載用基板、検出装置および検出モジュール
WO2019197239A1 (en) 2018-04-10 2019-10-17 Bayer Aktiengesellschaft Method for the preparation of a 2,4,5-trisubstituted 1,2,4-triazolone
US11365179B2 (en) 2018-04-10 2022-06-21 Bayer Aktiengesellschaft Method for the preparation of a 2,4,5-trisubstituted 1,2,4-triazolone

Also Published As

Publication number Publication date
CN102870006A (zh) 2013-01-09
TWI520352B (zh) 2016-02-01
US20130032389A1 (en) 2013-02-07
CN102870006B (zh) 2016-04-27
EP2560027A4 (en) 2013-11-20
IL222083A (en) 2015-05-31
JP2011226817A (ja) 2011-11-10
US9000388B2 (en) 2015-04-07
TW201143104A (en) 2011-12-01
EP2560027B1 (en) 2015-01-21
EP2560027A1 (en) 2013-02-20
JP5868575B2 (ja) 2016-02-24

Similar Documents

Publication Publication Date Title
JP5868575B2 (ja) 接続基板
JP5358509B2 (ja) 放射線検出器モジュール
JP4541299B2 (ja) 光検出装置
JP4447752B2 (ja) 放射線検出器
JP2007155564A (ja) 放射線検出器および放射線画像検出装置
US10211249B2 (en) X-ray detector having a capacitance-optimized light-tight pad structure
JP5973834B2 (ja) 放射線検出器
JP5085122B2 (ja) 半導体光検出素子及び放射線検出装置
EP3794380B1 (en) Sensor unit, radiation detector and method of manufacturing a sensor unit
JP7213951B2 (ja) イメージセンサ、イメージセンサ装置、及び、これらを含むコンピュータ断層撮影装置
JP2020535404A (ja) 統合型放射線検出器デバイス
WO2022074733A1 (ja) 放射線撮像装置
WO2022190321A1 (ja) 放射線撮像装置
JP2016186502A (ja) 放射線検出器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180019155.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11768655

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 222083

Country of ref document: IL

WWE Wipo information: entry into national phase

Ref document number: 2011768655

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13640395

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE