WO2011128387A1 - Verfahren zur herstellung einer dielektrischen schicht auf einem bauelement - Google Patents

Verfahren zur herstellung einer dielektrischen schicht auf einem bauelement Download PDF

Info

Publication number
WO2011128387A1
WO2011128387A1 PCT/EP2011/055850 EP2011055850W WO2011128387A1 WO 2011128387 A1 WO2011128387 A1 WO 2011128387A1 EP 2011055850 W EP2011055850 W EP 2011055850W WO 2011128387 A1 WO2011128387 A1 WO 2011128387A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
dielectric layer
topography
thickness
trim
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2011/055850
Other languages
English (en)
French (fr)
Inventor
Charles Binninger
Christoph Eggs
Bruno FÜRBACHER
Ulrich Knauer
Manfred Maisch
Helmut Zottl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to US13/639,527 priority Critical patent/US9394163B2/en
Priority to JP2013504268A priority patent/JP5871903B2/ja
Publication of WO2011128387A1 publication Critical patent/WO2011128387A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence

Definitions

  • the invention relates to a process for the preparation
  • a desired topography on the surface of dielektri ⁇ rule layer may be a plane surface or a
  • a particular application requiring thick dielectric layers, which are in part to be applied to a topography with raised structures, relates to temperature compensation layers on MEMS devices and in particular on devices operating with acoustic waves.
  • temperature compensation layers on MEMS devices and in particular on devices operating with acoustic waves.
  • silicon dioxide layers in a layer thickness the z. B. 30% of the wavelength in the substrate itself propagating acoustic wave applied directly over the electrodes, so that working for a working at 2 GHz
  • a layer thickness of about 600 nm results.
  • this Si0 2 layer is deposited by sputtering, by setting a higher bias voltage, a certain degree of etch back can be set, with the aid of which the forming topography on the surface of the SiO 2 layer can be leveled. However, this occurs
  • the layer thickness over an entire wafer fluctuates so sharply that the tolerance ranges nevertheless
  • the object of the present invention is therefore to specify a method for producing a dielectric layer, in which a desired topography, in particular a planar surface of the dielectric layer, can be obtained. This object is achieved by a method according to claim 1. Advantageous embodiments of the invention can be found in further claims.
  • a method in which the dielectric layer is first applied in any deposition process on the surface of a device having a first topography with raised structures.
  • the process is adjusted so that the deposition takes place kantenbe ⁇ opaque, so that arise in the layer, no cavities.
  • the dielectric layer forms on its surface a topography that traces the raised structures of the first topography on the device surface on the second topography, so that the sublime structures are still visible there and at least form surveys.
  • a special etching process is used.
  • a polymer layer e.g. a lacquer layer
  • a paint of suitable viscosity for example, be spin coated on the surface.
  • Adjusted polymer layer with which a desired third topography can be obtained after the etching process.
  • an etch rate ratio of about 1 is set. This ensures that the paint layer is etched at the same speed as the dielektri ⁇ specific layer. This results in that the adjustable at the polymer layer ⁇ flat surface is retained during the entire etching and is transmitted as in the dielectric layer. With an etch rate ratio of about 1, therefore, a planar surface of the dielectric layer can be produced.
  • the method is fault-tolerant and safely leads to a device with clearly defined Properties. Deviations, in particular in the deposition process, which lead to deviations in layer thickness or deviations of third topography, can be remedied by means of the trimming method. Since frequency deviations are corrected in the trimming method, sequences of other sources of error in the method can be compensated in this way, which lead to an undesired frequency shift.
  • the method is used in a component which comprises a piezoelectric substrate or a piezoelectric layer on a substrate
  • Electrodes ⁇ structures which form a first topography together with the rest of the surface.
  • the center frequency of the device is the frequency in the middle of a passband, a resonant frequency of a resonator or other Operating frequency at which the device passes high-frequency signals.
  • a silicon dioxide layer is applied as the dielectric layer in the case of components operating with acoustic waves. This shows a temperature characteristic with a sign, which is opposite to the sign of the temperature coefficient of the piezoelectric substrate.
  • a trim layer having a higher stiffness than the dielectric layer is applied to the third topography.
  • the acoustic wave experiences a higher propagation speed, so that the frequency of the component increases.
  • the extent of this frequency increase is dependent on the thickness of the trim layer.
  • the thickness of the trim layer and thus also the center frequency is then reduced until a predetermined center frequency is reached.
  • the method may include determining the component properties to be adjusted prior to performing the trim method. In particular, it can be determined by means of a measuring method whether there is a deviation of the center frequency. Accordingly, the trimming process can then be carried out in such a way that precisely this deviation is compensated.
  • the method for producing the dielectric layer is carried out such that after the etching process leading to the planarization a center frequency is obtained which is below the desired center frequency lies. This guarantees that all deviations from the desired center frequency by depositing and re-etching a trim layer and the associated
  • all method steps are carried out on a wafer having electrode structures of a plurality of components and in one
  • Refetching the trim layer is, in this case the center ⁇ frequency of individual components is determined. For this it is not necessary to measure each individual component. It is sufficient to determine the center frequency at certain points, which are critical to the process and the system, and to perform an interpolation of the center frequency for the other non-directly measured components, so that for every location on the wafer surface or for each of the components. elements a measured or interpolated deviation
  • the trimming process is then performed so that the thickness of the trim layer is location selective depending on the
  • the desired center frequency can therefore be set to the desired value either exactly or within a predetermined tolerance.
  • Particularly suitable as trimming layers are layers which passivate the oxide layer. This has the advantage that the
  • Trim layer can still take the additional function as a passivation layer.
  • Particularly suitable for this purpose are hard layers which are selected from the group of nitrides, oxynitrides, oxides or carbides. Suitable compounds are, for example, silicon nitride, silicon oxynitride,
  • the reduction of the layer thickness of the trim layer succeeds, for example, by means of scanning action of an ion beam, which is directed onto the surface of the trim layer.
  • the scanning action of the ion beam can be adjusted so that, by at ver ⁇ different locations of the wafer surface in each case different velocities of the adapted desired ⁇ tzggi or the desired reduction of the trimming layer can take place.
  • the scanning process may be taking into account the determined deviations from the center frequency and the exact knowledge of the etching process of the trimming layer is ⁇ represents.
  • the achievable with the ion beam ⁇ tzge ⁇ speed is intended in comparative tests at a given system under given conditions and used for the corresponding setting of the trimming process.
  • the ⁇ tzratenreheat can also be set to values other than 1.
  • the polymer layer can be used as a resist.
  • the dielectric layer is etched only at the locations where no polymer layer remains. Since the polymer layer usually settles at the lowest points of the second topography, a topography inverse to the second topography can be obtained in this way. In places where the second topography has elevations, wells are created in the third topography in this way.
  • etching rate ratio ⁇ 1 has little effect and indeed leads to a certain leveling of the third
  • Topography over the second topography can not lead to a planar surface of the dielectric layer.
  • Figure 1 shows a substrate on the raised structures
  • FIG. 2 shows the arrangement according to which a dielectric layer having different topographies has been deposited above
  • FIG. 3 shows the arrangement after the application of a
  • Figure 5 shows the arrangement after the application of a
  • FIG. 7 shows in a diagram the dependence of the shift of the center frequency on the thickness of the trim layer
  • FIGS. 8A to 8C different process steps in FIG
  • FIG. 1 shows in schematic cross section a general representation of a substrate SU on which raised structures ES are arranged.
  • the substrate SU is a piezoelectric substrate and the raised structures ES are electrode fingers of an interdigital transducer.
  • Figure 1 shows a detail of a SAW device.
  • the raised structures are in one embodiment of a material having a greater hardness or density than aluminum. They comprise either an aluminum Alloy with a heavy metal or have a single or multi-layered structure with sub-layers heavier than AI and z. B. are copper-containing, on. A heavy or dense metal for the electrodes or the raised structures. It is advantageous to have a better one in the later finished SAW component with temperature compensation layer
  • Layer DS applied.
  • an SiO 2 layer can be applied, for example, by sputtering or by a CVD method.
  • a bias voltage is set for sputtering. In one embodiment, for example, at a power of 1.5 kW and a BIAS voltage of 85 W is sputtered. The sputtering process is adjusted so that the Si0 2 layer deposits over the raised structures ES, covering the edges. As a result, the dielectric layer DS forms a second topography.
  • the BIAS voltage decreases from the profile line PL1 to the profile line PL3. It turns out that a higher bias voltage causes a better leveling of the second topography.
  • Layer DS is used with a second topography corresponding to the profile line PL2.
  • a resist layer LS On the dielectric layer DS is now applied as a polymer layer, a resist layer LS so that they are a plane
  • FIG. 3 shows the arrangement on this process stage.
  • a reactive ion beam etching wherein the etching atmosphere or the ion beam contains components that are suitable for removing the
  • the etching of the lacquer layer LS can also be assisted by oxygen in the etching atmosphere. The etching gas is then ⁇ is turned so that the same under the given etching conditions, etching rates for the coating layer and for the dielectric
  • FIG. 4B shows the arrangement in a process stage in which the surface has both exposed regions of the dielectric layer and also residues of the resist layer LS.
  • the etch is then continued until at least the resist layer is completely removed leaving the dielectric layer DS with a planar surface representing the third topography.
  • Figure 4C shows the arrangement at this stage of the process.
  • the dotted contour line represents the position (height) of the second topography and shows how far the etching process can be performed compared to the initial layer thickness.
  • the dielectric layer includes examples of play over the raised structures ES one layer ⁇ thickness of 430 nm on, between the raised structures, a layer thickness of about 530 nm. In a total height of the erha ⁇ enclosed structures of about 110 nm, this yields a minimum Variation of the layer thickness of +/- 5 nm, which is within the tolerance and does not adversely affect the component properties of the SAW component.
  • the thickness of the dielek ⁇ tric layer is sufficient to achieve a desired temperature compensation of the frequency for the SAW device. While complete compensation is possible, it is usually optimized against degradation of other properties, such as a reduction in coupling.
  • the temperature compensation is achieved by the fact that the propagation velocity of the acoustic wave in the Dielectric layer DS changes in the opposite opposite direction with increasing temperature as the propagation ⁇ speed of the acoustic wave in the piezoelectric substrate, which is for example a substrate of lithium niobate or lithium tantalate.
  • Temperature compensation suitable layer thickness is also dependent on the center frequency of the component, moreover.
  • the wavelength-related relative layer thickness is a
  • the target layer thickness of the dielectric layer DS is not reliably achieved on account of the high ablated layer thickness.
  • spread due to inhomogeneities in the etching system over the wafer difference set which lead to a certain film thickness distribution of the dielectric layer via one or more wafer ⁇ Liche etch rates.
  • other scattering mechanisms may locally result in frequency deviations that are outside a desired tolerance.
  • the trimming process can also compensate for fluctuations within the same wafer by performing the trimming process in a location-selective manner and the
  • Layer thickness variation is set to a desired value at a desired location. To compensate for layer thickness variations of the dielectric layer DS over the wafer and thus to compensate for device properties that are dependent on the layer thickness of the dielectric layer, these are first
  • Component properties determined at different locations of the wafer can be done selectively at selected locations. From selected measurements, the distribution of the component properties over the wafer surface can be determined by interpolation. From this
  • Distribution of component properties is now the deviation determined and calculated the thickness of a trim layer, which is necessary to compensate for the deviation.
  • an approximately 100 nm thick silicon nitride layer as a trim layer TS ⁇ be introduced, for example, by a sputtering or a CVD method.
  • the layer thickness of the trim layer TS is now reduced until the desired residual layer thickness calculated or calculated from the deviation is obtained.
  • a suitable scanning Pro ⁇ program a desired scan VELOCITY ⁇ ness can be adjusted depending on the location with, it is possible to remove at any location of the wafer, a desired layer thickness or to leave a desired residual layer thickness of the trim layer and thus the layer thickness fluctuations over to balance the entire wafer.
  • FIG. 5 shows the arrangement after the application of the trim layer TS.
  • Figure 6 shows the arrangement after etching of a layer thickness range of the density Ad, so that a remaining trimming layer TS 'of exactly the desired thickness is left which is necessary to balance the device property ⁇ deviation.
  • the thickness of the dielectric layer DS is adjusted so that in any case a thickening of the layer thickness or an increase of the frequency by a wave propagation speed increasing Trim layer is required.
  • the layer thicknesses are dimensioned so that the trim layer TS 'can remain on the surface of the dielectric layer DS on average in a target layer thickness of approximately 40 nm.
  • this layer thickness of the trim layer simultaneously fulfills the function of a passivation layer so that the dielectric layer (here, the silicon dioxide layer ⁇ ) z. B. is protected against absorption of moisture, which would otherwise lead to a further shift in the center frequency. In this way, it is ensured that the resonant frequency or the center frequency of the component both with respect to temperature fluctuations and to environmental conditions, especially against
  • Trimming layer of different thickness can be moved.
  • the values determined for a silicon nitride trimming layer show that a frequency shift of approx. 9000 ppm can be achieved with a trim layer approx. 45 nm thick. This shift is sufficient to compensate for production-related fluctuations in the center frequency with a maximum of about 50 nm thick trim layer.
  • FIGS. 8A to 8C show a variant of the method, such as etching back the dielectric layer with a
  • ⁇ tzrateneat> 1 can be obtained from the planarity deviating third topography of the dielectric layer DS.
  • Figure 8A shows the arrangement during the
  • FIG. 8B shows the arrangement after formation of corresponding depressions in the dielectric layer DS.
  • dielectric layers for a variety of applications with a suitable thickness
  • Topography be provided.
  • the method makes it possible in particular to produce flat surfaces and to compensate deviations from a desired layer thickness both via the batch and over the individual wafer with a suitable trimming method. In this way, it is possible to obtain components whose component properties, which depend on the layer thickness of the dielectric layer, can be adjusted with great consistency over different charges and over the surface of the wafer.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer dielektrischen Schicht auf der Oberfläche eines Bauelements vorgeschlagen, mit dem sich eine gewünschte Topografie einstellen lässt. Insbesondere kann über einer Substrat-Topografie mit erhabenen Strukturen eine dielektrische Schicht mit planer Oberfläche erzeugt werden. In einem Trimmverfahren wird eine Bauelementeigenschaft, die von der Dicke oder der dritten Topografie der dielektrischen Schicht abhängig ist, nachjustiert.

Description

Beschreibung
Verfahren zur Herstellung einer dielektrischen Schicht auf einem Bauelement
Die Erfindung betrifft ein Verfahren zur Herstellung
insbesondere relativ dicker dielektrischer Schichten auf Bauelementen, für die eine bestimmte Schichtdicke oder eine bestimmte Oberflächentopografie gefordert wird. Während relativ geringe Schichtdicken mit bekannten Schichtab- scheidungsverfahren durch entsprechende Einstellung der
Parameter zuverlässig reproduziert werden können, besteht gerade bei dicken und großflächig aufgebrachten dielektrischen Schichten das Problem, dass Schichtdickenschwankungen auftreten können, die das Toleranzintervall überschreiten. Eine gewünschte Topografie an der Oberfläche der dielektri¬ schen Schicht kann eine plane Oberfläche sein oder eine
Oberfläche, die bestimmte Strukturen aufweist. Ein spezielles Problem tritt immer dann auf, wenn die
Schichtdicke der dielektrischen Schicht eine direkte
Auswirkung auf die Bauelementeigenschaften aufweist und durch bislang kaum vermeidbare Schichtdickenschwankung auch die Bauelementeigenschaften in nicht hinnehmbarem Umfang
Abweichungen zeigen.
Eine spezielle Anwendung, die dicke dielektrische Schichten erfordert, die teilweise auf eine Topografie mit erhabenen Strukturen aufzubringen sind, betrifft Temperaturkompensa- tionsschichten auf MEMS-Bauelementen und insbesondere auf mit akustischen Wellen arbeitenden Bauelementen. Dazu werden insbesondere Siliziumdioxidschichten in einer Schichtdicke, die z. B. 30 % der Wellenlänge der im Substrat sich ausbreitenden akustischen Welle direkt über den Elektroden aufgebracht, sodass sich für ein bei 2 GHz arbeitendes
Bauelement beispielsweise eine Schichtdicke von ca. 600nm ergibt. Wird diese Si02-Schicht mittels Sputtern aufgebracht, so kann durch Einstellen einer höheren BIAS-Spannung ein gewisser Grad an Rückätzung eingestellt werden, mit dessen Hilfe die ausbildende Topografie an der Oberfläche der S1O2- Schicht nivelliert werden kann. Dabei tritt jedoch das
Problem auf, dass in einem Bauelement zwar ausreichend ebene Oberflächenbereiche der Si02-Schicht erhalten werden können, die Schichtdicke über einen gesamten Wafer gesehen jedoch so stark schwankt, dass die Toleranzbereiche dennoch
überschritten werden. Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung einer dielektrischen Schicht anzugeben, bei dem eine gewünschte Topografie, insbesondere eine plane Oberfläche der dielektrischen Schicht, erhalten werden kann. Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind weiteren Ansprüchen zu entnehmen.
Es wird ein Verfahren angegeben, bei dem die dielektrische Schicht zunächst in einem beliebigen Abscheideverfahren auf der Oberfläche eines Bauelements, das eine erste Topografie mit erhabenen Strukturen aufweist, aufgebracht wird. Das Verfahren wird so eingestellt, dass die Abscheidung kantenbe¬ deckend erfolgt, sodass in der Schicht keine Hohlräume entstehen. In der Folge bildet die dielektrische Schicht jedoch auf ihrer Oberfläche eine Topografie aus, die die erhabenen Strukturen der ersten Topografie auf der Bauelementoberfläche auf der zweiten Topografie nachzeichnet, so dass die erhabenen Strukturen dort noch sichtbar sind und zumindest Erhebungen ausbilden.
Um diese zweite Topografie nun in eine gewünschte Topografie überzuführen, wird ein spezielles Ätzverfahren eingesetzt. Dazu wird zunächst auf die dielektrische Schicht ganzflächig eine Polymerschicht, z.B. eine Lackschicht, so aufgebracht, dass sie die gesamte Oberfläche der dielektrischen Schicht bedeckt und eine plane Oberfläche ausbildet. Dazu kann ein Lack geeigneter Viskosität beispielsweise auf die Oberfläche aufgeschleudert werden.
Anschließend wird ein Ätzverfahren durchgeführt. Dabei wird ein Ätzratenverhältnis von dielektrischer Schicht zur
Polymerschicht eingestellt, mit dem nach dem Ätzverfahren eine gewünschte dritte Topografie erhalten werden kann.
In einer Ausführungsform wird ein Ätzratenverhältnis von ca. 1 eingestellt. Dieses garantiert, dass die Lackschicht mit der gleichen Geschwindigkeit geätzt wird wie die dielektri¬ sche Schicht. Dies führt dazu, dass die bei der Polymer¬ schicht einstellbare plane Oberfläche während des gesamten Ätzens erhalten bleibt und so in die dielektrische Schicht übertragen wird. Mit einem Ätzratenverhältnis von ca. 1 kann also eine plane Oberfläche der dielektrischen Schicht erzeugt werden .
Im letzten Schritt des Verfahrens wird eine Bauelement¬ eigenschaft, die von der Dicke der dielektrischen Schicht oder der dritten Topografie (= Topografie der dielektrischen Schicht nach dem Ätzen) abhängig ist, mittels eines Trimmverfahrens nachjustiert. Damit ist das Verfahren fehlertolerant und führt sicher zu einem Bauelement mit klar definierten Eigenschaften. Abweichungen insbesondere im Abscheideverfahren, die zu Abweichungen in Schichtdicke oder Abweichungen dritter Topografie führen, können mittels des Trimmverfahrens behoben werden. Da im Trimmverfahren Frequenzabweichungen korrigiert werden, können auf diese Weise auch Folgen anderer Fehlerquellen im Verfahren kompensiert werden, die zu einem unerwünschten Frequenzshift führen.
In einer Ausführungsform wird das Verfahrens bei einem Bau- element eingesetzt, welches ein piezoelektrisches Substrat oder eine piezoelektrische Schicht auf einem Substrat
aufweist. Auf der Oberfläche des Substrats bzw. auf der
Oberfläche der piezoelektrischen Schicht sind erhabene
Elektrodenstrukturen angeordnet, die zusammen mit der übrigen Oberfläche eine erste Topografie ausbilden. Die Elektroden¬ strukturen sind zur Anregung akustischer Wellen im Bauelement ausgebildet und stellen beispielsweise Interdigitalwandler von SAW-Bauelementen (SAW = Surface Acoustic Wave) oder Elektroden von BAW-Bauelementen (BAW = Bulk Acoustic Wave) dar. Bei derartigen mit akustischen Wellen arbeitenden Bauelementen wird mit einer dielektrischen Schicht die Temperaturab¬ hängigkeit der Frequenz des Bauelements beeinflusst und insbesondere durch geeignete Wahl des Materials der dielek¬ trischen Schicht reduziert.
Während des Trimmverfahrens wird nun eine nachträgliche
Veränderung der über der ersten Topografie und damit über den Elektroden abgeschiedenen Schichtdicke vorgenommen und so die Mittenfrequenz oder die genaue Lage einer Flanke des Pass- bands des Bauelements nachjustiert. Die Mittenfrequenz des Bauelements ist die Frequenz in der Mitte eines Passbandes, eine Resonanzfrequenz eines Resonators oder eine sonstige Arbeitsfrequenz, bei der das Bauelement Hochfrequenzsignale passieren lässt.
Zur Erniedrigung der Temperaturgangs der Mittenfrequenz wird bei mit akustischen Wellen arbeitenden Bauelementen als dielektrische Schicht eine Siliziumdioxidschicht aufgebracht. Diese zeigt einen Temperaturgang mit einem Vorzeichen, das dem Vorzeichen des Temperaturgangs des piezoelektrischen Substrats entgegengesetzt ist.
Im Trimmverfahren wird eine Trimmschicht, die eine höhere Steifigkeit als die dielektrische Schicht aufweist, auf die dritte Topografie aufgebracht. In dieser Schicht erfährt die akustische Welle eine höhere Ausbreitungsgeschwindigkeit, so dass sich die Frequenz des Bauelements erhöht. Das Ausmaß dieser Frequenzerhöhung ist von der Dicke der Trimmschicht abhängig. Um die die Frequenz des Bauelements genau einzu¬ stellen bzw. nachzuj ustieren, wird anschließend die Dicke der Trimmschicht und damit auch die Mittenfrequenz solange reduziert, bis eine vorgegebene Mittenfrequenz erreicht ist.
Das Verfahren kann vor der Durchführung des Trimmverfahrens eine Bestimmung der zu justierenden Bauelementeigenschaften umfassen. Insbesondere kann mit dabei einem Messverfahren bestimmt werden, ob eine Abweichung der Mittenfrequenz vorliegt. Dementsprechend kann das Trimmverfahren dann so durchgeführt werden, dass genau diese Abweichung ausgeglichen wird . In einer Ausführung wird das Verfahren zur Herstellung der dielektrischen Schicht so durchgeführt, dass nach dem zur Planarisierung führenden Ätzverfahren eine Mittenfrequenz erhalten wird, die unterhalb der gewünschten Mittenfrequenz liegt. Damit ist garantiert, dass sämtliche Abweichungen von der gewünschten Mittenfrequenz durch eine Abscheiden und Rückätzen einer Trimmschicht und der damit verbundenen
Erhöhung der Mittenfrequenz ausgeglichen werden können.
In einer weiteren Ausführungsform werden sämtliche Verfahrensschritte auf einem Wafer durchgeführt, der Elektroden¬ strukturen mehrerer Bauelemente aufweist und in einem
späteren Verfahrensschritt in eine Vielzahl einzelner
Bauelemente vereinzelbar ist. Auf einer Verfahrensstufe, die zwischen dem Herstellen der dritten Topografie und dem
Rückätzen der Trimmschicht liegt, wird hierbei die Mitten¬ frequenz einzelner Bauelemente bestimmt. Dazu ist es nicht erforderlich, jedes einzelne Bauelement zu vermessen. Aus- reichend ist es, an bestimmten Punkten, die Verfahrens- und anlagenbedingt kritisch sind, die Mittenfrequenz zu bestimmen und für die übrigen nicht direkt gemessenen Bauelemente eine Interpolation der Mittenfrequenz durchzuführen, sodass für jeden Ort auf der Waferoberfläche bzw. für jedes der Bau- elemente eine gemessene oder interpolierte Abweichung
erhalten wird.
Das Trimmverfahren wird dann so durchgeführt, dass die Dicke der Trimmschicht ortsselektiv in Abhängigkeit von der
ermittelten oder interpolierten Abweichung am jeweiligen Ort reduziert wird. Auf diese Weise gelingt es im Trimmverfahren, sämtliche Abweichungen von der gewünschten Mittenfrequenz auszugleichen, auch wenn diese über den Wafer verteilt unterschiedliche Ausmaße aufweisen. Die gewünschte Mitten- frequenz kann daher entweder genau oder innerhalb einer vorgegeben Toleranz auf den gewünschten Wert eingestellt werden. Als Trimmschichten besonders geeignet sind Schichten, die die Oxidschicht passivieren. Dies hat den Vorteil, dass die
Trimmschicht noch die zusätzliche Funktion als Passivierungs- schicht übernehmen kann. Geeignet sind dazu insbesondere harte Schichten, die aus der Gruppe der Nitride, Oxinitride, Oxide oder Karbide ausgewählt sind. Geeignete Verbindungen sind beispielsweise Siliziumnitrid, Siliziumoxinitrid,
Aluminiumoxid, DLC (= diamond like carbon) oder Diamant. Alle diese Schichten können auch in gut kontrollierbaren Prozessen und vor allem mit hoher Schichtdickengenauigkeit aufgebracht werden .
Die Reduktion der Schichtdicke der Trimmschicht gelingt beispielsweise mittels scannender Einwirkung eines Ionen- Strahls, der auf die Oberfläche der Trimmschicht gerichtet wird. In Abhängigkeit von der Relativgeschwindigkeit, mit der Ionenstrahl und Wafer gegeneinander bewegt werden, wird die Einwirkdauer des Ionenstrahls auf die Oberfläche und damit die Ätzwirkung bestimmt. Die scannende Einwirkung des Ionen- Strahls kann also so eingestellt werden, dass durch an ver¬ schiedenen Orten der Waferoberfläche jeweils unterschiedlich angepasste Geschwindigkeiten der angestrebte Ätzerfolg bzw. die gewünschte Reduzierung der Trimmschicht erfolgen kann. Das Scan-Verfahren kann also unter Berücksichtigung der ermittelten Abweichungen von der Mittenfrequenz und der genauen Kenntnis des Ätzprozesses der Trimmschicht einge¬ stellt werden. Die mit dem Ionenstrahl erreichbare Ätzge¬ schwindigkeit wird dazu in Vergleichsversuchen bei einer gegebenen Anlage unter gegebenen Konditionen bestimmt und zur entsprechenden Einstellung des Trimmverfahrens verwendet.
Wird beim Ätzen der dielektrischen Schicht eine dritte
Topografie angestrebt, die von einer planen Oberfläche abweicht, so kann das Ätzratenverhältnis auch auf andere Werte als 1 eingestellt werden. Mit einem Ätzratenverhältnis > 1 kann die Polymerschicht als Resist eingesetzt werden. Dies hat zur Folge, dass die dielektrische Schicht nur an den Stellen geätzt wird, an denen keine Polymerschicht verbleibt. Da die Polymerschicht sich üblicherweise an den tiefsten Stellen der zweiten Topografie absetzt, kann auf diese Weise eine zur zweiten Topografie inverse Topografie erhalten werden. An Stellen, an denen die zweite Topografie Erhebungen aufweist, werden auf diese Weise in der dritten Topografie Vertiefungen erzeugt. Dies hat jedoch zur Folge, dass bei einem geeignet eingestellten Ätzratenverhältnis > 1 ebenfalls eine plane dritte Topografie der dielektrischen Schicht erhalten werden kann, zumindest annähernd und als Zwischen- stufe. Ein Ätzratenverhältnis < 1 dagegen hat wenig Effekt und führt zwar zu einer gewissen Einebnung der dritten
Topografie gegenüber der zweiten Topografie, kann jedoch nicht zu einer planen Oberfläche der dielektrischen Schicht führen .
Im Folgenden wird die Erfindung anhand von Ausführungs¬ beispielen und den dazugehörigen Figuren näher erläutert. Die Figuren dienen allein der Veranschaulichung der Erfindung und sind daher nur schematisch und nicht maßstabsgetreu ausge- führt. Einzelne Dimensionen können verzerrt dargestellt sein, sodass den Figuren weder absolute noch relative Maßangaben zu entnehmen sind. Es zeigen:
Figur 1 ein Substrat, auf dem erhabene Strukturen
angeordnet sind, im schematischen Querschnitt, Figur 2 die Anordnung, nach dem darüber eine dielektrische Schicht mit verschiedenen Topografien abgeschieden worden ist, Figur 3 die Anordnung nach der Aufbringung einer
Polymerschicht,
Figur 4A bis 4C die Anordnung bei verschiedenen
Verfahrensstufen während des Rückätzens der Polymerschicht,
Figur 5 die Anordnung nach dem Aufbringen einer
Trimmschicht, Figur 6 die Anordnung nach dem Trimmen,
Figur 7 in einem Diagramm die Abhängigkeit der Verschiebung der Mittenfrequenz von der Dicke der Trimmschicht, Figuren 8A bis 8C verschiedene Verfahrensstufen beim
Rückätzen der Polymerschicht mit einem
Ätzratenverhältnis > 1.
Figur 1 zeigt im schematischen Querschnitt eine allgemeine Darstellung eines Substrats SU, auf dem erhabene Strukturen ES angeordnet sind. Vorteilhaft ist das Substrat SU ein piezoelektrisches Substrat und die erhabenen Strukturen ES sind Elektrodenfinger eines Interdigitalwandlers . Damit zeigt Figur 1 ausschnittsweise ein SAW-Bauelement .
Die erhabenen Strukturen sind in einer Ausführung aus einem Material, welches eine größere Härte oder eine höhere Dichte als Aluminium aufweist. Sie umfassen entweder eine Aluminium- legierung mit einem Schwermetall oder weisen einen ein- oder mehrschichtigen Aufbau mit Teilschichten, die schwerer als AI und z. B. kupferhaltig sind, auf. Ein schweres oder dichtes Metall für die Elektroden bzw. die erhabenen Strukturen. Es ist vorteilhaft, um im späteren fertig gestellten SAW-Bauele- ment mit Temperaturkompensationsschicht eine bessere
Reflexion der akustischen Welle an den Elektrodenkanten zu erhalten . Auf die Anordnung nach Figur 1 wird nun eine dielektrische
Schicht DS aufgebracht. Dabei kann beispielsweise einer S1O2- Schicht beispielsweise durch Sputtern oder durch ein CVD- Verfahren aufgebracht werden. Vorteilhaft wird zum Sputtern eine BIAS-Spannung eingestellt. In einer Ausführung wird beispielsweise bei einer Leistung von 1,5 kW und einer BIAS- Spannung von 85 W gesputtert. Der Sputterprozess wird so eingestellt, dass sich die Si02-Schicht kantenbedeckend über den erhabenen Strukturen ES abscheidet. Dadurch bildet die dielektrische Schicht DS eine zweite Topografie aus.
Figur 2 zeigt verschiedene beispielhafte die zweite Topo¬ grafie bildende Profillinien PL1 bis PL3, die unter
verschiedenen Sputterbedingungen und insbesondere unter verschiedenen BIAS-Spannungen zustande gekommen sind. Die BIAS-Spannung nimmt von der Profillinie PL1 zur Profillinie PL3 hin ab. Es zeigt sich, dass eine höhere BIAS-Spannung eine bessere Einebnung der zweiten Topografie bewirkt.
Nachteilig ist jedoch, dass eine höhere BIAS-Spannung zu einer ungünstigeren, weil stärker schwankenden Schichtdicken- Verteilung über den gesamten Wafer gesehen führt. Für das weitere Verfahren wird im Folgenden eine dielektrische
Schicht DS mit einer der Profillinie PL2 entsprechenden zweiten Topografie genutzt. Auf die dielektrische Schicht DS wird nun als Polymerschicht eine Lackschicht LS so aufgebracht, dass sie eine plane
Oberfläche ausbildet. Dazu wird ein Lack geeigneter Viskosi¬ tät verwendet und insbesondere aufgeschleudert . Die Dicke der Lackschicht wird so hoch gewählt, dass die höchsten Erhebun¬ gen der zweiten Topografie geringer sind als die Schichtdicke der Lackschicht LS. Gegebenenfalls wird die Lackschicht anschließend noch thermisch ausgehärtet. Figur 3 zeigt die Anordnung auf dieser Verfahrensstufe.
Im nächsten Schritt wird in die in Figur 3 dargestellte
Anordnung einem Ätzverfahren unterzogen. Es wird ein
Verfahren gewählt, welches einen homogenen Schichtabtrag über große Flächen ermöglicht. Gut geeignet ist beispielsweise ein reaktives Ionenstrahlätzen, wobei die Ätzatmosphäre bzw. der Ionenstrahl Komponenten enthält, die zum Abtragen der
dielektrischen Schicht und gleichzeitig zum Abtragen der Lackschicht geeignet sind. Für eine S1O2 umfassende
dielektrische Schicht können fluorhaltige Stoffe eingesetzt werden, beispielsweise CH4_XFX (x = 1, 2, 3 oder 4) oder höhere Fluor-Kohlenwasserstoffe. Das Ätzen der Lackschicht LS kann auch durch Sauerstoff in der Ätzatmosphäre unterstützt werden. Die Ätzgasatmosphäre wird anschließend so einge¬ stellt, dass sich unter den gegebenen Ätzbedingungen gleiche Ätzraten für die Lackschicht und für die dielektrische
Schicht ergeben. Eine Einstellung des Ätzratenverhältnisses gelingt beispielsweise über Variation des Verhältnisses Fluor zu Sauerstoff in der Ätzatmosphäre oder durch Variation des Substituentenverhältnisses C/F in flourhaltigen Verbindung.
Durch das reaktive Ionenstrahlätzen wird nun ein gleichmäßiger Schichtabtrag vorgenommen, wobei zunächst ausschlie߬ lich die Lackschicht geätzt wird, bis die Oberfläche der die zweite Topografie der dielektrischen Schicht bildenden
Erhebungen freigelegt ist. Dies ist in Figur 4A dargestellt.
Im weiteren Verlauf der Ätzung werden nun dielektrische
Schicht und Lackschicht mit gleicher Geschwindigkeit geätzt, sodass sich die eingestellte Planarität der Lackschicht über das gesamte Ätzverfahren erhält. Figur 4B zeigt die Anordnung in einem Verfahrensstadium, bei dem die Oberfläche sowohl freigelegte Bereiche der dielektrischen Schicht als auch Reste der Lackschicht LS aufweist.
Die Ätzung wird anschließend weitergeführt, bis zumindest die Lackschicht vollständig entfernt ist und die dielektrische Schicht DS mit einer planen Oberfläche verbleibt, die die dritte Topografie darstellt. Figur 4C zeigt die Anordnung auf dieser Verfahrensstufe. Die gepunktete Konturlinie stellt die Lage (Höhe) der zweiten Topografie dar und zeigt, wie weit das Ätzverfahren im Vergleich zur Ausgangsschichtdicke geführt werden kann. Die dielektrische Schicht weist bei- spielsweise über den erhabenen Strukturen ES eine Schicht¬ dicke von 430 nm auf, zwischen den erhabenen Strukturen eine Schichtdicke von ca. 530 nm. Bei einer Gesamthöhe der erha¬ benen Strukturen von ca. 110 nm ergibt dies eine minimale Schwankung der Schichtdicke von +/- 5 nm, was im Rahmen der Toleranz liegt und die Bauelementeigenschaften des SAW-Bau- elements nicht negativ beeinträchtigt. Die Dicke der dielek¬ trischen Schicht ist ausreichend, um für das SAW-Bauelement eine gewünschte Temperaturkompensation der Frequenz zu erzielen. Eine vollständige Kompensation ist zwar möglich, wird aber normalerweise gegen eine Verschlechterung anderer Eigenschaften, z.B. eine Reduktion der Kopplung optimiert. Die Temperaturkompensation gelingt dadurch, dass sich die Ausbreitungsgeschwindigkeit der akustischen Welle in der dielektrischen Schicht DS sich bei steigender Temperatur genau entgegengesetzt verändert wie die Ausbreitungs¬ geschwindigkeit der akustischen Welle im piezoelektrischen Substrat, welches beispielsweise ein Substrat aus Lithium- niobat oder Lithiumtantalat ist. Eine für eine gewünschte
Temperaturkompensation geeignete Schichtdicke ist im Übrigen auch abhängig von der Mittenfrequenz des Bauelements. Die auf die Wellenlänge bezogene relative Schichtdicke ist ein
Kriterium für den erreichbaren Grad der Temperaturkompensa- tion.
Mit dem Planarisierungsverfahren wird zwar eine weitgehend ebene Oberfläche der dielektrischen Schicht DS erhalten, wobei jedoch aufgrund der hohen abgetragenen Schichtdicke die Zielschichtdicke der dielektrischen Schicht DS nicht sicher erreicht wird. Außerdem können sich aufgrund von Inhomogenitäten in der Ätzanlage über den Wafer verteilt unterschied¬ liche Ätzgeschwindigkeiten einstellen, die zu einer gewissen Schichtdickenverteilung der dielektrischen Schicht über einen oder mehrere Wafer führen. Auch andere Streumechanismus können lokal zu Frequenzabweichungen führen, die außerhalb einer gewünschten Toleranz liegen.
In einem Trimmverfahren wird nun die Abweichung der Schicht- dicke der dielektrischen Schicht oder allgemein die Abweichung der Frequenz von einem Zielwert insgesamt ausgeglichen. Zusätzlich können mit dem Trimmverfahren auch Schwankungen innerhalb des gleichen Wafers ausgeglichen werden, indem das Trimmverfahren ortsselektiv durchgeführt wird und die
Schichtdickenschwankung an einem gewünschten Ort auf einen bestimmten Wert eingestellt wird. Zum Ausgleichen von Schichtdickenschwankungen der dielektrischen Schicht DS über den Wafer und damit zum Ausgleichen von Bauelementeigenschaften, die von der Schichtdicke der dielektrischen Schicht abhängig sind, werden zunächst diese
Bauelementeigenschaften an verschiedenen Orten des Wafers bestimmt. Die Bestimmung der Eigenschaften kann selektiv an ausgewählten Orten erfolgen. Aus ausgewählten Messungen lässt sich durch Interpolation die Verteilung der Bauelementeigenschaften über die Waferoberfläche ermitteln. Aus dieser
Verteilung der Bauelementeigenschaften wird nun die Abweichung bestimmt und die Dicke einer Trimmschicht errechnet, die zum Ausgleich der Abweichung erforderlich ist.
In einem Trimmverfahren wird als Trimmschicht TS beispiels- weise eine ca. 100 nm dicke Siliziumnitridschicht aufge¬ bracht, beispielsweise durch ein Sputter- oder ein CVD- Verfahren. Mittels eines reaktiven Ionenstrahlätzens wird nun die Schichtdicke der Trimmschicht TS so lange reduziert, bis die gewünschte bzw. aus der Abweichung errechnete Rest- schichtdicke erhalten ist. Durch ein geeignetes Scan-Pro¬ gramm, mit dem ortsabhängig eine gewünschte Scan-Geschwindig¬ keit eingestellt werden kann, gelingt es, an jedem Ort des Wafers eine gewünschte Schichtdicke zu entfernen bzw. eine gewünschte Restschichtdicke der Trimmschicht zu belassen und damit die Schichtdickenschwankungen über den gesamten Wafer auszugleichen. Figur 5 zeigt die Anordnung nach dem Aufbringen der Trimmschicht TS. Figur 6 zeigt die Anordnung nach Abätzen eines Schichtdickenbereichs der Dichte Ad, sodass eine Resttrimmschicht TS ' von genau der gewünschten Dicke verbleibt, die zum Ausgleich der Bauelementeigenschafts¬ abweichung erforderlich ist. Um sämtliche Abweichungen mit einer einzigen Trimmschicht und einem einzigen Trimmverfahren ausgleichen zu können, wird bereits im Planarisierungsverfahren die Dicke der dielektrischen Schicht DS so eingestellt, dass in jedem Fall an jedem Ort ein Aufdicken der Schichtdicke bzw. eine Erhöhung der Frequenz durch eine die Wellenausbreitungsgeschwindigkeit erhöhende Trimmschicht erforderlich ist.
In einer Ausführung sind die Schichtdicken so bemessen, dass die Trimmschicht TS' im Mittel in einer Zielschichtdicke von ca. 40 nm auf der Oberfläche der dielektrischen Schicht DS verbleiben kann. In dieser Schichtdicke erfüllt die Trimmschicht gleichzeitig die Funktion einer Passivierungsschicht, sodass die dielektrische Schicht (hier die Siliziumdioxid¬ schicht) z. B. gegen Aufnahme von Feuchtigkeit geschützt ist, was anderenfalls zu einer weiteren Verschiebung der Mittenfrequenz führen würde. Auf diese Weise wird gewährleistet, dass die Resonanzfrequenz bzw. die Mittenfrequenz des Bauelements sowohl gegenüber Temperaturschwankungen als auch gegenüber Umweltbedingungen, insbesondere gegenüber
Feuchtigkeit stabil bleibt.
Im Diagramm nach Figur 7 ist dargestellt, wie sich die
Mittenfrequenz des Bauelements durch Aufbringen einer
Trimmschicht unterschiedlicher Dicke verschieben lässt. Die für eine Trimmschicht aus Siliziumnitrid ermittelten Werte zeigen, dass sich mit einer ca. 45 nm dicken Trimmschicht eine Frequenzverschiebung um ca. 9000 ppm erreichen lässt. Diese Verschiebung ist ausreichend, um mit einer maximal ca. 50 nm dicken Trimmschicht produktionsbedingte Schwankungen der Mittenfrequenz auszugleichen. Figuren 8A bis 8C zeigen eine Variante des Verfahrens, wie beim Rückätzen der dielektrischen Schicht mit einem
Ätzratenverhältnis > 1 eine von der Planarität abweichende dritte Topografie der dielektrischen Schicht DS erhalten werden kann. Figur 8A zeigt die Anordnung während des
Ätzverfahrens auf der Stufe, an der gerade eben die
Oberfläche der dielektrischen Schicht DS freigelegt ist.
Bereiche der dielektrischen Schicht DS mit geringerer
Schichtdicke sind mit der Lackschicht LS bedeckt. Durch das Ätzratenverhältnis > 1 wird nun bevorzugt das Material der dielektrischen Schicht DS geätzt, wobei die Bereiche, die mit Lackschicht LS bedeckt sind, als Ätzmaske dienen. Figur 8B zeigt die Anordnung nach Erzeugung entsprechender Vertiefungen in der dielektrischen Schicht DS . In einem
abschließenden Schritt werden noch verbliebene Reste der Lackschicht LS entfernt, wobei die in Figur 8C gezeigte
Struktur erhalten wird.
Mit dem angegebenen Verfahren können dielektrische Schichten für unterschiedliche Anwendungen mit einer geeigneten
Topografie versehen werden. Zusätzlich ermöglicht es das Verfahren, insbesondere plane Oberflächen zu erzeugen und Abweichungen von einer gewünschten Schichtdicke sowohl über die Charge als auch über den einzelnen Wafer mit einem geeigneten Trimmverfahren auszugleichen. Auf diese Weise lassen sich Bauelemente erhalten, deren von der Schichtdicke der dielektrischen Schicht abhängigen Bauelementeigenschaften mit großer Konstanz über verschiedene Chargen und über die Oberfläche des Wafers einstellbar sind. Bezugs zeichenliste
SU piezoelektrisches Substrat
ES erhabenen Strukturen
DS dielektrischen Schicht
PL1-PL3 unterschiedliche Profillinien der zweiten
Topografie
LS Polymerschicht
TS Trimmschicht vor dem Trimmverfahren
TS' Trimmschicht nach dem Trimmverfahren
Ad abgetragene Schichtdicke der Trimmschicht

Claims

Verfahren zur Herstellung einer dielektrischen Schicht (DS) auf der Oberfläche eines Bauelements, die eine erste Topografie mit erhabenen Strukturen aufweist, bei dem über den Strukturen ganzflächig eine
dielektrische Schicht mit Hilfe eines
Schichtabscheidungsprozesses in kantenbedeckender Weise aufgebracht wird, so dass die Oberfläche der
abgeschiedenen dielektrischen Schicht eine zweite
Topografie aufweist
bei dem auf die dielektrische Schicht ganzflächig eine Polymerschicht (LS) ausreichender Dicke und mit einer planen Oberfläche aufgebracht wird
bei dem ein Ätzverfahren durchgeführt wird, wobei ein gewünschtes Ätzratenverhältnis von dielektrischer
Schicht zu Lackschicht eingestellt wird
bei dem das Ätzverfahren so lange durchgeführt wird, bis die Oberfläche der dielektrischen Schicht nach
vollständigem Entfernen der Lackschicht eine gewünschte dritte Topografie aufweist
bei dem eine Bauelementeigenschaft, die von der Dicke oder der dritten Topografie der dielektrischen Schicht abhängig ist, mittels eines Trimmverfahrens nachjustiert wird .
Verfahren nach Anspruch 1,
bei dem das Bauelement eine piezoelektrische Schicht auf einem Substrat oder ein piezoelektrisches Substrat (SU) aufweist, wobei eine über der Substratoberfläche
erhabene Elektrodenstruktur (ES) die erste Topografie ausbildet bei dem die Elektrodenstruktur zur Anregung akustische Wellen im Bauelement ausgebildet ist
bei dem mit der dielektrischen Schicht (DS) die
Temperaturabhängigkeit der Frequenz des Bauelements reduziert wird
bei dem durch das Trimmverfahren mittels nachträgliche Veränderung einer Schichtdicke die Mittenfrequenz des Bauelements nachjustiert wird.
Verfahren nach Anspruch 1 oder 2,
bei dem als dielektrische Schicht (DS) eine
Siliziumdioxidschicht aufgebracht wird
bei dem im Trimmverfahren eine Trimmschicht (TS) , die eine höhere Steifigkeit als die dielektrische Schicht aufweist, auf die dritte Topografie aufgebracht wird bei dem die Dicke der Trimmschicht und damit auch die Mittenfrequenz solange reduziert wird, bis eine
vorgegebene Mittenfrequenz erreicht ist.
Verfahren nach Anspruch 3,
bei dem sämtliche Verfahrensschritte auf einem Wafer durchgeführt werden, auf dem Elektrodenstrukturen mehrerer Bauelemente angeordnet sind
bei dem auf einer Verfahrensstufe zwischen dem
Herstellen der dritten Topografie und dem Rückätzen der Trimmschicht (TS) die Mittenfrequenz einzelner
Bauelemente bestimmt wird
bei dem eine Verteilung der Abweichungen von der gewünschten Mittenfrequenz ermittelt wird,
bei dem die Dicke der Trimmschicht ortsselektiv in Abhängigkeit von der ermittelten Abweichung am
jeweiligen Ort reduziert wird, so dass die Abweichungen nivelliert werden und die Mittenfrequenzen aller Bauelemente innerhalb einer Toleranz auf einen
gewünschten Wert eingestellt werden.
Verfahren nach einem der Ansprüche 1-4,
bei dem als Trimmschicht (TS) eine Schicht aus
Siliziumnitrid, Siliziumoxinitrid, Aluminiumoxid, DLC oder Diamant aufgebracht wird.
Verfahren nach einem der Ansprüche 1-5,
bei dem die Dicke der Trimmschicht (TS) mittels
scannender Einwirkung eines Ionenstrahls auf die
Oberfläche der Trimmschicht reduziert wird.
Verfahren nach Anspruch 6,
bei dem gewünschte Änderung der Mittenfrequenz an einem bestimmten Ort durch eine entsprechende Expositionszeit gegenüber dem Ionenstrahl an diesem Einwirkort bewirkt wird, wobei die Expositionszeit über die jeweilige
Geschwindigkeit eingestellt wird, mit der der Wafer am jeweiligen Einwirkort unter dem Ionenstrahl
vorbeigeführt wird.
Verfahren nach einem der Ansprüche 1-7
bei dem das Ätzratenverhältnis auf einen Wert von 1 eingestellt wird, so dass als zweite Topografie eine plane Oberfläche der verbleibenden dielektrischen
Schicht erhalten wird.
Verfahren nach einem der Ansprüche 1-7
bei dem das Ätzratenverhältnis auf einen Wert größer 1 eingestellt wird, so dass die verbleibende dielektrische Schicht eine zur ersten Topografie inverse zweite Topo- grafie erhält, die oberhalb der erhabenen Strukturen ersten Topografie Vertiefungen aufweist.
Verfahren nach einem der Ansprüche 1-7
bei dem das Ätzratenverhältnis auf einen Wert kleiner eingestellt wird, so dass die Strukturen der zweiten Topografie zum Teil eingeebnet werden.
PCT/EP2011/055850 2010-04-14 2011-04-13 Verfahren zur herstellung einer dielektrischen schicht auf einem bauelement Ceased WO2011128387A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/639,527 US9394163B2 (en) 2010-04-14 2011-04-13 Method for producing a dielectric layer on a component
JP2013504268A JP5871903B2 (ja) 2010-04-14 2011-04-13 デバイスの上に誘電性層を製作する方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010014919.5 2010-04-14
DE102010014919.5A DE102010014919B4 (de) 2010-04-14 2010-04-14 Verfahren zur Herstellung einer dielektrischen Schicht auf einem Bauelement

Publications (1)

Publication Number Publication Date
WO2011128387A1 true WO2011128387A1 (de) 2011-10-20

Family

ID=44509867

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/055850 Ceased WO2011128387A1 (de) 2010-04-14 2011-04-13 Verfahren zur herstellung einer dielektrischen schicht auf einem bauelement

Country Status (4)

Country Link
US (1) US9394163B2 (de)
JP (1) JP5871903B2 (de)
DE (1) DE102010014919B4 (de)
WO (1) WO2011128387A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013189631A1 (de) * 2012-06-18 2013-12-27 Epcos Ag Mikroakustisches bauelement mit tcf kompensationsschicht

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923231A (en) * 1994-08-05 1999-07-13 Kinseki Limited Surface acoustic wave device with an electrode insulating film and method for fabricating the same
US20030146674A1 (en) * 2002-02-01 2003-08-07 Philippe Jacot Surface acoustic wave device having improved performance and method of making the device

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285102A (en) 1991-07-25 1994-02-08 Texas Instruments Incorporated Method of forming a planarized insulation layer
US5849632A (en) * 1991-08-30 1998-12-15 Micron Technology, Inc. Method of passivating semiconductor wafers
US5245213A (en) 1991-10-10 1993-09-14 Sgs-Thomson Microelectronics, Inc. Planarized semiconductor product
US5516625A (en) 1993-09-08 1996-05-14 Harris Corporation Fill and etchback process using dual photoresist sacrificial layer and two-step etching process for planarizing oxide-filled shallow trench structure
JP3407459B2 (ja) 1995-03-23 2003-05-19 株式会社村田製作所 表面波共振子フィルタ
US5665657A (en) 1995-09-18 1997-09-09 Taiwan Semiconductor Manufacturing Company, Ltd Spin-on-glass partial etchback planarization process
US5679211A (en) 1995-09-18 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Spin-on-glass etchback planarization process using an oxygen plasma to remove an etchback polymer residue
US6063702A (en) 1997-01-27 2000-05-16 Chartered Semiconductor Manufacturing, Ltd. Global planarization method for inter level dielectric layers using IDL blocks
US6117798A (en) 1998-12-16 2000-09-12 United Microelectronics Corp. Method of spin-on-glass planarization
JP2003532349A (ja) 2000-05-02 2003-10-28 エピオン コーポレイション Ｇｃｉｂ処理によるデバイス特性の調整システム及び方法
US6480074B1 (en) 2001-04-27 2002-11-12 Nokia Mobile Phones Ltd. Method and system for wafer-level tuning of bulk acoustic wave resonators and filters by reducing thickness non-uniformity
JP4063000B2 (ja) 2001-08-14 2008-03-19 株式会社村田製作所 端面反射型表面波フィルタ
JP3945363B2 (ja) 2001-10-12 2007-07-18 株式会社村田製作所 弾性表面波装置
JP3979279B2 (ja) 2001-12-28 2007-09-19 株式会社村田製作所 弾性表面波装置
JP3780947B2 (ja) 2002-01-18 2006-05-31 株式会社村田製作所 弾性表面波装置
JP2003298375A (ja) 2002-03-29 2003-10-17 Murata Mfg Co Ltd 弾性表面波装置の周波数調整方法
JP2004040636A (ja) 2002-07-05 2004-02-05 Murata Mfg Co Ltd 表面波装置
JP3841053B2 (ja) 2002-07-24 2006-11-01 株式会社村田製作所 弾性表面波装置及びその製造方法
KR101027002B1 (ko) 2002-12-25 2011-04-11 파나소닉 주식회사 전자부품 및 이 전자부품을 이용한 전자기기
DE10302633B4 (de) * 2003-01-23 2013-08-22 Epcos Ag SAW-Bauelement mit verbessertem Temperaturgang
JP2004254291A (ja) 2003-01-27 2004-09-09 Murata Mfg Co Ltd 弾性表面波装置
WO2004095699A1 (ja) 2003-04-18 2004-11-04 Murata Manufacturing Co., Ltd. 弾性境界波装置
JPWO2005011117A1 (ja) 2003-07-29 2006-09-14 株式会社村田製作所 １ポート型弾性表面波共振子及び弾性表面波フィルタ
WO2005036744A1 (ja) 2003-10-10 2005-04-21 Murata Manufacturing Co., Ltd. 弾性境界波装置
JPWO2005036743A1 (ja) 2003-10-10 2007-11-22 株式会社村田製作所 弾性境界波装置
WO2005083881A1 (ja) 2004-03-02 2005-09-09 Murata Manufacturing Co., Ltd. 弾性表面波装置
JP2005354272A (ja) 2004-06-09 2005-12-22 Seiko Epson Corp 弾性表面波素子の製造方法および弾性表面波素子の周波数調整方法
JP4483865B2 (ja) 2004-07-26 2010-06-16 株式会社村田製作所 弾性表面波装置
WO2007138844A1 (ja) 2006-05-30 2007-12-06 Murata Manufacturing Co., Ltd. 弾性波装置
WO2008004408A1 (fr) 2006-07-05 2008-01-10 Murata Manufacturing Co., Ltd. Dispositif d'onde de surface élastique
KR101098692B1 (ko) 2006-10-12 2011-12-23 가부시키가이샤 무라타 세이사쿠쇼 탄성 경계파 장치
DE102006053472B4 (de) * 2006-11-14 2009-12-10 Bruker Biospin Ag Verfahren zum Herstellen eines abgestimmten HF-Resonatorsystems
JP2009296265A (ja) 2008-06-04 2009-12-17 Japan Radio Co Ltd 弾性表面波デバイスの中心周波数調整方法及び弾性表面波デバイスの製造方法並びに弾性表面波デバイス。
JP2010045533A (ja) 2008-08-11 2010-02-25 Fujitsu Ltd 弾性波デバイスの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923231A (en) * 1994-08-05 1999-07-13 Kinseki Limited Surface acoustic wave device with an electrode insulating film and method for fabricating the same
US20030146674A1 (en) * 2002-02-01 2003-08-07 Philippe Jacot Surface acoustic wave device having improved performance and method of making the device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013189631A1 (de) * 2012-06-18 2013-12-27 Epcos Ag Mikroakustisches bauelement mit tcf kompensationsschicht

Also Published As

Publication number Publication date
JP5871903B2 (ja) 2016-03-01
US20130126466A1 (en) 2013-05-23
JP2013524710A (ja) 2013-06-17
DE102010014919B4 (de) 2015-07-02
DE102010014919A1 (de) 2011-10-20
US9394163B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
DE10207330B4 (de) Verfahren zum Herstellen akustischer Dünnfilmvolumenresonatoren (FBARs) mit unterschiedlichen Frequenzen auf dem gleichen Substrat durch ein Subtraktionsverfahren und Vorrichtung, die das Verfahren beinhaltet
DE10207342B4 (de) Verfahren zum Liefern unterschiedlicher Frequenzeinstellungen bei einem akustischen Dünnfilmvolumenresonator- (FBAR-) Filter und Vorrichtung, die das Verfahren beinhaltet
DE102018010397B4 (de) Vorrichtungen mit lokalisierter Einstellung von Verformung und mechanischer Spannung
DE112020006401T5 (de) Wandlerstruktur für einen Eintor-Resonator
DE112012002979B4 (de) Saw-Filter mit ebener Barriereschicht und Herstellungsverfahren
DE69107510T2 (de) Auslegertastspitze zur Anwendung in einem Rasterkraftmikroskop und Verfahren zu seiner Herstellung.
DE19680590B4 (de) Verfahren zur Herstellung von Beschleunigungssensoren
DE102014112372B3 (de) Filterchip und Verfahren zur Herstellung eines Filterchips
DE10207328A1 (de) Verfahren zum Liefern unterschiedlicher Frequenzeinstellungen bei einem akustischen Dünnfilmvolumenresonator- (FBAR-) Filter und Vorrichtung, die das Verfahren beinhaltet
DE19854729C2 (de) Verfahren zum Herstellen eines Oberflächenwellenbauelements und zum Einstellen von dessen Beriebsfrequenz
DE10207329A1 (de) Verfahren zur Massenbelastung akustischer Dünnfilmvolumenresonatoren (FBARs) zum Erzeugen von Resonatoren mit unterschiedlichen Frequenzen und Vorrichtung, die das Verfahren beinhaltet
DE60120052T2 (de) Dünnschicht, Verfahren zur Herstellung einer Dünnschicht und elektronische Komponente
DE19947081A1 (de) Akustischer Spiegel und Verfahren zu dessen Herstellung
DE69617286T2 (de) Akustische Oberflächenwellenanordnung
DE112018005782B4 (de) Anordnung eines Substrats aus einem piezoelektrischen Material und eines Trägersubstrats
DE112020003512B4 (de) Verbundkörper und akustisches Wellenelement
WO2012110377A1 (de) Mit akustischen wellen arbeitendes bauelement und verfahren zur herstellung
DE102010014919B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht auf einem Bauelement
DE19935825A1 (de) Elektronische Vorrichtung und Verfahren zur Herstellung dieser elektronischen Vorrichtung
DE10035423C1 (de) Halbleiterbauelement mit einer Schichtenfolge zum ineinander Umwandeln von akustischen oder thermischen Signalen und elektrischen Spannungsänderungen und Verfahren zu dessen Herstellung
DE10317889B4 (de) Mikromechanisches Bauteil und Verfahren zu seiner Herstellung
DE10146363B4 (de) Oberflächenwellenbauelement und Verfahren zum Herstellen desselben
DE19935495A1 (de) Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102009019523B4 (de) Verfahren zum Trimmen eines SAW Bauelements
DE102010003129A1 (de) Ein Verfahren zum Herstellen eines Bauelements auf einem Substrat

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11715683

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2013504268

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13639527

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11715683

Country of ref document: EP

Kind code of ref document: A1