WO2011125305A1 - シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法 - Google Patents

シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法 Download PDF

Info

Publication number
WO2011125305A1
WO2011125305A1 PCT/JP2011/001824 JP2011001824W WO2011125305A1 WO 2011125305 A1 WO2011125305 A1 WO 2011125305A1 JP 2011001824 W JP2011001824 W JP 2011001824W WO 2011125305 A1 WO2011125305 A1 WO 2011125305A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon substrate
silicon
atoms
concentration
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/001824
Other languages
English (en)
French (fr)
Inventor
彰一 高見澤
孝俊 名古屋
隆司 佐山
裕之 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2012509302A priority Critical patent/JP5440693B2/ja
Publication of WO2011125305A1 publication Critical patent/WO2011125305A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H10P14/3602—In-situ cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/15—Diffusion of dopants within, into or out of semiconductor bodies or layers from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping

Definitions

  • the present invention relates to a silicon epitaxial wafer and a method for manufacturing a silicon epitaxial wafer. Specifically, it is possible to grow a high resistance epitaxial layer with a narrow transition width on a silicon substrate having a very low resistivity with high reproducibility.
  • the present invention relates to a silicon epitaxial wafer and a method for manufacturing the same, which can realize low on-resistance while reducing variations in reverse breakdown voltage of vertical elements.
  • epitaxial wafers For switching transistors such as power MOS transistors and IGBTs (insulated gate bipolar transistors) that allow current to flow from the front to the back, and devices that require stabilization of device characteristics by minimizing substrate potential fluctuations, use epitaxial wafers. Most of them are used.
  • the resistivity of the epitaxial layer having a relatively high resistivity necessary for ensuring the breakdown voltage of the element and the resistivity of the silicon substrate that becomes a parasitic resistance in the conductive state can be controlled independently. For this reason, in particular, in a power MOS in which the resistivity of the silicon substrate strongly affects the on-resistance, the resistance of the silicon substrate has been actively reduced.
  • red phosphorus which can easily introduce a high concentration dopant during crystal growth, has been used as a dopant.
  • the resistivity of the silicon substrate of the low-voltage power MOS epitaxial wafer which previously had a lower limit of about 5 m ⁇ cm, has recently been lowered to 1 m ⁇ cm or less.
  • out diffusion occurs in the heat treatment performed during epitaxial growth or when forming a semiconductor element, and the thickness of the epitaxial layer is reduced. Since it becomes thinner, there is a problem that it is necessary to grow the epitaxial layer thicker than necessary in order to ensure a predetermined reverse breakdown voltage.
  • boron can be doped at a high concentration relatively easily, the resistance has been further reduced from about 5 m ⁇ cm as the temperature of the heat treatment in the device manufacturing process is lowered. In the range where there is no influence of auto-doping or out-diffusion, the resistance of the P-type silicon substrate has been lowered mainly in the low voltage power MOS and the like.
  • the dopant diffused from the substrate into the growth atmosphere during epitaxial growth is re-doped into the epitaxial layer, so-called auto-doping, or heat treatment during device manufacturing.
  • the problem is that the out-diffusion of solid diffusion from the substrate to the epitaxial layer becomes large.
  • it is necessary to increase the thickness of the epitaxial layer, but there is a contradiction that this causes deterioration of the on-resistance of the element.
  • the present invention has been made in view of the above problems, and includes an epitaxial layer having a desired resistivity necessary for obtaining predetermined electrical characteristics of an element and a substrate having a lower resistance than conventional ones.
  • Silicon epitaxial wafer that can improve the electrical characteristics of medium-voltage power MOSs, imaging devices, etc., and can suppress auto-doping and out-diffusion during epitaxial growth and heat treatment in the device manufacturing process more strongly than before. And its manufacturing method.
  • the present invention provides a silicon epitaxial wafer in which an epitaxial layer is formed on a silicon substrate, wherein the silicon substrate has a phosphorus or boron concentration of 2.0 ⁇ 10 19 atoms / cm 3 or more.
  • the silicon in which the carbon ion implantation layer is formed by being doped and having a CVD oxide film formed at least on the back surface side and carbon ions being implanted from the surface.
  • a CVD oxide film is formed on at least the back surface side of the silicon substrate. Since it is formed, the out-diffusion of phosphorus or boron from the back surface of the silicon substrate, that is, the atmosphere of epitaxial growth is suppressed from being contaminated by the dopant during the formation of the epitaxial layer, and the occurrence of auto-doping is suppressed. Thus, the resistivity of the epitaxial layer is suppressed from deviating from a desired value.
  • the carbon ion implanted layer since the carbon ion implanted layer is formed on the surface on which the epitaxial layer is formed, the carbon ion implanted layer of the silicon substrate takes in a high concentration of carbon into the silicon crystal lattice, thereby Increase and decrease of interstitial silicon occur.
  • the decrease in interstitial silicon reduces the chances of phosphorus and boron being pushed out between the lattices, and the diffusion of atoms with a smaller bond radius than silicon, such as boron and phosphorus (kickout type), is significantly suppressed.
  • the out diffusion from the silicon substrate to the epitaxial layer during the heat treatment during the formation of the epitaxial layer and the heat treatment during the device manufacture is suppressed.
  • a silicon epitaxial wafer which can obtain predetermined electrical characteristics such as a low breakdown voltage power MOS and an image pickup element, which are composed of an epitaxial layer having a desired resistivity and a silicon substrate having a lower resistivity than before.
  • the carbon ion implanted layer is preferably one in which carbon ions are implanted at a dose of 3.0 ⁇ 10 14 atoms / cm 2 or more in order to reduce the interstitial silicon concentration.
  • the dose amount of carbon ions is 3.0 ⁇ 10 14 atoms / cm 2 or more, the outward diffusion of phosphorus or boron on the silicon substrate surface side is more strongly suppressed.
  • a silicon epitaxial wafer having a more desirable resistivity distribution can be obtained.
  • the CVD oxide film preferably covers the side surface of the silicon substrate from the position where the carbon ion implantation layer is formed to the surface side.
  • the silicon substrate doped with boron or phosphorus at a high concentration is formed by the CVD oxide film and the carbon ion implantation by being covered with the CVD oxide film from the position where the carbon ion implantation layer is formed to the surface side.
  • a silicon epitaxial wafer having an epitaxial layer with a desired design value can be obtained. Further, boron or phosphorus out-diffusion or auto-doping is further suppressed.
  • the silicon epitaxial wafer of the present invention uses a silicon substrate doped with phosphorus or boron at a high concentration, and suppresses out-diffusion or autodoping of phosphorus or boron. Even if the resistivity of the substrate, that is, the impurity concentration differs from that of the substrate by 3 digits or more, a distribution close to a staircase type can be maintained.
  • the silicon substrate is doped with phosphorus at a concentration of 0.5 ⁇ 10 20 atoms / cm 3 or more
  • the carbon ion implantation layer is formed by implanting carbon ions at a dose amount of 4 A ⁇ 10 15 atoms / cm 2 or more when the concentration of phosphorus doped in the silicon substrate is A ⁇ 10 20 atoms / cm 3. It has been
  • the epitaxial layer is preferably one in which phosphorus is doped at a concentration of 5.0 ⁇ 10 17 atoms / cm 3 or less.
  • the movement of the phosphorus dopant at the boundary of the epitaxial layer can be controlled during the growth of the epitaxial layer and during the device fabrication process. Doping and out diffusion can be prevented. As a result, a silicon epitaxial wafer that can improve the electrical characteristics of the final device such as reduction of on-resistance and leakage current is obtained.
  • the silicon substrate is doped with boron at a concentration of 0.2 ⁇ 10 20 atoms / cm 3 or more
  • the carbon ion implantation layer is formed by implanting carbon ions at a dose amount of 4B ⁇ 10 15 atoms / cm 2 or more when the concentration of boron doped in the silicon substrate is B ⁇ 10 20 atoms / cm 3. It has been In the epitaxial layer, boron is preferably doped with a concentration of 2.0 ⁇ 10 17 atoms / cm 3 or less.
  • the movement of boron dopant at the boundary of the epitaxial layer can be controlled during the growth of the epitaxial layer and during the device fabrication process. Doping and out diffusion can be prevented. As a result, a silicon epitaxial wafer that can improve the electrical characteristics of the final device such as reduction of on-resistance and leakage current is obtained.
  • the thickness of the CVD oxide film is preferably 1500 mm or more.
  • the present invention provides a method for producing a silicon epitaxial wafer, comprising preparing a silicon substrate doped with phosphorus or boron at a concentration of 2.0 ⁇ 10 19 atoms / cm 3 or more. After the process of forming the CVD oxide film on the back side and the process of forming the carbon ion implanted layer by implanting carbon ions on the front side are performed in random order, an epitaxial layer is formed on the surface subjected to the carbon ion implantation A method for producing a silicon epitaxial wafer is provided.
  • a silicon epitaxial wafer When a silicon epitaxial wafer is manufactured using a silicon substrate doped with phosphorus or boron at a high concentration of 2.0 ⁇ 10 19 atoms / cm 3 or more, an auto process during epitaxial growth or heat treatment during device manufacturing is performed. It is important to suppress doping and out-diffusion.
  • auto-doping it is effective to prevent outward diffusion from the substrate during the epitaxial process into the epitaxial growth atmosphere, so it is very effective to seal at least the back surface of the silicon substrate with a CVD oxide film. It is. However, since the surface side cannot be sealed with a CVD oxide film for the convenience of epitaxial growth, this portion causes autodoping, and it is necessary to suppress this.
  • carbon is ion-implanted to form a carbon ion-implanted layer in order to form a thin layer having a small diffusion coefficient of phosphorus or boron immediately below the surface on which the epitaxial layer is formed.
  • This makes it possible to suppress outward diffusion on the surface side, and suppresses not only auto-doping during epitaxial growth but also outdiffusion of dopant from the silicon substrate to the epitaxial layer side in the subsequent device manufacturing stage. It is possible to provide a method for manufacturing a silicon epitaxial wafer that can be used.
  • the dose amount of the carbon ions is preferably set to 3.0 ⁇ 10 14 atoms / cm 2 or more. As described above, by setting the dose amount of carbon ions to 3.0 ⁇ 10 14 atoms / cm 2 or more, phosphorus and boron can be more strongly suppressed from diffusing outward from the surface side of the silicon substrate. In addition, it is possible to manufacture a silicon epitaxial wafer having an epitaxial layer having a more desirable resistivity.
  • heating is performed at a temperature rising rate of 30 ° C./sec or more using an RTA apparatus, and recovery is performed at a temperature of 900 ° C. or more for 10 seconds or more.
  • Annealing (hereinafter also referred to as recovery heat treatment) can be performed, and then the epitaxial layer can be formed.
  • the recovery heat treatment with the RTA apparatus, the crystallinity of the silicon substrate disturbed by the carbon ion implantation can be recovered, the crystallinity of the epitaxial layer can be improved, and the crystal defects Therefore, it is possible to manufacture a silicon epitaxial wafer having a low resistivity and a desired resistivity.
  • the wafer is introduced into a single-wafer epitaxial apparatus, and then heated from a temperature region of 600 ° C. or higher at a temperature rising temperature of 15 ° C./sec or higher.
  • the epitaxial layer can be formed after holding for 30 seconds or more at a temperature of 1,050 ° C. or higher in a hydrogen atmosphere.
  • the single-wafer epitaxial apparatus can perform the crystallinity recovery heat treatment at a rate similar to RTA, and can recover the carbon ion implantation damage without separately performing the recovery heat treatment. Crystal defects can be reduced without increasing. Therefore, while suppressing the diffusion amount of phosphorus and boron, it is possible to recover the crystallinity without increasing the number of processes, and even higher quality silicon crystal (having few crystal defects and having a desired resistivity). Wafers can be manufactured.
  • the CVD oxide film is formed so as to cover a side surface closer to the silicon substrate surface than the position of the carbon ion implantation layer of the silicon substrate.
  • the CVD oxide film is formed so as to cover the side surface closer to the silicon substrate surface than the position of the carbon ion implantation layer of the silicon substrate.
  • the silicon substrate is sealed with the CVD oxide film and the carbon ion implantation layer.
  • Can do As a result, out-diffusion and autodoping of boron and phosphorus can be suppressed more reliably and strongly, and a silicon epitaxial wafer having an epitaxial layer with a desired resistivity can be manufactured.
  • a silicon substrate doped with phosphorus at a concentration of 0.5 ⁇ 10 20 atoms / cm 3 or more is prepared.
  • the concentration of phosphorus doped in the silicon substrate is set to A ⁇ 10 20 atoms / cm 3
  • the dose is 4A ⁇ 10 15 atoms / cm 2 or more on the surface side.
  • injecting carbon ions to form the carbon ion implanted layer It is preferable to form the epitaxial layer doped with phosphorus at a concentration of 5.0 ⁇ 10 17 atoms / cm 3 or less on the surface of the silicon substrate on which the carbon ions have been implanted.
  • a silicon substrate is prepared with such a phosphorus concentration and a dose amount of carbon ions, a carbon ion implanted layer is formed, and an epitaxial layer is formed, the epitaxial layer is grown at the boundary of the epitaxial layer and during the device fabrication process.
  • the movement of the phosphorus dopant can be controlled, and the silicon epitaxial wafer manufacturing method can prevent autodoping and outdiffusion from the silicon substrate surface side. This makes it possible to manufacture a silicon epitaxial wafer that can improve the final device electrical characteristics such as reduction of on-resistance and leakage current.
  • a silicon substrate doped with boron at a concentration of 0.2 ⁇ 10 20 atoms / cm 3 or more is prepared as the silicon substrate,
  • the concentration of boron doped in the silicon substrate is B ⁇ 10 20 atoms / cm 3
  • the dose is 4B ⁇ 10 15 atoms / cm 2 or more on the surface side.
  • injecting carbon ions to form the carbon ion implanted layer It is also preferable to form the epitaxial layer doped with boron at a concentration of 2.0 ⁇ 10 17 atoms / cm 3 or less on the surface of the silicon substrate subjected to the carbon ion implantation.
  • a silicon substrate is prepared with such a boron concentration and a dose amount of carbon ions, a carbon ion implantation layer is formed, and an epitaxial layer is formed, the epitaxial layer is grown at the boundary of the epitaxial layer and during the device manufacturing process. It becomes a method for manufacturing a silicon epitaxial wafer that can control the movement of boron dopant and prevent autodoping and outdiffusion from the surface side of the silicon substrate. This makes it possible to manufacture a silicon epitaxial wafer that can improve the final device electrical characteristics such as reduction of on-resistance and leakage current.
  • the carbon ion implantation energy is preferably 100 keV or less.
  • a carbon ion implantation layer having a high carbon concentration can be formed in the vicinity of the silicon substrate surface, so that the silicon epitaxial wafer manufacturing method can further prevent autodoping and outdiffusion.
  • the step of forming the CVD oxide film it is preferable to form a non-doped CVD oxide film having a thickness of 1500 mm or more.
  • a CVD oxide film having such a thickness is a method for producing a silicon epitaxial wafer that can further prevent auto-doping and out-diffusion.
  • the temperature is increased from 600 ° C. to 1000 ° C. at a temperature increase rate of 20 ° C./sec or more, and 30 at a temperature of 1,050 ° C. or more in a hydrogen atmosphere. It is preferable to carry out the recovery annealing step by holding for at least 2 seconds.
  • the crystallinity of the silicon substrate disturbed by the implantation of carbon ions can be recovered, and an epitaxial layer having a good crystallinity can be formed by vapor-phase growth of the epitaxial layer thereon.
  • This is a method for producing a silicon epitaxial wafer that can be obtained. Thereby, a silicon epitaxial wafer with few crystal defects can be produced in the epitaxial layer.
  • a method of manufacturing a semiconductor element or an integrated circuit using a silicon epitaxial wafer manufactured by the method of manufacturing a silicon epitaxial wafer is characterized in that the heat treatment held for longer than 1 minute is such that the maximum temperature of the heat treatment is 950 ° C. or lower.
  • the heat treatment is performed in this way, so that the movement of the dopant at the boundary of the epitaxial layer can be controlled, and autodoping and out diffusion from the silicon substrate surface side can be prevented.
  • This is a method for manufacturing a semiconductor device or an integrated circuit.
  • an epitaxial layer having a desired resistivity necessary for obtaining predetermined electrical characteristics of an element and a silicon substrate having a lower resistivity than the conventional one, a low breakdown voltage power MOS and an imaging device are provided.
  • Silicon epitaxial wafer capable of improving the electrical characteristics of devices, etc., and capable of suppressing autodoping during epitaxial growth and dopant out-diffusion during heat treatment in the device manufacturing process, and its manufacture A method is provided.
  • the present invention can provide a method for manufacturing a semiconductor element or an integrated circuit using the silicon epitaxial wafer.
  • FIG. It is the figure which showed an example of the outline of the silicon epitaxial wafer of this invention. It is the process flow figure showing an example of the manufacturing method of the silicon epitaxial wafer of the present invention. It is the figure which showed the density
  • FIG. It is explanatory drawing which showed the outline
  • FIG. 4 shows an outline of the movement of the dopant impurity during the epitaxial growth of the epitaxial layer on the surface of the silicon substrate.
  • pre-baking is performed as shown in FIG. 4B in order to remove the natural oxide film 11 on the surface of the silicon substrate 10 before the epitaxial growth.
  • the dopant in the wafer diffuses outward in the atmospheric gas and stays in the vicinity of the susceptor 20.
  • the growth rate of the epitaxial layer 12 is faster than the diffusion rate of the dopant, so that the outward diffusion from the substrate disappears.
  • the dopant that has diffused out and stays in the atmospheric gas is taken into the epitaxial layer 12.
  • the atmospheric gas is allowed to flow also to the back side of the susceptor, or the back side of the silicon substrate is sealed with a non-doped oxide film 13 as shown in FIG. 4 (f).
  • this is not a measure for outward diffusion from the surface of the silicon substrate 10 to the epitaxial layer 12, and the resistivity shift of the epitaxial layer 12 cannot be completely suppressed.
  • the surface side auto-doping may be suppressed by a cap deposition method in which the substrate is once purged and then epitaxially grown.
  • the purging is not so effective because the dopant diffuses out into the starch layer of the atmospheric gas during the pre-bake for removing the natural oxide film on the surface of the silicon substrate and is adsorbed on the susceptor. .
  • the out diffusion of the dopant from the silicon substrate to the epitaxial layer is determined by the diffusion coefficient of the dopant species and the epitaxial growth conditions (mainly the ambient temperature and the time required for the epitaxial growth).
  • the diffusion coefficient of the dopant species and the epitaxial growth conditions mainly the ambient temperature and the time required for the epitaxial growth.
  • the back side may be sealed with a non-doped CVD oxide film, but this method cannot be applied to the front side.
  • the phenomenon of out diffusion becomes stronger for elements having a large diffusion coefficient in silicon. That is, the most effective countermeasure for this is to reduce the diffusion coefficient.
  • Non-patent document 1 Non-patent document 2
  • the diffusion of the dopant from the silicon substrate to the epitaxial layer is roughly determined by an error function.
  • the diffusion of the dopant is from a certain concentration, and the change in the carbon concentration distribution is the diffusion of a certain amount of material.
  • the steep peak of the carbon concentration distribution formed by carbon ion implantation has the property of being lowered by heat treatment.
  • the carbon ion implantation energy when the carbon ion implantation energy is increased, the peak position of the carbon concentration distribution is deepened, and the carbon concentration on the wafer surface is lowered. Since carbon is a relatively light element, when it is implanted with high acceleration energy, the concentration on the wafer surface tends to be low.
  • the carbon concentration at the surface when ion implantation of a dose amount of 10 ⁇ 10 15 atoms / cm 2 is performed at 100 keV is about 1 ⁇ 10 18 atoms / cm 3 , and when this is 50 keV, the carbon concentration is 6 ⁇ 10 6. It is known to be about 18 atoms / cm 3 (Non-patent Document 3).
  • the carbon ion implanted layer has a concentration of phosphorus doped in the silicon substrate of A ⁇ 10 20 atoms / cm 3. 4A ⁇ 10 15 atoms / cm 2 or more, and when the concentration of boron doped in the silicon substrate is B ⁇ 10 20 atoms / cm 3 , ions with a dose amount of 4B ⁇ 10 15 atoms / cm 2 or more are used.
  • the carbon concentration becomes equal to or higher than the dopant concentration before epitaxial growth, and diffusion into the epitaxial layer can be suppressed.
  • the dose amount of carbon implantation is less than 4 A ⁇ 10 15 atoms / cm 2 .
  • the dose is preferably set to a predetermined amount or more.
  • heat treatment is performed at a low temperature so that ⁇ Dt becomes equal not only in the epitaxial growth process but also in the element fabrication process. Is preferred.
  • device heat treatment is performed at a low temperature and put into practical use.
  • Dt indicates a diffusion coefficient at temperature t
  • ⁇ Dt is an index indicating a measure of the amount of diffusion by heat treatment.
  • FIG. 10 shows changes in the carbon concentration profile before and after carbon ions are implanted into the silicon substrate and subjected to heat treatment. It can be seen that the carbon concentration profile after the heat treatment shown in FIG. 10 is not a simple Gaussian diffusion profile. Thus, it is considered that carbon ions are diffused by both vacancy-type diffusion and interstitial diffusion. Therefore, by implanting carbon ions at a high concentration into the silicon substrate, it is possible to suppress the phenomenon of dopant (phosphorus, boron) floating from the silicon substrate to the epitaxial layer in the epitaxial growth process and the element manufacturing process. As a result, the on-resistance of the vertical transistor can be reduced and the leakage current can be reduced.
  • dopant phosphorus, boron
  • the carbon ion-implanted epitaxial layer-silicon substrate region also serves as a stable and powerful gettering site, and contributes to the improvement of device yield and electrical characteristics using this method. Naturally, an effect is also expected.
  • the present inventors conducted carbon ion implantation on a silicon substrate directly under the epitaxial layer to form a carbon ion implanted layer, thereby forming a silicon substrate surface side (epitaxial It is found that an epitaxial layer having a desired resistivity can be obtained by suppressing outdiffusion on the side on which the layer is formed), further suppressing autodoping by forming a CVD oxide film on the back side together, The present invention has been completed.
  • FIG. 1 is a view showing an example of the outline of the silicon epitaxial wafer of the present invention.
  • a silicon epitaxial wafer 1 according to the present invention is obtained by forming an epitaxial layer 5 on a silicon substrate 2.
  • At least the silicon substrate 2 is doped with phosphorus or boron at a concentration of 2.0 ⁇ 10 19 atoms / cm 3 or more, and the CVD oxide film 4 is formed on at least the back surface 2b side, and on the front surface 2a side.
  • the epitaxial layer 5 is formed on the surface 2a on the side where the carbon ion implantation layer 3 is formed.
  • a CVD oxide film is formed on at least the back surface side of the silicon substrate.
  • the carbon ion implanted layer is formed on the surface side on which the epitaxial layer is formed, out-diffusion on the back surface side is suppressed by the CVD oxide film on the back surface during the heat treatment when the epitaxial layer is formed, On the surface side, diffusion of boron and phosphorus is suppressed by the carbon ion implantation layer, and outward diffusion is suppressed.
  • phosphorus or boron doped in the silicon substrate is preferably doped at a concentration of 2.0 ⁇ 10 19 atoms / cm 3 or more and a solid solution limit or less. Therefore, it is suitable for obtaining predetermined electrical characteristics such as a low withstand voltage power MOS, a medium withstand voltage power MOS, an image sensor, etc. It is a silicon epitaxial wafer composed of an efficient silicon substrate.
  • the silicon epitaxial wafer 1 ′ has a CVD oxide film 4 ′ extending from the position where the carbon ion implantation layer 3 of the silicon substrate 2 is formed to the side surface closer to the silicon substrate surface. It can be covered.
  • the silicon substrate is completely sealed by the CVD oxide film and the carbon ion implantation layer.
  • boron or phosphorus doped at a high concentration in the silicon substrate suppresses the out-diffusion during the heat treatment and the auto-doping during the formation of the epitaxial layer more strongly than in the past. Accordingly, a silicon epitaxial wafer having an epitaxial layer with a desired resistivity is obtained.
  • the carbon ion implanted layer 3 can be one in which carbon ions are implanted at a dose of 3.0 ⁇ 10 14 atoms / cm 2 or more.
  • a silicon epitaxial wafer having a carbon ion implantation layer with a carbon ion dose of 3.0 ⁇ 10 14 atoms / cm 2 or more it is promised that the peak concentration of carbon in the ion implantation region is equal to or higher than the dopant concentration of the substrate.
  • the outward diffusion of phosphorus or boron on the silicon substrate surface side can be more strongly suppressed. Therefore, a silicon epitaxial wafer having an epitaxial layer with a more desirable resistivity is obtained.
  • carbon ions are preferably implanted at a dose of 3.0 ⁇ 10 14 atoms / cm 2 or more and 3.0 ⁇ 10 15 atoms / cm 2 or less.
  • the same effect can be obtained by forming a thin epitaxial layer doped with carbon at a high concentration on the epitaxial layer side in order to suppress diffusion into the epitaxial layer.
  • the solid solubility of carbon in silicon is not so high, and crystal defects are generated when it is forcibly doped, so it is not practically used.
  • a carbon-induced donor is generated in a high concentration (10 19 atoms / cm 3 or more) doping region. Since a donor having a carbon concentration of 1/100 to 1/1000 is generated, there is a problem that an n-type layer is formed.
  • an n-type inversion layer is not formed by a carbon donor, and the change in resistivity is 10% or less.
  • the impurity concentration of the epitaxial layer 5 can be set to 1/1000 or less of the impurity concentration of the silicon substrate 2. Even if a high-concentration silicon substrate is used, if the impurity concentration of the epitaxial layer is relatively high, the influence of auto-doping is relatively small. In the current epitaxial apparatus, when the concentration ratio between the epitaxial layer and the substrate is 1/1000 or less, it is greatly affected by auto-doping. When this method is applied to an epitaxial wafer whose impurity concentration in the epitaxial layer is 1/1000 or less of the impurity concentration in the substrate, the effect becomes extremely remarkable.
  • the impurity concentration of the epitaxial layer is preferably as low as possible to 1/1000 or less of the impurity concentration of the silicon substrate.
  • the silicon substrate is one in which phosphorus is doped at a concentration of 0.5 ⁇ 10 20 atoms / cm 3 or more, and the carbon ion implantation layer has a concentration of phosphorus doped in the silicon substrate of A ⁇ 10 20 atoms. / Cm 3 , carbon ions are implanted at a dose of 4 A ⁇ 10 15 atoms / cm 2 or more, and the epitaxial layer has a phosphorus content of 5.0 ⁇ 10 17 atoms / cm 3 or less.
  • a silicon epitaxial wafer that is doped at a concentration of 1 to 5 is preferred.
  • the silicon substrate is doped with boron at a concentration of 0.2 ⁇ 10 20 atoms / cm 3 or more, and the carbon ion implanted layer has a boron concentration of B ⁇ 10 20 atoms doped into the silicon substrate.
  • carbon ions are implanted at a dose amount of 4B ⁇ 10 15 atoms / cm 2 or more, and the epitaxial layer has boron of 2.0 ⁇ 10 17 atoms / cm 3 or less.
  • phosphorus or boron doped in the silicon substrate is doped at a concentration of 0.5 ⁇ 10 20 atoms / cm 3 or more and a solid solution limit or less and 0.2 ⁇ 10 20 atoms / cm 3 or more and a solution solution limit or less. It is preferred that Carbon ions are implanted at a dose of 4 A ⁇ 10 15 atoms / cm 2 or more and 6 A ⁇ 10 15 atoms / cm 2 or less, 4B ⁇ 10 15 atoms / cm 2 or more and 10 B ⁇ 10 15 atoms / cm 2 or less. It is preferable. Increasing the dose of carbon ion implantation has a greater effect of slowing down the diffusion of phosphorus and boron.
  • 4A ⁇ 10 Dose amounts close to 15 atoms / cm 2 and 4B ⁇ 10 15 atoms / cm 2 are preferred.
  • phosphorus or boron doped in the epitaxial layer is 0.5 ⁇ 10 17 atoms / cm 2 or more and 5.0 ⁇ 10 17 atoms / cm 3 or less, 0.2 ⁇ 10 17 atoms / cm 2 or more, respectively. It is preferable to dope at a concentration of 0 ⁇ 10 17 atoms / cm 3 or less.
  • the movement of phosphorus or boron dopant at the boundary of the epitaxial layer can be controlled during the growth of the epitaxial layer and during the device fabrication process, and the silicon substrate Auto-doping and out-diffusion from the surface side can be prevented.
  • a silicon epitaxial wafer that can improve the electrical characteristics of the final device such as reduction of on-resistance and leakage current is obtained.
  • the thickness of the CVD oxide film is preferably 1500 mm or more. With such a film thickness, out diffusion and autodoping of boron or phosphorus dopant can be further suppressed. As a result, a silicon epitaxial wafer that can improve the electrical characteristics of the final device such as reduction of on-resistance and leakage current is obtained.
  • FIG. 2 is a process flow diagram showing an example of a method for producing a silicon epitaxial wafer of the present invention.
  • a silicon substrate doped with phosphorus or boron at a concentration of 2.0 ⁇ 10 19 atoms / cm 3 or more is first prepared.
  • the silicon substrate prepared here is not particularly limited except that phosphorus or boron is doped with phosphorus or boron at a concentration of 2.0 ⁇ 10 19 atoms / cm 3 or more.
  • the silicon substrate is grown by the CZ method. What was manufactured by slicing from a silicon single crystal rod may be used. Further, the crystal orientation, crystal diameter, other conditions, and the like may be set as desired according to the standard, and are not particularly limited. Note that phosphorus or boron doped in the silicon substrate is preferably doped at a concentration of 2.0 ⁇ 10 19 atoms / cm 3 or more and a solid solution limit or less.
  • a step of forming a CVD oxide film on the back surface side is performed on the prepared silicon substrate, and then carbon ions are implanted on the front surface side to form a carbon ion implanted layer.
  • the process of forming is performed.
  • a step of forming a carbon ion implanted layer by implanting carbon ions using pad oxide on the surface side of the prepared silicon substrate is performed, and then the back surface is formed.
  • a step of forming a CVD oxide film on the side is performed.
  • pad oxide having a thickness of about 200 to 300 mm is formed. This is effective in preventing channeling and not making the range (Rp) during ion implantation too deep. The same effect can be obtained by performing tilting at the time of carbon ion implantation or by setting the acceleration energy low.
  • the carbon ion implantation process and the CVD oxide film forming process are not in any particular order, and either process may be performed first, and is not particularly limited.
  • the oxide film that has come to the surface side after the CVD oxide film forming process, that is, before the epitaxial layer forming process must be removed by polishing. Production efficiency is not very good.
  • the carbon ion implantation process is performed after the CVD oxide film formation process, it is not affected by auto-doping from the back surface during the carbon ion implantation process, so it is necessary to polish the back surface side after the carbon ion implantation process. Absent. Therefore, FIGS. 2B and 2C in which the CVD oxide film forming step is performed first and then the carbon ion implantation step is more convenient in terms of manufacturing efficiency.
  • the CVD oxide film formation step (b) or (c ′) may be a thermal decomposition method or a plasma growth method, and the formation method is not particularly limited.
  • the oxide film is preferably non-doped with no dopant.
  • the dose of carbon ions can be set to 3.0 ⁇ 10 14 atoms / cm 2 or more.
  • the dose amount of carbon ions as described above, diffusion of phosphorus and boron from the surface side of the silicon substrate can be more reliably suppressed, and the epitaxial layer has a resistivity with a desired value.
  • a silicon epitaxial wafer can be obtained.
  • carbon ions are preferably implanted at a dose of 3.0 ⁇ 10 14 atoms / cm 2 or more and 3.0 ⁇ 10 15 atoms / cm 2 or less.
  • the acceleration energy of carbon ions is preferably 20 keV or more.
  • the depth of the carbon ion implantation layer does not become too shallow, and it can contribute to reliably stopping the diffusion of boron and phosphorus.
  • the carbon ion implantation energy is preferably 100 keV or less.
  • a carbon ion implantation layer having a high carbon concentration can be formed in the vicinity of the surface of the silicon substrate, so that the silicon epitaxial wafer manufacturing method can further prevent autodoping and outdiffusion. This makes it possible to manufacture a silicon epitaxial wafer that can improve the final device electrical characteristics such as reduction of on-resistance and leakage current.
  • FIG. 7 shows the relationship between the implantation energy and carbon concentration distribution formed when carbon ions are implanted into the silicon substrate surface.
  • the carbon ion implantation layer can be formed near the silicon substrate surface as the implantation energy is lower.
  • the amount of carbon ions implanted can be adjusted according to the dopant concentration of the silicon substrate.
  • the dopant concentration of the silicon substrate is about 1 ⁇ 10 19 to 1 ⁇ 10 20 atoms / cm 3. It is preferably about 1 ⁇ 10 15 atoms / cm 2 .
  • a large current ion implanter can be used, and standard productivity can be secured.
  • ion implantation is performed in a range where the boron dopant or phosphorus dopant concentration of the silicon substrate does not exceed 1.0 ⁇ 10 20 atoms / cm 3. It is preferable to do.
  • the silicon substrate implanted with carbon ions as described above can be removed by etching only the surface side with a hydrofluoric acid solution if there is a pad oxide film. If there is no pad oxide film, RCA cleaning can be performed as it is, and the subsequent process can be performed. In the RCA cleaning in this case, it is preferable to properly manage the etching amount in the SC1 cleaning.
  • the CVD oxide film is formed so as to cover the side surface closer to the silicon substrate surface than the position of the carbon ion implantation layer of the silicon substrate, that is, so as to completely overlap the carbon ion implantation region.
  • a CVD oxide film can be continuously formed.
  • the step of forming the CVD oxide film it is preferable to form a non-doped CVD oxide film having a thickness of 1500 mm or more.
  • a silicon epitaxial wafer manufacturing method that can further prevent auto-doping and out-diffusion is obtained. This makes it possible to manufacture a silicon epitaxial wafer that can improve the final device electrical characteristics such as reduction of on-resistance and leakage current.
  • the thickness of the CVD oxide film is preferably 1500 mm or more and 5000 mm or less.
  • the step (e) The epitaxial layer can be formed.
  • the crystallinity of the silicon substrate disturbed in the previous carbon ion implantation process is obtained by heating at a temperature rising rate of 30 ° C./sec or more and performing recovery annealing for 10 seconds or more at a temperature of 900 ° C. or more by the RTA apparatus.
  • the rate of temperature increase during the recovery annealing is preferably 30 ° C./sec or more and below the limit of the device performance, for example, 60 ° C./sec or less.
  • the recovery annealing is performed at a temperature of 900 ° C. or more and 1100 ° C. or less. It is preferable that the reaction is performed for a time of 10 seconds to 60 seconds.
  • the crystallinity recovery heat treatment can also be performed by a single wafer epitaxial apparatus.
  • the recovery heat treatment is not performed separately using another apparatus, a silicon epitaxial wafer with good crystallinity can be obtained without increasing the heat treatment that is a diffusion factor of phosphorus and boron and without increasing the number of steps. It is done. Therefore, according to such a method, an inexpensive silicon epitaxial wafer having good crystallinity and suppressed dopant diffusion can be manufactured.
  • the recovery heat treatment is performed at a temperature rising rate of 15 ° C./sec to 30 ° C./sec from a temperature range of 600 ° C. to 750 ° C., and is performed at 1,050 ° C. to 1150 ° C. in a hydrogen atmosphere. It is preferable to maintain the temperature at 30 seconds or more and 60 seconds or less.
  • this recovery of crystallinity can stably prevent the occurrence of crystal defects by using the RTA apparatus as described above, but is not limited to this, and a diffusion furnace can also be used.
  • Such a recovery annealing step is particularly useful when epitaxial growth is not performed by a radiant heating type apparatus, and it is easy to stably avoid the occurrence of stacking faults in the subsequent epitaxial growth.
  • a radiation heating type epitaxial apparatus when a radiation heating type epitaxial apparatus is used, rapid heating close to that of the RTA apparatus becomes possible, so that the recovery annealing step after carbon ion implantation can be performed in parallel with the pre-bake before epitaxial growth.
  • pre-baking is performed for 30 seconds or more at a temperature of 1,050 ° C. or more to remove the natural oxide film and perform a recovery heat treatment, and then epitaxial growth can be started.
  • FIG. 2 (e) an epitaxial layer is formed on the surface where carbon ion implantation has been performed.
  • the epitaxial wafer is completed (FIG. 2 (f)).
  • the source gas for epitaxial growth may be monosilane, dichlorosilane, or trichlorosilane, but it is preferable to perform the growth under high-speed growth conditions to shorten the holding time at high temperatures.
  • carbon ion implantation of about 10 15 atoms / cm 2 it is important to perform the epitaxial growth process under conditions such that crystal defects generated by the ion implantation do not propagate to the epitaxial layer.
  • the diffusion coefficient of phosphorus is large. For this reason, phosphorus diffuses from the silicon substrate side to the epitaxial layer side during the heat treatment during device fabrication, the thickness of the epitaxial layer is substantially reduced, and sagging occurs in the dopant profile at the interface between the silicon substrate and the epitaxial layer. There is.
  • the present invention by introducing a carbon ion implanted layer, the floating of the dopant can be suppressed. Accordingly, since the transition width of the dopant profile of the epitaxial layer can be kept small even at the end of the device process, the thickness of the epitaxial layer can be made thinner with respect to a predetermined breakdown voltage. .
  • a silicon substrate doped with phosphorus at a concentration of 0.5 ⁇ 10 20 atoms / cm 3 or more is prepared as a silicon substrate, and the concentration of phosphorus doped into the silicon substrate in the step of forming the carbon ion implantation layer Is A ⁇ 10 20 atoms / cm 3 , carbon ions are implanted into the surface side with a dose amount of 4 A ⁇ 10 15 atoms / cm 2 or more to form a carbon ion implanted layer, and silicon subjected to carbon ion implantation
  • a method for producing a silicon epitaxial wafer is preferred in which an epitaxial layer doped with phosphorus at a concentration of 5.0 ⁇ 10 17 atoms / cm 3 or less is formed on the surface of the substrate.
  • a silicon substrate doped with boron at a concentration of 0.2 ⁇ 10 20 atoms / cm 3 or more is prepared as a silicon substrate, and the concentration of boron doped in the silicon substrate in the step of forming the carbon ion implantation layer Is B ⁇ 10 20 atoms / cm 3 , carbon ions are implanted into the surface side with a dose amount of 4B ⁇ 10 15 atoms / cm 2 or more to form a carbon ion implanted layer, and silicon subjected to carbon ion implantation
  • a silicon epitaxial wafer manufacturing method in which an epitaxial layer doped with boron at a concentration of 2.0 ⁇ 10 17 atoms / cm 3 or less is formed on the surface of the substrate is also preferable.
  • a silicon substrate is prepared with such a phosphorus or boron concentration and a carbon ion dose, a carbon ion implantation layer is formed, and an epitaxial layer is formed, the epitaxial layer is grown during the growth of the epitaxial layer and during the device fabrication process. Therefore, it is possible to control the movement of phosphorus or boron dopant at the boundary of the silicon substrate, and to produce a silicon epitaxial wafer that can prevent autodoping and outdiffusion from the silicon substrate surface side. This makes it possible to manufacture a silicon epitaxial wafer that can improve the final device electrical characteristics such as reduction of on-resistance and leakage current.
  • the dopant at the boundary of the epitaxial layer is grown during the growth of the epitaxial layer and during the device fabrication process. It is possible to provide a silicon epitaxial wafer that can control the movement and can effectively prevent autodoping and outdiffusion from the surface side of the silicon substrate, and a method for manufacturing the same.
  • a semiconductor device or an integrated circuit is manufactured using a silicon epitaxial wafer manufactured by a method for manufacturing a silicon epitaxial wafer, and the heat treatment held for longer than 1 minute is performed at a maximum temperature of the heat treatment.
  • a method for manufacturing a semiconductor element or an integrated circuit wherein the temperature is 950 ° C. or lower.
  • FIG. 6 shows a schematic flow of a manufacturing process related to epitaxial growth from a silicon substrate according to the present invention and further to a device manufacturing process.
  • the formation temperature of the double diffusion structure of field oxidation, source, and channel region is 950 ° C. or lower.
  • the subsequent steps of forming an emitter and the like are performed at 900 ° C. or lower.
  • the low-voltage power MOS is also miniaturized and the temperature of the process is decreasing, it is preferable to set the field oxidation formation temperature to 950 ° C. or lower.
  • Phosphorus and boron are used in the formation of the channel and source regions, but since there is no influence of carbon in this region, the process can proceed under the same conditions as when carbon ion implantation is not performed.
  • the heat treatment is performed in this way, so that the movement of the dopant at the boundary of the epitaxial layer can be controlled, and autodoping and out diffusion from the silicon substrate surface side can be prevented.
  • This is a method for manufacturing a semiconductor device or an integrated circuit. As a result, it is possible to manufacture a semiconductor element or an integrated circuit with excellent final device electrical characteristics such as on-resistance and reduction of leakage current.
  • Example 1 An epitaxial silicon substrate was fabricated from a CZ single crystal having a diameter of 200 mm, a red phosphorus dope, and a resistivity of 1.2 m ⁇ cm. Then, a CVD oxide film having a thickness of 300 nm was formed on the back side.
  • carbon ions were implanted into the silicon substrate using a large current ion implantation apparatus. Specifically, channeling countermeasures were taken by 5 ° tilting without forming a pad oxide film on the surface of the silicon substrate where ions were implanted. The acceleration voltage was 60 keV, and the dose was 1.0 ⁇ 10 15 atoms / cm 2 . Then, after ion implantation, recovery heat treatment was performed using an RTA apparatus. The heat treatment conditions were a temperature increase rate of 30 ° C./sec, a nitrogen atmosphere of 1200 ° C., and 30 seconds.
  • epitaxial growth was performed.
  • a single wafer reactor was used, and an epitaxial layer having a thickness of 5 ⁇ m was formed at 1150 ° C. using trichlorosilane as a silicon source.
  • trichlorosilane as a silicon source.
  • the resistivity of the epitaxial layer was measured by the CV method using a Schottky diode and found to be 10.0 ⁇ cm at the wafer center.
  • the manufactured epitaxial wafer was evaluated as shown below. Defects in the epitaxial layer of the produced epitaxial wafer were evaluated by preferential etching. Further, with respect to the wafer subjected to the pre-etching, the chip was cut out from the position of 10 to 20 mm in the outer periphery, which was relatively strongly influenced by autodoping, and each was subjected to angle polishing, and the dopant profile was measured by spraying resistance. Here, the spreading resistance is corrected data and converted from the resistance value to the impurity concentration. The results are shown in FIG. Note that the thickness of the epitaxial layer is reduced by about 1.0 ⁇ m by the amount etched by the preferential etching.
  • the thickness of the epitaxial layer at the wafer center of the epitaxial wafer of Comparative Example 1 was in the range of 5.1 to 5.3 ⁇ m.
  • the resistivity was in the range of 9.9 ⁇ cm to 9.2 ⁇ cm.
  • the thickness of the epitaxial layer at the wafer center of the epitaxial wafer of Comparative Example 2 was in the range of 5.1 to 5.3 ⁇ m.
  • the resistivity was 9.9 ⁇ cm.
  • the same evaluations as in the examples were performed on the silicon epitaxial wafers of Comparative Examples 1 and 2. The result is shown in FIG.
  • the phosphorus concentration of the epitaxial layer is the result of decreasing in the order of Example, Comparative Example 1, and Comparative Example 2. From the measurement result of the spraying resistance, there is a significant difference in autodoping. It was. Regarding the out diffusion from the substrate to the epitaxial layer at the time of epitaxial growth, the interface between the silicon substrate and the epitaxial layer is not clear, and thus the difference cannot be clearly confirmed. However, there are few in the order of Comparative Example 2, Comparative Example 1, and Example. In FIG. 3, since the accuracy of angle polishing is not necessarily good, the interface between the epitaxial layer and the substrate is shown so that the profiles match.
  • Example 2 A silicon substrate was fabricated from a CZ single crystal having a diameter of 200 mm, boron doping, and a resistivity of 3.2 m ⁇ cm (boron doping concentration: 0.25 ⁇ 10 20 atoms / cm 3 ). A CVD oxide film having a thickness of 500 nm was formed on the back side during the silicon substrate manufacturing process.
  • an epitaxial layer doped with boron at 1.5 ⁇ 10 15 atoms / cm 3 was formed to manufacture a silicon epitaxial wafer.
  • an infrared interference method it was in the range of 5.5 to 5.8 ⁇ m.
  • the resistivity of the epitaxial layer by the CV method using a Schottky diode it was 10.0 ⁇ cm at the wafer center.
  • Example 3 For comparison, a silicon epitaxial wafer was manufactured in the same manner as in Example 2 except that the carbon ions were not implanted. At this time, the thickness of the epitaxial layer at the center of the wafer was in the range of 5.2 to 5.6 ⁇ m. The resistivity was 9.9 ⁇ cm at the center.
  • Example 2 The defects in the epitaxial layer of the silicon epitaxial wafer manufactured according to Example 2 and Comparative Example 3 were investigated by preferential etching. As a result, in Example 2, it was confirmed that damage caused by carbon ion implantation did not induce stacking faults in the epitaxial layer. In Example 2 and Comparative Example 3, the defect density of the epitaxial layer was within an average level.
  • Example 2 and Comparative Example 3 were not heat-treated, and were vertically processed under a heat treatment condition in a nitrogen gas atmosphere containing 3% oxygen at 950 ° C., 20 hours and 1100 ° C. for 1 hour. What was heat-processed using the diffusion furnace was prepared. About these, each chip is cut out from a position of 10 to 20 mm in the outer periphery which is relatively strongly influenced by autodoping, and boron of about 8 ⁇ m from the surface of the epitaxial layer to the silicon substrate direction by quadrupole SIMS (Secondary Ion Mass Spectroscopy). The depth profile of was measured. The result is shown in FIG. FIG.
  • Example 3 A silicon substrate was fabricated from a CZ single crystal having a diameter of 200 mm, a red phosphorus doping, and a resistivity of 1.2 m ⁇ cm (phosphorus doping concentration: 0.6 ⁇ 10 20 atoms / cm 3 ). A CVD oxide film having a thickness of 300 nm was formed on the back side during the silicon substrate manufacturing process.
  • a silicon epitaxial wafer was manufactured by forming an epitaxial layer doped with phosphorus at 0.5 ⁇ 10 16 atoms / cm 3 .
  • the thickness of the center was in the range of 5.2 to 5.4 ⁇ m.
  • the resistivity of the epitaxial layer was measured by the CV method using a Schottky diode and found to be 1.0 ⁇ cm near the center of the wafer.
  • Example 4 For comparison, a silicon epitaxial wafer was manufactured in the same manner as in Example 3 except that the carbon ions were not implanted. At this time, the thickness of the epitaxial layer at the center of the wafer was in the range of 5.2 to 5.5 ⁇ m. The resistivity was 0.99 ⁇ cm at the center.
  • Example 3 Defects in the epitaxial layer of the silicon epitaxial wafer manufactured according to Example 3 and Comparative Example 4 were investigated by preferential etching. As a result, in Example 3, it was confirmed that damage caused by carbon ion implantation did not induce stacking faults in the epitaxial layer. In Example 3 and Comparative Example 4, the defect density of the epitaxial layer was within an average level.
  • Example 3 and Comparative Example 4 were not heat-treated, and were vertically processed under a heat treatment condition in a nitrogen gas atmosphere containing 3% oxygen at 950 ° C., 20 hours and 1100 ° C. for 1 hour. What was heat-processed using the diffusion furnace was prepared. About these, each chip was cut out from the position of the outer periphery of 10 to 20 mm which is relatively strongly influenced by autodoping, and the depth profile of about 8 ⁇ m boron from the epitaxial layer surface toward the silicon substrate was measured by quadrupole SIMS. . The result is shown in FIG. From FIG. 9, it was shown that the diffusion of phosphorus dopant was not suppressed in Comparative Example 4.
  • the fact that no slow diffusion of phosphorus was observed away from the above-mentioned silicon substrate interface corresponds to a portion having a low carbon concentration. That is, when the carbon ion implantation conditions are the same, the phosphorus dopant concentration of the silicon epitaxial wafer of Example 3 is higher than that of the boron silicon substrate (Example 2). At a distant site, the carbon concentration is low, and the diffusion suppressing effect of the phosphorus dopant is weakened.
  • the ion implantation conditions such that the carbon concentration on the surface of the silicon substrate becomes a predetermined concentration or higher at the start of epitaxial growth.
  • Acceleration energy is preferably set appropriately.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

Abstract

　本発明は、シリコン基板がリンまたはボロンが２．０×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされており、かつ少なくとも裏面側にＣＶＤ酸化膜が形成され、表面から炭素イオンが注入されたことによる炭素イオン注入層が形成されたものであり、炭素イオン注入層が形成された表面にエピタキシャル層が形成されたことが特徴のシリコン基板にエピタキシャル層が形成されたシリコンエピタキシャルウエーハである。これにより、素子の所定の電気特性を得るために必要な所望の抵抗率のエピタキシャル層と従来より更に低抵抗基板からなり、低耐圧パワーＭＯＳ、中耐圧パワーＭＯＳや撮像素子等の電気的特性の向上を実現することのできる、エピタキシャル成長中や素子製造工程の熱処理中のオートドープ、アウトディフュージョンを従来に比べて強く抑制されたシリコンエピタキシャルウエーハが提供される。

Description

シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
　本発明は、シリコンエピタキシャルウエーハ及びシリコンエピタキシャルウエーハの製造方法に関し、具体的には、極めて抵抗率の低いシリコン基板上に、狭い遷移幅で高抵抗のエピタキシャル層の成長を再現性よく行うことを可能にする技術であって、例えば、縦型素子の逆耐圧のバラツキを低減させつつ、低オン抵抗を実現させることを可能にするシリコンエピタキシャルウエーハやその製造方法に関する。
　
　パワーＭＯＳトランジスタやＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）のようなウエーハ表面から裏面に電流を流すスイッチングトランジスタや、基板の電位変動を極力小さくして素子特性を安定化させる必要があるデバイスでは、エピタキシャルウエーハを用いる場合が殆どである。
　その理由は、素子の耐圧を確保するために必要となる比較的抵抗率の高いエピタキシャル層と、導通状態では寄生抵抗となるシリコン基板の抵抗率を、独立して制御できるからである。
　そのため、特に、シリコン基板の抵抗率がオン抵抗に強く影響するパワーＭＯＳでは、シリコン基板の低抵抗化が積極的に進められてきている。
　ここで、Ｎ型のシリコン基板では、結晶成長時により高濃度のドープ剤を導入しやすい赤燐がドープ剤として用いられるようになってきている。
　これによって以前は５ｍΩｃｍ程度が下限であった低耐圧パワーＭＯＳ用エピタキシャルウエーハのシリコン基板の抵抗率は、最近では１ｍΩｃｍ以下まで下げられてきている。
　しかし、リンの拡散係数はヒ素やアンチモンに比べて大きいため、エピタキシャル成長時や半導体素子を形成する際に行う熱処理において、アウトディフュージョン（以下、外方拡散ともいう）が起こり、エピタキシャル層の厚さが薄くなるため、所定の逆耐圧を確保するために必要以上に厚くエピタキシャル層を成長する必要があるという問題がある。
　そのため、Ｎ型シリコン基板を用いる場合、オートドープ、アウトディフュージョンの少ないヒ素やアンチモンがドープ剤に用いられてきた。
　しかし、ヒ素を高濃度にドープしようとすると電気的に不活性となるドーパントが増えてしまうという問題がある。また、アンチモンでは固溶度が低く、高濃度にドープした結晶そのものの製造に限界がある。そして、結晶成長時やエピタキシャル成長時に結晶欠陥が発生しやすくなるという問題もある。
　そのような背景から、結晶の生産性が極めて悪くなるため、極低抵抗のエピタキシャル基板にはこれらのドーパントを用いることは現実的でなく、また、用いられてこなかった。
　すなわち、Ｎ型の極めて低い抵抗率のシリコン基板を用いようとした場合、ドーパントの一部が格子間位置に入るようになり電気的に不活性になったり、結晶に固溶できなくなって、結晶欠陥が生じやすくなるヒ素やアンチモンを用いることが出来ないので、赤燐をドープ剤として用いることが必要となる。
　最近の中・低耐圧パワーＭＯＳでは、素子製造プロセス温度の低温化が実現されたこともあり、リンのアウトディフュージョンの影響が少なくなってきている。そのような背景から、赤燐をドープ剤に用いた１ｍΩｃｍ前後のエピタキシャル基板が用いられてきている。
　しかし、前述のように、素子製作時の熱処理によりエピタキシャル層に基板側からリンが拡散しやすくなるため、抵抗率が一定の領域が減少する。その分、初期のエピタキシャル層の厚さを厚くすることが必要となる。このことは本来の目的である素子のオン抵抗の低減に対しては逆の結果をもたらす。また、より厚くエピタキシャル成長を行うことにより、生産性の低下やコストの上昇を招くという問題がある。さらに、高抵抗のエピタキシャル層の厚さを厚くして、エピタキシャル層とシリコン基板境界におけるドーパント濃度が変化する領域（遷移巾）が大きくなると、リーク電流が大きくなるといった問題も生じてくる。
　一方、Ｐ型のシリコン基板では、ボロン以外のドーパントの利用には色々な問題があるため、ドーピング量に関わらずボロンをドープ剤に用いるのが一般的である。
　ボロンは比較的容易に高濃度のドーピングが可能であるので、素子製造工程の熱処理の低温化に伴って５ｍΩｃｍ程度から更に低抵抗化されてきている。オートドープやアウトディフュージョンの影響がない範囲で、低耐圧パワーＭＯＳ等を中心としてＰ型シリコン基板の低抵抗化が進められてきている。
　しかし、ボロンは、拡散係数が大きな元素であり、アウトディフュージョン、オートドープが問題になる。
　これに対し、シリコン基板の裏面を酸化膜でシールすることによって、オートドーピングの制御を行う技術は古くから利用されてきている（例えば特許文献１参照）。
　
特開昭５８－９５８１９号公報
Ｈ．Ｊ．　Ｏｓｔｅｎ、Ｄ．Ｋｎｏｌｌ，　Ｈ．Ｒｕｃｋｅｒ"Ｄｏｐａｎｔ　ｄｉｆｆｕｓｉｏｎ　ｃｏｎｔｒｏｌｅ　ｂｙ　ａｄｄｉｎｇ　ｃａｒｂｏｎ　ｉｎｔｏ　Ｓｉ　ａｎｄ　ＳｉＧｅ：ｐｒｉｎｃｉｐｌｅｓ　ａｎｄ　ｄｅｖｉｃｅ　ａｐｐｌｉｃａｔｉｏｎ"Ｍａｔｅｒｉａｌｓ　ｓｃｉｅｎｃｅ＆Ｅｎｇｉｎｅｅｒｉｎｇ　Ｂ８７　（２００１）　２６２－２７０ Ｉｂｒａｈｉｍ　Ｂａｎ　ｅｔ．ａｌ　"Ｓｕｐｐｒｅｓｓｉｏｎ　ｏｆ　Ｏｘｉｄａｔｉｏｎ－Ｅｎｈａｎｃｅｄ　Ｂｏｒｏｎ　Ｄｉｆｆｕｓｉｏｎ　ｉｎ　Ｓｉｌｉｃｏｎ　ｂｙ　Ｃａｒｂｏｎ　Ｉｍｐｌａｎｔａｔｉｏｎ　ａｎｄ　Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ　ｏｆ　ＭＯＳＦＥＴ’ｓ　ｗｉｔｈ　Ｃａｒｂｏｎ－Ｉｍｐｌａｎｔｅｄ　Ｃｈａｎｎｅｌｓ"ＩＥＥＥ　　ＴＲＡＮＳＡＣＴＩＯＮＳ　ＯＮ　ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥＳ　ＶＯＬ．４４　ＮＯ．９　（１９９７）　１５４４－１５５１ Ｈｏｆｋｅｒ．Ｗ．Ｋ．，ｅｔ．ａｌ．，　"Ｃｏｎｃｅｎｔｒａｔｉｏｎ　ｐｒｏｆｉｌｅｓ　ｏｆ　ｂｏｒｏｎ　ｉｍｐｌａｎｔａｔｉｏｎ　ｉｎ　ａｍｏｒｐｈｏｕｓ　ａｎｄ　ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ　ｓｉｌｉｃｏｎ"　Ｒａｄｉａｎｔ．Ｅｆｆ．，２４　ｐ２２３　（１９７５）
　このように、ボロン、リンを低抵抗エピタキシャル基板のドーパントとして用いる場合には、エピタキシャル成長時に基板から成長雰囲気に拡散したドーパントがエピタキシャル層に再ドープされる所謂オートドープや、素子製造中の熱処理中に基板からエピタキシャル層に固体拡散するアウトディフュージョンが大きくなることが問題になる。
　そしてエピタキシャル層の抵抗率を安定化させるために、エピタキシャル層厚を厚くする必要が生じるが、それが素子のオン抵抗の悪化等を招くという矛盾も抱えている。
　これら低抵抗基板を用いるエピタキシャル成長においては、基板裏面をノンドープの酸化膜等でシールする技術や、枚葉エピタキシャル装置の高速成長技術やサセプター下部へのガス流制御技術（穴開きサセプタ）などが用いられ、エピタキシャル成長中のアウトディフュージョン、オートドープの低減が図られている。
　しかし、基板表面側からのアウトディフュージョンは防止できていないため、エピタキシャル成長時、及び素子製作時の基板とエピタキシャル層の境界におけるドーパント濃度が変化する領域（遷移領域）の制御には、課題が残されている。
　本発明は、上記問題に鑑みなされたものであって、素子の所定の電気特性を得るために必要な所望の抵抗率のエピタキシャル層と従来より更に低抵抗な基板からなり、低耐圧パワーＭＯＳ、中耐圧パワーＭＯＳや撮像素子等の電気的特性の向上を実現することのできる、エピタキシャル成長中や素子製造工程の熱処理中のオートドープ、アウトディフュージョンを従来に比べて強く抑制することができるシリコンエピタキシャルウエーハとその製造方法を提供することを目的とする。
　上記課題を解決するため、本発明では、シリコン基板にエピタキシャル層が形成されたシリコンエピタキシャルウエーハであって、前記シリコン基板は、リンまたはボロンが２．０×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされており、かつ少なくとも裏面側にＣＶＤ酸化膜が形成され、表面から炭素イオンが注入されたことによる炭素イオン注入層が形成されたものであり、該炭素イオン注入層が形成された前記シリコン基板の表面に前記エピタキシャル層が形成されたものであることを特徴とするシリコンエピタキシャルウエーハを提供する。
　このように、リンまたはボロンが２．０×１０１９ａｔｏｍｓ／ｃｍ３以上と高濃度にドープされたシリコンウエーハが基板として用いられたシリコンエピタキシャルウエーハにおいて、シリコン基板の少なくとも裏面側にＣＶＤ酸化膜が形成されたものであるため、エピタキシャル層の形成の際に、シリコン基板裏面からのリンまたはボロンの外方拡散、すなわちエピタキシャル成長の雰囲気がドーパントに汚染されることが抑制され、オートドープの発生が抑制されたものとなり、エピタキシャル層の抵抗率が所望の値からずれることが抑制されたものとなる。
　また、エピタキシャル層が形成される側の表面に炭素イオン注入層が形成されたものであるので、シリコン基板の炭素イオン注入層ではシリコン結晶格子に高濃度の炭素が取り込まれることにより、空孔の増大、格子間シリコンの減少が起こる。格子間シリコンの減少はリンやボロンが格子間に押し出される機会が減少して、ボロン、リンといったシリコンより結合半径の小さな原子の（キックアウト型）拡散は著しく抑制されたものとなる。これによって、エピタキシャル層の形成の際の熱処理や素子製造時の熱処理におけるシリコン基板からエピタキシャル層へのアウトディフュージョンが抑制されたものとなる。
　これらの効果によって、所望の抵抗率のエピタキシャル層と従来より更に低抵抗率なシリコン基板からなる、低耐圧パワーＭＯＳや撮像素子等の所定の電気特性を得ることができるシリコンエピタキシャルウエーハとなる。
　ここで、前記炭素イオン注入層は、格子間シリコン濃度を低下させるために、炭素イオンが３．０×１０１４ａｔｏｍｓ／ｃｍ２以上のドーズ量で注入されたものであることが好ましい。
　このように、炭素イオンのドーズ量が３．０×１０１４ａｔｏｍｓ／ｃｍ２以上であれば、リンまたはボロンのシリコン基板表面側における外方への拡散をより強力に抑制されたものとすることができ、より所望の抵抗率分布を有するシリコンエピタキシャルウエーハとすることができる。
　また、前記ＣＶＤ酸化膜は、前記シリコン基板の側面を前記炭素イオン注入層が形成された位置より表面側まで覆うものであることが好ましい。
　このように、炭素イオン注入層が形成された位置より表面側までＣＶＤ酸化膜に覆われたものとすることによって、ボロン又はリンが高濃度にドープされたシリコン基板がＣＶＤ酸化膜と炭素イオン注入層によってシールされたものとなり、ボロン又はリンのアウトディフュージョンやオートドープが更に強力に抑制されたものとなり、更に所望の設計値のエピタキシャル層を有するシリコンエピタキシャルウエーハを得ることができる。
　そして、前記エピタキシャル層の不純物濃度が、前記シリコン基板の不純物濃度の１／１０００以下であるとき、有効性が大きくなり、炭素注入層での不純物拡散の抑制効果が顕著になり、好ましい。
　上述のように、本発明のシリコンエピタキシャルウエーハは、リンまたはボロンが高濃度にドープされたシリコン基板が用いられ、かつリンまたはボロンのアウトディフュージョンやオートドープが抑制されたものであるため、エピタキシャル層の抵抗率が、つまり、不純物濃度が基板のそれと３桁以上異なっても、階段型に近い分布を維持できるようになる。
　さらに、前記シリコン基板は、リンが０．５×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたものであり、
　前記炭素イオン注入層は、前記シリコン基板にドープされたリンの濃度をＡ×１０２０ａｔｏｍｓ／ｃｍ３としたとき、４Ａ×１０１５ａｔｏｍｓ／ｃｍ２以上のドーズ量で炭素イオンを注入して形成されたものであり、
　前記エピタキシャル層は、リンが５．０×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度でドープされたものであることが好ましい。
　このようなリン濃度及び炭素イオンのドーズ量であれば、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるリンドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハとなる。
　また、前記シリコン基板は、ボロンが０．２×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたものであり、
　前記炭素イオン注入層は、前記シリコン基板にドープされたボロンの濃度をＢ×１０２０ａｔｏｍｓ／ｃｍ３としたとき、４Ｂ×１０１５ａｔｏｍｓ／ｃｍ２以上のドーズ量で炭素イオンを注入して形成されたものであり、
　前記エピタキシャル層は、ボロンが２．０×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度でドープされたものであることも好ましい。
　このようなボロン濃度及び炭素イオンのドーズ量であれば、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるボロンドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハとなる。
　さらに、前記ＣＶＤ酸化膜の膜厚は、１５００Å以上であることが好ましい。
　このような膜厚であれば、ボロン又はリンドーパントのアウトディフュージョンやオートドープを一層抑制することができる。
　また、本発明では、シリコンエピタキシャルウエーハの製造方法であって、リンまたはボロンが２．０×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたシリコン基板を準備し、該準備したシリコン基板に、裏面側にＣＶＤ酸化膜を形成する工程と、表面側に炭素イオンを注入して炭素イオン注入層を形成する工程とを順不同で行った後、前記炭素イオン注入を行った表面にエピタキシャル層を形成することを特徴とするシリコンエピタキシャルウエーハの製造方法を提供する。
　２．０×１０１９ａｔｏｍｓ／ｃｍ３以上と高濃度にリンまたはボロンがドープされたシリコン基板を用いてシリコンエピタキシャルウエーハを作製する際には、エピタキシャル成長中や素子を製造する際の熱処理時におけるオートドープ、アウトディフュージョンを抑制することが重要となる。
　ここで、オートドープについては、エピタキシャル工程中の基板からエピタキシャル成長雰囲気中への外方拡散を防止することが有効であるため、シリコン基板の少なくとも裏面側をＣＶＤ酸化膜でシールすることが非常に有効である。
　しかし、表面側については、エピタキシャル成長を行う都合上、ＣＶＤ酸化膜でシールできないので、この部分がオートドープの原因になるため、これを抑制する必要がある。そこで、リンやボロンの拡散係数が小さい薄層をエピタキシャル層を形成する表面の直下に形成するべく、炭素をイオン注入して炭素イオン注入層を形成することとする。これによって、表面側における外方拡散を抑制することができるようになり、エピタキシャル成長中のオートドープだけでなく、その後の素子製造段階におけるシリコン基板からエピタキシャル層側へのドーパントのアウトディフュージョンを抑制することができるシリコンエピタキシャルウエーハの製造方法を提供することができる。
　ここで、前記炭素イオンのドーズ量を、３．０×１０１４ａｔｏｍｓ／ｃｍ２以上とすることが好ましい。
　このように、炭素イオンのドーズ量を３．０×１０１４ａｔｏｍｓ／ｃｍ２以上とすることによって、リンやボロンがシリコン基板の表面側から外方へ拡散することをより強力に抑制することができ、より所望の値の抵抗率となったエピタキシャル層を有するシリコンエピタキシャルウエーハを製造することができる。
　また、前記ＣＶＤ酸化膜形成工程と前記炭素イオン注入層形成工程を行った後、ＲＴＡ装置を用いて、昇温速度３０℃／ｓｅｃ以上で加熱し、９００℃以上の温度で１０秒以上の回復アニール（以下、回復熱処理ともいう）を行い、その後前記エピタキシャル層を形成することができる。
　このように、ＲＴＡ装置によって回復熱処理を行うことによって、炭素イオン注入によって乱れたシリコン基板の結晶性を回復させることができ、エピタキシャル層の結晶性をより良好なものとすることができ、結晶欠陥が少なく、抵抗率が所望の値となったシリコンエピタキシャルウエーハを製造することができる。
　そして、前記ＣＶＤ酸化膜形成工程と前記炭素イオン注入層形成工程を行った後、枚葉式エピタキシャル装置に導入した後、６００℃以上の温度領域から１５℃／ｓｅｃ以上の昇温温度で昇温し、水素雰囲気下、１，０５０℃以上の温度で３０秒以上保持した後、前記エピタキシャル層を形成することができる。
　このように、枚葉式エピタキシャル装置によって、ＲＴＡに準ずる速度での結晶性回復熱処理を行うことができ、回復熱処理を別途独立して行うことなく炭素イオン注入ダメージを回復させることができ、熱処理回数を増やすことなく結晶欠陥を低減することができる。従って、リンやボロンの拡散量を抑制するとともに、工程数を増やすことなく結晶性を回復させることができ、更に高品質（結晶欠陥が少なく、抵抗率が所望の値となった）なシリコンエピタキシャルウエーハを製造することができる。
　更に、前記ＣＶＤ酸化膜を、前記シリコン基板の前記炭素イオン注入層の位置よりシリコン基板表面により近い位置の側面まで覆うように形成することが好ましい。
　このように、シリコン基板の炭素イオン注入層の位置よりシリコン基板表面により近い位置の側面まで覆うようにＣＶＤ酸化膜を形成することによって、シリコン基板をＣＶＤ酸化膜と炭素イオン注入層でシールすることができる。これによってボロンやリンのアウトディフュージョンやオートドープをより確実且つ強力に抑制することができるようになり、更に所望の抵抗率のエピタキシャル層を有するシリコンエピタキシャルウエーハを製造することができる。
　また、前記シリコン基板として、リンが０．５×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたシリコン基板を準備し、
　前記炭素イオン注入層を形成する工程において、前記シリコン基板にドープされたリンの濃度をＡ×１０２０ａｔｏｍｓ／ｃｍ３としたとき、４Ａ×１０１５ａｔｏｍｓ／ｃｍ２以上のドーズ量で表面側に炭素イオンを注入して前記炭素イオン注入層を形成し、
　前記炭素イオン注入を行ったシリコン基板の表面に、リンが５．０×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度でドープされた前記エピタキシャル層を形成することが好ましい。
　このようなリン濃度及び炭素イオンのドーズ量でシリコン基板を準備し、炭素イオン注入層を形成し、エピタキシャル層を形成すれば、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるリンドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができるシリコンエピタキシャルウエーハの製造方法となる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハを製造することができる。
　さらに、前記シリコン基板として、ボロンが０．２×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたシリコン基板を準備し、
　前記炭素イオン注入層を形成する工程において、前記シリコン基板にドープされたボロンの濃度をＢ×１０２０ａｔｏｍｓ／ｃｍ３としたとき、４Ｂ×１０１５ａｔｏｍｓ／ｃｍ２以上のドーズ量で表面側に炭素イオンを注入して前記炭素イオン注入層を形成し、
　前記炭素イオン注入を行ったシリコン基板の表面に、ボロンが２．０×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度でドープされた前記エピタキシャル層を形成することも好ましい。
　このようなボロン濃度及び炭素イオンのドーズ量でシリコン基板を準備し、炭素イオン注入層を形成し、エピタキシャル層を形成すれば、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるボロンドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができるシリコンエピタキシャルウエーハの製造方法となる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハを製造することができる。
　また、前記炭素イオン注入層を形成する工程において、炭素イオンの注入エネルギーは１００ｋｅＶ以下とすることが好ましい。
　このような注入エネルギーであれば、シリコン基板表面近傍に高炭素濃度の炭素イオン注入層を形成できるため、一層、オートドープ、アウトディフュージョンを防止することができるシリコンエピタキシャルウエーハの製造方法となる。
　さらに、前記ＣＶＤ酸化膜を形成する工程において、１５００Å以上の膜厚のノンドープのＣＶＤ酸化膜を形成することが好ましい。
　このような膜厚のＣＶＤ酸化膜であれば、一層、オートドープ、アウトディフュージョンを防止することができるシリコンエピタキシャルウエーハの製造方法となる。
　また、前記炭素イオンの注入後、前記エピタキシャル層の形成前において、２０℃／ｓｅｃ以上の温度上昇率で６００℃から１０００℃まで昇温し、水素雰囲気下、１，０５０℃以上の温度で３０秒以上保持して回復アニール工程を行うことが好ましい。
　このような回復アニール工程を行うことで、炭素イオンの注入により乱れたシリコン基板の結晶性を回復させることができ、その上にエピタキシャル層を気相成長させることによって結晶性の良好なエピタキシャル層を得ることができるシリコンエピタキシャルウエーハの製造方法となる。これにより、エピタキシャル層に結晶欠陥の少ないシリコンエピタキシャルウエーハを製造することができる。
　さらに、本発明では、前記シリコンエピタキシャルウエーハの製造方法により製造されたシリコンエピタキシャルウエーハを用いて半導体素子又は集積回路を製造する方法であって、
　１分より長く保持する熱処理は、該熱処理の最高温度を９５０℃以下となるようにすることを特徴とする半導体素子又は集積回路の製造方法を提供する。
　半導体素子又は集積回路を製造する際に、このように熱処理を行うことで、エピタキシャル層の境界におけるドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができる半導体素子又は集積回路の製造方法となる。
　以上説明したように、本発明によれば、素子の所定の電気特性を得るために必要な所望の抵抗率のエピタキシャル層と従来より更に低抵抗率なシリコン基板からなり、低耐圧パワーＭＯＳや撮像素子等の電気的特性の向上を実現することのできる、エピタキシャル成長中のオートドープや、素子製造工程の熱処理中のドーパントのアウトディフュージョンを従来に比べて強く抑制することができるシリコンエピタキシャルウエーハとその製造方法が提供される。
　また、以上説明したように、所定の濃度のボロン、リンをドーパントとして用い、所定のドーズ量の炭素イオンを注入することで、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるリンドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを効果的に防止することができるシリコンエピタキシャルウエーハ及びその製造方法を提供することができる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハを得ることができる。さらに、本発明では該シリコンエピタキシャルウエーハを用いた半導体素子又は集積回路の製造方法を提供することができる。
　
本発明のシリコンエピタキシャルウエーハの概略の一例を示した図である。 本発明のシリコンエピタキシャルウエーハの製造方法の一例を示した工程フロー図である。 実施例と比較例１，２のエピタキシャルウエーハのウエーハ表面からのリンの深さ方向の濃度分布を示した図である。 シリコン基板の表面にエピタキシャル層をエピタキシャル成長させる最中のドーパント不純物の動きの概要を示した説明図である。 様々な元素の拡散係数と温度の関係を示した図である。 本発明の半導体素子又は集積回路の製造方法によるパワーＭＯＳ製作の概略の工程フロー図である。 炭素イオンの注入エネルギーと深さ方向の炭素濃度分布（ドーズ量：１×１０１５ａｔｏｍｓ／ｃｍ２）を示す図である。 本発明と従来のエピタキシャルウエーハの熱処理前後での、エピタキシャル層－シリコン基板界面付近のボロンの濃度分布（ＳＩＭＳ）の変化を示す図である。 本発明と従来のエピタキシャルウエーハの熱処理前後での、エピタキシャル層－シリコン基板界面付近のリンの濃度分布（ＳＩＭＳ）の変化を示す図である。 熱処理前と１１００℃で１時間熱処理した後の本発明のエピタキシャルウエーハのエピタキシャル層－シリコン基板界面付近の炭素濃度分布（ＳＩＭＳ）の変化を示す図である。
　以下、本発明についてより具体的に説明する。
　図４に、シリコン基板の表面にエピタキシャル層をエピタキシャル成長させる最中のドーパント不純物の動きの概要を示す。
　図４（ａ）に示すように、エピタキシャル層を形成するにあたっては、エピタキシャル成長前にシリコン基板１０表面の自然酸化膜１１を除去するため、図４（ｂ）に示すようにプリベークが行われる。しかし、この際にウエーハ中のドーパントが雰囲気ガス中に外方拡散し、サセプター２０付近に滞留することになってしまう。
　そして図４（ｃ）に示すように、エピタキシャル層１２が形成され始めると、エピタキシャル層１２の成長速度がドーパントの拡散速度より速いため、基板からの外方拡散はなくなる。しかし、エピタキシャル層１２の成長初期には、雰囲気ガス中に外方拡散し滞留したドーパントがエピタキシャル層１２に取り込まれる。
　ここで、図４（ｄ）に示すように、シリコン基板１０にオートドープ対策を何も施さなかった場合、シリコン基板１０の裏面側にはエピタキシャル層が成長しないので、裏面側からのドーパントの外方拡散は続くことになる。このため、成長が続くエピタキシャル層には滞留するドーパントが取り込まれ続け、エピタキシャル層１２の抵抗率は所望の値からずれたままとなる。
　ここで、図４（ｅ）に示すように雰囲気ガスをサセプターの裏面側にも流れるようにしたり、図４（ｆ）に示すようにノンドープの酸化膜１３でシリコン基板の裏面側をシールすることが行われているが、シリコン基板１０表面からのエピタキシャル層１２への外方拡散についての対策にはならず、エピタキシャル層１２の抵抗率のずれを完全には抑制することができなかった。
　そこで、シリコン基板表面側の外方拡散を少なくするために、低温で自然酸化膜除去アニールを行って、直ぐに薄いエピタキシャル層を成長させて外方拡散を抑制し、次にドーパントが拡散した雰囲気ガスを一旦パージしてからエピタキシャル成長を行うキャップデポジション法によって表面側のオートドープを抑制するという方法が行われることもある。
　しかし、工程が複雑になる割には、それほどオートドープの抑制には有効ではないという問題がある。なぜなら、シリコン基板表面にある自然酸化膜を除去するためのプリベーク中に雰囲気ガスの澱層中にドーパントが外方拡散してサセプター等に吸着したりするため、パージがそれほど有効ではないからである。
　ここで、シリコン基板からエピタキシャル層へのドーパントのアウトディフュージョンは、ドーパント種の拡散係数とエピタキシャル成長の条件（主に雰囲気温度とエピタキシャル成長に要する時間）によって決まる。
　図５に示すように、リン、ボロンは比較的拡散係数の大きな元素であるので、このアウトディフュージョンは大きくなるが、枚葉型のエピタキシャル装置が広く用いられるようになり、高速昇降温、高速成長が実現されたことにより、エピタキシャル成長中のエピタキシャル層側へのアウトディフュージョンは低減されてきている。
　しかし、オートドープについては、枚葉エピタキシャル装置が必ずしも有効ということは無い。
　また、枚葉エピタキシャル装置では成長速度が高速となるため、パージが十分行われない状態でエピタキシャル成長が開始されるため、上述のようなオートドープ対策が有効でない理由の一つになっている。
　そこで、シリコン基板表面側の拡散自体を抑制する必要がある。
　つまり、ドーパントの拡散係数の小さな材料の被膜を形成することでアウトディフュージョンを抑制することが可能である。しかし裏面側はノンドープのＣＶＤ酸化膜でシールすればよいのは上述の通りだが、その手法は表面側には適用できない。
　また、アウトディフュージョンは、シリコン中の拡散係数の大きな元素についてはその現象が強くなる。すなわち、そのための対策として最も有効なことは、拡散係数を小さくすることである。
　そこで、シリコン中のドーパントの拡散係数を小さくする方法について鋭意検討を重ねた結果、高濃度に炭素を含有したシリコン中では、格子間のシリコン原子の数が低下し、ボロンやリンが格子間に押し出される機会が減少して、ボロンやリン等のシリコンより結合半径の小さな原子の（キックアウト現象）拡散は著しく抑制され、ヒ素やアンチモン等のシリコンより結合半径の大きい原子の（空孔型）拡散は増速される現象に着目した。すなわち、炭素が高濃度にドープされた結晶領域では、リン、ボロンの拡散が減速される現象を利用して、エピタキシャル成長中及び素子作製中のオートドープ、アウトディフュージョンを抑制することに着目した。
　なお、高濃度に炭素を含有したシリコン中のドーパント不純物の拡散係数の変化に関する挙動については、ＳｉＧｅＣ型ヘテロバイポーラトランジスタにおけるボロンのプロファイル制御では実用化されており、原理に関する多くの報告もなされている（非特許文献１、非特許文献２）。
　実際のデバイスの特性の向上を実現するためには、エピタキシャル成長工程のみならず、その後に行なわれる素子製造工程中の熱処理においても、ドーパントの拡散（オートドープ、アウトディフュージョン）が抑制されることが必要である。近年、パワーＭＯＳが微細化されてきており、その結果として、素子製造工程での熱処理も低温化してきている。しかし一方で、シリコン基板のドープ剤も砒素から赤燐に代わり、拡散しやすくなっている。また、シリコン基板の低抵抗率化が求められているためシリコン基板のドーパント濃度も高くなってきており、エピタキシャル層への拡散が生じ易くなっている。エピタキシャル成長工程のみならず、エピタキシャル成長工程後の素子製造工程の熱処理を含め、総合的に有効なドーパントの拡散抑制を実現する必要がある。
　シリコン基板に炭素イオン注入した後、エピタキシャル成長をする工程において、シリコン基板表面の炭素濃度分布がどのように変化するかは、イオン注入に関する基礎データから大まかに知ることができる。すなわち、ドーズ量と加速エネルギーでイオン注入終了段階の深さ方向のプロファイルを得て、ガウス分布の式を用いることでシリコン基板を熱処理した後の炭素濃度分布の変化を大まかに求めることができる。
　これに対して、シリコン基板からエピタキシャル層へのドーパントの拡散は、誤差関数により大まかに求められる。ドーパントの拡散は一定濃度からの拡散であり、炭素濃度分布の変化は一定量の物質の拡散である。炭素イオン注入で形成された炭素濃度分布の急峻なピークは、熱処理で低下する性質をもつ。
　ここで、炭素イオン注入エネルギーを高くすると炭素濃度分布のピーク位置は深くなり、ウエーハ表面の炭素濃度は低くなる。炭素は比較的軽い元素なので、高加速エネルギーで注入すると、ウエーハ表面での濃度は低くなりやすい。例えば、１０×１０１５ａｔｏｍｓ／ｃｍ２のドーズ量のイオン注入を１００ｋｅＶで行なったときの表面での炭素濃度は１×１０１８ａｔｏｍｓ／ｃｍ３程度になり、これを、５０ｋｅＶにすると６×１０１８ａｔｏｍｓ／ｃｍ３程度になることが知られている（非特許文献３）。
　前述のように、高濃度な炭素イオン注入層がシリコン基板表面近傍に存在すればエピタキシャル層へのドーパントの拡散をよりよく抑制できるので、炭素イオン注入のドーズ量は大きく、かつ、炭素イオン注入エネルギーは低いことが好ましい。
　実際には、エピタキシャル成長前の熱処理で、表面の炭素濃度は高くなり、表面のドーパント濃度は低くなるので、炭素イオン注入層はシリコン基板にドープされたリンの濃度をＡ×１０２０ａｔｏｍｓ／ｃｍ３としたとき、４Ａ×１０１５ａｔｏｍｓ／ｃｍ２以上、シリコン基板にドープされたボロンの濃度をＢ×１０２０ａｔｏｍｓ／ｃｍ３としたとき、４Ｂ×１０１５ａｔｏｍｓ／ｃｍ２以上のドーズ量のイオン注入で、エピタキシャル成長前に炭素濃度は、ドーパント濃度と同等以上になり、エピタキシャル層への拡散を抑制可能となる。
　シリコン基板のリン濃度が比較的高く、炭素注入のドーズ量が４Ａ×１０１５ａｔｏｍｓ／ｃｍ２未満になると、エピタキシャル成長段階ではリンの拡散に対する減速効果が認められるが、その後の熱処理では、効果は顕著ではなくなる。エピタキシャル成長後の熱処理下での、エピタキシャル層－シリコン基板界面近傍においては、炭素はガウス分布形の拡散をし、リン、ボロンは誤差関数型の拡散をするので、その相対濃度は複雑に変化する。この領域で、ドーパントの拡散を炭素イオン注入で安定的に抑制するためには、そのドーズ量を所定の量以上とすることが好ましい。
　前述のように、高濃度に炭素を含有したシリコン基板中では、格子間シリコンの濃度が減少し、結果として、ボロンやリンが格子間に押し出される機会が減少して、シリコンより結合半径の小さな原子の（格子間型）拡散は減速し、シリコンより結合半径の大きい原子の（空孔型）拡散は増速する。特に、高温では、格子間シリコンと空孔の濃度の両方がＦｒａｎｋｅｌ対生成で増大するので、シリコン基板中の炭素による格子間シリコンの減少による拡散抑制効果は減少してしまう。そのため、リンドーパント、ボロンドーパントなどの拡散を炭素イオン注入層で抑制しようとする場合には、エピタキシャル成長工程のみならず、素子作製工程の熱処理でも、√Ｄｔが等しくなるように低温で熱処理を行なうことが好ましい。ＳｉＧｅＣ型ヘテロバイポーラトランジスタにおけるボロンのプロファイル制御では、低温でデバイス熱処理が行なわれ、実用化されている。なお、ここでＤｔとは温度ｔにおける拡散係数を示し、√Ｄｔとは熱処理による拡散の大きさの目安を示す指標である。
　図１０に、シリコン基板に炭素イオンを注入し熱処理をする前と後の炭素濃度プロファイルの変化を示す。図１０に示した熱処理後の炭素濃度プロファイルは、単純なガウス形の拡散プロファイルになっていないことがわかる。このように、炭素イオンの拡散も空孔型拡散と格子間型拡散の両方の機構でおこると考えられる。そのため、炭素イオンを高濃度でシリコン基板に注入することにより、シリコン基板からエピタキシャル層へのドーパント（リン、ボロン）の浮き上がり現象をエピタキシャル成長工程と素子製造工程において抑制することが可能となる。結果として、縦型トランジスタのオン抵抗低減、リーク電流の低減が実現できるようになる。
　また、一方で炭素イオンを１×１０１５ａｔｏｍｓ／ｃｍ２前後のドーズ量でイオン注入すると、その領域が強力なゲッタリングサイトとなることが知られている。そのため、上記の炭素イオン注入されたエピタキシャル層－シリコン基板領域は、安定かつ強力なゲッタリングサイトにもなり、この手法を用いたデバイスの歩留まり、電気特性の向上にも寄与するという副次的な効果も当然期待される。
　そして、本発明者らはこの知見を基に鋭意検討を重ねた結果、エピタキシャル層の直下となるシリコン基板に炭素イオン注入を行って炭素イオン注入層を形成することによって、シリコン基板表面側（エピタキシャル層が形成される側）のアウトディフュージョンを抑制し、更に裏面側のＣＶＤ酸化膜を合わせて形成することでオートドープを抑制して、所望の抵抗率のエピタキシャル層が得られることを発見し、本発明を完成させた。
　以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。図１は、本発明のシリコンエピタキシャルウエーハの概略の一例を示した図である。
　図１（ａ）に示すように、本発明のシリコンエピタキシャルウエーハ１は、シリコン基板２にエピタキシャル層５が形成されたものである。
　そして、少なくとも、シリコン基板２は、リンまたはボロンが２．０×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされており、かつ少なくとも裏面２ｂ側にＣＶＤ酸化膜４が形成され、表面２ａ側には表面から炭素イオンが注入されたことによる炭素イオン注入層３が形成されたものである。そして、炭素イオン注入層３が形成された側の表面２ａにエピタキシャル層５が形成されたものである。
　このように、２．０×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でリンまたはボロンがドープされたシリコン基板とエピタキシャル層からなるシリコンエピタキシャルウエーハにおいて、シリコン基板の少なくとも裏面側にＣＶＤ酸化膜が形成され、エピタキシャル層が形成された側の表面側に炭素イオン注入層が形成されたものでは、エピタキシャル層が形成される際の熱処理時には、裏面のＣＶＤ酸化膜によって裏面側の外方拡散が抑制され、表面側では炭素イオン注入層によってボロンやリンの拡散が抑制されて外方拡散が抑制される。これによってエピタキシャル層へのドーパントのオートドープが抑制されたものとなる。また、素子製造時においても、炭素イオン注入層の存在によってエピタキシャル層へのアウトディフュージョンが抑制されたものとなる。なお、シリコン基板にドープされるリンまたはボロンは、２．０×１０１９ａｔｏｍｓ／ｃｍ３以上固溶限界以下の濃度でドープされることが好ましい。
　よって、低耐圧パワーＭＯＳ、中耐圧パワーＭＯＳや撮像素子等の所定の電気特性を得るのに好適な、抵抗率が所望の値からのずれが従来に比べて小さいエピタキシャル層と、従来より低抵抗率なシリコン基板から構成されたシリコンエピタキシャルウエーハとなっている。
　また、図１（ｂ）に示すように、シリコンエピタキシャルウエーハ１’は、ＣＶＤ酸化膜４’が、シリコン基板２の炭素イオン注入層３が形成された位置よりシリコン基板表面により近い位置の側面まで覆うものとすることができる。
　このようなエピタキシャルウエーハでは、シリコン基板がＣＶＤ酸化膜と炭素イオン注入層によって完全にシールされたものとなる。そのため、シリコン基板に高濃度にドープされたボロンまたはリンが、熱処理時のアウトディフュージョンや、エピタキシャル層形成の際のオートドープが、従来に比べて更に強力に抑制されたものとなる。従って、更に所望の値の抵抗率となったエピタキシャル層を有するシリコンエピタキシャルウエーハとなる。
　ここで、炭素イオン注入層３は、炭素イオンが３．０×１０１４ａｔｏｍｓ／ｃｍ２以上のドーズ量で注入されたものとすることができる。
　炭素イオンのドーズ量が３．０×１０１４ａｔｏｍｓ／ｃｍ２以上の炭素イオン注入層を有するシリコンエピタキシャルウエーハであれば、イオン注入領域の炭素のピーク濃度を基板のドーパント濃度以上とすることが約束され、その結果シリコン基板表面側におけるリンまたはボロンの外方への拡散がより強く抑制されたものとすることができる。よって、より所望の値の抵抗率のエピタキシャル層を有するシリコンエピタキシャルウエーハとなる。なお、炭素イオンは、３．０×１０１４ａｔｏｍｓ／ｃｍ２以上３．０×１０１５ａｔｏｍｓ／ｃｍ２以下のドーズ量で注入されることが好ましい。
　この場合、ＳｉＧｅＣヘテロバイポーラトランジスタの場合と同様に、エピタキシャル層への拡散を抑制するために、エピタキシャル層側に高濃度に炭素をドープした薄いエピタキシャル層を形成することによっても同じ効果が得られる。しかし、ＳｉＧｅ中とは異なり、シリコン中の炭素の固溶度はそれほど高くなく、無理にドープしようとすると、結晶欠陥が発生してしまうため、実用的には用いられない。
　また、高濃度（１０１９ａｔｏｍｓ／ｃｍ３以上）のドーピング領域では、炭素起因ドナーが発生する。炭素濃度の１／１００から１／１０００のドナーが発生するので、ｎ型層が形成されるという問題もある。１０１９ａｔｏｍｓ／ｃｍ３以上のボロンがドープされた基板に炭素イオンを注入した場合は、炭素ドナーによるｎ型反転層ができることはなく、抵抗率の変化も１０％以下となる。
　そして、エピタキシャル層５の不純物濃度が、シリコン基板２の不純物濃度の１／１０００以下であるものとすることができる。
　高濃度のシリコン基板を用いても、エピタキシャル層の不純物濃度も比較的高ければ、オートドープの影響は相対的に小さくなる。現状のエピタキシャル装置では、エピタキシャル層と基板の濃度比が１／１０００以下となると、オートドープの影響を大きく受けるようになる。エピタキシャル層の不純物濃度が基板の不純物濃度の１／１０００以下のエピタキシャルウエーハに本方法を適用すると、その効果は極めて顕著なものとなる。なお、エピタキシャル層の不純物濃度は、シリコン基板の不純物濃度に対し１／１０００以下できる限り少ない方が好ましい。
　特に、シリコン基板は、リンが０．５×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたものであり、炭素イオン注入層は、シリコン基板にドープされたリンの濃度をＡ×１０２０ａｔｏｍｓ／ｃｍ３としたとき、４Ａ×１０１５ａｔｏｍｓ／ｃｍ２以上のドーズ量で炭素イオンを注入して形成されたものであり、エピタキシャル層は、リンが５．０×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度でドープされたものであるシリコンエピタキシャルウエーハが好ましい。また、シリコン基板は、ボロンが０．２×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたものであり、炭素イオン注入層は、シリコン基板にドープされたボロンの濃度をＢ×１０２０ａｔｏｍｓ／ｃｍ３としたとき、４Ｂ×１０１５ａｔｏｍｓ／ｃｍ２以上のドーズ量で炭素イオンを注入して形成されたものであり、エピタキシャル層は、ボロンが２．０×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度でドープされたものであるシリコンエピタキシャルウエーハも好ましい。
　この場合、シリコン基板にドープされるリンまたはボロンはそれぞれ、０．５×１０２０ａｔｏｍｓ／ｃｍ３以上固溶限界以下、０．２×１０２０ａｔｏｍｓ／ｃｍ３以上固溶限界以下の濃度でドープされることが好ましい。また、炭素イオンはそれぞれ、４Ａ×１０１５ａｔｏｍｓ／ｃｍ２以上６Ａ×１０１５ａｔｏｍｓ／ｃｍ２以下、４Ｂ×１０１５ａｔｏｍｓ／ｃｍ２以上１０Ｂ×１０１５ａｔｏｍｓ／ｃｍ２以下のドーズ量で注入されることが好ましい。炭素イオン注入のドーズ量は多くしたほうがリン、ボロンの拡散を減速する効果が大きいが、一方で、イオン注入の生産性の低下、エピタキシャル層の結晶欠陥の発生を回避するために、４Ａ×１０１５ａｔｏｍｓ／ｃｍ２及び４Ｂ×１０１５ａｔｏｍｓ／ｃｍ２に近いドーズ量が好ましい。さらに、エピタキシャル層にドープされるリンまたはボロンはそれぞれ、０．５×１０１７ａｔｏｍｓ／ｃｍ２以上５．０×１０１７ａｔｏｍｓ／ｃｍ３以下、０．２×１０１７ａｔｏｍｓ／ｃｍ２以上２．０×１０１７ａｔｏｍｓ／ｃｍ３以下濃度でドープされることが好ましい。
　このようなリン又はボロン濃度、及び炭素イオンのドーズ量であれば、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるリン又はボロンドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハとなる。
　さらに、前記ＣＶＤ酸化膜の膜厚は、１５００Å以上であることが好ましい。このような膜厚であれば、ボロン又はリンドーパントのアウトディフュージョンやオートドープを一層抑制することができる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハとなる。
　次に、本発明のシリコンエピタキシャルウエーハの製造方法の一例を図を参照して以下に示すが、もちろん本発明はこれらに限定されるものではない。図２は本発明のシリコンエピタキシャルウエーハの製造方法の一例を示した工程フロー図である。
　図２（ａ）に示すように、まずリンまたはボロンが２．０×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたシリコン基板を準備する。
　ここで準備するシリコン基板は、リンまたはボロンが２．０×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたものであること以外の他の物性は特に限定されず、例えばＣＺ法で育成したシリコン単結晶棒からスライスして作製したものを用いればよい。また結晶方位、結晶径、その他の条件等も規格に応じて所望のものとすれば良く、特に限定されない。なお、シリコン基板にドープされるリンまたはボロンは、２．０×１０１９ａｔｏｍｓ／ｃｍ３以上固溶限界以下の濃度でドープされることが好ましい。
　次に、図２（ｂ）、（ｃ）に示すように、準備したシリコン基板に、裏面側にＣＶＤ酸化膜を形成する工程を行い、その後表面側に炭素イオンを注入して炭素イオン注入層を形成する工程を行う。
　若しくは、図２（ｂ’）、（ｃ’）に示すように、準備したシリコン基板の表面側にパッドオキサイドを用いて炭素イオンを注入して炭素イオン注入層を形成する工程を行い、その後裏面側にＣＶＤ酸化膜を形成する工程を行う。
　この際、２００～３００Å程度の膜厚のパッドオキサイドを形成したものであることが望ましい。チャネリング防止とイオン注入の際の飛程（Ｒｐ）をあまり深くしないために有効である。炭素イオン注入時にチルティングを行なったり、加速エネルギーを低めに設定することで同様な効果が得られる。
　この炭素イオン注入工程とＣＶＤ酸化膜形成工程は、順不同であって、どちらの工程を先にやってもかまわず、特に限定されない。
　しかし、炭素イオン注入工程の後にＣＶＤ酸化膜形成工程を行うと、ＣＶＤ酸化膜形成工程後、すなわちエピタキシャル層形成工程の前に表面側に回り込んだ酸化膜を研磨で除去しなければならず、製造効率があまり良くない。一方、ＣＶＤ酸化膜形成工程後に炭素イオン注入工程を行った場合は、炭素イオン注入工程中に裏面からのオートドープの影響を受けることがないので、炭素イオン注入工程後に裏面側を研磨する必要はない。そのため、ＣＶＤ酸化膜形成工程を先に行い、その後炭素イオン注入工程を行う図２（ｂ）、（ｃ）のほうが製造効率の面から都合が良い。
　また、この（ｂ）または（ｃ’）のＣＶＤ酸化膜の形成工程は、熱分解法であっても、プラズマ成長法であっても良く、その形成方法は特には限定されないが、形成するＣＶＤ酸化膜は、ドーパントがドープされないノンドープのものとすることがよい。
　そして、（ｂ’）または（ｃ）の炭素イオン注入工程は、炭素イオンのドーズ量を、３．０×１０１４ａｔｏｍｓ／ｃｍ２以上とすることができる。
　炭素イオンのドーズ量を上述のものとすることによって、シリコン基板の表面側からのリンやボロンの拡散をより確実に抑制することができ、より所望の値の抵抗率となったエピタキシャル層を有するシリコンエピタキシャルウエーハが得られるようになる。なお、炭素イオンは、３．０×１０１４ａｔｏｍｓ／ｃｍ２以上３．０×１０１５ａｔｏｍｓ／ｃｍ２以下のドーズ量で注入されることが好ましい。
　なお、炭素イオンの加速エネルギーは２０ｋｅＶ以上とすることが望ましい。これによって炭素イオン注入層の深さが浅くなり過ぎず、ボロン、リンの拡散を確実に静止させることに寄与するものとすることができる。
　また、炭素イオン注入層を形成する工程において、炭素イオンの注入エネルギーは１００ｋｅＶ以下とすることが好ましい。このような注入エネルギーであれば、高炭素濃度の炭素イオン注入層をシリコン基板表面近傍に形成できるため、一層、オートドープ、アウトディフュージョンを防止することができるシリコンエピタキシャルウエーハの製造方法となる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハを製造することができる。
　ここで、炭素イオンをシリコン基板表面に注入したときの注入エネルギーと形成される炭素濃度分布の関係を図７に示す。このように、注入エネルギーが低いほどシリコン基板表面近傍に炭素イオン注入層を形成することができる。
　さらに、炭素イオンの注入量は、シリコン基板のドーパント濃度に応じて調整されることができ、例えばシリコン基板のドーパント濃度が１×１０１９～１×１０２０ａｔｏｍｓ／ｃｍ３程度である場合には、１×１０１５ａｔｏｍｓ／ｃｍ２前後となることが好ましい。このような、イオン注入には、大電流イオン注入機を用いることができ、標準的な生産性を確保できる。また、この高濃度炭素イオン注入層を形成する安価で副作用の少ない手法としては、シリコン基板のボロンドーパントやリンドーパントの濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３を超えない範囲としてイオン注入をすることが好適である。
　以上のようにして炭素イオンを注入したシリコン基板は、パッド酸化膜がある場合はフッ酸溶液で表面側だけエッチングして除去することができる。また、パッド酸化膜がない場合は、そのままＲＣＡ洗浄して続く工程を行なうことができる。この場合のＲＣＡ洗浄では、ＳＣ１洗浄でのエッチング量の管理をきちんと行うことが好ましい。
　更に、ＣＶＤ酸化膜を、シリコン基板の炭素イオン注入層の位置よりシリコン基板表面に近い位置の側面まで覆うように形成する、すなわち炭素イオン注入領域と完全にオーバーラップするように、炭素イオン注入領域とＣＶＤ酸化膜を連続して形成することができる。
　シリコン基板の炭素イオン注入領域と完全にオーバーラップするように、炭素イオン注入領域とＣＶＤ酸化膜を連続して形成することによって、シリコン基板をＣＶＤ酸化膜と炭素イオン注入層でシールすることができる。これによってボロンやリンのアウトディフュージョンやオートドープが発生することをより強力に抑制することができ、従って、更に所望の値の抵抗率となったエピタキシャル層を有するシリコンエピタキシャルウエーハを得ることができる。
　さらに、ＣＶＤ酸化膜を形成する工程において、１５００Å以上の膜厚のノンドープのＣＶＤ酸化膜を形成することが好ましい。このような膜厚のＣＶＤ酸化膜であれば、一層、オートドープ、アウトディフュージョンを防止することができるシリコンエピタキシャルウエーハの製造方法となる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハを製造することができる。なお、ＣＶＤ酸化膜の膜厚は１５００Å以上５０００Å以下が好ましい。
　また、図２（ｄ）に示すように、ＲＴＡ装置を用いて、昇温速度３０℃／ｓｅｃ以上で加熱し、９００℃以上の温度で１０秒以上の回復アニールを行い、その後工程（ｅ）のエピタキシャル層の形成を行うことができる。
　このように、昇温速度３０℃／ｓｅｃ以上で加熱し、９００℃以上の温度で１０秒以上の回復アニールをＲＴＡ装置によって行うことで、先の炭素イオン注入工程で乱れたシリコン基板の結晶性を回復させることができ、その上に気相成長させることによって結晶性の良好なエピタキシャル層を得ることができるようになる。すなわち、エピタキシャル層に結晶欠陥の少ないシリコンエピタキシャルウエーハが得られるようになる。なお、前記回復アニールの際の昇温速度は３０℃／ｓｅｃ以上、装置性能の限界以下、例えば６０℃／ｓｅｃ以下であることが好ましく、前記回復アニールは９００℃以上１１００℃以下の温度で行われることが好ましく、また１０秒以上６０秒以下の時間で行われることが好ましい。
　そして、図２（ｄ）に示すように、ＣＶＤ酸化膜形成工程と炭素イオン注入層形成工程を行った後、枚葉式エピタキシャル装置に導入し、６００℃以上の温度領域から１５℃／ｓｅｃ以上の昇温速度で昇温して、水素雰囲気下、１，０５０℃以上の温度で３０秒以上保持する。
　このように、枚葉式エピタキシャル装置によっても、結晶性回復熱処理を行うことができる。この場合、回復熱処理を別途他の装置を用いて行うことがないため、リンやボロンの拡散要因である熱処理を増やすことなく、かつ工程数を増やすことなく結晶性が良好なシリコンエピタキシャルウエーハが得られる。従って、このような方法によれば、結晶性が良好でドーパントの拡散も抑制された安価なシリコンエピタキシャルウエーハを製造することができるようになる。なお、前記回復熱処理は、６００℃以上７５０℃以下の温度領域から１５℃／ｓｅｃ以上３０℃／ｓｅｃ以下の昇温速度で昇温して、水素雰囲気下、１，０５０℃以上１１５０℃以下の温度で３０秒以上６０秒以下保持することが好ましい。
　なお、この結晶性の回復は、上述のようにＲＴＡ装置を用いることにより安定して結晶欠陥の発生を防止することが可能となるが、これに限定されず、拡散炉を用いることもできる。
　このような回復アニール工程は、エピタキシャル成長を輻射加熱型の装置で行なわない場合には、特に有用であり、その後のエピタキシャル成長での積層欠陥の発生を安定して回避しやすい。
　また、輻射加熱方式のエピタキシャル装置を用いたときは、ＲＴＡ装置に近い急速な加熱が可能となるので、炭素イオン注入後の回復アニール工程をエピタキシャル成長前のプリベークと並行して行なうこともできる。この場合には、７００℃から１０００℃の温度領域の加熱を１５℃／ｓｅｃ以上、できれば２０℃／ｓｅｃ以上の速度で行なうことが好ましい。その後、１，０５０℃以上の温度で３０秒以上プリベークを行なって自然酸化膜の除去と回復熱処理を行なってから、エピタキシャル成長に入ることができる。
　その後、図２（ｅ）に示すように、炭素イオン注入を行った表面にエピタキシャル層を形成する。これによってエピタキシャルウエーハが完成する（図２（ｆ））。
　エピタキシャル成長の原料ガスは、モノシラン、ジクロルシラン、トリクロルシラン何れでもよいが、高速成長条件で行い、高温での保持時間を短くすることが好ましい。特に、１０１５ａｔｏｍｓ／ｃｍ２前後の炭素イオン注入を行ったときは、イオン注入によって生じた結晶欠陥がエピタキシャル層に伝播しないような条件でエピタキシャル成長工程を行うことが重要である。
　このように、シリコン基板の少なくとも裏面側にＣＶＤ酸化膜を形成（図２（ｂ）または（ｃ’））することによって、エピタキシャル工程中のシリコン基板の裏面側からリンまたはボロンがエピタキシャル成長雰囲気中へ拡散することを防止でき、オートドープの発生を強く抑制することができる。
　また、炭素をイオン注入して炭素イオン注入層を形成（図２（ｂ’）または（ｃ））することによって、シリコン基板表面でのリンやボロンの拡散係数を小さくすることができ、シリコン基板表面側のドーパントの外方拡散を抑制できるようになり、エピタキシャル成長中のオートドープや、素子製造工程でのアウトディフュージョンを抑制することができるようになる。
　これらの効果によって、２．０×１０１９ａｔｏｍｓ／ｃｍ３以上と高濃度にリンまたはボロンがドープされたシリコン基板を用いてシリコンエピタキシャルウエーハを作製する際にも、エピタキシャル成長中や素子を製造する際の熱処理時におけるオートドープ、アウトディフュージョンを、従来より強く抑制することができ、抵抗率の高いエピタキシャル層と抵抗率が低く、抵抗率の遷移幅が狭いシリコン基板からなるシリコンエピタキシャルウエーハを製造することができる。
　なお、リンを高濃度にドープしたシリコン基板を用いる場合、リンの拡散係数が大きい。このため、素子作製時の熱処理中にシリコン基板側からエピタキシャル層側にリンが拡散し、エピタキシャル層の厚さが実質的に薄くなり、シリコン基板とエピタキシャル層界面のドーパントプロファイルにダレも生ずるという問題がある。
　しかし、本発明では炭素イオン注入層を導入することにより、このドーパントの浮き上がりを抑制することができる。従って、エピタキシャル層のドーパントのプロファイルがデバイス工程終了時点でも遷移幅を小さく保つことができるので、エピタキシャル層の厚さについては、所定の耐圧に対して、その分薄く形成することができるようになる。
　特に、シリコン基板として、リンが０．５×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたシリコン基板を準備し、炭素イオン注入層を形成する工程において、シリコン基板にドープされたリンの濃度をＡ×１０２０ａｔｏｍｓ／ｃｍ３としたとき、４Ａ×１０１５ａｔｏｍｓ／ｃｍ２以上のドーズ量で表面側に炭素イオンを注入して炭素イオン注入層を形成し、炭素イオン注入を行ったシリコン基板の表面に、リンが５．０×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度でドープされたエピタキシャル層を形成するシリコンエピタキシャルウエーハの製造方法が好ましい。また、シリコン基板として、ボロンが０．２×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたシリコン基板を準備し、炭素イオン注入層を形成する工程において、シリコン基板にドープされたボロンの濃度をＢ×１０２０ａｔｏｍｓ／ｃｍ３としたとき、４Ｂ×１０１５ａｔｏｍｓ／ｃｍ２以上のドーズ量で表面側に炭素イオンを注入して炭素イオン注入層を形成し、炭素イオン注入を行ったシリコン基板の表面に、ボロンが２．０×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度でドープされたエピタキシャル層を形成するシリコンエピタキシャルウエーハの製造方法も好ましい。
　このようなリン又はボロン濃度、及び炭素イオンのドーズ量でシリコン基板を準備し、炭素イオン注入層を形成し、エピタキシャル層を形成すれば、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるリン又はボロンドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができるシリコンエピタキシャルウエーハの製造方法となる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性を向上させることが可能となるシリコンエピタキシャルウエーハを製造することができる。
　以上説明したように、所定の濃度のボロン、リンをドーパントとして用い、所定のドーズ量の炭素イオンを注入することで、エピタキシャル層の成長中及び素子作製工程中において、エピタキシャル層の境界におけるドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを効果的に防止することができるシリコンエピタキシャルウエーハ及びその製造方法を提供することができる。
　さらに、本発明では、シリコンエピタキシャルウエーハの製造方法により製造されたシリコンエピタキシャルウエーハを用いて半導体素子又は集積回路を製造する方法であって、１分より長く保持する熱処理は、該熱処理の最高温度を９５０℃以下となるようにすることを特徴とする半導体素子又は集積回路の製造方法を提供する。図６に本発明に係わるシリコン基板からエピタキシャル成長、更には、デバイス製造工程に関する製造工程の概略フローを示す。
　本発明のシリコンエピタキシャルウエーハに、例えば、縦型のＭＯＳトランジスタを形成する場合には、フィールド酸化やソース、チャネル領域の二重拡散構造の形成温度を９５０℃以下で行なうことが好ましい。ＳｉＧｅＣのヘテロバイポーラトランジスタの場合には、フィールド酸化以降にボロンドープのベース層が形成されるので、その後のエミッタ等の形成工程は、９００℃以下で行なわれている。低耐圧パワーＭＯＳも微細化とプロセスの低温化が進んでいるが、フィールド酸化の形成の温度は９５０℃以下にすることが好ましい。チャネルやソース領域の形成ではリン、ボロンを用いるが、この領域では炭素の影響はないので、炭素イオン注入を行なわない場合と同じ条件でプロセスを進めることができる。その他、撮像素子の作製などにおいても、９５０℃より高温で処理していた工程に対しては、そのプロセス条件を、できるだけ低温、長時間条件に変えることが好ましい。そのようなプロセス条件としては前記のように１分より長く保持する熱処理について、該熱処理の最高温度を９５０℃以下となるようにすることが好ましい。
　半導体素子又は集積回路を製造する際に、このように熱処理を行うことで、エピタキシャル層の境界におけるドーパントの動きを制御することができ、シリコン基板表面側からのオートドープ、アウトディフュージョンを防止することができる半導体素子又は集積回路の製造方法となる。これにより、オン抵抗、リーク電流の低減といった最終的なデバイスの電気特性の優れた半導体素子又は集積回路を製造することができる。
　
　以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
　
　（実施例１）
　直径２００ｍｍ、赤燐ドープ、抵抗率が１．２ｍΩｃｍのＣＺ単結晶からエピタキシャル用のシリコン基板を作製した。
　そして裏面側に３００ｎｍの厚さのＣＶＤ酸化膜を形成した。
　その後、このシリコン基板に大電流イオン注入装置を用いて炭素イオンの注入を行った。具体的には、シリコン基板のイオン注入を行う表面にはパッド酸化膜を形成せずに、５°のチルティングでチャネリング対策を行った。加速電圧を６０ｋｅＶ、ドーズ量を１．０×１０１５ａｔｏｍｓ／ｃｍ２とした。
　そしてイオン注入後に、ＲＴＡ装置を用いて回復熱処理を行った。この熱処理条件は、昇温速度３０℃／ｓｅｃ、窒素雰囲気１２００℃、３０秒とした。
　その後、基板洗浄を実施し、エピタキシャル成長を行った。このエピタキシャル成長は、枚葉式反応機を用い、トリクロロシランをシリコンソースに用いて１１５０℃で厚さ５μｍのエピタキシャル層を形成した。
　形成したエピタキシャル層の厚さを赤外線の干渉法で調べた結果、５．０～５．２μｍの範囲であった。また、エピタキシャル層の抵抗率はショットキーダイオードによるＣＶ法により測定した結果、ウエーハ中央で１０．０Ωｃｍであった。
　作製したエピタキシャルウエーハについて、以下に示す様な評価を行った。
　作製したエピタキシャルウエーハのエピタキシャル層の欠陥を、プレファレンシャルエッチングで評価した。
　また、プレファレンシャルエッチングを行ったウエーハについて、オートドープの影響を比較的強く受ける外周１０～２０ｍｍの位置からそれぞれチップを切り出し、それぞれ角度研摩を行い、スプレデイングレジスタンスによりドーパントプロファイルを測定した。ここでスプレデイングレジスタンスは補正データで抵抗値から不純物濃度に換算した。その結果を図３に示した。なお、エピタキシャル層の厚さはプレファレンシャルエッチングでエッチングした分、約１．０μｍ薄くなっている。
　
　（比較例１，２）
　比較のために、実施例１で用いたシリコン基板と同じ製造方法（同一ロット）のシリコン基板を１枚ずつ準備し、このうち一方には裏面側にＣＶＤ酸化膜を形成して、炭素イオン注入を行わずにエピタキシャルウエーハを製造し（比較例１）、残りの一方には裏面側にＣＶＤ酸化膜を形成せずに炭素イオン注入を行ってエピタキシャルウエーハを製造した（比較例２）。
　なお、ＣＶＤ酸化膜の形成条件、炭素イオン注入条件、エピタキシャル層の形成条件は、各々実施例と同じとした。
　比較例１のエピタキシャルウエーハのウエーハ中心のエピタキシャル層の厚さは５．１～５．３μｍの範囲であった。また、抵抗率は９．９Ωｃｍから９．２Ωｃｍの範囲であった。
　また、比較例２のエピタキシャルウエーハのウエーハ中心のエピタキシャル層の厚さは５．１～５．３μｍの範囲であった。そして抵抗率は９．９Ωｃｍであった。
　そして比較例１，２のシリコンエピタキシャルウエーハに対して、実施例と同様の評価を行った。その結果を図３に示す。
　エピタキシャル層の欠陥をプレファレンシャルエッチングで調査した結果、実施例、比較例１，２何れのエピタキシャルウエーハも、積層欠陥の密度は平均的なレベルの範囲内であった。
　そして図３に示すように、エピタキシャル層のリン濃度は，実施例、比較例１、比較例２の順に少ない結果であり、スプレデイングレジスタンスの測定結果からは、オートドープについては有意な差が見られた。
　エピタキシャル成長時の基板からエピタキシャル層へのアウトディフュージョンについては、シリコン基板とエピタキシャル層との界面が明確でないので、差異を明確に確認できないが、比較例２、比較例１、実施例の順に少ない。
　なお図３では、角度研摩の精度が必ずしもよくないので、エピタキシャル層と基板の界面については、プロファイルが一致するように重ねて示している。
　以上の結果から、裏面をノンドープのＣＶＤ酸化膜でシールした高濃度リンドープシリコン基板を用い、かつ表面側に炭素イオン注入を行うことにより、アウトディフュージョン、オートドープを大幅に抑制できることが分かった。
　また、低抵抗率のシリコン基板にイオン注入を行った場合には、素子製造工程中の基板側からエピタキシャル層側へのドーパントの拡散も抑制することができ、素子の耐圧を確保するため必要以上にエピタキシャル層の厚さを厚くすることが必要ないことも判った。
　
　（実施例２）
　直径２００ｍｍ、ボロンドープ、抵抗率が３．２ｍΩｃｍ（ボロンドープ濃度：０．２５×１０２０ａｔｏｍｓ／ｃｍ３）のＣＺ単結晶からシリコン基板を作製した。シリコン基板製造工程途中で裏面側に、５００ｎｍの厚さのＣＶＤ酸化膜を形成した。
　その後、この基板に大電流イオン注入装置を用いて炭素イオンの注入を行なった。パッド酸化膜は形成せず５℃のチルティングでチャネリング対策を行なった。加速電圧は６０ｋｅＶ、ドーズ量は１．０×１０１５ａｔｏｍｓ／ｃｍ２とした。イオン注入後にＲＴＡ装置や拡散炉による回復熱処理は行なわなかった。その後、基板洗浄を実施した後に、エピタキシャル成長を行なった。エピタキシャル成長は、輻射加熱方式の枚葉式反応機を用い、トリクロロシランをシリコンソースに用いて１０００℃までは２０℃／ｓｅｃの昇温速度で加熱し、１１５０℃でプリベークを行なった後、同じ温度で、ボロンが１．５×１０１５ａｔｏｍｓ／ｃｍ３でドープされたエピタキシャル層を形成してシリコンエピタキシャルウエーハを製造した。赤外線の干渉法でこのエピタキシャル層の厚さを調べた結果、５．５～５．８μｍの範囲であった。エピタキシャル層の抵抗率はショットキーダイオードによるＣＶ法により測定した結果、ウエーハ中央で１０．０Ωｃｍであった。
　（比較例３）
　比較のために、上記炭素イオンの注入を行わない以外は実施例２と同様にしてシリコンエピタキシャルウエーハを製造した。このときのウエーハ中心のエピタキシャル層の厚さは５．２～５．６μｍの範囲であった。また、抵抗率は中央部で９．９Ωｃｍであった。
　実施例２及び比較例３により製造されたシリコンエピタキシャルウエーハのエピタキシャル層の欠陥をプレファレンシャルエッチングで調査した。結果として、実施例２においては炭素イオン注入によるダメージはエピタキシャル層に積層欠陥を誘起していないことが確認された。また、実施例２及び比較例３においてエピタキシャル層の欠陥密度は平均的なレベルの範囲内であった。
　実施例２及び比較例３のシリコンエピタキシャルウエーハについて、熱処理をしていないもの、９５０℃、２０時間及び１１００℃、１時間で３％の酸素を含んだ窒素ガス雰囲気下の熱処理条件で縦型の拡散炉を用いて熱処理をしたものを用意した。これらについて、オートドープの影響を比較的強く受ける外周１０～２０ｍｍの位置からそれぞれチップを切り出し、四重極型のＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）により、エピタキシャル層表面からシリコン基板方向へ約８μｍのボロンのデプスプロファイルを測定した。その結果を図８に示す。図８から、比較例３ではリンドーパントの拡散は抑制されていないことが示された。一方で、熱処理をしていない場合にはエピタキシャル層へのボロンドーパントの拡散は抑制されていることが分かり、これよりエピタキシャル成長工程においてのボロンドーパントの拡散抑制が推察される。また、擬似素子作製工程として９５０℃、２０時間の熱処理をした場合も、ボロンドーパントの拡散が抑制されていることがわかる。しかし、１１００℃、１時間の熱処理をした場合では、ボロンドーパント拡散の減速はわずかであった。
　以上の結果から、裏面をノンドープの酸化膜でシールした高濃度にボロンがドープされたシリコン基板を用い、表面側に炭素イオン注入を行ない、エピタキシャル成長後の熱処理を９５０℃近傍の温度で長時間かけて行なうことにより、ボロンのシリコン基板からエピタキシャル層中への拡散（外方拡散）が抑制できることが解った。
　
　（実施例３）
　直径２００ｍｍ、赤燐ドープ、抵抗率が１．２ｍΩｃｍ（リンドープ濃度：０．６×１０２０ａｔｏｍｓ／ｃｍ３）のＣＺ単結晶からシリコン基板を作製した。シリコン基板製造工程途中で裏面側に、３００ｎｍの厚さのＣＶＤ酸化膜を形成した。
　その後、この基板に大電流イオン注入装置を用いて炭素イオンの注入を行なった。パッド酸化膜を形成した。加速電圧は６０ｋｅＶ、ドーズ量は２．０×１０１５ａｔｏｍｓ／ｃｍ２としてイオン注入を行った。イオン注入後にＲＴＡ装置や拡散炉による回復熱処理は行なわなかった。その後、基板洗浄を実施した後に、エピタキシャル成長を行なった。エピタキシャル成長は、輻射加熱方式の枚葉式反応機を用い、トリクロロシランをシリコンソースに用いて１０００℃までは２０℃／ｓｅｃの昇温速度で加熱し、１１５０℃でプリベークを行なった後、同じ温度で、リンが０．５×１０１６ａｔｏｍｓ／ｃｍ３でドープされたエピタキシャル層を形成してシリコンエピタキシャルウエーハを製造した。赤外線の干渉法でこのエピタキシャル層の厚さを調べた結果、中心の厚さは５．２～５．４μｍの範囲にあった。エピタキシャル層の抵抗率はショットキーダイオードによるＣＶ法により測定した結果、ウエーハ中央付近で１．０Ωｃｍであった。
　（比較例４）
　比較のために、上記炭素イオンの注入を行わない以外は実施例３と同様にしてシリコンエピタキシャルウエーハを製造した。このときのウエーハ中心のエピタキシャル層の厚さは５．２～５．５μｍの範囲であった。また、抵抗率は中央部で０．９９Ωｃｍであった。
　実施例３及び比較例４により製造されたシリコンエピタキシャルウエーハのエピタキシャル層の欠陥をプレファレンシャルエッチングで調査した。結果として、実施例３においては炭素イオン注入によるダメージはエピタキシャル層に積層欠陥を誘起していないことが確認された。また、実施例３及び比較例４においてエピタキシャル層の欠陥密度は平均的なレベルの範囲内であった。
　実施例３及び比較例４のシリコンエピタキシャルウエーハについて、熱処理をしていないもの、９５０℃、２０時間及び１１００℃、１時間で３％の酸素を含んだ窒素ガス雰囲気下の熱処理条件で縦型の拡散炉を用いて熱処理をしたものを用意した。これらについて、オートドープの影響を比較的強く受ける外周１０～２０ｍｍの位置からそれぞれチップを切り出し、四重極型のＳＩＭＳにより、エピタキシャル層表面からシリコン基板方向へ約８μｍのボロンのデプスプロファイルを測定した。その結果を図９に示す。図９から、比較例４ではリンドーパントの拡散は抑制されていないことが示された。一方で、熱処理をしていない場合にはエピタキシャル層へのリンドーパントの拡散は抑制されていることが分かり、これよりエピタキシャル成長工程においてのリンドーパントの拡散抑制が推察される。また、擬似素子作製工程として９５０℃、２０時間の熱処理をした場合も、リンドーパントの拡散が抑制されていることがわかる。しかし、１１００℃、１時間の熱処理をした場合では、リンドーパント拡散の減速はわずかであった。
　この図９から、上述のシリコン基板界面から離れたところで、リンの減速拡散が観察されなかったのは、炭素濃度の低い部位に相当している。つまり、炭素イオン注入条件が同じである場合には、ボロンシリコン基板（実施例２）の場合より実施例３のシリコンエピタキシャルウエーハのリンドーパント濃度が高くなり、その結果、シリコン基板－エピタキシャル界面からある程度離れた部位では炭素濃度が低くなり、リンドーパントの拡散抑制効果が弱くなる。
　以上よりシリコン基板からエピタキシャル層へのドーパントの外方拡散を炭素イオン注入により抑制するためには、エピタキシャル成長開始時点でシリコン基板表面の炭素濃度が所定の濃度以上になるようなイオン注入条件（ドーズ量、加速エネルギー）を適切に設定することが好ましい。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (18)

  1. 　シリコン基板にエピタキシャル層が形成されたシリコンエピタキシャルウエーハであって、
    　前記シリコン基板は、リンまたはボロンが２．０×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされており、かつ少なくとも裏面側にＣＶＤ酸化膜が形成され、表面から炭素イオンが注入されたことによる炭素イオン注入層が形成されたものであり、
    　該炭素イオン注入層が形成された前記シリコン基板の表面に前記エピタキシャル層が形成されたものであることを特徴とするシリコンエピタキシャルウエーハ。
    　
  2. 　前記炭素イオン注入層は、炭素イオンが３．０×１０１４ａｔｏｍｓ／ｃｍ２以上のドーズ量で注入されたものであることを特徴とする請求項１に記載のシリコンエピタキシャルウエーハ。
    　
  3. 　前記ＣＶＤ酸化膜は、前記シリコン基板の側面を前記炭素イオン注入層が形成された位置より表面側まで覆うものであることを特徴とする請求項１または請求項２に記載のシリコンエピタキシャルウエーハ。
    　
  4. 　前記エピタキシャル層の不純物濃度が、前記シリコン基板の不純物濃度の１／１０００以下であることを特徴とする請求項１ないし請求項３のいずれか１項に記載のシリコンエピタキシャルウエーハ。
    　
  5. 　前記シリコン基板は、リンが０．５×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたものであり、
    　前記炭素イオン注入層は、前記シリコン基板にドープされたリンの濃度をＡ×１０２０ａｔｏｍｓ／ｃｍ３としたとき、４Ａ×１０１５ａｔｏｍｓ／ｃｍ２以上のドーズ量で炭素イオンを注入して形成されたものであり、
    　前記エピタキシャル層は、リンが５．０×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度でドープされたものであることを特徴とする請求項１ないし請求項４のいずれか１項に記載のシリコンエピタキシャルウエーハ。
    　
  6. 　前記シリコン基板は、ボロンが０．２×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたものであり、
    　前記炭素イオン注入層は、前記シリコン基板にドープされたボロンの濃度をＢ×１０２０ａｔｏｍｓ／ｃｍ３としたとき、４Ｂ×１０１５ａｔｏｍｓ／ｃｍ２以上のドーズ量で炭素イオンを注入して形成されたものであり、
    　前記エピタキシャル層は、ボロンが２．０×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度でドープされたものであることを特徴とする請求項１ないし請求項４のいずれか１項に記載のシリコンエピタキシャルウエーハ。
    　
  7. 　前記ＣＶＤ酸化膜の膜厚は、１５００Å以上であることを特徴とする請求項１ないし請求項６のいずれか１項に記載のシリコンエピタキシャルウエーハ。
    　
  8. 　シリコンエピタキシャルウエーハの製造方法であって、
    　リンまたはボロンが２．０×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたシリコン基板を準備し、
    　該準備したシリコン基板に、裏面側にＣＶＤ酸化膜を形成する工程と、表面側に炭素イオンを注入して炭素イオン注入層を形成する工程とを順不同で行った後、
    　前記炭素イオン注入を行った表面にエピタキシャル層を形成することを特徴とするシリコンエピタキシャルウエーハの製造方法。
    　
  9. 　前記炭素イオンのドーズ量を、３．０×１０１４ａｔｏｍｓ／ｃｍ２以上とすることを特徴とする請求項８に記載のシリコンエピタキシャルウエーハの製造方法。
    　
  10. 　前記ＣＶＤ酸化膜形成工程と前記炭素イオン注入層形成工程を行った後、ＲＴＡ装置を用いて、昇温速度３０℃／ｓｅｃ以上で加熱し、９００℃以上の温度で１０秒以上の回復アニールを行い、その後前記エピタキシャル層を形成することを特徴とする請求項８または請求項９に記載のシリコンエピタキシャルウエーハの製造方法。
    　
  11. 　前記ＣＶＤ酸化膜形成工程と前記炭素イオン注入層形成工程を行った後、枚葉式エピタキシャル装置に導入した後、６００℃以上の温度領域から１５℃／ｓｅｃ以上の昇温速度で昇温し、水素雰囲気下、１，０５０℃以上の温度で３０秒以上保持した後、前記エピタキシャル層を形成することを特徴とする請求項８または請求項９に記載のシリコンエピタキシャルウエーハの製造方法。
    　
  12. 　前記ＣＶＤ酸化膜を、前記シリコン基板の前記炭素イオン注入層の位置より前記シリコン基板表面に近い位置の側面まで覆うように形成することを特徴とする請求項８ないし請求項１１のいずれか１項に記載のシリコンエピタキシャルウエーハの製造方法。
    　
  13. 　前記シリコン基板として、リンが０．５×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたシリコン基板を準備し、
    　前記炭素イオン注入層を形成する工程において、前記シリコン基板にドープされたリンの濃度をＡ×１０２０ａｔｏｍｓ／ｃｍ３としたとき、４Ａ×１０１５ａｔｏｍｓ／ｃｍ２以上のドーズ量で表面側に炭素イオンを注入して前記炭素イオン注入層を形成し、
    　前記炭素イオン注入を行ったシリコン基板の表面に、リンが５．０×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度でドープされた前記エピタキシャル層を形成することを特徴とする請求項８ないし請求項１２のいずれか１項に記載のシリコンエピタキシャルウエーハの製造方法。
    　
  14. 　前記シリコン基板として、ボロンが０．２×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたシリコン基板を準備し、
    　前記炭素イオン注入層を形成する工程において、前記シリコン基板にドープされたボロンの濃度をＢ×１０２０ａｔｏｍｓ／ｃｍ３としたとき、４Ｂ×１０１５ａｔｏｍｓ／ｃｍ２以上のドーズ量で表面側に炭素イオンを注入して前記炭素イオン注入層を形成し、
    　前記炭素イオン注入を行ったシリコン基板の表面に、ボロンが２．０×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度でドープされた前記エピタキシャル層を形成することを特徴とする請求項８ないし請求項１２のいずれか１項に記載のシリコンエピタキシャルウエーハの製造方法。
    　
  15. 　前記炭素イオン注入層を形成する工程において、炭素イオンの注入エネルギーは１００ｋｅＶ以下とすることを特徴とする請求項８ないし請求項１４のいずれか１項に記載のシリコンエピタキシャルウエーハの製造方法。
    　
  16. 　前記ＣＶＤ酸化膜を形成する工程において、１５００Å以上の膜厚のノンドープのＣＶＤ酸化膜を形成することを特徴とする請求項８ないし請求項１５のいずれか１項に記載のシリコンエピタキシャルウエーハの製造方法。
    　
  17. 　前記炭素イオン注入の後、前記エピタキシャル層の形成前において、２０℃／ｓｅｃ以上の温度上昇率で６００℃から１０００℃まで昇温し、水素雰囲気下、１，０５０℃以上の温度で３０秒以上保持して回復アニール工程を行うことを特徴とする請求項８ないし請求項１６のいずれか１項に記載のシリコンエピタキシャルウエーハの製造方法。
    　
  18. 　請求項８ないし請求項１７のいずれか１項に記載のシリコンエピタキシャルウエーハの製造方法により製造されたシリコンエピタキシャルウエーハを用いて半導体素子又は集積回路を製造する方法であって、
    　１分より長く保持する熱処理は、該熱処理の最高温度を９５０℃以下となるようにすることを特徴とする半導体素子又は集積回路の製造方法。
PCT/JP2011/001824 2010-04-08 2011-03-28 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法 Ceased WO2011125305A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012509302A JP5440693B2 (ja) 2010-04-08 2011-03-28 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010089226 2010-04-08
JP2010-089226 2010-04-08

Publications (1)

Publication Number Publication Date
WO2011125305A1 true WO2011125305A1 (ja) 2011-10-13

Family

ID=44762276

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/001824 Ceased WO2011125305A1 (ja) 2010-04-08 2011-03-28 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法

Country Status (3)

Country Link
JP (1) JP5440693B2 (ja)
TW (1) TW201218250A (ja)
WO (1) WO2011125305A1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099457A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099456A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099454A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099476A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099465A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099477A (ja) * 2012-11-13 2014-05-29 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2015130402A (ja) * 2014-01-07 2015-07-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015130396A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2016096338A (ja) * 2014-11-14 2016-05-26 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体装置を形成する方法および半導体装置
JP2016189435A (ja) * 2015-03-30 2016-11-04 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2016213399A (ja) * 2015-05-13 2016-12-15 信越半導体株式会社 シリコン単結晶基板の評価方法
JP2017123477A (ja) * 2017-02-28 2017-07-13 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017143292A (ja) * 2017-03-28 2017-08-17 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2017183736A (ja) * 2017-05-11 2017-10-05 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2018182211A (ja) * 2017-04-19 2018-11-15 株式会社Sumco エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法
CN110350021A (zh) * 2018-04-03 2019-10-18 环球晶圆股份有限公司 外延基板及其制造方法
JP2020170794A (ja) * 2019-04-03 2020-10-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2024038818A (ja) * 2022-09-08 2024-03-21 株式会社Sumco シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2025146998A (ja) * 2021-11-04 2025-10-03 株式会社Sumco シリコンウェーハおよびエピタキシャルシリコンウェーハ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698912B (zh) * 2018-09-03 2020-07-11 環球晶圓股份有限公司 磊晶基板及其製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242153A (ja) * 1997-02-26 1998-09-11 Hitachi Ltd 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法
JP2002020198A (ja) * 2000-06-29 2002-01-23 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2009038124A (ja) * 2007-07-31 2009-02-19 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2009212352A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
JP2009224594A (ja) * 2008-03-17 2009-10-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法
JP2010056311A (ja) * 2008-08-28 2010-03-11 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242153A (ja) * 1997-02-26 1998-09-11 Hitachi Ltd 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法
JP2002020198A (ja) * 2000-06-29 2002-01-23 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2009038124A (ja) * 2007-07-31 2009-02-19 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2009212352A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
JP2009224594A (ja) * 2008-03-17 2009-10-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法
JP2010056311A (ja) * 2008-08-28 2010-03-11 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099457A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099456A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099454A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099476A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099465A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099477A (ja) * 2012-11-13 2014-05-29 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US10453682B2 (en) 2014-01-07 2019-10-22 Sumco Corporation Epitaxial wafer manufacturing method and epitaxial wafer
KR101856012B1 (ko) 2014-01-07 2018-05-09 가부시키가이샤 사무코 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
WO2015104755A1 (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
USRE49657E1 (en) 2014-01-07 2023-09-12 Sumco Corporation Epitaxial wafer manufacturing method and epitaxial wafer
JP2015130396A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2015130402A (ja) * 2014-01-07 2015-07-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US10062569B2 (en) 2014-01-07 2018-08-28 Sumco Corporation Epitaxial wafer manufacturing method and epitaxial wafer
US10529838B2 (en) 2014-11-14 2020-01-07 Infineon Technologies Ag Semiconductor device having a variable carbon concentration
US9972704B2 (en) 2014-11-14 2018-05-15 Infineon Technologies Ag Method for forming a semiconductor device and a semiconductor device
JP2017228783A (ja) * 2014-11-14 2017-12-28 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体装置を形成する方法および半導体装置
JP2016096338A (ja) * 2014-11-14 2016-05-26 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体装置を形成する方法および半導体装置
JP2016189435A (ja) * 2015-03-30 2016-11-04 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2016213399A (ja) * 2015-05-13 2016-12-15 信越半導体株式会社 シリコン単結晶基板の評価方法
JP2017123477A (ja) * 2017-02-28 2017-07-13 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017143292A (ja) * 2017-03-28 2017-08-17 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2018182211A (ja) * 2017-04-19 2018-11-15 株式会社Sumco エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法
JP2017183736A (ja) * 2017-05-11 2017-10-05 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN110350021A (zh) * 2018-04-03 2019-10-18 环球晶圆股份有限公司 外延基板及其制造方法
CN110350021B (zh) * 2018-04-03 2022-11-08 环球晶圆股份有限公司 外延基板及其制造方法
US11688628B2 (en) 2018-04-03 2023-06-27 Globalwafers Co., Ltd. Method of manufacturing epitaxy substrate
JP2020170794A (ja) * 2019-04-03 2020-10-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2025146998A (ja) * 2021-11-04 2025-10-03 株式会社Sumco シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2024038818A (ja) * 2022-09-08 2024-03-21 株式会社Sumco シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP7775800B2 (ja) 2022-09-08 2025-11-26 株式会社Sumco シリコンウェーハおよびエピタキシャルシリコンウェーハ

Also Published As

Publication number Publication date
JPWO2011125305A1 (ja) 2013-07-08
JP5440693B2 (ja) 2014-03-12
TW201218250A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
JP5440693B2 (ja) シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
JP4427489B2 (ja) 半導体装置の製造方法
US9252025B2 (en) Method for manufacturing silicon single crystal wafer and electronic device
US20090321883A1 (en) Silicon substrate for solid-state imaging device and method for manufacturing the same
WO2010016457A1 (ja) エピタキシャルシリコンウェーハ及びその製造方法
JP2009038124A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
CN106062937A (zh) 外延晶片的制造方法和外延晶片
JP2007036250A (ja) ゲッタリング機能を有する低欠陥エピタキシャル半導体基板、これを用いたイメージセンサー及びこれの製造方法
JP5533869B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP5246065B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP4972330B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
JP5103745B2 (ja) 高周波ダイオードおよびその製造方法
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
WO2011001770A1 (ja) エピタキシャルシリコンウェーハとその製造方法
JP2011009614A5 (ja)
KR20250017270A (ko) 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼
JP7424274B2 (ja) 貼り合わせウェーハ及び貼り合わせウェーハの製造方法
JP2014078667A (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
JP2023070067A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JPS6392030A (ja) 半導体装置の製造方法
WO2013180244A1 (ja) 半導体装置の製造方法
JP2011228330A (ja) シリコンエピタキシャルウエーハの製造方法
US20130017674A1 (en) Cryogenic silicon ion-implantation and recrystallization annealing
JP6111720B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11765207

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012509302

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11765207

Country of ref document: EP

Kind code of ref document: A1