WO2011118149A1 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
WO2011118149A1
WO2011118149A1 PCT/JP2011/001472 JP2011001472W WO2011118149A1 WO 2011118149 A1 WO2011118149 A1 WO 2011118149A1 JP 2011001472 W JP2011001472 W JP 2011001472W WO 2011118149 A1 WO2011118149 A1 WO 2011118149A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoresist
layer
semiconductor layer
conductive film
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/001472
Other languages
English (en)
French (fr)
Inventor
中條　直樹
真央 神谷
昭広 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to US13/636,392 priority Critical patent/US8936950B2/en
Priority to CN201180014812.6A priority patent/CN102812566B/zh
Publication of WO2011118149A1 publication Critical patent/WO2011118149A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors

Definitions

  • the present invention relates to a method for manufacturing a semiconductor light emitting device having an n electrode and a p electrode made of a transparent conductive film on the same surface side.
  • the present invention relates to a group III nitride semiconductor light emitting device.
  • the p-type layer has a higher resistivity than the n-type layer even when the resistance reduction treatment is performed, so that the current in the horizontal direction on the surface in the p-type layer is higher. Therefore, it is necessary to form an electrode layer over a wide area on the upper surface of the p-type layer. Further, since an insulator such as sapphire is used as the substrate, it is necessary to form an electrode for the lower n-type layer on the upper surface of the element.
  • the p-type layer, the light emitting layer, etc. existing above the n-type layer are removed by etching. It was necessary to form an electrode on the exposed upper surface of the n-type layer and then form a translucent electrode on the upper surface of the p-type layer.
  • the exposure of the n-type layer, the formation of the n-electrode on the n-type layer, the formation of the translucent electrode on the p-type layer, and a number of photolithography and etching steps were required.
  • the translucent electrode is formed on the p-type layer after the n-type layer exposure step, the alignment between the exposed n-type layer and the p-type layer is accurately performed.
  • a translucent electrode has to be formed on the p-type layer that has receded from the boundary portion (step edge) by about several ⁇ m. For this reason, since the p-type layer part in which the translucent electrode is not formed exists, the part which does not contribute to light emission exists, and the luminous efficiency is reduced.
  • Patent Documents 1 and 2 In order to solve this problem, techniques disclosed in Patent Documents 1 and 2 below exist.
  • a translucent electrode made of metal and an SiO 2 layer are formed on the entire surface of a p-type layer, and then a photoresist is applied to the entire surface of the SiO 2 layer, and photolithography is performed.
  • the SiO 2 layer of the exposed portion to be of the n-type layer is wet-etched.
  • a semiconductor layer such as a p-type layer is dry-etched to expose a part of the n-type layer, and the SiO 2 layer is removed by wet etching.
  • the number of steps is reduced, and the translucent electrode is formed up to the exposed boundary between the n-type layer and the p-type layer, so that the light emission efficiency can be improved.
  • conductive atoms such as metal adhere to the pn junction portion on the side surface of the step, so that the reliability of the element is lowered.
  • the technique disclosed in Patent Document 2 uses ITO for the transparent electrode on the p-type layer.
  • a photoresist is applied to the entire surface of the layer, and the ITO film to be exposed of the n-type layer is formed by photolithography. Wet etching. Then, using the remaining ITO film and photoresist as a mask, a semiconductor layer such as a p-type layer is dry etched to expose a part of the n-type layer. Further, when an electric field is applied to the edge portion of the p-type layer in the etched step, the electrostatic withstand voltage decreases.
  • the ITO film is formed at a position recessed by about 3 ⁇ m from the edge portion so that an electric field is not applied to the edge portion of the p-type layer. For this reason, when the ITO film using the mask is wet-etched, the ITO film is undercut etched to a position retracted from the edge portion of the mask. As a result, the edge of the ITO film is positioned at a position retreated from the edge portion of the p-type layer so that an electric field is not applied to the edge portion of the stepped p-type layer.
  • an object of the present invention is to simplify the manufacturing process, improve the light emission efficiency of the element, and improve the reliability of the element in a light emitting element using a transparent conductive film as an electrode.
  • a substrate a first semiconductor layer of a first conductivity type formed on the substrate, a second semiconductor layer of a second conductivity type different from the first conductivity type, and a second semiconductor layer Second light emitting electrode made of transparent conductive film formed thereon and semiconductor light emitting by etching from the second semiconductor layer side to expose the electrode forming portion of the first semiconductor layer and forming the first electrode in this electrode forming portion
  • a transparent conductive film is formed on the entire surface of the second semiconductor layer, a photoresist is applied on the formed transparent conductive film, and a photo on the electrode forming portion of the first semiconductor layer is formed.
  • the photoresist When the resist is removed, the photoresist is removed so that the thickness of the remaining photoresist gradually decreases toward the portion to be removed at the contour portion of the removed portion, and the remaining photoresist is removed.
  • Wet transparent conductive film as a mask Etching to expose a portion of the second semiconductor layer, and using the remaining photoresist and transparent conductive film as a mask, dry etching is performed to expose the electrode forming portion of the first semiconductor layer, and the remaining photoresist A method of manufacturing a semiconductor light emitting device, wherein a portion exposed by dry etching of a transparent conductive film is subjected to wet etching, and the remaining photoresist is removed.
  • the light-emitting element can be used for a face-up wire-bonding type light-emitting element that outputs light to the outside through a transparent conductive film.
  • the light emitting element is a flip chip that uses a translucent substrate and uses so-called face down in which the semiconductor layer side is bonded to the lead frame with the translucent substrate facing up, and outputs light from the translucent substrate side. It may be a type of semiconductor light emitting device.
  • the present invention can be used for an element in which a reflective film is formed directly on a transparent conductive film or with an insulating film interposed.
  • the material of the semiconductor is arbitrary, but the present invention is particularly effective when a III-group nitride semiconductor is used for each layer.
  • the second semiconductor layer on which the transparent conductive film is formed may be either a p-type semiconductor or an n-type semiconductor.
  • a transparent conductive film for a p-type semiconductor having a specific resistance higher than that of an n-type semiconductor.
  • the first conductivity type is n-type
  • the second conductivity type is p-type
  • the first semiconductor layer is an n-type semiconductor layer
  • the second semiconductor layer is a p-type semiconductor layer.
  • the first conductivity type may be a p-type
  • the second conductivity type may be an n-type
  • the first semiconductor layer may be a p-type semiconductor layer
  • the second semiconductor layer may be an n-type semiconductor layer.
  • the uppermost layer which is farthest from the substrate, is a III-group nitride semiconductor, it is usually a p-type semiconductor because of the p-type treatment.
  • the layer farthest from the support substrate is an n-type semiconductor layer. Therefore, the second semiconductor layer on which the transparent conductive film is formed has any conductivity type. The present invention is applicable.
  • the thickness of the remaining photoresist is gradually reduced toward the removed portion in the removed contour portion.
  • the formation of the photoresist can be realized by controlling the exposure dose distribution of the photoresist and controlling the thickness of the photoresist after development. For example, when the exposed portion of the photoresist is removed during development, it is realized by gradually decreasing the exposure amount toward the remaining side at the contour that is the boundary between the portion where the photoresist is removed and the remaining portion. can do.
  • the thickness gradually decreases toward the removed region, and an inclined surface (hereinafter, this portion is referred to as an “inclined portion”) is formed in the contour portion.
  • a transparent conductive film is formed on the entire surface of the second semiconductor layer, a photoresist is applied on the entire surface of the film, and then the photoresist corresponding to the electrode forming portion of the first semiconductor layer is removed by photolithography. Is done. Then, the transparent conductive film is wet etched using the remaining photoresist as a mask. Thereafter, dry etching for exposing the first semiconductor layer is performed using the transparent conductive film and the photoresist as a mask. Therefore, the step of exposing the first semiconductor layer and the step of forming the transparent conductive film on the second semiconductor layer can be performed by one photolithography, and the manufacturing process is simplified.
  • the transparent conductive film is not formed after forming the electrode forming portion of the first semiconductor layer, there is no alignment at the time of mask formation, the manufacturing is simplified, and the entire surface of the second semiconductor layer is formed. Since a transparent conductive film can be formed, luminous efficiency can be improved. Moreover, since the transparent conductive film is formed on the entire surface of the second semiconductor layer, the cross-sectional area of the flowing current path is increased, so that the resistance is reduced and the driving voltage can also be reduced. Further, the photoresist has an inclined portion whose thickness decreases at the boundary with the portion to be removed. A predetermined thin portion of the inclined portion is etched and disappears in the dry etching process for exposing the first semiconductor layer. The transparent conductive film is exposed at the removed portion.
  • the transparent conductive film Since the transparent conductive film has higher resistance than the semiconductor layer in dry etching, it remains difficult to be etched. Even if the etching is performed, the inclined portion of the photoresist is present on the upper portion, so that the start of etching of the transparent conductive film is delayed, so that the entire thickness of the transparent conductive film is not etched. As such, the thickness of the photoresist and the thickness of the transparent conductive film are determined. After the etching, the exposed transparent conductive film is wet-etched using the photoresist as a mask, so that a portion corresponding to a thin predetermined region in the inclined portion of the photoresist is etched.
  • the edge of the transparent conductive film recedes from the contour portion of the electrode forming portion of the first semiconductor layer by the predetermined region portion of the inclined portion. Since the retracted position can be controlled by the width and angle of the inclined portion of the photoresist, the retracted position can be set to a very small amount very accurately. As a result, a transparent conductive film can be formed on almost the entire surface of the second semiconductor layer, so that the light emission efficiency of the light emitting element can be improved.
  • the transparent conductive film is wet-etched after the dry etching that exposes the first semiconductor layer, conductive metal atoms adhere to the pn junction on the side surface of the step formed in the dry etching process. However, since it is removed in this wet etching step, the reliability of the element is improved.
  • Sectional drawing of the light emitting element concerning the specific Example of this invention.
  • the top view of the light emitting element of the Example Sectional drawing of the light emitting element which shows the manufacturing method of the light emitting element of the Example. Sectional drawing of the light emitting element which shows the manufacturing method of the light emitting element of the Example. Sectional drawing of the light emitting element which shows the manufacturing method of the light emitting element of the Example. Sectional drawing of the light emitting element which shows the manufacturing method of the light emitting element of the Example. Sectional drawing of the light emitting element which shows the manufacturing method of the light emitting element of the Example. Sectional drawing of the light emitting element concerning the other Example of this invention.
  • an arbitrary substrate such as an insulating substrate, a conductive substrate, a non-translucent substrate, or a translucent substrate
  • a substrate an arbitrary substrate such as an insulating substrate, a conductive substrate, a non-translucent substrate, or a translucent substrate
  • sapphire Al 2 O 3
  • silicon carbide SiC
  • gallium nitride GaN
  • gallium phosphide GaP
  • zinc oxide ZnO
  • magnesium oxide MgO
  • manganese oxide MnO
  • general formula Al x Ga y in 1-xy N with quaternary represented, ternary can be binary semiconductor, AlN, ceramics, or the like is used.
  • the transparent conductive film examples include conductive oxide films such as metal oxides.
  • conductive oxide films such as metal oxides.
  • ITO indium tin oxide
  • ZnO zinc oxide
  • ZnO is a material (AZO, GZO) in which a few elements such as Al 2 O 3 and Ga 2 O 3 are added to ZnO, fluorine-doped zinc oxide (FTO), a composite of indium oxide and zinc oxide Niobium-doped titanium dioxide Ti 1-x Nb x O 2 (TNO), and other transparent conductive films such as zinc oxide, indium oxide, tin oxide, and cadmium (CTO) can be used.
  • FTO fluorine-doped zinc oxide
  • TNO titanium oxide
  • CTO cadmium
  • the material for the wet etching is arbitrary as long as the transparent conductive film can be etched. Also, the dry etching is optional as long as the group III nitride semiconductor can be etched, and plasma etching such as chlorine and fluorine can be used.
  • the material of the first electrode and the second electrode is arbitrary, but gold, a multilayer film of gold and titanium, or an alloy of gold and titanium, a multilayer film of tungsten (W), titanium (Ti), gold (Au), etc. Nickel (Ni), titanium (Ti), gold (Au), or the like can be used.
  • the method for forming the transparent conductive film can be sputtering, vacuum deposition, or the like, and is not particularly limited, but is preferably formed by vacuum deposition using an electron beam.
  • the single quantum well structure and the multiple quantum well structure constituting the light emitting layer have a group III nitride compound semiconductor Al y Ga 1-yz In z N (0 ⁇ y ⁇ 1,0) containing at least indium (In). Those including a well layer of ⁇ z ⁇ 1) are desirable.
  • the structure of the light emitting layer includes, for example, a well layer made of doped or undoped Ga 1-z In z N (0 ⁇ z ⁇ 1), and a group III nitride having an arbitrary composition having a larger band gap than the well layer.
  • Examples thereof include a barrier layer made of a physical compound semiconductor AlGaInN.
  • Preferable examples are a well layer of undoped Ga 1-z In z N (0 ⁇ z ⁇ 1) and a barrier layer made of undoped GaN.
  • doping means that a dopant is intentionally included in the source gas and added to the target layer, and undoping does not intentionally add a dopant without including the dopant in the source gas. Means things. Therefore, undoped includes a case where it is naturally doped by diffusing from the adjacent layer.
  • Effective methods for crystal growth of group III nitride semiconductor layers include molecular beam vapor deposition (MBE), metalorganic vapor phase epitaxy (MOVPE), hydride vapor phase epitaxy (HVPE), and liquid phase epitaxy. It is.
  • the group III-V nitride semiconductor of each layer constituting the semiconductor light emitting device is at least a binary system represented by Al x Ga y InN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). It can be formed of a III-V nitride compound semiconductor composed of a ternary or quaternary semiconductor.
  • group III elements may be replaced by boron (B) and thallium (Tl), and part of nitrogen (N) may be phosphorus (P), arsenic (As), antimony (Sb), Bismuth (Bi) may be substituted.
  • n-type impurities SiGe, Se, Te, C, etc.
  • a p-type impurity is formed.
  • Be, Ca, Sr, Ba, or the like can be added.
  • FIG. 1 is a cross-sectional view showing a semiconductor light emitting device 1 of Example 1, and FIG. 2 is a plan view thereof.
  • a buffer layer 102 made of aluminum nitride (AlN) and having a film thickness of about 20 nm is provided on a sapphire substrate 101 having a thickness of 100 ⁇ m, and a high film thickness of about 8.0 ⁇ m made of silicon (Si) -doped GaN.
  • An n-type contact layer 104 (first semiconductor layer) that is a carrier concentration n + layer is formed.
  • the n-type contact layer 104 has an electron concentration of 5 ⁇ 10 18 / cm 3 .
  • a strain relaxation layer 105 made of In 0.03 Ga 0.97 N is formed on the n-type contact layer 104 to a thickness of 200 nm. Then, on the strain relaxation layer 105, a light emitting layer 106 having a multiple quantum well structure (MQW) formed by stacking three periods of non-doped GaN having a thickness of 20 nm and non-doped Ga 0.8 In 0.2 N having a thickness of 3 nm is formed.
  • MQW multiple quantum well structure
  • a p-type layer 107 corresponding to a clad layer having a film thickness of about 60 nm made of magnesium (Mg) -doped Al 0.15 Ga 0.85 N is formed on the light emitting layer 106. Further, on the p-type layer 107, a p-type contact layer 108 (second semiconductor layer) made of magnesium (Mg) -doped GaN and having a thickness of about 130 nm is formed.
  • a transparent conductive film 10 made of ITO formed by MOCVD is formed on the p-type contact layer 108.
  • An exposed portion 5 having a width of 3 ⁇ m is formed in the periphery of the p-type contact layer 108 on the plane.
  • the width of the exposed portion 5 is preferably as narrow as possible in terms of light emission efficiency, but it is desirable to provide at least 1 ⁇ m in consideration of prevention of a short circuit of the pn junction on the side wall of the step. If it exceeds 6 ⁇ m, the luminous efficiency is lowered, so 6 ⁇ m or less is desirable.
  • An insulating protective film 20 made of SiO 2 is formed on the transparent conductive film 10.
  • the transparent conductive film 10 has a thickness of 0.5 ⁇ m, and the insulating protective film 20 has a thickness of 200 nm.
  • the p-pad electrode 40 formed in the window opened in the insulating protective film 20 has a double structure of titanium (Ti) having a thickness of 0.01 ⁇ m and gold (Au) having a thickness of 0.5 ⁇ m. ing.
  • the p electrode pad 40 may be made of an alloy of Ti and Au.
  • an n-electrode 30 is formed on the n-type contact layer 104 exposed by etching from the p-type contact layer 108.
  • the n electrode 30 has a double structure, and a vanadium (V) layer 31 having a thickness of about 18 nm and an aluminum (Al) layer 32 having a thickness of about 1.8 ⁇ m are partially exposed from the n-type contact layer 104. It is configured by sequentially laminating on the electrode forming portion 16 which is a part.
  • the buffer layer 102 is formed on the sapphire substrate 101 by the low temperature growth of aluminum nitride (AlN) at 400 ° C. by MOCVD.
  • AlN aluminum nitride
  • an n-type contact layer 104 made of a group III nitride semiconductor, a strain relaxation layer 105, a light emitting layer 106, a p-type layer 107, while adjusting to the optimum temperature for epitaxial growth of each group III nitride semiconductor by MOCVD.
  • the p-type contact layer 108 was laminated in order.
  • Raw material gas used in the MOCVD method as the nitrogen source, ammonia (NH 3), as a Ga source, trimethyl gallium (Ga (CH 3) 3) , as an In source, trimethylindium (In (CH 3) 3) , Al source Trimethylaluminum (Al (CH 3 ) 3 ), silane (SiH 4 ) as an n-type doping gas, cyclopentadienylmagnesium (Mg (C 5 H 5 ) 2 ) as a p-type doping gas, and H as a carrier gas 2 or N 2 .
  • a transparent conductive film 12 was formed by uniformly depositing ITO with a thickness of 0.5 ⁇ m on the entire surface of the p-type contact layer 108.
  • a photoresist 13 was applied over the entire surface of the transparent conductive film 12 to a thickness of 4 ⁇ m. Thereafter, the photoresist 13 was exposed.
  • the exposure is performed so as to incline in the direction in which the exposure intensity decreases toward the remaining region.
  • the proximity exposure method changing the exposure intensity by changing the distance between the photomask and the wafer (proximity gap), or by changing the exposure intensity while keeping the proximity gap constant.
  • the degree can be controlled.
  • the photoresist 13 was developed, the exposed portion 80 was removed, and a photoresist 13 having an inclined portion 15 at the boundary portion 14 as shown in FIG. 4 was formed.
  • the removed part corresponds to a part exposing the n-type contact layer 104.
  • the transparent conductive film 12 under this portion 19 is not completely removed at the time when the etching is finished.
  • the thicknesses of the photoresist 13 and the transparent conductive film 12 are designed to realize such a state.
  • the exposed portion 17 of the transparent conductive film 12 was wet-etched using the remaining photoresist 13 as a mask.
  • the remaining portion becomes the transparent conductive film 10 of the semiconductor light emitting device 1 shown in FIG.
  • In, Sn, etc. which are constituent elements of ITO adhering to the pn junction on the side surface 18 of the step, were excluded.
  • a photoresist is uniformly applied on the outermost surface, and a window is formed in the formation region of the p-pad electrode 40 on the transparent conductive film 10 by exposure and development.
  • Au was deposited to a thickness of 0.5 ⁇ m, and the photoresist was lifted off to form the p-pad electrode 40.
  • a photoresist is uniformly applied on the outermost surface, and a window is opened in a portion corresponding to the electrode forming portion 16 of the n-type contact layer 104 by exposure and development.
  • Al was deposited to a thickness of 1.8 ⁇ m to form an n-electrode 30.
  • SiO 2 is uniformly deposited on the outermost surface to a thickness of 200 nm, a photoresist is uniformly applied on the surface, and a window is opened in a predetermined region by exposure and development. Dry etching was performed with an etching gas, and then the resist was removed to form an insulating protective film 20.
  • the present invention can also be used in the case of forming the flip-chip type semiconductor light emitting element 2 shown in FIG.
  • the same components as those in the first embodiment are denoted by the same reference numerals.
  • a first insulating protective film 20 made of SiO 2 is formed on the transparent conductive film 10, and a reflective film 50 made of Al is formed on the first insulating protective film 20.
  • a second insulating protective film 21 made of SiO 2 is formed on the reflective film 50, the exposed first insulating protective film 20, and the upper surface of the element 2. That is, the 1st insulating protective film 20 and the 2nd insulating protective film 21 are united, and the reflective film 50 exists in the inside.
  • a p bump electrode 70 is bonded to the p pad electrode 40, and an n bump electrode 60 is bonded to the n electrode 30.
  • the electrode forming portion 16 of the n-type contact layer 104 is exposed, and the exposed portion 5 of the very small width of the p-type contact layer 108 is formed at a portion corresponding to the step edge of the electrode forming portion 16.
  • the method of Example 1 can be used for etching when forming the transparent conductive film 10.
  • the layer structure of the semiconductor light emitting element is arbitrary.
  • a transparent conductive film is formed on a second semiconductor layer to form an electrode for the first semiconductor layer. Any method of manufacturing a light-emitting element can be applied as long as the step of etching is included.
  • the present invention can be used to improve the light emission efficiency of a semiconductor light emitting device.

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】発光効率と信頼性の向上 【解決手段】第２半導体層１０８上の全面に、透明導電膜１０を形成し、形成された透明導電膜の上に、フォトレジストを塗布し、第１半導体層１０４の電極形成部１６の上部のフォトレジストが除去される際に、除去される部分の輪郭部において、残されたフォトレジストの厚さが除去される部分に向かって次第に薄くなるようにフォトレジストを除去する。残されたフォトレジストをマスクとして、透明導電膜をウエットエッチングして、第２半導体層の一部を露出させる。残されたフォトレジスト及び透明導電膜をマスクとして、ドライエッチングして、第１半導体層の電極形成部を露出させる。残されたフォトレジストをマスクとして、透明導電膜のドライエッチングで露出した部分をウエットエッチングし、残されたフォトレジストを除去する。

Description

半導体発光素子の製造方法
　本発明は、同一面側に、ｎ電極と透明導電膜から成るｐ電極とを有する半導体発光素子の製造方法に関する。特に、III 族窒化物半導体発光素子に関するものである。
　例えば、従来のIII 族窒化物半導体発光素子においては、ｐ型層は低抵抗化処理を行ってもｎ型層より抵抗率が高いためにｐ型層内での面上の水平方向への電流の広がりが殆どなく、電極直下で発光するだけであるのでｐ型層の上面の広範囲に電極層を形成する必要がある。また、基板としてサファイア等の絶縁物を用いていることから、下層のｎ型層に対する電極を素子上面に形成する必要がある。このため、電極を形成するには、まずｎ電極形成領域となるｎ型層の一部を露出させるために、そのｎ型層の上方に存在するｐ型層や発光層等をエッチングにより除去し、その露出したｎ型層の上面に電極を形成し、次にｐ型層上面に透光性電極を形成する必要があった。
　このように、ｎ型層の露出、ｎ型層上のｎ電極の形成、ｐ型層上の透光性電極の形成と、多数回のフォトリソグラフィ、エッチング工程を必要としていた。また、ｎ型層の露出工程の後に、ｐ型層上に透光性電極を形成しているために、露出されたｎ型層とｐ型層との境界部に、正確に位置合せをして、ｐ型層の全面に窓の形成されたマスクを形成することは困難である。そのため、上記の境界部（段差のエッジ）から数μｍ程度後退したｐ型層上に、透光性電極を形成せざるを得なかった。このため、透光性電極が形成されていないｐ型層部分が存在するために、発光に寄与しない部分が存在し、発光効率を低下させていた。
　この課題を解決するために、下記特許文献１、２に開示の技術が存在する。特許文献１の技術では、ｐ型層上の全面に金属から成る透光性電極とＳｉＯ2 層とを形成した後、そのＳｉＯ2 層の上の全面にフォトレジストを塗布して、フォトリソグラフィによりｎ型層の露出すべき部分のＳｉＯ2 層をウエットエッチングしている。そして、残されたフォトレジストとＳｉＯ2 層をマスクとして、ｐ型層などの半導体層をドライエッチングしてｎ型層の一部を露出させ、ウエットエッチングによりＳｉＯ2 層を除去している。この工程によると、工程数が少なくなると共に、露出されたｎ型層とｐ型層との境界部まで透光性電極が形成されるために、発光効率を向上させることができる。しかしながら、ｎ型層を露出させる工程において、段差側面のｐｎ接合部分に、金属などの導電性原子が付着するため、素子の信頼性が低下していた。
　一方、特許文献２に開示の技術は、ｐ型層上の透明電極にＩＴＯを用いるものである。この技術では、ｐ型層上の全面にＩＴＯから成る透明電極を形成した後、その層の上の全面にフォトレジストを塗布して、フォトリソグラフィによりｎ型層の露出すべき部分のＩＴＯ膜をウエットエッチングしている。そして、残されたＩＴＯ膜とフォトレジストとをマスクとして、ｐ型層などの半導体層をドライエッチングしてｎ型層の一部を露出させている。また、エッチングされた段差におけるｐ型層のエッジ部分に電界がかかると、静電耐圧が減少する。これを防止するために、ｐ型層のエッジ部分に電界がかからないように、ＩＴＯ膜を、そのエッジ部分から３μｍ程度後退した位置に形成している。そのため、マスクを用いたＩＴＯ膜をウエットエッチングする際に、マスクのエッジ部分から後退した位置までＩＴＯ膜をアンダーカットエッチングしている。これにより、ｐ型層のエッジ部分から後退した位置にＩＴＯ膜のエッジが位置するようにして、段差のｐ型層のエッジ部分に電界が印加されないようにしている。
特開平１０－１７３２２９ 特開２００５－１９９４５
　ところが、この方法によると、フォトレジストのエッジ直下のＩＴＯ膜を、所定量だけ、アンダーカットエッチングするには、ウエットエッチングの時間を精密に管理する必要がある。アンダーカットの量が少ないと、上記の静電耐圧を低下させる原因となり、アンダーカットの量が多いと、ｐ型層上にＩＴＯ膜が形成されていない領域が大きくなるので、発光効率が低下するという問題がある。
　さらには、ＩＴＯ膜とその上のフォトレジストをマスクとして、ｐ型層などの半導体層を反応性ガスのプラズマを用いてドライエッチングしてｎ型層を露出させる場合に、ＩＴＯを構成するＩｎ、Ｓｎなどの導電性金属原子が、ｐｎ接合の側面に付着して、リーク電流の原因となるという問題があった。
　そこで、本発明の目的は、透明導電膜を電極とする発光素子において、製造工程の簡略化を図り、素子の発光効率を向上させ、素子の信頼性を向上させることである。
　第１の発明は、基板と、この基板上に形成された第１伝導型の第１半導体層と、第１伝導型とは異なる第２伝導型の第２半導体層と、第２半導体層の上に形成された透明導電膜から成る第２電極と、第２半導体層側からエッチングして、第１半導体層の電極形成部を露出させ、この電極形成部に第１電極を形成する半導体発光素子の製造方法において、第２半導体層上の全面に、透明導電膜を形成し、形成された透明導電膜の上に、フォトレジストを塗布し、第１半導体層の電極形成部の上部のフォトレジストが除去される際に、除去される部分の輪郭部において、残されたフォトレジストの厚さが除去される部分に向かって次第に薄くなるようにフォトレジストを除去し、残されたフォトレジストをマスクとして、透明導電膜をウエットエッチングして、第２半導体層の一部を露出させ、残されたフォトレジスト及び透明導電膜をマスクとして、ドライエッチングして、第１半導体層の電極形成部を露出させ、残されたフォトレジストをマスクとして、透明導電膜のドライエッチングで露出した部分をウエットエッチングし、残されたフォトレジストを除去することを特徴とする半導体発光素子の製造方法である。
　ここで、発光素子は、透明導電膜を通して光を外部に出力させるフェースアップのワイヤボンディング型の発光素子に用いることができる。また、発光素子は、透光性基板を用いて、透光性基板を上にして半導体層側をリードフレームに接合するいわゆるフェースダウンで用い、透光性基板の側から光を出力させるフリップチップ型の半導体発光素子であっても良い。フリップチップ型の場合には、透明導電膜の上に直接、又は、絶縁膜を介在させて反射膜を形成する素子に、本発明を用いることができる。半導体の材料としては任意であるが、本発明は、特に、III 族窒化物半導体を各層に用いる場合に有効である。透明導電膜が形成される第２半導体層としては、ｐ型半導体でもｎ型半導体でもいずれでも良い。しかし、ｎ型半導体よりも比抵抗の大きいｐ型半導体に、透明導電膜を用いるのが一般的である。したがって、本発明において、一般的には、第１伝導型はｎ型、第２伝導型はｐ型、第１半導体層はｎ型半導体層、第２半導体層は、ｐ型半導体層である。しかし、以下の理由により、第１伝導型はｐ型、第２伝導型はｎ型、第１半導体層はｐ型半導体層、第２半導体層はｎ型半導体層とすることも可能である。
　基板から最も離れた最上層がIII 族窒化物半導体の場合には、ｐ型化処理の関係で、通常、ｐ型半導体となるが、製造技術の進化により最上層がｎ型半導体になる場合もあるし、ＬＬＯ法により製造される発光素子は、支持基板と最も離れた層がｎ型半導体層となるので、透明導電膜が形成される第２半導体層は、いずれの伝導型であっても本発明は適用可能である。
　また、第１半導体層の電極形成部の上部のフォトレジストが除去される際に、除去される輪郭部において、残されたフォトレジストの厚さが、除去される部分に向かって次第に薄くなるようにフォトレジストを形成することは、フォトレジストの露光量分布を制御することにより、現像後のフォトレジストの厚さを制御することで、実現することができる。例えば、フォトレジストの露光部分が現像時に除去される場合には、フォトレジストを除去する部分と残す部分との境界である輪郭部において、残す側に向けて露光量を徐々に減少させることにより実現することができる。残されたフォトレジストマスクにおいて、除去された領域に向かって、厚さが次第に薄くなり、傾斜した面（以下、この部分を「傾斜部」という）が、輪郭部に形成される。
　半導体層には、III 族窒化物半導体を用いることができる。III 族窒化物半導体とは、一般式Ａｌx Ｇａy Ｉｎz Ｎ（ｘ＋ｙ＋ｚ＝１、０≦ｘ、ｙ、ｚ≦１）で表される半導体であり、Ａｌ、Ｇａ、Ｉｎの一部を他の第３Ｂ族元素（第１３族元素）であるＢやＴｌで置換したもの、Ｎの一部を他の第５Ｂ族元素（第１５族元素）であるＰ、Ａｓ、Ｓｂ、Ｂｉで置換したものをも含むものとする。より一般的には、Ｇａを少なくとも含むＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮを示す。ｎ型不純物としてはＳｉ、ｐ型不純物としてはＭｇが通常用いられる。
　第２半導体層の上全面に、透明導電膜を形成し、その膜の上全面にフォトレジストを塗布した後に、フォトリソグラフィにより、第１半導体層の電極形成部に該当する部分のフォトレジストが除去される。そして、残されたフォトレジストをマスクとして、透明導電膜がウエットエッチングされる。その後に、透明導電膜とフォトレジストをマスクとして、第１半導体層を露出させるドライエッチングが行われる。したがって、第１半導体層を露出させる工程と、第２半導体層の上に透明導電膜とを形成する工程を、１回のフォトリソグラフィにより実施でき、製造工程が簡略化される。
　また、第１半導体層の電極形成部を形成した後に、透明導電膜を形成することはないために、マスク形成時の位置合せがなく、製造が簡単となると共に、第２半導体層の全面に、透明導電膜を形成することができるので、発光効率を向上させることができる。また、第２半導体層の全面に、透明導電膜を形成していることから、流れる電流路の断面積が拡大することから抵抗が低下して、駆動電圧も低下することができる。また、フォトレジストは、除去される部分との境界部で、厚さが減少する傾斜部を有している。この傾斜部のうち厚さの薄い所定の部分は、第１半導体層を露出するドライエッチングの工程において、エッチングされて、消滅する。そして、除去された部分に透明導電膜が露出する。透明導電膜は、ドライエッチングにおいて、半導体層よりも高い耐性を有しているので、エッチングされ難く残る。エッチングされたとしても、上部にフォトレジストの傾斜部が存在するので、透明導電膜のエッチング開始が遅れる結果、透明導電膜の全厚さはエッチングされない。そのように、フォトレジストの厚さ、透明導電膜の厚さが決定される。エッチングその後、露出した透明導電膜が、そのフォトレジストをマスクとしてウエットエッチングされるので、フォトレジストの傾斜部のうちの薄い所定領域に相当する部分がエッチングされることになる。その結果、透明導電膜のエッジは、第１半導体層の電極形成部の輪郭部から傾斜部のうちの上記の所定領域部分だけ後退することになる。そして、この後退位置は、フォトレジストの傾斜部の幅や角度で制御できるので、この後退位置を極めて正確に極微小量とすることができる。この結果、第２半導体層のほぼ全面に透明導電膜を形成することができるので、発光素子の発光効率を向上させることができる。
　さらに、第１半導体層を露出するドライエッチングの後に、透明導電膜がウエットエッチングされる工程があるので、ドライエッチングの工程において形成された段差の側面のｐｎ接合部に、導電性金属原子が付着しても、このウエットエッチングの工程で除去されるので、素子の信頼性が向上する。
本発明の具体的な実施例にかかる発光素子の断面図。 同実施例の発光素子の平面図。 同実施例の発光素子の製法を示す発光素子の断面図。 同実施例の発光素子の製法を示す発光素子の断面図。 同実施例の発光素子の製法を示す発光素子の断面図。 同実施例の発光素子の製法を示す発光素子の断面図。 同実施例の発光素子の製法を示す発光素子の断面図。 本発明の他の実施例にかかる発光素子の断面図。
　本発明を実施するための形態について説明する。
　基板としては、絶縁性基板、導電性基板、不透光性基板、透光性基板など、任意の基板を用いることができる。たとえば、サファイア（Ａｌ2Ｏ3）、炭化硅素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、リン化ガリウム（ＧａＰ）、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、酸化マンガン（ＭｎＯ）、一般式Ａｌx Ｇａy Ｉｎ1-x-y Ｎで表される４元、３元、２元の半導体、ＡｌＮ、セラミックス、などを用いることができる。
　透明導電膜としては、金属酸化物などの導電性酸化膜が挙げられるが、代表的には、インジウム錫酸化物（ＩＴＯ）や酸化亜鉛（ＺｎＯ）を用いるのが良い。その他、ＺｎＯにＡｌ2 Ｏ3 やＧａ2 Ｏ3 など３価のイオンとなる元素を数％添加した材料（ＡＺＯ、ＧＺＯ）、フッ素ドープが酸化亜鉛（ＦＴＯ）、酸化インジウムと酸化亜鉛の複合体、ニオブ添加二酸化チタンＴｉ1-x ＮｂX Ｏ2 （ＴＮＯ）、その他、酸化亜鉛系、酸化インジウム系、酸化スズ系、カドミウム系（ＣＴＯ）などの透明導電膜を用いることができる。これらの材料は、ウエットエッチングされ易く、塩素、フッ素などを用いたドライエッチングのエッチング速度がIII 族窒化物半導体に比べて遅い。ウエットエッチングの材料は、透明導電膜をエッチングできれば、任意である。また、ドライエッチングも、III 族窒化物半導体がエッチングできるものであれば任意であり、塩素、フッ素などのプラズマエッチングを用いることができる。第１電極、第２電極の材料は任意ではあるが、金、金とチタンの多層膜、又は、金とチタンの合金、タングステン（Ｗ）、チタン（Ｔｉ）、金（Ａｕ）の多層膜等、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）等を用いることができる。
　透明導電膜の形成方法は、スパッタ、真空蒸着などを用いることができ、特に限定されないが、電子線による真空蒸着で形成するのが望ましい。なお、発光層を構成する単一量子井戸構造や多重量子井戸構造は、少なくともインジウム（Ｉｎ）を含むIII族窒化物系化合物半導体Ａｌy Ｇａ1-y-z Ｉｎz Ｎ（０≦ｙ＜１，０＜ｚ≦１）から成る井戸層を含むものが望ましい。発光層の構成は、例えばドープされた、又はアンドープのＧａ1-zＩｎzＮ（０＜ｚ≦１）から成る井戸層と、当該井戸層よりもバンドギャップが大きい任意の組成のIII族窒化物系化合物半導体ＡｌＧａＩｎＮから成る障壁層が挙げられる。好ましい例としてはアンドープのＧａ1-zＩｎzＮ（０＜ｚ≦１）の井戸層とアンドープのＧａＮから成る障壁層である。ここでドープは、ドーパントを意図的に原料ガスに含ませて目的とする層に添加していることを意味し、アンドープは、原料ガスにドーパントを含ませないで、意図的にドーパントを添加しないものを意味する。したがって、アンドープは、近接の層から拡散して自然にドーピングされている場合をも含む。
　III 族窒化物半導体層を結晶成長させる方法としては、分子線気相成長法（ＭＢＥ）、有機金属気相成長法（ＭＯＶＰＥ）、ハイドライド気相成長法（ＨＶＰＥ）、液相成長法等が有効である。半導体発光素子を構成する各層のIII－Ｖ族窒化物半導体は、少なくともＡｌxＧａyＩｎＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）にて表される２元系、３元系若しくは４元系の半導体から成るIII－Ｖ族窒化物系化合物半導体で形成することができる。また、これらのIII族元素の一部は、ボロン（Ｂ）、タリウム（Ｔｌ）で置き換えても良く、窒素（Ｎ）の一部をリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）で置き換えても良い。
　更に、これらの半導体を用いてｎ型の層を形成する場合には、ｎ型不純物として、ＳｉＧｅ、Ｓｅ、Ｔｅ、Ｃ等を添加し、ｐ型の層を形成する場合には、ｐ型不純物としては、、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等を添加することができる。
　図１は、本実施例１の半導体発光素子１を示す断面図であり、図２はその平面図である。厚さ１００μｍのサファイヤ基板１０１の上には窒化アルミニウム（ＡｌＮ）から成る膜厚約２０ｎｍのバッファ層１０２が設けられ、その上にシリコン（Ｓｉ）ドープのＧａＮから成る膜厚約８．０μｍの高キャリア濃度ｎ+層であるｎ型コンタクト層１０４（第１半導体層）が形成されている。このｎ型コンタクト層１０４の電子濃度は５×１０18／ｃｍ3である。この層の電子濃度は、高い程、望ましいが、２×１０19／ｃｍ3まで、増加可能である。そして、ｎ型コンタクト層１０４の上にＩｎ0.03Ｇａ0.97Ｎからなる歪み緩和層１０５が２００ｎｍの厚さに形成されている。そして、その歪み緩和層１０５の上に、膜厚２０ｎｍのノンドープのＧａＮと膜厚３ｎｍのノンドープのＧａ0.8Ｉｎ0.2Ｎからなる３周期分積層した多重量子井戸構造（ＭＱＷ）の発光層１０６が形成されている。発光層１０６の上にはマグネシウム（Ｍｇ）ドープのＡｌ0.15Ｇａ0.85Ｎから成る膜厚約６０ｎｍのクラッド層に相当するｐ型層１０７が形成されている。さらに、ｐ型層１０７の上にはマグネシウム（Ｍｇ）ドープのＧａＮから成る膜厚約１３０ｎｍのｐ型コンタクト層１０８（第２半導体層）が形成されている。
　また、ｐ型コンタクト層１０８の上にはＭＯＣＶＤ法により形成されたＩＴＯから成る透明導電膜１０が形成されている。ｐ型コンタクト層１０８の平面上周辺部には、環状に幅３μｍの露出部５が形成されている。この露出部５の幅は、発光効率から言えば、狭い程望ましいが、段差の側壁におけるｐｎ接合の短絡の防止を考慮すると、最低、１μｍ設けるのが望ましい。６μｍを越えると発光効率が低下するので、６μｍ以下が望ましい。その透明導電膜１０の上には、ＳｉＯ2 から成る絶縁性保護膜２０が形成されている。透明導電膜１０の厚さは、０．５μｍ、絶縁性保護膜２０は、厚さ、２００ｎｍである。絶縁性保護膜２０に開けられた窓に形成されたｐパッド電極４０は、厚さ０．０１μｍのチタン（Ｔｉ）と、厚さ０．５μｍの金（Ａｕ）との２重構造で構成されている。また、ｐ電極パッド４０は、ＴｉとＡｕの合金で構成されていても良い。
　一方、ｐ型コンタクト層１０８からエッチングして、露出したｎ型コンタクト層１０４上には、ｎ電極３０が形成されている。ｎ電極３０は２重構造をしており、膜厚約１８ｎｍのバナジウム（Ｖ）層３１と、膜厚約１．８μｍのアルミニウム（Ａｌ）層３２とをｎ型コンタクト層１０４の一部露出された部分である電極形成部１６に、順次積層させることにより構成されている。
　次に、本実施例に係る半導体発光素子の製法について説明する。まず、サファイア基板１０１上に、ＭＯＣＶＤ法により、４００℃において、窒化アルミニウム（ＡｌＮ）の低温成長によるバッファ層１０２が形成される。次に、それぞれのIII 族窒化物半導体のエピタキシャル成長の最適温度に調整しつつ、ＭＯＣＶＤ法によってIII 族窒化物半導体からなるｎ型コンタクト層１０４、歪み緩和層１０５、発光層１０６、ｐ型層１０７、ｐ型コンタクト層１０８を順に積層させた。ＭＯＣＶＤ法において用いる原料ガスは、窒素源として、アンモニア（ＮＨ3 ）、Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ）、Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ）、Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ）、ｎ型ドーピングガスとして、シラン（ＳｉＨ4 ）、ｐ型ドーピングガスとしてシクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）、キャリアガスとしてＨ2 またはＮ2 である。
　以上の半導体層のエピタキシャル成長については、良く知られた方法である。図３に示すように、ｐ型コンタクト層１０８の上の全面に、ＩＴＯを、厚さ０．５μｍで、一様に堆積させて透明導電膜１２を形成した。次に、その透明導電膜１２の上の全面に、厚さ４μｍに、フォトレジスト１３を塗布した。その後、そのフォトレジスト１３を露光した。この時、図３に示すように、フォトレジスト１３を除去する境界部１４において、残す領域に向けて、露光強度が低下する方向に傾斜するように露光させた。例えば、プロキシミティー露光法を用い、フォトマスクとウエハとの間隔（プロキシミティーギャップ）を変化させることにより、又は、プロキシミティーギャップを一定にして、露光強度を変化させることにより、露光強度の傾斜の程度を制御することができる。次に、このフォトレジスト１３を現像して、露光部８０を除去して、図４に示すように傾斜部１５を境界部１４に有したフォトレジスト１３を形成した。除去された部分がｎ型コンタクト層１０４を露出する部分に対応する。
　次に、この状態で、ウエットエッチングをした。その結果、図５に示すように、フォトレジスト１３に覆われていない部分の透明導電膜１２が除去された。次に、残された透明導電膜１２とフォトレジスト１３の２重層をマスクとして、塩素プラズマによりドライエッチングを行った。この結果、図６に示すように、ｎ型コンタクト層１０４が露出して、電極形成部１６が形成された。この時、フォトレジスト１３の厚さは全体的に薄くなり、傾斜部１５は薄いために、傾斜部１５の所定幅の部分１９は、エッチングにより除去されて、下層の透明導電膜１２の一部１７が露出した。この部分１９の下の透明導電膜１２は、エッチングが終了する時刻において、完全には除去されない。フォトレジスト１３と透明導電膜１２の厚さは、この状態が実現する厚さに設計さている。次に、図７に示すように、この状態で、残されたフォトレジスト１３をマスクとして、透明導電膜１２の露出部１７をウエットエッチングした。残された部分が、図１に示す半導体発光素子１の透明導電膜１０となる。この時、段差の側面１８のｐｎ接合に付着しているＩＴＯの構成元素であるＩｎ、Ｓｎなどが、排除された。
　この後、最表面上に一様にフォトレジストの塗布し、露光現像により、透明導電膜１０上のｐパッド電極４０の形成領域に窓を形成して、厚さ０．０１μｍにＴｉと、厚さ０．５μｍにＡｕを堆積して、フォトレジストをリフトオフして、ｐパッド電極４０を形成した。その後、同様に、最表面上に一様にフォトレジストの塗布し、露光現像により、ｎ型コンタクト層１０４の電極形成部１６に対応する部分に窓を開けて、厚さ１８ｎｍにＶと、厚さ１．８μｍにＡｌを堆積して、ｎ電極３０を形成した。その後、最表面上に一様にＳｉＯ2 を２００ｎｍの厚さに堆積して、さらに面上に一様に、フォトレジストを塗布し、露光現像により、所定領域に窓を開けて、フッ素系のエッチングガスによりドライエッチングを行い、その後、レジストを除去して、絶縁性保護膜２０を形成した。
　本発明は、図８に示す、フリップチップ型の半導体発光素子２を形成する場合にも用いることができる。実施例１と同一の構成部分には、同一の符号が付されている。透明導電膜１０の上に、ＳｉＯ2 から成る第１絶縁性保護膜２０が形成されており、その第１絶縁性保護膜２０の上に、Ａｌから成る反射膜５０が形成されている。そして、反射膜５０、露出している第１絶縁性保護膜２０の上及び素子２の上面に、ＳｉＯ2 から成る第２絶縁性保護膜２１が形成されている。すなわち、第１絶縁性保護膜２０と第２絶縁性保護膜２１は一体となり、その内部に反射膜５０が存在している。また、ｐパッド電極４０には、ｐバンプ電極７０が、ｎ電極３０には、ｎバンプ電極６０が接合している。このような半導体発光素子２において、ｎ型コンタクト層１０４の電極形成部１６を露出させて、電極形成部１６の段差のエッジに当たる部分に、ｐ型コンタクト層１０８の極微小幅の露出部５を形成して、透明導電膜１０を形成する形成する時のエッチングに実施例１の方法を用いることができる。
　上記の全実施例において、半導体発光素子の層構成については任意である。本発明は、ｎ電極とｐ電極とを、同一面側に形成した素子において、透明導電膜を第２半導体層の上に形成して、第１半導体層に対する電極を形成する場合において、半導体層のエッチングする工程を有すれば、どのような発光素子の製法にも適用できる。
　本発明は、半導体発光素子の発光効率の向上に用いることができる。
　　　１…発光素子
　　　５…露出部
　　１０…透明導電膜
　　１５…傾斜部
　　２０…絶縁性保護膜
　　４０…ｐパッド電極
　１０１…サファイア基板
　１０２…バッファ層
　１０４…ｎ型コンタクト層
　１０５…歪み緩和層
　１０６…発光層
　１０７…ｐ型クラッド層
　１０８…ｐ型コンタクト層
　３０…ｎ電極

Claims (3)

  1. 　基板と、この基板上に形成された第１伝導型の第１半導体層と、第１伝導型とは異なる第２伝導型の第２半導体層と、第２半導体層の上に形成された透明導電膜から成る第２電極と、前記第２半導体層側からエッチングして、前記第１半導体層の電極形成部を露出させ、この電極形成部に第１電極を形成する半導体発光素子の製造方法において、
    　前記第２半導体層上の全面に、前記透明導電膜を形成し、
    　形成された前記透明導電膜の上に、フォトレジストを塗布し、
    　前記第１半導体層の前記電極形成部の上部のフォトレジストが除去される際に、除去される部分の輪郭部において、残されたフォトレジストの厚さが除去される部分に向かって次第に薄くなるようにフォトレジストを除去し、
    　残されたフォトレジストをマスクとして、前記透明導電膜をウエットエッチングして、前記第２半導体層の一部を露出させ、
    　残された前記フォトレジスト及び前記透明導電膜をマスクとして、ドライエッチングして、前記第１半導体層の前記電極形成部を露出させ、
    　残された前記フォトレジストをマスクとして、前記透明導電膜の前記ドライエッチングで露出した部分をウエットエッチングし、
    　残されたフォトレジストを除去する
    　ことを特徴とする半導体発光素子の製造方法。
  2. 　前記輪郭部におけるフォトレジストの厚さは、露光量分布を制御することにより、現像後のフォトレジストの厚さを、除去される部分に向かって次第に薄くなるように制御されることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 　前記第１半導体層は、ｎ型のIII 族窒化物半導体から成り、前記第２半導体層は、ｐ型のIII 族窒化物半導体から成ることを特徴とする請求項１又は請求項２に記載の半導体発光素子の製造方法。
PCT/JP2011/001472 2010-03-23 2011-03-14 半導体発光素子の製造方法 Ceased WO2011118149A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/636,392 US8936950B2 (en) 2010-03-23 2011-03-14 Method for manufacturing semiconductor light-emitting device
CN201180014812.6A CN102812566B (zh) 2010-03-23 2011-03-14 半导体发光元件制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-066087 2010-03-23
JP2010066087A JP5195798B2 (ja) 2010-03-23 2010-03-23 半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
WO2011118149A1 true WO2011118149A1 (ja) 2011-09-29

Family

ID=44672730

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/001472 Ceased WO2011118149A1 (ja) 2010-03-23 2011-03-14 半導体発光素子の製造方法

Country Status (5)

Country Link
US (1) US8936950B2 (ja)
JP (1) JP5195798B2 (ja)
CN (1) CN102812566B (ja)
TW (1) TWI420698B (ja)
WO (1) WO2011118149A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2744931A4 (en) * 2011-08-18 2015-01-21 Affinity Biosciences Pty Ltd SOLUBLE POLYPEPTIDE

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101883842B1 (ko) 2011-12-26 2018-08-01 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
WO2014014298A1 (ko) 2012-07-18 2014-01-23 주식회사 세미콘라이트 반도체 발광소자의 제조 방법
EP2782148B1 (en) 2012-07-18 2020-05-06 Semicon Light Co. Ltd. Semiconductor light-emitting device
CN108493308A (zh) 2012-07-18 2018-09-04 世迈克琉明有限公司 半导体发光器件
DE102013107971A1 (de) * 2013-07-25 2015-01-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Halbleiterbauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
TW201513397A (zh) * 2013-09-26 2015-04-01 Lextar Electronics Corp 發光二極體之製造方法
DE102014107555A1 (de) * 2014-05-28 2015-12-03 Osram Opto Semiconductors Gmbh Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement
CN104659169A (zh) * 2015-02-15 2015-05-27 映瑞光电科技(上海)有限公司 一种简易倒装led及其制作方法
CN106410007B (zh) * 2016-09-22 2019-07-19 佛山市国星半导体技术有限公司 一种双层电极led芯片及其制作方法
CN108511574A (zh) * 2017-02-28 2018-09-07 山东浪潮华光光电子股份有限公司 一种GaN基发光二极管芯片的制备方法
CN111063771A (zh) * 2020-01-06 2020-04-24 江西圆融光电科技有限公司 Led芯片的制备方法及led芯片
CN116417546A (zh) * 2021-12-31 2023-07-11 厦门市三安光电科技有限公司 微发光二极管及其制备方法、发光装置
JP2024039386A (ja) 2022-09-09 2024-03-22 日亜化学工業株式会社 発光素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130701A (ja) * 1993-11-05 1995-05-19 Fuji Electric Co Ltd 透明導電膜のパターニング方法
JP2001185758A (ja) * 2000-10-25 2001-07-06 Toyoda Gosei Co Ltd ３族窒化物化合物半導体発光素子
JP2005268725A (ja) * 2004-03-22 2005-09-29 Sony Corp 半導体素子およびその製造方法
JP2006049829A (ja) * 2004-06-29 2006-02-16 Fuji Xerox Co Ltd 表面発光型半導体レーザおよびその製造方法
JP2006339384A (ja) * 2005-06-01 2006-12-14 Kyocera Corp 発光素子およびその製造方法ならびにその発光素子を用いた照明装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173229A (ja) 1996-12-09 1998-06-26 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子の製造方法
TW595014B (en) * 2002-12-05 2004-06-21 Inst Nuclear Energy Res Aec Manufacturing method of LED
KR100593886B1 (ko) 2003-06-24 2006-07-03 삼성전기주식회사 질화갈륨계 반도체 발광소자의 제조방법
US7033949B2 (en) * 2003-12-29 2006-04-25 Formosa Epitaxy Incorporation Structure and manufacturing method for nitride-based light-emitting diodes
US7352787B2 (en) * 2004-06-29 2008-04-01 Fuji Xerox Co., Ltd. Vertical cavity surface emitting laser diode and process for producing the same
TWI250671B (en) * 2005-03-01 2006-03-01 Epitech Technology Corp Method for manufacturing light-emitting diode
KR100652864B1 (ko) * 2005-12-16 2006-12-04 서울옵토디바이스주식회사 개선된 투명전극 구조체를 갖는 교류용 발광 다이오드
TWI355096B (en) * 2006-12-29 2011-12-21 Epistar Corp Light-emitting diode structure and method for manu
KR100980649B1 (ko) * 2008-05-20 2010-09-08 고려대학교 산학협력단 굴곡이 형성된 반사층을 포함하는 발광소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130701A (ja) * 1993-11-05 1995-05-19 Fuji Electric Co Ltd 透明導電膜のパターニング方法
JP2001185758A (ja) * 2000-10-25 2001-07-06 Toyoda Gosei Co Ltd ３族窒化物化合物半導体発光素子
JP2005268725A (ja) * 2004-03-22 2005-09-29 Sony Corp 半導体素子およびその製造方法
JP2006049829A (ja) * 2004-06-29 2006-02-16 Fuji Xerox Co Ltd 表面発光型半導体レーザおよびその製造方法
JP2006339384A (ja) * 2005-06-01 2006-12-14 Kyocera Corp 発光素子およびその製造方法ならびにその発光素子を用いた照明装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2744931A4 (en) * 2011-08-18 2015-01-21 Affinity Biosciences Pty Ltd SOLUBLE POLYPEPTIDE
US10087261B2 (en) 2011-08-18 2018-10-02 Affinity Biosciences Pty Ltd Soluble polypeptides

Also Published As

Publication number Publication date
US20130011953A1 (en) 2013-01-10
CN102812566A (zh) 2012-12-05
TWI420698B (zh) 2013-12-21
TW201205857A (en) 2012-02-01
JP2011199122A (ja) 2011-10-06
JP5195798B2 (ja) 2013-05-15
CN102812566B (zh) 2015-05-06
US8936950B2 (en) 2015-01-20

Similar Documents

Publication Publication Date Title
JP5195798B2 (ja) 半導体発光素子の製造方法
JP4123828B2 (ja) 半導体発光素子
CN102201515B (zh) 半导体发光器件
CN113875030B (zh) 包括钝化层的发光二极管前体
KR101537330B1 (ko) 질화물 반도체 발광 소자 제조 방법
JP2005277374A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
KR100833313B1 (ko) 질화갈륨계 발광다이오드 소자 및 그의 제조방법
JP2008294188A (ja) 半導体発光素子及びその製造方法
JP4699258B2 (ja) フリップチップ発光ダイオード及びその製造方法
KR100609118B1 (ko) 플립 칩 발광다이오드 및 그 제조방법
CN111403565A (zh) 发光二极管及其制作方法
JP5353809B2 (ja) 半導体発光素子及び発光装置
JP4292925B2 (ja) Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP4853198B2 (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
KR20110139909A (ko) 질화물 반도체 발광소자의 제조방법 및 이에 의해 제조된 질화물 반도체 발광소자
WO2010038740A1 (ja) 半導体発光素子の製造方法
JP5900400B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
KR100738399B1 (ko) 질화물 반도체 발광소자
JP5434343B2 (ja) Ｉｔｏ電極の形成方法、半導体素子のｉｔｏ電極及びｉｔｏ電極を備えた半導体素子
JP2011159801A (ja) 半導体発光素子及びその製造方法、並びにランプ
US8541772B2 (en) Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device
KR20090112854A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
JP2004356442A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
CN107078189A (zh) 半导体发光组件
KR20090115830A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180014812.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11758961

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13636392

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11758961

Country of ref document: EP

Kind code of ref document: A1