WO2011105050A1 - 多層配線基板、及び多層配線基板の製造方法 - Google Patents

多層配線基板、及び多層配線基板の製造方法 Download PDF

Info

Publication number
WO2011105050A1
WO2011105050A1 PCT/JP2011/000985 JP2011000985W WO2011105050A1 WO 2011105050 A1 WO2011105050 A1 WO 2011105050A1 JP 2011000985 W JP2011000985 W JP 2011000985W WO 2011105050 A1 WO2011105050 A1 WO 2011105050A1
Authority
WO
WIPO (PCT)
Prior art keywords
particles
multilayer wiring
wiring board
metal region
metal
Prior art date
Application number
PCT/JP2011/000985
Other languages
English (en)
French (fr)
Inventor
剛司 檜森
昌吾 平井
裕之 石富
悟 留河
豊 中山
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US13/143,490 priority Critical patent/US8604350B2/en
Priority to CN201180000642.6A priority patent/CN102265718B/zh
Priority to EP11728763A priority patent/EP2381752A4/en
Publication of WO2011105050A1 publication Critical patent/WO2011105050A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Definitions

  • the present invention relates to a multilayer wiring board provided with via hole conductors for interlayer connection between two wirings formed three-dimensionally on an insulating resin layer. Specifically, the present invention relates to an improvement in a via hole conductor for interlayer connection of multilayer wiring.
  • a multilayer wiring board obtained by interlayer connection between two wirings three-dimensionally formed on an insulating resin layer is known.
  • a via-hole conductor is known which is formed by filling a hole formed in an insulating resin layer with a conductive paste.
  • a via-hole conductor in which metal particles containing copper (Cu) are filled instead of the conductive paste and these metal particles are fixed with an intermetallic compound is also known.
  • Patent Document 1 discloses a via-hole conductor having a matrix domain structure in which domains composed of a plurality of Cu particles are interspersed in a matrix of CuSn compounds.
  • Patent Document 2 discloses a sinterable composition used for forming a via-hole conductor, which includes a high-melting-point particle phase material containing Cu and a low-melting-point material selected from metals such as tin (Sn) or a tin alloy.
  • a sinterable composition used for forming a via-hole conductor which includes a high-melting-point particle phase material containing Cu and a low-melting-point material selected from metals such as tin (Sn) or a tin alloy.
  • tin tin
  • Such sinterable compositions are compositions that are sintered in the presence of a liquid phase or a transient liquid phase.
  • the conductive paste containing tin-bismuth (Sn—Bi) -based metal particles and copper particles is heated at a temperature equal to or higher than the melting point of the Sn—Bi-based metal particles, whereby the outer periphery of the copper particles is Discloses a via-hole conductor material in which an alloy layer having a solid phase temperature of 250 ° C. or higher is formed.
  • a via-hole conductor material has a high connection reliability since the interlayer connection is performed by joining the alloy layers having a solid phase temperature of 250 ° C. or higher, and the alloy layer does not melt even in a heat cycle test or a reflow resistance test. It is described that it can be obtained.
  • Patent Document 4 discloses a multilayer wiring board having via-hole conductors containing copper and tin in a proportion of 80 to 97% by weight and bismuth in a proportion of 3 to 20% by weight.
  • JP 2000-49460 A Japanese Patent Laid-Open No. 10-7933 JP 2002-94242 A JP 2002-290052 A
  • FIG. 21 is a schematic cross-sectional view of a connection portion between the wiring 1 and the via-hole conductor 2 of the multilayer wiring board disclosed in Patent Document 1.
  • the via-hole conductor 2 is in contact with the wiring 1 formed on the surface of the multilayer wiring board.
  • the via-hole conductor 2 includes a matrix containing an intermetallic compound 4 such as Cu 3 Sn or Cu 6 Sn 5 and a copper-containing powder 3 scattered as domains in the matrix containing the intermetallic compound 4.
  • the matrix domain structure is formed by setting the weight ratio represented by Sn / (Cu + Sn) in the range of 0.25 to 0.75.
  • such a via-hole conductor 2 has a problem that voids and cracks (5 in FIG. 21) are likely to occur in the thermal shock test.
  • Such voids and cracks are caused, for example, when the via-hole conductor 2 receives heat in a thermal shock test or a reflow process, Cu diffuses into the Sn—Bi-based metal particles and CuSn such as Cu 3 Sn, Cu 6 Sn 5, etc. It corresponds to a crack caused by the formation of a compound.
  • such voids include Cu 3 Sn, which is an intermetallic compound of Cu and Sn contained in a Cu—Sn diffusion junction formed at the interface between Cu and Sn. This is also caused by the fact that internal stress is generated in the via-hole conductor 2 by changing to Cu 6 Sn 5 by heating.
  • the sinterable composition disclosed in Patent Document 2 is sintered in the presence or absence of a transient liquid phase, which occurs during, for example, a hot press for laminating a prepreg. It is a composition. Since such a sinterable composition contains Cu, Sn, and lead (Pb), it has been difficult to cope with the Pb-free requirement that is required from the market. In addition, since such a sinterable composition has a high temperature at 180 ° C. to 325 ° C. at the time of hot pressing, an insulating resin layer (glass epoxy resin) obtained by impregnating a general glass fiber with an epoxy resin. It was difficult to apply to a layer).
  • a transient liquid phase which occurs during, for example, a hot press for laminating a prepreg. It is a composition. Since such a sinterable composition contains Cu, Sn, and lead (Pb), it has been difficult to cope with the Pb-free requirement that is required from the market. In addition, since such a s
  • the resistance value of the alloy layer formed on the surface layer of the Cu particles is high. Therefore, it becomes a high resistance value compared to a connection resistance value obtained only by contact between Cu particles or between Ag particles like a general conductive paste containing Cu particles, silver (Ag) powder or the like. There was a problem.
  • the via hole conductor disclosed in Patent Document 4 also has a problem that the resistance value of the alloy layer formed on the surface layer of Cu particles is high and a sufficiently low resistance interlayer connection cannot be obtained, as will be described later. It was.
  • An object of the present invention is to provide a multilayer wiring board capable of meeting the Pb-free needs that are interlayer-connected by a low-resistance via-hole conductor having high connection reliability.
  • a multilayer wiring board includes at least one insulating resin layer, a first wiring disposed on the first surface of the insulating resin layer, and a second disposed on the second surface of the insulating resin layer.
  • a multilayer wiring board having a wiring and a via-hole conductor for electrically connecting a first wiring and a second wiring provided so as to penetrate the insulating resin layer, the via-hole conductor being a metal portion and a resin
  • a second metal region mainly composed of at least one metal selected from the group consisting of copper intermetallic compounds, and a third metal region mainly composed of bibismuth in contact with the second metal region, The surface contact portion is formed by the surface contact between the copper particles forming the combined body. It formed and, wherein at least a portion of the second metal region is in contact with the first metal
  • the manufacturing method of a multilayer wiring board includes a first step of covering the surface of the insulating resin sheet with a protective film, and forming a through hole by perforating the insulating resin sheet through the protective film.
  • a second step a third step of filling the through holes with via paste containing copper particles, tin-bismuth solder particles, and a thermosetting resin; and after the third step, by peeling off the protective film
  • a surface contact portion formed by pressing the metal foil onto the surface of the insulating resin sheet and compressing the via paste through the protrusion at a temperature lower than the melting point of the tin-bismuth solder particles to bring the copper particles into surface contact with each other.
  • a sixth step of forming a first metal region including a bonded body of copper particles and after the sixth step, the via paste is heated to a temperature equal to or higher than the melting point of the tin-bismuth solder particles, so that at least a portion of the first metal region is formed.
  • a second metal region mainly composed of at least one metal selected from the group consisting of tin, a tin-copper alloy, and a tin-copper intermetallic compound, and bismuth in contact with the second metal region.
  • a seventh step of generating a third metal region containing as a main component and
  • at least a part of the surface of the bonded body of copper particles is mainly composed of at least one selected from the group consisting of tin, tin-copper alloy, and tin-copper intermetallic compound, which is harder than copper particles.
  • the bonded body of copper particles is reinforced by the contact of the second metal region. Thereby, the reliability of electrical connection is improved.
  • FIG. 1A is a schematic cross-sectional view of a multilayer wiring board 11 in the first embodiment.
  • FIG. 1B is an enlarged schematic cross-sectional view of the vicinity of the via-hole conductor 14 in FIG. 1A.
  • FIG. 2 is an explanatory diagram for explaining that the copper particle combined body 17 a formed by the surface contact of a large number of copper particles 7 in the first embodiment becomes a conduction path 23 between the wirings 12.
  • FIG. 3 is a schematic cross-sectional view for explaining a via-hole conductor when Cu / Sn is smaller than 1.59.
  • FIG. 4A is a schematic cross-sectional view for explaining one step of the method for manufacturing the multilayer wiring board 11 in the first embodiment.
  • FIG. 4A is a schematic cross-sectional view for explaining one step of the method for manufacturing the multilayer wiring board 11 in the first embodiment.
  • FIG. 4B is a schematic cross-sectional view for explaining a step subsequent to FIG. 4A in the method for manufacturing the multilayer wiring board 11.
  • FIG. 4C is a schematic cross-sectional view for explaining a step subsequent to FIG. 4B in the method for manufacturing the multilayer wiring board 11.
  • FIG. 4D is a schematic cross-sectional view for explaining a step subsequent to FIG. 4C in the method for manufacturing the multilayer wiring board 11.
  • FIG. 5A is a schematic cross-sectional view for explaining a step subsequent to FIG. 4D in the method for manufacturing the multilayer wiring board 11.
  • FIG. 5B is a schematic cross-sectional view for explaining a step subsequent to FIG. 5A in the method for manufacturing the multilayer wiring board 11.
  • FIG. 5C is a schematic cross-sectional view for explaining a step subsequent to FIG. 5B in the method for manufacturing the multilayer wiring board 11.
  • FIG. 6A is a schematic cross-sectional view for explaining one process in multilayering a wiring board.
  • FIG. 6B is a schematic cross-sectional view for explaining one step subsequent to FIG. 6A when the wiring board is multilayered.
  • FIG. 6C is a schematic cross-sectional view for explaining one step subsequent to FIG. 6B when the wiring board is multilayered.
  • FIG. 7A is a schematic cross-sectional view showing a state in the vicinity of the through hole 27 of the resin sheet 25 filled with the via paste 28 in the first embodiment.
  • FIG. 7B is a schematic cross-sectional view showing a state when the via paste 28 filled in the through hole 27 of FIG. 7A is compressed in the embodiment.
  • FIG. 8A is a schematic cross-sectional view of the multilayer wiring board 111 in the second embodiment.
  • FIG. 8B is an enlarged schematic cross-sectional view of the vicinity of the via-hole conductor 14 in FIG. 8A.
  • FIG. 9A is a schematic cross-sectional view for explaining one step of the method for manufacturing the multilayer wiring board 111 in the second embodiment.
  • FIG. 9B is a schematic cross-sectional view for explaining a step subsequent to FIG. 9A in the method for manufacturing the multilayer wiring substrate 111.
  • FIG. 9C is a schematic cross-sectional view for explaining a step subsequent to FIG.
  • FIG. 9B in the method for manufacturing the multilayer wiring substrate 111.
  • FIG. 9D is a schematic cross-sectional view for explaining a step subsequent to FIG. 9C in the method for manufacturing the multilayer wiring substrate 111.
  • FIG. 10A is a schematic cross-sectional view for explaining a step subsequent to FIG. 9D in the method for manufacturing the multilayer wiring board 111.
  • FIG. 10B is a schematic cross-sectional view for explaining a step subsequent to FIG. 10A in the method for manufacturing the multilayer wiring board 111.
  • FIG. 10C is a schematic cross-sectional view for explaining a step subsequent to FIG. 10B in the method for manufacturing the multilayer wiring substrate 111.
  • FIG. 11A is a schematic cross-sectional view for explaining one process in multilayering a wiring board.
  • FIG. 11B is a schematic cross-sectional view for explaining a step subsequent to FIG. 11A when the wiring board is multilayered.
  • FIG. 11C is a schematic cross-sectional view for explaining one step subsequent to FIG. 11B when the wiring board is multilayered.
  • FIG. 12A is a schematic cross-sectional view showing a state in the vicinity of the through hole 27 of the prepreg 125 filled with the via paste 28 in the second embodiment.
  • FIG. 12B is a schematic cross-sectional view showing a state when the via paste 28 filled in the through hole in FIG. 12A is compressed in the second embodiment.
  • FIG. 13 is a graph showing a resistance value (1 via / m ⁇ ) with respect to the weight ratio of Cu / Sn in the via-hole conductor obtained in the example.
  • FIG. 14A shows an electron microscope (SEM) photograph of 3000 times the cross section of the via conductor of the multilayer wiring board obtained in the example.
  • FIG. 14B shows a trace view of the SEM photograph of FIG. 14A.
  • FIG. 15A shows an SEM photograph of 6000 times the cross section of the via-hole conductor of the multilayer wiring board obtained in the example.
  • FIG. 15B shows a trace view of the SEM photograph of FIG. 15A.
  • FIG. 16A shows an SEM photograph of a cross section of the via-hole conductor of the multilayer wiring board obtained in the example.
  • FIG. 16B shows a trace view of the SEM photograph of FIG. 15A.
  • FIG. 17A shows an image when mapping of the Cu element in the SEM image of FIG. 17A is performed.
  • FIG. 17A shows an image when mapping of the Cu element in the SEM image of FIG. 17A is performed.
  • FIG. 17B shows a trace view of the mapping image of FIG. 17A.
  • FIG. 18A shows an image when mapping of the Sn element of the SEM image of FIG. 17A is performed.
  • FIG. 18B shows a trace view of the mapping image of FIG. 18A.
  • FIG. 19A shows an image when the Bi element mapping of the SEM image of FIG. 16A is performed.
  • FIG. 19B shows a trace view of the mapping image of FIG. 19A.
  • FIG. 20 is a graph comparing resistance values of a via-hole conductor obtained from a conventionally known conductive paste of Patent Document 4 and a via-hole conductor according to the present invention.
  • FIG. 21 is a schematic cross-sectional view for explaining a cross section of a conventional via-hole conductor.
  • FIG. 1A is a schematic cross-sectional view of the multilayer wiring board 11 of the present embodiment.
  • FIG. 1B is an enlarged schematic cross-sectional view of the vicinity of the via-hole conductor 14 in the multilayer wiring board 11 of FIG. 1A.
  • a multilayer wiring board 11 includes a via hole in which a plurality of wirings 12 formed of a metal foil such as a copper foil are three-dimensionally formed on an insulating resin layer 13 and penetrate the insulating resin layer 13.
  • the conductor 14 is electrically connected to the interlayer.
  • FIG. 1B is an enlarged schematic cross-sectional view near the via-hole conductor 14.
  • 12 (12a, 12b) is a wiring
  • 13 is an insulating resin layer
  • 14 is a via-hole conductor.
  • the via-hole conductor 14 includes a metal portion 15 and a resin portion 16.
  • the insulating resin layer 13 is made of a laminated heat resistant resin sheet in which a cured resin layer 13b is laminated on both surfaces of the heat resistant resin sheet 13a.
  • the metal portion 15 is a first metal region 17 formed of Cu particles 7 and a first component mainly composed of at least one metal selected from the group consisting of tin, a tin-copper alloy, and a tin-copper intermetallic compound.
  • a two-metal region 18 and a third metal region 19 containing Bi as a main component are included. At least a part of the Cu particles 7 are contact-bonded via the surface contact portions 20 that are in direct surface contact with each other, thereby forming a bonded body 17a of copper particles in a portion indicated by a broken line.
  • the combined body 17a functions as a low-resistance conductive path that electrically connects the upper wiring 12a and the lower wiring 12b.
  • the average particle diameter of the Cu particles 7 is preferably 0.1 to 20 ⁇ m, more preferably 1 to 10 ⁇ m. If the average particle size of the Cu particles 7 is too small, the contact resistance tends to increase in the via-hole conductor 14, and the conduction resistance tends to increase. Also, particles with such a particle size tend to be expensive. On the other hand, if the average particle diameter of the Cu particles 7 is too large, it tends to be difficult to increase the filling rate when trying to form a via-hole conductor 14 having a small diameter such as 100 to 150 ⁇ m ⁇ .
  • the purity of the Cu particles 7 is preferably 90% by mass or more, and more preferably 99% by mass or more.
  • the Cu particles 7 become softer as the copper purity is higher. Therefore, since it becomes easy to be crushed in the pressurization process mentioned below, when a plurality of Cu particles 7 contact each other, Cu particles 7 are easily deformed, thereby increasing a contact area between Cu particles 7. Moreover, when purity is high, it is preferable also from the point that the resistance value of the Cu particle 7 becomes lower.
  • the sample prepared by using fine processing means such as FOCUSED ION BEAM) is confirmed and measured by observing with a scanning electron microscope (SEM).
  • a large number of Cu particles 7 come into contact with each other to form a combined body 17a, thereby forming a low-resistance conductive path between the wiring 12a and the wiring 12b.
  • a combined body 17a By forming such a combined body 17a, the connection resistance between the wiring 12a and the wiring 12b can be lowered.
  • a large number of Cu particles 7 are not arranged in an orderly manner but randomly contacted as shown in FIG. 1B, thereby forming a low-resistance coupling body 17 a having a complex network. It is preferable. When the coupling body 17a forms such a network, the reliability of electrical connection can be improved. Moreover, it is preferable that the position where many Cu particles 7 are in surface contact is also random. By bringing the Cu particles 7 into surface contact at random positions, the stress generated inside the via-hole conductor 14 when receiving heat and the external force applied from the outside can be dispersed by the deformation.
  • the volume ratio of the Cu particles 7 contained in the via-hole conductor 14 is preferably 30 to 90% by volume, and more preferably 40 to 70% by volume.
  • the volume ratio of the Cu particles 7 is too low, there is a tendency that the reliability of the electrical connection as a conduction path of the combined body 17a formed by a large number of Cu particles 7 being in surface contact with each other, If it is too high, the resistance value tends to fluctuate in the reliability test.
  • the second metal region 18 mainly composed of at least one metal selected from the group consisting of tin, a tin-copper alloy, and a tin-copper intermetallic compound is a first metal. It is formed so as to contact the surface of region 17. In this way, the second metal region 18 is formed on the surface of the first metal region 17, whereby the first metal region 17 is reinforced. Moreover, it is preferable that at least a part of the second metal region 18 covers the surface contact portion 20 which is a portion where the copper particles 7 are in surface contact with each other. By forming the second metal region 18 so as to straddle the surface contact portion 20 in this way, the contact state of the surface contact portion 20 is further reinforced.
  • the second metal region 18 contains at least one metal selected from the group consisting of tin, a tin-copper alloy, and a tin-copper intermetallic compound as a main component.
  • a metal containing Sn alone, Cu 6 Sn 5 , Cu 3 Sn or the like is included as a main component.
  • the third metal region 19 mainly composed of Bi exists so as not to contact the Cu particles 7 but to contact the second metal region 18. Preferably it is.
  • the third metal region 19 does not lower the conductivity of the first metal region 17.
  • the third metal region 19 contains Bi as a main component. Further, the third metal region 19 includes, as a remaining component, an alloy of Bi and Sn or an intermetallic compound in a range that does not impair the effects of the present invention, specifically, for example, in a range of 20% by mass or less. But you can.
  • the second metal region 18 and the third metal region 19 are in contact with each other, both usually include both Bi and Sn.
  • the second metal region 18 has a higher Sn concentration than the third metal region 19, and the third metal region 19 has a higher Bi concentration than the second metal region 18.
  • the interface between the second metal region 18 and the third metal region 19 is preferably unclear rather than clear. When the interface is unclear, it is possible to suppress stress concentration on the interface even under heating conditions such as a thermal shock test.
  • the metal portion 15 constituting the via-hole conductor 14 is at least one metal selected from the group consisting of the first metal region 17 composed of the copper particles 7, tin, tin-copper alloy, and tin-copper intermetallic compound.
  • the weight ratio (Cu / Sn) between Cu and Sn in the metal portion 15 is preferably in the range of 1.59 to 21.43. The significance of this Cu / Sn ratio will be described in detail later.
  • the resin portion 16 constituting the via-hole conductor 14 is made of a cured product of a curable resin.
  • the curable resin is not particularly limited, and specifically, for example, a cured product of an epoxy resin is particularly preferable from the viewpoint of excellent heat resistance and a low coefficient of linear expansion.
  • the volume ratio of the resin portion 16 in the via-hole conductor 14 is preferably 0.1 to 50% by volume, and more preferably 0.5 to 40% by volume. When the volume ratio of the resin portion 16 is too high, the resistance value tends to be high, and when it is too low, the preparation of the conductive paste tends to be difficult during production.
  • FIG. 2 is an explanatory diagram focusing on the conduction path 23 of one combined body 17a formed by contacting a large number of Cu particles 7 with each other.
  • the resin portion 16 and the like are not shown.
  • 21 is a virtual spring shown for convenience in order to explain the operation of the via-hole conductor 14.
  • the combined body 17a formed by the surface contact of a large number of Cu particles 7 with each other at random becomes a conduction path 23 for electrically connecting the wiring 12a and the wiring 12b to each other.
  • the second metal region 18 is preferably formed so as to cover the surface contact portion 20 and straddle the surface contact portion 20.
  • Such outward force may be caused by deformation of the highly flexible Cu particles 7 itself, elastic deformation of the bonded body 17a formed by contacting the Cu particles 7 or contact positions of the Cu particles 7. Is mitigated by a slight shift.
  • the second metal region 18 since the hardness of the second metal region 18 is harder than the hardness of the Cu particles 7, the second metal region 18 tries to resist deformation of the combined body 17 a, particularly deformation of the surface contact portion 20. Therefore, when the combined body 17a tries to follow the deformation without limitation, the second metal region 18 is not deformed until the surface contact portion 20 between the Cu particles 7 is separated in order to restrict the deformation to a certain extent. .
  • protective films 26 are bonded to both surfaces of the resin sheet 25.
  • a resin sheet made of a laminate in which uncured resin layers 25a are laminated on both surfaces of the heat resistant resin sheet 13a is used as the resin sheet 25.
  • a thin multilayer wiring board can be obtained as compared with a multilayer wiring board obtained by using a prepreg as will be described later. Specifically, for example, it is possible to form an insulating resin layer having sufficient insulation even with a thickness of 15 ⁇ m or less, and even a thickness of 6 ⁇ m or less.
  • the uncured resin layer 25a bonds the metal foil and the formed wiring.
  • the heat resistant resin sheet 13a is not particularly limited as long as it is a resin sheet that can withstand the soldering temperature. Specific examples thereof include a sheet made of polyimide, liquid crystal polymer, polyether ether ketone, or the like. Among these, a polyimide sheet is particularly preferable.
  • the thickness of the heat resistant resin sheet 13a is preferably 1 to 100 ⁇ m, more preferably 3 to 75 ⁇ m, and particularly preferably 7.5 to 60 ⁇ m.
  • the uncured resin layer 25a examples include an uncured adhesive layer made of an epoxy resin or the like. Further, the thickness per one side of the uncured resin layer 25a is preferably 1 to 30 ⁇ m, and more preferably 5 to 10 ⁇ m, from the viewpoint of contributing to thinning of the multilayer wiring board.
  • Various resin films are used as the protective film. Specific examples thereof include resin films such as PET (polyethylene phthalate) and PEN (polyethylene naphthalate).
  • the thickness of the resin film is preferably 0.5 to 50 ⁇ m, more preferably 1 to 30 ⁇ m. In the case of such a thickness, as will be described later, a protrusion made of a sufficiently high via paste can be exposed by peeling off the protective film.
  • Examples of the method of bonding the protective film 26 to the resin sheet 25 include a method of directly bonding using the surface tackiness of the surface of the uncured resin layer 25a.
  • a through hole 27 is formed by punching the resin sheet 25 provided with the protective film 26 from the outside of the protective film 26.
  • various methods such as drilling using a drill as well as non-contact processing methods such as carbon dioxide laser and YAG laser are used.
  • the diameter of the through hole is about 10 to 500 ⁇ m, more preferably about 50 to 300 ⁇ m.
  • the via paste 28 contains Cu particles, Sn—Bi solder particles containing Sn and Bi, and a curable resin component such as an epoxy resin.
  • the average particle diameter of the Cu particles is preferably in the range of 0.1 to 20 ⁇ m, more preferably 1 to 10 ⁇ m. If the average particle size of the Cu particles is too small, it will be difficult to fill the through holes 27 with a high degree, and the cost tends to be high. On the other hand, if the average particle size of the Cu particles is too large, filling tends to be difficult when a via-hole conductor having a small diameter is to be formed.
  • the particle shape of the Cu particles is not particularly limited. Specifically, for example, a spherical shape, a flat shape, a polygonal shape, a scissors shape, a flake shape, or a shape having a protrusion on the surface can be given. Moreover, a primary particle may be sufficient and the secondary particle may be formed.
  • the Sn—Bi solder particles are not particularly limited as long as they are solder particles containing Sn and Bi.
  • the Sn—Bi solder particles can change the eutectic point to about 138 ° C. to 232 ° C. by changing the composition ratio or adding various elements. Furthermore, wettability, fluidity, and the like can be improved by adding indium (In), silver (Ag), zinc (Zn), or the like.
  • Sn-58Bi solder which is a lead-free solder taking into consideration environmental problems, having a low eutectic point of 138 ° C. is particularly preferable.
  • the average particle diameter of the Sn—Bi solder particles is preferably 0.1 to 20 ⁇ m, more preferably 2 to 15 ⁇ m.
  • the average particle size of the Sn—Bi solder particles is too small, the specific surface area tends to be large, the surface oxide film ratio is large, and it tends to be difficult to melt.
  • the average particle size of the Sn—Bi solder particles is too large, the filling property to the via holes tends to be lowered.
  • epoxy resins that are preferable curable resin components include, for example, glycidyl ether type epoxy resins, alicyclic epoxy resins, glycidyl amine type epoxy resins, glycidyl ester type epoxy resins, or other modified epoxy resins. Can do.
  • a curing agent may be blended in combination with an epoxy resin.
  • the type of the curing agent is not particularly limited, but it is particularly preferable to use a curing agent containing an amine compound having at least one hydroxyl group in the molecule.
  • a curing agent acts as a curing catalyst for the epoxy resin and also reduces the contact resistance at the time of bonding by reducing the oxide film present on the surface of the Cu particles and Sn—Bi solder particles. It is preferable from the point of having.
  • an amine compound having a boiling point higher than that of Sn—Bi solder particles is particularly preferable because it has a particularly high effect of reducing the contact resistance at the time of bonding.
  • amine compounds include, for example, 2-methylaminoethanol (boiling point 160 ° C.), N, N-diethylethanolamine (boiling point 162 ° C.), N, N-dibutylethanolamine (boiling point 229 ° C.), N-methylethanolamine (boiling point 160 ° C), N-methyldiethanolamine (boiling point 247 ° C), N-ethylethanolamine (boiling point 169 ° C), N-butylethanolamine (boiling point 195 ° C), diisopropanolamine (boiling point 249 ° C) ), N, N-diethylisopropanolamine (boiling point 125.8 ° C.), 2,2′-dimethylaminoethanol (boiling point 135 ° C.), triethanolamine and the like (boiling point 208 ° C.).
  • the via paste is prepared by mixing Cu particles, Sn—Bi solder particles containing Sn and Bi, and a curable resin component such as an epoxy resin. Specifically, for example, it is prepared by adding Cu particles and Sn—Bi solder particles to a resin varnish containing an epoxy resin, a curing agent, and a predetermined amount of an organic solvent, and mixing them with a planetary mixer or the like. .
  • the blending ratio of the curable resin component to the total amount of the metal component including Cu particles and Sn—Bi solder particles is in the range of 0.3 to 30% by mass, and further 3 to 20% by mass. It is preferable from the viewpoint of obtaining a low resistance value and ensuring sufficient workability.
  • the content ratio of the Cu particles in the metal component is preferably contained so that the weight ratio of Cu to Sn (Cu / Sn) is in the range of 1.59 to 21.43. The reason for this will be described in detail later. Therefore, for example, when Sn-58Bi solder particles are used as Sn—Bi solder particles, the content ratio of Cu particles with respect to the total amount of Cu particles and Sn-58Bi solder particles is 40 to 90% by mass, Further, it is preferably 55.8 to 65.5% by mass.
  • the via paste filling method is not particularly limited. Specifically, for example, a method such as screen printing is used.
  • a part of the via paste 28 is formed on the resin sheet 25 when the protective film 26 is peeled after the filling step. It is necessary to fill an amount protruding from the through hole 27 formed in the resin sheet 25 so that the protruding portion protrudes from the through hole 27.
  • the protective film 26 is peeled off from the surface of the resin sheet 25, thereby causing a part of the via paste 28 to protrude from the through hole 27 as the protruding portion 29.
  • the height h of the protruding portion 29 depends on the thickness of the protective film, but is preferably 0.5 to 50 ⁇ m, and more preferably 1 to 30 ⁇ m.
  • the height of the protruding portion 29 is too high, it is not preferable because the paste may overflow around the through-holes 27 on the surface of the resin sheet 25 in the press-bonding step described later, and the surface smoothness may be lost.
  • it is too much there is a tendency that the pressure is not sufficiently transmitted to the via paste filled in the press-bonding process described later.
  • the copper foil 30 is placed on the resin sheet 25 and pressed in the direction indicated by the arrow.
  • the insulating resin layer 13 is formed by integrating the resin sheet 25 and the copper foil 30.
  • the via paste 28 filled in the through hole 27 is compressed with a high pressure.
  • grains 7 contained in the via paste 28 is narrowed, Cu particle
  • the pressing conditions are not particularly limited, but conditions in which the mold temperature is set from room temperature (20 ° C.) to a temperature below the melting point of the Sn—Bi solder particles are preferable. Moreover, in this press process, in order to advance hardening of the uncured resin layer 25a, you may use the heating press heated to the temperature required in order to advance hardening.
  • FIG. 7A is a schematic cross-sectional view before compression around the through hole 27 of the resin sheet 25 filled with the via paste 28, and FIG. 7B is a schematic cross-sectional view after compression.
  • the via paste 28 filled in the through hole 27 as shown in FIG. 7B by pressing the protruding portion 29 protruding from the through hole 27 formed in the resin sheet 25 through the copper foil 30. Is compressed.
  • a part of the curable resin component 32 may be extruded onto the surface of the resin sheet 25 due to the pressurization during the compression. As a result, the density of the Cu particles 7 and the Sn—Bi solder particles 31 filled in the through holes 27 is increased.
  • the Cu particles 7 densified in this way come into contact with each other.
  • the Cu particles 7 are initially brought into point contact with each other, and thereafter are crushed as the pressure increases, and are deformed and brought into surface contact to form a surface contact portion.
  • a combined body 17a for electrically connecting the upper layer wiring and the lower layer wiring in a low resistance state is formed.
  • a bonded body 17a in which the copper particles 7 in the via paste 28 are in contact with each other through the surface contact portion 20 is formed.
  • the combined body 17a has a surface contact portion 20 in which the entire surface of the Cu particles 7 is not covered with the Sn—Bi solder particles 31 and the Cu particles 7 are in direct surface contact with each other.
  • the electrical resistance of the via-hole conductor 14 to be formed can be reduced.
  • the surface of the bonded body 17a can be wetted with the melted Sn-Bi based solder by melting the Sn-Bi based solder particles 31.
  • the second metal region 18 can be formed on the surface of the combined body 17a, preferably so as to straddle the surface contact portion 20.
  • the second metal region 18 covering the surface of the combined body 17a imparts elasticity to the combined body 17a.
  • the via paste 28 after the bonding body 17a is formed by compression is heated at a temperature equal to or higher than the melting point of the Sn—Bi solder particles 31.
  • the Sn—Bi solder particles 31 are melted by this heating.
  • region 18 is formed in the surface and circumference
  • the surface contact portion 20 where the Cu particles 7 are in surface contact with each other is preferably covered so as to straddle the second metal region 18.
  • a second metal region 18 mainly composed of an intermetallic compound containing Sn or a tin-copper alloy is formed.
  • the remaining Bi contained in the Sn—Bi-based solder particles 31 is separated from Sn and deposited, whereby the third metal region 19 containing Bi as a main component is formed.
  • solder materials that melt at relatively low temperatures include Sn—Pb solder, Sn—In solder, Sn—Bi solder, and the like. Of these materials, In is expensive and Pb is considered to have a high environmental load.
  • the melting point of Sn—Bi solder is 140 ° C. or lower, which is lower than the general solder reflow temperature when electronic components are surface-mounted. Therefore, when only Sn—Bi solder is used alone as the via-hole conductor of the circuit board, the via resistance may fluctuate due to re-melting of the solder of the via-hole conductor during solder reflow.
  • Sn of the Sn—Bi solder particles reacts with the surface of the Cu particles to reduce the Sn concentration from the Sn—Bi solder particles. Through the cooling process, Bi precipitates and a Bi phase is generated.
  • the temperature for heating the compressed via paste 28 is not particularly limited as long as it is a temperature not lower than the melting point of the Sn—Bi solder particles 31 and does not decompose the constituent components of the resin sheet 25.
  • the temperature is preferably in the range of about 150 to 250 ° C., more preferably about 160 to 230 ° C.
  • the curable resin component contained in the via paste 28 can be cured by appropriately selecting the temperature.
  • the via-hole conductor 14 for connecting the upper layer wiring and the lower layer wiring to each other is formed.
  • the content ratio of the Cu particles in the metal component contained in the via paste 28 is such that the weight ratio of Cu to Sn (Cu / Sn) is in the range of 1.59 to 21.43 as described above. It is preferable to contain so that it may become. The reason for this will be described below.
  • FIG. 3 is a schematic cross-sectional view showing an example of a via-hole conductor when Cu / Sn is smaller than 1.59.
  • the ratio of Cu / Sn is smaller than 1.59, the ratio of Cu in the via-hole conductor is reduced, and a large number of Cu particles 7 are difficult to come into surface contact with each other. There is a tendency to exist so as to be scattered in a matrix made of intermetallic compound 4. In this case, since a large number of Cu particles 7 are hardly bound by the hard intermetallic compound 4, the via-hole conductor itself tends to be in a hard state with low spring property. Compared to the Cu particles 7, the intermetallic compound 4 such as Cu 6 Sn 5 and Cu 3 Sn is hard and not easily deformed. According to the inventors research, Vickers hardness is about 343Kg / mm 2 at about 378Kg / mm 2, Cu 3 Sn in Cu 6 Sn 5, significantly higher than 117 kg / mm 2 for Cu.
  • voids are likely to occur.
  • An important cause of the generation of such voids is Kirkendall void due to Kirkendall effect due to contact diffusion between Sn and Cu. Kirkendall voids are likely to occur at the interface between the surface of the Cu particles and Sn or an alloy containing Sn filled in the gaps between the Cu particles.
  • the cracks and voids 24 tend to propagate and easily spread.
  • the Kirkendall void also tends to propagate and easily spread.
  • the cracks and voids 24 tend to cause cohesive failure of the intermetallic compound 4 and further breakage of the via-hole conductor.
  • cohesive failure or interface failure occurs inside the via hole conductor, the electrical resistance of the via portion increases, which affects the reliability of the via portion.
  • the ratio of Cu / Sn is 1.59 or more
  • the second metal region 18 included in the metal portion 15 has a surface contact portion 20 or a Cu particle where a large number of Cu particles 7 are in surface contact with each other.
  • the surface of 7 is physically protected.
  • Arrows 22 a and 22 b shown in FIG. 2 indicate external forces applied to the via-hole conductor 14 and internal stresses generated in the via-hole conductor 14.
  • an external force or internal stress 22b as indicated by an arrow 22a is applied to the via-hole conductor 14, the force is relaxed by the deformation of the flexible Cu particles 7.
  • the second metal region 18 is easily formed so as to straddle the surface contact portion 20.
  • the Kagen Doll void does not occur in the inside of Sn—Bi solder particles filled in the gaps between the Cu particles or in the interface thereof, but in the second. It tends to occur on the metal region 18 side.
  • the Kagen Doll void generated in the second metal region 18 is unlikely to affect the reliability and electrical characteristics of the via-hole conductor 14. This is because electrical conduction is sufficiently ensured by contact between the Cu particles 7.
  • the wiring 12 is formed.
  • the wiring 12 is formed by forming a photoresist film on the surface of the copper foil 30 bonded to the surface layer, patterning by selective exposure through a photomask, developing, and etching the copper foil other than the wiring portion. After the selective removal, it can be formed by removing the photoresist film or the like.
  • a liquid resist or a dry film may be used for the formation of the photoresist film.
  • a wiring substrate 41 having a circuit formed on both surfaces in which the upper layer wiring 12a and the lower layer wiring 12b are interlayer-connected through the via-hole conductor 14 is obtained.
  • a multilayer wiring substrate 11 in which a plurality of layers of circuits as shown in FIG. 1A are interconnected is obtained. A method of multilayering the wiring board 41 will be described with reference to FIGS. 6A to 6C.
  • resin sheets 25 having protrusions 29 made of via paste 28 similar to those obtained in FIG. 4D are arranged on both surfaces of the wiring board 41 obtained as described above.
  • the copper foil 30 is arrange
  • a new wiring 42 is formed by using the photo process as described above.
  • the multilayer wiring board 11 is obtained by further repeating such a multilayering process.
  • FIG. 8A is a schematic cross-sectional view of the multilayer wiring board 111 of the present embodiment.
  • 8B is an enlarged schematic cross-sectional view of the vicinity of the via-hole conductor 14 in the multilayer wiring board 111 of FIG. 8A.
  • 12 (12a, 12b) is a wiring
  • 113 is an insulating resin layer
  • 14 is a via-hole conductor.
  • the via-hole conductor 14 includes a metal portion 15 and a resin portion 16.
  • the insulating resin layer 113 is made of a fiber-containing resin sheet in which a fiber sheet 113a is impregnated with a cured resin 113b.
  • the metal portion 15 is a first metal region 17 formed of Cu particles 7 and a first component mainly composed of at least one metal selected from the group consisting of tin, a tin-copper alloy, and a tin-copper intermetallic compound.
  • a two-metal region 18 and a third metal region 19 containing Bi as a main component are included.
  • At least a part of the Cu particles 7 are in surface contact with each other to form a bonded body 17a of copper particles included in a region indicated by a broken line.
  • the combined body 17a functions as a low-resistance conductive path that electrically connects the upper wiring 12a and the lower wiring 12b.
  • the protective film 26 is bonded to both surfaces of the prepreg 125 in an uncured state or a semi-cured state (B stage).
  • the prepreg 125 for example, a so-called uncured or semi-cured (B-stage) prepreg obtained by impregnating a fiber base material with a thermosetting resin varnish and drying is preferably used.
  • the fiber substrate may be a woven fabric or a non-woven fabric. Specific examples thereof include glass fiber cloth such as glass cloth, glass paper, and glass mat, and also, for example, organic fiber cloth made of kraft paper, linter paper, natural fiber cloth, and aramid fiber. Moreover, an epoxy resin etc. are mentioned as a resin component contained in a resin varnish.
  • the resin varnish may further contain an inorganic filler or the like.
  • the same film as described in the first embodiment is used.
  • a method of bonding the protective film 26 to the prepreg 125 when the surface of the prepreg 125 has tackiness, a method of bonding by the tackiness can be mentioned.
  • a through hole 27 is formed by punching the prepreg 125 provided with the protective film 26 from the outside of the protective film 26.
  • various methods such as drilling using a drill as well as non-contact processing methods such as carbon dioxide laser and YAG laser are used.
  • the diameter of the through hole is about 10 to 500 ⁇ m, more preferably about 50 to 300 ⁇ m.
  • the via paste 28 is fully filled in the through hole 27.
  • the via paste 28 contains Cu particles, Sn—Bi solder particles containing Sn and Bi, and a curable resin component such as an epoxy resin.
  • the via paste 28 is the same as that described in the first embodiment.
  • the protective film 26 is peeled off from the surface of the prepreg 125, thereby causing a part of the via paste 28 to protrude from the through hole 27 formed in the prepreg 125 as the protruding portion 29.
  • the height h of the protruding portion 29 depends on the thickness of the protective film, but is preferably 0.5 to 50 ⁇ m, and more preferably 1 to 30 ⁇ m.
  • the height of the protruding portion is too high, it is not preferable because the paste may overflow on the surface of the prepreg 125 around the through-hole 27 in the press-bonding process described later, and the surface smoothness may be lowered. In some cases, there is a tendency that the pressure is not sufficiently transmitted to the via paste filled in the crimping process described later.
  • the copper foil 30 is placed on both surfaces of the prepreg 125 and pressed in the direction indicated by the arrow.
  • the prepreg 125 and the copper foil 30 are integrated to form the insulating resin layer 113.
  • the via paste 28 filled in the through hole of the prepreg 125 is compressed with a high force.
  • grains 7 contained in the via paste 28 is narrowed, and Cu particle
  • the pressing conditions are not particularly limited, but conditions in which the mold temperature is set from room temperature (20 ° C.) to a temperature below the melting point of the Sn—Bi solder particles are preferable.
  • FIG. 12A is a schematic cross-sectional view before compression around the through hole 27 of the prepreg 125 filled with the via paste 28, and FIG. 12B is a schematic cross-sectional view after compression.
  • Reference numeral 113 a denotes a fiber base material included in the prepreg 125.
  • the Cu particles 7 densified in this way come into contact with each other.
  • the Cu particles 7 are initially brought into point contact with each other, and thereafter are crushed as the pressure increases, and are deformed and brought into surface contact to form a surface contact portion.
  • a combined body for electrically connecting the upper layer wiring and the lower layer wiring in a low resistance state is formed.
  • the via-hole conductor 14 is formed for interlayer connection between the upper layer wiring and the lower layer wiring.
  • the wiring 12 is formed.
  • the wiring 12 is formed by forming a photoresist film on the surface of the copper foil 30 bonded to the surface layer, patterning by selective exposure through a photomask, developing, and etching the copper foil other than the wiring portion. After the selective removal, it can be formed by removing the photoresist film or the like.
  • a liquid resist or a dry film may be used for the formation of the photoresist film.
  • a wiring substrate 141 in which circuits are formed on both surfaces in which the upper layer wiring 12a and the lower layer wiring 12b are interlayer-connected through the via-hole conductor 14 is obtained.
  • a multilayer wiring substrate 111 in which a plurality of layers of circuits are connected in layers can be obtained.
  • a method of further multilayering the wiring board 141 will be described with reference to FIGS. 11A to 11C.
  • prepregs 125 having protrusions 29 made of via paste 28 similar to those obtained in FIG. 9D are arranged on both surfaces of the wiring board 141 obtained as described above.
  • the copper foil 30 is arrange
  • the multilayer wiring board 111 is obtained by further repeating such a multilayering process.
  • Cu particles 1100Y made by Mitsui Kinzoku Co., Ltd. with an average particle diameter of 5 ⁇ m Sn-Bi solder particles: Sn42-Bi58, average particle size 5 ⁇ m, melting point 138 ° C., manufactured by Yamaishi Metal Co., Ltd.
  • Epoxy resin jeR871 manufactured by Japan Epoxy Resin Co., Ltd.
  • Curing agent 1 2-methylaminoethanol, boiling point 160 ° C., manufactured by Nippon Emulsifier Co., Ltd.
  • Curing agent 2 amine adduct curing agent (solid), melting point 120-140 ° C., manufactured by Ajinomoto Fine Techno Co., Ltd.
  • Curing agent 3 2,2′-dimethylaminoethanol, boiling point 135 ° C.
  • Resin sheet 500 mm long ⁇ 500 mm wide, 75 ⁇ m thick polyimide film with uncured epoxy resin layer 12.5 ⁇ m thick on both surfaces •
  • Protective film 25 ⁇ m thick PET sheet • Copper foil (25 ⁇ m thick)
  • Via paste was prepared by blending Cu particles, Sn—Bi solder particles, epoxy resin, and curing agent in the blending ratio shown in Table 1 and mixing with a planetary mixer.
  • a protective film was bonded to both surfaces of the resin sheet. Then, 100 or more holes having a diameter of 150 ⁇ m were drilled from the outside of the resin sheet bonded with the protective film with a laser. Next, the prepared via paste was fully filled in the through holes. And the protrusion part in which a part of via paste protruded from the through-hole was exposed by peeling the protective film of both surfaces.
  • connection resistance value of 100 via holes formed in the multilayer wiring board was measured by the 4-terminal method.
  • 1 A or less was determined as A
  • 1 ⁇ or less and 1 ⁇ exceeding 1 ⁇ were mixed as B
  • all exceeding 1 ⁇ were determined as C.
  • ⁇ Connection reliability> A heat cycle test of 500 cycles of the multilayer wiring board for which the initial resistance value was measured was performed, and when the rate of change with respect to the initial resistance value was 10% or less, A was exceeded and 10% was judged as B. The results are shown in Table 1.
  • the graph which plotted the average resistance value with respect to the mass ratio of Cu / Sn is shown in FIG.
  • both low resistance and high reliability can be achieved when the ratio of Sn42-58Bi particles is in the range of 10 to 60% by mass.
  • the ratio of Sn42-58Bi particles is too low, the second metal region existing around the surface contact portion where the Cu particles are in contact with each other is reduced, resulting in insufficient connection reliability.
  • the ratio of the Sn42-58Bi particles is too high, the second metal region is excessively increased, so that the surface contact portion where the Cu particles are in contact with each other decreases, and the resistance value tends to increase.
  • paste No. 7 whose boiling point of the curing agent is higher than the melting point 138 ° C. of the Sn42-58Bi particles. 7, no. In the case of 8, it can be seen that the balance of resistance reduction and high reliability is more excellent.
  • the boiling point of the curing agent is desirably 300 ° C. or lower. When it is higher than 300 ° C., the curing agent becomes special and may affect the reactivity.
  • FIG. 6 shows an electron microscope (SEM) photograph of a cross section of a via conductor of a multilayer wiring board obtained using 6 and a trace view thereof.
  • FIG. 14A is an SEM photograph at 3000 times
  • FIG. 15A is an image at 6000 times.
  • 14B is a trace diagram of FIG. 14A
  • FIG. 15B is a trace diagram of FIG. 15A.
  • FIG. 16A is an image of a cross section of a via conductor used in EPMA (Electron Probe Micro Micro Analyzer), and FIG. 16B is a trace view thereof.
  • EPMA Electro Probe Micro Micro Micro Analyzer
  • the obtained via-hole conductor is highly filled with a large number of Cu particles 7 and is in surface contact with each other to form a surface contact portion 20. Thereby, it turns out that a conduction path with a low resistance value is formed.
  • region 19 which has Bi with a high resistance value as a main component is not substantially in contact with Cu particle
  • FIG. 17A shows an image when mapping of Cu element of EPMA of FIG. 16A is performed
  • FIG. 17B shows a trace diagram thereof.
  • FIG. 17A and FIG. 17B show that many Cu particles are present at high density and randomly in the obtained via-hole conductor. Moreover, it turns out that many Cu particles are electrically connected by surface contact directly.
  • FIG. 18A shows a mapping image of the Sn element of EPMA in FIG. 16A
  • FIG. 18B shows a trace diagram thereof.
  • the second metal region is formed on the surface of the surface contact portion where a large number of Cu particles are in direct contact with each other so as to straddle the surface contact portion.
  • FIG. 19A shows a mapping image of the Bi element of EPMA in FIG. 16A
  • FIG. 19B shows a trace diagram thereof.
  • FIG. 20 is a graph comparing the resistance value of the via-hole conductor of the multilayer wiring board of the example and the resistance value of the via-hole conductor of the multilayer wiring board according to Patent Document 4.
  • the horizontal axis (X-axis) represents the content ratio of bismuth contained in the via-hole conductor in mass%.
  • the vertical axis (Y-axis) represents the resistance value of the via-hole conductor as a relative value (relative value where the lowest resistance value is 1).
  • the line I in FIG. 20 shows the change in resistance value, which is the result of [Table 1] of Example 1, as a relative value.
  • the line II in FIG. 20 shows the change in resistance value in (Sn-2Ag-0.5Cu-20Bi) in [Table 1] of Patent Document 4 as a relative value.
  • the line III in FIG. 20 shows a change in resistance value in (Sn-2Ag-0.5Cu-15Bi) in [Table 1] of Patent Document 4 as a relative value.
  • a line IV in FIG. 20 shows a change in resistance value in (Sn-58Bi) in [Table 1] of Patent Document 4 as a relative value.
  • FIG. 20 shows that in the case of the via-hole conductor of the multilayer wiring board of the present embodiment indicated by the line I, the via-hole resistance hardly increases even when the content ratio of bismuth contained in the via-hole conductor is increased. This is because, in the via-hole conductor of the multilayer wiring board of the present embodiment, copper particles are in direct surface contact with each other to form a combined body made of copper particles, and this combined body electrically connects a plurality of wirings. It can be said that. Therefore, even if the content ratio of bismuth increases, the resistance value hardly increases.
  • the copper particles form a combined body that is in contact with each other via a surface contact portion that is a portion in surface contact with each other, Since this combined body electrically connects a plurality of wirings, even if the content ratio of bismuth in the via-hole conductor is increased, the via-hole resistance hardly increases rapidly, so that the low resistance is maintained.
  • the present invention it is possible to further reduce the cost, size, function, and reliability of a multilayer wiring board used for a mobile phone or the like. Also, from the via paste side, by proposing an optimum material for forming a via paste with a reduced diameter via paste, it contributes to the miniaturization and high reliability of the multilayer wiring board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

　絶縁樹脂層と絶縁樹脂層の両面にそれぞれ配設された配線と、これらの配線間を電気的に接続するためのビアホール導体とを有する多層配線基板。ビアホール導体は、金属部分と樹脂部分とを含む。金属部分は、配線間を接続する銅粒子の結合体を含む第一金属領域と、錫，錫－銅合金，及び錫－銅金属間化合物等を主成分とする第二金属領域と、第二金属領域に接触する、ビスマスを主成分とする第三金属領域と、を有する。結合体を形成する銅粒子同士は、互いに面接触することにより面接触部を形成し、第二金属領域の少なくとも一部分が第一金属領域に接触している。

Description

多層配線基板、及び多層配線基板の製造方法
　本発明は、絶縁樹脂層に三次元的に形成された２つの配線間を層間接続するためのビアホール導体を備えた、多層配線基板に関する。詳しくは、多層配線を層間接続するためのビアホール導体の改良に関する。
　従来、絶縁樹脂層に三次元的に形成された２つの配線間を層間接続して得られる多層配線基板が知られている。このような層間接続の方法として、絶縁樹脂層に形成された孔に導電性ペーストを充填して形成されるようなビアホール導体が知られている。また、導電性ペーストの代わりに、銅（Ｃｕ）を含有する金属粒子を充填し、これらの金属粒子同士を金属間化合物で固定したビアホール導体も知られている。
　具体的には、例えば、下記特許文献１は、ＣｕＳｎ化合物のマトリクス中に複数のＣｕ粒子からなるドメインを点在させてなるマトリクスドメイン構造を有するビアホール導体を開示している。
　また、例えば、下記特許文献２は、Ｃｕを含む高融点粒子相材料と錫（Ｓｎ）または錫合金等の金属から選ばれる低融点材料とを含む、ビアホール導体の形成に用いられる焼結性組成物を開示している。このような焼結性組成物は、液相または過渡的（transient）液相の存在下で焼結される組成物である。
　また、例えば、下記特許文献３は、錫－ビスマス（Ｓｎ－Ｂｉ）系金属粒子と銅粒子を含む導電性ペーストをＳｎ－Ｂｉ系金属粒子の融点以上の温度で加熱することにより銅粒子の外周に固相温度２５０℃以上の合金層を形成させたビアホール導体用材料が開示されている。このようなビアホール導体用材料は、固相温度２５０℃以上の合金層同士の接合により層間接続が行われるために、ヒートサイクル試験や耐リフロー試験でも合金層が溶融しないために高接続信頼性を得ることが可能であることが記載されている。
　また、例えば、下記特許文献４は、銅および錫を合計で８０～９７重量％と、ビスマスを３～２０重量％の割合で含有するビアホール導体を備えた多層配線基板を開示している。
特開２０００－４９４６０号公報 特開平１０－７９３３号公報 特開２００２－９４２４２号公報 特開２００２－２９００５２号公報
　特許文献１に開示されたビアホール導体について図２１を参照して詳しく説明する。図２１は、特許文献１に開示された多層配線基板の配線１とビアホール導体２との接続部分の模式断面図である。
　図２１の模式断面図においては、多層配線基板の表面に形成された配線１にビアホール導体２が接している。ビアホール導体２は、Ｃｕ3Ｓｎ、Ｃｕ6Ｓｎ5等の金属間化合物４を含むマトリクスと、金属間化合物４を含むマトリクス中にドメインとして点在する銅含有粉末３を含む。このビアホール導体２においては、Ｓｎ／（Ｃｕ＋Ｓｎ）で表される重量比を０．２５～０．７５の範囲にすることにより、マトリクスドメイン構造を形成している。しかしながら、このようなビアホール導体２においては、熱衝撃試験においてボイドやクラック（図２１中の５）が発生しやすいという問題があった。
　このようなボイドやクラックは、例えば熱衝撃試験やリフロー処理においてビアホール導体２が熱を受けた場合に、Ｓｎ－Ｂｉ系金属粒子にＣｕが拡散してＣｕ3Ｓｎ、Ｃｕ6Ｓｎ5等のＣｕＳｎ化合物を生成することに起因する亀裂に相当する。またこのようなボイドは、ＣｕとＳｎとの界面に形成されたＣｕ－Ｓｎの拡散接合部に含有されたＣｕとＳｎとの金属間化合物であるＣｕ3Ｓｎが、各種信頼性試験の際の加熱により、Ｃｕ6Ｓｎ5に変化することにより、ビアホール導体２に内部応力が発生することにも起因する。
　また、特許文献２に開示された焼結性組成物は、例えば、プリプレグをラミネートするための加熱プレス時において発生する、過渡的（transient）液相の存在下または不存在下で焼結される組成物である。このような焼結性組成物は、Ｃｕ、Ｓｎ、および鉛（Ｐｂ）を含むために市場から求められている、Ｐｂフリー化に対応することが困難であった。また、このような焼結性組成物は、加熱プレス時の温度が１８０℃から３２５℃と高い温度になるために、一般のガラス繊維にエポキシ樹脂を含浸させてなる絶縁樹脂層（ガラスエポキシ樹脂層と呼ばれることもある）に適用することは困難であった。
　また、特許文献３に開示されたビアホール導体用材料においては、Ｃｕ粒子の表層に形成される合金層の抵抗値が高い。そのために、Ｃｕ粒子や銀（Ａｇ）粉等を含有する一般的な導電性ペーストのようにＣｕ粒子間やＡｇ粒子間の接触のみで得られる接続抵抗値と比較して高抵抗値となるという問題があった。
　また、特許文献４に開示されたビアホール導体においても、後述するように、Ｃｕ粒子の表層に形成される合金層の抵抗値が高く、充分に低抵抗な層間接続が得られないという問題があった。
　本発明は、高い接続信頼性を有する低抵抗のビアホール導体により層間接続された、Ｐｂフリーのニーズに対応することができる多層配線基板を提供することを目的とする。
　本発明の一局面である多層配線基板は、少なくとも１つの絶縁樹脂層と、絶縁樹脂層の第一面に配設された第一配線と絶縁樹脂層の第二面に配設された第二配線と、絶縁樹脂層を貫通するように設けられた第一配線と第二配線とを電気的に接続するためのビアホール導体と、を有する多層配線基板であって、ビアホール導体は金属部分と樹脂部分とを含み、金属部分は、第一配線と第二配線とを電気的に接続する経路を形成する銅粒子の結合体を含む第一金属領域と、錫，錫－銅合金，及び錫－銅金属間化合物からなる群から選ばれる少なくとも１種の金属を主成分とする第二金属領域と、第二金属領域に接触する、ビビスマスを主成分とする第三金属領域と、を有し、結合体を形成する銅粒子同士が互いに面接触することにより面接触部を形成しており、第二金属領域の少なくとも一部分が第一金属領域に接触していることを特徴とする。
　また本発明の他の一局面である多層配線基板の製造方法は、絶縁樹脂シートの表面を保護フィルムで被覆する第１工程と、保護フィルムを介して絶縁樹脂シートに穿孔して貫通孔を形成する第２工程と、貫通孔に、銅粒子と錫－ビスマス系半田粒子と熱硬化性樹脂とを含むビアペーストを充填する第３工程と、第３工程の後、保護フィルムを剥離することにより、貫通孔からビアペーストの一部が突出して形成される突出部を表出させる第４工程と、突出部を覆うように、絶縁樹脂シートの少なくとも一面に金属箔を配置する第５工程と、金属箔を絶縁樹脂シートの表面に圧着して突出部を通じてビアペーストを錫－ビスマス系半田粒子の融点未満の温度で圧縮することにより、銅粒子同士が互いに面接触して形成された面接触部を有する、銅粒子の結合体を含む第一金属領域を形成させる第６工程と、第６工程の後、ビアペーストを錫－ビスマス系半田粒子の融点以上に加熱することにより、少なくとも一部分が第一金属領域の表面に接触した、錫，錫－銅合金，及び錫－銅金属間化合物からなる群から選ばれる少なくとも１種の金属を主成分とする第二金属領域と、第二金属領域に接する、ビスマスを主成分とする第三金属領域とを生成させる第７工程と、を備えたことを特徴とする。
　本発明の目的、特徴、局面、及び利点は、以下の詳細な説明及び添付する図面により、より明白となる。
　本発明によれば、多層配線基板のビアホール導体に含有される銅粒子同士が互いに面接触して形成された面接触部を有する銅粒子の結合体が低抵抗の導通路を形成することにより、抵抗値の低い層間接続を実現することができる。また、その銅粒子の結合体の表面の少なくとも一部に、銅粒子よりも硬い、錫，錫－銅合金，及び錫－銅金属間化合物からなる群から選ばれる少なくとも１種を主成分とする第二金属領域が接触していることにより、銅粒子の結合体が補強されている。これにより、電気的接続の信頼性が高められている。
図１Ａは、第一実施形態における多層配線基板１１の模式断面図である。 図１Ｂは、図１Ａにおけるビアホール導体１４付近の拡大模式断面図である。 図２は、第一実施形態における多数の銅粒子７が互いに面接触することにより形成された銅粒子の結合体１７ａが配線１２間の導通路２３になることを説明するための説明図である。 図３は、Ｃｕ／Ｓｎが１．５９より小さい場合におけるビアホール導体を説明するための模式断面図である。 図４Ａは、第一実施形態における多層配線基板１１の製造方法の一工程を説明するための模式断面図を示す。 図４Ｂは、多層配線基板１１の製造方法における、図４Ａの続きの一工程を説明するための模式断面図を示す。 図４Ｃは、多層配線基板１１の製造方法における、図４Ｂの続きの一工程を説明するための模式断面図を示す。 図４Ｄは、多層配線基板１１の製造方法における、図４Ｃの続きの一工程を説明するための模式断面図を示す。 図５Ａは、多層配線基板１１の製造方法における、図４Ｄの続きの一工程を説明するための模式断面図を示す。 図５Ｂは、多層配線基板１１の製造方法における、図５Ａの続きの一工程を説明するための模式断面図を示す。 図５Ｃは、多層配線基板１１の製造方法における、図５Ｂの続きの一工程を説明するための模式断面図を示す。 図６Ａは、配線基板の多層化の際の、一工程を説明するための模式断面図を示す。 図６Ｂは、配線基板の多層化の際の、図６Ａの続きの一工程を説明するための模式断面図を示す。 図６Ｃは、配線基板の多層化の際の、図６Ｂの続きの一工程を説明するための模式断面図を示す。 図７Ａは第一実施形態における、ビアペースト２８が充填された樹脂シート２５の貫通孔２７付近の様子を示す断面模式図である。 図７Ｂは実施形態における、図７Ａの貫通孔２７に充填されたビアペースト２８を圧縮したときの様子を示す断面模式図である。 図８Ａは、第二実施形態における多層配線基板１１１の模式断面図である。 図８Ｂは、図８Ａにおけるビアホール導体１４付近の拡大模式断面図である。 図９Ａは、第二実施形態における多層配線基板１１１の製造方法の一工程を説明するための模式断面図を示す。 図９Ｂは、多層配線基板１１１の製造方法における、図９Ａの続きの一工程を説明するための模式断面図を示す。 図９Ｃは、多層配線基板１１１の製造方法における、図９Ｂの続きの一工程を説明するための模式断面図を示す。 図９Ｄは、多層配線基板１１１の製造方法における、図９Ｃの続きの一工程を説明するための模式断面図を示す。 図１０Ａは、多層配線基板１１１の製造方法における、図９Ｄの続きの一工程を説明するための模式断面図を示す。 図１０Ｂは、多層配線基板１１１の製造方法における、図１０Ａの続きの一工程を説明するための模式断面図を示す。 図１０Ｃは、多層配線基板１１１の製造方法における、図１０Ｂの続きの一工程を説明するための模式断面図を示す。 図１１Ａは、配線基板の多層化の際の、一工程を説明するための模式断面図を示す。 図１１Ｂは、配線基板の多層化の際の、図１１Ａの続きの一工程を説明するための模式断面図を示す。 図１１Ｃは、配線基板の多層化の際の、図１１Ｂの続きの一工程を説明するための模式断面図を示す。 図１２Ａは第二実施形態における、ビアペースト２８が充填されたプリプレグ１２５の貫通孔２７付近の様子を示す断面模式図である。 図１２Ｂは第二実施形態における、図１２Ａの貫通孔に充填されたビアペースト２８を圧縮したときの様子を示す断面模式図である。 図１３は、実施例で得られたビアホール導体におけるＣｕ／Ｓｎの重量比率に対する抵抗値（１ｖｉａ／ｍΩ）を示すグラフである。 図１４Ａは、実施例で得られた多層配線基板のビア導体の断面の３０００倍の電子顕微鏡（ＳＥＭ）写真を示す。 図１４Ｂは図１４ＡのＳＥＭ写真のトレース図を示す。 図１５Ａは、実施例で得られた多層配線基板のビアホール導体の断面の６０００倍のＳＥＭ写真を示す。 図１５Ｂは図１５ＡのＳＥＭ写真のトレース図を示す。 図１６Ａは、実施例で得られた多層配線基板のビアホール導体の断面のＳＥＭ写真を示す。 図１６Ｂは図１５ＡのＳＥＭ写真のトレース図を示す。 図１７Ａは、図１７ＡのＳＥＭ像のＣｕ元素のマッピングを行ったときの画像を示す。 図１７Ｂは、図１７Ａのマッピング画像のトレース図を示す。 図１８Ａは、図１７ＡのＳＥＭ像のＳｎ元素のマッピングを行ったときの画像を示す。 図１８Ｂは、図１８Ａのマッピング画像のトレース図を示す。 図１９Ａは、図１６ＡのＳＥＭ像のＢｉ元素のマッピングを行ったときの画像を示す。 図１９Ｂは、図１９Ａのマッピング画像のトレース図を示す。 図２０は、従来知られた特許文献４の導電性ペーストから得られるビアホール導体と、本願発明に係るビアホール導体との抵抗値を比較したグラフである。 図２１は、従来のビアホール導体の断面を説明するための模式断面図である。
［第一実施形態］
　図１Ａは、本実施形態の多層配線基板１１の模式断面図である。また、図１Ｂは、図１Ａの多層配線基板１１におけるビアホール導体１４付近の拡大模式断面図である。
　図１Ａに示すように、多層配線基板１１は、絶縁樹脂層１３に三次元的に形成された、銅箔等の金属箔から形成された複数の配線１２が、絶縁樹脂層１３を貫通するビアホール導体１４により電気的に層間接続されている。
　図１Ｂは、ビアホール導体１４付近の拡大模式断面図である。図１Ｂ中、１２（１２ａ，１２ｂ）は配線、１３は絶縁樹脂層、１４はビアホール導体である。ビアホール導体１４は、金属部分１５と樹脂部分１６とを含む。絶縁樹脂層１３は耐熱性樹脂シート１３ａの両表面に硬化樹脂層１３ｂが積層された積層耐熱樹脂シートからなる。金属部分１５は、Ｃｕ粒子７から形成された第一金属領域１７と、錫，錫－銅合金，及び錫－銅金属間化合物からなる群から選ばれる少なくとも１種の金属を主成分とする第二金属領域１８と、Ｂｉを主成分とする第三金属領域１９とを含む。Ｃｕ粒子７の少なくとも一部は、それらが互いに直接面接触した面接触部２０を介して接触結合されることにより破線で示した部分に銅粒子の結合体１７ａを形成している。そして、結合体１７ａが上層の配線１２ａと下層の配線１２ｂとを電気的に接続する低抵抗の導通路として機能する。
　Ｃｕ粒子７の平均粒径は０．１～２０μｍ、さらには、１～１０μｍの範囲であることが好ましい。Ｃｕ粒子７の平均粒径が小さすぎる場合には、ビアホール導体１４中において、接触点が多くなるため導通抵抗が大きくなる傾向がある。また、このような粒径の粒子は高価である傾向がある。一方、Ｃｕ粒子７の平均粒径が大きすぎる場合には、１００～１５０μｍφのように径の小さいビアホール導体１４を形成しようとした場合に、充填率を高めにくくなる傾向がある。
　Ｃｕ粒子７の純度は、９０質量％以上、さらには９９質量％以上であることが好ましい。Ｃｕ粒子７はその銅純度が高いほどより柔らかくなる。そのために後述する加圧工程において押し潰されやすくなるために、複数のＣｕ粒子７同士が接触する際にＣｕ粒子７が容易に変形することにより、Ｃｕ粒子７同士の接触面積が大きくなる。また、純度が高い場合には、Ｃｕ粒子７の抵抗値がより低くなる点からも好ましい。
　なお、Ｃｕ粒子７の平均粒径や、Ｃｕ粒子７同士が面接触している面接触部２０は、形成された多層配線基板を樹脂埋めした後、ビアホール導体１４の断面を研磨（必要に応じてFOCUSED ION BEAM等の微細加工手段も使って）して作成した試料を走査型電子顕微鏡（ＳＥＭ）を用いて観察することにより確認及び測定される。
　多数のＣｕ粒子７は互いに接触して結合体１７ａを形成することにより、配線１２ａと配線１２ｂとの間に低抵抗の導通路を形成する。このような結合体１７ａを形成させることにより配線１２ａと配線１２ｂとの接続抵抗を低くすることができる。
　また、ビアホール導体１４においては多数のＣｕ粒子７が整然と整列することなく、図１Ｂに示すようにランダムに接触することにより、複雑なネットワークを有するように低抵抗の結合体１７ａが形成されていることが好ましい。結合体１７ａがこのようなネットワークを形成することにより電気的接続の信頼性を高めることができる。また、多数のＣｕ粒子７同士が面接触する位置もランダムであることが好ましい。ランダムな位置でＣｕ粒子７同士を面接触させることにより、熱を受けたときにビアホール導体１４の内部で発生する応力や、外部から付与される外力をその変形により分散させることができる。
　ビアホール導体１４中に含有されるＣｕ粒子７の体積割合としては、３０～９０体積％、さらには、４０～７０体積％であることが好ましい。Ｃｕ粒子７の体積割合が低すぎる場合には、多数のＣｕ粒子７が互いに面接触することにより形成された結合体１７ａの、導通路としての電気的接続の信頼性が低下する傾向があり、高すぎる場合には、抵抗値が信頼性試験で変動しやすくなる傾向がある。
　図１Ｂに示すように、錫，錫－銅合金，及び錫－銅金属間化合物からなる群から選ばれる少なくとも１種の金属を主成分とする第二金属領域１８の少なくとも一部は第一金属領域１７の表面に接触するように形成されている。このように第二金属領域１８が第一金属領域１７の表面に形成されることにより、第一金属領域１７が補強される。また、第二金属領域１８の少なくとも一部は、銅粒子７同士が互いに面接触している部分である面接触部２０を跨ぐように覆っていることが好ましい。このように面接触部２０を跨ぐように第二金属領域１８が形成されることにより、面接触部２０の接触状態がより補強される。
　第二金属領域１８は、錫，錫－銅合金，及び錫－銅金属間化合物からなる群から選ばれる少なくとも１種の金属を主成分として含有する。具体的には、例えば、Ｓｎ単体，Ｃｕ6Ｓｎ5，Ｃｕ3Ｓｎ等を含む金属を主成分として含む。また、残余の成分としては、ＢｉやＣｕ等の他の金属元素を本発明の効果を損なわない範囲、具体的には、例えば、１０質量％以下の範囲で含んでもよい。
　また、金属部分１５においては、図１Ｂに示すように、Ｂｉを主成分とする第三金属領域１９が、Ｃｕ粒子７とは接触せず、第二金属領域１８と接触するように存在していることが好ましい。ビアホール導体１４において、第三金属領域１９をＣｕ粒子７と接しないように存在させた場合には、第三金属領域１９は第一金属領域１７の導電性を低下させない。
　第三金属領域１９は、Ｂｉを主成分として含有する。また、第三金属領域１９は、残余の成分として、ＢｉとＳｎとの合金または金属間化合物等を本発明の効果を損なわない範囲、具体的には、例えば、２０質量％以下の範囲で含んでもよい。
　なお、第二金属領域１８と第三金属領域１９とは互いに接しているために、通常、何れもＢｉ及びＳｎの両方を含む。この場合において、第二金属領域１８は第三金属領域１９よりもＳｎの濃度が高く、第三金属領域１９は第二金属領域１８よりもＢｉの濃度が高い。また、第二金属領域１８と第三金属領域１９との界面は、明確であるよりも、不明確であるほうが好ましい。界面が不明確である場合には、熱衝撃試験等の加熱条件においても界面に応力が集中することを抑制することができる。
　このようにビアホール導体１４を構成する金属部分１５は、銅粒子７からなる第一金属領域１７、錫，錫－銅合金，及び錫－銅金属間化合物からなる群から選ばれる少なくとも１種の金属を主成分とする第二金属領域１８、及びビスマスを主成分とする第三金属領域１９とを含む。なお、金属部分１５のＣｕとＳｎとの重量比（Ｃｕ／Ｓｎ）は１．５９～２１．４３の範囲であることが好ましい。このＣｕ／Ｓｎ比の意義については後に詳述する。
　一方、ビアホール導体１４を構成する樹脂部分１６は、硬化性樹脂の硬化物からなる。硬化性樹脂は特に限定されないが、具体的には、例えば、耐熱性に優れ、また、線膨張率が低い点からエポキシ樹脂の硬化物がとくに好ましい。
　ビアホール導体１４中の樹脂部分１６の体積割合としては、０．１～５０体積％、さらには、０．５～４０体積％であることが好ましい。樹脂部分１６の体積割合が高すぎる場合には、抵抗値が高くなる傾向があり、低すぎる場合には、製造時に導電性ペーストの調製が困難になる傾向がある。
　次に、多層配線基板１１におけるビアホール導体１４の作用について、図２を参照して模式的に説明する。
　図２は、多数のＣｕ粒子７同士が接触することにより形成された一つの結合体１７ａの導通路２３に着目して説明する説明図である。また、便宜上、樹脂部分１６等は表示していない。さらに、２１はビアホール導体１４の作用の説明するために便宜上示した仮想のばねである。
　図２に示すように、多数のＣｕ粒子７同士が互いにランダムに面接触することにより形成された結合体１７ａは、配線１２ａと配線１２ｂとを電気的に層間接続するための導通路２３になる。なお、Ｃｕ粒子７同士が接触している面接触部２０においては、面接触部２０の周囲を被覆し、且つ面接触部２０を跨ぐように第二金属領域１８が形成されていることが好ましい。
　多層配線基板１１の内部に内部応力が発生した場合、多層配線基板１１の内部には矢印２２ａに示すように外向きに力が掛かる。このような内部応力は、例えば、半田リフロー時や熱衝撃試験の際に、各要素を構成する材料の熱膨張係数の違いによって発生する。
　このような外向きの力は、柔軟性の高いＣｕ粒子７自身が変形したり、Ｃｕ粒子７同士が接触することにより形成された結合体１７ａが弾性変形したり、Ｃｕ粒子７同士の接触位置が多少ずれたりすることにより緩和される。このとき、第二金属領域１８の硬さは、Ｃｕ粒子７の硬さよりも硬いために、結合体１７ａの変形、特に面接触部２０の変形に抵抗しようとする。従って、結合体１７ａが変形に無制限に追従しようとした場合には、第二金属領域１８がある程度の範囲で変形を規制するために、Ｃｕ粒子７間の面接触部２０が離間するまで変形しない。これは、Ｃｕ粒子７同士が接触して形成された結合体１７ａをばねに喩えた場合、結合体１７ａにある程度の力が掛かった場合には、ある程度まではばねが伸びるがごとく変形に追従するが、さらに変形が大きくなりそうな場合には、硬い第二金属領域１８により結合体１７ａの変形が規制される。このことは、多層配線基板１１に、矢印２２ｂに示すような内向きの力が掛かった場合にも同様の作用を奏する。このように、あたかもばね２１のように、外力及び内力のいずれの方向の力に対して、結合体１７ａの変形が規制されることにより、電気的接続の信頼性を確保することができる。
　次に、上述したような多層配線基板１１の製造方法の一例を説明するために、各製造工程について、図面を参照しながら詳しく説明する。
　本実施形態の製造方法においては、はじめに、図４Ａに示すように、樹脂シート２５の両表面に保護フィルム２６が貼り合わされる。本実施形態においては、樹脂シート２５として耐熱性樹脂シート１３ａの両表面に未硬化樹脂層２５ａが積層された積層体からなる樹脂シートを用いている。このような樹脂シート２５を用いた場合には、後述するような、プリプレグを用いて得られる多層配線基板に比べて、薄肉の多層配線基板を得ることができる。具体的には、例えば、厚み１５μｍ以下、さらには６μｍ以下のような厚みでも充分な絶縁性を有する絶縁樹脂層を形成することが可能になる。未硬化樹脂層２５ａは金属箔及び形成された配線を接着する。
　耐熱性樹脂シート１３ａとしては、半田付けの温度に耐える樹脂シートであればとくに限定なく用いられる。その具体例としては、例えば、ポリイミド、液晶ポリマー、ポリエーテルエーテルケトン等からなるシートが挙げられる。これらの中では、ポリイミドシートがとくに好ましい。
　耐熱性樹脂シート１３ａの厚みとしては１～１００μｍ、さらには、３～７５μｍ、とくには７．５～６０μｍであることが好ましい。
　未硬化樹脂層２５ａとしては、エポキシ樹脂等からなる未硬化の接着層が挙げられる。また、未硬化樹脂層２５ａの片面あたりの厚みとしては、１～３０μｍ、さらには５～１０μｍであることが、多層配線基板の薄肉化に寄与する点で好ましい。
　保護フィルムとしては、各種樹脂フィルムが用いられる。その具体例としては、例えば、ＰＥＴ（ポリエチレンフタレート）やＰＥＮ（ポリエチレンナフタレート）等の樹脂フィルムが挙げられる。樹脂フィルムの厚みとしては０．５～５０μｍ、さらには、１～３０μｍであることが好ましい。このような厚みの場合には、後述するように、保護フィルムの剥離により、充分な高さのビアペーストからなる突出部を表出させることができる。
　樹脂シート２５に保護フィルム２６を貼り合わせる方法としては、例えば、未硬化樹脂層２５ａの表面の表面タック性を用いて、直接貼り合わせる方法が挙げられる。
　次に、図４Ｂに示すように、保護フィルム２６が配された樹脂シート２５に保護フィルム２６の外側から穿孔することにより、貫通孔２７を形成する。穿孔には、炭酸ガスレーザー、ＹＡＧレーザー等の非接触による加工方法の他、ドリルを用いた穴あけ等各種方法が用いられる。貫通孔の直径としては１０～５００μｍ、さらには５０～３００μｍ程度が挙げられる。
　次に、図４Ｃに示すように、貫通孔２７の中にビアペースト２８を満充填する。ビアペースト２８は、Ｃｕ粒子と、ＳｎとＢｉとを含有するＳｎ－Ｂｉ系半田粒子と、エポキシ樹脂等の硬化性樹脂成分を含有する。
　Ｃｕ粒子の平均粒径は、０．１～２０μｍ、さらには、１～１０μｍの範囲であることが好ましい。Ｃｕ粒子の平均粒径が小さすぎる場合には、貫通孔２７中に高充填しにくくなり、また、高価である傾向がある。一方、Ｃｕ粒子の平均粒径が大きすぎる場合には、径の小さいビアホール導体を形成しようとした場合に充填しにくくなる傾向がある。
　また、Ｃｕ粒子の粒子形状は、特に限定されない。具体的には、例えば、球状、扁平状、多角状、麟片状、フレーク状、あるいは表面に突起を有するような形状等が挙げられる。また、一次粒子でもよいし、二次粒子を形成していてもよい。
　Ｓｎ－Ｂｉ系半田粒子は、ＳｎとＢｉとを含有する半田粒子であれば特に限定されない。Ｓｎ－Ｂｉ系半田粒子は、構成比を変化させたり各種元素を添加することにより、その共晶点を１３８℃～２３２℃程度にまで変化させることができる。さらに、インジウム（Ｉｎ）、銀（Ａｇ）、亜鉛（Ｚｎ）等を添加することにより、濡れ性、流動性等を改善させることもできる。これらの中では、共晶点が１３８℃と低い、環境問題に考慮した鉛フリー半田である、Ｓｎ－５８Ｂｉ系半田等が特に好ましい。
　Ｓｎ－Ｂｉ系半田粒子の平均粒径は０．１～２０μｍ、さらには、２～１５μｍの範囲であることが好ましい。Ｓｎ－Ｂｉ系半田粒子の平均粒径が小さすぎる場合には、比表面積が大きくなり表面の酸化皮膜割合が大きくなり溶融しにくくなる傾向がある。一方、Ｓｎ－Ｂｉ系半田粒子の平均粒径が大きすぎる場合には、ビアホールヘの充填性が低下する傾向がある。
　好ましい硬化性樹脂成分であるエポキシ樹脂の具体例としては、例えば、グリシジルエーテル型エポキシ樹脂、脂環式エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、またはその他変性エポキシ樹脂などを用いることができる。
　また、エポキシ樹脂と組み合わせて硬化剤を配合してもよい。硬化剤の種類はとくに限定されないが、分子中に少なくとも１つ以上の水酸基を持つアミン化合物を含有する硬化剤を用いることが特に好ましい。このような硬化剤は、エポキシ樹脂の硬化触媒として作用するとともに、Ｃｕ粒子、及びＳｎ－Ｂｉ系半田粒子の表面に存在する酸化皮膜を還元することにより、接合時の接触抵抗を低減させる作用も有する点から好ましい。これらの中でも、とくにＳｎ－Ｂｉ系半田粒子の融点よりも高い沸点を有するアミン化合物は、接合時の接触抵抗を低減させる作用がとくに高い点から好ましい。
　このようなアミン化合物の具体例としては、例えば、２－メチルアミノエタノール（沸点１６０℃）、Ｎ，Ｎ－ジエチルエタノールアミン（沸点１６２℃）、Ｎ，Ｎ－ジブチルエタノールアミン（沸点２２９℃）、Ｎ－メチルエタノールアミン（沸点１６０℃）、Ｎ－メチルジエタノールアミン（沸点２４７℃）、Ｎ－エチルエタノールアミン（沸点１６９℃）、Ｎ－ブチルエタノールアミン（沸点１９５℃）、ジイソプロパノールアミン（沸点２４９℃）、Ｎ，Ｎ－ジエチルイソプロパノールアミン（沸点１２５．８℃）、２，２’－ジメチルアミノエタノール（沸点１３５℃）、トリエタノールアミン等（沸点２０８℃）が挙げられる。
　ビアペーストは、Ｃｕ粒子と、ＳｎとＢｉとを含有するＳｎ－Ｂｉ系半田粒子と、エポキシ樹脂等の硬化性樹脂成分とを混合することにより調製される。具体的には、例えば、エポキシ樹脂と硬化剤と所定量の有機溶媒を含有する樹脂ワニスに、Ｃｕ粒子及びＳｎ－Ｂｉ系半田粒子を添加し、プラネタリーミキサー等で混合することにより調製される。
　硬化性樹脂成分の、Ｃｕ粒子及びＳｎ－Ｂｉ系半田粒子を含む金属成分との合計量に対する配合割合としては、０．３～３０質量％、さらには３～２０質量％の範囲であることが低い抵抗値を得るとともに、充分な加工性を確保する点から好ましい。
　また、金属成分中のＣｕ粒子の含有割合としては、ＣｕとＳｎとの重量比（Ｃｕ／Ｓｎ）が、１．５９～２１．４３の範囲になるように含有させることが好ましい。この理由は後に詳述する。従って、例えば、Ｓｎ－Ｂｉ系半田粒子としてＳｎ－５８Ｂｉ系半田粒子を用いた場合には、Ｃｕ粒子及びＳｎ－５８Ｂｉ系半田粒子の合計量に対するＣｕ粒子の含有割合は、４０～９０質量％、さらには、５５．８～６５．５質量％であることが好ましい。
　ビアペーストの充填方法はとくに限定されない。具体的には、例えば、スクリーン印刷などの方法が用いられる。なお、本実施形態の製造方法においては、貫通孔にビアペーストを充填する場合においては、充填工程の後に、保護フィルム２６を剥離したときに、ビアペースト２８の一部が樹脂シート２５に形成された貫通孔２７から突出して突出部が表出するように、樹脂シート２５に形成された貫通孔２７からはみ出す量を充填する必要がある。
　次に、図４Ｄに示すように、樹脂シート２５の表面から保護フィルム２６を剥離することにより、ビアペースト２８の一部を貫通孔２７から突出部２９として突出させる。突出部２９の高さｈは、保護フィルムの厚みにもよるが、例えば、０．５～５０μｍ、さらには、１～３０μｍであることが好ましい。突出部２９の高さが高すぎる場合には、後述する圧着工程において樹脂シート２５の表面の貫通孔２７の周囲にペーストが溢れて表面平滑性を失わせる可能性があるために好ましくなく、低すぎる場合には、後述する圧着工程において充填されたビアペーストに圧力が充分に伝わらなくなる傾向がある。
　次に、図５Ａに示すように、樹脂シート２５の上に銅箔３０を配置し、矢印で示す方向にプレスする。それにより、図５Ｂに示すように樹脂シート２５と銅箔３０とを一体化させることにより、絶縁樹脂層１３が形成される。この場合においては、プレスの当初に、銅箔３０を介して突出部２９に力が掛かるために貫通孔２７に充填されたビアペースト２８が高い圧力で圧縮される。それにより、ビアペースト２８中に含まれる複数のＣｕ粒子７同士の間隔が狭められ、Ｃｕ粒子７同士が互いに変形し、面接触する。
　プレス条件はとくに限定されないが、常温（２０℃）からＳｎ－Ｂｉ系半田粒子の融点未満の温度に金型温度が設定された条件が好ましい。また、本プレス工程において、未硬化樹脂層２５ａの硬化を進行させるために、硬化を進行させるのに必要な温度に加熱した加熱プレスを用いてもよい。
　ここで、突出部２９を有するビアペースト２８を圧縮するときの様子について、図７Ａ及び図７Ｂを用いて詳しく説明する。
　図７Ａは、ビアペースト２８が充填された樹脂シート２５の貫通孔２７周辺の圧縮前の模式断面図であり、図７Ｂは圧縮後の模式断面図である。
　図７Ａに示すように、樹脂シート２５に形成された貫通孔２７から突出した突出部２９を銅箔３０を介して押圧することにより、図７Ｂのように貫通孔２７に充填されたビアペースト２８が圧縮される。その圧縮の際の加圧により、硬化性樹脂成分３２の一部は樹脂シート２５の表面に押し出されることもある。そして、その結果、貫通孔２７に充填されたＣｕ粒子７及びＳｎ－Ｂｉ系半田粒子３１の密度が高くなる。
　そして、このように高密度化されたＣｕ粒子７同士が互いに接触する。圧縮においては、当初はＣｕ粒子７同士は互いに点接触し、その後、圧力が増加するにつれて押し潰されて、互いに変形し面接触して面接触部を形成する。このように、多数のＣｕ粒子７同士が面接触することにより、上層の配線と下層の配線とを低抵抗な状態で電気的に接続するための結合体１７ａが形成される。
　なお、本工程においては、ビアペースト２８中の銅粒子７同士が面接触部２０を介して接触した結合体１７ａが形成される。結合体１７ａは、Ｃｕ粒子７の表面全体がＳｎ－Ｂｉ系半田粒子３１で覆われることがなく、Ｃｕ粒子７が互いに直接面接触した面接触部２０を有する。その結果、形成されるビアホール導体１４の電気抵抗を小さくすることができる。そして、後述するように、結合体１７ａを形成した後、Ｓｎ－Ｂｉ系半田粒子３１を溶融させることにより、結合体１７ａの表面を溶融したＳｎ－Ｂｉ系半田で濡らすことができる。その結果、結合体１７ａの表面に、好ましくは、面接触部２０を跨ぐように、第二金属領域１８を形成させることができる。結合体１７ａの表面を被覆する第二金属領域１８は、結合体１７ａに弾性を付与する。このように結合体１７ａを形成させた後に、Ｓｎ－Ｂｉ系ハンダ粒子を融点以上に加熱して溶融させることにより、結合体１７ａの表面の少なくとも一部分に接触する第二金属領域１８と第二金属領域に接する第三金属領域１９が形成される。
　圧縮によって結合体１７ａを形成した後のビアペースト２８をＳｎ－Ｂｉ系半田粒子３１の融点以上の温度で加熱する。この加熱によりＳｎ－Ｂｉ系半田粒子３１が溶融する。そして、Ｃｕ粒子７や結合体１７ａの表面や周囲に第二金属領域１８が形成される。この場合において、Ｃｕ粒子７同士が面接触している面接触部２０は、第二金属領域１８に跨がれるようにして覆われることが好ましい。Ｃｕ粒子７と溶融したＳｎ－Ｂｉ系半田粒子３１とが接触することにより、Ｓｎ－Ｂｉ系半田粒子３１中のＳｎとＣｕ粒子７中のＣｕとが反応して、Ｃｕ6Ｓｎ5やＣｕ3Ｓｎを含む金属間化合物や錫－銅合金を主成分とする第二金属領域１８が形成される。一方、Ｓｎ－Ｂｉ系半田粒子３１に含まれる残されたＢｉはＳｎから分離して析出することにより、Ｂｉを主成分とする第三金属領域１９が形成される。
　よく知られている比較的低温域で溶融する半田材料としては、Ｓｎ－Ｐｂ系半田、Ｓｎ－Ｉｎ系半田、Ｓｎ－Ｂｉ系半田などがある。これらの材料のうち、Ｉｎは高価であり、Ｐｂは環境負荷が高いとされている。
　一方、Ｓｎ－Ｂｉ系半田の融点は、電子部品を表面実装する際の一般的な半田リフロー温度よりも低い１４０℃以下である。従って、Ｓｎ－Ｂｉ系半田のみを回路基板のビアホール導体として単体で用いた場合には、半田リフロー時にビアホール導体の半田が再溶融することによりビア抵抗が変動してしまうおそれがある。一方、本実施形態のビアペーストを用いた場合には、Ｓｎ－Ｂｉ系半田粒子のＳｎがＣｕ粒子の表面と反応することによりＳｎ－Ｂｉ系半田粒子からＳｎ濃度が減少し、一方で、加熱冷却工程を経ることによりＢｉが析出してＢｉ相が生成される。そして、このようにＢｉ相を析出させて存在させることにより、半田リフローに供してもビアホール導体の半田が再溶融しにくくなる。その結果、半田リフロー後でも、抵抗値の変動が起こりにくくなる。
　圧縮後のビアペースト２８を加熱する温度は、Ｓｎ－Ｂｉ系半田粒子３１の融点以上の温度であり、樹脂シート２５の構成成分を分解しないような温度範囲であればとくに限定されない。具体的には、例えば、Ｓｎ－Ｂｉ系半田粒子としてＳｎ－５８Ｂｉ系半田粒子を用いる場合には、１５０～２５０℃、さらには１６０～２３０℃程度の範囲であることが好ましい。なお、このときに温度を適切に選択することにより、ビアペースト２８中に含まれる硬化性樹脂成分を硬化させることができる。
　このようにして、上層の配線と下層の配線とを層間接続するためのビアホール導体１４が形成される。
　本実施形態における、ビアペースト２８中に含まれる金属成分中のＣｕ粒子の含有割合は、先述したようにＣｕとＳｎとの重量比（Ｃｕ／Ｓｎ）が、１．５９～２１．４３の範囲になるように含有させることが好ましい。この理由を以下に説明する。
　図３は、Ｃｕ／Ｓｎが１．５９より小さい場合におけるビアホール導体の一例を示す、模式断面図である。
　図３に示すように、Ｃｕ／Ｓｎの比が１．５９より小さい場合、ビアホール導体中のＣｕの割合が少なくなり、多数のＣｕ粒子７同士が互いに面接触しにくくなり、Ｃｕ粒子７が金属間化合物４からなるマトリクス中に点在するように存在する傾向がある。この場合には、多数のＣｕ粒子７が硬い金属間化合物４により硬く束縛されてしまうために、ビアホール導体自身もバネ性が低い硬い状態になる傾向がある。Ｃｕ粒子７に比べ、Ｃｕ6Ｓｎ5、Ｃｕ3Ｓｎのような金属間化合物４は硬く、変形しにくい。発明者らの調査によると、ビッカース硬度はＣｕ6Ｓｎ5で約３７８Ｋｇ／ｍｍ2、Ｃｕ3Ｓｎで約３４３Ｋｇ／ｍｍ2であり、Ｃｕの１１７Ｋｇ／ｍｍ2よりも著しく高い。
　そして、Ｃｕ粒子７と金属間化合物４では、互いの熱膨張係数が異なるため、半田リフロー時に、この熱膨張係数の違いによる内部応力が発生し、その結果クラックやボイド２４が発生しやすくなる。
　また、Ｃｕ／Ｓｎの重量比が１．５９より小さい場合には、ボイドが発生しやすくなる。このようなボイドの発生原因の重要な要因としては、ＳｎとＣｕとの接触拡散によるカーケンダル効果によるカーケンダルボイドが挙げられる。カーケンダルボイドは、Ｃｕ粒子の表面とＣｕ粒子同士の隙間に充填されたＳｎまたはＳｎを含む合金との界面に発生しやすい。
　図３に示すようにＣｕ粒子７と金属間化合物４の界面にクラックやボイド２４が存在する場合、クラックやボイド２４が伝播して広がりやすくなる傾向がある。カーケンダルボイドが発生したときにはカーケンダルボイドも伝播して広がりやすくなる傾向がある。とくにビアホール導体の径が小さい場合、クラックやボイド２４は、金属間化合物４の凝集破壊や、更にはビアホール導体の断線の発生原因となりやすい。そして、これら凝集破壊や界面破壊が、ビアホール導体の内部に発生した場合、ビア部分の電気抵抗が増加し、ビア部分の信頼性に影響を与える。
　一方、Ｃｕ／Ｓｎの比が１．５９以上の場合について、図１Ｂ及び図２を参照しながら模式的に説明する。
　Ｃｕ／Ｓｎの比が１．５９以上の場合、図１Ｂに示すように、金属部分１５に含まれる第二金属領域１８は、多数のＣｕ粒子７同士が面接触する面接触部２０やＣｕ粒子７の表面を物理的に保護している。図２に示す矢印２２ａ、２２ｂは、ビアホール導体１４に加えられた外力や、ビアホール導体１４に発生した内部応力を示す。ビアホール導体１４に矢印２２ａに示すような外力や内部応力２２ｂが掛かった場合、柔軟なＣｕ粒子７が変形することにより力が緩和される。また、例え、第二金属領域１８にクラックが発生したとしても、多数のＣｕ粒子７同士が面接触していることにより結合体１７ａによる導通路は充分に確保されており、電気的特性や信頼性に大きな影響を与えない。なお、図１Ｂに示すように、金属部分１５全体は樹脂部分１６で弾性的に保護されているために、変形はさらに一定の範囲で抑えられる。従って、凝集破壊や界面破壊が発生しにくくなる。
　またＣｕ／Ｓｎが１．５９以上である場合には、面接触部２０を跨ぐように、第二金属領域１８が形成されやすくなる。そして、Ｃｕ／Ｓｎが１．５９以上の場合には、カーゲンドールボイドは、Ｃｕ粒子同士の隙間に充填されたＳｎ－Ｂｉ系半田粒子の内部やその界面に発生するのではなく、第二金属領域１８側に発生しやすくなる。第二金属領域１８に発生したカーゲンドールボイドは、ビアホール導体１４の信頼性や電気特性に影響を与えにくい。電気的導通はＣｕ粒子７同士の接触により充分に確保されているためである。
　次に、図５Ｃに示すように、配線１２を形成する。配線１２は、表層に貼り合わされた銅箔３０の表面にフォトレジスト膜を形成し、フォトマスクを介して選択的露光することによりパターニングした後、現像を行い、エッチングにより配線部以外の銅箔を選択的に除去した後、フォトレジスト膜を除去すること等により形成されうる。フォトレジスト膜の形成には、液状のレジストを用いてもドライフィルムを用いてもよい。
　このような工程により、上層の配線１２ａと下層の配線１２ｂとをビアホール導体１４を介して層間接続した両面に回路形成された配線基板４１が得られる。このような配線基板４１をさらに、多層化することにより図１Ａに示すような複数層の回路が層間接続された多層配線基板１１が得られる。配線基板４１の多層化の方法について図６Ａ～図６Ｃを参照して説明する。
　はじめに、図６Ａに示すように、上述のようにして得られた配線基板４１の両表面に、図４Ｄで得られたのと同様のビアペースト２８からなる突出部２９を有する樹脂シート２５を配置する。さらに、各樹脂シート２５の外表面それぞれに銅箔３０を配置して重ね合わせ体を形成させる。そして、この重ね合わせ体をプレス金型に挟み込み、上述したような条件でプレス及び加熱することにより、図６Ｂに示すような積層体が得られる。そして、上述したようなフォトプロセスを用いることにより新たな配線４２が形成される。このような多層化プロセスをさらに繰り返すことにより多層配線基板１１が得られる。
［第二実施形態］
　第二実施形態では、第一実施形態の多層配線基板１１の製造において、樹脂シート２５の代わりに、繊維シートに樹脂ワニスを含浸させた後、乾燥させることにより得られる、いわゆる、未硬化状態または半硬化状態（Ｂ－ステージ）のプリプレグ１２５を用いた例について説明する。なお、樹脂シート２５の代わりにプリプレグ１２５を用いた以外は、第一実施形態と同様であるために、共通する部分については同じ符号を示している。また、第一実施形態と同様の事項については、詳細な説明を省略する。
　図８Ａは、本実施形態の多層配線基板１１１の模式断面図である。また、図８Ｂは、図８Ａの多層配線基板１１１におけるビアホール導体１４付近の拡大模式断面図である。図８Ａ及び図８Ｂ中、１２（１２ａ，１２ｂ）は配線、１１３は絶縁樹脂層、１４はビアホール導体である。ビアホール導体１４は、金属部分１５と樹脂部分１６とを含む。絶縁樹脂層１１３は繊維シート１１３ａに樹脂硬化物１１３ｂが含浸された繊維含有樹脂シートからなる。金属部分１５は、Ｃｕ粒子７から形成された第一金属領域１７と、錫，錫－銅合金，及び錫－銅金属間化合物からなる群から選ばれる少なくとも１種の金属を主成分とする第二金属領域１８と、Ｂｉを主成分とする第三金属領域１９とを含む。Ｃｕ粒子７の少なくとも一部は、それらが互いに面接触して破線で示す領域に含まれるような銅粒子の結合体１７ａを形成している。そして、結合体１７ａが上層の配線１２ａと下層の配線１２ｂとを電気的に接続する低抵抗の導通路として機能する。
　次に、上述したような多層配線基板１１１の製造方法の一例を、図面を参照しながら詳しく説明する。
　本実施形態の製造方法においては、はじめに、図９Ａに示すように、未硬化状態または半硬化状態（Ｂステージ）のプリプレグ１２５の両表面に保護フィルム２６が貼り合わせられる。
　プリプレグ１２５としては、例えば、繊維基材に熱硬化性樹脂ワニスを含浸させた後、乾燥させることにより得られる、いわゆる、未硬化状態または半硬化状態（Ｂ－ステージ）のプリプレグが好ましく用いられる。繊維基材としては織布であっても不織布であってもよい。その具体例としては、例えば、ガラスクロス、ガラスペーパー、ガラスマット等のガラス繊維布のほか、例えば、クラフト紙、リンター紙、天然繊維布、アラミド繊維からなる有機繊維布等が挙げられる。また、樹脂ワニスに含有される樹脂成分としては、エポキシ樹脂等が挙げられる。また、樹脂ワニスは、さらに、無機充填材等を含んでもよい。
　保護フィルム２６としては、第一実施形態で説明したものと同様のものが用いられる。プリプレグ１２５に保護フィルム２６を貼り合わせる方法としては、プリプレグ１２５表面にタック性がある場合にはそのタック性により貼り合わせる方法が挙げられる。
　次に、図９Ｂに示すように、保護フィルム２６が配されたプリプレグ１２５に保護フィルム２６の外側から穿孔することにより、貫通孔２７を形成する。穿孔には、炭酸ガスレーザー、ＹＡＧレーザー等の非接触による加工方法の他、ドリルを用いた穴あけ等各種方法が用いられる。貫通孔の直径としては、１０～５００μｍ、さらには５０～３００μｍ程度が挙げられる。
　次に、図９Ｃに示すように、貫通孔２７の中にビアペースト２８を満充填する。ビアペースト２８は、Ｃｕ粒子と、ＳｎとＢｉとを含有するＳｎ－Ｂｉ系半田粒子と、エポキシ樹脂等の硬化性樹脂成分を含有する。なおビアペースト２８は、第一実施形態で説明したものと同様のものが用いられる。
　次に、図９Ｄに示すように、プリプレグ１２５の表面から保護フィルム２６を剥離することにより、ビアペースト２８の一部をプリプレグ１２５に形成された貫通孔２７から突出部２９として突出させる。突出部２９の高さｈは、保護フィルムの厚みにもよるが、例えば、０．５～５０μｍ、さらには、１～３０μｍであることが好ましい。突出部の高さが高すぎる場合には、後述する圧着工程において貫通孔２７の周囲のプリプレグ１２５の表面にペーストが溢れ出て表面平滑性を低下させる可能性があるために好ましくなく、低すぎる場合には、後述する圧着工程において充填されたビアペーストに圧力が充分に伝わらなくなる傾向がある。
　次に、図１０Ａに示すように、プリプレグ１２５の両表面に銅箔３０を配置し、矢印で示す方向にプレスする。それにより、図１０Ｂに示すようにプリプレグ１２５と銅箔３０とを一体化させ、絶縁樹脂層１１３を形成させる。この場合においては、プレスの当初に、銅箔３０を介して突出部２９に力が掛かるためにプリプレグ１２５の貫通孔に充填されたビアペースト２８が高い力で圧縮される。それにより、ビアペースト２８中に含まれる複数のＣｕ粒子７同士の間隔が狭められ、Ｃｕ粒子７同士が接触する。
　プレス条件はとくに限定されないが、常温（２０℃）からＳｎ－Ｂｉ系半田粒子の融点未満の温度に金型温度が設定された条件が好ましい。
　ここで、プリプレグ１２５の貫通孔に充填された突出部２９を有するビアペースト２８を圧縮するときの様子について、図１２Ａ及び図１２Ｂを参照して詳しく説明する。
　図１２Ａは、ビアペースト２８が充填されたプリプレグ１２５の貫通孔２７周辺の、圧縮前の模式断面図であり、図１２Ｂは圧縮後の模式断面図である。１１３ａはプリプレグ１２５に含まれる繊維基材である。
　図１２Ａに示すように、プリプレグ１２５に形成された貫通孔２７から突出した突出部２９を銅箔３０を介して押圧することにより、図１２Ｂのように貫通孔２７に充填されたビアペースト２８が圧縮される。その圧縮の際の加圧により、硬化性樹脂成分３２の一部はプリプレグ１２５の中に浸透する。そして、その結果、貫通孔２７に充填されたＣｕ粒子７及びＳｎ－Ｂｉ系半田粒子３１の密度が高くなる。
　そして、このように高密度化されたＣｕ粒子７同士が互いに接触する。圧縮においては、当初はＣｕ粒子７同士は互いに点接触し、その後、圧力が増加するにつれて押し潰されて、互いに変形し面接触して面接触部を形成する。このように、多数のＣｕ粒子７同士が面接触することにより、上層の配線と下層の配線とを低抵抗な状態で電気的に接続するための結合体が形成される。このようにして、上層の配線と下層の配線とを層間接続するためのビアホール導体１４が形成される。
　次に、図１０Ｃに示すように、配線１２を形成する。配線１２は、表層に貼り合わされた銅箔３０の表面にフォトレジスト膜を形成し、フォトマスクを介して選択的露光することによりパターニングした後、現像を行い、エッチングにより配線部以外の銅箔を選択的に除去した後、フォトレジスト膜を除去すること等により形成されうる。フォトレジスト膜の形成には、液状のレジストを用いてもドライフィルムを用いてもよい。
　このような工程により、上層の配線１２ａと下層の配線１２ｂとをビアホール導体１４を介して層間接続した両面に回路形成された配線基板１４１が得られる。このような配線基板１４１をさらに、多層化することにより、複数層の回路が層間接続された多層配線基板１１１が得られる。配線基板１４１のさらなる多層化の方法について図１１Ａ～図１１Ｃを参照して説明する。
　はじめに、図１１Ａに示すように、上述のようにして得られた配線基板１４１の両表面に、図９Ｄで得られたのと同様のビアペースト２８からなる突出部２９を有するプリプレグ１２５を配置する。さらに、各プリプレグ１２５の外表面それぞれに銅箔３０を配置して重ね合わせ体を形成させる。そして、この重ね合わせ体をプレス金型に挟み込み、上述したような条件でプレス及び加熱することにより、図１１Ｂに示すような積層体が得られる。そして、上述したようなフォトプロセスを用いることにより新たな配線４２が形成される。このような多層化プロセスをさらに繰り返すことにより多層配線基板１１１が得られる。
　次に実施例により本発明をさらに具体的に説明する。なお、本発明の範囲は本実施例の内容により何ら限定して解釈されるものではない。
　はじめに、本実施例で用いた原材料を以下にまとめて説明する。
・Ｃｕ粒子：平均粒子径５μｍの三井金属（株）製１１００Ｙ
・Ｓｎ－Ｂｉ系半田粒子：Ｓｎ４２－Ｂｉ５８、平均粒子径５μｍ、融点１３８℃、山石金属（株）製
・エポキシ樹脂：ジャパンエポキシレジン（株）製ｊｅＲ８７１
・硬化剤１：２－メチルアミノエタノール、沸点１６０℃、日本乳化剤（株）製
・硬化剤２：アミンアダクト系硬化剤（固形物）、融点１２０～１４０℃、味の素ファインテクノ（株）製
・硬化剤３：２，２’－ジメチルアミノエタノール、沸点１３５℃
・樹脂シート：縦５００ｍｍ×横５００ｍｍ、厚７５μｍのポリイミドフィルムの両表面に厚み１２．５μｍの未硬化エポキシ樹脂層を積層したもの
・保護フィルム：厚み２５μｍのＰＥＴ製シート
・銅箔（厚み２５μｍ）
　（ビアペーストの調整）
　表１に記載した配合割合でＣｕ粒子、Ｓｎ－Ｂｉ系半田粒子、エポキシ樹脂、硬化剤を配合し、プラネタリーミキサーで混合することにより、ビアペーストを調製した。
　（多層配線基板の製造）
　樹脂シートの両表面に保護フィルムを貼り合わせた。そして、保護フィルムを貼り合わせた樹脂シートの外側からレーザーにより直径１５０μｍの孔を１００個以上穿孔した。
　次に、調製されたビアペーストを貫通孔に満充填した。そして、両表面の保護フィルムを剥離することにより、貫通孔からビアペーストの一部が突出して形成された突出部を表出させた。
　次に、樹脂シートの両表面に、突出部を覆うようにして銅箔を配置した。そして、加熱プレスの一対の金型の下型の上に離形紙を介して、銅箔が配置された樹脂シートとの積層体を載置し、常温２５度から最高温度２２０℃までを６０分で昇温して２２０℃を６０分間キープしたのち、６０分間かけて常温まで冷却した。なお、プレス圧は３ＭＰａであった。このようにして多層配線基板を得た。
　（評価）
＜抵抗値試験＞
　得られた多層配線基板に形成された１００個のビアホール導体の抵抗値を４端子法により測定して求めた。そして、１００個の平均抵抗値と最大抵抗値を求めた。そして、１００個の平均抵抗値と最大抵抗値を求めた。なお、最大抵抗値が２ｍΩ未満の場合をＡ、２～３ｍΩの場合をＢ、３ｍΩより大きい場合をＣと判定した。なお、最大抵抗値が小さい場合には、抵抗値の標準偏差σも小さくなると言える。
＜剥離試験＞
　得られた多層配線基板の表面の銅箔を剥離（あるいは破壊）したときのビアホール導体の密着性を調べた。このとき剥離ができなかったときをＡ、困難であったが剥離したときをＢ、容易に剥離したときをＣと判定した。
＜初期抵抗値＞
　多層配線基板に形成された１００個のビアホールの連結接続抵抗値を４端子法により測定した。なお、初期抵抗値としては１Ω以下のものをＡ、１Ω以下のものと１Ωを超えるものが混在していたものをＢ、全て１Ωを超えていたものをＣと判断した。
＜接続信頼性＞
　初期抵抗値を測定した多層配線基板の５００サイクルのヒートサイクル試験を行い、初期抵抗値に対する変化率が１０％以下のものをＡ、１０％を超えたものをＢと判断した。
　結果を表１に示す。また、Ｃｕ／Ｓｎの質量比に対する平均抵抗値をプロットしたグラフを図１３に示す。
Figure JPOXMLDOC01-appb-T000001
 　　　　　　　　　　　　　　　　　 
　図１３のグラフから、Ｃｕ／Ｓｎの重量比率が１．５９付近、さらには３付近から抵抗値が急激に下がっていることがわかる。これは、Ｃｕ粒子の割合が高くなることにより、低抵抗のＣｕ粒子同士が互いに面接触する割合が高くなったためであると思われる。すなわち、隣接するＣｕ粒子間にＣｕより高い抵抗値を有する金属がほとんど介在していないためであると思われる。
　言い換えれば、急激に抵抗値が増加するＣｕ／Ｓｎ１．５９未満の場合には、多数のＣｕ粒子７同士の間に高い抵抗値を有する金属が介在しているためであると考えられる。
　また、表１から、Ｓｎ４２－５８Ｂｉ粒子の割合が６０質量％以下の場合には、平均抵抗値及び最大抵抗値が３ｍΩ以下、４４．２質量％以下の場合には２ｍΩ以下と極めて小さくなることが判る。しかしながら、Ｓｎ４２－５８Ｂｉ粒子を含有しない場合には剥離が発生しやすいことがわかる。一方、Ｓｎ４２－５８Ｂｉ粒子の割合が増加するにつれて、剥離が発生しにくくなることがわかる。
　また、Ｓｎ４２－５８Ｂｉ粒子の割合が１０～６０質量％の範囲においては低抵抗化と高信頼性化が両立できていることがわかる。Ｓｎ４２－５８Ｂｉ粒子の割合が低すぎる場合には、Ｃｕ粒子同士が接触する面接触部の周囲に存在する第二金属領域が少なくなるために接続信頼性が不充分になる。一方、Ｓｎ４２－５８Ｂｉ粒子の割合が高すぎる場合には第二金属領域が多くなりすぎることにより、Ｃｕ粒子同士が接触する面接触部が少なくなり、それにより、抵抗値が大きくなる傾向がある。
　また、ペーストＮｏ．７～９を用いて得られた多層配線基板を比較すると、硬化剤の沸点がＳｎ４２－５８Ｂｉ粒子の融点１３８℃よりも高いペーストＮｏ．７、Ｎｏ．８の場合には、抵抗値の低抵抗化と高信頼性化のバランスがより優れていることがわかる。沸点が低い場合は半田の表面にある酸化層を還元し、溶融する前に硬化剤の揮発が始まる為、金属部の領域が小さくなる為、ビアホールの接続信頼性に課題が発生する。なお硬化剤の沸点は、３００℃以下が望ましい。３００℃より高い場合、硬化剤が特殊となり、その反応性に影響する場合がある。
　ここで、代表的に、本発明に係るペーストＮｏ．６を用いて得られた多層配線基板のビア導体の断面の電子顕微鏡（ＳＥＭ）写真及びそのトレース図を示す。図１４Ａは３０００倍、図１５Ａは６０００倍のＳＥＭ写真である。また、図１４Ｂは図１４Ａのトレース図、図１５Ｂは図１５Ａのトレース図である。また、図１６Ａは、ＥＰＭＡ（Electron Probe Micro Analyzer）に用いたビア導体の断面の画像、図１６Ｂはそのトレース図である。
　各図面から、得られたビアホール導体は、多数のＣｕ粒子７が高充填され、互いに面接触して面接触部２０を形成していることがわかる。これにより、抵抗値の低い導通路が形成されることがわかる。また、面接触部２０または銅粒子７の表面、あるいはこの面接触部２０を跨ぐように、錫（Ｓｎ）や錫－銅金属間化合物や錫－銅合金を主成分とする第二金属領域１８が形成されていることがわかる。また、抵抗値の高いＢｉを主成分とする第三金属領域１９は、実質的にＣｕ粒子と接触していないことがわかる。この第三金属領域は、Ｓｎ４２－５８Ｂｉ粒子中のＳｎがＣｕ粒子７の表面のＣｕと合金（例えば金属間化合物）を形成することにより、高濃度のＢｉが析出したと思われる。
　また、図１７Ａに、図１６ＡのＥＰＭＡのＣｕ元素のマッピングを行ったときの像を、図１７Ｂにそのトレース図を示す。
　図１７Ａ及び図１７Ｂから、得られたビアホール導体には、多数のＣｕ粒子が高密度にランダムに存在することがわかる。また、多数のＣｕ粒子同士は、直接、面接触することにより電気的に接続していることがわかる。
　また、図１８Ａに、図１６ＡのＥＰＭＡのＳｎ元素のマッピング像、図１８Ｂにそのトレース図を示す。
　図１８Ａ及び図１８Ｂから、多数のＣｕ粒子同士が直接接触する面接触部の表面には、その面接触部を跨ぐように第二金属領域が形成されていることが判る。
　なお、図１８Ａ及び図１８Ｂにおいては、Ｃｕ粒子の表面の大部分が第二金属領域で覆われているように見える。しかし、ＥＰＭＡではエポキシ樹脂は透過されるために、観察面の表層のＳｎ元素だけでなく、下地のＳｎ元素も検出されている。従って、実際は第二金属領域はＣｕ粒子の表面の大部分を覆っているのではなく、その表面、更には面接触部を跨ぐように存在している。このことは、図１４Ａ～図１６Ａで示したＳＥＭ像からもわかる。そして、このような構造によれば、比較的硬い第二金属領域に発生した応力は柔らかいＣｕ粒子で吸収される。そのために、第二金属領域に発生したクラックが伝播して広がることが抑制される。
　さらに、図１９Ａに、図１６ＡのＥＰＭＡのＢｉ元素のマッピング像、図１９Ｂにそのトレース図を示す。
　図１９Ａ及び図１９Ｂより、Ｂｉは、第三金属領域がＣｕ粒子と接触しないように存在していることがわかる。このことから、抵抗値の高いＢｉはＣｕ粒子の接触により形成された導通路に影響を与えていないことがわかる。
［従来技術との比較］
　次に、上述した実施例の多層配線基板のビアホール導体の抵抗値と、上述した特許文献４に係るビアホール導体の抵抗値とを比較した結果について説明する。
　図２０は実施例の多層配線基板のビアホール導体の抵抗値と、特許文献４に係る多層配線基板のビアホール導体の抵抗値とを比較したグラフである。
　図２０において、横軸（Ｘ軸）は、ビアホール導体中に含まれるビスマスの含有割合を質量％で示したものである。縦軸（Ｙ軸）は、ビアホール導体の抵抗値を相対値（最も低い抵抗値を１とした相対値）で表したものである。
　図２０におけるＩの線は、実施例１の［表１］の結果である抵抗値の変化を相対値で示したものである。
　一方、図２０におけるＩＩの線は特許文献４の［表１］の（Ｓｎ－２Ａｇ－０．５Ｃｕ－２０Ｂｉ）における抵抗値の変化を相対値で示したものである。また図２０におけるＩＩＩの線は、特許文献４の［表１］の（Ｓｎ－２Ａｇ－０．５Ｃｕ－１５Ｂｉ）における抵抗値の変化を相対値で示したものである。また、図２０におけるＩＶの線は、特許文献４の［表１］の（Ｓｎ－５８Ｂｉ）における抵抗値の変化を相対値で示したものである。
　図２０より、線Ｉで示す本実施例の多層配線基板のビアホール導体の場合、ビアホール導体中に含まれるビスマスの含有割合が増加しても、ビアホール抵抗は殆ど増加していないことが判る。これは本実施例の多層配線基板のビアホール導体においては、銅粒子同士が互いに直接面接触して銅粒子からなる結合体を形成し、この結合体が複数の配線同士を電気的に接続しているためであるといえる。そのため、ビスマスの含有割合が増加しても抵抗値は殆ど増加しない。
　一方、線ＩＩ、ＩＩＩ、ＩＶで示す特許文献４の［表１］の多層配線基板のビアホール導体の場合、ビアホール導体中に含まれるビスマスの含有割合が増加するにつれて、ビアホール抵抗が急激に増加していることが判る。これは特許文献４の多層配線基板のビアホール導体においては、銅粒子同士が高抵抗の金属成分を介して電気的に接続しているためであると思われる。このことは、特許文献４の段落番号［００１５］に「接続に溶解した金属成分が関与している」ためであると思われる。すなわち、ビスマスの含有割合が増加すればするほど、銅粒子間に存在する高抵抗の金属成分の厚みが厚くなるためと考えられる。
　以上のように、本実施例の多層配線基板のビアホール導体の場合、銅粒子は、それらが互いに面接触している部分である面接触部を介して互いに接触してなる結合体を形成し、この結合体が複数の配線同士を電気的に接続しているため、ビアホール導体中のビスマスの含有割合が増加しても、ビアホール抵抗は急激に殆ど増加しないために低抵抗を保っている。
　本発明によれば、携帯電話等に使われる多層配線基板の更なる低コスト化、小型化、高機能化、高信頼性化が実現できる。またビアペースト側からも、ビアの小径化ビアペーストの反応物の形成に最適なものを提案することで、多層配線基板の小型化、高信頼性化に貢献する。

Claims (13)

  1. 　少なくとも１つの絶縁樹脂層と、前記絶縁樹脂層の第一面に配設された第一配線と前記絶縁樹脂層の第二面に配設された第二配線と、前記絶縁樹脂層を貫通するように設けられた前記第一配線と前記第二配線とを電気的に接続するためのビアホール導体と、を有する多層配線基板であって、
    　前記ビアホール導体は金属部分と樹脂部分とを含み、
    　前記金属部分は、
    　前記第一配線と前記第二配線とを電気的に接続する経路を形成する銅粒子の結合体を含む第一金属領域と、
    　錫，錫－銅合金，及び錫－銅金属間化合物からなる群から選ばれる少なくとも１種の金属を主成分とする第二金属領域と、
    　前記第二金属領域に接触する、ビスマスを主成分とする第三金属領域と、を有し、
    　前記結合体を形成する前記銅粒子同士が互いに面接触することにより面接触部を形成しており、前記第二金属領域の少なくとも一部分が前記第一金属領域に接触していることを特徴とする多層配線基板。
  2. 　前記面接触部の少なくとも一部分が前記第二金属領域で覆われている請求項１に記載の多層配線基板。
  3. 　前記ビアホール導体中の前記銅粒子の体積割合が３０～９０％の範囲である請求項１または２に記載の多層配線基板。
  4. 　前記絶縁樹脂層が、耐熱性樹脂シートの表面に樹脂硬化物層を積層した積層耐熱樹脂シートである請求項１～３のいずれか１項に記載の多層配線基板。
  5. 　前記絶縁樹脂層が、繊維シートと前記繊維シートに含浸された樹脂硬化物を含む繊維含有樹脂シートである請求項１～３のいずれか１項に記載の多層配線基板。
  6. 　前記金属部分の銅（Ｃｕ）と錫（Ｓｎ）との重量比（Ｃｕ／Ｓｎ）が１．５９～２１．４３の範囲である請求項４または５に記載の多層配線基板。
  7. 　前記第一金属領域と前記第三金属領域とが接触していない請求項４～６のいずれか１項に記載の多層配線基板。
  8. 　絶縁樹脂シートの表面を保護フィルムで被覆する第１工程と、
    　前記保護フィルムを介して前記絶縁樹脂シートに穿孔して貫通孔を形成する第２工程と、
    　前記貫通孔に、銅粒子と錫－ビスマス系半田粒子と熱硬化性樹脂とを含むビアペーストを充填する第３工程と、
    　前記第３工程の後、前記保護フィルムを剥離することにより、前記貫通孔から前記ビアペーストの一部が突出して形成される突出部を表出させる第４工程と、
    　前記突出部を覆うように、前記絶縁樹脂シートの少なくとも一面に金属箔を配置する第５工程と、
    　前記金属箔を前記絶縁樹脂シートの表面に圧着して前記突出部を通じて前記ビアペーストを前記錫－ビスマス系半田粒子の融点未満の温度で圧縮することにより、前記銅粒子同士が互いに面接触して形成された面接触部を有する、前記銅粒子の結合体を含む第一金属領域を形成させる第６工程と、
    　前記第６工程の後、前記ビアペーストを前記錫－ビスマス系半田粒子の融点以上に加熱することにより、少なくとも一部分が前記第一金属領域の表面に接触した、錫，錫－銅合金，及び錫－銅金属間化合物からなる群から選ばれる少なくとも１種の金属を主成分とする第二金属領域と、前記第二金属領域に接する、ビスマスを主成分とする第三金属領域とを生成させる第７工程と、
    を備えたことを特徴とする多層配線基板の製造方法。
  9. 　前記熱硬化性樹脂がエポキシ樹脂である請求項８に記載の多層配線基板の製造方法。
  10. 　前記エポキシ樹脂は、分子中に少なくとも１つ以上の水酸基を有するアミン系化合物である硬化剤を含有する請求項９に記載の多層配線基板の製造方法。
  11. 　前記アミン系化合物の沸点が、前記錫－ビスマス系半田粒子の融点以上であり、且つ、３００℃以下の範囲である請求項１０に記載の多層配線基板の製造方法。
  12. 　前記絶縁樹脂シートが、繊維シートと前記繊維シートに含浸された未硬化樹脂を含むプリプレグである請求項８～１１のいずれか１項に記載の多層配線基板の製造方法。
  13. 　前記絶縁樹脂シートが、耐熱性樹脂シートの表面に未硬化樹脂層を備えた未硬化樹脂層含有シートである請求項８～１１のいずれか１項に記載の多層配線基板の製造方法。
PCT/JP2011/000985 2010-02-25 2011-02-22 多層配線基板、及び多層配線基板の製造方法 WO2011105050A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/143,490 US8604350B2 (en) 2010-02-25 2011-02-22 Multilayer wiring substrate and manufacturing method of multilayer wiring substrate
CN201180000642.6A CN102265718B (zh) 2010-02-25 2011-02-22 多层布线基板、及多层布线基板的制造方法
EP11728763A EP2381752A4 (en) 2010-02-25 2011-02-22 MULTILAYER WIRING SUBSTRATE, AND METHOD FOR MANUFACTURING MULTILAYER WIRING SUBSTRATE

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010040540 2010-02-25
JP2010040539 2010-02-25
JP2010-040539 2010-02-25
JP2010-040540 2010-02-25
JP2010-215851 2010-09-27
JP2010215851A JP4713682B1 (ja) 2010-02-25 2010-09-27 多層配線基板、及び多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
WO2011105050A1 true WO2011105050A1 (ja) 2011-09-01

Family

ID=44292665

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/000985 WO2011105050A1 (ja) 2010-02-25 2011-02-22 多層配線基板、及び多層配線基板の製造方法

Country Status (6)

Country Link
US (1) US8604350B2 (ja)
EP (1) EP2381752A4 (ja)
JP (1) JP4713682B1 (ja)
CN (1) CN102265718B (ja)
TW (1) TW201206295A (ja)
WO (1) WO2011105050A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034472A1 (ja) * 2012-08-29 2014-03-06 住友電工プリントサーキット株式会社 両面プリント配線板及びその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4917668B1 (ja) * 2010-12-29 2012-04-18 パナソニック株式会社 多層配線基板、多層配線基板の製造方法
JP4795488B1 (ja) * 2011-01-18 2011-10-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
JP5099272B1 (ja) * 2011-12-26 2012-12-19 パナソニック株式会社 多層配線基板とその製造方法
WO2013099204A1 (ja) * 2011-12-26 2013-07-04 パナソニック株式会社 配線基板とその製造方法
TW201340807A (zh) * 2011-12-28 2013-10-01 Panasonic Corp 撓性配線基板與其製造方法、使用其之裝載製品、及撓性多層配線基板
WO2013108599A1 (ja) * 2012-01-17 2013-07-25 パナソニック株式会社 配線基板とその製造方法
JP5793113B2 (ja) * 2012-06-08 2015-10-14 住友電気工業株式会社 フレキシブルプリント配線板
JP5849036B2 (ja) * 2012-09-27 2016-01-27 富士フイルム株式会社 導電ペースト、プリント配線基板
US20140174811A1 (en) * 2012-12-21 2014-06-26 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
JP2017071681A (ja) * 2015-10-06 2017-04-13 住友電気工業株式会社 接着シート、電気的接続体の製造方法及び電気的接続体
US11426818B2 (en) 2018-08-10 2022-08-30 The Research Foundation for the State University Additive manufacturing processes and additively manufactured products
JP7089453B2 (ja) * 2018-10-10 2022-06-22 新光電気工業株式会社 配線基板及びその製造方法
US11581239B2 (en) 2019-01-18 2023-02-14 Indium Corporation Lead-free solder paste as thermal interface material
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094242A (ja) * 2000-09-14 2002-03-29 Denso Corp プリント多層基板の層間接続用材料およびこれを用いたプリント多層基板の製造方法
JP2002290052A (ja) * 2001-03-23 2002-10-04 Kyocera Corp 多層配線基板
JP2004265607A (ja) * 2003-01-23 2004-09-24 Matsushita Electric Ind Co Ltd 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法
JP2005136034A (ja) * 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd 多層フレキシブルプリント配線板及びその製造方法
JP2009147026A (ja) * 2007-12-12 2009-07-02 Panasonic Corp 回路基板およびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
JP2603053B2 (ja) * 1993-10-29 1997-04-23 松下電器産業株式会社 ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
CA2196024A1 (en) 1996-02-28 1997-08-28 Craig N. Ernsberger Multilayer electronic assembly utilizing a sinterable composition and related method of forming
US5890915A (en) * 1996-05-17 1999-04-06 Minnesota Mining And Manufacturing Company Electrical and thermal conducting structure with resilient conducting paths
EP0933010B1 (en) * 1996-08-16 2002-01-23 Hugh P. Craig Printable compositions, and their application to dielectric surfaces used in the manufacture of printed circuit boards
JPH11103142A (ja) * 1997-09-29 1999-04-13 Kyocera Corp 配線基板およびその製造方法
JPH11186680A (ja) * 1997-12-24 1999-07-09 Kyocera Corp 配線基板
JP3187373B2 (ja) 1998-07-31 2001-07-11 京セラ株式会社 配線基板
JP3634984B2 (ja) * 1999-07-30 2005-03-30 京セラ株式会社 配線基板
US6326555B1 (en) 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
TW498707B (en) * 1999-11-26 2002-08-11 Matsushita Electric Ind Co Ltd Wiring substrate and production method thereof
JP3488409B2 (ja) * 1999-11-30 2004-01-19 京セラ株式会社 配線基板の製造方法
US6930395B2 (en) * 2000-12-05 2005-08-16 Matsushita Electric Industrial Co., Ltd. Circuit substrate having improved connection reliability and a method for manufacturing the same
CN1794902B (zh) 2001-07-18 2010-05-26 松下电器产业株式会社 电路形成基板的制造方法及电路形成基板的制造用材料
KR100923183B1 (ko) * 2002-03-04 2009-10-22 스미토모덴키고교가부시키가이샤 이방전도막과 그 제조방법
US6574114B1 (en) * 2002-05-02 2003-06-03 3M Innovative Properties Company Low contact force, dual fraction particulate interconnect
US7078822B2 (en) * 2002-06-25 2006-07-18 Intel Corporation Microelectronic device interconnects
TWI325739B (en) 2003-01-23 2010-06-01 Panasonic Corp Electroconductive paste, its manufacturing method, circuit board using the same electroconductive paste, and its manufacturing method
US7367116B2 (en) 2003-07-16 2008-05-06 Matsushita Electric Industrial Co., Ltd. Multi-layer printed circuit board, and method for fabricating the same
JP4268476B2 (ja) * 2003-08-25 2009-05-27 京セラ株式会社 導電性ペースト及び配線基板並びにその製造方法
US7427717B2 (en) * 2004-05-19 2008-09-23 Matsushita Electric Industrial Co., Ltd. Flexible printed wiring board and manufacturing method thereof
JP2008147220A (ja) * 2006-12-06 2008-06-26 Tatsuta System Electronics Kk 多層配線基板の製造方法及びそれにより得られる多層配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094242A (ja) * 2000-09-14 2002-03-29 Denso Corp プリント多層基板の層間接続用材料およびこれを用いたプリント多層基板の製造方法
JP2002290052A (ja) * 2001-03-23 2002-10-04 Kyocera Corp 多層配線基板
JP2004265607A (ja) * 2003-01-23 2004-09-24 Matsushita Electric Ind Co Ltd 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法
JP2005136034A (ja) * 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd 多層フレキシブルプリント配線板及びその製造方法
JP2009147026A (ja) * 2007-12-12 2009-07-02 Panasonic Corp 回路基板およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2381752A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034472A1 (ja) * 2012-08-29 2014-03-06 住友電工プリントサーキット株式会社 両面プリント配線板及びその製造方法
JP2014049503A (ja) * 2012-08-29 2014-03-17 Sumitomo Electric Printed Circuit Inc 両面プリント配線板及びその製造方法

Also Published As

Publication number Publication date
CN102265718A (zh) 2011-11-30
JP2011199250A (ja) 2011-10-06
US8604350B2 (en) 2013-12-10
EP2381752A4 (en) 2012-01-18
JP4713682B1 (ja) 2011-06-29
EP2381752A1 (en) 2011-10-26
CN102265718B (zh) 2013-08-14
US20110278051A1 (en) 2011-11-17
TW201206295A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
JP4713682B1 (ja) 多層配線基板、及び多層配線基板の製造方法
JP4616927B1 (ja) 配線基板、配線基板の製造方法、及びビアペースト
JP4795488B1 (ja) 配線基板、配線基板の製造方法、及びビアペースト
JP4859999B1 (ja) 多層配線基板、多層配線基板の製造方法、及びビアペースト
JP4917668B1 (ja) 多層配線基板、多層配線基板の製造方法
JP2014060407A (ja) 配線基板とその製造方法
JP5099272B1 (ja) 多層配線基板とその製造方法
WO2013099205A1 (ja) フレキシブル配線基板とその製造方法と、これを用いた実装製品と、フレキシブル多層配線基板
JP2015032807A (ja) 合金ビアペーストと合金ビアペーストを用いた配線基板の製造方法
JP2015032806A (ja) 合金ビアペーストと合金ビアペーストを用いた配線基板の製造方法
JP2012138417A (ja) 多層配線基板及びその製造方法
JP2012151228A (ja) 複合配線基板及び複合配線基板の製造方法
WO2013099204A1 (ja) 配線基板とその製造方法
JP2013145815A (ja) 多層配線基板とその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180000642.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 13143490

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2011728763

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11728763

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE