WO2011074262A1 - レーザモジュール - Google Patents

レーザモジュール Download PDF

Info

Publication number
WO2011074262A1
WO2011074262A1 PCT/JP2010/007301 JP2010007301W WO2011074262A1 WO 2011074262 A1 WO2011074262 A1 WO 2011074262A1 JP 2010007301 W JP2010007301 W JP 2010007301W WO 2011074262 A1 WO2011074262 A1 WO 2011074262A1
Authority
WO
WIPO (PCT)
Prior art keywords
submount substrate
array
heat sink
semiconductor laser
expansion coefficient
Prior art date
Application number
PCT/JP2010/007301
Other languages
English (en)
French (fr)
Inventor
基亮 玉谷
知世 難波
柳澤　隆行
大江　慎一
山本　修平
彰 横山
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to EP10837293A priority Critical patent/EP2515396A1/en
Priority to KR1020127015542A priority patent/KR20120087989A/ko
Priority to JP2011545986A priority patent/JPWO2011074262A1/ja
Priority to CN201080057386XA priority patent/CN102656758A/zh
Priority to US13/514,918 priority patent/US20120263200A1/en
Priority to CA2784697A priority patent/CA2784697A1/en
Publication of WO2011074262A1 publication Critical patent/WO2011074262A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L2021/26573—Bombardment with radiation with high-energy radiation producing ion implantation in diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures

Definitions

  • the present invention relates to a laser module using a semiconductor laser array element.
  • LDs Laser Diodes
  • an LD array a semiconductor laser array element in which a plurality of light emitting spots (emitters) are arranged in parallel on the same chip.
  • the element size increases in proportion to the number of emitters arranged in parallel, and the total heat generation amount increases.
  • the element size is increased, stress increases due to mismatch of the linear expansion coefficient with the mating member during mounting and driving, and the output is reduced when defects are generated and grow in the element and reach the active layer (DLD) : Dark Line Defect) may occur, or the element may break due to the development of cracks or the like.
  • the element temperature is high, the progress of the defect is accelerated, and as a result, the element lifetime is reduced. From the above, there is a demand for a module structure that can drive the LD array at low stress and at an appropriate temperature.
  • CuW is expensive compared to other common conductor materials such as Cu, and there is a problem in that, when a component composed of CuW is used, the manufacturing cost increases.
  • an object of the present invention is to provide an inexpensive laser module that reduces the stress acting on the LD array without using an expensive material such as CuW.
  • a laser module includes a heat sink that dissipates heat from a contact member, a submount substrate that is disposed on the heat sink and made of an insulating material, and a power feeding layer that is disposed on the submount substrate.
  • a semiconductor laser array having a plurality of light emitting portions arranged in parallel on the power feeding layer, and the linear expansion coefficient of the semiconductor laser array is larger than the linear expansion coefficient of the submount substrate, and the power feeding layer and The linear expansion coefficient of the submount substrate is smaller than the linear expansion coefficient of the heat sink and connected to the heat sink, and is configured to be within a predetermined range including the linear expansion coefficient of the semiconductor laser array. It will be.
  • the laser module according to the present invention includes a heat sink that dissipates heat from a contact member, a submount substrate that is disposed on the heat sink and is made of an insulating material, and a power supply that is disposed on the submount substrate. And a semiconductor laser array having a plurality of light emitting portions arranged in parallel on the power feeding layer, and the linear expansion coefficient of the semiconductor laser array is larger than the linear expansion coefficient of the submount substrate, and the power feeding Smaller than the linear expansion coefficient of the layer and the heat sink, the bonding width between the heat sink and the submount substrate, with the width of the semiconductor laser array as the lower limit, and the relationship between the stress acting on the semiconductor laser array and the connection width
  • the range that can be linearly approximated is the upper limit.
  • a laser module includes a heat sink that dissipates heat from a contact member, a submount substrate that is disposed on the heat sink and made of an insulating material, and a power supply that is disposed on the submount substrate.
  • a semiconductor laser array having a plurality of light emitting portions arranged in parallel on the power feeding layer, the material of the submount substrate is AIN or SiC, the material of the heat sink is Cu, and the semiconductor The material of the laser array is GaAs, the material of the power feeding layer is Cu, and the width dimension of the semiconductor laser array is B, the bonding width dimension A of the submount substrate with the heat sink is B ⁇ A ⁇ B + 4 mm. It is.
  • the stress applied to the LD array can be reduced, and an inexpensive laser module can be obtained.
  • FIG. 5 is a graph showing the relationship between the bonding width A between the submount substrate and the heat sink of the laser module in Embodiment 1 of the present invention and the stress acting in the LD array width direction for each thickness of the submount substrate. It is a figure which shows the circuit structure of LD array and the plating layer in Embodiment 1 of this invention. It is a graph which shows the relationship between the emitter arrangement
  • FIG. 1 is a perspective view of a laser module 100 according to the present embodiment
  • FIG. 2 is a front view of the laser module 100 according to the present embodiment
  • FIG. 3 is a side view of the laser module 100 according to the present embodiment. The side from which laser light is emitted from the laser module 100 is the front.
  • the laser module 100 includes a stem 1, a lead pin 2, a heat sink 3, a submount substrate 4 having plating layers 5A, 5B, and 5C, an LD array 6, a wire wiring 7, and a ribbon wiring 8.
  • the stem 1 is a plate-like member made of a metal material such as Fe, and four openings through which the lead pins 2A to 2D pass are formed.
  • the lead pins 2A to 2D are made of a conductive material, and are power supply lines that supply power to the LD array 6 from a power source (not shown). Sealing portions 9A to 9D made of an insulating material such as glass are formed between the lead pins 2A to 2D and the stem 1, and the lead pins 2A to 2D and the stem 1 are electrically connected by the sealing portions 9A to 9D. Is insulated. In this way, the lead pins 2A to 2D are insulated and fixed by glass sealing while penetrating the stem 1.
  • the heat sink 3 is made of a metal material having high thermal conductivity such as Cu or Fe, and is a heat radiating member that emits heat from a contact member.
  • the heat sink 3 is joined to the stem 1 with solder or silver solder. Alternatively, it is formed as an integral structure with the stem 1 by a method such as cold forging.
  • the submount substrate 4 is an insulating substrate interposed between the heat sink 3 and the LD array 6 and made of a high thermal conductive insulating material such as AlN or SiC.
  • a high thermal conductive insulating material such as AlN or SiC.
  • plating layers 5A, 5B, and 5C made of a metal material having high conductivity such as Cu, high thermal conductivity, and low rigidity are formed.
  • the submount substrate 4 is mounted and fixed to the heat sink 3 via a plating layer 5C by soldering or the like.
  • AuSn solder can be used as a bonding material.
  • the LD array 6 is a semiconductor element composed of a plurality of emitters (light emitting portions) arranged and wired in parallel.
  • the LD array 6 has electrodes on the lower surface and the upper surface on the submount substrate 4 side, and emits laser light from the front surface portion 6a when a current is applied between the two electrodes.
  • the lower surface of the LD array 6 is joined to the plating layer 5A of the submount substrate 4 by soldering or the like, whereby the electrodes on the lower surface of the LD array 6 and the plating layer 5A are electrically connected.
  • AuSn solder can be used as a joining material.
  • the electrode on the upper surface of the LD array 6 is electrically connected to the plating layer 5B of the submount substrate 4 by wire wiring 7 made of a plurality of fine metal wires.
  • Both ends of the upper surface of the plating layer 5A, which is a power feeding layer for supplying power to the LD array 6, are electrically joined to the lead pins 2A and 2D by ribbon wirings 8A and 8D.
  • Both ends of the upper surface of the plating layer 5B, which is a power supply layer for supplying power to the LD array 6, are electrically joined to the lead pins 2B and 2C by ribbon wirings 8B and 8C.
  • the LD array 6 is mounted in a state where the anode (anode) is positioned on the lower surface, that is, junction-down. Therefore, when the lead pins 2A to 2D are connected to a power source (not shown), the lead pins 2A and 2D ⁇ ribbon wiring 8A and 8D ⁇ plating layer 5A ⁇ LD array 6 ⁇ wire wiring 7 ⁇ plating layer 5B ⁇ ribbon wiring 8B and 8C ⁇ lead pin Current flows through the power supply paths 2B and 2C. By passing a current through the LD array 6, a current flows through each emitter arranged and wired in parallel inside the LD array 6, so that each emitter oscillates and emits light, whereby laser light is emitted from the front part 6 a.
  • the bonding between the LD array 6 and the plating layer 5A and the bonding between the heat sink 3 and the plating layer 5C are performed by soldering using AuSn solder previously disposed on the plating layer 5A and by evaporation on the plating layer 5C.
  • the submount substrate 4 is disposed on the heat sink 3 so that the plating layer 5C is in contact with the heat sink 3, and the LD array 6 is disposed on the plating layer 5A.
  • the AuSn solder is melted by heating to 300 to 400 ° C., and cooled to solidify the AuSn solder.
  • the heat sink 3 and the plating layer 5C and the LD array 6 and the plating layer 5A are joined, and the heat sink 3 and the submount substrate 4 and the submount substrate 4 and the LD array 6 are joined.
  • the parts to be joined are at substantially the same temperature.
  • the linear expansion coefficient ⁇ of GaAs is 6.6 ⁇ 10 6. ⁇ 6 [mm / (mm ⁇ K)]
  • the linear expansion coefficient ⁇ of the submount substrate 4 is 4.8 ⁇ 10 ⁇ 6 [mm / (mm ⁇ K)] 3.7 ⁇ in the case of AlN.
  • the LD array 6, the submount substrate 4, the plated layer 5C, and the heat sink 3 undergo thermal expansion corresponding to the linear expansion coefficient of each material as the temperature rises. Also, in the cooling process for solidifying the AuSn solder, the LD array 6, the submount substrate 4, the plating layer 5C, and the heat sink 3 undergo thermal contraction according to the linear expansion coefficient of each material as the temperature decreases. Arise.
  • the LD array 6 and the submount substrate 4 are joined by solidification of the solder when it reaches a melting point of 280 ° C.
  • a stress corresponding to the difference in thermal shrinkage between the submount substrate 3 and the LD array 6 acts on the LD array 6.
  • the stress applied to the LD array 6 increases, the aforementioned DLD occurs or cracks occur. As a result of the progress, the driving life of the LD array 6 is reduced.
  • FIG. 4 is a schematic diagram showing expansion and contraction due to temperature changes of the heat sink 3, the submount substrate 4, the plating layers 5A and 5C, and the LD array 6 in the heating and cooling processes.
  • the shapes of the heat sink 3a, the submount substrate 4a, the plating layers 5Aa, 5Ca, and the LD array 6a during heating are indicated by broken lines, and the heat sink 3b, the submount substrate 4b, the plating layers 5Ab, 5Cb, and The shape of the LD array 6b is shown by a solid line.
  • the bonding width dimension between the submount substrate 4 and the heat sink 3 is A
  • the bonding width dimension between the submount substrate 4 and the LD array 6 is B.
  • each layer expands or contracts due to a change in temperature, but since both the heat sink 3 and the plating layer 5C are made of Cu, there is no difference in the amount of contraction. Therefore, regarding the stress between the submount substrate 4 and the plating layer 5C, the contraction of the plating layer 5C can be considered as the contraction of the heat sink 3.
  • the contraction of the plating layer 5A for example, if the thickness of the submount substrate 4 is about 300 ⁇ m and the thickness of the plating layer 5A is about 100 ⁇ m or less, the Young's modulus of SiC is 440 GPa (AlN is 320 GPa).
  • the Young's modulus of Cu is 130 GPa which is 1/3 or less, and since the rigidity of Cu is small with respect to SiC, the influence of the plating layer 5A on the stress acting on the LD array 6 is reduced. With respect to the stress between the submount substrate 4, the plating layer 5 ⁇ / b> A can be ignored.
  • the temperature of the AuSn solder dropped to the melting point, and when the AuSn solder solidified, thermal expansion occurred in each part, but the solder was in a molten state just before it. I do not receive it.
  • the heat sink 3 made of Cu tends to shrink by the length of ⁇ A ⁇ T at the joint between the heat sink 3 and the submount substrate 4, whereas AlN Alternatively, the submount substrate 4 made of SiC tends to contract by ⁇ A ⁇ T.
  • the heat sink 3 and the submount substrate 4 are bonded and restrained, ⁇ > ⁇ and the thickness of the heat sink 3 is sufficiently larger than the thickness of the submount substrate 4.
  • the submount substrate 4 is contracted and deformed more greatly than the case where the submount substrate 4 alone contracts due to the stress in the direction of shortening the width from the heat sink 3 at the joint surface with the heat sink 3.
  • the thickness of the LD array 6 is generally about 100 ⁇ m, and the Young's modulus of GaAs as the main material is about 83 GPa, which is smaller than the Young's modulus of the submount substrate 4.
  • the submount substrate 4 is not significantly affected by the thermal shrinkage from the LD array 6. For this reason, the submount substrate 4 undergoes the maximum shrinkage deformation due to the heat shrinkage of the heat sink 3 on the joint surface with the heat sink 3, but the joint surface with the LD array 6 is not significantly affected by the heat shrinkage. Therefore, the influence of the heat shrinkage of the heat sink 3 is alleviated as it approaches the joint surface with the LD array 6, and the shrinkage amount is minimized at the joint surface with the LD array 6.
  • the amount of contraction at the joint surface of the submount substrate 4 with the LD array 6 is ⁇ X
  • the amount of contraction ⁇ X is smaller than the amount of contraction of the heat sink 3 alone and larger than the amount of contraction of the submount substrate 4 alone, so ⁇ B ⁇ T ⁇ X ⁇ B ⁇ T Satisfy the relationship.
  • the contraction amount ⁇ B ⁇ T of the LD array 6 alone also satisfies ⁇ ⁇ ⁇ , the relationship ⁇ B ⁇ T ⁇ B ⁇ T ⁇ B ⁇ T is satisfied.
  • FIGS. 5 and 6 are calculation results on the relationship between the bonding width dimension A of the submount substrate 4 of the laser module and the average value of the stress applied to the LD array 6 (LD load stress) in the first embodiment of the present invention. It is the graph which showed.
  • FIG. 5 shows the case where the thickness of the submount substrate 4 is 300 ⁇ m and the width of the LD array 6 is 2, 4, 6 mm.
  • the data when the width of the LD array 6 is 2 mm is indicated by a triangle
  • the data when the width of the LD array 6 is 4 mm is indicated by a rhombus
  • the data when the width of the LD array 6 is 6 mm. Is shown by a square.
  • FIG. 5 shows the case where the thickness of the submount substrate 4 is 300 ⁇ m and the width of the LD array 6 is 2, 4, 6 mm.
  • the data when the width of the LD array 6 is 2 mm is indicated by a triangle
  • FIG. 6 shows the case where the width of the LD array 6 is 4 mm and the thickness of the submount substrate 4 is 200, 300, and 400 ⁇ m.
  • data when the thickness of the submount substrate 4 is 200 ⁇ m is indicated by a triangle
  • data when the thickness of the submount substrate 4 is 300 ⁇ m is indicated by a rhombus
  • the thickness of the submount substrate 4 is Data in the case of 400 ⁇ m are indicated by squares.
  • the value of the LD load stress is normalized to 1 when the width of the LD array 6 is 4 mm, the thickness of the submount substrate 4 is 300 ⁇ m, and the width of the submount substrate 4 is 4 mm.
  • the shrinkage amount of the LD array 6 and the shrinkage amount of the submount substrate 4 are both zero at the central portion in the width direction and have a distribution that becomes maximum at the end portions in the width direction.
  • the stress applied to the LD array 6 depends on the difference between the shrinkage amount of the submount substrate 4 and the shrinkage amount of the LD array 6, the stress is 0 at the center in the width direction of the LD array 6. It has the maximum distribution at the direction end. Therefore, if the contraction amount of the LD array 6 and the contraction amount of the submount substrate 4 can be made close to each other at the width direction end portion of the LD array 6 where the stress applied to the LD array 6 is maximized, the load on the LD array 6 is reduced. Stress can be reduced, and the reliability of the LD array 6 can be ensured.
  • the bonding width of the submount substrate 4 is larger than the width dimension B of the LD array 6.
  • the value AB of the amount of protrusion of A from the LD array 6 becomes dominant. Therefore, the dimension A of the submount substrate may be determined from the width dimension B of the LD array 6 so that the value AB is equal to or less than a predetermined value. Further, the wavelength of the laser beam output from the LD array 6 varies depending on the stress applied to the LD array 6.
  • the bonding width A of the submount substrate 4 is determined in a range in which the stress applied to the LD array 6 varies linearly with the bonding width A of the submount substrate 4, the stress applied to the LD array 6 is reduced.
  • the bonding width A of the submount substrate 4 is in the range of B ⁇ A ⁇ B + 4 mm, that is, the width dimension of the LD array is the lower limit, and the stress applied to the LD array 6 is linear depending on the bonding width A of the submount substrate 4.
  • the range that can be approximated may be selected as the upper limit.
  • the linear expansion coefficient ⁇ of the submount substrate 4 is smaller than the linear expansion coefficient ⁇ of the LD array 6. Therefore, when the heat sink 3 is not considered in the cooling process, the shrinkage amount of the submount substrate 4 becomes smaller than the shrinkage amount of the LD array 6, and the LD array 6 has a width and length at the joint surface with the submount substrate 4. It will be subjected to stress that will make it longer.
  • the submount substrate 4 is disposed on the heat sink 3 having a larger linear expansion coefficient than the submount substrate 4, and the submount substrate 4 is compressed from the heat sink 3 during the cooling process. receive.
  • the linear expansion coefficient of each component and the bonding width between the submount substrate 4 and the heat sink 3 may be adjusted so that the difference between the two ranges is within a predetermined range.
  • the “linear expansion coefficient of only the submount substrate 4”, which is the linear expansion coefficient of the submount substrate 4 in a state where it is bonded to the heat sink 3, is set to be approximately the same as the linear expansion coefficient of the LD array 6, that is, By setting the “only linear expansion coefficient of the mount substrate 4” to be within a predetermined range including the linear expansion coefficient of the LD array 6, the stress generated in the LD array 6 can be reduced.
  • “the linear expansion coefficient of only the submount substrate 4”, which is the linear expansion coefficient of the submount substrate 4 in a state of being connected to the heat sink 3, is applied to the submount substrate 4 in a state of being bonded to the heat sink 3. The amount of deformation can be obtained by obtaining the structure analysis.
  • FIG. 7 is a diagram showing a circuit configuration of the LD array 6 and the plating layers 5A and 5B
  • FIG. 8 is a graph showing the relationship between the emitter arrangement of the LD array 6 and the applied current in the laser module according to Embodiment 1 of the present invention. It is.
  • the difference E between the maximum and minimum emitter currents shown in FIG. 8 is hereinafter referred to as current variation.
  • the laser light source module 100 When a current flows through the laser light source module 100, power is supplied to each emitter 21 from both side surfaces of the LD array 6 via the ribbon wiring 8. Since the ribbon wirings 8A and 8D are connected to both ends of the plating layer 5A, the emitters of the LD array 6 are arranged in parallel at regular intervals between the connection parts of the ribbon wirings 8A and 8D. As shown in FIG. 3, a conductor resistance 22 exists between the emitters 21.
  • FIG. 9 shows the correlation between the variation in current and the thickness of the plated layers 5A and 5B and the thickness of the plated layer 5A when the LD array of the laser module in Embodiment 1 of the present invention has 15 emitters arranged at a pitch of 200 ⁇ m. It is a graph which shows the correlation of a conductor thickness dimension and the surface roughness of 5 A of plating layers. The value of the current variation in FIG. 9 is normalized with 1 when the thickness of the plating layers 5A and 5B is 100 ⁇ m. From FIG.
  • the current variation since the current variation rapidly increases when the thickness of the plating layers 5A and 5B is 30 ⁇ m or less, the current variation can be suppressed to a low level by setting the thickness of the plating layers 5A and 5B to 30 ⁇ m or more. Recognize. This corresponds to an increase in the thickness of the plating layers 5A and 5B, which corresponds to an increase in the thickness of the plating layers 5A and 5B. This is because the conductor resistance 22 between the emitters 21 is reduced, so that the current variation, which is the difference between the current flowing through the emitter 21 arranged outside and the current flowing through the emitter 21 arranged inside, is reduced.
  • the thickness C of the plating layers 5A and 5B on the submount substrate 4 is preferably set to satisfy 30 [ ⁇ m] ⁇ C ⁇ 100 [ ⁇ m]. Further, as shown in FIG. 9, since the current variation can be suppressed to a practical level by setting the thickness of the plating layers 5A and 5B to 10 ⁇ m or more, at least the thickness C of the plating layers 5A and 5B is 10 ⁇ m. ] ⁇ C ⁇ 100 [ ⁇ m] may be set. As described above, by maintaining the thickness of the plating layers 5A and 5B at a thickness that is less than the thickness at which current variation is unlikely to occur, the conductor resistance 22 between the emitters can be reduced, and a uniform light output can be obtained. it can.
  • the surface roughness Ry (the difference between the thinnest part and the thickest part) of the plating layer 5A is about 1 ⁇ m when the thickness of the plating layer 5A is 20 ⁇ m, and the thickness of the plating layer 5A is 75 ⁇ m. In some cases, it is about 3 ⁇ m.
  • the reliability deteriorates due to the generation of defects, and the polarization characteristics due to the fluctuation of the optical characteristics due to the stress. It is known that laser performance is degraded.
  • the surface roughness of the plating layer 5A is preferably about 2 ⁇ m or less. . From FIG.
  • the thickness C of the plating layer 5A on which the LD array 6 is mounted 10 ⁇ m or more and 50 ⁇ m or less
  • the surface roughness Ry of the plating layer 5A can be suppressed to 2 ⁇ m or less
  • polarization characteristics and reliability A laser module in which the current variation of the LD array 6 is reduced can be configured without impairing the above.
  • the above is not the case when the surface roughness is reduced by processing such as polishing after plating.
  • the Young's modulus of CuW is 255 GPa, whereas the Young's modulus of Cu is about 130 GPa, which is about 1 ⁇ 2, so that the thermal expansion and Even when a load is generated in the LD array 6 due to a load at the time of bonding, the plating layer 5A functions as an interference layer, and stress can be reduced.
  • the laser module according to the first embodiment of the present invention adjusts the bonding width dimension A between the heat sink 3 and the submount substrate 4 to adjust the heat sink 3, the submount substrate 4, and the plating layers 5A and 5C.
  • the difference between the thermal expansion amount of the joint surface of the LD array 6 and the thermal expansion amount of the LD array 6 in the composite material is within a predetermined range, that is, the submount substrate 4 connected to the heat sink 3
  • the assumed linear expansion coefficient is set within a predetermined range including the linear expansion coefficient of the LD array 6, the stress applied to the LD array 6 is reduced when the LD array 6 is soldered and when the LD array 6 is driven.
  • an inexpensive laser module with good thermal conductivity can be obtained.
  • plating layers 5A and 5B having a thickness of 30 ⁇ m or more on the submount substrate 4 and using them as power supply conductors the voltage drop between the emitters 21 of the LD array 6 in the power supply conductors can be reduced even when a large current is supplied. it can. As a result, the amount of current flowing through each emitter 21 of the LD array 6 becomes uniform, the current concentrates on a part of the emitters 21, and the long-term life characteristics are improved without causing excessive light emission and temperature rise.
  • the volume resistivity of CuW used as the material of the submount substrate 4 is 5.4 [ ⁇ ⁇ cm], whereas the volume low efficiency of the feeding layer is about 1/3 that of CuW. Since Cu which is 0.7 [ ⁇ ⁇ cm] is used, the variation in the applied current between the emitters 21 due to the conductor resistance can be suppressed to about 3 in the same structure. Thereby, compared with the case where CuW is used as the material of the submount substrate 4 as a conventional stress relaxation structure and a power supply conductor, current concentration on the outer emitter 21 can be suppressed and the life can be improved.
  • the thermal resistance value is greatly related to the temperature of the LD array 6.
  • CuW having a thermal conductivity of about 170 [Wm ⁇ K]
  • Cu having a thermal conductivity of about 398 [Wm ⁇ K] which is approximately 2.3 times, is used. Therefore, compared to the case of CuW, the thermal resistance of the conductor portion is less than half, and the temperature of the LD array 6 can be lowered to an appropriate temperature range. Therefore, the lifetime of the LD array 6 can be improved.
  • the power feeding layer is integrally formed on the submount substrate 4 by plating, the number of components can be reduced as compared with the case where the CuW substrate is mounted on the submount substrate 4. , Parts assembly costs can be reduced.
  • the power feeding layer may be configured not to be plated but to solder the plate member with AuSn solder or the like. In this case, since the surface roughness of the plate member on the mounting surface of the LD array 6 does not depend on the thickness of the plate member, it is necessary to consider the reduction in laser characteristics and reliability caused by increasing the thickness of the plate member. Absent.
  • the plating layers 5A and 5B are formed on the upper surface of the submount substrate 4 and the plating layer 5C is formed on the lower surface.
  • the lower plating layer 5C is not necessarily formed. Absent.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

　ＬＤアレイを低応力かつ適切な温度で駆動することが可能な安価なモジュール構造を得る。　接触する部材からの熱を放熱するヒートシンク３と、ヒートシンク３上に配置され、絶縁材料で構成されたサブマウント基板４と、サブマウント基板４上に配置される給電層５Ａと、給電層５Ａの上に並列配置される複数の発光部を有する半導体レーザアレイ６とを備え、サブマウント基板４の線膨張係数を半導体レーザアレイ６の線膨張係数よりも小さくし、半導体レーザアレイ６よりも大きい線膨張係数を有するヒートシンク３と接続された状態でのサブマウント基板４の線膨張係数が、半導体レーザアレイ６の線膨張係数を含む所定の範囲内となるようにした。

Description

レーザモジュール
　この発明は、半導体レーザアレイ素子を用いたレーザモジュールに関する。
　近年、半導体レーザ(Ｌａｓｅｒ　Ｄｉｏｄｅ：ＬＤ)は加工、光源といった用途において高出力化の要求が強くなっている。ＬＤの高出力化の技術として、同一チップ内に複数の発光スポット(エミッタ)をアレイ上に並列配置した半導体レーザアレイ素子(以下、ＬＤアレイ)を用いる方法が知られている。
　ＬＤアレイは１つの発光スポットを有する素子を複数並列配置したことと実質的に違いがないことから、並列配置するエミッタ数に比例して素子サイズが大型化し、かつ総発熱量が増大する。素子サイズが大型化すると実装時および駆動時において接合相手部材との線膨張係数のミスマッチによる応力増大を招き、素子内に欠陥が発生・成長して活性層に達することで出力が減じる現象（ＤＬＤ：Ｄａｒｋ　Ｌｉｎｅ　Ｄｅｆｅｃｔ）が生じたり、クラック等の進展により素子が破断する現象が生じたりする場合がある。また、素子温度が高いと、前記欠陥の進展が速くなり、その結果として素子寿命が低下する。以上のことからＬＤアレイを低応力かつ適切な温度で駆動することが可能なモジュール構造が求められている。
　このような問題を解決する方法として、ＬＤアレイと冷却構造部材との間にサブマウントとして、ＬＤと線膨張係数が近く、比較的熱伝導率が高いＣｕＷの板部材を介在させたもの（特許文献１、特許文献２）が提案されている。
特開２００８－１７２１４１号公報 特開２００６－３４４７４３号公報
　しかしながら、ＣｕＷは他のＣｕなどの一般的な導体材料と比較して高価であり、ＣｕＷで構成される部品を使用する場合、製造コストの増大を招くという問題点があった。
　そこで本発明では、ＣｕＷなどの高価な材料を使用することなく、ＬＤアレイに働く応力を低減し、安価なレーザモジュールを提供することを目的とする。
　本発明に関わるレーザモジュールは、接触する部材からの熱を放熱するヒートシンクと、前記ヒートシンク上に配置され、絶縁材料で構成されたサブマウント基板と、前記サブマウント基板上に配置される給電層と、前記給電層の上に並列配置される複数の発光部を有する半導体レーザアレイとを備え、前記半導体レーザアレイの線膨張係数は、前記サブマウント基板の線膨張係数よりも大きく、前記給電層及び前記ヒートシンクの線膨張係数よりも小さく、前記ヒートシンクと接続された状態での前記サブマウント基板の線膨張係数が、前記半導体レーザアレイの線膨張係数を含む所定の範囲内となるように構成されてなるものである。
　また、本発明に関わるレーザモジュールは、接触する部材からの熱を放熱するヒートシンクと、前記ヒートシンク上に配置され、絶縁材料で構成されたサブマウント基板と、前記サブマウント基板上に配置される給電層と、前記給電層の上に並列配置される複数の発光部を有する半導体レーザアレイとを備え、前記半導体レーザアレイの線膨張係数は、前記サブマウント基板の線膨張係数よりも大きく、前記給電層及び前記ヒートシンクの線膨張係数よりも小さく、前記ヒートシンクと前記サブマウント基板との接合幅を、前記半導体レーザアレイの幅を下限とし、前記半導体レーザアレイに働く応力と前記接続幅との関係が線形近似できる範囲を上限となるよう構成されているものである。
　さらに、本発明に関わるレーザモジュールは、接触する部材からの熱を放熱するヒートシンクと、前記ヒートシンク上に配置され、絶縁材料で構成されたサブマウント基板と、前記サブマウント基板上に配置される給電層と、前記給電層の上に並列配置される複数の発光部を有する半導体レーザアレイとを備え、前記サブマウント基板の材料はＡＩＮまたはＳｉＣであり、前記ヒートシンクの材料はＣｕであり、前記半導体レーザアレイの材料はＧａＡｓであり、前記給電層の材料はＣｕであり、前記半導体レーザアレイの幅寸法をＢとすると、前記サブマウント基板の前記ヒートシンクとの接合幅寸法ＡはＢ≦Ａ≦Ｂ＋４ｍｍである。
　本願発明によれば、ＬＤアレイに加えられる応力を低減し、安価なレーザモジュールを得ることができる。
本発明の実施の形態１におけるレーザモジュールの全体構成を示す斜視図である。 本発明の実施の形態１におけるレーザモジュールの構成を示す正面図である。 本発明の実施の形態１におけるレーザモジュールの構成を示す側面図である。 レーザモジュールの各素子を半田付けした後の冷却過程におけるヒートシンク、サブマウント基板、めっき層、ＬＤアレイの変形挙動を表す模式図である。 本発明の実施の形態１におけるレーザモジュールのサブマウント基板とヒートシンクとの接合幅ＡとＬＤアレイ幅方向に働く応力との関係を、ＬＤアレイの幅ごとに示したグラフである。 本発明の実施の形態１におけるレーザモジュールのサブマウント基板とヒートシンクとの接合幅ＡとＬＤアレイ幅方向に働く応力との関係を、サブマウント基板の厚さごとに示したグラフである。 本発明の実施の形態１におけるＬＤアレイとめっき層の回路構成を示す図である。 本発明の実施の形態１におけるレーザモジュールのＬＤアレイのエミッタ配置と印加電流との関係を示すグラフである。 本発明の実施の形態１におけるレーザモジュールのめっき層の導体厚さ寸法とエミッタ間電流ばらつきとの関係およびめっき層の導体厚さ寸法とめっき表面粗さの関係を表したグラフである。
実施の形態１．
　以下、図１～３を用いて本実施の形態に係るレーザモジュール１００の構造について説明する。図１は本実施の形態に係るレーザモジュール１００の斜視図、図２は本実施の形態に係わるレーザモジュール１００の正面図、図３は本実施の形態に係わるレーザモジュール１００の側面図である。なお、レーザモジュール１００からレーザ光が出射される側を正面とする。
　レーザモジュール１００は、ステム１、リードピン２、ヒートシンク３、めっき層５Ａ、５Ｂ、５Ｃを有するサブマウント基板４、ＬＤアレイ６、ワイヤ配線７、リボン配線８から構成されている。
　ステム１はＦｅなどの金属材料より構成される板状部材であり、リードピン２Ａ～２Ｄが貫通する４つの開口が形成されている。
　リードピン２Ａ～２Ｄは導電性材料で構成されており、図示しない電源からＬＤアレイ６への電力を供給する給電線である。リードピン２Ａ～２Ｄとステム１との間にはガラスなどの絶縁部材からなる封止部９Ａ～９Ｄが形成されており、当該封止部９Ａ～９Ｄによってリードピン２Ａ～２Ｄとステム１とは電気的に絶縁されている。このように、リードピン２Ａ～２Ｄはステム１に貫通した状態でガラス封止により絶縁固定されている。
　ヒートシンク３はＣｕやＦｅなど高熱伝導の金属材料で構成され、接触する部材から熱を放出する放熱部材であり、ステム１に半田や銀ろうなどにより接合されている。もしくは、冷間鍛造等の方法によりステム１と一体の構造として形成されている。
　サブマウント基板４は、ヒートシンク３とＬＤアレイ６との間に介在し、ＡｌＮやＳｉＣなどの高熱伝導絶縁材料により構成された絶縁基板である。ヒートシンク３側の下面及びＬＤアレイ６側の上面には、Ｃｕなどの高導電であり高熱伝導かつ剛性の小さい金属材料からなるめっき層５Ａ、５Ｂ、及び５Ｃが形成されている。サブマウント基板４はヒートシンク３に対しめっき層５Ｃを介して半田付けなどにより実装固定されている。サブマウント基板４をヒートシンク３に対し半田付けにより実装固定する場合には、接合材料としてＡｕＳｎ半田を用いることができる。
　ＬＤアレイ６は、並列配置・配線された複数のエミッタ（発光部）から構成される半導体素子である。ＬＤアレイ６は、サブマウント基板４側の下面及び上面に電極を有しており、当該２つの電極間に電流が印加されることにより、正面部６ａからレーザ光を出射する。ＬＤアレイ６の下面は、サブマウント基板４のめっき層５Ａと半田付けなどにより接合されており、これにより、ＬＤアレイ６の下面の電極とめっき層５Ａとが電気的に接続されている。ＬＤアレイ６とめっき層５Ａとを半田付けにより接合する場合には、接合材料としてＡｕＳｎ半田を用いることができる。ＬＤアレイ６の上面の電極は、サブマウント基板４のめっき層５Ｂと複数本の金属細線からなるワイヤ配線７により電気的に接続されている。
　電力をＬＤアレイ６へ供給する給電層であるめっき層５Ａの上面両端部は、リボン配線８Ａ及び８Ｄにより、リードピン２Ａ及び２Ｄと電気的に接合されている。電力をＬＤアレイ６へ供給する給電層であるめっき層５Ｂの上面両端部は、リボン配線８Ｂ及び８Ｃにより、リードピン２Ｂ及び２Ｃと電気的に接合されている。
　図１においては、ＬＤアレイ６はアノード(陽極)が下面に位置するように配置する状態、すなわちジャンクションダウンで実装されている。そのため、リードピン２Ａ～２Ｄが図示しない電源に接続されると、リードピン２Ａ及び２Ｄ→リボン配線８Ａ及び８Ｄ→めっき層５Ａ→ＬＤアレイ６→ワイヤ配線７→めっき層５Ｂ→リボン配線８Ｂ及び８Ｃ→リードピン２Ｂ及び２Ｃという給電経路により電流が流れる。ＬＤアレイ６に電流を流すことで、ＬＤアレイ６の内部に並列配置・配線された各エミッタに電流が流れるので、各エミッタが発振し、発光することにより正面部６ａからレーザ光が出射する。
　次に、ＬＤアレイ６に働く応力について説明する。以下では、ＬＤアレイ６とめっき層５Ａとの接合、及びヒートシンク３とめっき層５Ｃとの接合は、あらかじめめっき層５Ａ上ならびにめっき層５Ｃに蒸着により配置したＡｕＳｎ半田を用いた半田付けにより行うものとする。
　接合の順序としては、まず、ヒートシンク３上にサブマウント基板４をめっき層５Ｃがヒートシンク３と接するように配置し、さらに、ＬＤアレイ６をめっき層５Ａ上に配置する。その後、３００～４００℃まで加熱してＡｕＳｎ半田を溶融させ、冷却してＡｕＳｎ半田を固化させる。このようにして、ヒートシンク３とめっき層５ＣならびにＬＤアレイ６とめっき層５Ａを接合し、ヒートシンク３とサブマウント基板４ならびにサブマウント基板４とＬＤアレイ６は接合される。
　上記のような加熱及び冷却のプロセス中は接合対象の部品はほぼ同一温度となっている。しかし、例えばＬＤアレイ６をＧａＡｓで構成し、サブマウント基板４をＳｉＣまたはＡｌＮで構成し、めっき層５Ｃ及びヒートシンク３をＣｕで構成したとすると、ＧａＡｓの線膨張係数αは６．６×１０－６［ｍｍ／（ｍｍ・Ｋ）］であり、サブマウント基板４の線膨張係数βはＡｌＮの場合４．８×１０－６［ｍｍ／（ｍｍ・Ｋ）］ＳｉＣの場合３．７×１０－５［ｍｍ／（ｍｍ・Ｋ）］であり、Ｃｕの線膨張係数ρは１６．７×１０－６[ｍｍ/(ｍｍ・Ｋ)]であるため、ＡｕＳｎ半田を溶融させるための加熱過程において、ＬＤアレイ６、サブマウント基板４、めっき層５Ｃ、及びヒートシンク３には、温度が上昇するにつれ各材料の線膨張係数に応じた熱膨張が生じる。また、ＡｕＳｎ半田を固化するための冷却過程においても、ＬＤアレイ６、サブマウント基板４、めっき層５Ｃ、及びヒートシンク３には、温度が低下するにつれ各材料の線膨張係数に応じた熱収縮が生じる。
　ＬＤアレイ６とサブマウント基板４は、冷却過程においてＡｕＳｎ半田（共晶）の場合には融点である２８０℃に達した時点で半田が固化して接合されるが、接合された状態で融点から室温まで冷却されると、ＬＤアレイ６にはサブマウント基板３とＬＤアレイ６の熱収縮量の差異に応じた応力が働くことになる。サブマウント基板３とＬＤアレイ６の熱収縮量の違いが大きければ大きいほどＬＤアレイ６に加えられる応力は大きくなり、ＬＤアレイ６に加えられる応力が大きくなると前述のＤＬＤが発生したりクラック等が進展したりすることにより、ＬＤアレイ６の駆動寿命が低下してしまう。
　図４は加熱および冷却過程におけるヒートシンク３、サブマウント基板４、めっき層５Ａ、５Ｃ、及びＬＤアレイ６の温度変化による膨張と収縮を表す模式図である。図４において、加熱時におけるヒートシンク３ａ、サブマウント基板４ａ、めっき層５Ａａ、５Ｃａ、及びＬＤアレイ６ａの形状を破線で示し、冷却後におけるヒートシンク３ｂ、サブマウント基板４ｂ、めっき層５Ａｂ、５Ｃｂ、及びＬＤアレイ６ｂの形状を実線で示す。以下では、サブマウント基板４とヒートシンク３との接合幅寸法をＡ、サブマウント基板４とＬＤアレイ６との接合幅寸法をＢとする。
　図４に示すように、温度の変化により各層は膨張または収縮するが、ヒートシンク３とめっき層５ＣはいずれもＣｕで構成されているため収縮量の差は生じない。そのため、サブマウント基板４とめっき層５Ｃとの間の応力に関しては、めっき層５Ｃの収縮はヒートシンク３の収縮と同視して考えることができる。また、めっき層５Ａの収縮についても、例えば、サブマウント基板４の厚さを３００μｍ程度とし、めっき層５Ａの厚さを１００μｍ以下程度とすれば、ＳｉＣのヤング率が４４０ＧＰａ（ＡｌＮは３２０ＧＰａ）であるのに対してＣｕのヤング率は１／３以下の１３０ＧＰａと、ＳｉＣに対してＣｕの剛性が小さいことからＬＤアレイ６に働く応力に対するめっき層５Ａの影響が小さくなるため、ＬＤアレイ６とサブマウント基板４との間の応力に関しては、めっき層５Ａは無視することができる。
　冷却過程においてＡｕＳｎ半田の温度が融点まで降下し、ＡｕＳｎ半田が固化した時点では、各部品に熱膨張は生じているものの、寸前まで半田が溶融状態にあったことから、隣接する部品からストレスを受けない。しかし、さらに冷却が進み温度が半田融点よりΔＴだけ低下すると、ヒートシンク３とサブマウント基板４の接合部では、Ｃｕで構成されるヒートシンク３はρＡΔＴの長さだけ収縮しようとするのに対し、ＡｌＮまたはＳｉＣで構成されるサブマウント基板４はβＡΔＴだけ収縮しようとする。ヒートシンク３とサブマウント基板４はそれぞれ接合拘束されているが、ρ＞βであり、かつ、ヒートシンク３の厚さはサブマウント基板４の厚さに対して十分大きいことから、サブマウント基板４は、ヒートシンク３との接合面においてヒートシンク３から幅を短くする向きの応力を受け、サブマウント基板４単体が単に収縮する場合と比較してより大きく収縮変形する。
　一方、ＬＤアレイ６の厚さは一般的に１００μｍ程度であり、かつ主材料であるＧａＡｓのヤング率は８３ＧＰａ程度とサブマウント基板４のヤング率に対して小さいことから、ＬＤアレイ６の接合面においてはサブマウント基板４はＬＤアレイ６から熱収縮の影響をさほど受けない。そのため、サブマウント基板４は、ヒートシンク３との接合面においてヒートシンク３の熱収縮の影響により最大の収縮変形を生じるが、ＬＤアレイ６との接合面においては熱収縮の影響をさほど受けていないことから、ヒートシンク３の熱収縮の影響はＬＤアレイ６との接合面に近づくにつれて緩和されていき、ＬＤアレイ６との接合面において収縮量が最小となる。
　サブマウント基板４のＬＤアレイ６との接合面における収縮量をΔＸとすると、収縮量ΔＸはヒートシンク３単体の収縮量より小さく、サブマウント基板４単体の収縮量より大きくなるからβＢΔＴ＜ΔＸ＜ρＢΔＴの関係を満たす。また、ＬＤアレイ６単体の収縮量αＢΔＴもβ＜α＜ρであることからβＢΔＴ＜αＢΔＴ＜ρＢΔＴの関係を満たす。ここで、収縮量ΔＸがＬＤアレイの収縮量αＢΔＴに近いほど、ＬＤアレイ６とサブマウント基板４等の他の部品との熱膨張の差異によりＬＤアレイ６に加えられる応力は緩和されることになる。
　図５、６は本発明の実施の形態１におけるレーザモジュールのサブマウント基板４の接合幅寸法Ａと、ＬＤアレイ６に負荷される応力の平均値（ＬＤ負荷応力）との関係についての計算結果を示したグラフである。図５はサブマウント基板４の厚さが３００μｍかつＬＤアレイ６の幅が２、４、６ｍｍである場合について示している。図５において、ＬＤアレイ６の幅が２ｍｍである場合のデータを三角で示し、ＬＤアレイ６の幅が４ｍｍである場合のデータをひし形で示し、ＬＤアレイ６の幅が６ｍｍである場合のデータを四角で示している。また、図６はＬＤアレイ６の幅が４ｍｍかつサブマウント基板４の厚さが２００、３００、４００μｍである場合について示している。図６において、サブマウント基板４の厚さが２００μｍである場合のデータを三角で示し、サブマウント基板４の厚さが３００μｍである場合のデータをひし形で示し、サブマウント基板４の厚さが４００μｍである場合のデータを四角で示している。なおＬＤ負荷応力の値はＬＤアレイ６の幅が４ｍｍ、サブマウント基板４の厚さが３００μｍ、サブマウント基板４の幅が４ｍｍの場合を１として正規化している。
　サブマウント基板４の接合幅寸法をＡ、ＬＤアレイ６の幅寸法をＢとすると、ＬＤアレイに負荷される応力は、ＬＤアレイ６の幅ならびにサブマウント基板４の厚さによらず、およそＡ＝Ｂであるときに最小となり、Ｂ≦Ａ≦Ｂ＋４ｍｍの範囲において急激に上昇し、その後は緩やかに上昇する。
　ここで、ＬＤアレイ６の収縮量およびサブマウント基板４の収縮量はともに幅方向中央部では０であり、幅方向端部で最大となる分布を持つ。ＬＤアレイ６に負荷される応力は、サブマウント基板４の収縮量とＬＤアレイ６の収縮量との差に依存するため、ＬＤアレイ６の幅方向中央部で０であり、ＬＤアレイ６の幅方向端部で最大となる分布を持つ。そこで、ＬＤアレイ６に負荷される応力が最大となるＬＤアレイ６の幅方向端部で、ＬＤアレイ６の収縮量とサブマウント基板４の収縮量とを近い値にできれば、ＬＤアレイ６に負荷される応力を低減することができ、ＬＤアレイ６の信頼性を確保できる。ＬＤアレイ６の幅方向端部において、ＬＤアレイ６の収縮量とサブマウント基板４の収縮量とを近い値にするためには、ＬＤアレイ６の幅寸法Ｂよりもサブマウント基板４の接合幅ＡのＬＤアレイ６からのはみ出し量であるＡ－Ｂの値が支配的になる。そのため、Ａ－Ｂの値が所定値以下となるよう、ＬＤアレイ６の幅寸法Ｂからサブマウント基板のＡの寸法を決めればよい。
　また、ＬＤアレイ６に負荷される応力によってＬＤアレイ６から出力されるレーザ光の波長が異なる。このため、ＬＤアレイ６に負荷される応力がサブマウント基板４の接合幅Ａによって線形に変化する範囲でサブマウント基板４の接合幅Ａを決定すれば、ＬＤアレイ６に負荷される応力を低減できるとともに、レーザ光の波長を所望の波長に調整できるという効果を得られる。
　従って、サブマウント基板４の接合幅Ａは、Ｂ≦Ａ≦Ｂ＋４ｍｍの範囲、すなわち、ＬＤアレイの幅寸法を下限とし、ＬＤアレイ６に負荷される応力がサブマウント基板４の接合幅Ａによって線形近似できる範囲を上限として選定すればよい。
　サブマウント基板４の線膨張係数βはＬＤアレイ６の線膨張係数αよりも小さい。そのため、冷却過程においてヒートシンク３を考慮しない場合には、サブマウント基板４の収縮量がＬＤアレイ６の収縮量よりも小さくなり、ＬＤアレイ６はサブマウント基板４との接合面で幅長さを長くするような応力を受けることになる。しかし、本実施の形態においては、サブマウント基板４を当該サブマウント基板４よりも線膨張係数の大きいヒートシンク３上に配置しており、冷却過程においては、サブマウント基板４はヒートシンク３から圧縮を受ける。そのため、ヒートシンク３から圧縮する向きの応力を受けた上での、サブマウント基板４のＬＤアレイ６との境界面における収縮量と、ＬＤアレイ６のサブマウント基板４との境界面における収縮量との差が所定範囲となるように、各部品の線膨張係数及びサブマウント基板４とヒートシンク３との接合幅を調整すればよい。従って、ヒートシンク３と接合された状態でのサブマウント基板４の線膨張係数である「サブマウント基板４のみなし線膨張係数」をＬＤアレイ６の線膨張係数とほぼ同程度とする、すなわち「サブマウント基板４のみなし線膨張係数」をＬＤアレイ６の線膨張係数を含む所定の範囲内となるようにすることにより、ＬＤアレイ６に生じる応力を低減させることができる。ここで、ヒートシンク３と接続された状態でのサブマウント基板４の線膨張係数である「サブマウント基板４のみなし線膨張係数」は、ヒートシンク３と接合された状態でのサブマウント基板４にかかる変形量を構造解析によって求めることによって得ることができる。
　次に、図７及び図８を用いて、本発明の実施の形態１におけるレーザモジュールのＬＤアレイ６における電流のばらつきについて説明する。図７はＬＤアレイ６とめっき層５Ａ、５Ｂの回路構成を示す図であり、図８は本発明の実施の形態１におけるレーザモジュールのＬＤアレイ６のエミッタ配置と印加電流との関係を示すグラフである。図８に示す最大と最小のエミッタ電流の差Ｅを、以下電流ばらつきと呼ぶ。
　レーザ光源モジュール１００に電流が流されると、リボン配線８を経由してＬＤアレイ６の両側面より各エミッタ２１へ給電される。リボン配線８Ａ及び８Ｄはめっき層５Ａの両端部に接続されている一方で、ＬＤアレイ６の各エミッタはリボン配線８Ａ及び８Ｄの接続部間に一定間隔で並列配置されていることから、図７に示すようにエミッタ２１間には導体抵抗２２が存在する。この導体抵抗２２の影響により、リボン配線８Ａ及び８Ｄの接続部に近い位置（ＬＤアレイ６の外側）に配置されたエミッタ２１には電流が流れやすいが、リボン配線８Ａ及び８Ｄの接続部から離れた位置（ＬＤアレイ６の内側）に配置されたエミッタ２１には電流は流れにくい。そのため、従来のレーザモジュールは、各エミッタ２１に流れる電流、および電流に応じて出力される光の強度にばらつきが発生し、外側のエミッタ２１に過剰な電流が流れることから長期信頼性が低下していた。
　これに対し本実施の形態のレーザモジュールは、めっき層５Ａ及び５Ｂの層厚を調整することにより対応している。図９は、本発明の実施の形態１におけるレーザモジュールのＬＤアレイが１５個のエミッタを２００μｍピッチで配置した場合の、電流のばらつきとめっき層５Ａ及び５Ｂの厚さとの相関とめっき層５Ａの導体厚さ寸法とめっき層５Ａの表面粗さの相関とを示すグラフである。図９の電流ばらつきの値はめっき層５Ａ、５Ｂ厚さが１００μｍの場合を１として正規化している。図９から、めっき層５Ａ、５Ｂの厚さが３０μｍ以下となると急激に電流ばらつきが大きくなるため、めっき層５Ａ、５Ｂの厚さを３０μｍ以上とすることで電流ばらつきを低レベルに抑制できることがわかる。これは、めっき層５Ａ、５Ｂの厚さが増加することが、エミッタ２１間を電気的に接続する配線が太くなることに対応しており、めっき層５Ａ、５Ｂの厚さの増加に伴ってエミッタ２１間の導体抵抗２２が減少することになるため、外側に配置されたエミッタ２１に流れる電流と内側に配置されたエミッタ２１に流れる電流との差異である電流ばらつきが小さくなるからである。一方、めっき層５Ａ、５Ｂの厚さが１００μｍ以上となると、ＬＤアレイ６に及ぶ応力におけるめっき層５Ａの影響が大きくなり、めっき層を無視した前述の検討が不適切となる。そのため、好ましくはサブマウント基板４上のめっき層５Ａ、５Ｂの厚さＣは３０［μｍ］≦Ｃ≦１００［μｍ］となるように設定すればよい。また、図９に示すように、めっき層５Ａ、５Ｂの厚さを１０μｍ以上とすることで電流ばらつきを実用できるレベルには抑制できることから、少なくともめっき層５Ａ、５Ｂの厚さＣを１０［μｍ］≦Ｃ≦１００［μｍ］となるように設定すればよい。このように、めっき層５Ａ、５Ｂの層厚を電流ばらつきが発生しにくい厚さ以上に保つことで、各エミッタ間の導体抵抗２２を低減することができ、ばらつきのない光出力を得ることができる。
　また、めっきは基板面より厚さ方向に結晶を成長させるプロセスであることから、面内の成長度合いにばらつきが存在する。通常、添加剤等により面内のばらつきを抑制することが行われるが、その場合においてもめっき厚さが大きくなるにつれめっき表面の面粗さは大きくなる。図９から、めっき層５Ａの表面粗さＲｙ（最薄部と最厚部の差）は、めっき層５Ａの厚さを２０μｍとした場合で１μｍ程度、めっき層５Ａの厚さを７５μｍとした場合で３μｍ程度となる。実装時の加重によりめっき層５Ａ表面の凸部においてＬＤアレイ６に対して応力が集中して負荷されると、欠陥の発生による信頼性の低下、および応力による光学特性の変動による偏光特性などのレーザ性能の劣化が生じることが知られている。一般的にＬＤアレイ６とサブマウント基板４との間のはんだ層の厚さはＬＤ実装後で２～３μｍ程度であることから、めっき層５Ａの表面粗さはおよそ２μｍ以下とすることが望ましい。図９より、ＬＤアレイ６が実装されるめっき層５Ａの厚さＣを１０μｍ以上５０μｍ以下とすることで、めっき層５Ａの表面粗さＲｙを２μｍ以下に抑えることができ、偏光特性、信頼性を損ねることなく、ＬＤアレイ６の電流ばらつきを小さくしたレーザモジュールを構成することができる。なお、レーザモジュール１００の製造コストの増加はあるものの、めっき後に研磨などの加工により面粗さを小さくする処理をした場合は上記の限りではない。
　また、めっき層５Ａの層厚を３０μｍ以上と厚くすることで、ＣｕＷのヤング率は２５５ＧＰａであるのに対してＣｕのヤング率は１／２程度の１３０ＧＰａと剛性が小さいことから、熱膨張や接合時の荷重等によりＬＤアレイ６に負荷が生じた場合においてもめっき層５Ａが干渉層として働き、応力を低減することができる。
　以上のように、本願発明に係る実施の形態１のレーザモジュールは、ヒートシンク３とサブマウント基板４との接合幅寸法Ａを調整して、ヒートシンク３、サブマウント基板４、めっき層５Ａ、５Ｃからなる複合材料におけるＬＤアレイ６接合面の熱膨張量とＬＤアレイ６の熱膨張量との差が所定範囲内にあるようにする、すなわち、ヒートシンク３と接続された状態でのサブマウント基板４のみなし線膨張係数が、ＬＤアレイ６の線膨張係数を含む所定の範囲内となるようにしているので、ＬＤアレイ６のはんだ接合時ならびにＬＤアレイ６駆動時にＬＤアレイ６に負荷される応力を低減し、熱伝導性能の良い、安価なレーザモジュールを得ることができる。
　また、サブマウント基板４上に厚さ３０μｍ以上のめっき層５Ａ，５Ｂを設け、給電導体として用いることで、大電流を供給する場合でも給電導体におけるＬＤアレイ６のエミッタ２１間の電圧降下を小さくできる。結果、ＬＤアレイ６の各エミッタ２１に流れる電流量が均一となり、電流が一部のエミッタ２１に集中して、過剰な発光ならびに温度上昇を生じることがなく長期寿命特性が向上する。
　また、従来、サブマウント基板４の材料として用いられていたＣｕＷの体積抵抗率は５．４［μΩ・ｃｍ］であるのに対し、給電層に体積低効率がＣｕＷのおよそ１／３の１．７［μΩ・ｃｍ］であるＣｕを用いているので、同一構造において導体抵抗による各エミッタ２１間の印加電流ばらつきをおよそ１／３に抑制することができる。これにより、従来の応力緩和構造かつ給電導体としてＣｕＷをサブマウント基板４の材料として用いた場合と比較して、外側のエミッタ２１への電流集中を抑制し寿命の向上を図ることができる。
　また、ＬＤアレイ６が発振・発光する際、発光に寄与しない電力は熱として消費されるが、ＬＤアレイ６は温度が高いほど内部欠陥の進展が促進しやすく寿命が低下することになる。ＬＤアレイ６で発生した熱は、ステム１を冷却器に熱的に結合することによりサブマウント基盤４→ヒートシンク３→ステム１という経路でレーザモジュール１００の外部に輸送されるため、熱輸送経路の熱抵抗値がＬＤアレイ６の温度に大きく関わってくる。実施の形態１に係るレーザモジュールにおいては、熱伝導率が１７０［Ｗｍ・Ｋ］程度のＣｕＷに代えて、熱伝導率がおよそ２．３倍の３９８［Ｗｍ・Ｋ］であるＣｕを用いていることから、ＣｕＷの場合と比較して導体部の熱抵抗は半分以下となり、ＬＤアレイ６の温度を低く適切な温度範囲にすることができる。そのため、ＬＤアレイ６の寿命を向上することができる。
　また、実施の形態１に記載の構造では、サブマウント基板４上にめっきにより給電層を一体構成することから、サブマウント基板４上にＣｕＷ基板を実装する場合と比較して部品点数が少なくでき、部品組立コストを削減できる。給電層はめっきでなく板部材をＡｕＳｎはんだ等ではんだ付けする構成であっても良い。この場合、ＬＤアレイ６実装面の板部材の面粗さは板部材の厚さによらないことから、板部材の厚さを大きくすることによるレーザ特性および信頼性の低下については考慮する必要がない。
　なお、実施の形態１においては、サブマウント基板４の上面にめっき層５Ａ、５Ｂが形成され、下面にめっき層５Ｃが形成されるものとしたが、下面のめっき層５Ｃは必ずしも形成する必要はない。
　なお、上述ではＬＤアレイ６の実装方向がジャンクションダウンである場合について説明したが、実装方向がジャンクションアップである場合でも電流が流れる向きが逆になるだけで構成および効果には影響を与えない。
１００　レーザ光源モジュール、１　ステム、２　リードピン、３　ヒートシンク、４　サブマウント基板、５Ａ、５Ｂ、５Ｃ　めっき層、６　ＬＤアレイ、７　ワイヤ配線、８　リボン配線、２１　エミッタ、２２　導体抵抗。

Claims (6)

  1. 　接触する部材からの熱を放熱するヒートシンクと、
    　前記ヒートシンク上に配置され、絶縁材料で構成されたサブマウント基板と、
    　前記サブマウント基板上に配置される給電層と、
    　前記給電層の上に並列配置される複数の発光部を有する半導体レーザアレイと
    を備え、
    　前記半導体レーザアレイの線膨張係数は、前記サブマウント基板の線膨張係数よりも大きく、前記給電層及び前記ヒートシンクの線膨張係数よりも小さく、
    　前記ヒートシンクと接続された状態での前記サブマウント基板の線膨張係数が、前記半導体レーザアレイの線膨張係数を含む所定の範囲内となるように構成されてなるレーザモジュール。
  2. 　接触する部材からの熱を放熱するヒートシンクと、
    　前記ヒートシンク上に配置され、絶縁材料で構成されたサブマウント基板と、
    　前記サブマウント基板上に配置される給電層と、
    　前記給電層の上に並列配置される複数の発光部を有する半導体レーザアレイと
    を備え、
    　前記半導体レーザアレイの線膨張係数は、前記サブマウント基板の線膨張係数よりも大きく、前記給電層及び前記ヒートシンクの線膨張係数よりも小さく、
    　前記ヒートシンクと前記サブマウント基板との接合幅を、前記半導体レーザアレイの幅を下限とし、前記半導体レーザアレイに働く応力と前記接続幅との関係が線形近似できる範囲を上限となるよう構成されているレーザモジュール。
  3. 　接触する部材からの熱を放熱するヒートシンクと、
    　前記ヒートシンク上に配置され、絶縁材料で構成されたサブマウント基板と、
    　前記サブマウント基板上に配置される給電層と、
    　前記給電層の上に並列配置される複数の発光部を有する半導体レーザアレイと
    を備え、
    　前記サブマウント基板の材料はＡＩＮまたはＳｉＣであり、
    　前記ヒートシンクの材料はＣｕであり、
    　前記半導体レーザアレイの材料はＧａＡｓであり、
    　前記給電層の材料はＣｕであり、
    　前記半導体レーザアレイの幅寸法をＢとすると、
    　前記サブマウント基板の前記ヒートシンクとの接合幅寸法ＡはＢ≦Ａ≦Ｂ＋４ｍｍであることを特徴とするレーザモジュール。
  4. 　前記サブマウント基板の材料はＡＩＮもしくはＳｉＣであり、
    　前記ヒートシンクの材料はＣｕであり、
    　前記半導体レーザアレイの材料はＧａＡｓであり、
    　前記給電層の材料はＣｕであり、
    　前記給電層の厚さは１０μｍ以上１００μｍ以下であることを特徴とする請求項１～３のいずれか１項に記載のレーザモジュール。
  5. 　前記サブマウント基板の材料はＡＩＮもしくはＳｉＣであり、
    　前記ヒートシンクの材料はＣｕであり、
    　前記半導体レーザアレイの材料はＧａＡｓであり、
    　前記給電層の材料はＣｕであり、
    　前記給電層の厚さは３０μｍ以上１００μｍ以下であることを特徴とする請求項１～３のいずれか１項に記載のレーザモジュール。
  6. 　前記サブマウント基板の材料はＡＩＮもしくはＳｉＣであり、
    　前記ヒートシンクの材料はＣｕであり、
    　前記半導体レーザアレイの材料はＧａＡｓであり、
    　前記給電層はめっきにより形成されたＣｕであり、
    　前記給電層の厚さは1０μｍ以上５０μｍ以下であることを特徴とする請求項１～３のいずれか１項に記載のレーザモジュール。
PCT/JP2010/007301 2009-12-18 2010-12-16 レーザモジュール WO2011074262A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP10837293A EP2515396A1 (en) 2009-12-18 2010-12-16 Laser module
KR1020127015542A KR20120087989A (ko) 2009-12-18 2010-12-16 레이저 모듈
JP2011545986A JPWO2011074262A1 (ja) 2009-12-18 2010-12-16 レーザモジュール
CN201080057386XA CN102656758A (zh) 2009-12-18 2010-12-16 激光模块
US13/514,918 US20120263200A1 (en) 2009-12-18 2010-12-16 Laser module
CA2784697A CA2784697A1 (en) 2009-12-18 2010-12-16 Laser module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009287703 2009-12-18
JP2009-287703 2009-12-18

Publications (1)

Publication Number Publication Date
WO2011074262A1 true WO2011074262A1 (ja) 2011-06-23

Family

ID=44167032

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/007301 WO2011074262A1 (ja) 2009-12-18 2010-12-16 レーザモジュール

Country Status (7)

Country Link
US (1) US20120263200A1 (ja)
EP (1) EP2515396A1 (ja)
JP (1) JPWO2011074262A1 (ja)
KR (1) KR20120087989A (ja)
CN (1) CN102656758A (ja)
CA (1) CA2784697A1 (ja)
WO (1) WO2011074262A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173218A (ja) * 2014-03-12 2015-10-01 三菱電機株式会社 半導体レーザ光源
JP2015213109A (ja) * 2014-05-01 2015-11-26 三菱電機株式会社 レーザ光源モジュール
WO2016093262A1 (ja) * 2014-12-11 2016-06-16 株式会社フジクラ 光モジュール
WO2017010026A1 (ja) * 2015-07-16 2017-01-19 三菱電機株式会社 レーザ光源モジュール
JP2017079285A (ja) * 2015-10-21 2017-04-27 三菱電機株式会社 レーザ光源装置
WO2017126035A1 (ja) * 2016-01-19 2017-07-27 三菱電機株式会社 レーザ光源装置およびその製造方法
US10050411B2 (en) 2014-10-24 2018-08-14 Nichia Corporation Submount and manufacturing method thereof and semiconductor laser device and manufacturing method thereof
JP2018186130A (ja) * 2017-04-24 2018-11-22 日本オクラロ株式会社 光アセンブリ、光モジュール、及び光伝送装置
US10297975B2 (en) 2015-10-27 2019-05-21 Mitsubishi Electric Corporation Laser light source module
JP2019207966A (ja) * 2018-05-30 2019-12-05 ウシオオプトセミコンダクター株式会社 半導体発光素子

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9778429B2 (en) 2014-05-06 2017-10-03 Prophotonix (Irl) Ltd Heat sink for optical module array assembly
KR200493530Y1 (ko) 2021-01-27 2021-04-22 주식회사 카네기솔루션 냉각장치를 갖는 작업용 안전모
KR102241006B1 (ko) 2021-01-27 2021-04-22 주식회사 카네기솔루션 작업용 안전모
CN117666044A (zh) * 2022-08-31 2024-03-08 华为技术有限公司 光模块壳体及其制作方法、光模块和光通信设备
CN118156963A (zh) * 2024-05-11 2024-06-07 深圳市柠檬光子科技有限公司 激光模组、激光模组的制备方法和生产治具以及激光设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226764A (ja) * 1992-01-28 1993-09-03 Nec Corp 半導体レーザ
JP2002299744A (ja) * 2001-04-02 2002-10-11 Sony Corp 半導体レーザアセンブリ
JP2009130206A (ja) * 2007-11-26 2009-06-11 Mitsubishi Electric Corp 半導体発光装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809052A (en) * 1995-06-06 1998-09-15 Fuji Xerox Co., Ltd. Semiconductor laser array driving method, semiconductor laser array driving device and image forming apparatus
US6229831B1 (en) * 1997-12-08 2001-05-08 Coherent, Inc. Bright diode-laser light-source
JP2001168442A (ja) * 1999-12-07 2001-06-22 Sony Corp 半導体レーザ素子の製造方法、配設基板および支持基板
JP2001244547A (ja) * 2000-03-01 2001-09-07 Canon Inc 半導体レーザ装置及び半導体レーザ装置の発光部の観測方法
JP2001267074A (ja) * 2000-03-22 2001-09-28 Fuji Photo Film Co Ltd 有機発光素子
JP4182727B2 (ja) * 2002-11-15 2008-11-19 富士ゼロックス株式会社 自己走査型発光素子アレイ、光プリンタヘッド、光プリンタ
JP2004335530A (ja) * 2003-04-30 2004-11-25 Mitsubishi Electric Corp リッジ導波路型半導体レーザ
JP2005086044A (ja) * 2003-09-09 2005-03-31 Citizen Electronics Co Ltd 高信頼性パッケージ
JP2007180264A (ja) * 2005-12-28 2007-07-12 Mitsubishi Electric Corp アレイ型半導体レーザ装置
EP2239823B1 (en) * 2007-12-21 2021-09-08 Mitsubishi Electric Corporation Laser light source module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226764A (ja) * 1992-01-28 1993-09-03 Nec Corp 半導体レーザ
JP2002299744A (ja) * 2001-04-02 2002-10-11 Sony Corp 半導体レーザアセンブリ
JP2009130206A (ja) * 2007-11-26 2009-06-11 Mitsubishi Electric Corp 半導体発光装置及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173218A (ja) * 2014-03-12 2015-10-01 三菱電機株式会社 半導体レーザ光源
JP2015213109A (ja) * 2014-05-01 2015-11-26 三菱電機株式会社 レーザ光源モジュール
US10050411B2 (en) 2014-10-24 2018-08-14 Nichia Corporation Submount and manufacturing method thereof and semiconductor laser device and manufacturing method thereof
US10720752B2 (en) 2014-10-24 2020-07-21 Nichia Corporation Submount and semiconductor laser device
WO2016093262A1 (ja) * 2014-12-11 2016-06-16 株式会社フジクラ 光モジュール
WO2017010026A1 (ja) * 2015-07-16 2017-01-19 三菱電機株式会社 レーザ光源モジュール
JP2017079285A (ja) * 2015-10-21 2017-04-27 三菱電機株式会社 レーザ光源装置
US10297975B2 (en) 2015-10-27 2019-05-21 Mitsubishi Electric Corporation Laser light source module
US10707643B2 (en) 2015-10-27 2020-07-07 Mitsubishi Electric Corporation Laser light source module
WO2017126035A1 (ja) * 2016-01-19 2017-07-27 三菱電機株式会社 レーザ光源装置およびその製造方法
JP2018186130A (ja) * 2017-04-24 2018-11-22 日本オクラロ株式会社 光アセンブリ、光モジュール、及び光伝送装置
JP2019207966A (ja) * 2018-05-30 2019-12-05 ウシオオプトセミコンダクター株式会社 半導体発光素子
JP7286918B2 (ja) 2018-05-30 2023-06-06 ウシオ電機株式会社 半導体発光素子

Also Published As

Publication number Publication date
CN102656758A (zh) 2012-09-05
JPWO2011074262A1 (ja) 2013-04-25
EP2515396A1 (en) 2012-10-24
CA2784697A1 (en) 2011-06-23
KR20120087989A (ko) 2012-08-07
US20120263200A1 (en) 2012-10-18

Similar Documents

Publication Publication Date Title
WO2011074262A1 (ja) レーザモジュール
KR101142561B1 (ko) 레이저 광원 모듈
US11133644B2 (en) Semiconductor laser device
US9001856B1 (en) Diode laser bar mounted on a copper heat-sink
JP6580244B2 (ja) 半導体レーザ光源装置
US20210119413A1 (en) Diode laser assembly and method for producing a diode laser assembly
US20230253757A1 (en) Semiconductor laser module
JP5381353B2 (ja) レーザダイオード装置
US10707643B2 (en) Laser light source module
JP6652856B2 (ja) 半導体レーザモジュール及びその製造方法
KR20100102661A (ko) 반도체 레이저 장치
JP2006294805A (ja) 半導体レーザ装置
JP2018113377A (ja) レーザー光源装置
JP6678427B2 (ja) レーザ光源装置
JP2007180264A (ja) アレイ型半導体レーザ装置
CN111541144A (zh) 半导体激光光源装置
CN114402491A (zh) 半导体激光装置
JP2009158644A (ja) レーザモジュール
JP2009158645A (ja) レーザモジュール
JP2007027375A (ja) レーザモジュール
JPH04314375A (ja) 半導体レーザ装置
JP2024011924A (ja) サブマウント及びこれを備えた電子部品モジュール
JP2011029387A (ja) 光半導体モジュール

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080057386.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10837293

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011545986

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2010837293

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13514918

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2784697

Country of ref document: CA

Ref document number: 20127015542

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE