WO2010143538A1 - 密封型半導体記録媒体及び密封型半導体記録装置 - Google Patents

密封型半導体記録媒体及び密封型半導体記録装置 Download PDF

Info

Publication number
WO2010143538A1
WO2010143538A1 PCT/JP2010/058970 JP2010058970W WO2010143538A1 WO 2010143538 A1 WO2010143538 A1 WO 2010143538A1 JP 2010058970 W JP2010058970 W JP 2010058970W WO 2010143538 A1 WO2010143538 A1 WO 2010143538A1
Authority
WO
WIPO (PCT)
Prior art keywords
power
coil
data communication
read
semiconductor recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/058970
Other languages
English (en)
French (fr)
Inventor
忠広 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keio University
Original Assignee
Keio University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keio University filed Critical Keio University
Priority to US13/377,677 priority Critical patent/US8827166B2/en
Publication of WO2010143538A1 publication Critical patent/WO2010143538A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/10—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H04B5/26—Inductive coupling using coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H04B5/26—Inductive coupling using coils
    • H04B5/263—Multiple coils at either side
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H04B5/26—Inductive coupling using coils
    • H04B5/266—One coil at each side, e.g. with primary and secondary coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/79—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for data transfer in combination with power transfer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/40—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries characterised by the exchange of charge or discharge related data
    • H02J7/42—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries characterised by the exchange of charge or discharge related data with electronic devices having internal batteries, e.g. mobile phones

Definitions

  • the present invention relates to a sealed semiconductor recording medium and a sealed semiconductor recording device, for example, for supplying power to a sealed semiconductor recording medium that is completely isolated from the outside without affecting data communication.
  • the present invention relates to a configuration and a configuration for reading out written data at high speed.
  • a hard disk device that stores data using magnetism is said to have a lifetime of about 30 years. This is because failures often occur in the mechanical mechanism for bringing the data reading device closer to the disk that rotates at high speed.
  • optical disk devices such as CD (Compact Disc), DVD, and Blu-ray Disc (registered trademark) are also said to have a lifetime of about 15 years. This is also because there are many failures in the rotating part, and the light transmittance decreases due to the aging of the material covering the disk surface.
  • CD Compact Disc
  • DVD DVD
  • Blu-ray Disc registered trademark
  • the digital recording device has a life of about several tens of years and will eventually break down. Therefore, digital information cannot be stored for a long time unless it is periodically copied to a new recording device. This operation is called migration.
  • the cost for migration is high and the economic burden is large.
  • the cost of digitally storing 3 copies of a 2 hour movie with 4K digital cinema quality (4096 x 2160 pixels, 24 frames per second) is said to be over 1 million yen per movie per year. Yes. Furthermore, it is said that it costs more than 20 million yen per movie per year to save all the fragmentary records made during the digital production process.
  • Semiconductor integrated circuit devices such as mask ROMs are mainly manufactured using silicon and silicon oxide films and metals such as copper as raw materials. Silicon and silicon oxide films are very stable materials and have the feature that they do not change after 1000 years. On the other hand, metals oxidize, rust and corrode in a hot and humid environment.
  • metal is used for circuit connection and is used inside a device covered with a silicon oxide film or a silicon nitride film.
  • the metal contacts the outside of the device only in the openings of the silicon oxide film and the silicon nitride film called pads for wiring connection (wire bonding) to the outside of the device for power supply and data communication. If moisture permeates into the device through this opening, the internal metal wiring will also corrode and eventually cause a failure.
  • the contact type mask ROM is more resistant to environmental changes and noise such as radiation (cosmic rays) and electromagnetic (geomagnetic), and the data is long-term unless the metal wiring corrodes. It has the feature that it can be stored.
  • the mask ROM is sealed with a silicon oxide film or silicon nitride film without opening the pad as in the above proposal, it is possible to prevent moisture from entering the inside of the device from the outside. It is predicted that this is possible.
  • FIG. 13 is an explanatory diagram of the humidity dependence of the chip life according to a research report on the life of the chip (for example, see Non-Patent Document 2). As shown in FIG. 13, if the humidity inside the chip can be reduced to 2% or less, the lifetime of the chip becomes 1000 years or more even when the temperature of the chip is 100 ° C.
  • CMOS technology As of 2009, if 45nm CMOS technology is used, a 4-gigabit mask ROM can be manufactured on a 1 cm square chip at a cost of about 200 yen. Therefore, if four 15 inch ( ⁇ 38 cm) wafers are stacked, a 2.5 terabit mask ROM can be manufactured at about 140,000 yen.
  • the remaining technical problem is how to supply power to the sealed mask ROM and read the data.
  • a technique for reading data wirelessly while feeding power wirelessly a technique called a radio tag (RFID: Radio Frequency IDentification) is used.
  • RFID Radio Frequency IDentification
  • the data reading speed of the wireless tag is about 250 kilobits per second. Therefore, it takes 115 days or more to read out 2.5 terabit digital information. In order to read this out in about 2 hours, a communication speed of several hundred megabits per second, which is about 1000 times faster, is required.
  • data communication is performed by placing data when the tag reflects the electromagnetic wave while the reader supplies power to the tag.
  • This method is called a backscatter method (modulation back diffusion method).
  • backscatter method modulation back diffusion method
  • an antenna used for power supply and communication
  • a capacitor used for power storage and a tag chip are connected by wiring on a printed circuit board.
  • Patent Documents 1 to Patent Document 7 and Non-Patent Document 3 to Non-Patent Document 9). If this technology is used, the communication speed can be increased to gigabits per second or more.
  • Patent Document 5 proposes that a chip test is performed by inductive coupling between a chip and a test head in an LSI chip test apparatus.
  • the communication distance between the reader, which is a power supply source and a data communication source, and the stone, which is a sealed semiconductor recording medium needs to be at least 0.5 mm, and 3 mm is sufficient.
  • the wafer can be thinned to about 50 ⁇ m because the thickness of a protective film such as a SiN film is necessary.
  • the diameter of the data communication coil needs to be about 2 mm.
  • a pair of coils is required for data communication and its timing clock signal, and when preparing for communication from stone to leader and for communication from leader to stone respectively, a total of four coils are required. I need it.
  • the coupling coefficient k of the data communication coil (the ratio of coupling of the transmission / reception coils is 1 when the coupling is complete, and when the coupling is completely uncoupled) Is about 0.15), and the voltage signal generated in the receiving coil is about 150 mV. Therefore, when the coil is smaller than 2 mm when the communication distance is 1 mm, the value of k becomes remarkably small, the received signal voltage becomes remarkably small, and data communication cannot be performed.
  • the diameter of the power feeding coil is required to be about 6 mm.
  • k is about 0.4.
  • the ratio (P RX / P TX ) between the power P TX received by Stone and the power P RX transmitted by the reader is about the square of k.
  • the upper limit of the transmission power of the reader is given by V DD 2 / R, where R is the impedance of the power transmission circuit.
  • the chip size needs to be at least 22 mm ⁇ 14 mm.
  • the semiconductor integrated circuit has a problem that the manufacturing yield is remarkably lowered when the maximum side is a chip larger than 20 mm. Further, generally, when the maximum side of a chip exceeds 20 mm, it becomes impossible to perform exposure with a single reticle, so that it is necessary to connect a plurality of reticles, resulting in an increase in cost and an increase in defect probability. Therefore, it is necessary to obtain a certain high yield for cost reduction, and for that purpose, the maximum dimension of the chip must be smaller than 20 mm.
  • the capacitance value is insufficient for a capacitor that can be mounted on a semiconductor chip, power is sent by placing it on an AC signal by magnetic field coupling, and when the received AC signal is converted to a DC signal by a rectifier circuit, the AC component is There is a problem that it cannot be made small enough.
  • Non-Patent Document 1 the power supply of each chip is shared. However, if the power supply of each chip is shared, a defect of one chip is caused by all chips sharing the power supply. It may cause malfunction. For example, if there is a short circuit failure between power supplies, the power supply voltage is not sufficiently high in all chips sharing the power supply, causing a problem that the circuit cannot operate normally.
  • an object of the present invention is to provide a sealed and highly reliable semiconductor memory that can supply power wirelessly and perform high-speed data communication wirelessly without mutual interference at low cost.
  • a sealed semiconductor recording medium of the present invention is provided with a plurality of read-only memory blocks having a maximum side of 20 mm or less on at least one semiconductor substrate in a state in which power supply wiring is not shared with each other.
  • Each read-only memory block includes a power receiving coil and a data communication coil, and data written in each read-only memory block is different from each other.
  • the block size corresponding to the chip size has a maximum side of 20 mm or less, so that it is possible to produce a sealed semiconductor recording medium at a low cost by using a manufacturing technique with high reliability.
  • a failure of one read-only memory block does not cause a malfunction of all the read-only memory blocks sharing the power source.
  • each read-only memory block further includes time division means for performing power reception and data communication in a time division manner.
  • the time-sharing means since the time-sharing means is provided, power reception and data communication can be performed in a time-sharing manner, whereby the power supply electromagnetic wave and the data communication electromagnetic wave may interfere with each other. Therefore, the bit error rate of data communication can be set within an allowable range.
  • the power receiving coil and the data communication coil can be arranged close to each other, and the maximum side can be 20 mm or less, for example, about 15 mm ⁇ 15 mm.
  • each read-only memory block further includes smoothing means for smoothing the AC power received by the power receiving coil, and in particular, the power receiving coil. It is desirable to have a mechanism for smoothing the AC power received in step 1 by shifting the phases thereof.
  • the smoothing means it is possible to store the supplied AC power as DC power in the parasitic capacitance of the wiring portion constituting the mask ROM.
  • the ratio of the ripple of the power supply voltage to the power supply voltage V DD can be suppressed to 10% or less. As a result, the circuit can operate normally.
  • the semiconductor substrate is further sealed with a silicon nitride film.
  • Non-Patent Document 2 a lifetime of 1000 years or more is expected.
  • the read-only memory blocks are arranged in the same array, and the data written in the read-only memory blocks are different from each other on the semiconductor substrates.
  • a plurality of dedicated memory blocks are stacked so as to overlap in a projective manner.
  • the recording capacity can be increased in accordance with the number of stacked layers.
  • the sealed semiconductor recording device of the present invention is provided with a plurality of reader blocks each including the above-described sealed semiconductor recording medium, a power supply coil for supplying power to the sealed semiconductor recording medium, and a data communication coil.
  • One reader block may be provided in the reader, but by providing a plurality of reader blocks, the data reading speed can be increased in proportion to the number of reader blocks.
  • the power supply coil, the data communication coil provided in each reader block, the power supply coil provided in each read-only memory block, and the data It is desirable that the distance between the coils for communication is 3 mm or less.
  • a sealed high-reliability semiconductor memory capable of supplying power wirelessly and performing high-speed data communication wirelessly without mutual interference Can be provided at low cost.
  • 1 is a conceptual configuration diagram of a sealed semiconductor recording device according to an embodiment of the present invention. It is a conceptual explanatory drawing of electric power communication and a data communication structure.
  • 1 is a conceptual cross-sectional view of a sealed semiconductor recording device according to Embodiment 1 of the present invention. It is a top view which shows an example of a ROM block and a leader block. It is a configuration explanatory view of a mask ROM. It is a circuit block diagram for electric power communication and data communication of Example 1 of this invention. It is composition explanatory drawing of a full wave rectifier and a power sensor. It is explanatory drawing of the time change of each output in FIG. It is explanatory drawing of 4 channel full wave rectification.
  • FIG. 1 is a conceptual perspective view of a sealed semiconductor recording device according to an embodiment of the present invention, which is composed of a digital rosette stone 10 storing data and a reader 30 for reading the stored data.
  • a mask 11 In the digital rosetta stone 10, a mask 11, a wafer 11 on which a ROM block 20 in which a power receiving coil 21, a data communication coil 22, and a wireless communication circuit are integrated is arranged, the positions of the ROM blocks 20 overlap each other in a projective manner.
  • a plurality of such layers are laminated and sealed with a protective film 12 such as SiN or SiO 2 .
  • the reader 30 is a reader in which a power supply coil 32 and a data communication coil 33 having the same shape corresponding to the power receiving coil 21 and the data communication coil 22 provided on the wafer 11 and a data wireless communication circuit are integrated.
  • the same number of blocks 31 as the ROM blocks 20 are arranged.
  • the power supply coil 21 provided in the ROM block 20 of each stage of the wafer 11 is projected and overlapped with the power supply coil 32 sequentially. Received with attenuation. The same applies to electromagnetic waves for data communication.
  • the number of reader blocks 31 provided in the reader 30 is at least one and at most the same number as the ROM block 20, and the data reading speed can be increased in proportion to the number of reader blocks 31.
  • the number of reader blocks 31 is smaller than the number of ROM blocks 20, data is read from each ROM block 20 by moving the reader 30 on the digital rosette stone 10.
  • FIG. 2 is an explanatory diagram of a power communication and data communication configuration.
  • 2A is a conceptual circuit block diagram for power communication and data communication
  • FIG. 2B is a chart diagram of power communication and data communication system.
  • the power supply coil 32 in the leader block 31 side and the transmitting coil 33 1 and the receiver coil 33 2 is provided as a data communication coils, each coil , power amplifier 34, the transmission amplifier 35 1 and the receiver amplifier 35 2 are respectively connected.
  • the ROM block 20 is provided with a power supply coil 21, a reception coil 22 1 and a transmission coil 22 2 as data communication coils, and each coil includes a power rectifier 23 and a reception amplifier. 24 1 and a transmission amplifier 24 2 are connected to each other.
  • the power rectifier 23 is connected to a capacitor 25 that charges the supplied power, and is also connected to a power sensor 26 and a power-on reset circuit 27.
  • the capacitor 25 is obtained by adding a capacitance parasitic to the power supply line of the circuit of the ROM block 20 or a capacitance created by using, for example, a MOSFET gate capacitance.
  • Each of the reception amplifier 24 1 and the transmitter amplifier 24 2 registers 28 1, 28 2 are connected, each register 28 1, 28 2 are connected to the mask ROM 29.
  • M DATA mask ROM
  • the fourth procedure (IV) power supply from the leader block 31 to the ROM block 20 is stopped.
  • the ROM block 20 detects, by starting the wireless transmitter wirelessly transmits the data stored in the register 28 2 data to the leader block 31.
  • the wireless transmitter operates using the energy stored in the capacitor 25. Accordingly, although the value of V DD gradually decreases, the time of the fourth procedure is determined from the power consumption of the circuit so that the value of V DD does not decrease below a predetermined value.
  • Ripple V ratio V R / V DD for V DD of R of the power supply voltage that remains when the power receiving coil for converting an AC signal generated in the DC voltage by the rectifier circuit, to be suppressed to 10% or less.
  • V R / V DD becomes 10% or more, the circuit does not operate normally.
  • the impedance R of the circuit of the mask ROM is about 25 ⁇ , for example.
  • a failure of one ROM block can cause malfunction of all ROM blocks sharing the power supply. For example, if there is a short circuit failure between power supplies, the power supply voltage is not sufficiently high in all ROM blocks sharing the power supply, and the circuit cannot operate normally.
  • the ROM blocks are electrically isolated from each other in the present invention, even if one ROM block malfunctions, the data can be completely restored by redundantly encoding and storing the data. Can do. For example, if a Low Density Parity Check (LDPC) code is used, restoration can be performed by increasing the data amount by 23%.
  • LDPC Low Density Parity Check
  • FIG. 3 is a cross-sectional view of the sealed semiconductor recording device according to the first embodiment of the present invention, and includes a digital rosette stone 40 that stores data and a reader 60 that reads the stored data.
  • the wafer 41 in which the ROM block 50 in which the mask ROM, the power receiving coil 51, the data communication coil 52, and the wireless communication circuit are integrated is arranged in each ROM as shown in FIG.
  • a plurality of blocks 50 are stacked such that the positions of the blocks 50 are projected and overlapped, and sealed with a SiN protective film 42.
  • Each wafer 41 is individually covered with a SiN protective film 43, and each wafer 41 is laminated by a substrate bonding technique using an SiO 2 film 44.
  • the reader 60 is a reader in which a power supply coil 62 and a data communication coil 63 having the same shape corresponding to the power receiving coil 51 and the data communication coil 52 provided on the wafer 41 and a data wireless communication circuit are integrated.
  • the same number of blocks 61 as the ROM blocks 50 are arranged.
  • FIG. 4 is a plan view showing an example of a ROM block and a reader block.
  • FIG. 4A is a plan view of a ROM block.
  • four power receiving coils 51 1 to 514 having a side of 6 mm are arranged in a ROM block 50 having a size of 15 mm ⁇ 15 mm, and one side is 1 side. .4 4 mm data communication coils 52 1 to 52 4 are arranged in a cross shape. Of the four data communication coils 52 1 to 52 4 , two are for transmission and the other two are for reception.
  • FIG. 4B is a plan view of the leader block.
  • four power supply coils 62 1 to 624 having a side of 6 mm are arranged on a leader block 61 having a size of 15 mm ⁇ 15 mm, and one side is one.
  • .4 4 mm data communication coils 63 1 to 63 4 are arranged in a cross shape. Of the four data communication coils 63 1 to 63 4 , two are for transmission and the other two are for reception. At this time, the communication distance between the leader block 61 and the ROM block 50 is 0.6 mm.
  • the power receiving coil 62 and the data communication coil 63 are effectively the same size and the same arrangement as the power receiving coil 51 and the data communication coil 52 provided in the ROM block 50, respectively.
  • FIG. 5 is an explanatory diagram of the configuration of the mask ROM
  • FIG. 5 (a) is a schematic plan view
  • FIG. 5 (b) is an equivalent circuit diagram.
  • FIG. 6 is a circuit block diagram for power communication and data communication according to the first embodiment of the present invention.
  • the power supply coils 62 1 to 62 4 and the power supply coils 51 1 to 51 4 face each other.
  • the data communication coils 63 3 and 63 4 for transmission and the data communication coils 52 2 and 52 1 for reception face each other, and the data communication coils 63 1 and 63 2 for reception and data communication for transmission are transmitted.
  • Coils 52 4 and 52 3 are opposed to each other.
  • each data communication coil is composed of a pair of coils for data communication and its timing clock signal.
  • a clock M clk of 100 MHz is used for reading the mask ROM
  • a clock D clk of 1 GHz is used to wirelessly transmit data in the data register from the ROM block 50 to the reader block 60.
  • clocks oscillate and output only when necessary, and stop when unnecessary to avoid unnecessary power consumption.
  • Several clocks immediately after the start of clock oscillation may have a small amplitude or a large jitter, so circuits Mask 1 and Mask 2 are used to prevent the use of this.
  • the number of clocks is counted by a counter, and the first and second clocks are not used, and the third and subsequent clocks are used.
  • FIG. 7A is a circuit configuration diagram of a full-wave rectifier as an example of the power rectifier Prx (see, for example, Non-Patent Document 10).
  • FIG. 7B is a configuration diagram of the power sensor, and detects whether the wireless power transmission from the leader block to the ROM block is started or stopped. The power transmission wave received by the ROM block is converted from alternating current to direct current using the full-wave rectifier shown in FIG.
  • V S decreases and becomes lower than the potential VC of 1/3 of V DD.
  • the ROM block detects that the power supply output V SEN changes to low and power transmission is stopped.
  • V S rises and becomes higher than the potential V C that is 1/3 of V DD , V SEN changes to high, and power transmission is resumed.
  • the ROM block detects this. In this case, it is desirable to use a hysteresis comparator in which the comparison threshold has hysteresis characteristics so that the comparator does not malfunction due to noise.
  • FIG. 9 is an explanatory diagram of 4-channel full-wave rectification.
  • a plurality of communication channels are used for power transmission from the leader block 61 to the ROM block 50, and the fluctuations (ripples) in the power supply voltage V DD of the received and rectified ROM block 50 are reduced by shifting the phases of the channels from each other. .
  • Fig. 10 shows the result of actually producing a chip with a coil size reduced to 1/3 for power feeding test, setting the communication distance to 1/3, and wirelessly feeding power using 4 power channels. It is explanatory drawing.
  • the test was conducted by setting one side of the power coil provided on the 5 mm square chip to 2 mm and setting the distance between the leader block and the ROM block to 0.2 mm.
  • the power necessary for 100 MHz operation of the mask ROM can be wirelessly fed, and at the same time, the maximum ripple voltage V R of the power supply voltage converted to DC becomes 33.6 mV, which can be reduced to 2% or less of V DD. It was verified by experiment.
  • FIG. 11A is a circuit diagram showing an example of the clamp circuit shown in FIG. 6, and assuming that the forward voltage drop of the diode is 0.6 V, 1.2 V is obtained by connecting two diodes in series.
  • a clamp circuit can be configured. That is, when the power supply voltage V DD becomes 1.2 V, the diode causes a current to flow in the forward direction and suppresses an increase in V DD .
  • This diode may be replaced with a MOSFET having a gate and drain connected.
  • FIG. 11B is an example of a circuit that detects that the clamp circuit has started to operate.
  • V S becomes higher than V DD / 3 and V SEN goes high.
  • the supplied power becomes excessive, heat is generated with the power discarded in the clamp circuit.
  • the leader block side is notified by wireless communication that the supplied power is excessive, and feedback control is performed to reduce the transmission power of the leader block.
  • a sealed semiconductor recording device according to a second embodiment of the present invention will be described with reference to FIG. 12.
  • the basic configuration is the same as that of the first embodiment except that the coil arrangement is different. Only the coil arrangement will be described.
  • FIG. 12 is a conceptual plan view of a ROM block and a reader block according to the second embodiment of the present invention.
  • FIG. 12A is a conceptual plan view of a ROM block.
  • four power receiving coils 71 1 to 714 having a side of 7 mm are arranged on a ROM block 70 having a size of 15 mm ⁇ 15 mm, and one side
  • Four data communication coils 72 1 to 724 having a diameter of 6 mm are arranged concentrically inside the power receiving coils 71 1 to 71 4 .
  • the four data communication coils 72 1 to 72 4 two are for transmission and the other two are for reception.
  • FIG. 12B is a conceptual plan view of a leader block.
  • four power supply coils 82 1 to 82 4 each having a side of 7 mm are arranged on a leader block 81 having a size of 15 mm ⁇ 15 mm.
  • Four data communication coils 83 1 to 83 4 having a diameter of 6 mm are arranged concentrically inside the power supply coils 82 1 to 82 4 .
  • the four data communication coils 83 1 to 83 4 two are for transmission and the other two are for reception.
  • the data communication coil 72 1 on the upper left side in the figure (one of them is inverted and faces opposite, so the data communication coil 83 4 on the upper right side) and the data communication coil 72 3 on the lower right side
  • the data communication coil 83 2 on the lower left is assigned to the data communication and timing communication for communication from the leader to the stone
  • the data communication coil 72 4 on the upper right (also the data communication coil on the upper left) 83 1 ) and the data communication coil 72 2 on the lower left side are preferably assigned to data communication and timing communication for communication from the stone to the reader.
  • the communication from the leader to the stone and the communication from the stone to the leader are made time-sharing, so that the pair of data communication coils and the timing data communication coils that are communicating at the same time are not horizontally adjacent but one diagonally. Since the distance is about 4 times, the interference between the data communication coils can be further reduced.
  • the data communication coil can be arranged inside the power coil. It becomes possible.
  • the size of the data communication coil can be increased, so that the distance between the reader and the digital rosette stone can be increased. For example, reading can be performed with an interval of 3 mm.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Near-Field Transmission Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

　密封型半導体記録媒体及び密封型半導体記録装置に関し、無線により電力を給電するとともに、相互干渉なしに無線でデータ通信を高速に行うことが可能な密封された高信頼性の半導体メモリを低コストで提供する。少なくとも１枚の半導体基板に最大辺が２０ｍｍ以下のサイズの複数の読出専用メモリブロックを互いに電源配線を共有しない状態で設け、前記各読出専用メモリブロックに電力受給用コイルとデータ通信用コイルを備えるとともに、前記各読出専用メモリブロックに互いに異なったデータを書き込む。

Description

密封型半導体記録媒体及び密封型半導体記録装置
　本発明は密封型半導体記録媒体及び密封型半導体記録装置に関するものであり、例えば、外部から完全に隔離された密封型半導体記録媒体に対してデータ通信に影響を与えることなく電源を供給するための構成及び書き込んだデータを高速で読み出すための構成に関するものである。
　近年、人類の文化遺産などのデジタル化が進んでおり、デジタル技術はアナログ技術に比べて、信号の経年変化が少なく長期保存に適する。ところが、これまでのデジタル記録装置は、１００年以上の保存に耐えない。
　例えば、磁気を用いてデータを保存するハードディスク装置は、寿命が３０年程度と言われる。これは、高速に回転するディスクに対してデータ読出し装置を近づけるための機械機構に故障が発生することが多いためである。
　或いは、ＣＤ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ）やＤＶＤやＢｌｕ－ｒａｙ　Ｄｉｓｃ（登録商標）といった光ディスク装置も、寿命は１５年程度と言われている。これもやはり回転部の故障が多い他に、ディスク表面を覆う素材の経年変化で光の透過率が減少するためである。
　このようにデジタル記録装置は数１０年程度の寿命しかなく、やがて故障する。そのために、デジタル情報を新しい記録装置に定期的にコピーしないと長期保存できない。この操作はマイグレーションと呼ばれている。
　マイグレーションのための経費は高く、経済的負担が大きい。例えば、４Ｋデジタル・シネマ品質（４０９６×２１６０画素、２４フレーム／秒）の２時間の映画のコピー３部をデジタル保存するための費用は、映画１本あたり年間１００万円以上になると言われている。さらに、デジタル製作過程で作られた全ての断片的記録も保存するためには、映画一本当たり年間２０００万円以上の保存費用がかかると言われている。
　そこで、長期に保存できる新たなデジタル記録装置が要請されている。もし、１０００年以上故障せずにデジタル情報を保存できればマイグレーションの必要がなくなり、経済的に文化遺産などを後世に伝えることが可能になる。
　このような可能性を秘める新たなデジタル記録装置として、マスクＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）を形成したウェーハを複数枚積層して全体をＳｉＯ２で密封することが概念的に提案されている（例えば、非特許文献１参照）。
　マスクＲＯＭ等の半導体集積回路デバイスは、主にシリコンとシリコンの酸化膜、および銅などの金属を原材料として加工製造される。シリコンとシリコンの酸化膜は非常に安定した物質であり、１０００年以上経過しても変化しないという特長がある。一方、金属は、高温多湿の環境化で酸化し、錆びて腐食する。
　半導体集積回路デバイスにおいて、金属は回路の結線に使われ、シリコン酸化膜やシリコン窒化膜で被覆されたデバイス内部で用いられる。金属がデバイス外部と接触するのは、唯一、電源給電やデータ通信のためにデバイス外部との配線接続（ワイヤーボンディング）を行うためのパッドと呼ばれるシリコン酸化膜およびシリコン窒化膜の開口部である。水分がこの開口部からデバイス内部に浸入すれば、内部の金属配線も腐食して、やがて故障の原因となる。
　マスクＲＯＭでは、デバイスの製造過程でリソグラフィー用のマスクを使って、金属配線層を接続するコンタクトの有無によってデジタルデータを記録する。電荷や磁気を使ってデータを書き込む方式に比べると、コンタクト方式のマスクＲＯＭは、放射線（宇宙線）や電磁気（地磁気）などの環境の変化やノイズに強く、データは金属配線が腐食しない限り長期保存ができるという特長を有している。
　もし、マスクＲＯＭを上記の提案のようにパッドを開けずにシリコン酸化膜やシリコン窒化膜で密封すると、水分が外部からデバイス内部に浸入することを防ぐことができるので、チップの寿命を１０００年以上にすることが可能であると予測される。
　図１３は、チップの寿命に関する研究報告（例えば、非特許文献２参照）によるチップ寿命の湿度依存性の説明図である。図１３に示すように、チップ内部の湿度を２％以下にすることができると、チップの温度が１００℃の場合でも、チップの寿命は１０００年以上になる。
　また、製造コストの観点からは、このようなマスクＲＯＭに映画等のデータを書き込むために、一度しか使わないマスクを製作するのは高価なものになる。電子ビーム（ＥＢ）直接描写装置を使って、電子線をウェーハ上のレジストに直接照射してマスクの代替とする技術がある。この技術を使えば、マスクＲＯＭに安くデータを書き込むことが可能になる。
　２００９年現在で、４５ｎｍＣＭＯＳ技術を用いると、１ｃｍ角のチップに４ギガビットのマスクＲＯＭを２００円程度のコストで製造することができる。したがって、１５インチ（≒３８ｃｍ）のウェーハを４枚積層すれば、２．５テラビットのマスクＲＯＭを１４万円程度で製造できることになる。
　１０年後には、半導体集積回路の集積度は１００倍になり、ビット単価は１／１００になることが期待できる。したがって、２０２０年には、ＤＶＤと同じ大きさの４．７５インチ（≒１２ｃｍ）のウェーハ１枚に、６テラビットのデジタル情報を１５００円程度の製造コストで蓄積することが可能になると予測される。
　したがって、残された技術的課題は、いかにして密封したマスクＲＯＭに電力を供給し、そのデータを読み出すかである。無線で電力を給電しつつ、無線でデータを読み出す技術としては、無線タグ（ＲＦＩＤ：Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）という技術が使われている。
　これは、ＩＣタグと呼ばれる媒体に記録された人やモノの個別情報を、無線通信によって読み書きする（データを呼び出したり、登録したり、削除したり、更新を行う）自動認識システムである。例えば、電子マネーカードや、電子乗車券などに利用されている。上記の非特許文献１においてもこのようなシステムの使用を前提としていることが推測される。
特開２００５－２２８９８１号公報 特開２００５－３４８２６４号公報 特開２００６－０５０３５４号公報 特開２００６－０６６４５４号公報 特開２００６－１０５６３０号公報 特開２００６－１７３９８６号公報 特開２００６－１７３４１５号公報
越智裕之，「ガラスディスク技術の可能性」，ｈｔｔｐ：／／ｎｏｔｅ．ｄｍｃ．ｋｅｉｏ．ａｃ．ｊｐ／ｔｏｐｉｃｓ／ａｒｃｈｉｖｅｓ／４５５ Ｄ．Ｓｔｅｗａｒｔ　Ｐｅｃｋ，"Ｃｏｍｐｒｅｈｅｎｓｉｖｅ　Ｍｏｄｅｌ　ｆｏｒ　Ｈｕｍｉｄｉｔｙ　Ｔｅｓｔｉｎｇ　Ｃｏｒｒｅｌａｔｉｏｎ"，Ｉｎｔｌ'Ｒｅｌ　Ｐｈｙｓ　Ｓｙｍｐ．，ｐｐ．４４－４９，１９８６ Ｄ．Ｍｉｚｏｇｕｃｈｉ　ｅｔ　ａｌ．，"Ａ　１．２Ｇｂ／ｓ／ｐｉｎ　Ｗｉｒｅｌｅｓｓ　Ｓｕｐｅｒｃｏｎｎｅｃｔ　ｂａｓｅｄ　ｏｎ　Ｉｎｄｕｃｔｉｖｅ　Ｉｎｔｅｒ－ｃｈｉｐ　Ｓｉｇｎａｌｉｎｇ　（ＩＩＳ）"，ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｓｏｌｉｄ－Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ　Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ'０４），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．１４２－１４３，５１７，Ｆｅｂ．２００４ Ｎ．Ｍｉｕｒａ　ｅｔ　ａｌ．，"Ａｎａｌｙｓｉｓ　ａｎｄ　Ｄｅｓｉｇｎ　ｏｆ　Ｔｒａｎｓｃｅｉｖｅｒ　Ｃｉｒｃｕｉｔ　ａｎｄ　Ｉｎｄｕｃｔｏｒ　Ｌａｙｏｕｔ　ｆｏｒ　Ｉｎｄｕｃｔｉｖｅ　Ｉｎｔｅｒ－ｃｈｉｐ　Ｗｉｒｅｌｅｓｓ　Ｓｕｐｅｒｃｏｎｎｅｃｔ"，　Ｓｙｍｐｏｓｉｕｍ　ｏｎ　ＶＬＳＩ　Ｃｉｒｃｕｉｔｓ，Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２４６－２４９，Ｊｕｎ．２００４ Ｎ．Ｍｉｕｒａ　ｅｔ　ａｌ．，"Ｃｒｏｓｓ　Ｔａｌｋ　Ｃｏｕｎｔｅｒｍｅａｓｕｒｅｓ　ｉｎ　Ｉｎｄｕｃｔｉｖｅ　Ｉｎｔｅｒ－Ｃｈｉｐ　Ｗｉｒｅｌｅｓｓ　Ｓｕｐｅｒｃｏｎｎｅｃｔ"，ｉｎ　Ｐｒｏｃ．ＩＥＥＥ　Ｃｕｓｔｏｍ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｓ　Ｃｏｎｆｅｒｅｎｃｅ（ＣＩＣＣ'０４），ｐｐ．９９－１０２，Ｏｃｔ．２００４ Ｎ．Ｍｉｕｒａ，Ｄ．Ｍｉｚｏｇｕｃｈｉ，Ｍ．Ｉｎｏｕｅ，Ｈ．Ｔｓｕｊｉ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄ　Ｔ．Ｋｕｒｏｄａ，"Ａ　１９５Ｇｂ／ｓ　１．２Ｗ　３Ｄ－Ｓｔａｃｋｅｄ　Ｉｎｄｕｃｔｉｖｅ　Ｉｎｔｅｒ－Ｃｈｉｐ　Ｗｉｒｅｌｅｓｓ　Ｓｕｐｅｒｃｏｎｎｅｃｔ　ｗｉｔｈ　Ｔｒａｎｓｍｉｔ　Ｐｏｗｅｒ　Ｃｏｎｔｒｏｌ　Ｓｃｈｅｍｅ"，ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｓｏｌｉｄ－Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ　Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ'０５），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２６４－２６５，Ｆｅｂ．２００５ Ｎ．Ｍｉｕｒａ，Ｄ．Ｍｉｚｏｇｕｃｈｉ，Ｍ．Ｉｎｏｕｅ，Ｋ．Ｎｉｉｔｓｕ，Ｙ．Ｎａｋａｇａｗａ，Ｍ．Ｔａｇｏ，Ｍ．Ｆｕｋａｉｓｈｉ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄ　Ｔ．Ｋｕｒｏｄａ，"Ａ　１Ｔｂ／ｓ　３Ｗ　Ｉｎｄｕｃｔｉｖｅ－Ｃｏｕｐｌｉｎｇ　Ｔｒａｎｓｃｅｉｖｅｒ　ｆｏｒ　Ｉｎｔｅｒ－Ｃｈｉｐ　Ｃｌｏｃｋ　ａｎｄ　Ｄａｔａ　Ｌｉｎｋ"，ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ（ＩＳＳＣＣ'０６），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．４２４－４２５，Ｆｅｂ．２００６ Ｎ．Ｍｉｕｒａ，Ｈ．Ｉｓｈｉｋｕｒｏ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄ　Ｔ．Ｋｕｒｏｄａ，"Ａ　０．１４ｐＪ／ｂ　Ｉｎｄｕｃｔｉｖｅ－Ｃｏｕｐｌｉｎｇ　Ｉｎｔｅｒ－Ｃｈｉｐ　Ｄａｔａ　Ｔｒａｎｓｃｅｉｖｅｒ　ｗｉｔｈ　Ｄｉｇｉｔａｌｌｙ－Ｃｏｎｔｒｏｌｌｅｄ　Ｐｒｅｃｉｓｅ　Ｐｕｌｓｅ　Ｓｈａｐｉｎｇ"，ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｓｏｌｉｄ－Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ　Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ'０７），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２６４－２６５，Ｆｅｂ．２００７ Ｎ．Ｍｉｕｒａ，Ｙ．Ｋｏｈａｍａ，Ｙ．Ｓｕｇｉｍｏｒｉ，　Ｈ．Ｉｓｈｉｋｕｒｏ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄ　Ｔ．Ｋｕｒｏｄａ，"Ａｎ　１１Ｇｂ／ｓ　Ｉｎｄｕｃｔｉｖｅ－Ｃｏｕｐｌｉｎｇ　Ｌｉｎｋ　ｗｉｔｈ　Ｂｕｒｓｔ　Ｔｒａｎｓｍｉｓｓｉｏｎ"，ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｓｏｌｉｄ－Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ　Ｃｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ０８），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２９８－２９９，Ｆｅｂ．２００８ Ｙ.Ｙｕｘｉａｎｇ，Ｙ．Ｙｏｓｈｉｄａ，ａｎｄ　Ｔ．Ｋｕｒｏｄａ，"Ｎｏｎ-Ｃｏｎｔａｃｔ　１０％　Ｅｆｆｉｃｉｅｎｔ　３６ｍＷ　Ｐｏｗｅｒ　Ｄｅｌｉｖｅｒｙ　Ｕｓｉｎｇ　Ｏｎ-Ｃｈｉｐ　Ｉｎｄｕｃｔｏｒ　ｉｎ　０．１８－ｕｍ　ＣＭＯＳ"，ＩＥＥＥ　Ａｓｉａｎ　Ｓｏｌｉｄ－Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ　Ｃｏｎｆｅｒｅｎｃｅ（Ａ－ＳＳＣＣ'０７），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．１１５－１１８，Ｎｏｖ．２００７
　しかし、無線タグのデータ読出し速度は、毎秒２５０キロビット程度である。したがって、２．５テラビットのデジタル情報を読み出すのに１１５日以上を要してしまうことになる。これを２時間程度で読み出すためには、１０００倍程度高速な毎秒数１００メガビットの通信速度が必要になる。
　また、無線タグでは、リーダーがタグに電力を供給しながら、その電磁波をタグが反射する際にデータを乗せることで、データ通信を行っている。この方式はバックスキャッタ方式（変調後方拡散方式）と呼ばれている。この方式では、毎秒数１００メガビットの高速な通信を行うことは非常に困難である。
　また、無線タグでは、給電や通信に使うアンテナ（コイル形状が多い）や電力の蓄積に使うキャパシタとタグのチップがプリント基板上で配線接続されている。長期信頼性を確保するためには、半導体製造プロセスの中で密封する必要があり、外付けのコイルやキャパシタを用いることができないという問題がある。
　本発明者は、高速通信手段として、ＩＣチップのチップ上の配線により形成されるコイルを介して積層実装されるチップ間で誘導結合による通信を行う電子回路を提案している（例えば、特許文献１乃至特許文献７、及び、非特許文献３乃至非特許文献９参照）。この技術を用いれば、通信速度は毎秒ギガビット以上にできる。例えば、特許文献５においては、ＬＳＩチップ試験装置において、チップとテストヘッドの間の誘導結合による通信を行ってチップの試験を行うことを提案している。
　しかし、この技術をそのまま適用しただけでは、電源を磁界結合で供給できないという問題がある。それは、無線給電のための電磁波とデータ通信のための電磁波が相互に干渉して、データ通信の信頼性が著しく劣化するからである。
　例えば、電力供給源及びデータ通信源となるリーダーと密封型半導体記録媒体であるストーンの間の通信距離は少なくとも０．５ｍｍ以上が必要であり、３ｍｍあれば十分である。ウェーハは薄く削って５０μｍ程度にできるが、ＳｉＮ膜等の保護膜の厚さが必要だからである。通信距離が１ｍｍのときに、データ通信用のコイルの直径は２ｍｍ程度が必要になる。なお、データ通信用とそのタイミングクロック信号用で１対のコイルが必要になり、ストーンからリーダーへの通信用と、リーダーからストーンへの通信用をそれぞれ専用に用意する場合、合計４つのコイルが必要になる。
　通信距離が１ｍｍでデータ通信用のコイルの直径が２ｍｍのとき、データ通信用コイルの結合係数ｋ（送受信コイルの結合の割合。完全に結合している場合が１で、完全に非結合の場合が０になる）は０．１５程度になり、受信コイルに発生する電圧信号は、１５０ｍＶ程度になる。したがって、通信距離が１ｍｍのときに、２ｍｍよりも小さなコイルを用いると、ｋの値が著しく小さくなり、受信信号電圧が著しく小さくなって、データ通信できなくなる。
　一方、通信距離が１ｍｍのときに、電力給電用のコイルの直径は、６ｍｍ程度が必要になる。このときｋは０．４程度である。ストーンが受信する電力ＰTXとリーダーが送信する電力ＰRXの比（ＰRX／ＰTX）はｋの２乗程度である。上述の条件の場合には、
ＰRX／ＰTX≒ｋ2 ＝０．４2 ＝０．１６
になる。したがって、通信距離が１ｍｍのときに、直径が６ｍｍよりも小さなコイルを用いると、ｋの値が著しく小さくなり、受信電力が著しく小さくなって、ストーンの回路に十分な電力を供給できなくなる。
　因に、リーダーの送信電力の上限は、Ｒを電力送信回路のインピーダンスとすると、ＶDD 2 ／Ｒで与えられる。電力送信回路のインピーダンスＲは、コイルの抵抗と送信回路のトランジスタの抵抗を合わせて、およそ５Ωである。したがって、リーダーの送信電力の上限は、ＶDD＝１．８Ｖの場合、
ＶDD 2 ／Ｒ＝１．８2 ／５≒６５０ｍＷ
になる。
　６５０ｍＷの最大送信電力が、誘導結合で受信コイルに０．１６倍伝わるので（ＰＲＸ／ＰTX＝０．１６）、１００ｍＷが伝わることになる。さらに、整流回路で３０％程度が直流電源として変換されると、３０ｍＷになる。ストーンが必要とする消費電力が１２０ｍＷと仮定すると、６ｍｍの直径のコイルが４つ必要になる。
　直径が２ｍｍのデータ通信用コイルと直径が６ｍｍの電力用コイルがリーダーとストーンにそれぞれ配置される際に、両コイルの間に少なくとも８ｍｍの間隔がないと、無線給電のための電磁波がデータ通信に影響を与え、データ通信のビット誤り率が許容できないほど大きくなる。４つの電力用コイルの間は多少干渉があっても大きな問題にはならないので、隣接して配置することができる。しかし、４つのデータ通信用コイルは互いに２ｍｍ以上離さないと、データ間で干渉が起こる。
　したがって、無線給電のための電磁波とデータ通信のための電磁波の相互干渉を抑制するためには、最低でも６ｍｍの直径の電力給電用コイルが４つと、最低でも２ｍｍの直径のデータ通信用コイルが４つを、電力用コイルとデータ通信用コイルの間を最低でも８ｍｍ離し、データ通信用コイル間を互いに最低でも２ｍｍ離して配置しなければならない。その結果、チップの寸法は、少なくとも２２ｍｍ×１４ｍｍが必要になる。
　ところが、半導体集積回路は、最大辺が２０ｍｍよりも大きなチップになると、製造歩留りが著しく低下するという問題がある。更に、一般にチップの最大辺が２０ｍｍを超えると１枚のレチクルで露光ができなくなるので、複数のレチクルをつなぎ合わせる必要が生じ、コスト増大と不良確率増大を招くことになる。したがって、低コスト化のためにはある程度高い歩留りを得る必要があり、そのためには、チップの寸法は最大辺が２０ｍｍよりも小さくなければならない。
　そうすると、今度は、最大辺が２０ｍｍよりも小さなチップに電力給電用コイルと、データ通信用コイルを配置することになるので、両コイルの間で電磁波が相互に干渉して、データ通信の信頼性が著しく劣化するというジレンマがある。
　また、半導体チップに搭載できるキャパシタでは容量値が不十分なので、磁界結合で交流信号に載せて電力を送り、受信した交流信号を整流回路で直流信号に直して電源電圧を得るとき、交流成分を十分に小さくできないという問題がある。
　また、上記非特許文献１における提案では、各チップの電源が共有されることになるが、各チップの電源が共有されていると、一つのチップの不良が、電源を共有する全てのチップの誤動作の要因になり得る。例えば、電源間で短絡不良があると、電源を共有する全てのチップにおいて電源電圧が十分に高くならず、回路が正常に動作できないという問題が発生する。
　さらに、各チップの電源を共有するためには、１枚のウェーハ上に設けた複数のチップ間を金属配線で接続する必要があるが、そのためには、従来配線を形成しないスクライブ領域を跨いだ相互接続配線を形成する必要がある。しかし、大口径のウェーハからストーンを切り出す場合、スクライブ断面で配線形状が異常になりＶDDと基板（ＧＮＤ）の短絡不良の原因となり、信頼性が低下するという問題もある。
　また、信頼性の高い密封型半導体記録媒体を低コストで生産するためには、製造プロセスが確立している信頼性の高い技術を用いて余分な工程や余分な構成要素を付け加えることなく生産可能であることが必須となる。例えば、上述のように２２ｍｍ×１４ｍｍ以上のサイズのチップを用いた場合には、製造歩留りが著しく低下して大幅なコスト増を招くことになる。
　したがって、本発明は、無線により電力を給電するとともに、相互干渉なしに無線でデータ通信を高速に行うことが可能な密封された高信頼性の半導体メモリを低コストで提供することを目的とする。
　上記の課題を解決するために、本発明の密封型半導体記録媒体は、少なくとも１枚の半導体基板に最大辺が２０ｍｍ以下のサイズの複数の読出専用メモリブロックを互いに電源配線を共有しない状態で設け、前記各読出専用メモリブロックは電力受給用コイルとデータ通信用コイルを備えるとともに、前記各読出専用メモリブロックに書き込まれたデータが互いに異なっている。
　このように、チップサイズに相当するブロックサイズを最大辺を２０ｍｍ以下にしているので、高い信頼性が確立している製造技術を用いて密封型半導体記録媒体を低コストで生産することが可能になる。また、各読出専用メモリブロックは互いに電源が共有されていないので、一つの読出専用メモリブロックの不良が、電源を共有する全ての読出専用メモリブロックの誤動作の原因となることない。
　また、本発明の密封型半導体記録媒体において、さらに、各読出専用メモリブロックは、電力の受給とデータ通信とを時間分割して行う時分割手段を備えている。
　このように、時分割手段を備えているので、電力の受給とデータ通信とを時間分割して行うことができ、それによって、電力供給用の電磁波とデータ通信用の電磁波が相互干渉することがなく、データ通信のビット誤り率を許容範囲にすることができる。また、時分割手段を備えているので、電力受給用コイルとデータ通信用コイルとを近接配置することが可能になり、最大辺が２０ｍｍ以下、例えば、１５ｍｍ×１５ｍｍ程度にすることができる。
　また、本発明の密封型半導体記録媒体は、さらに、各読出専用メモリブロックは、前記電力受給用コイルで受給した交流電力を平滑化する平滑化手段を備えており、特に、前記電力受給用コイルで受給した交流電力の位相を互いにずらして平滑化する機構を備えていることが望ましい。
　このように、平滑化手段を備えることによって、供給された交流電力を直流電力として、マスクＲＯＭを構成する配線部の寄生容量に蓄えることができる。特に、前記電力受給用コイルで受給した交流電力の位相を互いにずらして平滑化する機構を備えることによって、電源電圧のリップルの電源電圧ＶDDに対する比を１０％以下に抑えることが可能になる。その結果、回路が正常に動作することが可能になる。
　また、本発明の密封型半導体記録媒体は、さらに、半導体基板が、シリコン窒化膜でシールされている。
　このように、半導体基板が耐候性に優れたシリコン窒化膜でシールされているので、水分等の進入を確実に防止することができ、さらなる長寿命化が可能になる。因に、上記の非特許文献２の予測では１０００年以上の寿命が期待される。
　また、本発明の密封型半導体記録媒体は、さらに、前記各読出専用メモリブロックが同じ配列で配置されるとともに、前記各読出専用メモリブロックに書き込まれたデータが互いに異なる半導体基板を、前記各読出専用メモリブロックが投影的に重なるように複数枚積層する。
　このように、同じ仕様の半導体基板を各読出専用メモリブロックが投影的に重なるように複数枚積層することによって、積層枚数に応じて記録容量を増大させることができる。
　また、本発明の密封型半導体記録装置は、上述の密封型半導体記録媒体と、前記密封型半導体記録媒体に電力を供給する電力供給用コイルとデータ通信用コイルとを備えたリーダーブロックを複数設けた半導体基板からなるリーダーとを有し、前記各リーダーブロックに設けた電力供給用コイルとデータ通信用コイルと前記各読出専用メモリブロックに設けた電力受給用コイルとデータ通信用コイルとがそれぞれ互いに投影的に重なるように対向させる。
　リーダーに設けるリーダーブロックは１個でも良いが、複数個のリーダーブロックを設けることで、データ読み出し速度をリーダーブロックの数に比例して高速にすることができる。
　この場合、電力の授受及びデータ通信を効率的に行うためには、前記各リーダーブロックに設けた電力供給用コイルとデータ通信用コイルと前記各読出専用メモリブロックに設けた電力受給用コイルとデータ通信用コイルとの対向間隔を３ｍｍ以下とすることが望ましい。
　開示の密封型半導体記録媒体及び密封型半導体記録装置によれば、無線により電力を給電するとともに、相互干渉なしに無線でデータ通信を高速に行うことが可能な密封された高信頼性の半導体メモリを低コストで提供することが可能となる。
本発明の実施の形態の密封型半導体記録装置の概念的構成図である。 電力通信及びデータ通信構成の概念的説明図である。 本発明の実施例１の密封型半導体記録装置の概念的断面図である。 ＲＯＭブロック及びリーダーブロックの一例を示す平面図である。 マスクＲＯＭの構成説明図である。 本発明の実施例１の電力通信及びデータ通信のための回路ブロック図である。 全波整流器及び電力センサの構成説明図である。 図７における各出力の時間変化の説明図である。 ４チャネル全波整流の説明図である。 ４つの電力チャネルによる無線給電におけるリップル電圧の説明図である。 クランプ回路及び過剰電力センサの回路構成図である。 本発明の実施例２のＲＯＭブロック及びリーダーブロックの概念的平面図である。 チップ寿命の湿度依存性の説明図である。
　ここで、図１及び図２を参照して、本発明の実施の形態を説明する。図１は、本発明の実施の形態の密封型半導体記録装置の概念的斜視図であり、データを格納したデジタルロゼッタストーン１０と、格納したデータを読み出すリーダー３０とから構成される。
　デジタルロゼッタストーン１０は、マスクＲＯＭと、電力受給用コイル２１およびデータ通信用コイル２２と無線通信回路が集積されたＲＯＭブロック２０が配列されたウェーハ１１が各ＲＯＭブロック２０の位置が投影的に重なるように複数枚積層されて、ＳｉＮやＳｉＯ2等の保護膜１２で密封されている。
　リーダー３０は、ウェーハ１１に設けた電力受給用コイル２１およびデータ通信用コイル２２に対応した同様の形状の電力供給用コイル３２とデータ通信用コイル３３と、データの無線通信回路が集積されたリーダーブロック３１をＲＯＭブロック２０と同じ数だけ配置されている。リーダーブロック３１に設けた電力供給用コイル３２から電力用電磁波が発信されると、電力供給用コイル３２と投影的に重なる各段のウェーハ１１のＲＯＭブロック２０に設けた電力受給用コイル２１で順次減衰しながら受信される。データ通信用電磁波も同様である。
　リーダー３０に設けられるリーダーブロック３１の数は最小で１個、最大でＲＯＭブロック２０と同数であり、リーダーブロック３１の数に比例してデータ読み出し速度を速めることができる。なお、リーダーブロック３１の数がＲＯＭブロック２０の数より少ない場合には、リーダー３０をデジタルロゼッタストーン１０の上で移動させることで、各ＲＯＭブロック２０からデータを読み出す。
　図２は、電力通信及びデータ通信構成の説明図である。図２（ａ）は電力通信及びデータ通信のための概念的回路ブロック図であり、図２（ｂ）は電力通信及びデータ通信方式のチャート図である。図２（ａ）に示すように、リーダーブロック３１側には電力供給用コイル３２と、データ通信用コイルとして送信用コイル３３１と受信用コイル３３２とが設けられており、各コイルには、電力用増幅器３４、送信用増幅器３５１及び受信用増幅器３５２がそれぞれ接続されている。
　一方、ＲＯＭブロック２０側には電力供給用コイル２１と、データ通信用コイルとして受信用コイル２２1と送信用コイル２２2とが設けられており、各コイルには、電力整流器２３、受信用増幅器２４1及び送信用増幅器２４2がそれぞれ接続されている。
　また、電力整流器２３には供給された電力を充電するキャパシタ２５が接続されているとともに、電力センサ２６及びパワー・オン・リセット回路２７が接続されている。このキャパシタ２５は、ＲＯＭブロック２０の回路の電源線に寄生する容量と、もしくは更に、例えばＭＯＳＦＥＴのゲート容量を使用して作った容量を加えたものである。受信用増幅器２４1 及び送信用増幅器２４2にはそれぞれレジスタ２８1，２８2が接続されており、各レジスタ２８1，２８2はマスクＲＯＭ２９に接続されている。
　図２（ｂ）に示すように、本発明の電力通信及びデータ通信方式においては、電磁波が互いに干渉しないように、電力とデータの通信を時間で分けて交互に実行するもので、以下の４つの手順を繰り返して行う。
第１手順（Ｉ）：まず、リーダーブロック３１からＲＯＭブロック２０に磁界結合を用いて電力を無線送電する。給電された電力はチップ上に形成されたキャパシタ２５に蓄えられる。ＲＯＭブロック２０の電源の電位ＶDDが所定の電位まで上昇したことを電力センサ２６を用いて検出し、パワー・オン・リセット回路２７を用いてシステムをリセットする。
　第２手順（ＩＩ）：リーダーブロック３１からＲＯＭブロック２０への給電を停止する。ＲＯＭブロック２０は電力を消費するので、ＲＯＭブロック２０の電源電位ＶDDは徐々に低下する。その変化を電力センサ２６が高速に検出する。電力供給が停止したことを検出すると、無線受信器を起動して、リーダーブロック３１からの命令を受信してレジスタ２８1に格納する。この命令には、例えば、リーダーブロック３１が次の第３手順と第４手順の間にＲＯＭブロック２０から読み出すデータの最初のアドレスと最後のアドレスが指定されている。或いは、次の第３手順で電力供給が再開されるのに備えて事前に無線通信機を止めるように命令する。無線受信器は、キャパシタ２５に蓄えらえたエネルギを用いて動作する。従って、ＶDDの値は徐々に下がるが、ＶDDの値が所定値以下に下がらないように、第２手順の時間が回路の消費電力から決定される。
　第３手順（ＩＩＩ）：リーダーブロック３１からＲＯＭブロック２０への給電を再開する。それをＲＯＭブロック２０が検出すると、マスクＲＯＭのデータ（ＭDATA）を読み出し、レジスタ２８2に格納する。この間の回路動作は、給電した電力を用いて行う。
　第４手順（ＩＶ）では、リーダーブロック３１からＲＯＭブロック２０への給電を停止する。それをＲＯＭブロック２０が検出すると、無線送信器を起動して、レジスタ２８2に格納されたデータをリーダーブロック３１に無線送信する。無線送信器は、キャパシタ２５に蓄えらえたエネルギを用いて動作する。従って、ＶDDの値は徐々に下がるが、ＶDDの値が所定値以下に下がらないように、第４手順の時間が回路の消費電力から決定される。
　上記の第３手順と第４手順を繰り返して、所望のデータを全て読み出す。データの読出しが完了すると、その後はリーダーブロック３１から電力が供給されることはなく、やがてＲＯＭブロック２０の電源電圧ＶDDはゼロになり、第１手順に戻る。
　電源用受信コイルが発生する交流信号を整流回路で直流電圧に変換する際に残る電源電圧のリップルＶRのＶDDに対する比ＶR ／ＶDDは、１０％以下に抑えたい。ＶR／ＶDDが１０％以上になると、回路が正常に動作しなくなる。
　電源電圧のリップルＶRのＶDDに対する比ＶR／ＶDDは、ｆを給電の電磁波の周波数、Ｃを電源線に寄生する容量、ＲをマスクＲＯＭの回路のインピーダンスとすると、
　ＶR／ＶDD＝１／（ｆＣＲ）
で求められる。
　マスクＲＯＭの回路は、その大部分がｎチャネル型ＭＯＳＦＥＴで構成されていて、ｐチャネル型ＭＯＳＦＥＴはほとんど使われていないので、電源線に寄生する容量は非常に小さく、例えば、Ｃ＝１ｎＦである。また、マスクＲＯＭの回路のインピーダンスＲは例えば、２５Ω程度である。
　したがって、給電の電磁波の周波数ｆを２５０ＭＨｚにすると、
ＶR／ＶDD＝１／（ｆＣＲ）＝１／（２５０ＭＨｚ×１ｎＦ×２５Ω）≒０．１６
であり、１６％になる。つまり、マスクＲＯＭの回路ではリップルが大きくなるので、この問題を解決するために、本発明では、電力送信を複数のチャネルに分け、各チャネルの電磁波の位相をずらすことでリップルを低減する。
　また、各ＲＯＭブロックの電源が共有されていると、一つのＲＯＭブロックの不良が、電源を共有する全てのＲＯＭブロックの誤動作の要因になり得る。例えば、電源間で短絡不良があると、電源を共有する全てのＲＯＭブロックにおいて電源電圧が十分に高くならず、回路が正常に動作できない。
　しかし、本発明では各ＲＯＭブロックを互いに電気的に隔絶しているので、たとえ１つのＲＯＭブロックが動作不良になっても、データを冗長符号化して保存することで、データを完全に復元することができる。例えば、Ｌｏｗ　Ｄｅｎｓｉｔｙ　Ｐａｒｉｔｙ　Ｃｈｅｃｋ（ＬＤＰＣ）符号を用いると、データ量を２３％増加することで修復ができる。
　以上を前提として、次に、本発明の実施例１の密封型半導体記録装置を説明する。図３は、本発明の実施例１の密封型半導体記録装置の断面図であり、データを格納したデジタルロゼッタストーン４０と、格納したデータを読み出すリーダー６０とから構成される。
　デジタルロゼッタストーン４０は、図１に示したのと同様にマスクＲＯＭと、電力受給用コイル５１およびデータ通信用コイル５２と無線通信回路が集積されたＲＯＭブロック５０が配列されたウェーハ４１が各ＲＯＭブロック５０の位置が投影的に重なるように複数枚積層されて、ＳｉＮ保護膜４２で密封されている。各ウェーハ４１はそれぞれ個別にＳｉＮ保護膜４３で被覆されており、各ウェーハ４１はＳｉＯ2膜４４を利用した基板張り合わせ技術によって積層されている。
　リーダー６０は、ウェーハ４１に設けた電力受給用コイル５１およびデータ通信用コイル５２に対応した同様の形状の電力供給用コイル６２とデータ通信用コイル６３と、データの無線通信回路が集積されたリーダーブロック６１をＲＯＭブロック５０と同じ数だけ配置されている。
　図４は、ＲＯＭブロック及びリーダーブロックの一例を示す平面図である。図４（ａ）はＲＯＭブロックの平面図であり、ここでは、１５ｍｍ×１５ｍｍのサイズのＲＯＭブロック５０に一辺が６ｍｍの電力受給用コイル５１1～５１4を４個配置するとともに、一辺が１．２ｍｍのデータ通信用コイル５２1～５２4を４個十字状に配置している。４つのデータ通信用コイル５２1～５２4のうち２個は送信用で他の２個は受信用である。
　図４（ｂ）はリーダーブロックの平面図であり、ここでは、１５ｍｍ×１５ｍｍのサイズのリーダーブロック６１に一辺が６ｍｍの電力供給用コイル６２1～６２4を４個配置するとともに、一辺が１．２ｍｍのデータ通信用コイル６３1～６３4を４個十字状に配置している。４つのデータ通信用コイル６３1～６３4のうち２個は送信用で他の２個は受信用である。この時のリーダーブロック６１とＲＯＭブロック５０との通信距離は０．６ｍｍとする。
　なお、この電力受給用コイル６２及びデータ通信用コイル６３はＲＯＭブロック５０に設けた電力受給用コイル５１及びデータ通信用コイル５２とそれぞれ実効的に同じサイズで且つ同じ配置とする。送信用のデータ通信用コイル６３3，６３4と受信用のデータ通信用コイル５２2，５２1とが対向し、受信用のデータ通信用コイル６３1，６３2と送信用データ通信用コイル５２4，５２3とが対向するように各コイルを配置する。
　図５は、マスクＲＯＭの構成説明図であり、図５（ａ）は概略的平面図であり、図５（ｂ）は等価回路図である。
　図６は、本発明の実施例１の電力通信及びデータ通信のための回路ブロック図である。図に示すように、電力供給用コイル６２1～６２4と電力受給用コイル５１1～５１4が互いに対向している。後述するように各電力供給用コイル６２1～６２4には、位相が互いに４５°ずれるように交流電圧が印加される。また、送信用のデータ通信用コイル６３3，６３4と受信用のデータ通信用コイル５２2，５２1とが対向し、受信用のデータ通信用コイル６３1，６３2と送信用のデータ通信用コイル５２4，５２3とが対向している。ここでは、各データ通信用コイルは、データ通信用とそのタイミングクロック信号用で１対のコイルで構成している。
　マスクＲＯＭの読出しのために例えば１００ＭＨｚのクロックＭclkが用いられ、データレジスタのデータをＲＯＭブロック５０からリーダーブロック６０に無線送信するために、例えば１ＧＨｚのクロックＤclkが用いられる。
　これらのクロックは、必要なときだけ発振出力させ、不必要なときは停止して、無駄な電力消費を避ける。クロックの発振を開始した直後の数クロックは、振幅が小さかったりジッタが大きい場合があるので、これを使わないようにするための回路Ｍａｓｋ1及びＭａｓｋ2を用いる。具体的には、カウンターでクロックの数を数えて、最初の２つのクロックは使わず、３つ目以降のクロックを利用するようにする。
　図７（ａ）は、電力整流器Ｐrxの一例としての全波整流器の回路構成図（例えば、非特許文献１０参照）である。また、図７（ｂ）は、電力センサの構成図であり、リーダーブロックからＲＯＭブロックへの電力の無線送電が開始したか停止したかを検出する。ＲＯＭブロックが受信した電力送信波は、図７（ａ）に示した全波整流器を用いて、交流から直流に変換される。
　図７（ｂ）に示した電力センサにおいては、電力整流器Ｐrxの整流回路と出力負荷容量をそれぞれ小さくしたレプリカ回路Ｐrxs（ｗ＝１／４０）の出力ＶSと、ＶDDの１／３の電位ＶCを比較器で比較して、無線送電が開始されたか停止されたかをＲＯＭブロックが検出する。
　即ち、図８に各出力の時間変化を示したように、リーダーブロックからＲＯＭブロックへの無線送電を停止すると、ＶSが下降してＶDDの１／３の電位ＶC よりも低くなり、比較器の出力ＶSENがローに変化して、送電が停止されたことをＲＯＭブロックが検出する。一方、リーダーブロックからＲＯＭブロックへの無線送電を開始すると、ＶSが上昇してＶDDの１／３の電位ＶCよりも高くなり、ＶSENがハイに変化して、送電が再開されたことをＲＯＭブロックが検出する。この場合、比較器がノイズで誤動作しないように、比較しきい値にヒステリシス特性を持たせたヒステリシス比較器を用いることが望ましい。
　図９は、４チャネル全波整流の説明図である。リーダーブロック６１からＲＯＭブロック５０への電力送電に複数の通信チャネルを用い、各チャネルの位相を互いにずらすことで、受信して整流したＲＯＭブロック５０の電源電圧ＶDDの変動（リップル）を小さくする。
　そこで、図９に示すように、互いに位相を４５°ずらした４つの交流を４つの通信チャネルを用いて送電すれば、各チャネルを通して得られた電源電圧にはそれぞれ大きな電源変動が残るが、４つの給電チャネルの出力を足し合わせれば、各リップルが互いの変動を埋めあう結果、リップル値を非常に小さくすることができる。
　図１０は、給電試験のために、コイルなどの寸法を１／３に小さくしたチップを実際に試作し、通信距離も１／３に設定し、４つの電力チャネルを使って無線給電した結果の説明図である。ここでは、５ｍｍ角のチップに設けた電力用コイルの一辺を２ｍｍとして、リーダーブロックとＲＯＭブロックの間隔を０．２ｍｍに設定して試験を行った。その結果、マスクＲＯＭの１００ＭＨｚ動作に必要な電力を無線給電できたと同時に、直流に変換された電源電圧の最大リップル電圧ＶR＝３３．６ｍＶとなり、ＶDDの２％以下に小さくできたことを実験で検証することができた。
　図１１（ａ）は、図６に示したクランプ回路の一例を示す回路図であり、ダイオードの順方向電圧降下を０．６Ｖとすると、２つのダイオードを直列接続することにより、１．２Ｖのクランプ回路を構成できる。即ち、電源電圧ＶDDが１．２Ｖになると、ダイオードが順方向に電流を流して、ＶDDの上昇を抑える。なお、このダイオードは、ゲートとドレインを接続したＭＯＳＦＥＴに置き換えても良い。
　図１１（ｂ）は、クランプ回路が作動し始めたことを検出する回路の一例である。過剰電力がクランプ回路でＧＮＤに捨てられると、ＶSがＶDD／３よりも高くなり、ＶSENがハイになる。供給電力が過剰になると、クランプ回路で捨てられる電力に伴って熱が発生する。この熱の発生を防止するために、供給電力が過剰であることをリーダーブロック側に無線通信で知らせ、リーダーブロックの送信電力を低減するフィードバック制御を行う。
　次に、図１２を参照して本発明の実施例２の密封型半導体記録装置を説明するが、コイル配置が異なるだけで、基本的構成は上記の実施例１と同様であるので、ここでは、コイル配置のみを説明する。
　図１２は、本発明の実施例２のＲＯＭブロック及びリーダーブロックの概念的平面図である。図１２（ａ）はＲＯＭブロックの概念的平面図であり、ここでは、１５ｍｍ×１５ｍｍのサイズのＲＯＭブロック７０に一辺が７ｍｍの電力受給用コイル７１1～７１4を４個配置するとともに、一辺が６ｍｍのデータ通信用コイル７２1～７２4を４個、電力受給用コイル７１1～７１4の内側に同心状に配置した。４つのデータ通信用コイル７２1～７２4のうち２個は送信用で他の２個は受信用である。
　図１２（ｂ）はリーダーブロックの概念的平面図であり、ここでは、１５ｍｍ×１５ｍｍのサイズのリーダーブロック８１に一辺が７ｍｍの電力供給用コイル８２1～８２4を４個配置するとともに、一辺が６ｍｍのデータ通信用コイル８３1～８３4を４個、電力供給用コイル８２1～８２4の内側に同心状に配置した。４つのデータ通信用コイル８３1～８３4のうち２個は送信用で他の２個は受信用である。
　この場合、例えば、図における左斜め上のデータ通信用コイル７２1 （一方は反転して対向するので、右斜め上のデータ通信用コイル８３4）と右斜め下のデータ通信用コイル７２3（同じく、左斜め下のデータ通信用コイル８３2）をリーダーからストーンへの通信用のデータ通信とタイミング通信に割り当て右斜め上のデータ通信用コイル７２4（同じく、左斜め上のデータ通信用コイル８３1）と左斜め下のデータ通信用コイル７２2（同じく、右斜め下のデータ通信用コイル８３3）をストーンからリーダーへの通信用のデータ通信とタイミング通信に割り当てることが望ましい。
　この時、リーダーからストーンへの通信とストーンからリーダーへの通信を時分割にすることによって、同時に通信している一対のデータ用とタイミング用のデータ通信用コイルが水平隣接ではなく、斜めに１．４倍程度離れることになるので、データ通信用コイル間の干渉をより小さくすることができる。
　本発明の実施例２においても、電力供給とデータ通信とは時間分割で行っているので、電磁波同士が干渉することがなく、したがって、データ通信用コイルを電力用コイルの内側に配置することが可能になる。
　それによって、データ通信用コイルのサイズを大きくすることができるので、リーダーとデジタルロゼッタストーンの間隔を広くすることができ、例えば、３ｍｍの間隔としても読み出しは可能になる。
　                                                                      

Claims (9)

  1. 　少なくとも１枚の半導体基板に最大辺が２０ｍｍ以下のサイズの複数の読出専用メモリブロックを互いに電源配線を共有しない状態で設け、
    　前記各読出専用メモリブロックは電力受給用コイルとデータ通信用コイルを備えるとともに、
    　前記各読出専用メモリブロックに書き込まれたデータが互いに異なっている密封型半導体記録媒体。
  2. 　前記各読出専用メモリブロックは、電力の受給とデータ通信とを時間分割して行う時分割手段を備えている請求項１に記載の密封型半導体記録媒体。
  3. 　前記各読出専用メモリブロックは、前記電力受給用コイルで受給した交流電力を平滑化する平滑化手段を備えている請求項１に記載の密封型半導体記録媒体。
  4. 　前記平滑化手段が、前記電力受給用コイルで受給した交流電力の位相を互いにずらして平滑化する機構を備えている請求項３に記載の密封型半導体記録媒体。
  5. 　前記読出専用メモリブロックが、前記電力受給用コイルに供給された電力が予め設定した値より過剰になったことを前記データ通信用コイルに伝達するフィードバック制御機構を備えている請求項１に記載の密封型半導体記録媒体。
  6. 　前記半導体基板が、シリコン窒化膜で密封されている請求項１に記載の密封型半導体記録媒体。
  7. 　前記各読出専用メモリブロックが同じ配列で配置されるとともに、前記各読出専用メモリブロックに書き込まれたデータが互いに異なる半導体基板を、前記各読出専用メモリブロックが投影的に重なるように複数枚積層した請求項１に記載の密封型半導体記録媒体。
  8. 　請求項１に記載の密封型半導体記録媒体と、
    　前記密封型半導体記録媒体に電力を供給する電力供給用コイルとデータ通信用コイルとを備えたリーダーブロックを複数設けた半導体基板からなるリーダーとを有し、
    　前記各リーダーブロックに設けた電力供給用コイルとデータ通信用コイルと前記各読出専用メモリブロックに設けた電力受給用コイルとデータ通信用コイルとがそれぞれ互いに投影的に重なるように対向させた密封型半導体記録装置。
  9. 　前記各リーダーブロックに設けた電力供給用コイルとデータ通信用コイルと前記各読出専用メモリブロックに設けた電力受給用コイルとデータ通信用コイルとの対向間隔が３ｍｍ以下である請求項８に記載の密封型半導体記録装置。

                                                                            
PCT/JP2010/058970 2009-06-12 2010-05-27 密封型半導体記録媒体及び密封型半導体記録装置 Ceased WO2010143538A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/377,677 US8827166B2 (en) 2009-06-12 2010-05-27 Sealed semiconductor recording medium and sealed semiconductor memory

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009141403A JP5374246B2 (ja) 2009-06-12 2009-06-12 密封型半導体記録媒体及び密封型半導体記録装置
JP2009-141403 2009-06-12

Publications (1)

Publication Number Publication Date
WO2010143538A1 true WO2010143538A1 (ja) 2010-12-16

Family

ID=43308793

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/058970 Ceased WO2010143538A1 (ja) 2009-06-12 2010-05-27 密封型半導体記録媒体及び密封型半導体記録装置

Country Status (4)

Country Link
US (1) US8827166B2 (ja)
JP (1) JP5374246B2 (ja)
KR (1) KR101628759B1 (ja)
WO (1) WO2010143538A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214242A (ja) * 2012-04-03 2013-10-17 Isd Corp 密封型半導体記憶装置およびこれを用いた記憶システム

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035401B2 (en) 2007-04-18 2011-10-11 Cypress Semiconductor Corporation Self-calibrating driver for charging a capacitive load to a desired voltage
EP2617207A2 (en) * 2010-09-17 2013-07-24 Cascade Microtech, Inc. Systems and methods for non-contact power and data transfer in electronic devices
JP5791326B2 (ja) * 2011-03-30 2015-10-07 学校法人慶應義塾 積層集積回路装置
KR20130081620A (ko) 2012-01-09 2013-07-17 주식회사 케이더파워 무선 충전 시스템용 수신기
US9509375B2 (en) 2013-08-01 2016-11-29 SK Hynix Inc. Wireless transceiver circuit with reduced area
EP3231148B1 (en) * 2015-04-24 2019-08-07 Hewlett-Packard Development Company, L.P. Routing signals based on an orientation of devices with respect to each other
US10571487B2 (en) 2016-11-30 2020-02-25 Formfactor Beaverton, Inc. Contact engines, probe head assemblies, probe systems, and associated methods for on-wafer testing of the wireless operation of a device under test
TWI665869B (zh) * 2018-07-23 2019-07-11 華邦電子股份有限公司 輸入接收器電路及適應性回授方法
US10778164B2 (en) 2018-10-05 2020-09-15 Winbond Electronics Corp. Input receiver circuit and adaptive feedback method
WO2021095232A1 (ja) 2019-11-15 2021-05-20 キオクシア株式会社 ストレージシステム及びウェハ
WO2021095252A1 (ja) 2019-11-15 2021-05-20 キオクシア株式会社 ストレージデバイスおよびストレージシステム
WO2021095251A1 (ja) 2019-11-15 2021-05-20 キオクシア株式会社 ストレージデバイスおよび制御方法
US12306243B2 (en) 2023-06-12 2025-05-20 Formfactor, Inc. Space transformers configured to be utilized in a probe system, probe systems that include the space transformers, and related methods

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068892A (ja) * 1998-08-25 2000-03-03 Matsushita Electric Ind Co Ltd 質問器アンテナ、カードアンテナ及びそれらを用いた質問器、非接触ｉｃカード
JP2003521904A (ja) * 2000-02-11 2003-07-22 バイオ メディック データシステムズ インコーポレイテッド 移植可能な誘電的にプログラムされる温度検出トランスポンダ
JP2005228981A (ja) * 2004-02-13 2005-08-25 Keio Gijuku 電子回路
JP2006072826A (ja) * 2004-09-03 2006-03-16 Matsushita Electric Ind Co Ltd 無線タグシステム、リーダライタ、無線タグ装置およびデータの書き込み・読み出し方法
JP2006127363A (ja) * 2004-11-01 2006-05-18 Advance Design Corp 非接触ｉｃ媒体
JP2006320182A (ja) * 2005-05-16 2006-11-24 Matsushita Electric Works Ltd 給電システム、給電制御装置、給電装置、及び給電方法
JP2006330961A (ja) * 2005-05-25 2006-12-07 Dainippon Printing Co Ltd 情報記録媒体と情報記録媒体の使用方法
JP2007034711A (ja) * 2005-07-27 2007-02-08 Brother Ind Ltd 無線通信媒体及び無線通信装置並びに無線通信システム
JP2009087229A (ja) * 2007-10-02 2009-04-23 Sharp Corp 半導体記憶装置および記憶システム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4193060B2 (ja) 2004-06-04 2008-12-10 学校法人慶應義塾 電子回路
JP4677598B2 (ja) 2004-08-05 2011-04-27 学校法人慶應義塾 電子回路
JP4124365B2 (ja) 2004-08-24 2008-07-23 学校法人慶應義塾 電子回路
JP5024740B2 (ja) 2004-09-30 2012-09-12 学校法人慶應義塾 Ｌｓｉチップ試験装置
JP2006173986A (ja) 2004-12-15 2006-06-29 Keio Gijuku 電子回路
JP2006173415A (ja) 2004-12-16 2006-06-29 Keio Gijuku 電子回路
WO2009044677A1 (ja) * 2007-10-02 2009-04-09 Sharp Kabushiki Kaisha 半導体記憶装置および記憶システム
JP5491868B2 (ja) * 2007-11-26 2014-05-14 学校法人慶應義塾 電子回路
JP5475962B2 (ja) * 2008-04-28 2014-04-16 学校法人慶應義塾 電子回路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068892A (ja) * 1998-08-25 2000-03-03 Matsushita Electric Ind Co Ltd 質問器アンテナ、カードアンテナ及びそれらを用いた質問器、非接触ｉｃカード
JP2003521904A (ja) * 2000-02-11 2003-07-22 バイオ メディック データシステムズ インコーポレイテッド 移植可能な誘電的にプログラムされる温度検出トランスポンダ
JP2005228981A (ja) * 2004-02-13 2005-08-25 Keio Gijuku 電子回路
JP2006072826A (ja) * 2004-09-03 2006-03-16 Matsushita Electric Ind Co Ltd 無線タグシステム、リーダライタ、無線タグ装置およびデータの書き込み・読み出し方法
JP2006127363A (ja) * 2004-11-01 2006-05-18 Advance Design Corp 非接触ｉｃ媒体
JP2006320182A (ja) * 2005-05-16 2006-11-24 Matsushita Electric Works Ltd 給電システム、給電制御装置、給電装置、及び給電方法
JP2006330961A (ja) * 2005-05-25 2006-12-07 Dainippon Printing Co Ltd 情報記録媒体と情報記録媒体の使用方法
JP2007034711A (ja) * 2005-07-27 2007-02-08 Brother Ind Ltd 無線通信媒体及び無線通信装置並びに無線通信システム
JP2009087229A (ja) * 2007-10-02 2009-04-23 Sharp Corp 半導体記憶装置および記憶システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214242A (ja) * 2012-04-03 2013-10-17 Isd Corp 密封型半導体記憶装置およびこれを用いた記憶システム

Also Published As

Publication number Publication date
KR20120031164A (ko) 2012-03-30
US8827166B2 (en) 2014-09-09
US20120091211A1 (en) 2012-04-19
KR101628759B1 (ko) 2016-06-09
JP5374246B2 (ja) 2013-12-25
JP2010287113A (ja) 2010-12-24

Similar Documents

Publication Publication Date Title
JP5374246B2 (ja) 密封型半導体記録媒体及び密封型半導体記録装置
TW488001B (en) Semiconductor device, manufacturing method thereof, and semiconductor substrate
JP5325495B2 (ja) 半導体装置及びその製造方法
TW503464B (en) IC card
US9165240B2 (en) Coupling in and to RFID smart cards
CN101040289A (zh) 具有组合式无功耦合器的rfid装置
KR20150021898A (ko) 차지 펌프 회로, 및 그 차지 펌프 회로를 구비한 반도체 장치
US20120217658A1 (en) Multi-stack semiconductor integrated circuit device
JP2006172122A (ja) カード状記憶装置
JP5483764B2 (ja) 半導体装置
TWI230395B (en) Lamination type semiconductor device
KR101003116B1 (ko) 패드를 제어하는 반도체 메모리 장치 및 그 장치가 장착된 멀티칩 패키지
JP4269502B2 (ja) データキャリア
TW200304265A (en) Rectifier utilizing a grounded antenna
US6525410B1 (en) Integrated circuit wireless tagging
KR20140110619A (ko) 반도체 패키지
US6368901B2 (en) Integrated circuit wireless tagging
Yuxiang et al. Digital rosetta stone: A sealed permanent memory with inductive-coupling power and data link
TW200809640A (en) Magnetic sheet, antenna system, and method of manufacturing antenna system
US8426956B2 (en) Semiconductor package structure having plural packages in a stacked arrangement
JPH08226967A (ja) 強フィールドプログラム可能なトランスポンダシステムおよび方法
JP2010067128A (ja) 非接触型情報処理媒体
JP2004145453A (ja) Ｉｃモジュール並びにｉｃモジュール用アンテナ
Ochi et al. Sealed mask ROM wafer with 5 mm magnetic resonant coupling for long-term digital data preservation
JP4743588B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10786069

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20117028109

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13377677

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10786069

Country of ref document: EP

Kind code of ref document: A1