JP4269502B2

JP4269502B2 - データキャリア

Info

Publication number: JP4269502B2
Application number: JP2000272133A
Authority: JP
Inventors: 信一郎乾
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 2000-09-07
Filing date: 2000-09-07
Publication date: 2009-05-27
Anticipated expiration: 2020-09-07
Also published as: JP2002083277A

Description

【０００１】
【発明の属する技術分野】
本発明は、電磁波や光を通信媒体とした質問器からの質問信号に応答信号を返信するとともに、質問器から送られるデータを記憶するデータキャリア（ＲＦ−ＩＤタグ、スマートカード等）に関し、特に記憶するデータの信頼性を向上させるとともに、メモリ不足にも容易に対応できるようにしたデータキャリアに関する。
【０００２】
【従来の技術】
近年、質問器とデータキャリアで構成されるデータキャリアシステムが盛んに研究開発され、様々な分野で実用化が図られている。この内、データの記憶媒体となるデータキャリアには、ラベルやカード形状等の比較的薄いフレキシブルな構造を持つ基材が使用される場合が多い。
【０００３】
このラベルやカード形状のデータキャリア中に、ダイポールアンテナやループ形状などのアンテナを埋め込み、また、このアンテナに接続された状態でＩＣ（半導体集積回路）を埋め込んでいる。このＩＣは、電磁波や光を通信媒体とし、質問器からの質問信号に対し記憶したデータを返信するとともに、質問器から送られるデータを書き込むよう作動する。
【０００４】
また、質問器とデータキャリアは非接触のため、データキャリア内のＩＣを駆動する電源には、質問器から送信される通信媒体のエネルギーを電力に変換して使用するか、あるいはＩＣとともに埋設した電池が使用されている。
【０００５】
図１０は、従来のデータキャリアの構成例を示す図であり、電磁波を通信媒体として非接触で質問器とのデータの交信を行うデータキャリア（ＲＦ−ＩＤタグ）の例である。図１０において、コイル状のアンテナ１０１の両端には共振回路を構成するコンデンサ１０２が接続され、またアンテナ１０１の両端には、ＩＣ１０３の端子ａと端子Ｖｓｓ（グランド端子）が接続され、質問器から送信された高周波電磁界による電磁誘導によりＩＣ１０３に電力を供給している。また、コイル状のアンテナ１０１の中間端子ｍがＩＣ１０３の端子ｂに接続されている。そして、ＩＣ１０３の内部回路が、端子ｂおよび端子Ｖｓｓ間に接続されたＦＥＴ（電界効果トランジスタ）・ＴｒをＯＮ、ＯＦＦし、アンテナ１０１のコイルとしてのインダクタンスを変化させ、質問器に応答信号を返信するように構成されている。
【０００６】
この例に示すように、従来のデータキャリアでは、ラベルやカード形状の基材に、１つのアンテナ１０１と１つのＩＣ１０３を埋め込んで構成していた。
【０００７】
【発明が解決しようとする課題】
従来の技術の項で説明したように、データキャリアにはラベルやカード形状等の比較的薄いフレキシブルな構造の基材が多く使用され、その中に１つのアンテナと１つのＩＣを実装していた。
【０００８】
このため、データキャリアに外力や衝撃が加わった場合は、データキャリアは容易に変形し、アンテナ１０１とＩＣ１０３を接続する線が断線したり、ＩＣ１０３自身が破壊するなどの故障が発生することがあった。一旦故障が発生すると、このデータキャリアはもう使用できず、交換することが必要である。
【０００９】
しかしながら、このデータキャリアの交換については、例えば、データキャリアが建築物の壁内に埋め込まれた配管の管理に使用され、データキャリア自身が壁内に埋め込まれているような場合にはやっかいな問題となる。すなわち、故障したデータキャリアを交換する場合、まず壁面のデータキャリアが埋め込まれている部分を破砕し、次にデータキャリアを交換し、その後に壁面の修復作業を行うなど、多くの作業時間と修理費を要することになるからである。
【００１０】
また、アプリケーションの要求仕様によっては、データキャリアに使用しているＩＣのメモリ容量が不足する場合がある。このような場合、新たにメモリ容量を増やしたＩＣを設計すればよいのであるが、新たにＩＣを設計するには膨大な費用と時間がかかり簡単には実行できず、既存のＩＣをうまく活用して、メモリ不足の問題を解決するデータキャリアの開発が求められていた。
【００１１】
本発明の第１の目的は、上記問題点に鑑み、ラベルやカード形状の比較的フレキシブルな構造を持つデータキャリアにおいても、その信頼性を著しく向上させ、修理交換が困難な場所にも使用できるデータキャリアを提供することにある。
【００１２】
また、本発明の第２の目的は、新たなＩＣを開発することなく、既存のＩＣを有効に活用して、メモリ不足の問題を解決し得るデータキャリアを提供することにある。
【００１３】
【課題を解決するための手段】
上述の目的を達成するために、請求項１記載のデータキャリアは、質問器からの読み取り指令により指定された記憶データを送信するとともに、質問器からの書き込み指令により質問器から送信されたデータを記憶するデータキャリアにおいて、質問器からの書き込み指令および読み取り指令を実行するＩＣを少なくとも２つ内蔵し、前記複数のＩＣのそれぞれのデータ記憶エリアに、それらのＩＣが実装されたタグを識別するＩＤ情報と実装された個々のＩＣを識別するＩＤ情報を書き込むデータエリアを設け、これらのＩＤ情報を指標として、質問器からの指令によりデータの書き込みおよび読み取りを行うことを特徴とする。
【００１４】
請求項２記載のデータキャリアは、電磁波を通信媒体として、質問器からの読み取り指令により指定された記憶データを送信するとともに、質問器からの書き込み指令により質問器から送信されたデータを記憶するデータキャリアにおいて、質問器からの書き込み指令および読み取り指令を実行するＩＣを少なくとも２つ内蔵するとともに、前記複数のＩＣを１つの共通のアンテナに接続し、前記複数のＩＣのそれぞれのデータ記憶エリアに、それらのＩＣが実装されたタグを識別するＩＤ情報と実装された個々のＩＣを識別するＩＤ情報を書き込むデータエリアを設け、これらのＩＤ情報を指標として、質問器からの指令によりデータの書き込みおよび読み取りを行うことを特徴とする。
【００１５】
請求項３記載のデータキャリアは、電磁波を通信媒体として、質問器からの読み取り指令により指定された記憶データを送信するとともに、質問器からの書き込み指令により質問器から送信されたデータを記憶するデータキャリアにおいて、複数のアンテナを内蔵するとともに、質問器からの書き込み指令および読み取り指令を実行する複数のＩＣを内蔵し、各アンテナには、前記ＩＣが少なくとも１つ接続され、前記複数のＩＣのそれぞれのデータ記憶エリアに、それらのＩＣが実装されたタグを識別するＩＤ情報と実装された個々のＩＣを識別するＩＤ情報を書き込むデータエリアを設け、これらのＩＤ情報を指標として、質問器からの指令によりデータの書き込みおよび読み取りを行うことを特徴とする。
請求項４記載のデータキャリアは、質問器からの読み取り指令により指定された記憶データを送信するとともに、質問器からの書き込み指令により質問器から送信されたデータを記憶するデータキャリアにおいて、質問器からの書き込み指令および読み取り指令を実行するＩＣを少なくとも２つ内蔵し、前記複数のＩＣのそれぞれのデータ記憶エリアに、複数のＩＣが分担してデータを記憶する場合に使用するデータの構成順序の情報を書き込むデータエリアを設け、前記データの構成順序の情報を指標として、質問器からの指令によりデータの書き込みおよび読み取りを行うことを特徴とする。
請求項５記載のデータキャリアは、電磁波を通信媒体として、質問器からの読み取り指令により指定された記憶データを送信するとともに、質問器からの書き込み指令により質問器から送信されたデータを記憶するデータキャリアにおいて、質問器からの書き込み指令および読み取り指令を実行するＩＣを少なくとも２つ内蔵するとともに、前記複数のＩＣを１つの共通のアンテナに接続し、前記複数のＩＣのそれぞれのデータ記憶エリアに、複数のＩＣが分担してデータを記憶する場合に使用するデータの構成順序の情報を書き込むデータエリアを設け、前記データの構成順序の情報を指標として、質問器からの指令によりデータの書き込みおよび読み取りを行うことを特徴とする。
請求項６記載のデータキャリアは、電磁波を通信媒体として、質問器からの読み取り指令により指定された記憶データを送信するとともに、質問器からの書き込み指令により質問器から送信されたデータを記憶するデータキャリアにおいて、複数のアンテナを内蔵するとともに、質問器からの書き込み指令および読み取り指令を実行する複数のＩＣを内蔵し、各アンテナには、前記ＩＣが少なくとも１つ接続され、前記複数のＩＣのそれぞれのデータ記憶エリアに、複数のＩＣが分担してデータを記憶する場合に使用するデータの構成順序の情報を書き込むデータエリアを設け、前記データの構成順序の情報を指標として、質問器からの指令によりデータの書き込みおよび読み取りを行うことを特徴とする。
【００１６】
請求項７記載のデータキャリアは、請求項３又は６記載のデータキャリアにおいて、前記複数のアンテナを、それらの相互干渉作用が最小となる位置またはその近傍に配置することを特徴とする。
【００２０】
【発明の実施の形態】
［第１の実施の形態］
図１は本発明の第１の実施の形態の回路構成を示す図であり、図２は本発明の第１の実施の形態の実際の接続状態を示す図である。ラベル形状やカード形状の基材中に、１つのアンテナコイルと、２個のＩＣを実装した例である。
【００２１】
図１および図２において、１はコイル状のアンテナ、２はアンテナ１と共振回路を構成するコンデンサ、３、４はＩＣを示している。また、ＩＣ３、４内の符号Ｔｒはスイッチング用のＦＥＴを示している。
【００２２】
この例では、アンテナ１はプリント基板のパターンで作成されたコイル状のものであり、外形５０ｍｍ、ターン数５のものである。そのインダクタンスは、約３μＨであり、１３．５６ＭＨｚで共振するように、アンテナ１を形成するコイルに並列に４６ｐＦのチップコンデンサ２が接続されている。このコイルに２つのＩＣ３、４を並列に接続しデータキャリアを構成している（以下このデータキャリアを単に「タグ」という）。
【００２３】
すなわち、アンテナ１のコイルの両端とＩＣ３、４のａ端子およびＶｓｓ端子（グランド端子）を接続し、アンテナ１のコイルのＶｓｓ端子側から１ターン目の位置より中間タップｍを取り出し、これをＩＣ３、４のｂ端子に接続する。アンテナの接続部の銅箔には厚み１ｎｍの金のストライクめっきを施し、直径２５ｎｍのアルミのワイヤで接続したのち、樹脂ポッティングにより封止した。
【００２４】
次に、このタグの動作について説明する。タグを１３．５６ＭＨｚの磁界中に置くと、アンテナ１のコイルとコンデンサ２から構成される共振回路に電圧が誘起され、これがＩＣ３、４のａ端子とＶｓｓ端子間に印加される。この電圧が一定の値を超えると、ＩＣ３、４の内部回路が動作を開始する。ＩＣ３、４の内部回路が動作を開始すると、ＩＣ３、４は内部のメモリ（容量１６０ｂｉｔ）の内容に応じたデータをマンチェスター符号として、８０ｋｂｓのデータレートで質問器に送信する。図３にマンチェスター符号の一例を示す。
【００２５】
送信後は約８０〜１２０ｍｓｅｃ待機状態となった後に、上記のデータを再度送信するという動作を、電源が供給されている限り繰り返す。データの送信は、具体的にはＩＣ３、４内部のｂ端子とＶｓｓ端子間にそれぞれドレインとソースが接続されたＦＥＴ・Ｔｒのゲート端子にＯＮ、ＯＦＦの電圧を印加することによって行われる。
【００２６】
質問器の送信アンテナであるコイルと、タグのアンテナ１であるコイルとは、磁気的に結合しているため、タグ内のＩＣ３、４のＦＥＴ・ＴｒをＯＮ、ＯＦＦすることにより、タグ側のアンテナ１のインダクタンスが変化し、このインダクタンスの変化を、質問器のアンテナ側から見たインピーダンスの変化として取り出し、タグのデータを読み取っている。
【００２７】
次に、２つのＩＣがそれぞれ内蔵された２つのタグ（タグＡ、タグＢとする）からデータを読み取る場合について説明する。この例では、タグＡ中には、ＩＣ＃１およびＩＣ＃２が内蔵され、タグＢ中には、ＩＣ＃３およびＩＣ＃４が内蔵され、２つのタグが同時に質問器の電磁界中に入った場合の例である。
【００２８】
図４は、ＩＣ内のメモリデータの構成例その１を示す図であり、ＩＣ内のデータ記憶エリアでのデータの構成例を示したものである。メモリアドレスの０〜７ビットはデータのヘッダであり、全てのＩＣ（ＩＣ＃１〜ＩＣ＃４）について共通に「ＦＦ」が書き込まれている。メモリアドレスの８〜３９ビットは、各ＩＣについてのユニークなチップＩＤ（識別コード）であり、これにより異なるＩＣからのデータであることを識別できる。メモリアドレスの４０〜４７ビットはタグのＩＤ（識別コード）であり、どのタグに埋められたＩＣから送信されたデータであるかを識別できる。メモリアドレスの４８〜１５９ビットはアプリケーションに応じて使用される任意のデータエリアである。
【００２９】
図５はデータの送信タイミングを示す図であり、各ＩＣ（ＩＣ＃１、ＩＣ#２、ＩＣ#３、ＩＣ#４）からのデータが送信されるタイミングを示した図である。なお、実際には約２ｍｓｅｃ幅のパケットが約８０〜１２０ｍｓｅｃの間隔で送信されるのであるが、図５では、図面を見やすくするために、データ送信間隔を実際の時間スケールより短く記載している。
【００３０】
すなわち、タグＡ、タグＢの２つのタグが同時に質問器の磁界内に入ると、各ＩＣ（ＩＣ＃１、ＩＣ#２、ＩＣ#３、ＩＣ#４）は同時にＯＮ状態になり、各ＩＣが同時にデータパケットを送信するため、最初のパケットはすべて衝突し、質問器が正常に受信することはできない。しかしながら、次のパケット送信までの待機時間が、各ＩＣによって異なるため、ある程度時間が経過すると、すべてのＩＣからのデータを受信することが可能となる。
【００３１】
また、質問器の内部に置かれたコンピュータでは、受信したデータパケットのチップＩＤ、タグのＩＤを比較して、同一タグからのデータを、書き込まれた順番に並べることもできる。
【００３２】
ここで、図４に示すＩＣ内の任意データのエリアに、全く同一のデータを書き込むことで、一方のＩＣの機能あるいはアンテナとの接続に障害が起こった場合でも、もう一方のＩＣにより、質問器はデータの受信を行うことができる。
【００３３】
また、質問器がタグＩＤが同一でチップＩＤが異なるデータを受信した場合には、複数のＩＣが同一のタグ中で動作していることが分かる。なお、全く同一のデータをＩＣに書き込む場合には、個々のＩＣを識別する必要がないことから、ユニークなチップＩＤを持たないＩＣを使用することも可能である。
【００３４】
また、「任意データ」の部分に、異なる値を書き込むと共に、ＩＣのチップＩＤの大小に応じたデータの書込み順序を予め規定しておくことにより、読み込み後にタグＩＤを指標として、同一のタグからのデータか否かを識別し、更に同一のタグからと判断されたデータについては、ＩＣのチップＩＤを基にデータを並べ替えることにより、データの書き込まれた順序を再現できる。この動作により、原理的にはメモリ容量を増やしたのと同様の効果が得られる。
【００３５】
なお、各ＩＣのチップＩＤを管理して、その順番にデータを書き込み、タグに実装することは、製造工程管理上も容易ではないため、このような場合には、例えば、図６のＩＣ内のメモリデータの構成例その２を示す図のように、メモリアドレス４０、４１ビットの２ビットにデータの順序を示す情報を書き込むことで、最大４個までのＩＣの順序を管理することができる。この場合、データの順序を識別するチップＩＤは不要なため、チップＩＤを持たないＩＣを使用することも可能であり、製造管理上での利点がある。
【００３６】
また、更にデータの読み取りの信頼性を高めたい場合には、図７のＩＣ内のデータの構成例その３に示すように、アドレス４２、４３ビットを、そのタグに含まれるＩＣの個数の情報のエリアとすることで、データの読み飛ばしなどのエラーを防止することができる。この方法は、図４で示したメモリデータの構成例その１の場合についても、合わせて適用することができる。
【００３７】
このように、上述したメモリデータの構成例を種々組み合わせて、例えば、複数のＩＣを内蔵するタグに、４つのＩＣを内蔵させ、そのうちの２個ずつが同一データを持つという構成とするなど、アプリケーションに応じて様々な組み合わせを選択することができる。
【００３８】
［第２の実施の形態］
第１の実施の形態では、１つのタグにひとつのコイル状のアンテナ１が内蔵され、これに２個のＩＣ３、４が接続された場合について説明したが、これを図８の本発明の第２の実施の形態を示す図のように、タグに２個のコイル状のアンテナ１１、２１とコンデンサ１２，２２からなる共振回路を内蔵し、この共振回路に１つまたは２つ以上のＩＣを接続することもできる。図８の例では、アンテナ１１には２つのＩＣ１３、１４を接続し、アンテナ２１には２つのＩＣ２３、２４を接続した例である。
【００３９】
この場合、コイルの配置は基本的には任意であるが、特に２つのアンテナのコイルを、そのコイル間の結合係数が実質的に０と見なせるように配置すると独立性が増す。具体的な例を挙げると、図９はアンテナの配置例を示す図であり、２つのアンテナ３１、３２の重なる部分の面積Ｓ２と、重ならない部分の面積Ｓ１の比が、Ｓ１：Ｓ２＝２：１〜８：１に選ぶと良好な結果が得られる。
【００４０】
このように複数のアンテナを設け、それぞれに独立性を持たして配置した場合には、以下に説明する利点がある。
【００４１】
一般的に、質問器がＩＣにデータを書き込む場合には、その発信する高周波を、例えば振幅変調することで、ＩＣを駆動するエネルギー源となる高周波に信号を重畳して送信しているが、第１の実施の形態の構成では、個々のＩＣがアンテナを共有しているため、一方のＩＣがデータを送信している間は、他方のＩＣは質問器からの信号を受信することはできない。このため、質問器からＩＣへのデータの書込みは、必ず両方のＩＣのデータ送信が終わってからでなければ実行することができない。
【００４２】
これに対して、第２の実施の形態のように、磁気的な結合係数が実質的に０となるようにタグ中に２つのアンテナを配置した場合には、一方のアンテナに接続されたＩＣがデータを送信している間にも、他方のアンテナに接続されたＩＣは質問器からの情報を読み取れるため、任意の時点で質問器からタグヘデータを書き込むことができる。
【００４３】
また、例えば、米国マイクロチップテクノロジー社の販売しているいるＭＣＲＦ３５５のようなＩＣでは、データパケットを送信した後の待機時間中には、図１に示したＦＥＴ・ＴｒをＯＮにしてしまうため（カタログ中にはクローキング機能と記載されている）、第１の実施の形態の構成では、もう一方のＩＣがエネルギーを得ることができなくなってしまい、本発明のように複数のＩＣを実装することができなくなる。このような市販のＩＣを使用する場合に、第２の実施の形態のように実質的に結合係数が０である複数のアンテナを用いることにより、複数のＩＣを内蔵したデータキャリアを構成することができる。
【００４４】
なお、第２の実施の形態では、ＩＣ内のメモリデータの構成については説明しなかったが、もちろん第１の実施の形態の場合と同様の構成を取り得る。
【００４５】
最後に、上述した第１の実施の形態および第２の実施の形態では外付けコンデンサにより、共振回路を構成したが、ＩＣに内蔵されたコンデンサを用いて共振回路を構成することも可能である。
【００４６】
また、上述した第１の実施の形態および第２の実施の形態では、電源を持たないパッシブタイプのＩＣを使用した例について説明したが、本発明は、ＩＣの電源を内蔵電池から供給するタグについても同様に適用できるものである。
【００４７】
更に、上述した第１の実施の形態および第２の実施の形態は、ＩＣの電源がＯＮ状態になるとＩＣが自動的にデータを送信を開始する、いわゆるタグトークファーストタイプのＩＣを使用した例について説明したが、質問器が最初にポーリング信号を送信し、これを受信して始めＩＣが応答する、いわゆるリーダートークファーストのＩＣを使用した場合でも、本発明を同様に適用することが可能である。
【００４８】
【発明の効果】
請求項１、請求項２、請求項４および請求項５記載のデータキャリアによれば、ひとつのデータキャリア内に少なくとも２つのデータキャリア用のＩＣを内蔵することで、ひとつのＩＣの機能に障害が発生した場合や、アンテナへの接続が不良となった場合でも、少なくとも２つ内蔵された他方のＩＣがバックアップとして働くために、データキャリア自体を交換する必要がない。また、特に高いデータの信頼性が要求される場合は、３つ以上ＩＣを内蔵し、多数決によりデータの信頼性を高めることができる。
また、アプリケーションの要求仕様に対してデータキャリア内のＩＣのメモリ容量が不足する場合に、データキャリア内の各ＩＣのデータ記憶エリアに書込まれた、タグＩＤ、各ＩＣのチップＩＤまたは各ＩＣのデータ構成順序の情報を指標として、質問器のソフトウェアによって、実際は複数のＩＣへのデータの書込み／複数のＩＣからのデータ読み取り動作を、実質的にひとつのＩＣに対してのデータの書き込み／読み取り動作と見なせるようにできるため、新たに大きなメモリ容量を持ったＩＣを開発する必要が無くなる。
【００４９】
請求項３、請求項６および請求項７記載のデータキャリアによれば、複数のアンテナを使用するため、一方のアンテナおよびＩＣの機能に障害が生じても、他方のアンテナおよびＩＣでバックアップでき、信頼性が向上する。また、一方アンテナに接続されたＩＣが質問器にデータを送信している場合にも、他方のアンテナに接続されたＩＣでは独立して質問器からの情報を読み取れるため、任意の時点で質問器からデータキャリアにデータを書き込むことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の回路構成を示す図である。
【図２】本発明の第１の実施の形態の実際の接続状態を示す図である。
【図３】マンチェスター符号の一例を示す図である。
【図４】ＩＣ内のメモリデータの構成例その１を示す図である。
【図５】データの送信タイミングを示す図である。
【図６】ＩＣ内のメモリデータの構成例その２を示す図である。
【図７】ＩＣ内のメモリデータの構成例その３を示す図である。
【図８】本発明の第２の実施の形態を示す図である。
【図９】アンテナの配置例を示す図である。
【図１０】従来のデータキャリアの構成例を示す図である。
【符号の説明】
１、１１、２１、３１、３２アンテナ
２、１２、２２コンデンサ
３、４、１３、１４、２３、２４ＩＣ

Claims

質問器からの読み取り指令により指定された記憶データを送信するとともに、質問器からの書き込み指令により質問器から送信されたデータを記憶するデータキャリアにおいて、
質問器からの書き込み指令および読み取り指令を実行するＩＣを少なくとも２つ内蔵し、
前記複数のＩＣのそれぞれのデータ記憶エリアに、それらのＩＣが実装されたタグを識別するＩＤ情報と実装された個々のＩＣを識別するＩＤ情報を書き込むデータエリアを設け、
これらのＩＤ情報を指標として、質問器からの指令によりデータの書き込みおよび読み取りを行うことを特徴とするデータキャリア。
電磁波を通信媒体として、質問器からの読み取り指令により指定された記憶データを送信するとともに、質問器からの書き込み指令により質問器から送信されたデータを記憶するデータキャリアにおいて、
質問器からの書き込み指令および読み取り指令を実行するＩＣを少なくとも２つ内蔵するとともに、
前記複数のＩＣを１つの共通のアンテナに接続し、
前記複数のＩＣのそれぞれのデータ記憶エリアに、それらのＩＣが実装されたタグを識別するＩＤ情報と実装された個々のＩＣを識別するＩＤ情報を書き込むデータエリアを設け、
これらのＩＤ情報を指標として、質問器からの指令によりデータの書き込みおよび読み取りを行うことを特徴とするデータキャリア。
電磁波を通信媒体として、質問器からの読み取り指令により指定された記憶データを送信するとともに、質問器からの書き込み指令により質問器から送信されたデータを記憶するデータキャリアにおいて、
複数のアンテナを内蔵するとともに、
質問器からの書き込み指令および読み取り指令を実行する複数のＩＣを内蔵し、
各アンテナには、前記ＩＣが少なくとも１つ接続され、
前記複数のＩＣのそれぞれのデータ記憶エリアに、それらのＩＣが実装されたタグを識別するＩＤ情報と実装された個々のＩＣを識別するＩＤ情報を書き込むデータエリアを設け、
これらのＩＤ情報を指標として、質問器からの指令によりデータの書き込みおよび読み取りを行うことを特徴とするデータキャリア。
質問器からの読み取り指令により指定された記憶データを送信するとともに、質問器からの書き込み指令により質問器から送信されたデータを記憶するデータキャリアにおいて、
質問器からの書き込み指令および読み取り指令を実行するＩＣを少なくとも２つ内蔵し、
前記複数のＩＣのそれぞれのデータ記憶エリアに、複数のＩＣが分担してデータを記憶する場合に使用するデータの構成順序の情報を書き込むデータエリアを設け、
前記データの構成順序の情報を指標として、質問器からの指令によりデータの書き込みおよび読み取りを行うことを特徴とするデータキャリア。
電磁波を通信媒体として、質問器からの読み取り指令により指定された記憶データを送信するとともに、質問器からの書き込み指令により質問器から送信されたデータを記憶するデータキャリアにおいて、
質問器からの書き込み指令および読み取り指令を実行するＩＣを少なくとも２つ内蔵するとともに、
前記複数のＩＣを１つの共通のアンテナに接続し、
前記複数のＩＣのそれぞれのデータ記憶エリアに、複数のＩＣが分担してデータを記憶する場合に使用するデータの構成順序の情報を書き込むデータエリアを設け、
前記データの構成順序の情報を指標として、質問器からの指令によりデータの書き込みおよび読み取りを行うことを特徴とするデータキャリア。
電磁波を通信媒体として、質問器からの読み取り指令により指定された記憶データを送信するとともに、質問器からの書き込み指令により質問器から送信されたデータを記憶するデータキャリアにおいて、
複数のアンテナを内蔵するとともに、
質問器からの書き込み指令および読み取り指令を実行する複数のＩＣを内蔵し、
各アンテナには、前記ＩＣが少なくとも１つ接続され、
前記複数のＩＣのそれぞれのデータ記憶エリアに、複数のＩＣが分担してデータを記憶する場合に使用するデータの構成順序の情報を書き込むデータエリアを設け、
前記データの構成順序の情報を指標として、質問器からの指令によりデータの書き込みおよび読み取りを行うことを特徴とするデータキャリア。
前記複数のアンテナを、それらの相互干渉作用が最小となる位置またはその近傍に配置することを特徴とする請求項３又は６に記載のデータキャリア。