WO2010140224A1 - 半導体装置の製造方法、並びにプリント回路板およびその製造方法 - Google Patents
半導体装置の製造方法、並びにプリント回路板およびその製造方法 Download PDFInfo
- Publication number
- WO2010140224A1 WO2010140224A1 PCT/JP2009/060090 JP2009060090W WO2010140224A1 WO 2010140224 A1 WO2010140224 A1 WO 2010140224A1 JP 2009060090 W JP2009060090 W JP 2009060090W WO 2010140224 A1 WO2010140224 A1 WO 2010140224A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- substrate
- electrode
- manufacturing
- concave portion
- circuit board
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 146
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 183
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 96
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 96
- 239000010703 silicon Substances 0.000 claims abstract description 96
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 238000011282 treatment Methods 0.000 claims abstract description 13
- 239000012530 fluid Substances 0.000 claims abstract description 8
- 239000007791 liquid phase Substances 0.000 claims abstract description 5
- 239000013626 chemical specie Substances 0.000 claims abstract description 4
- 239000012071 phase Substances 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 64
- 238000005530 etching Methods 0.000 claims description 44
- 230000008569 process Effects 0.000 claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 239000000126 substance Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000007747 plating Methods 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 238000004381 surface treatment Methods 0.000 claims description 11
- 239000007788 liquid Substances 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 239000000178 monomer Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 3
- 229910021645 metal ion Inorganic materials 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 229920001187 thermosetting polymer Polymers 0.000 claims description 2
- 238000001947 vapour-phase growth Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 45
- 230000007547 defect Effects 0.000 abstract description 16
- 230000006866 deterioration Effects 0.000 abstract description 7
- 239000000243 solution Substances 0.000 description 35
- 238000007639 printing Methods 0.000 description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 13
- 230000006378 damage Effects 0.000 description 13
- 229910052698 phosphorus Inorganic materials 0.000 description 13
- 239000011574 phosphorus Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 10
- 238000010248 power generation Methods 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 229910052709 silver Inorganic materials 0.000 description 9
- 239000004332 silver Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 238000007650 screen-printing Methods 0.000 description 7
- 238000005476 soldering Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 6
- 239000004926 polymethyl methacrylate Substances 0.000 description 6
- VVQNEPGJFQJSBK-UHFFFAOYSA-N Methyl methacrylate Chemical compound COC(=O)C(C)=C VVQNEPGJFQJSBK-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 239000002904 solvent Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000012670 alkaline solution Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000002209 hydrophobic effect Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- OZAIFHULBGXAKX-UHFFFAOYSA-N 2-(2-cyanopropan-2-yldiazenyl)-2-methylpropanenitrile Chemical compound N#CC(C)(C)N=NC(C)(C)C#N OZAIFHULBGXAKX-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VEQPNABPJHWNSG-UHFFFAOYSA-N Nickel(2+) Chemical compound [Ni+2] VEQPNABPJHWNSG-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 229910001453 nickel ion Inorganic materials 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- IMROMDMJAWUWLK-UHFFFAOYSA-N Ethenol Chemical compound OC=C IMROMDMJAWUWLK-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 230000005661 hydrophobic surface Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000003505 polymerization initiator Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Definitions
- the present invention relates to a method for manufacturing a semiconductor device, a printed circuit board, and a method for manufacturing the same.
- Photolithography technology is generally used for pattern formation in the manufacturing process of semiconductor devices.
- self-alignment is not required.
- the process is useful.
- a metal silicide can be formed only on silicon that is not masked with a silicon oxide film or the like by utilizing the fact that a clean silicon surface is likely to react with a metal.
- Patent Document 1 after a metal electrode having a predetermined shape is formed by screen printing on a semiconductor substrate surface in which phosphorus is diffused on the substrate surface to form a PN junction, phosphorus is diffused using the metal electrode as a mask.
- the selective emitter is formed by removing the surface by etching using reactive ion etching (hereinafter referred to as RIE) and increasing the resistance of the region other than the vicinity of the metal electrode.
- RIE reactive ion etching
- a silicon nitride film (Si 3 N 4 ) is formed on a silicon substrate in which phosphorus is diffused on the surface of the substrate to form a PN junction, and then the silicon nitride film is electroded by a laser scribing method or the like. Using the remaining silicon nitride film as a mask, phosphorus is diffused and only the lower portion of the electrode (electrode formation region) has a lower resistance than the light receiving region, thereby forming a selective emitter. Thereafter, a buried electrode is formed only in the low resistance region in a self-aligning manner by plating using the silicon nitride film as a mask.
- the present invention has been made in view of the above, and is a semiconductor device and a self-aligned (or simple) semiconductor device in which the quality of the substrate is not deteriorated and defects are not generated in the substrate and the interface between the substrate and the adjacent film. It aims at obtaining a manufacturing method.
- Another object of the printed wiring board is to obtain a printed circuit board in which thermal stress on the printed wiring board and elements is small, and which is not damaged by warping or heat, and a method for manufacturing the printed circuit board.
- a manufacturing method of a semiconductor device includes a recess forming step of forming a recess on a semiconductor substrate, and a second conductivity type impurity on the surface of the first conductivity type semiconductor substrate.
- the semiconductor layer containing the impurity of the second conductivity type is formed at least on the surface side including the recess formation surface.
- the process to the convex part or concave part formed in an arbitrary shape is performed with a small number of steps. Has the effect of being able to.
- the recesses can be processed in a self-aligning manner, the self-aligning process is easy to form the embedded electrode.
- solar cells can form selective emitters and buried electrodes by self-aligning different regions while suppressing the generation of substrate and surface defects. It has the effect that a battery can be manufactured.
- the semiconductor substrate surface is not etched by RIE without forming a mask formation process or mask peeling process when forming the recesses or electrodes, a desired portion of the semiconductor surface can be formed without causing deterioration of the semiconductor substrate and generation of defects. There is also an effect that it can be processed.
- FIG. 1-1 is a top view schematically showing an example of the overall configuration of a solar cell according to Embodiment 1 of the present invention.
- FIG. 1-2 is a back view of the solar cell.
- 1-3 is a cross-sectional view taken along the line AA of FIG. 1-2.
- FIG. 2 is a cross-sectional view taken along the line BB of FIG. 1-1.
- FIG. 3-1 is a partial cross-sectional view schematically showing an example of a processing procedure of the solar cell manufacturing method according to the first embodiment (part 1).
- FIG. 3-2 is a partial cross-sectional view schematically showing an example of a processing procedure of the method for manufacturing the solar cell according to the first embodiment (No. 2).
- FIG. 3-3 is a partial cross-sectional view schematically showing an example of a processing procedure of the solar cell manufacturing method according to the first embodiment (part 3).
- FIG. 3-4 is a partial cross-sectional view schematically showing one example of a processing procedure of the solar cell manufacturing method according to the first embodiment (part 4).
- FIG. 3-5 is a partial cross-sectional view schematically showing one example of a processing procedure of the method for manufacturing the solar cell according to the first embodiment (No. 5).
- FIG. 3-6 is a partial cross-sectional view schematically showing one example of a processing procedure of the method for manufacturing the solar cell according to the first embodiment (No. 6).
- FIG. 3-7 is a partial cross-sectional view schematically showing one example of the processing procedure of the method for manufacturing the solar cell according to the first embodiment (No. 7).
- FIG. 3-8 is a partial cross-sectional view schematically showing one example of a processing procedure of the method for manufacturing the solar cell according to the first embodiment (No. 8).
- FIG. 4 is a partial cross-sectional view schematically showing an example of the configuration of the solar cell according to the second embodiment.
- FIG. 5-1 is a partial cross-sectional view schematically showing an example of a method for manufacturing a solar cell according to the second embodiment (No. 1).
- FIG. 5-2 is a partial cross-sectional view schematically showing an example of a method for manufacturing a solar cell according to the second embodiment (No. 2).
- FIG. 1 is a partial cross-sectional view schematically showing an example of a method for manufacturing a solar cell according to the second embodiment (No. 2).
- FIG. 5-3 is a partial cross-sectional view schematically showing one example of the method for manufacturing the solar cell according to the second embodiment (No. 3).
- FIG. 5-4 is a partial cross-sectional view schematically showing one example of the method for manufacturing the solar cell according to the second embodiment (part 4).
- FIG. 5-5 is a partial cross-sectional view schematically showing one example of the method for manufacturing the solar cell according to the second embodiment (No. 5).
- FIG. 6 is a partial cross-sectional view schematically showing an example of a connection state between the printed circuit board and the circuit element component terminals according to the third embodiment.
- FIG. 7-1 is a partial cross-sectional view schematically showing an example of a method for producing a printed circuit board according to Embodiment 3 (part 1).
- FIG. 1 is a partial cross-sectional view schematically showing an example of a method for producing a printed circuit board according to Embodiment 3 (part 1).
- FIG. 7-2 is a partial cross-sectional view schematically showing an example of the method for manufacturing the printed circuit board according to Embodiment 3 (part 2).
- FIG. 7-3 is a partial cross-sectional view schematically showing one example of the method for producing the printed circuit board according to the third embodiment (part 3).
- FIGS. 7-4 is a partial cross section figure which shows typically an example of the manufacturing method of the printed circuit board by Embodiment 3 (the 4).
- FIGS. FIG. 7-5 is a partial cross-sectional view schematically showing one example of the method for producing the printed circuit board according to Embodiment 3 (No. 5).
- FIG. 7-6 is a partial cross-sectional view schematically showing one example of the method for producing the printed circuit board according to the third embodiment (No. 6).
- a solar cell will be described as an example of a semiconductor device.
- the present invention is not limited to these embodiments, and may be appropriately changed without departing from the gist of the present invention. Is possible.
- the cross-sectional views of the solar cell used in the following description are schematic, and the relationship between the thickness and width of the layers, the ratio of the thickness of each layer, and the like are different from the actual ones.
- FIGS. 1-1 to 1-3 are diagrams schematically showing an example of the overall configuration of the solar cell according to Embodiment 1 of the present invention
- FIG. 1-1 is a top view of the solar cell
- 2 is a rear view of the solar cell
- FIG. 1-3 is a cross-sectional view taken along the line AA of FIG. 1-2.
- FIG. 2 is an enlarged cross-sectional view schematically showing a part of the configuration of the solar cell, and is a cross-sectional view taken along the line BB in FIG. 1-1.
- a concave portion 115 is provided on the light receiving surface side (hereinafter also referred to as a front surface side) of a P-type silicon substrate 101 as a semiconductor substrate corresponding to the position where the surface electrode 110 is formed.
- a texture structure having unevenness (not shown) is formed on the surface of the silicon substrate 101 for the purpose of reducing light reflection on the surface.
- An N-type diffusion layer 102 in which an N-type impurity such as phosphorus is diffused is formed in a predetermined depth range from the surface of the silicon substrate 101 including the recess 115. As a result, a PN junction is formed on the surface of the silicon substrate 101.
- an antireflection film 103 that prevents reflection of incident light to the light receiving surface of the silicon substrate 101 is formed on the upper surface (hereinafter referred to as a light receiving portion) of the N-type diffusion layer 102 where the surface electrode 110 is not formed. Yes.
- the P-type impurity concentration is higher than that of the silicon substrate 101 and minority carriers (in this case) that have flowed to the back surface side.
- a back surface field layer 104 called a BSF (Back Surface Field) that directs electrons to the front side is formed.
- aluminum or the like provided on almost the entire back surface of the P-type silicon substrate 101 for the purpose of collecting carriers separated by a PN junction and reflecting incident light.
- the back side electrode 120 which consists of the back side collector electrode 121 which consists of the back side collector electrode 121 which consists of the back side collector electrode 121 which consists of this, and the electric current which generate
- the N-type diffusion layer 102 formed on the light-receiving surface side of the silicon substrate 101 of this solar cell has a high concentration of N-type impurities diffused in the region where the surface electrode 110 is formed.
- the region where the high concentration diffusion layer 102H and the surface electrode 110 are not formed here the region where the antireflection film 103 is formed, N-type impurities are diffused at a lower concentration than the high concentration diffusion layer 102H.
- a low concentration diffusion layer 102L that is, the N-type diffusion layer 102 reduces the N-type impurity concentration in the light-receiving portion where the surface electrode 110 is not formed, and increases the N-type impurity concentration in the electrode contact portion. The carrier recombination is suppressed, and the resistance is reduced at the electrode contact portion.
- solar cell 100 configured in this way, when sunlight is irradiated from the light receiving surface side of solar cell 100 to the PN junction surface (the junction surface between P-type silicon substrate 101 and N-type diffusion layer 102), holes and Electrons are generated. Due to the electric field near the PN junction surface, the generated electrons move toward the N-type diffusion layer 102, and the holes move toward the back surface field layer 104. As a result, electrons are excessive in the N-type diffusion layer 102 and holes are excessive in the back surface electric field layer 104, and as a result, a photovoltaic force is generated. As a result, the front electrode 110 connected to the N-type diffusion layer 102 becomes a negative pole, the rear electrode 120 connected to the rear surface electric field layer 104 becomes a positive pole, and a current flows through an external circuit (not shown).
- FIGS. 3-1 to 3-8 are partial cross-sectional views schematically showing an example of the processing procedure of the solar cell manufacturing method according to the first embodiment.
- a part corresponding to FIG. 2 that is, a part of a cross section perpendicular to the extending direction of the grid electrode is illustrated.
- a silicon substrate 101 is prepared (FIG. 3-1).
- a P-type single crystal silicon substrate is prepared.
- a laser beam is scanned on one main surface of the silicon substrate 101 by a laser scribing method to form a recess 115 (FIG. 3-2).
- the recess 115 is formed by adjusting the depth, width, and pattern so as to have a desired finished electrode shape in advance.
- the antireflection film 103 is formed in the recess 115. In order to avoid the formation, it is desirable to increase the ratio of the depth to the width of the recess 115. In this step, the region not irradiated with the laser beam becomes a relatively convex portion.
- the laser scribing method is used as the method for forming the recess 115, but the mechanical scribing method, electric discharge machining method, blasting method, local etching of the contact portion between the metal catalyst and silicon in hydrofluoric acid, etc.
- the recess 115 may be formed by this method.
- the silicon substrate 101 is immersed in a heated alkaline solution, and the surface is roughened by using anisotropic etching with the alkaline solution, and defects near the surface of the semiconductor substrate and defects generated when the recesses are formed are removed. .
- the texture structure formed on the surface of the silicon substrate 101 is not shown.
- heating is performed in a phosphorus oxychloride (POCl 3 ) gas atmosphere to diffuse phosphorus on the surface of the silicon substrate 101 to form a high concentration diffusion layer 102H (FIG. 3-3).
- a phosphorus oxychloride (POCl 3 ) gas atmosphere to diffuse phosphorus on the surface of the silicon substrate 101 to form a high concentration diffusion layer 102H (FIG. 3-3).
- the concentration of phosphorus which is an N-type impurity, is high on the surface, and decreases as it moves toward the inside of the silicon substrate 101.
- a PN junction is formed on the surface (including the back and side surfaces) of the silicon substrate 101.
- the sheet resistance of the high concentration diffusion layer 102H is preferably 1 to 60 ⁇ / ⁇ in order to reduce the contact resistance with the surface electrode 110 to be formed later.
- a temperature-controlled etching solution composed of a mixed solution of hydrofluoric acid and nitric acid is brought into contact with the surface of the silicon substrate 101 other than the recess 115 to remove the outermost surface of the high concentration diffusion layer 102H (FIG. 3). 4).
- an etching apparatus 200 in which a plurality of sponge rollers 202 as chemical solution holders are arranged on the upper surface of the etching reservoir layer 201 that stores the etchant 210 is used to remove the outermost surface of the high concentration diffusion layer 102H.
- the sponge roller 202 has a diameter larger than the width of the grid electrode 111 and the bus electrode 112.
- etching apparatus 200 In such an etching apparatus 200, at least a part of the sponge roller 202 is rotated while being immersed in the etching solution 210, and the silicon substrate 101 is moved while maintaining the contact between the silicon substrate 101 and the sponge roller 202. Then, the etching solution 210 contacts the surface of the silicon substrate 101 that is in contact with the sponge roller 202. As a result, the silicon layer in which phosphorus on the outermost surface of the convex portion of the silicon substrate 101 is diffused at a high concentration is removed.
- the sponge hardness of the sponge roller 202, the type of sponge, or the pressure for pressing the wafer (silicon substrate 101) against the chemical solution (etching solution 210) is controlled to apply the chemical solution to the wafer.
- the sponge roller 202 follows and deforms in accordance with the texture structure, and the chemical liquid held in the sponge can be kept in contact with the wafer by surface tension.
- the outermost silicon layer can be etched uniformly.
- the contact area between the wafer and the chemical solution holding structure and the softness of the chemical solution holding structure can also be changed by using a sponge with minute irregularities or a liquid holding structure other than the sponge, The uniformity of etching can be improved.
- the hydrophobic treatment is performed. Is difficult to enter the recess 115, and the outermost surface in the recess 115 is difficult to remove.
- the silicon layer in which phosphorus on the outermost surface is diffused at a high concentration is removed from the convex portion in the high concentration diffusion layer 102H, and the low concentration diffusion layer 102L that becomes a semiconductor layer having a higher resistance than the concave portion 115 is obtained. It becomes.
- an N-type diffusion layer 102 having a low-concentration diffusion layer 102 ⁇ / b> L existing in the convex portion and a high-concentration diffusion layer 102 ⁇ / b> H existing in the concave portion 115 is formed on the surface of the silicon substrate 101.
- the sheet resistance of the convex portion is preferably 50 to 500 ⁇ / ⁇ for use as a solar cell light receiving portion.
- the high-concentration diffusion layer 102H formed on the side surface and the back surface of the silicon substrate 101 is also removed to prevent a short circuit between the front electrode and the back electrode (FIG. 3-5).
- the N layer high concentration diffusion layer 102H
- the method of the present patent is used, and a sponge roller is formed while one wafer or a large number of wafers are stacked to form a lump, and the wafer side surface side end is in contact with the sponge roller 202.
- the etching solution 210 is brought into contact only with the convex portion of the silicon substrate 101.
- a processing fluid composed of a gas phase or a liquid phase containing a chemical species capable of being chemically active is used as a silicon substrate.
- the silicon substrate 101 is floated on the etching solution 210 such that the recess formation surface of the silicon substrate 101 is in contact with the etching solution 210 so that only the projection 101 is in contact with the etching solution 210.
- the silicon layer in which a large amount of phosphorus is diffused may be removed.
- an antireflection film 103 made of an amorphous silicon nitride film is formed on the light incident surface (front surface) side of the silicon substrate 101 by sputtering (FIGS. 3-6). At this time, the film formation conditions are adjusted so that the antireflection film 103 is not formed in the recess 115.
- the ratio of the depth to the width of the recess 115 is increased, and the substrate surface is disposed so as to be inclined with respect to the evaporation source (target), or the substrate temperature is lowered, and the flow rate and pressure of the source gas
- the antireflection film 103 is formed only on the convex portion. Can be formed.
- the silicon substrate 101 is immersed in a solution containing nickel ions while irradiating the silicon substrate, thereby performing electroless plating of copper on the light incident surface side of the silicon substrate 101. . Thereafter, by heating the substrate at 100-400 ° C., the adhesion between the electrode and silicon was improved. Further, by immersing the light incident surface side of the silicon substrate 101 that has been electrolessly plated in a solution containing copper ions while shining light, it is placed in the low resistance recess 115 where the antireflection film 103 is not formed. Only the metal (copper) is deposited to form the surface electrode (grid electrode 111) (FIGS. 3-7).
- the adhesive film protecting the back side of the silicon substrate 101 is peeled off, and a paste containing aluminum powder and silver powder are applied on the back surface of the silicon substrate 101 by a method such as screen printing using a mask pattern for the back electrode.
- a paste (not shown) is applied and dried to form a back electrode forming layer 120A (FIGS. 3-8).
- the silicon substrate 101 is baked, aluminum is diffused to the back side of the silicon substrate 101 to form the back surface electric field layer 104, and a back electrode (back side collecting electrode 121) made of aluminum and silver is formed.
- a solar cell using the silicon substrate 101 has been described as an example, but the present invention can also be applied to semiconductor devices and devices other than silicon and organics other than solar cells.
- the case where a light-receiving surface electrode or the like is formed using a single crystal substrate is described.
- the present invention can also be applied to a polycrystalline substrate or a double-sided power generation type solar cell serving as a double-sided light-receiving surface.
- the etching apparatus 200 causes the silicon substrate 101 and the etching solution 210 to contact with each other via the sponge roller 202 so that the etching solution 210 cannot enter the recess 115, so that the etching solution 210 and the recess of the silicon substrate 101 are in contact with each other.
- a solvent having high viscosity such as water, a solvent having low wettability with respect to the semiconductor substrate, or a liquid surface is used.
- a method may be used in which bubbles are introduced into a floating semiconductor substrate and held in a recess of the semiconductor substrate. Also by these methods, it is possible to prevent contact between the etching solution 210 and the inside of the concave portion of the semiconductor substrate, and it is possible to etch only the convex portion.
- the above etching method not only etching with a chemical solution but also a vapor phase method that does not damage the substrate may be used.
- the formation of the recess 115 such as a groove on the initial substrate is preferably performed by a method in which processing damage is shallow in order to reduce the depth and time for removing damage by chemical etching.
- the damage depth can be suppressed by processing using laser light having a wavelength in a region where the light absorption coefficient of the semiconductor is large, and the etching amount by the damage removal process And time can be reduced.
- FIG. A solar cell manufactured by the method described above is referred to as Example 1.
- a solar cell manufactured in the same manner as described above except that the recess 115 is not etched and the surface electrode 110 is formed by a printing method instead of the plating method is referred to as Comparative Example 1.
- Table 1 is a table showing the output characteristics of the solar cell of Example 1 compared with Comparative Example 1. Here, for each solar cell, the battery is actually operated, and the photoelectric conversion efficiency (%), fill factor (%), short-circuit current density (mA / cm 2 ), and open-circuit voltage (V) are as solar cell output characteristics. Measure and calculate each value of Example 1 relative to Comparative Example 1.
- Example 1 since the manufacturing process of the solar cell does not include an etching process by RIE, effective gettering is performed by once reducing the entire surface of the substrate while suppressing generation of defects on the semiconductor substrate.
- the selective emitter can be formed by a simple process to reduce the impurity concentration of the semiconductor in the light receiving portion, and the impurity concentration can be increased in the electrode contact portion.
- Table 1 since the carrier recombination due to impurities is suppressed in the light receiving portion, the short-circuit current and the open-circuit voltage are increased as compared with Comparative Example 1, and the resistance is reduced in the electrode contact portion. Since it decreases, the fill factor improves. As a result, it is possible to obtain a solar cell superior in power generation capacity as compared with Comparative Example 1.
- the electrode formed on the light receiving surface can be made thicker than the printing method by forming the embedded electrode that becomes the surface electrode 110 in a self-aligned manner by a simple process, and the silicon substrate 101 The contact area with can be increased. As a result, the resistance can be reduced, and an improvement in the fill factor can be obtained.
- Example 1 since the electrode can be formed thinner than a printing method generally used for mass production, the area of the light receiving surface that can be used for light absorption can be effectively increased, A solar cell with an increased short-circuit current can be obtained.
- a mask is formed in the electrode shape after impurity diffusion is performed once, and RIE is used as a selective emitter formation method by etching, but etching for increasing the resistance of the emitter layer is performed. Since plasma was used, defects were formed on the substrate surface, and sufficient solar cell characteristics were not obtained. Furthermore, there has been a problem that the concavo-convex structure on the surface formed for the purpose of light confinement is destroyed by etching using RIE.
- Non-Patent Document 1 a method for increasing the resistance of the emitter layer by liquid phase etching has been reported in, for example, Non-Patent Document 1, but a process of forming an etching mask and peeling the etching mask is added. There is also a problem that electrode alignment is required. Furthermore, since the buried electrode cannot be formed at the same time, it is necessary to increase the number of processes in order to form the buried electrode.
- the selective emitter is formed only by high-temperature diffusion without forming and removing the mask. Is formed. As a result, the processing time can be shortened, and a solar cell with excellent power generation efficiency can be manufactured by a simple process.
- CMP chemical mechanical polishing
- a ratio of the depth to the width of the recess 115 formed in the semiconductor substrate in advance by laser processing or the like is increased, and this ratio is used for a recess or protrusion having a texture structure for the purpose of optical confinement.
- a paste containing silver is printed on the antireflection film 103 after the antireflection film 103 is formed, and the baking treatment is performed at a high temperature so that the paste erodes and penetrates the antireflection film 103 to reach the silicon substrate 101. In this case, the substrate quality was deteriorated again.
- the thickness of the silicon nitride film in the recess can be made thinner than that of the protrusion, so that the antireflection film 103 is eroded.
- the temperature of the baking treatment necessary for the reduction can be lowered, and the adhesion strength of the electrode to the silicon substrate 101 can be improved.
- the semiconductor substrate can be processed with a desired pattern without using a mask.
- the generation of defect levels can be achieved by preventing the deterioration of the substrate by reducing the number of high-temperature processes such as diffusion and using chemical etching with less damage. Therefore, the high resistance region and the low resistance region can be separately formed in a self-aligned manner with respect to the electrode pattern by a simple process, and the selective emitter and the buried electrode can be formed on the light receiving surface side.
- FIG. FIG. 4 is a partial cross-sectional view schematically showing an example of the configuration of the solar cell according to the second embodiment. This figure also shows a part of a section in a direction perpendicular to the grid electrode, as in FIG.
- the surface electrode 110 is embedded in a recess 115 formed on the surface of the silicon substrate 101, and the N-type diffusion layer 102 is the same N-type in the light receiving portion and the recess 115. It has a structure having a concentration of impurities.
- symbol is attached
- a buried electrode that is thick in the depth direction and narrow in width is formed as the surface electrode 110.
- FIGS. 5-1 to 5-5 are partial cross-sectional views schematically showing an example of the method for manufacturing the solar cell according to the second embodiment. In these drawings, a cross section corresponding to FIG. 4 is shown.
- a P-type polycrystalline silicon substrate is prepared as the silicon substrate 101, and a laser scribe method or the like is formed on one main surface of the silicon substrate 101.
- the concave portion 115 so as to have the shape of the surface electrode 110 by the above method
- the concave portion and the defect region on the surface of the substrate are removed together with the roughening of the surface using anisotropic etching with an alkaline solution, and the silicon substrate 101
- An N-type diffusion layer 102 is formed by diffusing N-type impurities such as phosphorus on the surface.
- region other than the recessed part 115 in the surface in which the recessed part 115 was formed is hereafter called a convex part.
- it is immersed in a hydrofluoric acid aqueous solution until the surface becomes hydrophobic, and the phosphorus glass film formed on the surface of the silicon substrate 101 is removed.
- a methyl methacrylate film is also applied to the entire back surface of the silicon substrate 101 by a coating method such as spin coating. Thereafter, the silicon substrate 101 is heated to polymerize methyl methacrylate, and a polymethyl methacrylate film 130 is formed on the front and back surfaces of the silicon substrate 101 (FIG. 5-1). As a result, a mask made of the polymethyl methacrylate film 130 is formed on the front surface and the back surface of the silicon substrate 101 excluding the recess 115.
- a printing mask having an opening having a size capable of including all electrode printing portions is used, and a paste containing silver is entirely screened on the surface of the silicon substrate 101 (the polymethyl methacrylate film 130 and the groove portion). Printing is performed by a printing method to form the surface electrode forming portion 110A (FIG. 5-2).
- the silicon substrate 101 is heated to ash the polymethyl methacrylate film 130 formed on the front surface and the back surface of the silicon substrate 101, and then washed to remove the polymethyl methacrylate mask and the mask.
- the excess silver-containing paste formed above is lifted off ( Figure 5-3).
- the surface electrode forming portion 110 ⁇ / b> A is formed only on the recess 115.
- a paste containing aluminum powder is printed on the entire back surface of the silicon substrate 101 not subjected to laser processing by a method such as a screen printing method, and a paste containing silver is printed on the silicon substrate 101 by a method such as a screen printing method.
- the back electrode forming layer 120A is formed by printing at a predetermined position (not shown) on the back surface (FIG. 5-4).
- the silicon substrate 101 is baked at a temperature of about 700 ° C., for example, to form a front electrode (grid electrode 111) and a back electrode (back side collecting electrode 121).
- a front electrode grid electrode 111
- a back electrode back side collecting electrode 121
- electrical contact is made between the front and back electrodes and the silicon substrate 101, and the aluminum of the back electrode material is deeper in the silicon than the N-type conductive layer formed on the back surface in the silicon due to high temperature.
- the back surface electric field layer 104 is formed in the vicinity of the boundary with the back surface electrode (the back side current collecting electrode 121) on the back surface side of the silicon substrate 101 (FIG. 5-5).
- the electrical resistance of the electrode can be lowered by depositing metal on the already formed electrode by plating or the like. Can do.
- the electrode width increases with the electrode thickness, so that the electrode covers the power generation region of the solar cell, and the light receiving area that effectively contributes to power generation decreases, resulting in a problem that the output current decreases. Therefore, in order to reduce the electric resistance of the light receiving surface side electrode without reducing the light receiving area that effectively contributes to power generation, it is necessary to increase the electrode thickness while keeping the electrode width as thin as possible.
- the light-receiving surface side electrode after baking which is a convex portion with respect to the silicon substrate surface, comes into contact with the sponge roller.
- the nickel precipitation region was limited to the thickness direction of the electrode, and the electrode height was increased while suppressing the increase in electrode width.
- light may be applied to the cell light-receiving surface side and plating may be performed using the electromotive force of the solar battery, or electrolytic plating may be performed by supplying electric power from the outside.
- the electric resistance of the light receiving surface side electrode can be reduced without effectively reducing the light receiving area contributing to power generation, and a solar cell excellent in power generation efficiency can be manufactured.
- an antireflection film 103 made of an amorphous silicon nitride film is formed by plasma enhanced chemical vapor deposition (PECVD: Plasma Enhanced Chemical Vapor Deposition), and annealed to obtain the solar cell shown in FIG.
- PECVD Plasma enhanced Chemical Vapor Deposition
- the antireflection film may be formed before electrode printing or after electrode printing, drying, and before electrode firing.
- amorphous silicon nitrogen is not heated by the above-described annealing step due to the high temperature during electrode firing.
- Hydrogen is supplied from the antireflection film 103 made of a fluorinated film to the inside of the substrate and the interface between the substrate and the antireflection film to inactivate (passivate) defects inside the substrate and defects near the interface between the silicon substrate and the antireflection film. It is known that
- a solar cell using the silicon substrate 101 has been described as an example, but the present invention can also be applied to semiconductor devices and devices other than silicon and organics other than solar cells.
- a case where a light receiving surface electrode and the like are formed using a polycrystalline substrate has been described.
- the present invention can also be applied to a single crystal substrate or a double-sided power generation type solar cell serving as a double-sided light receiving surface.
- FIG. 1 A solar cell manufactured by the method described above is referred to as Example 2. Further, except that the surface electrode 110 is printed using a mask having an electrode-shaped opening with a silver-containing paste without forming the recess 115 of the silicon substrate 101 by the laser scribing method and without forming a mask with methyl methacrylate.
- a solar cell produced in the same manner as above is referred to as Comparative Example 2.
- Table 2 is a table showing the output characteristics of the solar cell of Example 2 compared with Comparative Example 2. Here, for each solar cell, the battery is actually operated, and the photoelectric conversion efficiency (%), fill factor (%), short-circuit current density (mA / cm 2 ), and open-circuit voltage (V) are as solar cell output characteristics. Measure and calculate each value of Example 2 relative to Comparative Example 2.
- the concave portion 115 is formed by a method such as a laser scribing method without using expensive photolithography, and the substrate surface is hydrophobized, and a solution other than the concave portion 115 is used by using a solution having increased hydrophobicity.
- a mask is formed on the portion in a self-aligned manner, and a metal electrode is simply formed only on the concave portion 115 by using a printing method such as a screen printing method.
- a solar cell excellent in short-circuit current, fill factor, open circuit voltage, and power generation efficiency can be obtained.
- a recess is formed on the substrate surface by a groove processing method such as a laser scribing method, a mechanical scribing method, an electric discharge processing method, a blast method, or a local etching of a contact portion between a metal catalyst and silicon in hydrofluoric acid.
- a mask having a desired mask pattern can be formed on the semiconductor substrate without using an optical mask or the like.
- Such a treatment process is particularly suitable for forming a buried electrode of a solar cell.
- an organic film is uniformly formed by a spin coat method or the like, and then light having a desired pattern shape is exposed and developed on the organic film through an optical mask, and a desired pattern is formed. I'm getting a mask.
- Such a treatment process is not suitable for manufacturing a solar cell because the process is complicated and expensive.
- the lithography method is applied to a substrate having unevenness called “texture” for light confinement, such as a solar cell substrate, the exposure position deviates from the focal height due to the unevenness, and local There has been a problem in that a lack of exposure or a decrease in resolution occurs.
- Patent Document 2 proposes a method of patterning a mask and a solar cell electrode using laser light. Specifically, after an impurity having a conductivity type different from that of the substrate is diffused on the surface of the semiconductor substrate, a mask film is formed on the entire surface of one surface of the semiconductor substrate, a mask pattern is formed by a mask opening using laser light, and laser Damage to the portion opened by light is removed by wet etching, then impurity diffusion is performed again to form a selective emitter structure, which is then immersed in a plating solution, and a buried electrode is formed in the non-mask portion opened by laser light. Forming.
- processing damage at the time of processing of the recess 115 due to laser light or the like is removed by the first chemical treatment, and after the recess 115 is formed, impurity diffusion is performed and self-alignment is performed. Since the projection can be covered with a mask material and the embedded electrode can be formed in the recess 115, there is no processing damage, and the buried electrode can be formed by one impurity diffusion (high temperature process). As a result, it is possible to suppress degradation of the substrate quality.
- the screen printing method that is currently used mainly for the electrode shape formation of solar cells has a limit in thinning the electrode, but according to this method, it can be made narrower by opening with a laser or the like, There is an advantage that the electrode pattern can be formed in the recess even if the alignment accuracy of the printing mask to the recess is low.
- the surface electrode 110 is formed in the concave portion 115 by a printing method or the like, the electrode can be embedded in the concave portion 115 and the contact area with the silicon substrate can be increased while being thinner and thicker.
- An electrode having a low resistance and a low contact resistance with the silicon substrate can be formed. For this reason, an electrode can be formed so that resistance is small and the electrode area which occupies the light-receiving surface of a semiconductor substrate is small, and the amount of received light is increased.
- a paste containing silver is printed on the antireflection film 103 after the antireflection film 103 is formed, and the baking treatment is performed at a high temperature so that the paste erodes and penetrates the antireflection film 103 to reach the silicon substrate 101. In this case, the substrate quality was deteriorated again.
- an electrode in direct contact with the substrate can be formed without sandwiching the antireflection film 103 therebetween, and deterioration of the substrate quality due to the formation of the surface electrode 110 can be prevented.
- the second embodiment is applied to a multi-junction solar cell, a double-sided light receiving solar cell, a back junction solar cell, a PN junction solar cell, a PIN solar cell, an amorphous silicon solar cell, a solar cell other than a silicon-based solar cell, and the like. Is also applicable.
- the organic film is formed by contacting only the convex portion of the semiconductor substrate on which the irregularities are formed in the liquid containing the polymer or the polymer monomer and drying the solvent is shown.
- substrate is not restricted to this.
- a convex portion of a semiconductor substrate may be brought into contact with a solution containing metal ions, and a metal film may be deposited only on the convex portion by a plating method, or a concave portion formed on a semiconductor substrate by a vapor deposition method.
- a thin film may be formed only on the convex portion by performing film formation under conditions with low step coverage.
- the N-type diffusion layer 102 is formed on the first main surface of the P-type silicon substrate 101 to obtain a PN junction.
- the present invention can also be applied to a solar cell in which a P-type diffusion layer is formed on the first main surface to form a PN junction.
- Embodiment 3 FIG. In the third embodiment, a mounting method in which the terminal of an element component is inserted into a through hole of a printed circuit board and soldered will be described.
- FIG. 6 is a partial cross-sectional view schematically showing an example of a connection state between the printed circuit board and the circuit element component terminals according to the third embodiment. This figure shows a part of a cross section along the printed wiring.
- a printed wiring 302 having a predetermined shape is formed on the first main surface and the second main surface of the substrate 301, and the substrate is located at a predetermined position on the printed wiring 302.
- a through hole 315 that penetrates 301 in the thickness direction is formed.
- a copper wiring 303 for connecting the printed wirings on the first main surface and the second main surface is formed on the side surface in the through hole 315.
- solder 320 is embedded in the through hole 315 in a state where the terminal 331 of the circuit element component is inserted into the through hole 315.
- FIGS. 7-1 to 7-6 are partial cross-sectional views schematically showing an example of a method for manufacturing a printed circuit board according to the third embodiment.
- a plurality of sheets of glass fiber impregnated with a solution in which a thermosetting resin such as epoxy is impregnated (prepreg) are overlapped to form a copper foil and a photosensitive film (not shown).
- prepreg thermosetting resin
- a sandwiched substrate 301 is manufactured, and this is heated using a mold 351 in which a contact portion (that is, a formation position of a through hole) between an element component and a circuit wiring formed on the substrate 301 is a recess 352. While applying pressure.
- a substrate 301 having a convex portion 310 on the surface is formed. That is, the substrate 301 on which the projections and depressions are formed so that the contact portion (the formation position of the through hole) between the circuit wiring formed on the glass epoxy resin substrate serving as the printed circuit board and the terminal of the element component becomes the projection 310. Is formed.
- a desired circuit pattern is formed on the photosensitive film by photolithography, and a circuit pattern (printed wiring 302) is formed by removing a copper foil portion unnecessary for the circuit by etching. To do.
- the exposure is performed so that the concave portion is focused, and the resolution of the convex portion 310 is lowered.
- the stepped portion is previously formed as a slope so that the exposure amount is sufficient.
- the formation of the printed wiring 302 (circuit pattern) is an example, and may be formed by other methods.
- the height of the convex portion 310 at the contact portion (through hole formation position) between the element component and the circuit wiring is made higher than the height of the convex portion of the circuit wiring portion, and three steps are formed.
- this may be formed by electroless plating or electrolytic plating by immersing only one surface in the plating solution so that the convex portion of the circuit wiring contacts the plating solution.
- a hole is formed in the substrate 301 by drilling a portion where a through hole is required, such as a contact portion between the element component terminal and the substrate 301, thereby forming a through hole 315.
- the copper wiring 303 is formed in the through hole 315 by electroless copper plating, followed by conduction between the front surface and the back surface of the substrate 301.
- a plate 300 is produced.
- the printed circuit board 300 is temporarily fixed through the terminal 331 of the element component from the front surface (first main surface) to the back surface (second main surface) of the through hole 315. Thereafter, the convex portion 310 on the back surface side of the printed circuit board 300 is brought into contact with the jet portion 342 in which the molten solder 341 is ejected from the ridge by a motor or the like. As a result, the element component is soldered to the printed circuit board 300 (flow dip soldering).
- the convex portion 310 is formed by the printed circuit board 300 itself. However, it is not always necessary to use the substrate 301. When the through hole 315 is drilled, a hook-like metal such as a hook is attached later. May be formed.
- the area of the printed circuit board 300 (circuit support body) that contacts the solder jet portion 342 is reduced by setting the region on the printed circuit board 300 where the flow dip soldering is performed as the convex portion 310.
- the contact area of the solder to the through hole 315 can be increased, the printed circuit board 300 (circuit support) and the elements other than the formation position of the through hole 315 are not subjected to thermal stress, and are caused by warpage or heat. Breakage can be reduced and the solder area can be reduced.
- the pattern formation process can form a plurality of different patterns only once, so that the productivity can be improved.
- the method for manufacturing a semiconductor device according to the present invention is useful when the electrodes are formed in a self-aligned manner, and is particularly suitable for manufacturing a surface electrode of a solar cell.
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
基板品質の劣化や欠陥が生じない半導体装置の製造方法を得ること。シリコン基板１０１上に凹部１１５を形成する工程と、Ｐ型シリコン基板１０１の表面にＮ型の不純物を含むＮ型拡散層１０２を形成する工程と、化学的に活性となる化学種を含む気相または液相からなる処理流体を、Ｐ型シリコン基板１０１の凹部１１５以外の領域に曝して、凹部１１５とは異なる性質の表面となるように表面処理を行う工程と、を含む。
Description
この発明は、半導体装置の製造方法、並びにプリント回路板およびその製造方法に関するものである。
半導体装置の製造工程のパターン形成には光リソグラフィ技術が一般的に利用されているが、リソグラフィによる描画パターンと同じ位置に膜の形成などの処理を行う場合には、位置合わせが不要な自己整合プロセスが有用である。ここで、既に形成されているパターンをつぎの処理のマスクとして利用する自己整合プロセスの例としては、自己整合シリサイドなどがある。この自己整合シリサイドでは、清浄なシリコン表面が金属と反応しやすいことを利用し、シリコン酸化膜などでマスクされていないシリコン上にのみ金属シリサイドを形成することができる。自己整合プロセスを使用することによって、リソグラフィなどによるパターン描画プロセスを省くことができ、また、マスクの位置合わせが不要になるという利点がある。
半導体装置としての太陽電池の製造においても、選択エミッタの形成にリソグラフィを利用することができる。しかし、光リソグラフィを用いるとプロセスが複雑になり、製造コストが増加してしまうため、光リソグラフィ以外の方法による電極パターンの形成と自己整合プロセスと組み合わせて、選択エミッタを形成する方法が提案されている（たとえば、特許文献１，２参照）。
特許文献１では、リンを基板表面に拡散させてＰＮ接合を形成した半導体基板表面にスクリーン印刷法によって所定形状の金属電極を形成した後、この金属電極をマスクとして、リンを拡散させた半導体基板表面を反応性イオンエッチング（Reactive Ion Etching；以下、ＲＩＥという）を用いたエッチングにより除去し、金属電極近接部以外の領域を高抵抗化することによって、選択エミッタを形成している。
また、特許文献２では、リンを基板表面に拡散させてＰＮ接合を形成したシリコン基板にシリコン窒素化膜（Ｓｉ3Ｎ4）を成膜したのち、レーザスクライビング法などによってシリコン窒素化膜を電極形状に除去し、残ったシリコン窒素化膜をマスクとしてリンを拡散させて電極下部分（電極形成領域）のみを受光領域よりも低抵抗化して、選択エミッタを形成している。さらにその後、シリコン窒素化膜をマスクとしてめっき法によって自己整合的に低抵抗領域のみに埋め込み電極を形成している。
J. Szlufcik, H. Elgamel, M. Ghannam, J. Nijs, and R. Mertens, "Simple integral screenprinting process for selective emitter polycrystalline silicon solar cells", Applied Physics Letters Vol.59(1991), p1583
しかしながら、特許文献１に記載の方法では、エッチング方法としてＲＩＥを使用しているので、基板表面に欠陥が形成されてしまい、十分な太陽電池特性が得られないという問題点があった。
また、特許文献２に記載の方法では、半導体基板の受光領域へのドーパント不純物の拡散を抑制するマスク材料として拡散時の高温に耐えるマスクとする必要があり、このようなマスクを形成する際および不純物拡散を複数回行う際に、時間がかかってしまうとともにこれらの高温処理による基板品質の劣化及び基板とマスクとの界面から水素が抜け出ることなどによる界面欠陥の生成などの問題点があった。特に多結晶半導体基板ではこれらの影響が顕著になってしまう。
プリント配線板への電子部品のはんだ付けにおいては、スルーホールへフローディップ式ではんだ付けを行う際に、噴流部に接触するプリント配線板の面積が大きく、プリント配線板や素子がはんだ漕からの熱ストレスを受け、反りや熱による破壊が生じてしまうという問題があった。
この発明は、上記に鑑みてなされたもので、基板品質の劣化や基板中および基板とその隣接する膜の界面に欠陥が生じない半導体装置およびその自己整合的な（または簡便な）半導体装置の製造方法を得ることを目的とする。また、プリント配線板においては、プリント配線板や素子への熱ストレスが小さく、反りや熱による破壊が生じないプリント回路板およびその製造方法を得ることを目的とする。
上記目的を達成するため、この発明にかかる半導体装置の製造方法は、半導体基板上に凹部を形成する凹部形成工程と、第１の導電型の前記半導体基板の表面に第２の導電型の不純物を含む半導体層である第２導電型半導体層を形成する第２導電型半導体層形成工程と、化学的に活性となる化学種を含む気相または液相からなる処理流体を、前記半導体基板の前記凹部以外の領域に曝して、前記凹部とは異なる性質の表面となるように表面処理を行う表面処理工程と、を含むことを特徴とする。
この発明によれば、半導体装置の製造において、第１の導電型の半導体基板に凹部を形成した後、第２の導電型の不純物を含む半導体層を少なくとも凹部形成面を含む面側に形成し、上記凹部以外の領域に薬液処理等の欠陥生成の少ない方法によって表面処理を施すことができるようにした結果、半導体基板を高温にする処理工程が少なく、基板品質の劣化や欠陥を生じさせないようにすることができるという効果を有する。また、同一主面内の上記凹部とそれ以外の部分に自己整合的に異なる処理を施こすことができるため、少ない工程数で任意の形状に形成された凸部あるいは凹部への処理を施すことができるという効果を有する。特に、凹部に対して自己整合的に処理を施すことができることから、埋め込み電極を形成が容易な自己整合プロセスとなっている。特に太陽電池にあっては基板及び表面欠陥の生成を抑制しながら自己整合的に領域ごとに異なる処理を施すことができることによって、選択エミッタおよび埋め込み電極を形成でき、簡便に発電出力に優れた太陽電池を製造できるという効果を有する。また、凹部や電極の形成時にマスク形成工程やマスク剥離工程を経ずかつＲＩＥで半導体基板表面をエッチングすることがないので、半導体基板の劣化および欠陥生成を生じることなく半導体表面の所望の部分を加工することができるという効果も奏する。
以下に添付図面を参照して、この発明の実施の形態にかかる半導体装置の製造方法、並びにプリント回路板およびその製造方法を詳細に説明する。なお、以下の実施の形態では、半導体装置として太陽電池を例に挙げて説明するが、これらの実施の形態によりこの発明が限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下の説明で用いられる太陽電池の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。
実施の形態１．
最初に、この実施の形態１で用いられる太陽電池の構成について説明する。図１－１～図１－３は、この発明の実施の形態１による太陽電池の全体構成の一例を模式的に示す図であり、図１－１は太陽電池の上面図であり、図１－２は太陽電池の裏面図であり、図１－３は図１－２のＡ－Ａ断面図である。また、図２は、太陽電池の構成の一部を模式的に示す拡大断面図であり、図１－１のＢ－Ｂ断面図である。
最初に、この実施の形態１で用いられる太陽電池の構成について説明する。図１－１～図１－３は、この発明の実施の形態１による太陽電池の全体構成の一例を模式的に示す図であり、図１－１は太陽電池の上面図であり、図１－２は太陽電池の裏面図であり、図１－３は図１－２のＡ－Ａ断面図である。また、図２は、太陽電池の構成の一部を模式的に示す拡大断面図であり、図１－１のＢ－Ｂ断面図である。
この太陽電池１００は、半導体基板としてのＰ型シリコン基板１０１の受光面側（以下、表面側ともいう）には、表面電極１１０の形成位置に対応して凹部１１５が設けられ、また凹部１１５以外のシリコン基板１０１の表面には、図示しない凹凸を有するテクスチャ構造が表面での光反射を低減する目的で形成されている。凹部１１５を含むシリコン基板１０１の表面から所定の深さの範囲には、リンなどのＮ型の不純物を拡散させたＮ型拡散層１０２が形成されている。これによって、シリコン基板１０１表面にはＰＮ接合が形成される。
シリコン基板１０１の表面に形成された凹部１１５には、ＰＮ接合で生じた電流（電子）を局所的に集電するために櫛歯状に設けられる銀などからなるグリッド電極１１１と、グリッド電極１１１で集電された電流を取り出すために、グリッド電極１１１にほぼ直交してグリッド電極１１１間を接続するように設けられる銀などからなるバス電極１１２と、からなる表面電極（受光面側電極）１１０が形成されている。また、表面電極１１０が形成されていないＮ型拡散層１０２の上面（以下、受光部という）には、シリコン基板１０１の受光面への入射光の反射を防止する反射防止膜１０３が形成されている。
一方、Ｐ型シリコン基板１０１の受光面とは反対側の面（以下、裏面という）には、シリコン基板１０１よりもＰ型不純物濃度が高く、裏面側に流れてきた少数キャリア（この場合には電子）を表面側へと向かわせるＢＳＦ（Back Surface Field）と呼ばれる裏面電界層１０４が形成される。この裏面電界層１０４に隣接して基板と反対側には、ＰＮ接合で電荷分離されたキャリアの集電と入射光の反射を目的としてＰ型シリコン基板１０１の裏面のほぼ全面に設けられるアルミニウムなどからなる裏側集電電極１２１と、この裏側集電電極１２１に生じた電流を外部に取り出す、銅などからなる裏側取出電極１２２と、からなる裏面電極１２０が形成されている。
また、図２に示されるように、この太陽電池のシリコン基板１０１の受光面側に形成されるＮ型拡散層１０２は、表面電極１１０が形成される領域ではＮ型不純物が高濃度に拡散された高濃度拡散層１０２Ｈと、表面電極１１０が形成されていない領域、ここでは反射防止膜１０３が形成されている領域では、高濃度拡散層１０２Ｈに比してＮ型不純物が低濃度に拡散された低濃度拡散層１０２Ｌと、を有する。つまり、このＮ型拡散層１０２は、表面電極１１０が形成されない受光部では、Ｎ型不純物濃度を低下させ、電極接触部では、Ｎ型不純物濃度を高めるようにして、受光部においては、不純物起因のキャリア再結合を抑制し、電極接触部では抵抗を低下させている。
このように構成された太陽電池１００では、太陽光が太陽電池１００の受光面側からＰＮ接合面（Ｐ型シリコン基板１０１とＮ型拡散層１０２との接合面）に照射されると、ホールと電子が生成する。ＰＮ接合面付近の電界によって、生成した電子はＮ型拡散層１０２に向かって移動し、ホールは裏面電界層１０４に向かって移動する。これにより、Ｎ型拡散層１０２に電子が過剰となり、裏面電界層１０４にホールが過剰となる結果、光起電力が発生する。この結果、Ｎ型拡散層１０２に接続した表面電極１１０がマイナス極となり、裏面電界層１０４に接続した裏面電極１２０がプラス極となり、図示しない外部回路に電流が流れる。
つぎに、このような構造の太陽電池１００の製造方法について説明する。図３－１～図３－８は、この実施の形態１による太陽電池の製造方法の処理手順の一例を模式的に示す一部断面図である。なお、ここでは、図２に対応する部分、すなわちグリッド電極の延在方向に垂直な断面の一部を図示している。
まず、シリコン基板１０１を用意する（図３－１）。ここでは、Ｐ型単結晶シリコン基板を用意する。ついで、レーザスクライブ法によって、このシリコン基板１０１の一方の主面上にレーザ光線を走査させて、凹部１１５を形成する（図３－２）。あらかじめ所望の完成電極の形状となるように、この凹部１１５は、その深さ、幅およびパターンを調整して形成するが、後の工程で、この凹部１１５内に反射防止膜１０３を凹部１１５に形成しないようにするためには、凹部１１５の幅に対する深さの比を大きくすることが望ましい。この工程で、レーザ光線が照射されなかった領域は相対的に凸部となる。なお、ここでは、凹部１１５の形成方法としてレーザスクライブ法を用いたが、メカニカルスクライブ法や放電加工法、ブラスト法、フッ化水素酸中おける金属触媒とシリコンとの接触部の局所的エッチング、などの方法で凹部１１５（溝）を形成してもよい。
ついで、加熱したアルカリ溶液中にシリコン基板１０１を浸漬し、アルカリ溶液による異方性エッチングを用いて、表面を粗面化するとともに半導体基板表面近傍の欠陥および凹部形成時に生じた欠陥の除去を行う。なお、以下の図面では、シリコン基板１０１表面に形成されるテクスチャ構造の図示を省略している。その後、オキシ塩化リン（ＰＯＣｌ3）ガス雰囲気中で加熱して、リンをシリコン基板１０１の表面に拡散させて、高濃度拡散層１０２Ｈを形成する（図３－３）。このとき、高濃度拡散層１０２Ｈにおいては、表面でＮ型不純物であるリンの濃度が高く、シリコン基板１０１内部に向かうにつれて減少していく。これによって、シリコン基板１０１表面（裏面と側面も含む）には、ＰＮ接合が形成される。この高濃度拡散層１０２Ｈのシート抵抗は、後に形成する表面電極１１０との接触抵抗を低減するために１～６０Ω／□とすることが好ましい。その後、シリコン基板１０１を、表面が疎水性となるまでフッ化水素酸水溶液中に浸漬し、シリコン基板１０１表面に形成されたリンガラス膜を除去する。
ついで、フッ化水素酸と硝酸との混合溶液からなる温度制御されたエッチング液を、凹部１１５以外のシリコン基板１０１表面に接触させて、高濃度拡散層１０２Ｈの最表面を除去する（図３－４）。この図３－４では、高濃度拡散層１０２Ｈの最表面の除去に、エッチング液２１０を貯留するエッチング貯留層２０１の上面に、薬液保持体としてのスポンジローラ２０２を複数配置したエッチング装置２００を用いる。このスポンジローラ２０２の直径は、グリッド電極１１１やバス電極１１２の幅よりも大きくなるように形成さることが望ましい。
このようなエッチング装置２００で、スポンジローラ２０２の少なくとも一部がエッチング液２１０に浸漬した状態で回転させて、シリコン基板１０１とスポンジローラ２０２との接触を保ったままシリコン基板１０１を移動させることによって、スポンジローラ２０２と接しているシリコン基板１０１表面にエッチング液２１０が接触する。その結果、シリコン基板１０１の凸部の最表面のリンが高濃度に拡散されたシリコン層が除去される。なお、凸部にはテクスチャ構造が形成されているが、スポンジローラ２０２のスポンジ堅さやスポンジの種類あるいは薬液（エッチング液２１０）へウェハ（シリコン基板１０１）を押さえつける圧力を制御し、薬液のウェハへの濡れ性を調整することによりテクスチャ構造に合わせてスポンジローラ２０２が追従して変形するとともに、スポンジに保持された薬液が表面張力によりウェハへの接触を保つようにすることができ、テクスチャ構造における最表面のシリコン層を均一にエッチングすることができる。さらに、微少な凹凸のついたスポンジや、スポンジ以外の液保持構造体を用いることによっても、ウェハと薬液保持構造体との接触面積や、薬液保持構造体の柔らかさを変更することができ、エッチングの均一性を向上させることができる。また、凹部１１５にはスポンジローラ２０２が入り込まず、またスポンジローラ２０２が入り込んでエッチング液２１０が高濃度拡散層１０２Ｈの表面に接触したとしても、疎水化処理が施されているので、エッチング液２１０は凹部１１５に入り込みづらく、凹部１１５内の最表面は除去されにくい。これによって、高濃度拡散層１０２Ｈにおける凸部では、最表面のリンが高濃度に拡散されたシリコン層が除去され、凹部１１５に比較して一層高抵抗な半導体層となった低濃度拡散層１０２Ｌとなる。これによって、シリコン基板１０１の表面には、凸部に存在する低濃度拡散層１０２Ｌと、凹部１１５に存在する高濃度拡散層１０２Ｈと、を有するＮ型拡散層１０２が形成される。なお、凸部のシート抵抗は、太陽電池受光部として用いるためには、５０～５００Ω／□となることが好ましい。この後、図示していないが、シリコン基板１０１の側面と裏面に形成された高濃度拡散層１０２Ｈも表面電極と裏面電極との短絡を防止するために除去する（図３－５）。この短絡防止の目的には、裏面全面のＮ層（高濃度拡散層１０２Ｈ）を除去する必要はなく、側面部分のＮ層を除去するだけでよい。このような側面の拡散層を除去する方法として、本特許の方法を利用し、一枚ずつあるいは多数のウェハを重ねて塊状とし、そのウェハ側面側端部をスポンジローラ２０２に接触させながらスポンジローラを回転させて通過させる方法を用いることもできる。この場合、ウェハへのダメージが小さい薬液処理により表面電極と裏面電極との間の分離ができるため、従来のレーザ等を用いた分離方法に比べて表面電極と裏面電極との間の絶縁性が高く電気出力に優れた太陽電池を作成することができるという利点を有する。
なお、ここでは、エッチング液２１０をシリコン基板１０１の凸部にのみ接触させるようにしたが、化学的に活性となる能力を有する化学種を含む気相または液相からなる処理流体を、シリコン基板１０１の凸部にのみ接触させるようにして、たとえば、エッチング液２１０にシリコン基板１０１の凹部形成面が接触するように、シリコン基板１０１をエッチング液２１０に浮かばせるなどして、凸部の最表面のリンが高濃度に拡散されたシリコン層を除去するようにしてもよい。
その後、シリコン基板１０１の光入射面（表面）側に、スパッタ法によりアモルファスシリコン窒素化膜からなる反射防止膜１０３を形成する（図３－６）。このとき、凹部１１５内には反射防止膜１０３が形成されないように成膜条件を調整する。たとえば、凹部１１５の幅に対する深さの比を大きくし、かつ、基板表面を蒸着元（ターゲット）に対して斜めになるように配置する、あるいは、基板温度を低くし、原料ガスの流量、圧力、投入電力を調整し、成膜材料ガスの平均自由行程を短くするなどして、段差被覆性の低い条件で反射防止膜１０３の成膜を行うことによって、反射防止膜１０３を凸部のみに形成することができる。
ついで、シリコン基板１０１の裏側を粘着フィルムで保護した後、シリコン基板に光を照射しながらニッケルイオンを含む溶液に浸漬することによって、シリコン基板１０１の光入射面側に銅の無電解めっきを行う。この後基板を加熱することにより１００－４００℃で加熱することにより電極とシリコンの密着性を向上させた。さらに、光を当てながら銅イオンを含む溶液中に、無電解めっきを行ったシリコン基板１０１の光入射面側を浸漬することによって、反射防止膜１０３が形成されていない低抵抗の凹部１１５内にのみ、金属（銅）を析出させて表面電極（グリッド電極１１１）を形成する（図３－７）。
その後、シリコン基板１０１の裏側を保護した粘着フィルムをはがし、裏面電極用のマスクパターンを用いてスクリーン印刷法などの方法によって、シリコン基板１０１の裏面上に、アルミニウム粉末を含むペーストと、銀粉末を含むペースト（図示せず）を塗布し、乾燥させて裏面電極形成層１２０Ａを形成する（図３－８）。その後、シリコン基板１０１を焼成して、アルミニウムをシリコン基板１０１の裏面側に拡散させて裏面電界層１０４を形成するとともに、アルミニウムと銀からなる裏面電極（裏側集電電極１２１）を形成する。以上の工程によって、図１－１～図２に示される太陽電池が得られる。
上述した説明では、シリコン基板１０１を用いた太陽電池を例に挙げて説明したが、シリコン以外の、また太陽電池以外の有機も含めた半導体装置やデバイスにも本発明を適用することができる。また、上述した説明では、単結晶基板を用い、受光面電極などを形成する場合を説明したが、多結晶基板や、両面受光面となる両面発電型の太陽電池にも適用することができる。
さらに、上述した説明では、エッチング装置２００でスポンジローラ２０２を介してシリコン基板１０１とエッチング液２１０を接触させ、エッチング液２１０が凹部１１５に浸入できないようにして、エッチング液２１０とシリコン基板１０１の凹部１１５内との接触を防いで、凸部のみを加工したが、これ以外にも、水などの粘度が高い溶媒を使用したり、半導体基板に対する濡れ性の低い溶媒を使用したり、液面に浮かべた半導体基板に気泡を導入し、半導体基板の凹部に保持させるなどの方法を用いてもよい。これらの方法によっても、エッチング液２１０と半導体基板の凹部内との接触を防ぐことができ、凸部のみをエッチングすることが可能である。
さらに、上記のエッチングの方法としては薬液によるエッチングのみらならず基板にダメージが入らない気相法を用いてもよい。初期の基板への溝などの凹部１１５形成には、薬液エッチングによるダメージ除去を施す深さおよび時間を低減するために、加工ダメージが浅い方法によって行われることが望ましい。具体的には、レーザ加工法を用いる場合は、半導体の光吸収係数が大きい領域の波長をもつレーザ光を用いて加工することによりダメージ深さを抑制することができ、ダメージ除去工程によるエッチング量と時間を低減することができる。
ここで、実施の形態１の方法で作製した太陽電池の特性について評価した結果について示す。上述した方法によって製造した太陽電池を実施例１とする。また、凹部１１５のエッチングを行わずかつ表面電極１１０をめっき法の代わりに印刷法によって形成する以外は、上記と同様にして作製した太陽電池を比較例１とする。
表１は、比較例１と比較した実施例１の太陽電池の出力特性を示す表である。ここでは、各太陽電池について、実際に電池を作動させ、太陽電池出力特性として、光電変換効率（％）、曲線因子（％）、短絡電流密度（ｍＡ／ｃｍ2）および開放電圧（Ｖ）を測定し、比較例１に対する実施例１の各値を算出する。
実施例１では、太陽電池の製造工程にＲＩＥによるエッチング工程が含まれないので、半導体基板への欠陥生成を抑制しながら、また一度基板全面を低抵抗にすることによる効果的なゲッタリングを施しながら、簡便なプロセスで選択エミッタを形成し受光部の半導体の不純物濃度を低下させ、電極接触部においては不純物濃度を高くすることができる。その結果、表１に示されるように、受光部においては不純物起因のキャリア再結合が抑制されるので、短絡電流と開放電圧が比較例１に比較して増大し、電極接触部においては抵抗が低下するので、曲線因子が向上する。その結果、比較例１に比して発電能力に優れた太陽電池を得ることができる。
また、実施例１では、簡便なプロセスによって自己整合的に表面電極１１０となる埋め込み電極を形成することで、受光面に形成される電極を印刷法よりも厚くすることができるとともに、シリコン基板１０１との接触面積を大きくすることができる。その結果、抵抗を低減することができ、曲線因子の向上が得られる。
さらに、実施例１では、一般的に量産に使用されている印刷法と比較して電極を細く形成することができるので、光吸収に利用できる受光面の面積を有効に増大させることができ、短絡電流の増大した太陽電池を得ることができる。
つぎに、従来の技術に対するこの実施の形態１の効果について説明する。特許文献２に記載の方法では、拡散を２回行い、また、２回目の拡散時の高温に耐え得るシリコン窒素化膜（Ｓｉ3Ｎ4）を反射防止膜１０３として成膜するために複数回にわたって半導体基板を８００度程度の高温にする必要があり、これらの高温工程によって基板品質の劣化を招くとともに、処理速度が遅くなっていた。
また、特許文献１に記載の方法では、不純物拡散を一回行った後に電極形状にマスクを形成し、エッチングによる選択エミッタ形成法としてＲＩＥを用いるが、エミッタ層を高抵抗化するためのエッチングにプラズマを用いているため基板表面に欠陥が形成されてしまい、十分な太陽電池特性が得られていなかった。さらに、ＲＩＥを用いたエッチングにより、光閉じ込めの目的で形成された表面の凹凸構造が破壊されてしまうという問題もあった。
これらの問題を回避するために液相エッチングによって、エミッタ層を高抵抗化する方法が、たとえば非特許文献１に報告されているが、エッチングマスクの形成とエッチングマスクの剥離という工程が追加され、また電極位置合わせが必要になるなどの問題がある。さらに、埋め込み電極を同時に形成することができないので、埋め込み電極を形成するためにはさらに工程を増やす必要があった。
しかし、この実施の形態１では、凸部への自己整合エッチングを用いたダメージのないエミッタ高抵抗化工程を用いるので、マスクの形成および除去を行わず、かつ一回の高温拡散のみで選択エミッタが形成される。その結果、処理時間を短縮化することができるとともに、簡便な工程で発電効率の優れた太陽電池を作製することができるという効果を有する。
このようなエッチングによる凸部加工法としては、単純には化学機械研磨（Chemical Mechanical Polishing；以下、ＣＭＰという）などを用いることが考えられる。しかし、凹凸を持った基板、たとえば光閉じ込めを目的とした凹凸構造を表面に形成することが望ましい太陽電池などでは平坦な表面しか形成できないため、ＣＭＰを適用することができない。
このように表面に凹凸を有する基板には、レーザ加工などによってあらかじめ半導体基板に形成する凹部１１５の幅に対する深さの比を大きくとり、この比を光閉じ込めを目的としたテクスチャ構造の凹部または凸部の幅に対する深さの比よりも大きくし、薬液の粘度を選択することによって、薬液の凹部１１５への侵入に選択性を持たせることができる。この結果、光閉じ込めを目的としたテクスチャ構造部分は均一にエッチングされ、その一方で電極部分はエッチングを抑制することができる。この実施の形態１の高濃度に拡散された最表面を除去する方法は、ＣＭＰに比べてダメージが少ないという利点がある。
さらに、従来では、反射防止膜１０３形成後に銀を含有するペーストを反射防止膜１０３上に印刷し、ペーストが反射防止膜１０３を侵食、貫通してシリコン基板１０１に到達させるように高温で焼成処理を行っていたので、ここでも基板品質の劣化が生じていた。しかし、この実施の形態１によれば、反射防止膜１０３を間に挟むことなく基板と直に接触した電極を形成できるため、電極を焼成するための焼成処理の温度を低下させることができ表面電極１１０の形成による基板品質の劣化を防ぐとともに接着強度が高く長期信頼性に優れた電気的接続をとることができる。また、凹部の幅と高さの比が十分でなく凹部にシリコン窒素化膜が形成される場合でも、凹部のシリコン窒素化膜の厚みは凸部よりも薄くできるため、反射防止膜１０３を浸食するために必要な焼成処理の温度を低くすることができるとともに、電極のシリコン基板１０１への接着強度を向上させることができる。
以上のように、この実施の形態１によれば、マスクを使用せずに半導体基板を所望のパターンで加工することができるという効果を有する。特に太陽電池にあっては、拡散などの高温プロセスの回数を少なくしたことによる基板の劣化の防止や、ダメージの少ない化学的なエッチングを用いることができるようになることによって、欠陥準位の生成が防止され、簡便な工程で電極パターンに対して自己整合的に高抵抗領域と低抵抗領域とを作り分けることができ、受光面側に選択エミッタと埋め込み電極を形成することができる。その結果、表面に凹部１１５を設けずに印刷法によって表面電極を形成した場合に比して、短絡電流と開放電圧が増大した太陽電池出力特性を有する太陽電池セルを製造することができる。
実施の形態２．
図４は、この実施の形態２による太陽電池の構成の一例を模式的に示す一部断面図である。この図も、図２と同様に、グリッド電極に垂直な方向の断面の一部を示している。この実施の形態２の太陽電池は、表面電極１１０がシリコン基板１０１の表面に形成された凹部１１５に埋め込まれて形成されるとともに、Ｎ型拡散層１０２が、受光部および凹部１１５で同じＮ型不純物の濃度を有する構造を有する。なお、実施の形態１と同一の構成要素には、同一の符号を付してその説明を省略している。この実施の形態２の太陽電池の構造によって、深さ方向に厚く、幅の細い埋め込み電極が表面電極１１０として形成される。
図４は、この実施の形態２による太陽電池の構成の一例を模式的に示す一部断面図である。この図も、図２と同様に、グリッド電極に垂直な方向の断面の一部を示している。この実施の形態２の太陽電池は、表面電極１１０がシリコン基板１０１の表面に形成された凹部１１５に埋め込まれて形成されるとともに、Ｎ型拡散層１０２が、受光部および凹部１１５で同じＮ型不純物の濃度を有する構造を有する。なお、実施の形態１と同一の構成要素には、同一の符号を付してその説明を省略している。この実施の形態２の太陽電池の構造によって、深さ方向に厚く、幅の細い埋め込み電極が表面電極１１０として形成される。
つぎに、このような構造の太陽電池の製造方法について説明する。図５－１～図５－５は、この実施の形態２による太陽電池の製造方法の一例を模式的に示す一部断面図である。これらの図では、図４に対応する断面を示している。
まず、実施の形態１の図３－１～図３－３と同様に、シリコン基板１０１としてＰ型多結晶シリコン基板を用意し、このシリコン基板１０１の一方の主面上に、レーザスクライブ法などの方法によって表面電極１１０の形状となるように凹部１１５を形成した後、アルカリ溶液による異方性エッチングを用いて表面の粗面化とともに凹部および基板表面の欠陥領域の除去を行い、シリコン基板１０１表面にリンなどのＮ型不純物を拡散させてＮ型拡散層１０２を形成する。なお、凹部１１５を形成した表面における凹部１１５以外の領域を、以下では凸部という。ついで、表面が疎水性となるまでフッ化水素酸水溶液中に浸漬し、シリコン基板１０１表面に形成されたリンガラス膜を除去する。
その後、シリコン基板１０１の表面の凸部のみを、メタクリル酸メチルおよびアゾビスイソブチロニトリルなどの重合開始剤を含む溶液の液面に接触させた後、溶媒を乾燥させてメタクリル酸メチル膜を凸部のみに成膜する。このとき、溶液の粘度を増大させ、また、たとえばビニルアルコールと水のような極性の大きなモノマーおよび溶媒を用いることによって疎水性表面を有するシリコン基板１０１への濡れ性を低下させ、凹部１１５へのマスク材の浸入を抑制することができる。また、スピンコート法などの塗布法によって、シリコン基板１０１の裏面全体にもメタクリル酸メチル膜を塗布する。その後、シリコン基板１０１を加熱してメタクリル酸メチルを重合させて、シリコン基板１０１の表面と裏面にポリメタクリル酸メチル膜１３０を形成する（図５－１）。これによって、シリコン基板１０１の凹部１１５を除く表面と裏面には、ポリメタクリル酸メチル膜１３０によるマスクが形成される。
ついで、電極印刷部をすべて含むことができる大きさの開口部を有する印刷マスクを使用し、シリコン基板１０１の表面（ポリメタクリル酸メチル膜１３０および溝部分）上の全体に銀を含むペーストをスクリーン印刷法により印刷し、表面電極形成部１１０Ａを形成する（図５－２）。
その後、シリコン基板１０１を加熱して、シリコン基板１０１の表面上および裏面上に形成されているポリメタクリル酸メチル膜１３０を灰化させた後、洗浄し、ポリメタクリル酸メチルマスクを除去するとともにマスク上に形成された余分な銀含有ペーストをリフトオフする（図５－３）。これによって、凹部１１５上にのみ表面電極形成部１１０Ａが形成される。
ついで、シリコン基板１０１のレーザ加工を施していない裏面の全面に、アルミニウム粉末を含むペーストをスクリーン印刷法などの方法によって印刷し、また、銀を含むペーストをスクリーン印刷法などの方法によってシリコン基板１０１の裏面の所定の位置（図示せず）に印刷して、裏面電極形成層１２０Ａを形成する（図５－４）。
その後、シリコン基板１０１を、たとえば７００℃前後の温度で焼成して、表面電極（グリッド電極１１１）と裏面電極（裏側集電電極１２１）を形成する。これによって、表面電極および裏面電極と、シリコン基板１０１との間の電気的接触が取られるとともに、高温により裏面電極材料のアルミニウムがシリコン内の裏面に形成されたＮ型導電層よりも深くシリコン内に浸食して拡散し、シリコン基板１０１の裏面側の裏面電極（裏側集電電極１２１）との境界付近に裏面電界層１０４が形成される（図５－５）。
さらに、受光面側電極の電気抵抗を低減させるために電極断面積を増大させることが望ましいため、すでに形成された電極上にメッキ法などにより金属を析出させることにより電極の電機抵抗を低下させることができる。しかしこの場合、電極厚みとともに電極幅が増大していくことにより電極が太陽電池の発電領域を覆い、有効に発電に寄与する受光面積が減少し、出力電流が低下するという問題があった。したがって、有効に発電に寄与する受光面積を減少させることなく受光面側電極の電気抵抗を低減させるためには、電極幅を極力細く保ったまま電極厚みを増大させる必要がある。
そこで、ニッケルイオンを含むメッキ浴に一部を浸漬した状態のスポンジローラ上に、シリコン基板表面に対して凸部となっている上記の焼成後の受光面側電極がスポンジローラに接触するように配置することにより、ニッケルの析出領域を電極の厚み方向に限定し、電極幅の増大を抑制しながら電極高さを増大させた。このメッキの際には、セル受光面側に光を当てて太陽電池の起電力を利用してメッキを施しても、外部から電力を供給して電解メッキしてもよい。このことにより有効に発電に寄与する受光面積を減少させることなく受光面側電極の電気抵抗を低減させることができ、発電効率に優れた太陽電池を製造することができる。
そして、プラズマ支援化学蒸気堆積（ＰＥＣＶＤ：Plasma Enhanced Chemical Vapor Deposition）法によって、アモルファスシリコン窒素化膜からなる反射防止膜１０３を形成し、アニールすることによって、図４に示される太陽電池が得られる。
なお、この反射防止膜の形成は、電極印刷前あるいは電極印刷、乾燥後かつ電極焼成前などに行っても良く、この場合は上記アニール工程を経なくても電極焼成時の高温によりアモルファスシリコン窒素化膜からなる反射防止膜１０３から基板内部および基板と反射防止膜界面とに水素供給が行われ、基板内部の欠陥やシリコン基板と反射防止膜界面近傍の欠陥を不活性化（パッシベーション）することができることが知られている。
上述した説明では、シリコン基板１０１を用いた太陽電池を例に挙げて説明したが、シリコン以外の、また太陽電池以外の有機も含めた半導体装置やデバイスにも本発明を適用することができる。また、上述した説明では、多結晶基板を用い、受光面電極などを形成する場合を説明したが、単結晶基板や両面受光面となる両面発電型の太陽電池にも適用することができる。
ここで、実施の形態２の方法で作製した太陽電池の特性について評価した結果について示す。上述した方法によって製造した太陽電池を実施例２とする。また、レーザスクライブ法によるシリコン基板１０１の凹部１１５形成加工を行わずかつメタクリル酸メチルによるマスク形成を行わずに銀含有ペーストを電極形状の開口を持つマスクを用いて表面電極１１０を印刷する以外は、上記と同様にして作製した太陽電池を比較例２とする。
表２は、比較例２と比較した実施例２の太陽電池の出力特性を示す表である。ここでは、各太陽電池について、実際に電池を作動させ、太陽電池出力特性として、光電変換効率（％）、曲線因子（％）、短絡電流密度（ｍＡ／ｃｍ2）および開放電圧（Ｖ）を測定し、比較例２に対する実施例２の各値を算出する。
実施例２では、高価なフォトリソグラフィなどを用いることなく、レーザスクライブ法などの方法で凹部１１５を形成し、基板表面を疎水化処理して、疎水性を高めた溶液を用いて凹部１１５以外の部分に自己整合的にマスクを形成し、スクリーン印刷法などの印刷法を用いて、凹部１１５部分にのみ金属電極を簡便に形成したものであるが、表２に示されるように、凹部１１５を形成せずに表面電極１１０を形成する比較例２と比較して、短絡電流および曲線因子、開放電圧、ひいては発電効率に優れた太陽電池が得られる。
つぎに、従来の技術に対するこの実施の形態２の効果について説明する。実施の形態２では、レーザスクライブ法、メカニカルスクライブ法、放電加工法、ブラスト法、フッ化水素酸中おける金属触媒とシリコンとの接触部の局所的エッチングなどの溝加工方法によって、基板表面に凹部を形成し、この凹部による段差を利用することで光マスクなどを用いることなく所望のマスクパターンのマスクを半導体基板上に形成することができる。このような処理工程は、特に太陽電池の埋め込み電極を形成する場合に適している。
埋め込み電極を深さ方向に厚くすることは、電極幅が細くても抵抗を低くすることができるので、太陽電池の受光面積を大きくすることができることが知られていたが、つぎのような問題によりこれまでは量産に用いることが困難であった。
一般的に用いられているリソグラフィ法では、スピンコート法などで均一に有機膜を成膜した後に、光マスクを通して所望のパターン形状とした光を有機膜上に露光、現像し、所望のパターンのマスクを得ている。このような処理工程は、工程が複雑かつ高コストとなるため太陽電池の製造には適していなかった。また、特に太陽電池基板のように、テクスチャと呼ばれる光閉じ込めを目的とした凹凸を有する基板にリソグラフィ法を適用する場合には、その凹凸のために露光位置が焦点高さからずれてしまい、局所的な露光不足や解像度の低下などが生じてしまうという問題があった。
そこで、光リソグラフィ以外の方法による埋め込み電極形成の方法として、たとえば特許文献２では、レーザ光を用いてマスクおよび太陽電池の電極をパターニングする方法が提案されている。具体的には、基板とは異なる導電型の不純物を半導体基板表面に拡散させた後、マスク膜を半導体基板の片面全面に形成し、レーザ光を用いたマスク開口によってマスクパターンを形成し、レーザ光で開口した部分のダメージを湿式エッチングで除去し、ついで、再び不純物拡散を行って選択エミッタ構造を形成した後、めっき液に浸漬して、レーザ光で開口された非マスク部に埋め込み電極を形成している。
しかし、この方法の場合、マスクを２回目の不純物拡散のマスクに使用するとともにそのまま反射防止膜としても使用するため高温に耐えるマスクが必要となり、マスクを高温で成膜する必要がある。このため、高温での不純物拡散を２回行うことと、マスクを高温で成膜することから、工程自身の長時間化によるタイムロスと高温工程の長時間化による基板品質の劣化という問題が生じていた。高温による基板品質の劣化は、特に多結晶半導体基板で顕著であり、多結晶シリコン基板で高効率な太陽電池を作製するのに必須となるシリコン窒素化膜によるシリコン表面不活性化（パッシベーション）の効果と、基板内部の不活性化（バルクパッシベーション）の効果が失われてしまっていた。
これらの従来例に対し、この実施の形態２の方法によれば、レーザ光などによる凹部１１５の加工時の加工ダメージははじめの薬液処理で取り除き、凹部１１５形成後に不純物拡散を行い、自己整合的に凸部をマスク材によって被覆し、凹部１１５に埋め込み電極を形成することができるため、加工ダメージがなく、また、一回の不純物拡散（高温工程）で埋め込め電極を形成できるという利点がある。その結果、基板品質の劣化を抑えることが可能となる。
また、現在太陽電池の電極形状形成に主に使用されているスクリーン印刷法では電極の細線化に限界があるが、この方法によれば、レーザ等による開口によりより狭くすることができ、また、凹部への印刷マスクの位置あわせ精度が低くても凹部に電極パターンを形成することができるという利点を有する。
さらに、凹部１１５に印刷法などによって表面電極１１０を形成するようにしたので、凹部１１５に電極を埋め込むとともに、より細くかつ厚みがあるとともにシリコン基板との接触面積を大きくすることができる結果、自身の抵抗が小さくかつシリコン基板との接触抵抗の小さい電極を形成することができる。このため、抵抗が小さくまた半導体基板の受光面に占める電極面積が小さく受光量を増大させるように電極を形成することができる。
さらに、従来では、反射防止膜１０３形成後に銀を含有するペーストを反射防止膜１０３上に印刷し、ペーストが反射防止膜１０３を侵食、貫通してシリコン基板１０１に到達させるように高温で焼成処理を行っていたので、ここでも基板品質の劣化が生じていた。しかし、この実施の形態２によれば、反射防止膜１０３を間に挟むことなく基板と直に接触した電極を形成でき、表面電極１１０の形成による基板品質の劣化を防ぐことができる。
なお、実施の形態２は、多接合型太陽電池、両面受光型太陽電池、裏面接合型太陽電池、ＰＮ接合型太陽電池、ＰＩＮ型太陽電池、アモルファスシリコン太陽電池、シリコン系以外の太陽電池などにも適用可能である。
また、実施の形態２では、高分子または高分子モノマーを含む液に凹凸が形成された半導体基板の凸部のみを接触させ溶媒を乾燥させることによって有機膜を形成する場合を示したが、半導体基板の凸部に薄膜を形成する方法はこれに限られるものではない。たとえば、金属イオンを含む溶液中に半導体基板の凸部のみを接触させて、めっき法によって凸部のみに金属膜を堆積してもよいし、気相成長法で、半導体基板に形成された凹部に対しての段差被覆性の低い条件で成膜を行うことによって、凸部のみに薄膜を形成してもよい。
なお、上記した実施の形態１～２では、Ｐ型シリコン基板１０１の第１の主面上にＮ型拡散層１０２を形成して、ＰＮ接合を得る場合を示しているが、Ｎ型シリコン基板の第１の主面上にＰ型拡散層を形成して、ＰＮ接合を形成した太陽電池にも、この発明を適用することができる。
実施の形態３．
この実施の形態３では、プリント回路板のスルーホールに素子部品の端子を挿入してはんだ付けする実装方法について説明する。
この実施の形態３では、プリント回路板のスルーホールに素子部品の端子を挿入してはんだ付けする実装方法について説明する。
図６は、この実施の形態３によるプリント回路板と回路素子部品端子の接続状態の一例を模式的に示す一部断面図である。この図は、プリント配線に沿った断面の一部を示している。この実施の形態３のプリント回路板３００は、基板３０１の第１の主面と第２の主面に所定の形状のプリント配線３０２が形成され、プリント配線３０２上の所定の位置には、基板３０１を厚さ方向に貫通するスルーホール３１５が形成されている。このスルーホール３１５内の側面には、第１の主面と第２の主面のプリント配線間を接続するための銅配線３０３が形成されている。また、スルーホール３１５の周囲には、周囲よりも高くなる凸部３１０が形成されている。そして、このスルーホール３１５に回路素子部品の端子３３１を挿入した状態で、はんだ３２０がスルーホール３１５に埋め込まれて形成される構造を有する。このようなプリント回路板３００の構造によって、深さ方向に厚く、はんだ面積の少ないはんだ３２０が形成される。
つぎに、このような構造のプリント回路板の製造方法について説明する。図７－１～図７－６は、実施の形態３によるプリント回路板の製造方法の一例を模式的に示す一部断面図である。まず、図７－１に示されるように、エポキシなどの熱硬化性樹脂を溶かした溶液をガラス繊維に含浸させたもの（プリプレグ）を複数枚重ね合わせて銅箔と図示しない感光性フィルムとで挟んだ基板３０１を作製し、これを素子部品と基板３０１上に形成される回路配線との接触箇所（すなわち、スルーホールの形成位置）が凹部３５２となっている金型３５１を用いて加熱しながら加圧する。これによって、図７－２に示されるように、表面（第１の主面と第２の主面）に凸部３１０を有する基板３０１を形成する。すなわち、プリント回路板となるガラスエポキシ樹脂基板上に形成される回路配線と、素子部品の端子との接触箇所（スルーホールの形成位置）が凸部３１０となるように凹凸が形成された基板３０１が形成される。
その後、図７－３に示されるように、写真製版法によって所望の回路パターンを感光性フィルムに形成し、エッチングによって回路に不要な銅箔部分を除去して回路パターン（プリント配線３０２）を形成する。この際、露光は凹部に焦点が合うように行い、凸部３１０の解像度が低下するように行う。また、段差部分に露光する必要がある場合には、あらかじめ段差部分は斜面となるようにしておき、露光量が十分になるようにする。なお、このプリント配線３０２（回路パターン）の形成は、一例であり、他の方法で形成してもよい。たとえば、素子部品と回路配線との接触箇所（スルーホールの形成位置）における凸部３１０の高さを、回路配線部の凸部の高さよりも高くなるようにしておき、３段階の段差を形成し、これを回路配線の凸部までがめっき液に接触するように片面のみをめっき液に沈め、無電解めっきや電解めっきによって形成してもよい。
ついで、図７－４に示されるように、素子部品の端子と基板３０１の接触部など、スルーホールが必要な箇所にはドリル加工を行うことによって基板３０１に孔をあけ、スルーホール３１５を形成する。その後、図７－５に示されるように、無電解銅メッキにつづき電解銅メッキによってスルーホール３１５内に銅配線３０３を行い、基板３０１の表面と裏面の間の導通をとることによって、プリント回路板３００が作製される。
そして、図７－６に示されるように、プリント回路板３００のスルーホール３１５の表面（第１の主面）から裏面（第２の主面）に向けて素子部品の端子３３１を通して仮固定した後、モータなどによって溶融はんだ３４１が漕から噴出する状態になっている噴流部分３４２にプリント回路板３００の裏面側の凸部３１０を接触させる。これによって、素子部品がプリント回路板３００にはんだ付けされる（フローディップはんだ付け）。
なお、上記では、凸部３１０をプリント回路板３００自身によって形成したが、必ずしも基板３０１を用いる必要はなく、スルーホール３１５の孔あけ時にはとめなどの鋲状の金属を取り付けるなど、後から付けるなどして形成してもよい。
ところで、スルーホール３１５を通じたはんだ付けに一般的に用いられているフローディップはんだ付けでは、はんだ噴流部分３４２を通過する際にスルーホール３１５へのはんだ上がりを十分にするためには、プリント回路板３００（回路支持体）を十分に加熱する必要があり、このために素子部品およびプリント回路板３００に熱的なダメージが入るという問題があった。この問題は無鉛はんだになってからより顕著となっていた。
しかし、この実施の形態３によれば、フローディップはんだ付けを行うプリント回路板３００上の領域を凸部３１０として、はんだ噴流部分３４２に接触するプリント回路板３００（回路支持体）の面積を小さくできる一方で、スルーホール３１５へのはんだ接触面積を大きくとることができるので、スルーホール３１５の形成位置以外のプリント回路板３００（回路支持体）や素子が熱ストレスを受けず、反りや熱による破壊を減らすことができるとともに、はんだ面積を減らすことができる。また、接着強度が高くなり、高密度な実装が可能となるという効果を奏する。
さらに、凸部を多段化することによって、パターン形成工程は一回のみで異なる複数のパターンを形成することが可能であるため、生産性を高めることができるという効果を有する。
以上のように、本発明にかかる半導体装置の製造方法は、電極を自己整合的に形成する場合に有用であり、特に、太陽電池の表面電極の製造に適している。
１００ 太陽電池
１０１ シリコン基板
１０２ Ｎ型拡散層
１０２Ｈ 高濃度拡散層
１０２Ｌ 低濃度拡散層
１０３ 反射防止膜
１０４ 裏面電界層
１１０ 表面電極
１１０Ａ 表面電極形成部
１１１ グリッド電極
１１２ バス電極
１１３，１２３ 透明導電性膜
１１５，１１６ 凹部
１２０，１２５ 裏面電極
１２０Ａ 裏面電極形成層
１２１ 裏側集電電極
１２２ 裏側取出電極
１３０，１３１，１３２ ポリメタクリル酸メチル膜
１４１，１４２ パッシベーション膜
１５１ 第１の電極
１５１Ａ 第１の電極形成層
１５２ 第２の電極
１５２Ａ 第２の電極形成層
１６１ Ｐ型拡散層
１６２ 凹部
１６３ Ｎ型拡散層
２００ エッチング装置
２０１ エッチング貯留層
２０２ スポンジローラ
２１０ エッチング液
３００ プリント回路板
３０１ 基板
３０２ プリント配線
３０３ 銅配線
３１０ 凸部
３１５ スルーホール
３３１ 端子
３４２ 噴流部分
３５１ 金型
３５２ 凹部
１０１ シリコン基板
１０２ Ｎ型拡散層
１０２Ｈ 高濃度拡散層
１０２Ｌ 低濃度拡散層
１０３ 反射防止膜
１０４ 裏面電界層
１１０ 表面電極
１１０Ａ 表面電極形成部
１１１ グリッド電極
１１２ バス電極
１１３，１２３ 透明導電性膜
１１５，１１６ 凹部
１２０，１２５ 裏面電極
１２０Ａ 裏面電極形成層
１２１ 裏側集電電極
１２２ 裏側取出電極
１３０，１３１，１３２ ポリメタクリル酸メチル膜
１４１，１４２ パッシベーション膜
１５１ 第１の電極
１５１Ａ 第１の電極形成層
１５２ 第２の電極
１５２Ａ 第２の電極形成層
１６１ Ｐ型拡散層
１６２ 凹部
１６３ Ｎ型拡散層
２００ エッチング装置
２０１ エッチング貯留層
２０２ スポンジローラ
２１０ エッチング液
３００ プリント回路板
３０１ 基板
３０２ プリント配線
３０３ 銅配線
３１０ 凸部
３１５ スルーホール
３３１ 端子
３４２ 噴流部分
３５１ 金型
３５２ 凹部
Claims (10)
- 半導体基板上に凹部を形成する凹部形成工程と、
第１の導電型の前記半導体基板の表面に第２の導電型の不純物を含む半導体層である第２導電型半導体層を形成する第２導電型半導体層形成工程と、
化学的に活性となる化学種を含む気相または液相からなる処理流体を、前記半導体基板の前記凹部以外の領域に曝して、前記凹部とは異なる性質の表面となるように表面処理を行う表面処理工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記処理流体は、エッチング液であり、
前記表面処理工程では、前記凹部が形成された面を前記エッチング液側に向けて前記半導体基板を前記エッチング液上に浮かばせて、前記凹部が形成された面の前記凹部以外の領域をエッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記処理流体は、エッチング液であり、
前記表面処理工程では、前記エッチング液を浸漬させた薬液保持体を前記半導体基板の前記凹部が形成された面の前記凹部以外の領域に接触させて、前記凹部以外の領域をエッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記第２導電型半導体層形成工程では、前記第１の導電型の前記半導体基板の表面に、前記第２の導電型の不純物を拡散させて前記第２導電型半導体層を形成し、
前記表面処理工程では、前記シリコン基板の前記凹部以外の領域の前記第２導電型半導体層をエッチングすることを特徴とする請求項２に記載の半導体装置の製造方法。 - 前記処理流体は、高分子または高分子モノマーを含む溶液であり、
前記表面処理工程では、前記半導体基板の前記凹部が形成された面を前記溶液の液面に接触、乾燥させて前記高分子を含む有機膜または前記高分子モノマーが重合した有機膜を、前記半導体基板の凹部が形成された面の前記凹部以外の領域に形成
することを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記表面処理工程では、気相成長法を用いて、段差被覆性の低い条件で、前記半導体基板の前記凹部が形成された面の前記凹部以外の領域に薄膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記処理流体は、金属イオンを含む溶液であり、
前記表面処理工程では、前記半導体基板の前記凹部が形成された面の前記凹部以外の領域を前記溶液中に接触させて、めっき法によって前記凹部以外の領域に金属膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。 - 回路素子部品の端子が挿入されるスルーホールの周囲の領域がその他の領域よりも高く形成されることを特徴とするプリント回路板。
- 熱硬化性樹脂を有する基板を、スルーホール形成位置に対応する前記基板の上面および下面の位置が周囲よりも低い凹部となる金型を用いて、加熱しながら加圧し、前記スルーホール形成位置に対応する位置が周囲よりも高い凸部となるプリント回路板を形成する工程と、
前記プリント回路板の凸部にスルーホールを形成する工程と、
前記プリント回路板に回路配線を形成する工程と、
を含むことを特徴とするプリント回路板の製造方法。 - 回路素子部品の端子が挿入されるスルーホールの周囲の領域がその他の領域よりも高く形成されたプリント回路板の前記スルーホールに第１の主面側から回路素子部品の端子を挿入し、仮止めする工程と、
はんだ融液が入れられた槽から溶融はんだが噴出する噴流部分に、前記プリント回路板の第２の主面側の前記凸部を接触させて、前記回路素子部品と前記プリント回路板とを接続する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011518117A JP5345214B2 (ja) | 2009-06-02 | 2009-06-02 | 太陽電池の製造方法 |
| CN200980159654.6A CN102460656B (zh) | 2009-06-02 | 2009-06-02 | 太阳能电池的制造方法 |
| PCT/JP2009/060090 WO2010140224A1 (ja) | 2009-06-02 | 2009-06-02 | 半導体装置の製造方法、並びにプリント回路板およびその製造方法 |
| DE112009004975T DE112009004975T5 (de) | 2009-06-02 | 2009-06-02 | Herstellungsverfahren für ein Halbleiterbauteil, und Leiterplatteund Herstellungsverfahren für diese |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2009/060090 WO2010140224A1 (ja) | 2009-06-02 | 2009-06-02 | 半導体装置の製造方法、並びにプリント回路板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2010140224A1 true WO2010140224A1 (ja) | 2010-12-09 |
Family
ID=43297370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2009/060090 WO2010140224A1 (ja) | 2009-06-02 | 2009-06-02 | 半導体装置の製造方法、並びにプリント回路板およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5345214B2 (ja) |
| CN (1) | CN102460656B (ja) |
| DE (1) | DE112009004975T5 (ja) |
| WO (1) | WO2010140224A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114531775A (zh) * | 2022-03-04 | 2022-05-24 | 生益电子股份有限公司 | 一种印制电路板 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49107480A (ja) * | 1973-02-15 | 1974-10-12 | ||
| JPS5851534A (ja) * | 1981-09-24 | 1983-03-26 | Hitachi Ltd | 半導体装置の製造法 |
| JPS61266594A (ja) * | 1985-05-21 | 1986-11-26 | Seiko Epson Corp | 部分メツキ方法 |
| JPH04253332A (ja) * | 1991-01-28 | 1992-09-09 | Toshiba Corp | 半導体ウェーハ処理装置 |
| JPH0730240A (ja) * | 1993-07-13 | 1995-01-31 | Matsushita Electric Works Ltd | プリント配線板及びその製造方法 |
| JPH08148805A (ja) * | 1994-11-22 | 1996-06-07 | Sony Corp | プリント配線板の製造方法 |
| JPH08293646A (ja) * | 1995-02-23 | 1996-11-05 | Hitachi Ltd | プリント配線基板及びその製造方法 |
| JPH114050A (ja) * | 1997-06-13 | 1999-01-06 | Matsushita Electric Ind Co Ltd | 回路基板 |
| JP2002020881A (ja) * | 2000-07-03 | 2002-01-23 | Ebara Corp | 薄膜成長方法及び装置 |
| JP2007335791A (ja) * | 2006-06-19 | 2007-12-27 | Febacs:Kk | 基板処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5258077A (en) | 1991-09-13 | 1993-11-02 | Solec International, Inc. | High efficiency silicon solar cells and method of fabrication |
| US5871591A (en) | 1996-11-01 | 1999-02-16 | Sandia Corporation | Silicon solar cells made by a self-aligned, selective-emitter, plasma-etchback process |
| JP2003055788A (ja) * | 2001-08-13 | 2003-02-26 | Oudenshiya:Kk | 部分めっき方法 |
| US7732329B2 (en) * | 2006-08-30 | 2010-06-08 | Ipgrip, Llc | Method and apparatus for workpiece surface modification for selective material deposition |
| TWI462308B (zh) * | 2007-10-01 | 2014-11-21 | Lof Solar Corp | 半導體光電元件及其製造方法 |
| CN101257059B (zh) * | 2007-11-30 | 2011-04-13 | 无锡尚德太阳能电力有限公司 | 一种电化学沉积太阳能电池金属电极的方法 |
-
2009
- 2009-06-02 WO PCT/JP2009/060090 patent/WO2010140224A1/ja active Application Filing
- 2009-06-02 JP JP2011518117A patent/JP5345214B2/ja not_active Expired - Fee Related
- 2009-06-02 CN CN200980159654.6A patent/CN102460656B/zh not_active Expired - Fee Related
- 2009-06-02 DE DE112009004975T patent/DE112009004975T5/de not_active Ceased
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49107480A (ja) * | 1973-02-15 | 1974-10-12 | ||
| JPS5851534A (ja) * | 1981-09-24 | 1983-03-26 | Hitachi Ltd | 半導体装置の製造法 |
| JPS61266594A (ja) * | 1985-05-21 | 1986-11-26 | Seiko Epson Corp | 部分メツキ方法 |
| JPH04253332A (ja) * | 1991-01-28 | 1992-09-09 | Toshiba Corp | 半導体ウェーハ処理装置 |
| JPH0730240A (ja) * | 1993-07-13 | 1995-01-31 | Matsushita Electric Works Ltd | プリント配線板及びその製造方法 |
| JPH08148805A (ja) * | 1994-11-22 | 1996-06-07 | Sony Corp | プリント配線板の製造方法 |
| JPH08293646A (ja) * | 1995-02-23 | 1996-11-05 | Hitachi Ltd | プリント配線基板及びその製造方法 |
| JPH114050A (ja) * | 1997-06-13 | 1999-01-06 | Matsushita Electric Ind Co Ltd | 回路基板 |
| JP2002020881A (ja) * | 2000-07-03 | 2002-01-23 | Ebara Corp | 薄膜成長方法及び装置 |
| JP2007335791A (ja) * | 2006-06-19 | 2007-12-27 | Febacs:Kk | 基板処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114531775A (zh) * | 2022-03-04 | 2022-05-24 | 生益电子股份有限公司 | 一种印制电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5345214B2 (ja) | 2013-11-20 |
| CN102460656A (zh) | 2012-05-16 |
| DE112009004975T5 (de) | 2012-10-11 |
| JPWO2010140224A1 (ja) | 2012-11-15 |
| CN102460656B (zh) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2149155B1 (en) | Formation of high quality back contact with screen-printed local back surface field | |
| US8257994B2 (en) | Method for manufacturing solar cell by forming a high concentration P-type impurity diffusion layer | |
| US8722453B2 (en) | Photovoltaic device and method for manufacturing the same | |
| US20150017747A1 (en) | Method for forming a solar cell with a selective emitter | |
| JP4963866B2 (ja) | 光電変換素子の製造方法 | |
| WO2011145731A1 (ja) | 太陽電池素子およびその製造方法ならびに太陽電池モジュール | |
| WO2006101200A1 (ja) | 光電変換素子とその製造方法、及びこれを用いた光電変換モジュール | |
| JPWO2009118861A1 (ja) | 光起電力装置およびその製造方法 | |
| JP5991945B2 (ja) | 太陽電池および太陽電池モジュール | |
| JP2008034543A (ja) | 光電変換素子およびその製造方法 | |
| US7910823B2 (en) | Solar cell and manufacturing method thereof | |
| JP4506838B2 (ja) | 太陽電池及び太陽電池モジュール | |
| JP2006156646A (ja) | 太陽電池の製造方法 | |
| JP2017005041A (ja) | 太陽電池および太陽電池の製造方法 | |
| US20100190290A1 (en) | Solar cell patterning and metallization | |
| JP6426486B2 (ja) | 太陽電池素子の製造方法 | |
| CN113380922A (zh) | 制备方法及选择性发射极太阳能电池 | |
| JP5345214B2 (ja) | 太陽電池の製造方法 | |
| CN116632078B (zh) | 太阳能电池及其电极的制备方法 | |
| JP4467337B2 (ja) | 太陽電池モジュール | |
| JP6430842B2 (ja) | 太陽電池素子の製造方法および太陽電池モジュールの製造方法 | |
| JP4212292B2 (ja) | 太陽電池及びその製造方法 | |
| JP4808994B2 (ja) | 太陽電池の製造方法 | |
| WO2009150741A1 (ja) | 光起電力装置の製造方法 | |
| CN117673193A (zh) | 异质结太阳电池、电极及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WWE | Wipo information: entry into national phase |
Ref document number: 200980159654.6 Country of ref document: CN |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09845509 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2011518117 Country of ref document: JP |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 112009004975 Country of ref document: DE Ref document number: 1120090049753 Country of ref document: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 09845509 Country of ref document: EP Kind code of ref document: A1 |