WO2010073889A1 - 歪補償回路、送信装置、および歪補償方法 - Google Patents

歪補償回路、送信装置、および歪補償方法 Download PDF

Info

Publication number
WO2010073889A1
WO2010073889A1 PCT/JP2009/070336 JP2009070336W WO2010073889A1 WO 2010073889 A1 WO2010073889 A1 WO 2010073889A1 JP 2009070336 W JP2009070336 W JP 2009070336W WO 2010073889 A1 WO2010073889 A1 WO 2010073889A1
Authority
WO
WIPO (PCT)
Prior art keywords
distortion compensation
bit format
distortion
maximum amplitude
signal
Prior art date
Application number
PCT/JP2009/070336
Other languages
English (en)
French (fr)
Inventor
順也 芦田
庄司 哲平
Original Assignee
日本電気株式会社
株式会社日立国際電気
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社, 株式会社日立国際電気 filed Critical 日本電気株式会社
Priority to US13/141,230 priority Critical patent/US8848828B2/en
Priority to JP2010543993A priority patent/JP5170259B2/ja
Publication of WO2010073889A1 publication Critical patent/WO2010073889A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/366Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/336A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit

Definitions

  • the present invention relates to a technique for compensating for distortion generated in a signal by an amplifier.
  • CDMA Code Division Multiple Access
  • OFDM Orthogonal Frequency Division Multiplexing
  • the transmission power amplifier mounted in the transmission unit of the wireless communication device is required to suppress the leakage power to the adjacent channel when a signal is amplified. Therefore, the transmission power amplifier is required to maintain linearity up to a very high output level and suppress the spread of the transmission spectrum due to nonlinear distortion.
  • a power amplifier having nonlinearity if the back-off is increased, the linearity of the operation region can be maintained, but the efficiency is not good. Conversely, if the back-off is reduced, the efficiency is improved, but the waveform of the output signal is distorted. As a result, the distortion component of the radio transmission signal leaks to the adjacent channel.
  • Distortion compensation by the digital predistortion method compensates for nonlinear distortion in the AM / AM characteristic (amplitude characteristic) and AM / PM characteristic (phase characteristic) generated in the power amplifier.
  • the distortion compensation circuit obtains the nonlinear characteristic of the power amplifier by digitally comparing the transmission signal and the feedback signal. Then, a distortion compensation coefficient representing the inverse characteristic of the nonlinear characteristic is obtained, and the transmission signal is complex multiplied by the distortion compensation coefficient. The signal obtained by this complex multiplication is input to the power amplifier. As a result, the characteristic of the signal output from the power amplifier becomes nearly linear.
  • Japanese Unexamined Patent Application Publication Nos. 2004-32609 and 2008-258714 disclose circuits that compensate for nonlinear distortion by a digital predistortion method.
  • the nonlinear distortion compensation circuit described in Japanese Patent Application Laid-Open No. 2004-32609 compensates for nonlinear distortion by multiplying an input signal by a compensation value corresponding to the input amplitude.
  • this nonlinear distortion compensation circuit only one distortion compensation coefficient to be skipped is held in advance, and the memory capacity is reduced by interpolating an intermediate distortion compensation coefficient between the held distortion compensation coefficients. .
  • the power amplifying device described in Japanese Patent Application Laid-Open No. 2008-258714 performs compensation using compensation data output from a lookup table in accordance with the amplitude of input data.
  • the dynamic range of the amplifier is expanded by using different lookup tables for the large signal region and the small signal region according to the amplitude of the input data.
  • the compression amount is a compression amount from an ideal linear gain to an actual gain. If the compression amount at the saturation output point is different, the characteristic of the signal output from the power amplifier is different, and therefore the power value of the signal after distortion compensation calculation to be input to the power amplifier is different. Therefore, if the compression amount at the saturation output point is different, the range of numerical values to be expressed as the amplitude of the digital signal is different.
  • a digital signal used for distortion compensation by the digital predistortion method is expressed by a predetermined number of bits in the digital circuit.
  • the signal amplitude is digitally expressed by a predetermined number of bits
  • the accuracy of the expression and the range of numerical values that can be expressed are a trade-off. Increasing the number of bits makes it possible to achieve both the accuracy of expression and the range of numerical values that can be expressed, but increases the circuit scale and cost.
  • the nonlinear characteristics of the power amplifier are verified in advance, and the number of bits and the bit format are determined based on the result.
  • prior verification is important because the result may be saturated beyond the range that can be expressed and a correct result may not be obtained.
  • FIG. 1 is a diagram showing a signed Q13 format in a 16-bit fixed point format.
  • this bit format 1 bit is used to represent the code, 2 bits are used to represent the integer part, and 13 bits are used to represent the fractional part. According to this bit format, numerical values in the range of ⁇ 3.99 to +3.99 can be expressed.
  • FIG. 2 is a diagram showing a signed Q12 format in a 16-bit fixed point format.
  • this bit format 1 bit is used to represent the code, 3 bits are used to represent the integer part, and 12 bits are used to represent the fractional part. According to this bit format, numerical values in the range of ⁇ 7.99 to +7.99... Can be expressed.
  • FIG. 3 is a graph showing nonlinear characteristics and signal characteristics after nonlinear distortion compensation in the power amplifier of the first example.
  • FIG. 4 is a graph showing nonlinear characteristics and signal characteristics after nonlinear distortion compensation in the power amplifier of the second example. 3 and 4, the horizontal axis represents the input amplitude, and the vertical axis represents the output amplitude. The input amplitude and output amplitude are normalized with an average input amplitude of 1.0.
  • the upper limit input amplitude capable of distortion compensation in the input / output characteristics of the power amplifier is about 2.5. And it saturates with the input amplitude 3.5 of a power amplifier. As can be seen from FIG. 3, the amount of compression at the saturation output point of the power amplifier is about 3 dB at the power level.
  • the bit format that can be expressed with the highest accuracy is the signed Q13 format in FIG.
  • the upper limit input amplitude capable of distortion compensation in the input / output characteristics of the power amplifier is about 2.5.
  • saturation occurs at the input amplitude 5.0 of the power amplifier. Therefore, as can be seen from FIG. 4, the amount of compression at the saturation output point of the power amplifier is about 6 dB at the power level.
  • the input / output characteristics of the distortion compensation calculation are as shown in FIG.
  • This amplitude 5.0 cannot be expressed in the signed Q13 format of FIG.
  • the bit format that can represent the amplitude 5.0 with the highest accuracy is the signed Q12 format of FIG.
  • the appropriate bit format of the distortion compensation circuit changes depending on the characteristics of the power amplifier, and it may not be possible to perform distortion compensation with a desired accuracy. For example, in order to change the specifications of the power amplifier, the distortion compensation circuit itself must be changed.
  • the look-up table is changed according to the amplitude of the input data, but it cannot cope with the change in the characteristics of the power amplifier. Therefore, the entire distortion compensation circuit may need to be changed as the power amplifier is changed.
  • An object of the present invention is to provide a technique that makes it possible to apply an appropriate bit format according to the characteristics of an amplifier for distortion compensation of the amplifier.
  • a distortion compensation circuit of the present invention is a distortion compensation circuit that compensates for distortion characteristics of an amplifier,
  • a distortion compensation coefficient calculating means for calculating a distortion compensation coefficient used for compensation of the distortion characteristics by comparing an input signal and an output signal amplified by the amplifier;
  • Distortion compensation calculation means for calculating the distortion compensation for the input signal using the bit format set to be changeable and the distortion compensation coefficient calculated by the distortion compensation coefficient calculation means.
  • the transmission device of the present invention is a transmission device that transmits a signal with compensated distortion characteristics, Distortion compensation coefficient calculation means for calculating a distortion compensation coefficient used for compensation of the distortion characteristics by comparing an input signal and a signal obtained by feeding back a transmission signal;
  • the distortion compensation calculation is performed on the input signal using the bit format set so as to be changeable and the distortion compensation coefficient calculated by the distortion compensation coefficient calculation means, and the signal after the distortion compensation calculation Distortion compensation calculation means for outputting And an amplifier that generates the transmission signal by amplifying the signal after the distortion compensation calculation output from the distortion compensation calculation means.
  • a distortion compensation method of the present invention is a distortion compensation method for compensating for distortion characteristics of an amplifier, By comparing the input signal and the output signal amplified by the amplifier, to calculate a distortion compensation coefficient used for compensation of the distortion characteristics, The distortion compensation calculation is performed on the input signal using the bit format set so as to be changeable and the calculated distortion compensation coefficient.
  • FIG. 5 is a block diagram showing a schematic configuration of the distortion compensation circuit according to the present embodiment.
  • the distortion compensation circuit 100 includes a distortion compensation coefficient calculation unit 101 and a distortion compensation calculation unit 102.
  • the distortion compensation circuit 100 is a circuit that compensates for distortion characteristics of the amplifier 103.
  • the distortion compensation coefficient calculation unit 101 calculates a distortion compensation coefficient used for compensation of distortion characteristics by comparing the input signal and the output signal amplified by the amplifier 103.
  • the distortion compensation calculation unit 102 calculates distortion compensation for the input signal using the bit format set so as to be changeable and the distortion compensation coefficient calculated by the distortion compensation coefficient calculation unit 101.
  • the distortion compensation calculation is performed using the set bit format, it is possible to set an appropriate bit format according to the characteristics of the amplifier 103 and apply the bit format to the distortion compensation. Is possible.
  • the above-described distortion compensation circuit 100 of the present embodiment may be configured to determine and set an appropriate bit format by itself or may be configured to be set from the outside.
  • the distortion compensation circuit 100 When determining the bit format by itself, the distortion compensation circuit 100 is input to the amplifier 103, which is determined according to the compression amount at the saturation output point of the amplifier 103 based on the distortion compensation coefficient calculated by the distortion compensation coefficient calculation unit 101. What is necessary is just to further comprise a configuration for calculating the maximum amplitude of the distortion-compensated signal and setting the bit format so that the calculated maximum amplitude can be expressed. According to this, since the bit format that can express the maximum amplitude of the signal after distortion compensation input to the amplifier 103 is automatically set, it can be appropriately set according to the characteristics of the amplifier 103 without setting by the user. Various bit formats can be applied to distortion compensation.
  • the distortion compensation circuit 100 is capable of expressing the amplitude with the highest accuracy among the plurality of candidates of a predetermined bit format that can express the maximum amplitude. You just have to set it. According to this, it is possible to set a format capable of expressing the maximum amplitude of the signal after distortion compensation input to the amplifier 103 and expressing the amplitude with high accuracy.
  • the distortion compensation circuit 100 may adaptively control the bit format used in the nonlinear distortion compensation calculation unit 102 continuously while performing distortion compensation. According to this, when the amplifier 103 is changed or when the characteristic of the amplifier 103 changes, a bit format suitable for the characteristic of the amplifier 103 can be used in accordance with the change or change.
  • FIG. 6 is a block diagram showing the configuration of the transmission apparatus according to the first embodiment.
  • the transmission device 30 includes a distortion compensation circuit 20, a transmission data generation unit 21, a quadrature modulator 22, a reference signal generation unit 23, and a power amplifier 24.
  • the distortion compensation circuit 20 includes an amplitude limiting circuit 1, a nonlinear distortion compensation calculation unit 7, a DAC (Digital-Analog Converter) 13, a nonlinear distortion compensation calculation unit 7, a directional coupler 25, an orthogonal demodulator 26, an ADC (Analog-Digital).
  • the digital signal processing operation in the distortion compensation circuit 20 is in a fixed point format.
  • the fixed-point format has a narrow range of values that can be expressed compared to the floating-point format, but can be processed at high speed because it is easy to process.
  • the amplitude limiting circuit 1 limits the digital quadrature baseband signals I and Q from the transmission data generation unit 21 to be equal to or lower than a certain power threshold value Pth.
  • the amplitude limiting circuit 1 may use a general amplitude limiting method. As examples of general amplitude limiting methods, a method using circular clipping and a method using a window function are well known.
  • the power values of the orthogonal baseband signals I and Q are calculated, and the amplitude of the signal exceeding the power threshold is limited while maintaining the signal phase.
  • the nonlinear distortion compensation calculation unit 7 performs distortion compensation calculation by complex multiplication on the orthogonal baseband signals I ′ and Q ′ whose amplitude is limited by the amplitude limiting circuit 1.
  • the signal amplitude is expressed in the bit format S set from the distortion compensation coefficient updating unit 28, and the distortion compensation coefficients K and ⁇ from the distortion compensation coefficient updating unit 28 are used for complex multiplication.
  • the DAC 13 generates an analog quadrature baseband signal by converting the quadrature baseband signals I ′′ and Q ′′ after the distortion compensation computation by the nonlinear distortion compensation computation unit 7 to analog signals. Since the orthogonal baseband signals I ′′ and Q ′′ input to the DAC 13 are expressed in the bit format S set from the distortion compensation coefficient update unit 28, the DAC 13 performs a conversion process according to the bit format S.
  • the quadrature modulator 22 converts the analog quadrature baseband signal generated by the DAC 13 into a quadrature modulation signal by quadrature modulation using the reference signal from the reference signal generation unit 23.
  • the power amplifier 24 amplifies the power of the quadrature modulation signal generated by the quadrature modulator 22 and outputs it as an RF (Radio Frequency) signal. A part of the output of the power amplifier 24 is fed back to the quadrature demodulator 26 via the directional coupler 25.
  • RF Radio Frequency
  • the quadrature demodulator 26 demodulates the RF signal fed back by the directional coupler 25 into an analog quadrature baseband signal using the reference signal from the reference signal generator 23.
  • the ADC 27 generates the digital quadrature baseband feedback signals Ib and Qb by converting the analog quadrature baseband signal from the quadrature demodulator 26 into a digital signal.
  • the distortion compensation coefficient update unit 28 compares the digital orthogonal baseband feedback signals Ib and Qb from the ADC 27 with the orthogonal baseband signals I ′ and Q ′ from the amplitude limiting circuit 1 and updates the distortion compensation coefficients K and ⁇ . . Further, the distortion compensation coefficient updating unit 28 calculates the maximum amplitude of the signal after distortion compensation based on the distortion compensation coefficients K and ⁇ , and determines the bit format S so that the maximum amplitude can be expressed. . The distortion compensation coefficients K and ⁇ and the bit format S from the distortion compensation coefficient update unit 28 are notified to the nonlinear distortion compensation calculation unit 7.
  • the distortion compensation coefficients K and ⁇ calculated by the distortion compensation coefficient update unit 28 are stored in the memory in the form of distortion compensation coefficients K and ⁇ for the power value.
  • the power calculator 6 calculates the power values of the orthogonal baseband signals I ′ and Q ′ from the amplitude limiting circuit 1.
  • the nonlinear distortion compensation calculation unit 7 accesses the memory using the power value from the power calculation unit 6 as an address, and acquires distortion compensation coefficients K and ⁇ .
  • the distortion compensation coefficients K and ⁇ are used for distortion compensation calculation.
  • FIG. 6 shows one configuration example of the present invention, and the present invention can be applied to other configurations.
  • quadrature modulation and quadrature demodulation may be performed in a digital manner.
  • frequency conversion may be performed instead of quadrature modulation.
  • an amplitude value that is a square root of the power value may be calculated, and a distortion compensation coefficient may be obtained using the amplitude value as an address.
  • FIG. 7 is a block diagram showing the configuration of the main part of the distortion compensation circuit according to the first embodiment.
  • the amplitude limiting circuit 1 of the present embodiment is an example of a circular clipping method.
  • the power calculating unit 2, the amplitude limiting determination and coefficient calculating unit 3, the threshold setting unit 4, and the maximum amplitude limiting unit 5 are included.
  • the distortion compensation coefficient update unit 28 includes a distortion compensation coefficient calculation unit 9, a distortion compensation coefficient data memory 10, a distortion compensation calculation maximum power value calculation unit 11, and a bit format determination unit 12.
  • the amplitude limiting circuit 1 limits the digital orthogonal baseband signals I and Q to the power threshold Pth or less by using a circular clipping method as an example.
  • the amplitude limit determination and coefficient calculation unit 3 compares the power value P from the power calculation unit 2 with the power threshold value Pth given from the threshold setting unit 4, and calculates a coefficient that makes the power value P equal to or less than the power threshold value Pth. Calculate and output to the maximum amplitude limiter 5. For example, when the power value P is less than or equal to the power threshold value Pth, the amplitude limit determination and coefficient calculation unit 3 determines not to limit the amplitude and outputs 1 as a multiplication coefficient. On the other hand, when the power value P is larger than the power threshold value Pth, the amplitude limit determination and coefficient calculation unit 3 determines to limit the amplitude, and outputs (Pth / P) 1/2 as a multiplication coefficient.
  • the maximum amplitude value limiting unit 5 limits the maximum amplitude value by multiplying each of the I component and Q component of the orthogonal baseband signal by the multiplication coefficient from the amplitude limit determination and coefficient calculation unit 3.
  • the nonlinear distortion compensation calculation unit 7 applies the distortion compensation coefficient K, calculated by the distortion compensation coefficient update unit 28 to the orthogonal baseband signals I ′ and Q ′ after the limitation by the amplitude maximum value limiting unit 5.
  • Complex multiplication (distortion compensation calculation) based on ⁇ and the bit format control signal S is performed, and the signals I ′′ and Q ′′ after the distortion compensation calculation are output to the DAC 13.
  • the DAC 13 recognizes the bit format of the digital signals I ′′ and Q ′′ after the distortion compensation calculation according to the bit format control signal S notified from the bit format determination unit 12.
  • the DAC 13 converts the digital signals I ′′ and Q ′′ expressed in the bit format into analog signals and outputs the analog signals to an analog signal processing unit (not shown).
  • the analog signal processing unit is not shown in FIG. 7, but is an analog circuit portion including the quadrature modulator 22 and the power amplifier 24 shown in FIG.
  • the DAC 13 is a type that can change the bit format of the DAC input unit as appropriate. Therefore, the DAC 13 sets the bit format indicated in the bit format control signal S notified from the bit format determination unit 12, and performs digital-analog conversion at a correct level conforming to the bit format.
  • the present invention is not limited to this example.
  • the DAC 13 may be a fixed type that cannot change the bit format of the DAC input unit. In that case, the DAC 13 performs conversion processing on the input signal by recognizing that the input signal is a signal of the fixed bit format determined regardless of the bit format of the input signal. Until the signal output from the DAC 13 is input to the power amplifier 24, the level difference due to the difference between the fixed bit format and the bit format of the actual input signal is changed to the bit format notified from the bit format determination unit 12. You may adjust based on.
  • the distortion compensation coefficient calculation unit 9 compares the orthogonal baseband input signals I ′ and Q ′ with the orthogonal baseband feedback signals Ib and Qb, in which a part of the output of the power amplifier is modulated into a digital signal, on polar coordinates. An amplitude error and a phase error are calculated, and a distortion compensation coefficient is calculated based on the error. The amplitude error and the phase error on the polar coordinates correspond to the compression amount.
  • the distortion compensation coefficient data memory 10 stores the distortion compensation coefficient calculated by the distortion compensation coefficient calculation unit 9 in association with the power value P ′ calculated by the power calculation unit 6.
  • the maximum power value calculation unit 11 after distortion compensation calculation refers to the distortion compensation coefficient data memory 10 and calculates the power value after distortion compensation calculation for the power threshold value Pth given from the threshold setting unit 4. Since the input power is limited to the power threshold Pth or less, the power value after the distortion compensation calculation with respect to the power threshold Pth becomes the maximum power value Pmax after the distortion compensation calculation. The maximum power value calculation unit 11 after distortion compensation calculation outputs this maximum power value Pmax to the bit format determination unit 12.
  • the bit format determination unit 12 obtains a bit format that can represent the maximum power value Pmax with the highest accuracy among the predetermined number of bits.
  • the bit format in which the integer part of the maximum power value Pmax is expressed by the smallest possible number of bits and the remaining number of bits is assigned to the decimal part of the maximum power value Pmax is the most accurate bit format.
  • the bit format determination unit 12 notifies the determined bit format information to the nonlinear distortion compensation calculation unit 7 and the DAC 13 as a bit format control signal.
  • FIG. 8 is a flowchart showing an example of specific processing for determining the bit format in the first embodiment. Here, a 16-bit fixed-point operation is illustrated, but the processing procedure is the same for other numbers of bits.
  • step 201 the bit format determination unit 12 obtains the integer part n of the maximum power value Pmax after the distortion compensation calculation.
  • the function floor () shown in step 201 of FIG. 8 is a function that truncates the first decimal place of the argument and returns the maximum integer value less than or equal to the argument. Since the maximum power value Pmax is 0 or more, the integer n is a positive integer including 0.
  • bit format determination unit 12 initializes the variable x with 0 in step 202. Subsequently, in step 203, the bit format determination unit 12 obtains a magnitude relationship between the power of 2 and the integer n. This is a process of calculating how many bits are required to represent the integer n.
  • bit format determination unit 12 transitions to step 205 to determine the bit format. If 2 x ⁇ n, the bit format determination unit 12 transitions to step 204 to increment the variable x, and returns to step 203.
  • n is the smallest number of bits representing the integer part of the maximum power value Pmax. If the integer part is expressed by the smallest possible number of bits and the sign and the fractional part are expressed by the remaining number of bits, the precision of the expressed numerical value becomes the highest.
  • step 205 the bit format determination unit 12 obtains a signed Q (16-x-1) format in which the integer part is x bits and the decimal part is (16-x-1) bits.
  • bit format may be obtained directly from the integer part of the maximum power value Pmax.
  • a table in which an integer part of Pmax is associated with a bit format is prepared in advance, and the bit format may be determined by referring to the table.
  • the present embodiment it is possible to adaptively obtain the most accurate bit format that can express the maximum power value for any compression characteristic that varies depending on the power amplifier 24. As a result, it is possible to realize highly accurate distortion compensation without causing saturation due to distortion compensation calculation and minimizing the influence of rounding error.
  • the basic configuration of the transmission apparatus according to the second embodiment is the same as that of the transmission apparatus according to the first embodiment shown in FIGS. However, in the first embodiment, the bit format is determined by the processing shown in FIG. 8, but in the second embodiment, the bit format is determined by processing different from that of the first embodiment.
  • bit format is determined by the cooperative operation of the distortion-compensated maximum power value calculation unit 11 and the bit format determination unit 12.
  • FIG. 9 is a flowchart showing an example of specific processing for determining the bit format in the second embodiment. Here, a 16-bit fixed-point operation is illustrated, but the processing procedure is the same for other numbers of bits.
  • step 303 the distortion-compensated maximum power value calculation unit 11 calculates a distortion-compensated maximum power value Pmax expressed in the signed Q (16-x) format selected in step 302.
  • bit format determination unit 12 compares the maximum power value Pmax calculated by the distortion-compensated maximum power value calculation unit 11 with 0x4000 in step 304.
  • bit format determination unit 12 determines that the Q (16-x + 1) format is used by the nonlinear distortion compensation calculation unit 7 (step 306). If Pmax ⁇ 0x4000, the bit format determination unit 12 increments the variable x in step 305 and then returns to step 302.
  • 0x4000 represents a power value in which only the most significant bit among the bits representing the integer part is 1 and the other bits are 0.
  • the actual value represented by 0x4000 varies depending on the position of the decimal point.
  • the maximum power value Pmax expressed in a certain bit format is 0x4000 or more means that the maximum power value Pmax cannot be expressed unless the bit format or the bit format having more integer bits than the bit format. means. On the contrary, the fact that the maximum power value Pmax expressed in a certain bit format is smaller than 0x4000 means that the maximum power value Pmax can be expressed in a bit format in which one bit of the integer part is less than that bit format. To do.
  • the integer part of the maximum power value Pmax is reduced as much as possible by increasing the number of bits of the integer part until the maximum power value Pmax can be expressed from the signed Q14 format. What is necessary is just to obtain a bit format that can be expressed by the number of bits.
  • step 306 when the maximum power value Pmax ⁇ 0x4000 is satisfied in step 304, in step 306, if the signed Q (16-x + 1) format is determined using the variable x at that time, the format is determined.
  • the bit format can represent the maximum power value Pmax with the highest accuracy.
  • bit format can be determined by the same procedure even if the number of bits is other than the above.
  • a numerical value in which only the most significant bit among the bits representing the integer part is set to 1 and the other bits are set to 0 may be used.
  • the present invention is not limited to this.
  • the distortion compensation circuit only needs to have a function that makes it possible to use a bit format that matches the compression characteristics of the power amplifier, and does not necessarily update the bit format adaptively.
  • the bit format may be determined only at startup.
  • the bit format may be determined at the time of start-up, and thereafter, the bit format may be updated only when a factor that changes the compression characteristics of the power amplifier occurs.
  • FIG. 10 is a block diagram showing the configuration of the main part of the distortion compensation circuit according to the third embodiment.
  • the distortion compensation circuit according to the third embodiment is replaced with the maximum power value calculation unit 11 after distortion compensation calculation and the bit format determination unit 12 in the distortion compensation circuit according to the first embodiment shown in FIG.
  • a bit format control unit 14 is provided. Otherwise, the configuration of the third embodiment is the same as that of the first embodiment.
  • Bit format control unit 14 has a bit format set in advance. This bit format setting can be changed as appropriate.
  • the bit format control unit 14 notifies the set bit format S to the nonlinear distortion compensation unit 7 and the DAC 13 by a bit format control signal.
  • the nonlinear distortion compensator 7 and the DAC 13 use the bit format S notified by the bit format control signal as in the first embodiment.
  • the bit format cannot be adaptively changed, but by setting the bit format according to the characteristics of the power amplifier, an appropriate bit with high accuracy that does not cause saturation in distortion compensation calculation.
  • the format can be easily applied to amplifier distortion compensation.
  • the circuit scale can be reduced when the characteristics of the power amplifier do not vary greatly during operation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

 増幅器の歪特性を補償する歪補償回路は歪補償係数算出手段と歪補償演算手段を有している。歪補償係数算出手段は、入力信号と増幅器で増幅された出力信号とを比較することにより、歪特性の補償に用いる歪補償係数を算出する。歪補償演算手段は、変更できるように設定されたビットフォーマットと、歪補償係数算出手段で算出された歪補償係数とを用いて、入力信号に対する前記歪補償の演算を行う。

Description

歪補償回路、送信装置、および歪補償方法
 本発明は増幅器によって信号に生じる歪を補償する技術に関する。
 近年のディジタル高速無線通信システムの分野では、CDMA(Code Division Multiple Access)変調やOFDM(OrthgonalFrequency Division Multiplexing)変調が利用されている。それらの変調方式による多重変調波には、平均電力に対して瞬時電力(ピークファクタ、クレストファクタ)が非常に大きいという特徴がある。
 そのため、無線通信装置の送信部に搭載される送信用電力増幅器には、信号を増幅する際、隣接チャネルへの漏洩電力を低く抑えることが要求される。そのため、送信用電力増幅器には、非常に高い出力レベルまで線形性を維持し、非線形歪みによる送信スペクトルの広がりを抑えることが要求される。
 しかしながら、非常に大きな振幅成分に到るまで良好な線形性を有する電力増幅器は、規模が大きくなり、高価で消費電力も大きくなってしまう。
 そのため一般には、ある程度までの小さな振幅成分においては良好な線形であるが、それ以上に大きな振幅成分においては非線形となるという特性の電力増幅器が用いられる場合が多い。非線形性を有する電力増幅器を使用する場合、バックオフを大きくすれば動作領域の線形性は保てるが効率が良くない。逆に、バックオフを小さくすれば、効率は良くなるが、出力信号の波形が歪んでしまう。その結果、無線送信信号の歪成分が隣接チャネルに漏洩してしまう。
 そこで、電力増幅器の非線形歪による隣接チャネル漏洩電力を抑圧するために、様々な歪補償技術が提案されている。その中で、近年最もよく採用されている歪補償技術として、ディジタルプリディストーション方式がある。
 ディジタルプリディストーション方式による歪補償は、電力増幅器において発生するAM/AM特性(振幅特性)及びAM/PM特性(位相特性)における非線形歪を補償するものである。歪補償回路は、送信信号と帰還信号をディジタルで比較することにより、電力増幅器の非線形特性を得る。そして、その非線形特性の逆特性を表す歪補償係数を求め、その歪補償係数を送信信号に複素乗算する。この複素乗算で得られた信号が電力増幅器に入力される。その結果、電力増幅器から出力される信号の特性は線形に近いものとなる。
 特開2004-32609号公報および特開2008-258714号公報には、ディジタルプレディストーション方式により、非線形歪を補償する回路が開示されている。
 特開2004-32609号公報に記載された非線形歪補償回路は、入力振幅に応じた補償値を入力信号に乗算することにより、非線形歪を補償する。特に、この非線形歪補償回路では、1個飛ばしの歪補償係数だけを予め保持しておき、保持されている歪補償係数の中間の歪補償係数を補間することにより、メモリ容量を削減している。
 特開2008-258714号公報に記載された電力増幅装置は、入力データの振幅に応じてルックアップテーブルから出力される補償データを用いて補償を行う。特に、この電力増幅器では、入力データの振幅に応じて、大信号領域用と小信号領域用のルックアップテーブルを使い分けることにより、増幅器のダイナミックレンジを拡大している。
 無線通信装置の送信部に搭載される電力増幅器には様々な特性のものがあり、それらの飽和出力点におけるコンプレッション量は電力増幅器によって異なる。コンプレッション量は理想的な線形利得から実際の利得への圧縮量である。飽和出力点におけるコンプレッション量が異なれば、電力増幅器から出力される信号の特性が異なるので、電力増幅器に入力すべき歪補償演算後の信号の電力値が異なる。そのため、飽和出力点におけるコンプレッション量が異なれば、ディジタル信号の振幅として表現すべき数値の範囲が異なってくる。
 ディジタルプリディストーション方式による歪補償で用いられるようなディジタル信号はディジタル回路内では所定ビット数で表現される。信号の振幅をディジタルで所定のビット数で表現する場合、表現の精度と、表現できる数値の範囲とがトレードオフとなる。ビット数を増やせば、それら表現の精度と、表現できる数値の範囲とを両立させることができるが、回路規模やコストが増大してしまう。
 実際の無線通信装置への適用においては、電力増幅器の非線形特性を予め検証しておき、その結果を基にしてビット数およびビットフォーマットが決められる。特に、固定小数点演算を用いる場合、演算結果が表現できる範囲を超えて飽和してしまい、正しい結果が得られない場合があるため、事前の検証が重要である。
 ここでは、一例として、信号を16ビットの固定小数点形式で表現することを考える。
 図1は、16ビット固定小数点形式の符号付Q13フォーマットを示す図である。このビットフォーマットでは、符号を表現するのに1ビットが用いられ、整数部を表現するのに2ビットが用いられ、小数部を表現するのに13ビットが用いられている。そして、このビットフォーマットによれば、-3.99・・・~+3.99・・・の範囲の数値を表現することができる。
 一方、図2は16ビット固定小数点形式の符号付Q12フォーマットを示す図である。このビットフォーマットでは、符号を表現するのに1ビットが用いられ、整数部を表現するのに3ビットが用いられ、小数部を表現するのに12ビットが用いられている。このビットフォーマットによれば、-7.99・・・~+7.99・・・の範囲の数値を表現することができる。
 図3は、第1の例の電力増幅器における非線形特性および非線形歪補償後の信号の特性を示すグラフである。図4は、第2の例の電力増幅器における非線形特性および非線形歪補償後の信号の特性を示すグラフである。図3、4の横軸は入力振幅を表し、縦軸は出力振幅を表す。入力振幅および出力振幅は平均入力振幅1.0で正規化されている。
 図3に示された第1の例では、電力増幅器の入出力特性における歪補償可能な上限の入力振幅は約2.5である。そして、電力増幅器の入力振幅3.5で飽和する。図3から分かるように、電力増幅器の飽和出力点におけるコンプレッション量は電力レベルで約3dBである。一般に、歪補償の特性としては、電力増幅器の非線形特性の逆特性が用いられる。そのような歪補償の特性を用いるとすると、歪補償演算の入出力特性は図3に示されているような特性となる。ピークの入力振幅2.5に対する歪補償演算後の振幅は3.5(=2.5×1.4)となる。
 この歪補償演算後の振幅3.5を16ビットの固定小数点形式で表現するとしたとき、最も精度良く表現できるビットフォーマットは、図1の符号付Q13フォーマットである。
 一方、図4に示された第2の例でも、電力増幅器の入出力特性における歪補償可能な上限の入力振幅は約2.5である。しかし、第2の例では電力増幅器の入力振幅5.0で飽和する。したがって、図4から分かるように、電力増幅器の飽和出力点におけるコンプレッション量は電力レベルで約6dBになる。そのため、歪補償演算の入出力特性は図4に示されているような特性となる。ピークの入力振幅2.5に対する歪補償演算後の振幅は5.0(=2.5×2)となる。
 この振幅5.0は図1の符号付Q13フォーマットでは表現できない。振幅5.0を最も精度良く表現できるビットフォーマットは、図2の符号付Q12フォーマットである。
 以上のように、電力増幅器の特性によって歪補償回路の適切なビットフォーマットが変わってしまい、所望の精度で歪補償を行うことができなくなる場合があった。例えば電力増幅器の仕様を変更するために、歪補償回路自体の回路変更をしなければならないことがあった。
 また、特開2008-258714号公報に記載された電力増幅装置では入力データの振幅に応じてルックアップテーブルを変更しているが、電力増幅器の特性の変更に対応することはできなかった。そのため、やはり、電力増幅器の変更に伴って歪補償回路全体の変更が必要となる場合がある。
 本発明の目的は、増幅器の歪補償に、増幅器の特性に応じた適切なビットフォーマットを適用することを可能にする技術を提供することである。
 上記目的を達成するために、本発明の歪補償回路は、増幅器の歪特性を補償する歪補償回路であって、
 入力信号と前記増幅器で増幅された出力信号とを比較することにより、前記歪特性の補償に用いる歪補償係数を算出する歪補償係数算出手段と、
 変更できるように設定されたビットフォーマットと、前記歪補償係数算出手段で算出された前記歪補償係数とを用いて、前記入力信号に対する前記歪補償の演算を行う歪補償演算手段と、を有している。
 本発明の送信装置は、歪特性を補償した信号を送信する送信装置であって、
 入力信号と、送信信号をフィードバックした信号とを比較することにより、前記歪特性の補償に用いる歪補償係数を算出する歪補償係数算出手段と、
 変更できるように設定されたビットフォーマットと、前記歪補償係数算出手段で算出された前記歪補償係数とを用いて、前記入力信号に対して前記歪補償の演算を行い、歪補償演算後の信号を出力する歪補償演算手段と、
 前記歪補償演算手段から出力された前記歪補償演算後の信号を増幅することにより、前記送信信号を生成する増幅器と、を有している。
 本発明の歪補償方法は、増幅器の歪特性を補償するための歪補償方法であって、
 入力信号と前記増幅器で増幅された出力信号とを比較することにより、前記歪特性の補償に用いる歪補償係数を算出し、
 変更できるように設定されたビットフォーマットと、算出した前記歪補償係数とを用いて、前記入力信号に対する前記歪補償の演算を行うものである。
16ビット固定小数点形式の符号付Q13フォーマットを示す図である。 16ビット固定小数点形式の符号付Q12フォーマットを示す図である。 第1の例の電力増幅器における非線形特性および非線形歪補償後の信号の特性を示すグラフである。 第2の例の電力増幅器における非線形特性および非線形歪補償後の信号の特性を示すグラフである。 本実施形態による歪補償回路の概略構成を示すブロック図である。 第1の実施例による送信装置の構成を示すブロック図である。 第1の実施例による歪補償回路の主要部分の構成を示すブロック図である。 第1の実施例におけるビットフォーマットを決定するための具体的な処理の一例を示すフローチャートである。 第2の実施例におけるビットフォーマットを決定するための具体的な処理の一例を示すフローチャートである。 第3の実施例による歪補償回路の主要部分の構成を示すブロック図である。
 本発明を実施するための形態について図面を参照して詳細に説明する。
 図5は、本実施形態による歪補償回路の概略構成を示すブロック図である。図5を参照すると、歪補償回路100は、歪補償係数算出部101と歪補償演算部102とを有している。
 歪補償回路100は、増幅器103の歪特性を補償する回路である。
 歪補償係数算出部101は、入力信号と増幅器103で増幅された出力信号とを比較することにより、歪特性の補償に用いる歪補償係数を算出する。
 歪補償演算部102は、変更できるように設定されたビットフォーマットと、歪補償係数算出部101で算出された歪補償係数とを用いて、入力信号に対する歪補償の演算を行う。
 本実施形態によれば、設定されたビットフォーマットを用いて歪補償の演算が行われるので、増幅器103の特性に応じた適切なビットフォーマットを設定し、そのビットフォーマットを歪補償に適用することが可能である。
 上述した本実施形態の歪補償回路100は、適切なビットフォーマットを自身で判断して設定する構成であってもよく、あるいは外部から設定される構成であってもよい。
 ビットフォーマットを自身で判断する場合、歪補償回路100は、歪補償係数算出部101で算出された歪補償係数に基づいて、増幅器103の飽和出力点におけるコンプレッション量に応じて決まる、増幅器103へ入力される歪補償後の信号の最大振幅を算出し、算出した最大振幅を表現することができるようにビットフォーマットを設定する構成を更に備えればよい。これによれば、増幅器103へ入力される歪補償後の信号の最大振幅を表現できるようなビットフォーマットが自動的に設定されるので、ユーザが設定しなくても増幅器103の特性に応じた適切なビットフォーマットを歪補償に適用することができる。
 また、その場合、歪補償回路100は、例えば、予め定められたビットフォーマットの複数の候補のうち、最大振幅を表現することができるものの中で最も高い精度で振幅を表現することができるものを設定することにすればよい。これによれば、増幅器103へ入力される歪補償後の信号の最大振幅を表現でき、かつ振幅を高い精度で表現することができるフォーマットを設定することができる。
 また、歪補償回路100は、歪補償を行っている間継続して、非線形歪補償演算部102で用いるビットフォーマットを適応的に制御することにしてもよい。これによれば、増幅器103が変更された場合や増幅器103の特性が変化した場合に、その変更や変化に適応して、増幅器103の特性に適したビットフォーマットを用いることができる。
 (第1の実施例)
 図6は、第1の実施例による送信装置の構成を示すブロック図である。図6を参照すると、送信装置30は、歪補償回路20、送信データ生成部21、直交変調器22、基準信号生成部23、および電力増幅器24を有している。歪補償回路20は、振幅制限回路1、非線形歪補償演算部7、DAC(Digital-Analog Converter)13、非線形歪補償演算部7、方向性結合器25、直交復調器26、ADC(Analog-Digital Converter)27、および歪補償係数更新部28、および電力計算部6を有している。なお、本実施例では、歪補償回路20におけるディジタル信号処理演算は固定小数点形式であるものとする。固定小数点形式は、浮動小数点形式と比べると、表現できる値の範囲が狭いが、処理が容易なので高速な演算が可能である。
 振幅制限回路1は、送信データ生成部21からのディジタル直交ベースバンド信号I、Qをある電力閾値Pth以下になるように制限する。振幅制限回路1は一般的な振幅制限方法を用いればよい。一般的な振幅制限方法の例として、円形クリッピングによる方法と、窓関数を用いた方法がよく知られている。
 円形クリッピングによる方法では、直交ベースバンド信号I、Qの電力値を算出し、電力閾値を超える信号に対して、信号の位相を維持したまま振幅制限する。
 また、窓関数を用いた振幅制限方法では、直交ベースバンド信号I、Qの電力値xが、電力閾値yより大きい場合には、(y/x)1/2が極となる下に凸の窓関数を生成し、閾値を越えた電力点とその周辺信号に対して、一定の時間幅を持った上記窓関数で逓倍する。窓関数の例としてハニング窓やカイザー窓がよく知られている。
 非線形歪補償演算部7は、振幅制限回路1によって振幅が制限された直交ベースバンド信号I’、Q’に対して複素乗算による歪補償演算を行う。その歪補償演算においては、信号の振幅は歪補償係数更新部28から設定されたビットフォーマットSで表現され、複素乗算には歪補償係数更新部28からの歪補償係数K,θが用いられる。
 DAC13は、非線形歪補償演算部7による歪補償演算が行われた後の直交ベースバンド信号I”、Q”をアナログ信号に変換することにより、アナログ直交ベースバンド信号を生成する。DAC13に入力される直交ベースバンド信号I”、Q”は歪補償係数更新部28から設定されたビットフォーマットSで表現されているので、DAC13は、そのビットフォーマットSに応じた変換処理を行う。
 直交変調器22は、DAC13で生成されたアナログ直交ベースバンド信号を、基準信号生成部23からの基準信号を用いた直交変調により、直交変調信号に変換する。
 電力増幅器24は、直交変調器22で生成された直交変調信号を電力増幅し、RF(Radio Frequency)信号として出力する。この電力増幅器24の出力の一部は方向性結合器25を介して直交復調器26に帰還される。
 直交復調器26は、方向性結合器25によって帰還されたRF信号を、基準信号生成部23からの基準信号を用いて、アナログ直交ベースバンド信号に復調する。
 ADC27は、直交復調器26からのアナログ直交ベースバンド信号をディジタル信号に変換することにより、ディジタル直交ベースバンド帰還信号Ib、Qbを生成する。
 歪補償係数更新部28は、ADC27からのディジタル直交ベースバンド帰還信号Ib、Qbと、振幅制限回路1からの直交ベースバンド信号I’、Q’を比較し、歪補償係数K,θを更新する。また、歪補償係数更新部28は、その歪補償係数K,θに基づいて、歪補償後の信号の最大振幅を算出し、その最大振幅を表現することができるようにビットフォーマットSを決定する。歪補償係数更新部28からの歪補償係数K,θとビットフォーマットSは非線形歪補償演算部7に通知される。
 具体的には、歪補償係数更新部28で算出された歪補償係数K,θは、電力値に対する歪補償係数K,θという形式でメモリに蓄積される。また、電力計算部6は、振幅制限回路1からの直交ベースバンド信号I’、Q’の電力値を算出する。非線形歪補償演算部7は、電力計算部6からの電力値をアドレスとしてメモリにアクセスし、歪補償係数K,θを取得する。この歪補償係数K,θが歪補償演算に用いられる。
 なお、図6は本発明の一構成例であり、他の構成に本発明を適用することも可能である。例えば、直交変調および直交復調をディジタル方式でおこなってもよい。また、直交変調の代わりに周波数変換を行ってもよい。また、電力計算部6による電力値をアドレスとする替わりに、電力値の平方根である振幅値を計算し、振幅値をアドレスとして歪補償係数を取得する構成を用いてもよい。
 図7は、第1の実施例による歪補償回路の主要部分の構成を示すブロック図である。本実施例の振幅制限回路1は円形クリッピング方式の例であり、図7を参照すると、電力計算部2、振幅制限判定及び係数算出部3、閾値設定部4、および振幅最大値制限部5を有している。また、歪補償係数更新部28は、歪補償係数算出部9、歪補償係数データメモリ10、歪補償演算後最大電力値算出部11、およびビットフォーマット決定部12を有している。
 振幅制限回路1は、一例として円形クリッピング方式を用いて、ディジタル直交ベースバンド信号I、Qを電力閾値Pth以下に制限するものとする。
 電力計算部2は、直交ベースバンド信号I、Qの電力値P(=I+Q)を計算し、振幅制限判定及び係数算出部3へ出力する。
 振幅制限判定及び係数算出部3は、電力計算部2からの電力値Pと、閾値設定部4から与えられる電力閾値Pthとを比較し、電力値Pが電力閾値Pth以下となるような係数を算出して、振幅最大値制限部5へ出力する。例えば、電力値Pが電力閾値Pth以下の場合、振幅制限判定及び係数算出部3は振幅制限を行わないと判定し、1を乗算係数として出力する。一方、電力値Pが電力閾値Pthより大きい場合、振幅制限判定及び係数算出部3は振幅制限を行うと判定し、(Pth/P)1/2を乗算係数として出力する。
 振幅最大値制限部5では、直交ベースバンド信号のI成分およびQ成分のそれぞれに対して、振幅制限判定及び係数算出部3からの乗算係数を乗算することにより、振幅最大値制限を行う。
 非線形歪補償演算部7は、振幅最大値制限部5による制限が行われた後の直交ベースバンド信号I’、Q’に対して、歪補償係数更新部28で算出された歪補償係数K,θとビットフォーマット制御信号Sに基づく複素乗算(歪補償演算)を行い、歪補償演算後の信号I”、Q”をDAC13へ出力する。
 DAC13は、ビットフォーマット決定部12から通知されたビットフォーマット制御信号Sに従って歪補償演算後のディジタル信号I”、Q”のビットフォーマットを認識する。そして、DAC13は、そのビットフォーマットで表現されたディジタル信号I”、Q”をアナログ信号に変換し、アナログ信号処理部(不図示)へ出力する。アナログ信号処理部は図7に図示されていないが、図6に示された直交変調器22や電力増幅器24を含むアナログ回路部分である。
 なお、ここでは、DAC13がDAC入力部のビットフォーマットを適宜変更することができるタイプである例を示している。したがって、DAC13は、ビットフォーマット決定部12から通知されるビットフォーマット制御信号Sに示されたビットフォーマットを設定し、そのビットフォーマットに適合した正しいレベルのディジタル―アナログ変換を行う。しかし、本発明はこの例に限定されるものではない。
 他の例として、DAC13がDAC入力部のビットフォーマットを変更できない固定のタイプであってもよい。その場合、DAC13は、入力信号のビットフォーマットに関係なく、入力信号がその決められた固定ビットフォーマットの信号であるという認識で入力信号に対して変換処理を行う。そして、DAC13から出力された信号が電力増幅器24に入力されるまでに、固定ビットフォーマットと実際の入力信号のビットフォーマットとの違いによるレベル差を、ビットフォーマット決定部12から通知されたビットフォーマットに基づいて調整すればよい。
 歪補償係数算出部9は、直交ベースバンド入力信号I’、Q’と、電力増幅器の出力の一部がディジタル信号に変調された直交ベースバンド帰還信号Ib、Qbを、極座標上で比較して振幅誤差と位相誤差を算出し、それに基づいて歪補償係数を算出する。極座標上の振幅誤差と位相誤差はコンプレッション量に相当する。
 歪補償係数データメモリ10は、歪補償係数算出部9で算出された歪補償係数を、電力計算部6で計算された電力値P’に対応させて記憶する。
 電力計算部6は、振幅制限された直交ベースバンド信号I’、Q’から電力値P’(=I’+Q’)を計算し、歪補償係数データメモリ10へ出力する。
 歪補償演算後最大電力値算出部11は、歪補償係数データメモリ10を参照して、閾値設定部4から与えられる電力閾値Pthに対する歪補償演算後の電力値を算出する。入力電力は、電力閾値Pth以下に制限されているため、電力閾値Pthに対する歪補償演算後の電力値が歪補償演算後の最大の電力値Pmaxとなる。歪補償演算後最大電力値算出部11は、この最大電力値Pmaxを、ビットフォーマット決定部12へ出力する。
 ビットフォーマット決定部12は、この最大電力値Pmaxを、予め決められたビット数のなかで最も精度良く表現できるビットフォーマットを求める。最大電力値Pmaxの整数部を、できるだけ少ないビット数で表現し、残りのビット数を最大電力値Pmaxの小数部に割り当てるビットフォーマットが、最も精度が高いビットフォーマットとなる。ビットフォーマット決定部12は、決定したビットフォーマット情報をビットフォーマット制御信号として非線形歪補償演算部7とDAC13へ通知する。
 図8は、第1の実施例におけるビットフォーマットを決定するための具体的な処理の一例を示すフローチャートである。ここでは、16ビットの固定小数点演算について例示するが、他のビット数であっても処理の手順は同様である。
 まず、ビットフォーマット決定部12は、ステップ201において、歪補償演算後の最大電力値Pmaxの整数部nを求める。図8のステップ201に示されている関数floor()は、引数の小数点第一位以下を切り捨て、引数以下の最大の整数値を返す関数である。最大電力値Pmaxは0以上であるため、整数nは0を含む正の整数となる。
 次に、ビットフォーマット決定部12は、ステップ202において、変数xを0で初期化する。続いて、ビットフォーマット決定部12は、ステップ203において、2のx乗と整数nの大小関係を求める。これは、整数nを表すのに何ビット必要かを算出する処理である。
 2>nであれば、ビットフォーマット決定部12は、ステップ205に遷移して、ビットフォーマットを決定する。2≦nであれば、ビットフォーマット決定部12は、ステップ204に遷移して変数xをインクリメントし、ステップ203に戻る。
 上記処理において2のx乗が整数nより大きくなったときのxが、最大電力値Pmaxの整数部を表す最も少ないビット数である。整数部をできるだけ少ないビット数で表現し、残りのビット数で符号と小数部を表現すれば、表現される数値の精度が最も高くなる。
 そこで、ビットフォーマット決定部12は、ステップ205において、整数部をxビットとし、小数部を(16-x-1)ビットとした、符号付Q(16-x-1)フォーマットを求める。
 なお、図8に示した方法の他にも最大電力値Pmaxの整数部を表すビット数を求める方法はある。他の方法として、最大電力値PmaxのLog(底=2)を計算する方法や、Pmaxをビットシフトする方法がある。
 また、最大電力値Pmaxの整数部からビットフォーマットを直接求めることにしてもよい。例えば、Pmaxの整数部とビットフォーマットとが対応付けられたテーブルを予め用意しておき、そのテーブルを参照することにより、ビットフォーマットを決定してもよい。
 このように、あるいはその他にも、ある値の整数部を求める方法やその整数を表すのに何ビット必要かを算出する方法は多数知られている。本発明においては、どのような方法を用いることにしても構わない。
 以上説明したように、本実施例によれば、電力増幅器24によって異なる任意のコンプレッション特性に対して、最大電力値を表現可能でありかつ最も精度の良いビットフォーマットを適応的に求めることができる。その結果、歪補償演算による飽和を発生させることなく、かつ、丸め誤差の影響を最小限に抑えた、精度の高い歪補償を実現することができる。
 (第2の実施例)
 第2の実施例による送信装置の基本的な構成は、図5~7に示した第1の実施例による送信装置と同様である。ただし、第1の実施例は、図8に示した処理によりビットフォーマットが決定したが、第2の実施例は、ビットフォーマットを第1の実施例と異なる処理でビットフォーマットを決定する。
 第2の実施例では、歪補償演算後最大電力値算出部11とビットフォーマット決定部12の連携動作によりビットフォーマットが決定される。
 図9は、第2の実施例におけるビットフォーマットを決定するための具体的な処理の一例を示すフローチャートである。ここでは、16ビットの固定小数点演算について例示するが、他のビット数であっても処理の手順は同様である。
 まず、ビットフォーマット決定部12は、ステップ301において、変数x=2とする。続いて、ビットフォーマット決定部12は、ステップ302において、符号付Q(16-x)フォーマットを選択する。符号付Q(16-x)フォーマットは、符号を1ビットで表現し、整数部をx-1ビットで表現し、小数部を16-xビットで表現するビットフォーマットである。例えば、変数x=2の場合、符号付Q14フォーマットが選択されることになる。
 次に、歪補償後最大電力値算出部11は、ステップ303において、ステップ302で選択した符号付Q(16-x)フォーマットによって表現した歪補償演算後の最大電力値Pmaxを算出する。
 次に、ビットフォーマット決定部12は、歪補償後最大電力値算出部11によって算出された最大電力値Pmaxと、0x4000とを、ステップ304において比較する。
 Pmax<0x4000であれば、ビットフォーマット決定部12は、Q(16-x+1)フォーマットを、非線形歪補償演算部7で用いるものとして確定させる(ステップ306)。また、Pmax≧0x4000であれば、ビットフォーマット決定部12は、ステップ305において変数xをインクリメントした後、ステップ302に戻る。
 以上説明した本実施例によるビットフォーマット決定処理の意味を以下に説明する。
 16ビット固定小数点形式ではMSBが符号を表現するので、その次のビットが整数部を表現するビットの中で最上位である。したがって、0x4000は、整数部を表すビットのうち最上位のビットだけが1で、他のビットが0である電力値を表現している。ただし、0x4000が表現している実際の値は小数点の位置によって変化する。
 あるビットフォーマットで表現した最大電力値Pmaxが0x4000以上であるということは、そのビットフォーマットか、そのビットフォーマットよりも整数部のビットが多いビットフォーマットでなければ、最大電力値Pmaxを表現できないことを意味する。逆に、あるビットフォーマットで表現した最大電力値Pmaxが0x4000より小さいということは、そのビットフォーマットよりも整数部のビットを1つ少なくしたビットフォーマットで最大電力値Pmaxを表現することができることを意味する。
 例えば16ビット固定小数点形式であれば、符号付Q14フォーマットから、最大電力値Pmaxを表現できるようになるまで、整数部のビット数を増やしていくことにより、最大電力値Pmaxの整数部をできるだけ少ないビット数で表現することができるビットフォーマットを求めればよい。
 よって、本実施例では、ステップ304で最大電力値Pmax<0x4000となったとき、ステップ306で、そのときの変数xを用いて符号付Q(16-x+1)フォーマットを確定すれば、そのフォーマットが最大電力値Pmaxを最も精度良く表現できるビットフォーマットとなる。
 なお、本実施例では、16ビットの符号付ビットフォーマットの例を示したが、他のビット数であっても同様の手順でビットフォーマットを決定することができる。その場合、本実施例における0x4000の代わりに、整数部を表すビットのうち最上位のビットだけを1とし、他のビットを0とした数値を用いればよい。
 (第3の実施例)
 第1、2の実施例では、歪補償回路が歪補償を行っている間、ビットフォーマットを適応的に制御する例を示したが、本発明はこれに限定されるものではない。歪補償回路は、電力増幅器のコンプレッション特性に合ったビットフォーマットを使用することを可能にする機能を有していればよく、必ずしも適応的にビットフォーマットを更新するものでなくてもよい。
 電力増幅器のコンプレッション特性が動作中に大きく変動することがなければ、適応的にビットフォーマットを更新する必要はない。例えば、起動時にだけビットフォーマットを決定することにしてもよい。あるいは、起動時にビットフォーマットを決定し、その後は何らか電力増幅器のコンプレッション特性が変化する要因が生じたときにだけビットフォーマットを更新することにしてもよい。
 第3の実施例として、変更可能に設定されたビットフォーマットを歪補償演算に用いる歪補償回路を示す。図10は、第3の実施例による歪補償回路の主要部分の構成を示すブロック図である。
 図10を参照すると、第3の実施例による歪補償回路は、図7に示した第1の実施例による歪補償回路における歪補償演算後最大電力値算出部11およびビットフォーマット決定部12の代わりに、ビットフォーマット制御部14を有している。それ以外の部分では第3の実施例の構成は第1の実施例の構成と同様である。
 ビットフォーマット制御部14には予めビットフォーマットが設定される。このビットフォーマットの設定は適宜変更することができるものである。ビットフォーマット制御部14は、設定されたビットフォーマットSを、ビットフォーマット制御信号によって非線形歪補償部7とDAC13へ通知する。
 非線形歪補償部7とDAC13は、第1の実施例と同様に、ビットフォーマット制御信号で通知されたビットフォーマットSを用いる。
 本実施例によれば、適応的にビットフォーマットを変更することはできないが、電力増幅器の特性に応じたビットフォーマットを設定することで、歪補償演算で飽和を生じずかつ精度の高い適切なビットフォーマットを容易に増幅器の歪補償に適用することができる。また、本実施例では、第1、2の実施例よりも単純な回路で実現できるので、電力増幅器の特性が動作中に大きく変動しない場合に用いて回路規模を削減することができる。
 以上、本発明の実施形態および実施例について述べてきたが、本発明は、これらの実施形態だけに限定されるものではなく、本発明の技術思想の範囲内において、これらの実施形態および実施例を組み合わせて使用したり、一部の構成を変更したりしてもよい。
 この出願は、2008年12月22日に出願された日本出願特願2008-325617を基礎として優先権の利益を主張するものであり、その開示の全てを引用によってここに取り込む。
 

Claims (21)

  1.  増幅器の歪特性を補償する歪補償回路であって、
     入力信号と前記増幅器で増幅された出力信号とを比較することにより、前記歪特性の補償に用いる歪補償係数を算出する歪補償係数算出手段と、
     変更できるように設定されたビットフォーマットと、前記歪補償係数算出手段で算出された前記歪補償係数とを用いて、前記入力信号に対する前記歪補償の演算を行う歪補償演算手段と、を有する歪補償回路。
  2.  前記歪補償係数算出手段で算出された前記歪補償係数に基づいて、前記増幅器の飽和出力点におけるコンプレッション量に応じて決まる、前記増幅器へ入力される歪補償後の信号の最大振幅を算出する歪補償演算後最大振幅算出手段と、
     前記歪補償演算後最大振幅算出手段で算出された前記最大振幅を表現することができるように前記ビットフォーマットを設定するビットフォーマット決定手段と、を更に有する、請求項1に記載の歪補償回路。
  3.  前記ビットフォーマット決定手段は、ビットフォーマットの複数の候補のうち、前記最大振幅を表現することができるものの中で最も高い精度で振幅を表現することができるものを設定する、請求項2に記載の歪補償回路。
  4.  前記ビットフォーマット決定手段は、前記ビットフォーマットを決定するとき、変数xを1ずつインクリメントしていき、2のx乗が前記最大振幅の整数部より大きくなったときの変数xの値を、前記ビットフォーマットの整数部のビット数に確定する、請求項2または3に記載の歪補償回路。
  5.  前記歪補償演算後最大振幅算出手段は、変数x-1を整数部のビット数とするビットフォーマットで前記最大振幅を表現し、
     前記ビットフォーマット決定手段は、前記ビットフォーマットを決定するとき、前記変数xを1ずつインクリメントしていき、前記歪補償演算後最大振幅算出手段によって前記最大振幅が表現された値が、前記歪補償後の信号の振幅を表現するビットのうち最上位ビットだけを1とし他のビットを0とした値よりも小さくなったときの前記変数x-2を、前記ビットフォーマットの整数部のビット数に確定する、請求項2または3に記載の歪補償回路。
  6.  前記歪補償回路が歪補償を行っている間、前記歪補償演算後最大振幅算出手段と前記ビットフォーマット決定手段が継続的に動作することにより、前記非線形歪補償演算手段で用いるビットフォーマットを適応的に制御する、請求項2から5のいずれか1項に記載の歪補償回路。
  7.  前記ビットフォーマットは固定小数点形式のビットフォーマットである、請求項1から6のいずれか1項に記載の歪補償回路。
  8.  歪特性を補償した信号を送信する送信装置であって、
     入力信号と、送信信号をフィードバックした信号とを比較することにより、前記歪特性の補償に用いる歪補償係数を算出する歪補償係数算出手段と、
     変更できるように設定されたビットフォーマットと、前記歪補償係数算出手段で算出された前記歪補償係数とを用いて、前記入力信号に対して前記歪補償の演算を行い、歪補償演算後の信号を出力する歪補償演算手段と、
     前記歪補償演算手段から出力された前記歪補償演算後の信号を増幅することにより、前記送信信号を生成する増幅器と、を有する送信装置。
  9.  前記歪補償係数算出手段で算出された前記歪補償係数に基づいて、前記増幅器の飽和出力点におけるコンプレッション量に応じて決まる、前記増幅器へ入力される歪補償後の信号の最大振幅を算出する歪補償演算後最大振幅算出手段と、
     前記歪補償演算後最大振幅算出手段で算出された前記最大振幅を表現することができるように前記ビットフォーマットを設定するビットフォーマット決定手段と、を更に有する、請求項8に記載の送信装置。
  10.  前記ビットフォーマット決定手段は、ビットフォーマットの複数の候補のうち、前記最大振幅を表現することができるものの中で最も高い精度で振幅を表現することができるものを設定する、請求項9に記載の送信装置。
  11.  前記ビットフォーマット決定手段は、前記ビットフォーマットを決定するとき、変数xを1ずつインクリメントしていき、2のx乗が前記最大振幅の整数部より大きくなったときの変数xの値を、前記ビットフォーマットの整数部のビット数に確定する、請求項9または10に記載の送信装置。
  12.  前記歪補償演算後最大振幅算出手段は、変数x-1を整数部のビット数とするビットフォーマットで前記最大振幅を表現し、
     前記ビットフォーマット決定手段は、前記ビットフォーマットを決定するとき、前記変数xを1ずつインクリメントしていき、前記歪補償演算後最大振幅算出手段によって前記最大振幅が表現された値が、前記歪補償後の信号の振幅を表現するビットのうち最上位ビットだけを1とし他のビットを0とした値よりも小さくなったときの前記変数x-2を、前記ビットフォーマットの整数部のビット数に確定する、請求項9または10に記載の送信装置。
  13.  前記送信装置が歪補償を行っている間、前記歪補償演算後最大振幅算出手段と前記ビットフォーマット決定手段が継続的に動作することにより、前記非線形歪補償演算手段で用いるビットフォーマットを適応的に制御する、請求項8から12のいずれか1項に記載の送信装置。
  14.  前記ビットフォーマットは固定小数点形式のビットフォーマットである、請求項8から13のいずれか1項に記載の送信装置。
  15.  増幅器の歪特性を補償するための歪補償方法であって、
     入力信号と前記増幅器で増幅された出力信号とを比較することにより、前記歪特性の補償に用いる歪補償係数を算出し、
     変更できるように設定されたビットフォーマットと、算出した前記歪補償係数とを用いて、前記入力信号に対する前記歪補償の演算を行う、
    歪補償方法。
  16.  算出した前記歪補償係数に基づいて、前記増幅器の飽和出力点におけるコンプレッション量に応じて決まる、前記増幅器へ入力される歪補償後の信号の最大振幅を算出し、
     算出した前記最大振幅を表現することができるように前記ビットフォーマットを設定する、請求項15に記載の歪補償方法。
  17.  ビットフォーマットの複数の候補のうち、前記最大振幅を表現することができるものの中で最も高い精度で振幅を表現することができるものを、前記ビットフォーマットとして設定する、請求項16に記載の歪補償方法。
  18.  前記ビットフォーマットを決定するとき、変数xを1ずつインクリメントしていき、2のx乗が前記最大振幅の整数部より大きくなったときの変数xの値を、前記ビットフォーマットの整数部のビット数に確定する、請求項16または17に記載の歪補償方法。
  19.  前記ビットフォーマットを決定するとき、変数xを1ずつインクリメントしていき、前記変数x-1を整数部のビット数とするビットフォーマットで前記最大振幅を表現した値が、前記歪補償後の信号の振幅を表現するビットのうち最上位ビットだけを1とし他のビットを0とした値よりも小さくなったときの前記変数x-2を、前記ビットフォーマットの整数部のビット数に確定する、請求項16または17に記載の歪補償方法。
  20.  歪補償を行っている間継続してビットフォーマットを適応的に制御する、請求項15から19のいずれか1項に記載の歪補償方法。
  21.  前記ビットフォーマットは固定小数点形式のビットフォーマットである、請求項15から20のいずれか1項に記載の歪補償方法。
     
PCT/JP2009/070336 2008-12-22 2009-12-03 歪補償回路、送信装置、および歪補償方法 WO2010073889A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/141,230 US8848828B2 (en) 2008-12-22 2009-12-03 Distortion compensation circuit, transmitting apparatus and distortion compensating method
JP2010543993A JP5170259B2 (ja) 2008-12-22 2009-12-03 歪補償回路、送信装置、および歪補償方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008325617 2008-12-22
JP2008-325617 2008-12-22

Publications (1)

Publication Number Publication Date
WO2010073889A1 true WO2010073889A1 (ja) 2010-07-01

Family

ID=42287507

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/070336 WO2010073889A1 (ja) 2008-12-22 2009-12-03 歪補償回路、送信装置、および歪補償方法

Country Status (3)

Country Link
US (1) US8848828B2 (ja)
JP (1) JP5170259B2 (ja)
WO (1) WO2010073889A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120056365A (ko) * 2010-11-25 2012-06-04 삼성전자주식회사 포화 레벨 이상을 제한하여 성능 개선을 하는 디지털 전치 왜곡 방법 및 장치
JP6094071B2 (ja) * 2012-07-02 2017-03-15 富士通株式会社 歪補償装置及び歪補償方法
US8855588B2 (en) * 2012-12-19 2014-10-07 Mstar Semiconductor, Inc. Power amplifying apparatus and wireless signal transmitter utilizing the same
US9473096B2 (en) * 2014-05-29 2016-10-18 Entropic Communications, Llc Method and apparatus for adaptive transmit power control
US9425837B1 (en) * 2015-09-25 2016-08-23 Qualcomm Incorporated Adaptive feed-forward power amplifier linearization methods using adaptive filters
JP2017098711A (ja) * 2015-11-20 2017-06-01 富士通株式会社 歪補償装置および歪補償方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002152289A (ja) * 2000-11-08 2002-05-24 Nec Corp 歪み補償装置
JP2003318661A (ja) * 2002-04-23 2003-11-07 Mitsubishi Electric Corp 歪み補償回路
JP3699602B2 (ja) * 1999-01-07 2005-09-28 富士通株式会社 プリディストーション装置及びその方法
JP2006050183A (ja) * 2004-08-04 2006-02-16 Fujitsu Ltd 歪み補償装置、圧縮データ生成方法
JP4212647B2 (ja) * 1995-11-13 2009-01-21 アポジー・テクノロジー・インコーポレイテッド 三状態パワースイッチへの小さい入力信号の線形化のためのデジタル信号処理

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04212647A (ja) 1990-03-16 1992-08-04 Yoshisada Kojima 全周押しボタン式警音器
JPH11239191A (ja) 1998-02-19 1999-08-31 Matsushita Electric Ind Co Ltd プリディストーション歪補償機能付送信装置及び送信装置におけるプリディストーション歪補償方法
JP4183364B2 (ja) 1999-12-28 2008-11-19 富士通株式会社 歪補償装置
JP2003168931A (ja) 2001-12-04 2003-06-13 Nec Corp 歪補償回路
US7313199B2 (en) * 2002-03-21 2007-12-25 Hypres, Inc. Power amplifier linearization
JP3874688B2 (ja) * 2002-03-29 2007-01-31 富士通株式会社 歪補償装置
JP2004032609A (ja) * 2002-06-28 2004-01-29 Nec Corp 非線形歪み補償回路
JP4288458B2 (ja) 2002-08-22 2009-07-01 日本電気株式会社 振幅制限回路及びcdma通信装置
JP4933940B2 (ja) * 2007-04-02 2012-05-16 株式会社日立国際電気 電力増幅装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4212647B2 (ja) * 1995-11-13 2009-01-21 アポジー・テクノロジー・インコーポレイテッド 三状態パワースイッチへの小さい入力信号の線形化のためのデジタル信号処理
JP3699602B2 (ja) * 1999-01-07 2005-09-28 富士通株式会社 プリディストーション装置及びその方法
JP2002152289A (ja) * 2000-11-08 2002-05-24 Nec Corp 歪み補償装置
JP2003318661A (ja) * 2002-04-23 2003-11-07 Mitsubishi Electric Corp 歪み補償回路
JP2006050183A (ja) * 2004-08-04 2006-02-16 Fujitsu Ltd 歪み補償装置、圧縮データ生成方法

Also Published As

Publication number Publication date
US8848828B2 (en) 2014-09-30
US20110255636A1 (en) 2011-10-20
JP5170259B2 (ja) 2013-03-27
JPWO2010073889A1 (ja) 2012-06-14

Similar Documents

Publication Publication Date Title
JP5176692B2 (ja) 歪補償回路及び歪補償方法
US8022763B2 (en) Amplifier failure detection apparatus
JP5742186B2 (ja) 増幅装置
JP4845574B2 (ja) 極座標変調回路、集積回路および無線装置
JP4786644B2 (ja) 歪補償装置
US8451055B2 (en) Distortion compensating apparatus, transmitting apparatus, and distortion compensating method
JP4802190B2 (ja) ポーラ変調送信回路及び通信機器
JP5170259B2 (ja) 歪補償回路、送信装置、および歪補償方法
CN1897457A (zh) 用于补偿失真的预失真放大器
JP2007180782A (ja) 極座標変調送信装置及び適応歪補償処理システム並びに極座標変調送信方法及び適応歪補償処理方法
US9337783B2 (en) Distortion compensation apparatus and distortion compensation method
KR101197394B1 (ko) 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법
JP5482561B2 (ja) 歪補償増幅装置及び歪補償方法
JP2007208684A (ja) 歪補償機能付き送信装置
JP5673475B2 (ja) 歪補償装置および歪補償方法
JP6015386B2 (ja) 歪補償装置及び歪補償方法
JP4707631B2 (ja) ポーラ変調送信装置、及び無線通信装置
KR101196584B1 (ko) 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법
KR100939882B1 (ko) 왜곡 보상 장치
JP2006157385A (ja) 歪補償増幅器
JP2007274454A (ja) 歪補償係数トレーニング信号発生装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09834693

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2010543993

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13141230

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09834693

Country of ref document: EP

Kind code of ref document: A1