JPWO2010073889A1 - 歪補償回路、送信装置、および歪補償方法 - Google Patents

歪補償回路、送信装置、および歪補償方法 Download PDF

Info

Publication number
JPWO2010073889A1
JPWO2010073889A1 JP2010543993A JP2010543993A JPWO2010073889A1 JP WO2010073889 A1 JPWO2010073889 A1 JP WO2010073889A1 JP 2010543993 A JP2010543993 A JP 2010543993A JP 2010543993 A JP2010543993 A JP 2010543993A JP WO2010073889 A1 JPWO2010073889 A1 JP WO2010073889A1
Authority
JP
Japan
Prior art keywords
distortion compensation
bit format
distortion
maximum amplitude
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010543993A
Other languages
English (en)
Other versions
JP5170259B2 (ja
Inventor
順也 芦田
順也 芦田
庄司 哲平
哲平 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
NEC Corp
Original Assignee
Hitachi Kokusai Electric Inc
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc, NEC Corp filed Critical Hitachi Kokusai Electric Inc
Priority to JP2010543993A priority Critical patent/JP5170259B2/ja
Publication of JPWO2010073889A1 publication Critical patent/JPWO2010073889A1/ja
Application granted granted Critical
Publication of JP5170259B2 publication Critical patent/JP5170259B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/366Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/336A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

増幅器の歪特性を補償する歪補償回路は歪補償係数算出手段と歪補償演算手段を有している。歪補償係数算出手段は、入力信号と増幅器で増幅された出力信号とを比較することにより、歪特性の補償に用いる歪補償係数を算出する。歪補償演算手段は、変更できるように設定されたビットフォーマットと、歪補償係数算出手段で算出された歪補償係数とを用いて、入力信号に対する前記歪補償の演算を行う。

Description

本発明は増幅器によって信号に生じる歪を補償する技術に関する。
近年のディジタル高速無線通信システムの分野では、CDMA(Code Division Multiple Access)変調やOFDM(OrthgonalFrequency Division Multiplexing)変調が利用されている。それらの変調方式による多重変調波には、平均電力に対して瞬時電力(ピークファクタ、クレストファクタ)が非常に大きいという特徴がある。
そのため、無線通信装置の送信部に搭載される送信用電力増幅器には、信号を増幅する際、隣接チャネルへの漏洩電力を低く抑えることが要求される。そのため、送信用電力増幅器には、非常に高い出力レベルまで線形性を維持し、非線形歪みによる送信スペクトルの広がりを抑えることが要求される。
しかしながら、非常に大きな振幅成分に到るまで良好な線形性を有する電力増幅器は、規模が大きくなり、高価で消費電力も大きくなってしまう。
そのため一般には、ある程度までの小さな振幅成分においては良好な線形であるが、それ以上に大きな振幅成分においては非線形となるという特性の電力増幅器が用いられる場合が多い。非線形性を有する電力増幅器を使用する場合、バックオフを大きくすれば動作領域の線形性は保てるが効率が良くない。逆に、バックオフを小さくすれば、効率は良くなるが、出力信号の波形が歪んでしまう。その結果、無線送信信号の歪成分が隣接チャネルに漏洩してしまう。
そこで、電力増幅器の非線形歪による隣接チャネル漏洩電力を抑圧するために、様々な歪補償技術が提案されている。その中で、近年最もよく採用されている歪補償技術として、ディジタルプリディストーション方式がある。
ディジタルプリディストーション方式による歪補償は、電力増幅器において発生するAM/AM特性(振幅特性)及びAM/PM特性(位相特性)における非線形歪を補償するものである。歪補償回路は、送信信号と帰還信号をディジタルで比較することにより、電力増幅器の非線形特性を得る。そして、その非線形特性の逆特性を表す歪補償係数を求め、その歪補償係数を送信信号に複素乗算する。この複素乗算で得られた信号が電力増幅器に入力される。その結果、電力増幅器から出力される信号の特性は線形に近いものとなる。
特開2004−32609号公報および特開2008−258714号公報には、ディジタルプレディストーション方式により、非線形歪を補償する回路が開示されている。
特開2004−32609号公報に記載された非線形歪補償回路は、入力振幅に応じた補償値を入力信号に乗算することにより、非線形歪を補償する。特に、この非線形歪補償回路では、1個飛ばしの歪補償係数だけを予め保持しておき、保持されている歪補償係数の中間の歪補償係数を補間することにより、メモリ容量を削減している。
特開2008−258714号公報に記載された電力増幅装置は、入力データの振幅に応じてルックアップテーブルから出力される補償データを用いて補償を行う。特に、この電力増幅器では、入力データの振幅に応じて、大信号領域用と小信号領域用のルックアップテーブルを使い分けることにより、増幅器のダイナミックレンジを拡大している。
無線通信装置の送信部に搭載される電力増幅器には様々な特性のものがあり、それらの飽和出力点におけるコンプレッション量は電力増幅器によって異なる。コンプレッション量は理想的な線形利得から実際の利得への圧縮量である。飽和出力点におけるコンプレッション量が異なれば、電力増幅器から出力される信号の特性が異なるので、電力増幅器に入力すべき歪補償演算後の信号の電力値が異なる。そのため、飽和出力点におけるコンプレッション量が異なれば、ディジタル信号の振幅として表現すべき数値の範囲が異なってくる。
ディジタルプリディストーション方式による歪補償で用いられるようなディジタル信号はディジタル回路内では所定ビット数で表現される。信号の振幅をディジタルで所定のビット数で表現する場合、表現の精度と、表現できる数値の範囲とがトレードオフとなる。ビット数を増やせば、それら表現の精度と、表現できる数値の範囲とを両立させることができるが、回路規模やコストが増大してしまう。
実際の無線通信装置への適用においては、電力増幅器の非線形特性を予め検証しておき、その結果を基にしてビット数およびビットフォーマットが決められる。特に、固定小数点演算を用いる場合、演算結果が表現できる範囲を超えて飽和してしまい、正しい結果が得られない場合があるため、事前の検証が重要である。
ここでは、一例として、信号を16ビットの固定小数点形式で表現することを考える。
図1は、16ビット固定小数点形式の符号付Q13フォーマットを示す図である。このビットフォーマットでは、符号を表現するのに1ビットが用いられ、整数部を表現するのに2ビットが用いられ、小数部を表現するのに13ビットが用いられている。そして、このビットフォーマットによれば、−3.99・・・〜+3.99・・・の範囲の数値を表現することができる。
一方、図2は16ビット固定小数点形式の符号付Q12フォーマットを示す図である。このビットフォーマットでは、符号を表現するのに1ビットが用いられ、整数部を表現するのに3ビットが用いられ、小数部を表現するのに12ビットが用いられている。このビットフォーマットによれば、−7.99・・・〜+7.99・・・の範囲の数値を表現することができる。
図3は、第1の例の電力増幅器における非線形特性および非線形歪補償後の信号の特性を示すグラフである。図4は、第2の例の電力増幅器における非線形特性および非線形歪補償後の信号の特性を示すグラフである。図3、4の横軸は入力振幅を表し、縦軸は出力振幅を表す。入力振幅および出力振幅は平均入力振幅1.0で正規化されている。
図3に示された第1の例では、電力増幅器の入出力特性における歪補償可能な上限の入力振幅は約2.5である。そして、電力増幅器の入力振幅3.5で飽和する。図3から分かるように、電力増幅器の飽和出力点におけるコンプレッション量は電力レベルで約3dBである。一般に、歪補償の特性としては、電力増幅器の非線形特性の逆特性が用いられる。そのような歪補償の特性を用いるとすると、歪補償演算の入出力特性は図3に示されているような特性となる。ピークの入力振幅2.5に対する歪補償演算後の振幅は3.5(=2.5×1.4)となる。
この歪補償演算後の振幅3.5を16ビットの固定小数点形式で表現するとしたとき、最も精度良く表現できるビットフォーマットは、図1の符号付Q13フォーマットである。
一方、図4に示された第2の例でも、電力増幅器の入出力特性における歪補償可能な上限の入力振幅は約2.5である。しかし、第2の例では電力増幅器の入力振幅5.0で飽和する。したがって、図4から分かるように、電力増幅器の飽和出力点におけるコンプレッション量は電力レベルで約6dBになる。そのため、歪補償演算の入出力特性は図4に示されているような特性となる。ピークの入力振幅2.5に対する歪補償演算後の振幅は5.0(=2.5×2)となる。
この振幅5.0は図1の符号付Q13フォーマットでは表現できない。振幅5.0を最も精度良く表現できるビットフォーマットは、図2の符号付Q12フォーマットである。
以上のように、電力増幅器の特性によって歪補償回路の適切なビットフォーマットが変わってしまい、所望の精度で歪補償を行うことができなくなる場合があった。例えば電力増幅器の仕様を変更するために、歪補償回路自体の回路変更をしなければならないことがあった。
また、特開2008−258714号公報に記載された電力増幅装置では入力データの振幅に応じてルックアップテーブルを変更しているが、電力増幅器の特性の変更に対応することはできなかった。そのため、やはり、電力増幅器の変更に伴って歪補償回路全体の変更が必要となる場合がある。
本発明の目的は、増幅器の歪補償に、増幅器の特性に応じた適切なビットフォーマットを適用することを可能にする技術を提供することである。
上記目的を達成するために、本発明の歪補償回路は、増幅器の歪特性を補償する歪補償回路であって、
入力信号と前記増幅器で増幅された出力信号とを比較することにより、前記歪特性の補償に用いる歪補償係数を算出する歪補償係数算出手段と、
変更できるように設定されたビットフォーマットと、前記歪補償係数算出手段で算出された前記歪補償係数とを用いて、前記入力信号に対する前記歪補償の演算を行う歪補償演算手段と、を有している。
本発明の送信装置は、歪特性を補償した信号を送信する送信装置であって、
入力信号と、送信信号をフィードバックした信号とを比較することにより、前記歪特性の補償に用いる歪補償係数を算出する歪補償係数算出手段と、
変更できるように設定されたビットフォーマットと、前記歪補償係数算出手段で算出された前記歪補償係数とを用いて、前記入力信号に対して前記歪補償の演算を行い、歪補償演算後の信号を出力する歪補償演算手段と、
前記歪補償演算手段から出力された前記歪補償演算後の信号を増幅することにより、前記送信信号を生成する増幅器と、を有している。
本発明の歪補償方法は、増幅器の歪特性を補償するための歪補償方法であって、
入力信号と前記増幅器で増幅された出力信号とを比較することにより、前記歪特性の補償に用いる歪補償係数を算出し、
変更できるように設定されたビットフォーマットと、算出した前記歪補償係数とを用いて、前記入力信号に対する前記歪補償の演算を行うものである。
16ビット固定小数点形式の符号付Q13フォーマットを示す図である。 16ビット固定小数点形式の符号付Q12フォーマットを示す図である。 第1の例の電力増幅器における非線形特性および非線形歪補償後の信号の特性を示すグラフである。 第2の例の電力増幅器における非線形特性および非線形歪補償後の信号の特性を示すグラフである。 本実施形態による歪補償回路の概略構成を示すブロック図である。 第1の実施例による送信装置の構成を示すブロック図である。 第1の実施例による歪補償回路の主要部分の構成を示すブロック図である。 第1の実施例におけるビットフォーマットを決定するための具体的な処理の一例を示すフローチャートである。 第2の実施例におけるビットフォーマットを決定するための具体的な処理の一例を示すフローチャートである。 第3の実施例による歪補償回路の主要部分の構成を示すブロック図である。
本発明を実施するための形態について図面を参照して詳細に説明する。
図5は、本実施形態による歪補償回路の概略構成を示すブロック図である。図5を参照すると、歪補償回路100は、歪補償係数算出部101と歪補償演算部102とを有している。
歪補償回路100は、増幅器103の歪特性を補償する回路である。
歪補償係数算出部101は、入力信号と増幅器103で増幅された出力信号とを比較することにより、歪特性の補償に用いる歪補償係数を算出する。
歪補償演算部102は、変更できるように設定されたビットフォーマットと、歪補償係数算出部101で算出された歪補償係数とを用いて、入力信号に対する歪補償の演算を行う。
本実施形態によれば、設定されたビットフォーマットを用いて歪補償の演算が行われるので、増幅器103の特性に応じた適切なビットフォーマットを設定し、そのビットフォーマットを歪補償に適用することが可能である。
上述した本実施形態の歪補償回路100は、適切なビットフォーマットを自身で判断して設定する構成であってもよく、あるいは外部から設定される構成であってもよい。
ビットフォーマットを自身で判断する場合、歪補償回路100は、歪補償係数算出部101で算出された歪補償係数に基づいて、増幅器103の飽和出力点におけるコンプレッション量に応じて決まる、増幅器103へ入力される歪補償後の信号の最大振幅を算出し、算出した最大振幅を表現することができるようにビットフォーマットを設定する構成を更に備えればよい。これによれば、増幅器103へ入力される歪補償後の信号の最大振幅を表現できるようなビットフォーマットが自動的に設定されるので、ユーザが設定しなくても増幅器103の特性に応じた適切なビットフォーマットを歪補償に適用することができる。
また、その場合、歪補償回路100は、例えば、予め定められたビットフォーマットの複数の候補のうち、最大振幅を表現することができるものの中で最も高い精度で振幅を表現することができるものを設定することにすればよい。これによれば、増幅器103へ入力される歪補償後の信号の最大振幅を表現でき、かつ振幅を高い精度で表現することができるフォーマットを設定することができる。
また、歪補償回路100は、歪補償を行っている間継続して、非線形歪補償演算部102で用いるビットフォーマットを適応的に制御することにしてもよい。これによれば、増幅器103が変更された場合や増幅器103の特性が変化した場合に、その変更や変化に適応して、増幅器103の特性に適したビットフォーマットを用いることができる。
(第1の実施例)
図6は、第1の実施例による送信装置の構成を示すブロック図である。図6を参照すると、送信装置30は、歪補償回路20、送信データ生成部21、直交変調器22、基準信号生成部23、および電力増幅器24を有している。歪補償回路20は、振幅制限回路1、非線形歪補償演算部7、DAC(Digital−Analog Converter)13、非線形歪補償演算部7、方向性結合器25、直交復調器26、ADC(Analog−Digital Converter)27、および歪補償係数更新部28、および電力計算部6を有している。なお、本実施例では、歪補償回路20におけるディジタル信号処理演算は固定小数点形式であるものとする。固定小数点形式は、浮動小数点形式と比べると、表現できる値の範囲が狭いが、処理が容易なので高速な演算が可能である。
振幅制限回路1は、送信データ生成部21からのディジタル直交ベースバンド信号I、Qをある電力閾値Pth以下になるように制限する。振幅制限回路1は一般的な振幅制限方法を用いればよい。一般的な振幅制限方法の例として、円形クリッピングによる方法と、窓関数を用いた方法がよく知られている。
円形クリッピングによる方法では、直交ベースバンド信号I、Qの電力値を算出し、電力閾値を超える信号に対して、信号の位相を維持したまま振幅制限する。
また、窓関数を用いた振幅制限方法では、直交ベースバンド信号I、Qの電力値xが、電力閾値yより大きい場合には、(y/x)1/2が極となる下に凸の窓関数を生成し、閾値を越えた電力点とその周辺信号に対して、一定の時間幅を持った上記窓関数で逓倍する。窓関数の例としてハニング窓やカイザー窓がよく知られている。
非線形歪補償演算部7は、振幅制限回路1によって振幅が制限された直交ベースバンド信号I’、Q’に対して複素乗算による歪補償演算を行う。その歪補償演算においては、信号の振幅は歪補償係数更新部28から設定されたビットフォーマットSで表現され、複素乗算には歪補償係数更新部28からの歪補償係数K,θが用いられる。
DAC13は、非線形歪補償演算部7による歪補償演算が行われた後の直交ベースバンド信号I”、Q”をアナログ信号に変換することにより、アナログ直交ベースバンド信号を生成する。DAC13に入力される直交ベースバンド信号I”、Q”は歪補償係数更新部28から設定されたビットフォーマットSで表現されているので、DAC13は、そのビットフォーマットSに応じた変換処理を行う。
直交変調器22は、DAC13で生成されたアナログ直交ベースバンド信号を、基準信号生成部23からの基準信号を用いた直交変調により、直交変調信号に変換する。
電力増幅器24は、直交変調器22で生成された直交変調信号を電力増幅し、RF(Radio Frequency)信号として出力する。この電力増幅器24の出力の一部は方向性結合器25を介して直交復調器26に帰還される。
直交復調器26は、方向性結合器25によって帰還されたRF信号を、基準信号生成部23からの基準信号を用いて、アナログ直交ベースバンド信号に復調する。
ADC27は、直交復調器26からのアナログ直交ベースバンド信号をディジタル信号に変換することにより、ディジタル直交ベースバンド帰還信号Ib、Qbを生成する。
歪補償係数更新部28は、ADC27からのディジタル直交ベースバンド帰還信号Ib、Qbと、振幅制限回路1からの直交ベースバンド信号I’、Q’を比較し、歪補償係数K,θを更新する。また、歪補償係数更新部28は、その歪補償係数K,θに基づいて、歪補償後の信号の最大振幅を算出し、その最大振幅を表現することができるようにビットフォーマットSを決定する。歪補償係数更新部28からの歪補償係数K,θとビットフォーマットSは非線形歪補償演算部7に通知される。
具体的には、歪補償係数更新部28で算出された歪補償係数K,θは、電力値に対する歪補償係数K,θという形式でメモリに蓄積される。また、電力計算部6は、振幅制限回路1からの直交ベースバンド信号I’、Q’の電力値を算出する。非線形歪補償演算部7は、電力計算部6からの電力値をアドレスとしてメモリにアクセスし、歪補償係数K,θを取得する。この歪補償係数K,θが歪補償演算に用いられる。
なお、図6は本発明の一構成例であり、他の構成に本発明を適用することも可能である。例えば、直交変調および直交復調をディジタル方式でおこなってもよい。また、直交変調の代わりに周波数変換を行ってもよい。また、電力計算部6による電力値をアドレスとする替わりに、電力値の平方根である振幅値を計算し、振幅値をアドレスとして歪補償係数を取得する構成を用いてもよい。
図7は、第1の実施例による歪補償回路の主要部分の構成を示すブロック図である。本実施例の振幅制限回路1は円形クリッピング方式の例であり、図7を参照すると、電力計算部2、振幅制限判定及び係数算出部3、閾値設定部4、および振幅最大値制限部5を有している。また、歪補償係数更新部28は、歪補償係数算出部9、歪補償係数データメモリ10、歪補償演算後最大電力値算出部11、およびビットフォーマット決定部12を有している。
振幅制限回路1は、一例として円形クリッピング方式を用いて、ディジタル直交ベースバンド信号I、Qを電力閾値Pth以下に制限するものとする。
電力計算部2は、直交ベースバンド信号I、Qの電力値P(=I+Q)を計算し、振幅制限判定及び係数算出部3へ出力する。
振幅制限判定及び係数算出部3は、電力計算部2からの電力値Pと、閾値設定部4から与えられる電力閾値Pthとを比較し、電力値Pが電力閾値Pth以下となるような係数を算出して、振幅最大値制限部5へ出力する。例えば、電力値Pが電力閾値Pth以下の場合、振幅制限判定及び係数算出部3は振幅制限を行わないと判定し、1を乗算係数として出力する。一方、電力値Pが電力閾値Pthより大きい場合、振幅制限判定及び係数算出部3は振幅制限を行うと判定し、(Pth/P)1/2を乗算係数として出力する。
振幅最大値制限部5では、直交ベースバンド信号のI成分およびQ成分のそれぞれに対して、振幅制限判定及び係数算出部3からの乗算係数を乗算することにより、振幅最大値制限を行う。
非線形歪補償演算部7は、振幅最大値制限部5による制限が行われた後の直交ベースバンド信号I’、Q’に対して、歪補償係数更新部28で算出された歪補償係数K,θとビットフォーマット制御信号Sに基づく複素乗算(歪補償演算)を行い、歪補償演算後の信号I”、Q”をDAC13へ出力する。
DAC13は、ビットフォーマット決定部12から通知されたビットフォーマット制御信号Sに従って歪補償演算後のディジタル信号I”、Q”のビットフォーマットを認識する。そして、DAC13は、そのビットフォーマットで表現されたディジタル信号I”、Q”をアナログ信号に変換し、アナログ信号処理部(不図示)へ出力する。アナログ信号処理部は図7に図示されていないが、図6に示された直交変調器22や電力増幅器24を含むアナログ回路部分である。
なお、ここでは、DAC13がDAC入力部のビットフォーマットを適宜変更することができるタイプである例を示している。したがって、DAC13は、ビットフォーマット決定部12から通知されるビットフォーマット制御信号Sに示されたビットフォーマットを設定し、そのビットフォーマットに適合した正しいレベルのディジタル―アナログ変換を行う。しかし、本発明はこの例に限定されるものではない。
他の例として、DAC13がDAC入力部のビットフォーマットを変更できない固定のタイプであってもよい。その場合、DAC13は、入力信号のビットフォーマットに関係なく、入力信号がその決められた固定ビットフォーマットの信号であるという認識で入力信号に対して変換処理を行う。そして、DAC13から出力された信号が電力増幅器24に入力されるまでに、固定ビットフォーマットと実際の入力信号のビットフォーマットとの違いによるレベル差を、ビットフォーマット決定部12から通知されたビットフォーマットに基づいて調整すればよい。
歪補償係数算出部9は、直交ベースバンド入力信号I’、Q’と、電力増幅器の出力の一部がディジタル信号に変調された直交ベースバンド帰還信号Ib、Qbを、極座標上で比較して振幅誤差と位相誤差を算出し、それに基づいて歪補償係数を算出する。極座標上の振幅誤差と位相誤差はコンプレッション量に相当する。
歪補償係数データメモリ10は、歪補償係数算出部9で算出された歪補償係数を、電力計算部6で計算された電力値P’に対応させて記憶する。
電力計算部6は、振幅制限された直交ベースバンド信号I’、Q’から電力値P’(=I’+Q’)を計算し、歪補償係数データメモリ10へ出力する。
歪補償演算後最大電力値算出部11は、歪補償係数データメモリ10を参照して、閾値設定部4から与えられる電力閾値Pthに対する歪補償演算後の電力値を算出する。入力電力は、電力閾値Pth以下に制限されているため、電力閾値Pthに対する歪補償演算後の電力値が歪補償演算後の最大の電力値Pmaxとなる。歪補償演算後最大電力値算出部11は、この最大電力値Pmaxを、ビットフォーマット決定部12へ出力する。
ビットフォーマット決定部12は、この最大電力値Pmaxを、予め決められたビット数のなかで最も精度良く表現できるビットフォーマットを求める。最大電力値Pmaxの整数部を、できるだけ少ないビット数で表現し、残りのビット数を最大電力値Pmaxの小数部に割り当てるビットフォーマットが、最も精度が高いビットフォーマットとなる。ビットフォーマット決定部12は、決定したビットフォーマット情報をビットフォーマット制御信号として非線形歪補償演算部7とDAC13へ通知する。
図8は、第1の実施例におけるビットフォーマットを決定するための具体的な処理の一例を示すフローチャートである。ここでは、16ビットの固定小数点演算について例示するが、他のビット数であっても処理の手順は同様である。
まず、ビットフォーマット決定部12は、ステップ201において、歪補償演算後の最大電力値Pmaxの整数部nを求める。図8のステップ201に示されている関数floor()は、引数の小数点第一位以下を切り捨て、引数以下の最大の整数値を返す関数である。最大電力値Pmaxは0以上であるため、整数nは0を含む正の整数となる。
次に、ビットフォーマット決定部12は、ステップ202において、変数xを0で初期化する。続いて、ビットフォーマット決定部12は、ステップ203において、2のx乗と整数nの大小関係を求める。これは、整数nを表すのに何ビット必要かを算出する処理である。
>nであれば、ビットフォーマット決定部12は、ステップ205に遷移して、ビットフォーマットを決定する。2≦nであれば、ビットフォーマット決定部12は、ステップ204に遷移して変数xをインクリメントし、ステップ203に戻る。
上記処理において2のx乗が整数nより大きくなったときのxが、最大電力値Pmaxの整数部を表す最も少ないビット数である。整数部をできるだけ少ないビット数で表現し、残りのビット数で符号と小数部を表現すれば、表現される数値の精度が最も高くなる。
そこで、ビットフォーマット決定部12は、ステップ205において、整数部をxビットとし、小数部を(16−x−1)ビットとした、符号付Q(16−x−1)フォーマットを求める。
なお、図8に示した方法の他にも最大電力値Pmaxの整数部を表すビット数を求める方法はある。他の方法として、最大電力値PmaxのLog(底=2)を計算する方法や、Pmaxをビットシフトする方法がある。
また、最大電力値Pmaxの整数部からビットフォーマットを直接求めることにしてもよい。例えば、Pmaxの整数部とビットフォーマットとが対応付けられたテーブルを予め用意しておき、そのテーブルを参照することにより、ビットフォーマットを決定してもよい。
このように、あるいはその他にも、ある値の整数部を求める方法やその整数を表すのに何ビット必要かを算出する方法は多数知られている。本発明においては、どのような方法を用いることにしても構わない。
以上説明したように、本実施例によれば、電力増幅器24によって異なる任意のコンプレッション特性に対して、最大電力値を表現可能でありかつ最も精度の良いビットフォーマットを適応的に求めることができる。その結果、歪補償演算による飽和を発生させることなく、かつ、丸め誤差の影響を最小限に抑えた、精度の高い歪補償を実現することができる。
(第2の実施例)
第2の実施例による送信装置の基本的な構成は、図5〜7に示した第1の実施例による送信装置と同様である。ただし、第1の実施例は、図8に示した処理によりビットフォーマットが決定したが、第2の実施例は、ビットフォーマットを第1の実施例と異なる処理でビットフォーマットを決定する。
第2の実施例では、歪補償演算後最大電力値算出部11とビットフォーマット決定部12の連携動作によりビットフォーマットが決定される。
図9は、第2の実施例におけるビットフォーマットを決定するための具体的な処理の一例を示すフローチャートである。ここでは、16ビットの固定小数点演算について例示するが、他のビット数であっても処理の手順は同様である。
まず、ビットフォーマット決定部12は、ステップ301において、変数x=2とする。続いて、ビットフォーマット決定部12は、ステップ302において、符号付Q(16−x)フォーマットを選択する。符号付Q(16−x)フォーマットは、符号を1ビットで表現し、整数部をx−1ビットで表現し、小数部を16−xビットで表現するビットフォーマットである。例えば、変数x=2の場合、符号付Q14フォーマットが選択されることになる。
次に、歪補償後最大電力値算出部11は、ステップ303において、ステップ302で選択した符号付Q(16−x)フォーマットによって表現した歪補償演算後の最大電力値Pmaxを算出する。
次に、ビットフォーマット決定部12は、歪補償後最大電力値算出部11によって算出された最大電力値Pmaxと、0x4000とを、ステップ304において比較する。
Pmax<0x4000であれば、ビットフォーマット決定部12は、Q(16−x+1)フォーマットを、非線形歪補償演算部7で用いるものとして確定させる(ステップ306)。また、Pmax≧0x4000であれば、ビットフォーマット決定部12は、ステップ305において変数xをインクリメントした後、ステップ302に戻る。
以上説明した本実施例によるビットフォーマット決定処理の意味を以下に説明する。
16ビット固定小数点形式ではMSBが符号を表現するので、その次のビットが整数部を表現するビットの中で最上位である。したがって、0x4000は、整数部を表すビットのうち最上位のビットだけが1で、他のビットが0である電力値を表現している。ただし、0x4000が表現している実際の値は小数点の位置によって変化する。
あるビットフォーマットで表現した最大電力値Pmaxが0x4000以上であるということは、そのビットフォーマットか、そのビットフォーマットよりも整数部のビットが多いビットフォーマットでなければ、最大電力値Pmaxを表現できないことを意味する。逆に、あるビットフォーマットで表現した最大電力値Pmaxが0x4000より小さいということは、そのビットフォーマットよりも整数部のビットを1つ少なくしたビットフォーマットで最大電力値Pmaxを表現することができることを意味する。
例えば16ビット固定小数点形式であれば、符号付Q14フォーマットから、最大電力値Pmaxを表現できるようになるまで、整数部のビット数を増やしていくことにより、最大電力値Pmaxの整数部をできるだけ少ないビット数で表現することができるビットフォーマットを求めればよい。
よって、本実施例では、ステップ304で最大電力値Pmax<0x4000となったとき、ステップ306で、そのときの変数xを用いて符号付Q(16−x+1)フォーマットを確定すれば、そのフォーマットが最大電力値Pmaxを最も精度良く表現できるビットフォーマットとなる。
なお、本実施例では、16ビットの符号付ビットフォーマットの例を示したが、他のビット数であっても同様の手順でビットフォーマットを決定することができる。その場合、本実施例における0x4000の代わりに、整数部を表すビットのうち最上位のビットだけを1とし、他のビットを0とした数値を用いればよい。
(第3の実施例)
第1、2の実施例では、歪補償回路が歪補償を行っている間、ビットフォーマットを適応的に制御する例を示したが、本発明はこれに限定されるものではない。歪補償回路は、電力増幅器のコンプレッション特性に合ったビットフォーマットを使用することを可能にする機能を有していればよく、必ずしも適応的にビットフォーマットを更新するものでなくてもよい。
電力増幅器のコンプレッション特性が動作中に大きく変動することがなければ、適応的にビットフォーマットを更新する必要はない。例えば、起動時にだけビットフォーマットを決定することにしてもよい。あるいは、起動時にビットフォーマットを決定し、その後は何らか電力増幅器のコンプレッション特性が変化する要因が生じたときにだけビットフォーマットを更新することにしてもよい。
第3の実施例として、変更可能に設定されたビットフォーマットを歪補償演算に用いる歪補償回路を示す。図10は、第3の実施例による歪補償回路の主要部分の構成を示すブロック図である。
図10を参照すると、第3の実施例による歪補償回路は、図7に示した第1の実施例による歪補償回路における歪補償演算後最大電力値算出部11およびビットフォーマット決定部12の代わりに、ビットフォーマット制御部14を有している。それ以外の部分では第3の実施例の構成は第1の実施例の構成と同様である。
ビットフォーマット制御部14には予めビットフォーマットが設定される。このビットフォーマットの設定は適宜変更することができるものである。ビットフォーマット制御部14は、設定されたビットフォーマットSを、ビットフォーマット制御信号によって非線形歪補償部7とDAC13へ通知する。
非線形歪補償部7とDAC13は、第1の実施例と同様に、ビットフォーマット制御信号で通知されたビットフォーマットSを用いる。
本実施例によれば、適応的にビットフォーマットを変更することはできないが、電力増幅器の特性に応じたビットフォーマットを設定することで、歪補償演算で飽和を生じずかつ精度の高い適切なビットフォーマットを容易に増幅器の歪補償に適用することができる。また、本実施例では、第1、2の実施例よりも単純な回路で実現できるので、電力増幅器の特性が動作中に大きく変動しない場合に用いて回路規模を削減することができる。
以上、本発明の実施形態および実施例について述べてきたが、本発明は、これらの実施形態だけに限定されるものではなく、本発明の技術思想の範囲内において、これらの実施形態および実施例を組み合わせて使用したり、一部の構成を変更したりしてもよい。
この出願は、2008年12月22日に出願された日本出願特願2008−325617を基礎として優先権の利益を主張するものであり、その開示の全てを引用によってここに取り込む。

Claims (21)

  1. 増幅器の歪特性を補償する歪補償回路であって、
    入力信号と前記増幅器で増幅された出力信号とを比較することにより、前記歪特性の補償に用いる歪補償係数を算出する歪補償係数算出手段と、
    変更できるように設定されたビットフォーマットと、前記歪補償係数算出手段で算出された前記歪補償係数とを用いて、前記入力信号に対する前記歪補償の演算を行う歪補償演算手段と、を有する歪補償回路。
  2. 前記歪補償係数算出手段で算出された前記歪補償係数に基づいて、前記増幅器の飽和出力点におけるコンプレッション量に応じて決まる、前記増幅器へ入力される歪補償後の信号の最大振幅を算出する歪補償演算後最大振幅算出手段と、
    前記歪補償演算後最大振幅算出手段で算出された前記最大振幅を表現することができるように前記ビットフォーマットを設定するビットフォーマット決定手段と、を更に有する、請求項1に記載の歪補償回路。
  3. 前記ビットフォーマット決定手段は、ビットフォーマットの複数の候補のうち、前記最大振幅を表現することができるものの中で最も高い精度で振幅を表現することができるものを設定する、請求項2に記載の歪補償回路。
  4. 前記ビットフォーマット決定手段は、前記ビットフォーマットを決定するとき、変数xを1ずつインクリメントしていき、2のx乗が前記最大振幅の整数部より大きくなったときの変数xの値を、前記ビットフォーマットの整数部のビット数に確定する、請求項2または3に記載の歪補償回路。
  5. 前記歪補償演算後最大振幅算出手段は、変数x−1を整数部のビット数とするビットフォーマットで前記最大振幅を表現し、
    前記ビットフォーマット決定手段は、前記ビットフォーマットを決定するとき、前記変数xを1ずつインクリメントしていき、前記歪補償演算後最大振幅算出手段によって前記最大振幅が表現された値が、前記歪補償後の信号の振幅を表現するビットのうち最上位ビットだけを1とし他のビットを0とした値よりも小さくなったときの前記変数x−2を、前記ビットフォーマットの整数部のビット数に確定する、請求項2または3に記載の歪補償回路。
  6. 前記歪補償回路が歪補償を行っている間、前記歪補償演算後最大振幅算出手段と前記ビットフォーマット決定手段が継続的に動作することにより、前記非線形歪補償演算手段で用いるビットフォーマットを適応的に制御する、請求項2から5のいずれか1項に記載の歪補償回路。
  7. 前記ビットフォーマットは固定小数点形式のビットフォーマットである、請求項1から6のいずれか1項に記載の歪補償回路。
  8. 歪特性を補償した信号を送信する送信装置であって、
    入力信号と、送信信号をフィードバックした信号とを比較することにより、前記歪特性の補償に用いる歪補償係数を算出する歪補償係数算出手段と、
    変更できるように設定されたビットフォーマットと、前記歪補償係数算出手段で算出された前記歪補償係数とを用いて、前記入力信号に対して前記歪補償の演算を行い、歪補償演算後の信号を出力する歪補償演算手段と、
    前記歪補償演算手段から出力された前記歪補償演算後の信号を増幅することにより、前記送信信号を生成する増幅器と、を有する送信装置。
  9. 前記歪補償係数算出手段で算出された前記歪補償係数に基づいて、前記増幅器の飽和出力点におけるコンプレッション量に応じて決まる、前記増幅器へ入力される歪補償後の信号の最大振幅を算出する歪補償演算後最大振幅算出手段と、
    前記歪補償演算後最大振幅算出手段で算出された前記最大振幅を表現することができるように前記ビットフォーマットを設定するビットフォーマット決定手段と、を更に有する、請求項8に記載の送信装置。
  10. 前記ビットフォーマット決定手段は、ビットフォーマットの複数の候補のうち、前記最大振幅を表現することができるものの中で最も高い精度で振幅を表現することができるものを設定する、請求項9に記載の送信装置。
  11. 前記ビットフォーマット決定手段は、前記ビットフォーマットを決定するとき、変数xを1ずつインクリメントしていき、2のx乗が前記最大振幅の整数部より大きくなったときの変数xの値を、前記ビットフォーマットの整数部のビット数に確定する、請求項9または10に記載の送信装置。
  12. 前記歪補償演算後最大振幅算出手段は、変数x−1を整数部のビット数とするビットフォーマットで前記最大振幅を表現し、
    前記ビットフォーマット決定手段は、前記ビットフォーマットを決定するとき、前記変数xを1ずつインクリメントしていき、前記歪補償演算後最大振幅算出手段によって前記最大振幅が表現された値が、前記歪補償後の信号の振幅を表現するビットのうち最上位ビットだけを1とし他のビットを0とした値よりも小さくなったときの前記変数x−2を、前記ビットフォーマットの整数部のビット数に確定する、請求項9または10に記載の送信装置。
  13. 前記送信装置が歪補償を行っている間、前記歪補償演算後最大振幅算出手段と前記ビットフォーマット決定手段が継続的に動作することにより、前記非線形歪補償演算手段で用いるビットフォーマットを適応的に制御する、請求項8から12のいずれか1項に記載の送信装置。
  14. 前記ビットフォーマットは固定小数点形式のビットフォーマットである、請求項8から13のいずれか1項に記載の送信装置。
  15. 増幅器の歪特性を補償するための歪補償方法であって、
    入力信号と前記増幅器で増幅された出力信号とを比較することにより、前記歪特性の補償に用いる歪補償係数を算出し、
    変更できるように設定されたビットフォーマットと、算出した前記歪補償係数とを用いて、前記入力信号に対する前記歪補償の演算を行う、
    歪補償方法。
  16. 算出した前記歪補償係数に基づいて、前記増幅器の飽和出力点におけるコンプレッション量に応じて決まる、前記増幅器へ入力される歪補償後の信号の最大振幅を算出し、
    算出した前記最大振幅を表現することができるように前記ビットフォーマットを設定する、請求項15に記載の歪補償方法。
  17. ビットフォーマットの複数の候補のうち、前記最大振幅を表現することができるものの中で最も高い精度で振幅を表現することができるものを、前記ビットフォーマットとして設定する、請求項16に記載の歪補償方法。
  18. 前記ビットフォーマットを決定するとき、変数xを1ずつインクリメントしていき、2のx乗が前記最大振幅の整数部より大きくなったときの変数xの値を、前記ビットフォーマットの整数部のビット数に確定する、請求項16または17に記載の歪補償方法。
  19. 前記ビットフォーマットを決定するとき、変数xを1ずつインクリメントしていき、前記変数x−1を整数部のビット数とするビットフォーマットで前記最大振幅を表現した値が、前記歪補償後の信号の振幅を表現するビットのうち最上位ビットだけを1とし他のビットを0とした値よりも小さくなったときの前記変数x−2を、前記ビットフォーマットの整数部のビット数に確定する、請求項16または17に記載の歪補償方法。
  20. 歪補償を行っている間継続してビットフォーマットを適応的に制御する、請求項15から19のいずれか1項に記載の歪補償方法。
  21. 前記ビットフォーマットは固定小数点形式のビットフォーマットである、請求項15から20のいずれか1項に記載の歪補償方法。
JP2010543993A 2008-12-22 2009-12-03 歪補償回路、送信装置、および歪補償方法 Active JP5170259B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010543993A JP5170259B2 (ja) 2008-12-22 2009-12-03 歪補償回路、送信装置、および歪補償方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008325617 2008-12-22
JP2008325617 2008-12-22
PCT/JP2009/070336 WO2010073889A1 (ja) 2008-12-22 2009-12-03 歪補償回路、送信装置、および歪補償方法
JP2010543993A JP5170259B2 (ja) 2008-12-22 2009-12-03 歪補償回路、送信装置、および歪補償方法

Publications (2)

Publication Number Publication Date
JPWO2010073889A1 true JPWO2010073889A1 (ja) 2012-06-14
JP5170259B2 JP5170259B2 (ja) 2013-03-27

Family

ID=42287507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010543993A Active JP5170259B2 (ja) 2008-12-22 2009-12-03 歪補償回路、送信装置、および歪補償方法

Country Status (3)

Country Link
US (1) US8848828B2 (ja)
JP (1) JP5170259B2 (ja)
WO (1) WO2010073889A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120056365A (ko) * 2010-11-25 2012-06-04 삼성전자주식회사 포화 레벨 이상을 제한하여 성능 개선을 하는 디지털 전치 왜곡 방법 및 장치
JP6094071B2 (ja) * 2012-07-02 2017-03-15 富士通株式会社 歪補償装置及び歪補償方法
US8855588B2 (en) * 2012-12-19 2014-10-07 Mstar Semiconductor, Inc. Power amplifying apparatus and wireless signal transmitter utilizing the same
US9473096B2 (en) * 2014-05-29 2016-10-18 Entropic Communications, Llc Method and apparatus for adaptive transmit power control
US9425837B1 (en) * 2015-09-25 2016-08-23 Qualcomm Incorporated Adaptive feed-forward power amplifier linearization methods using adaptive filters
JP2017098711A (ja) * 2015-11-20 2017-06-01 富士通株式会社 歪補償装置および歪補償方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04212647A (ja) 1990-03-16 1992-08-04 Yoshisada Kojima 全周押しボタン式警音器
US5617058A (en) * 1995-11-13 1997-04-01 Apogee Technology, Inc. Digital signal processing for linearization of small input signals to a tri-state power switch
JPH11239191A (ja) 1998-02-19 1999-08-31 Matsushita Electric Ind Co Ltd プリディストーション歪補償機能付送信装置及び送信装置におけるプリディストーション歪補償方法
JP3699602B2 (ja) 1999-01-07 2005-09-28 富士通株式会社 プリディストーション装置及びその方法
JP4183364B2 (ja) 1999-12-28 2008-11-19 富士通株式会社 歪補償装置
JP2002152289A (ja) 2000-11-08 2002-05-24 Nec Corp 歪み補償装置
JP2003168931A (ja) 2001-12-04 2003-06-13 Nec Corp 歪補償回路
US7313199B2 (en) * 2002-03-21 2007-12-25 Hypres, Inc. Power amplifier linearization
JP3874688B2 (ja) * 2002-03-29 2007-01-31 富士通株式会社 歪補償装置
JP2003318661A (ja) 2002-04-23 2003-11-07 Mitsubishi Electric Corp 歪み補償回路
JP2004032609A (ja) 2002-06-28 2004-01-29 Nec Corp 非線形歪み補償回路
JP4288458B2 (ja) 2002-08-22 2009-07-01 日本電気株式会社 振幅制限回路及びcdma通信装置
JP2006050183A (ja) 2004-08-04 2006-02-16 Fujitsu Ltd 歪み補償装置、圧縮データ生成方法
JP4933940B2 (ja) 2007-04-02 2012-05-16 株式会社日立国際電気 電力増幅装置

Also Published As

Publication number Publication date
JP5170259B2 (ja) 2013-03-27
US8848828B2 (en) 2014-09-30
US20110255636A1 (en) 2011-10-20
WO2010073889A1 (ja) 2010-07-01

Similar Documents

Publication Publication Date Title
JP5176692B2 (ja) 歪補償回路及び歪補償方法
JP4845574B2 (ja) 極座標変調回路、集積回路および無線装置
US8022763B2 (en) Amplifier failure detection apparatus
JP4786644B2 (ja) 歪補償装置
US8451055B2 (en) Distortion compensating apparatus, transmitting apparatus, and distortion compensating method
JP4802190B2 (ja) ポーラ変調送信回路及び通信機器
JP5170259B2 (ja) 歪補償回路、送信装置、および歪補償方法
CN1897457A (zh) 用于补偿失真的预失真放大器
JP2007180782A (ja) 極座標変調送信装置及び適応歪補償処理システム並びに極座標変調送信方法及び適応歪補償処理方法
JP2012114529A (ja) 増幅装置
US9337783B2 (en) Distortion compensation apparatus and distortion compensation method
KR101197394B1 (ko) 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법
JP5482561B2 (ja) 歪補償増幅装置及び歪補償方法
JP2007208684A (ja) 歪補償機能付き送信装置
JP5673475B2 (ja) 歪補償装置および歪補償方法
JP6015386B2 (ja) 歪補償装置及び歪補償方法
JP4707631B2 (ja) ポーラ変調送信装置、及び無線通信装置
KR101196584B1 (ko) 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법
KR100939882B1 (ko) 왜곡 보상 장치
JP2007274454A (ja) 歪補償係数トレーニング信号発生装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

R150 Certificate of patent or registration of utility model

Ref document number: 5170259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250