WO2010061552A1 - 電子部品パッケージおよび電子部品パッケージの製造方法 - Google Patents
電子部品パッケージおよび電子部品パッケージの製造方法 Download PDFInfo
- Publication number
- WO2010061552A1 WO2010061552A1 PCT/JP2009/006232 JP2009006232W WO2010061552A1 WO 2010061552 A1 WO2010061552 A1 WO 2010061552A1 JP 2009006232 W JP2009006232 W JP 2009006232W WO 2010061552 A1 WO2010061552 A1 WO 2010061552A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- electronic component
- layer
- metal
- circuit board
- solder
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0101—Neon [Ne]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Definitions
- the reproducibility of the distance between the circuit board 10 and the electronic component 20 in the thickness direction is improved by fixing the metal layer 22 and the conductor post 16 with the solder layer 18 while being in contact with each other.
- the solder layer 18 is metal-bonded to almost the entire surface of the metal stud 22a including the protrusion 23.
- the adjustment method of the adhesive layer 30 is, for example, a method of adjusting by dissolving the solid resin (A) and the resin (B) in a solvent, and adjusting by dissolving the solid resin (A) in the liquid resin (B).
- Method a method of adjusting the solid resin (B) by dissolving it in the liquid resin (A), or a solution in which the solid epoxy resin (C) is dissolved in a solvent, a curing agent (D) and a curable antioxidant Examples thereof include a method of dispersing or dissolving the agent (E).
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明はかかる事情に鑑みてなされたものであり、電子部品の高密度実装を実現するとともに、電子部品の電極パッドと回路基板とが高い接合力で一体化された電子部品パッケージ、およびその製造方法を提供するものである。
金属層が搭載された電極パッドが主面に設けられた電子部品と、
フラックス活性化合物を含有し、前記基材の前記表面と前記電子部品の前記主面とを接合する接着層と、
を含むとともに、
前記金属層と前記ハンダ層とが金属接合されていることを特徴とする。
前記金属層が、金、ニッケル、アルミニウムもしくは銅より選択される少なくとも1種の金属、または前記金属を含む合金もしくは錫を含有するハンダであってもよい。
金属層が搭載された電極パッドが主面に設けられた電子部品を用意する工程と、
フラックス活性化合物を含有する接着層を、前記回路基板の前記表面または前記電子部品の前記主面の少なくとも一方に被着して、前記ハンダ層または前記金属層を被覆する接着層形成工程と、
前記導体ポストと前記電極パッドとを対向させた状態で前記回路基板と前記電子部品とを加熱状態で圧接して、前記回路基板と前記電子部品とを前記接着層により接合するとともに前記ハンダ層と前記金属層とを位置合わせする位置合わせ工程と、
前記ハンダ層を加熱溶融して該ハンダ層と前記金属層とを金属接合する接合工程と、
を含む。
さらに、本発明の電子部品パッケージの製造方法は、複数の工程が個々に相違するタイミングで実行されることに限定されない。このため、ある工程の実行中に他の工程が発生すること、ある工程の実行タイミングと他の工程の実行タイミングとの一部ないし全部が重複していること、等でもよい。
そして本発明によれば、回路基板と電子部品とを接合する接着層がフラックス活性化合物を含有していることにより、ハンダ層と金属層の表面は当該化合物により還元されて酸化膜が形成されることがない。このため、ハンダ層と金属層とは良好に金属接合して導体ポストと電極パッドとが高い接合強度にて一体化される。
(電子部品パッケージ)
図1は、本発明の第一の実施形態の電子部品パッケージ100の一例を示す積層断面図である。
図2は、図1にて円IIで示す領域の拡大図である。
本実施形態の電子部品パッケージ100は、回路基板10と電子部品20と接着層30とを含む。
回路基板10は、基材12と、基材12に埋設された導電性の導体ポスト16と、導体ポスト16の先端部13に基材12の表面121より露出して設けられたハンダ層18と、を備える。
電子部品20は、金属層22が搭載された電極パッド24が主面26に設けられている。
接着層30は、フラックス活性化合物を含有し、基材12の表面121と電子部品20の主面26とを接合する。
そして、本実施形態の電子部品パッケージ100は、金属層22とハンダ層18とが金属接合されている。
電子部品20としては、トランジスタなどの半導体素子のほか、抵抗素子やコンデンサを用いることができる。より具体的には、本実施形態に用いる電子部品20は半導体素子であり、回路基板10はインタポーザ基板である。
半導体素子である電子部品20は、チップ基板21の内部に半導体回路が形成され、一方側(図1,2における下方側)の主面26に露出して複数の金属製の電極パッド24が分散して設けられている。
そして、電子部品20は、フェイスダウン方式により回路基板10に搭載されている。
インタポーザ基板である回路基板10は、絶縁性の基材12を主体として構成されている。
基材12を構成する材料としては、繊維基材または樹脂フィルムなどが挙げられる。
繊維基材としては、例えばガラス繊布、ガラス不繊布等のガラス繊維基材、またはガラス以外の無機化合物を成分とする繊布もしくは不繊布等の無機繊維基材、芳香族ポリアミド樹脂、ポリアミド樹脂、芳香族ポリエステル樹脂、ポリエステル樹脂、ポリイミド樹脂、フッ素樹脂等の有機繊維で構成される有機繊維基材が挙げられる。
また、樹脂フィルム基材としては、例えばポリイミド樹脂フィルム、ポリエーテルイミド樹脂フィルム、ポリアミドイミド樹脂フィルム等のポリイミド樹脂系樹脂フィルム、ポリアミド樹脂フィルム等のポリアミド樹脂系フィルム、ポリエステル樹脂フィルム等のポリエステル樹脂系フィルムが挙げられる。これらの中でも主としてポリイミド樹脂系フィルムが好ましい。これにより、弾性率と耐熱性を特に向上し、良好な微細レーザー加工性を得ることができる。
なお、基材12には、微細粒径の無機フィラー(ナノフィラー)を含有してもよい。
基材12の面内方向の寸法は特に限定されず、電子部品20の主面26よりも小さくても、主面26と同寸法でも、または主面26よりも大きくてもよい。図1では、基材12の表面121の面積が、これに対向する電子部品20の主面26よりも小さく、基材12の形成領域が主面26の形成領域に包含される態様を例示している。
導体ポスト16の先端部13は、基材12の内部に設けられてもよく、または基材12の表面121と面一もしくは表面121より突出して設けられてもよい。
本実施形態では、導体ポスト16の先端部13は、基材12の表面121から上方に、すなわち電子部品20に向かって突出している。
なお、ハンダ層18は、基材12の表面121と面一に設けられても、表面121より突出して設けられてもよい。本実施形態では、ハンダ層18は導体ポスト16の先端部13とともに基材12の表面121より突出している。
電子部品20の電極パッド24は、導体ポスト16のハンダ層18を利用して、一対一の関係で電気的に接続されるフリップチップボンディングにより実装されている。
本実施形態の回路基板10は、図2に示すように、基材12は、導体ポスト16が貫通して設けられた表面基材12aと、その裏面側(図1,2における下方側)に接合された裏面基材12bとを組み合わせた単層基板である。
回路基板10の裏面122の側には、電極部161に接合されたボールパッド162が設けられている。そして、ボールパッド162には、ハンダバンプ40が搭載されている。
これにより、導体ポスト16およびハンダ層18は、ハンダバンプ40と導通している。
すなわち、本実施形態の回路基板10は、ボンディングワイヤを経由せずに導体ポスト16がボールパッド162に接続されている。
本変形例の電子部品パッケージ100は、回路基板10が、導体ポスト16と電気的に接続された複数の配線層163、164を互いに積層してなる多層基板である。より具体的には、樹脂材料からなる基材12の内部に、導電性の配線層163、164が多層に形成されている。配線層は、三層以上に形成してもよい。
配線層同士は所定の積層間隔で離間して形成され、導電性のビア165によって電気的に接続されている。
配線層164およびビア165は、電極部161と同様に銅やアルミニウムなどの金属材料からなる。ビア165は、一例としてメッキ成長法により形成することができる。
本件変形例において、配線層163は電極部161と同一材料により同層に形成されている。
ハンダバンプ40を搭載するためのボールパッド162(ボールパッド162a)は、配線層164と同層に形成されたパッド168の表面に形成されてもよい。パッド168と電極部161とは、ビア167によって互いに電気的に接続されている。また、ボールパッド162(ボールパッド162b)は、パッド168を介在させずに、ビア167の端面に対して直接形成してもよい。すなわち、ボールパッド162は、ボールパッド162aおよびパッド168のように多層に形成してもよく、またはボールパッド162bのように単層に形成してもよい。
ビア166、167は、ビア165と同様の方法で形成することができる。
本実施形態の電子部品パッケージ100の場合、導体ポスト16および電極部161は、鉄、アルミ、ステンレスまたは銅などの金属材料からなる。このうち、電気特性の面から銅が好ましい。
また、本実施形態の場合、ボールパッド162は金からなる。
より具体的には、金属スタッド22aは鋲形状をなし、電極パッド24の面直方向に突出する突起部23を有している。
金属スタッド22aは、溶融した金ワイヤを電極パッド24に接合して形成することができる。
ハンダ層18に対する金属層22の貫入深さは特に限定されるものではない。図2では、金属層22がハンダ層18の中間深さまで貫入して、導体ポスト16の先端部13と金属層22の突起部23とが互いに非接触である状態を示している。ただし、本発明においては、突起部23が導体ポスト16の先端部13に到達する深さまで金属層22をハンダ層18に完全に貫入させてもよい。後述のように、金属層22と導体ポスト16とを互いに接触させた状態でハンダ層18により両者を固定することで、回路基板10と電子部品20との厚み方向の距離に関する再現性が向上する。
そして、ハンダ層18は、突起部23を含む金属スタッド22aの表面のほぼ全体に対して金属接合されている。
一方、金属層22は、金、ニッケル、アルミニウムもしくは銅より選択される少なくとも1種の金属、またはかかる金属を含む合金もしくは錫を含有するハンダである。このうち、本実施形態では、比抵抗の低さから、金属層22には金を用いている。
本実施形態の電子部品パッケージ100の場合、ハンダ層18の内部に貫入した金属層22の表面からハンダ層18の内部に向かって、Au-AuSn-AuSn2-AuSn4-Snの層が順に積層され、ハンダ層18と金属層22とは互いに強固に金属接合する。
接着層30は、ハンダ層18と金属層22を内包しつつ、回路基板10の表面121と電子部品20の主面26とを接合している。
本実施形態の接着層30は熱硬化性樹脂を主成分として含む。
HOOC-(CH2)n-COOH (1)
上記式(1)において、nは、0以上20以下の整数である。
また、フラックス活性、接着時のアウトガスやガラス転移温度のバランスから、上記式(1)中のnは、3以上10以下が好ましい。nを3以上とすることにより、硬化後の弾性率の増加を抑制し、回路基板10および電子部品20との接着性を向上させることができる。また、nを10以下とすることにより、弾性率の低下を抑制し、接続信頼性をさらに向上させることができる。
上記式(1)で示される化合物として、たとえば、n=3のグルタル酸(HOOC-(CH2)3-COOH)、n=4のアジピン酸(HOOC-(CH2)4-COOH)、n=5のピメリン酸(HOOC-(CH2)5-COOH)、n=8のセバシン酸(HOOC-(CH2)8-COOH)およびn=10のHOOC-(CH2)10-COOHが挙げられる。
他の脂肪族カルボン酸としては、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、ピバル酸カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アクリル酸、メタクリル酸、クロトン酸、オレイン酸、フマル酸、マレイン酸、シュウ酸、マロン酸、琥珀酸等が挙げられる。
これらのフラックス活性化合物は、単独で用いても、2種以上を組み合わせて用いてもよい。
多官能エポキシ樹脂(a)の含有量は、特に限定はされないが、多官能エポキシ樹脂(a)と硬化剤(c)を合わせて100重量部としたとき、多官能エポキシ樹脂(a)を60重量部以上、80重量部以下が好ましい。含有量がこの範囲内にあると、接着層30は密着力に優れる。
化合物(b)の活性化が最も発現するのは融点を超えたときであるため、化合物(b)の融点は230℃以下であることが好ましい。また、融点が50℃以上とすることにより、化合物(b)が接着層30から流れ出してくることが防止される。
ノボラックフェノール樹脂の含有量は、特に限定されないが、多官能エポキシ樹脂(a)に対して0.8~1.2当量を含むことが好ましい。当量がこの範囲内にあると、接着層30は硬化性や反りなどに優れる。
一方、硬化剤(B)として作用する樹脂または化合物は、接着層30の全重量中、20重量部以上~80重量部以下が好ましい。接着層30には、必要に応じて着色剤、無機充填材、各種のカップリング剤、溶媒などを添加してもよい。
硬化剤(D)としては、イミダゾール、2-メチルイミダゾール、2-エチル-4-メチルイミダゾール、2-フェニルイミダゾール、1-ベンジル-2-メチルイミダゾール、2-ウンデシルイミダゾール、2-フェニル-4-メチルイミダゾール、ビス(2-エチル-4-メチル-イミダゾール)などが挙げられる。
硬化性酸化防止剤(E)は、酸化防止剤として作用し、かつ硬化剤と反応して硬化できる化合物であり、ベンジリデン構造を有する化合物や3-ヒドロキシ-2-ナフトイック酸、パモイック酸、2,4-ジヒドロキシ安息香酸、2,5-ジヒドロキシ安息香酸などが挙げられる。
上記2成分以外に、シアネート樹脂、アクリル酸樹脂、メタクリル酸樹脂、マレイミド樹脂などの熱硬化性樹脂や熱可塑性樹脂を配合してもよい。また、必要に応じて着色剤、無機充填材、各種のカップリング剤、溶媒などを添加してもよい。
使用する溶媒としては、アセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサン、トルエン、ブチルセルソブル、エチルセロソブル、N-メチルピロリドン、γ-ブチルラクトンなどが挙げられる。好ましくは沸点が200℃以下の溶媒である。
つぎに、本実施形態の電子部品パッケージ100の製造方法(以下、本方法という場合がある)について説明する。
本方法は、第一準備工程と、第二準備工程と、接着層形成工程と、位置合わせ工程と、接合工程とを含む。
第一準備工程は、基材12と、基材12に埋設された導電性の導体ポスト16と、導体ポスト16の先端部13に基材12の表面121より露出して設けられたハンダ層18と、を備える回路基板10を用意する工程である。
第二準備工程は、金属層22が搭載された電極パッド24が主面26に設けられた電子部品20を用意する工程である。
接着層形成工程は、フラックス活性化合物を含有する接着層30を、回路基板10の表面121または電子部品20の主面26の少なくとも一方に被着して、ハンダ層18または金属層22を被覆する工程である。
位置合わせ工程は、導体ポスト16と電極パッド24とを対向させた状態で回路基板10と電子部品20とを加熱状態で圧接して、回路基板10と電子部品20とを接着層30により接合するとともにハンダ層18と金属層22とを位置合わせする工程である。
接合工程は、ハンダ層18を加熱溶融してハンダ層18と金属層22とを金属接合する工程である。
図4(a)から(f)は、第一準備工程を示す工程断面図である。
図5(a)は、回路基板10に接着層形成工程を施した状態を示す断面図である。同図(b)は位置合わせ工程を示す断面図である。同図(c)は接合工程を示す断面図である。同図(d)は、バンプ搭載工程を示す断面図である。
銅箔160の厚さは、5~35μmが好ましい。
片面板11としては、例えば住友ベークライト株式会社製のLαZを用いることができる。
表面基材12aには、所定の間隔および個数にて、レーザー法を用いてビアホール125が穿設される。ビアホール125は、表面基材12aの表面側より、銅箔160が露出する深さで形成される。
導体ポスト16の先端部13の形状は特に限定されない。図4(b)では半球状の先端部13を模式的に図示しているが、円柱状や角柱状でもよい。また、先端部13は、表面基材12aに向かって拡径する末広形状の順テーパー形状、または逆に表面基材12aに向かって縮径する杯状の逆テーパー形状としてもよい。
ハンダ層18は、表面基材12aより露出して形成される。すなわち、ハンダ層18は、同図に図示するように表面基材12aより突出して形成されてもよく、表面基材12aと面一に形成されてもよく、または表面基材12a(ビアホール125)の内部に形成されてもよい。
裏面基材12bと表面基材12aとは、同種材料であっても異種材料であってもよい。
裏面基材12bには開口126が形成される。開口126は、電極部161が露出する深さにて形成される。
(i)裏面基材12bの樹脂組成物を表面基材12aの表面(同図の下面)の全面に塗布したのち、これをエッチングして開口126をパターン形成するエッチング方法;
(ii)開口126が予め開口して形成されるように裏面基材12bを塗工する印刷方法;
を用いることができる。
ここで、エッチング方法(i)に関しては、感光性材料を裏面基材12bの樹脂組成物として用い、フォトリソグラフィー法により開口126をパターン形成してもよい。または、塗布および硬化された裏面基材12bの表面に、印刷法によりレジスト層をパターン形成し、当該レジスト層より臨む開口部をエッチング除去して開口126を形成してもよい。エッチングに関しては、ドライエッチング、ウェットエッチング、レーザーエッチングなど種々の方法を用いることができる。
また、印刷方法(ii)に関しては、例えばスクリーン印刷法を用いることができる。
以上の工程により、回路基板10は作成される。
第一準備工程と第二準備工程とは、いずれを先におこなってもよく、または同時におこなってもよい。なお、本方法にて、複数の工程を同時に行うとは、両工程の一部または全部が重複したタイミングで実施されることをいう。
なお、チップ基板21の主面26には、フラックス活性化合物を含有する接着層30を設けておいてもよい。
接着層30は、ハンダ層18を完全に覆うよう、基材12の表面121の実質的に全面に被着されている。
より具体的には、接着層形成工程は、熱硬化性のエポキシ樹脂を含む未硬化の接着層組成物を基材12の表面121の全面に塗布するか、またはフィルム状に成形された接着層30を基材12の表面121に貼付しておこなう。
なお、接着層形成工程は、第一準備工程とともに一連の工程として実施してもよい。
回路基板10と電子部品20とは、ハンダ層18の突出方向が電極パッド24を向くよう、接着層30と金属スタッド22aを内側に向けて対向配置している。
位置合わせ工程においては、金属層22とハンダ層18とが接触するまで回路基板10と電子部品20とを圧接してもよく、または金属層22とハンダ層18とが非接触の深さまで金属層22を接着層30に貫入させてもよい。
さらに、位置合わせ工程にて金属層22とハンダ層18とを接触させる場合においては、金属層22をハンダ層18に貫入させてもよい。本実施形態の位置合わせ工程はハンダ層18の融点未満の温度でおこなうが、ハンダ層18を構成するハンダ合金の低剛性ゆえ、特に金属層22を金属スタッド22aとした場合には、位置合わせ工程における押圧力によって突起部23の一部をハンダ層18に貫入することができる。
リフロー温度は、ハンダ層18の融点-10℃から+30℃とすることが好ましい。ハンダ層18の融点-10℃から融点温度までの温度とすることにより、ハンダ層18は軟化して金属スタッド22aの貫入が可能となる。また、リフロー温度として、ハンダ層18の融点から融点+30℃までの温度を選択することにより、ハンダ層18は溶融する。ここで、図2に示すようにハンダ層18の周囲は接着層30および金属層22(または電極パッド24)で囲まれており、溶融したハンダ層18は、周囲の接着層30よりも、金属材料である金属層22に対する濡れ性が高い。したがって、溶融したハンダ層18は金属層22の表面を覆う。
すなわち、接合工程においては、回路基板10および電子部品20を所定のリフロー温度に保持してもハンダ層18の溶融と接着層30の熱硬化を同時に行ってもよく、または接合工程中に温度を多段階に変化させて、ハンダ層18のリフローと接着層30の熱硬化を順次おこなってもよい。後者の場合、接着層30の熱硬化温度として120~190℃を選択することができ、かかる熱硬化温度はハンダ層18の溶融温度未満とすることができる。
そして、接着層30の熱硬化温度をハンダ層18のリフロー温度未満とすることにより、熱硬化時の接着層30への熱負荷を低減することができる。
ハンダ層18に対する金属スタッド22aの貫入深さは特に限定されない。突起部23の先端をハンダ層18の中間深さ位置まで貫入させてもよく、または導体ポスト16の表面に至るまで貫入させてもよい。さらに、金属スタッド22aが導体ポスト16に押圧されて変形する深さまで、金属スタッド22aをハンダ層18に貫入させてもよい。
本方法のハンダ層18は錫を含み、金属層22には金を用いている。このため、ハンダ層18と金属層22との界面には金錫化合物が層状に形成され、両者は金属接合する。これにより、回路基板10と電子部品20とは強固に一体化する。
以上により、図1に示す本実施形態の電子部品パッケージ100が作成される。
図6および図7各図は、多面づけされた電子部品パッケージ100を個片化するダイシング工程を含む、本方法の変形例を模式的に示す工程断面図である。
チップ基板21の主面26には接着層30が被着されている。電極パッド24および金属スタッド22aは接着層30に覆われて表面の酸化が防止されている。
チップ基板21の下面28(主面26の反対面)には、伸縮性のダイシングシート50が貼り付けられている。
一方、個片化された回路基板10は、基材12の表面121より導体ポスト16(同図では不図示)が突出して、その表面にハンダ層18が設けられている。
かかる接合温度は、ハンダ層18の溶融温度以下で行うとよい。
そして、ハンダ層18の溶融温度よりも高温の所定のリフロー温度にハンダ層18および接着層30を加熱することにより、ハンダ層18と金属スタッド22aとをハンダ接合するとともに、接着層30を熱硬化させてチップ基板21と基材12とを接合する。
かかるダイシング工程では、ダイシングシート50の中間深さまでダイシングする。
ここで、ダイシング領域29のうち一部の幅寸法にてチップ基板21をダイシングすることにより、図6(c),(d)に示すように、電子部品パッケージ100におけるチップ基板21の面積を、基材12の面積よりも大きくすることができる。
なお、本方法の第一変形例においては、接合工程の後、かつダイシング工程の前に、回路基板10の基材12の裏面122に対して予めハンダバンプ40を搭載してもよい。
そして、基材12の表面121には接着層30が被着されている。ハンダ層18は接着層30に覆われて表面の酸化が防止されている。
基材12の裏面122にはダイシングシート50が貼り付けられている。
一方、個片化された電子部品20には、それぞれ電極パッド24および金属層22(金属スタッド22a)が設けられている。
電子部品20と基材12とは、金属スタッド22aとハンダ層18を内向きにして対向配置されている。
そして、ハンダ層18および接着層30を、さらに高温のリフロー温度に加熱することにより、ハンダ層18と金属スタッド22aとがハンダ接合され、基材12とチップ基板21とが接着層30により接合される。
ここで、ダイシングブレード52によるダイシング幅がチップ基板21に接するように調整して基材12を切断することにより、図7(c),(d)に示すように、電子部品パッケージ100におけるチップ基板21と基材12の面積を互いに等しくすることができる。
そして、図7(c)に示すように、必要に応じて矢印で示すようにダイシングシート50を面内方向にエキスパンドして、基材12を個片化する。
そして、ハンダ層18と金属層22とが単純に当接する場合に比べて、本実施形態のように金属スタッド22aの少なくとも一部がハンダ層18の内部に貫入することにより、両者の接触長さが大きくなって金属接合力が向上する。
換言すると、フラックス活性化合物を含有する接着層30を用いてハンダ層18と金属層22とを強固に接合する本発明において、本実施形態のように回路基板10をフレキシブル基板としたことの相乗効果により、導体ポスト16と電極パッド24とのコンタクト性と、電子部品パッケージ100の熱強度とがバランスして向上する。
したがって、図3に示すように回路基板10に多層基板を用いて配線の複雑化を実現するとともに、本実施形態のようにフラックス活性化合物を含有する接着層30を用いて金属層22とハンダ層18との金属接合を良好かつ確実に行うことにより、近年の多ピン化に対応することが可能となる。
なお、本発明は上述の実施形態に限定されるものではなく、本発明の目的が達成される限りにおける種々の変形、改良等の態様も含む。
図8は本実施形態にかかる電子部品パッケージ100の導体ポスト16近傍に関する拡大断面図である。同図は、第一実施形態の図2に対応している。
より具体的には、本実施形態の金属層22としては、ニッケル金メッキ層、アルミメッキ層、金メッキ層、ニッケルメッキ層もしくは銅メッキ層の少なくとも1種、または錫を含有するハンダメッキ層を用いることができる。ここで、ニッケル金メッキ層とは、電極パッド24に当接するニッケルまたはニッケル合金の下地層のうえに、金または金合金のトップ層を形成したものである。
金属層22として銅メッキ層を用いる場合、その表面にはプリフラックスを塗工するとよい。
この出願は、2008年11月25日に出願された日本特許出願2008-300113を基礎とする優先権を主張し、その開示の全てをここに取り込む。
Claims (11)
- 基材と、前記基材に埋設された導電性の導体ポストと、前記導体ポストの先端部に前記基材の表面より露出して設けられたハンダ層と、を備える回路基板と、
金属層が搭載された電極パッドが主面に設けられた電子部品と、
フラックス活性化合物を含有し、前記基材の前記表面と前記電子部品の前記主面とを接合する接着層と、
を含むとともに、
前記金属層と前記ハンダ層とが金属接合されていることを特徴とする電子部品パッケージ。 - 前記ハンダ層が錫を含み、
前記金属層が、金、ニッケル、アルミニウムもしくは銅より選択される少なくとも1種の金属、または前記金属を含む合金もしくは錫を含有するハンダである請求項1に記載の電子部品パッケージ。 - 前記金属層が、前記回路基板に向かって突出する金属スタッドである請求項1または2に記載の電子部品パッケージ。
- 前記金属スタッドの少なくとも一部が、前記ハンダ層の内部に貫入していることを特徴とする請求項3に記載の電子部品パッケージ。
- 前記金属層が皮膜状に形成されている請求項2に記載の電子部品パッケージ。
- 前記回路基板がフレキシブル基板である請求項1から5のいずれかに記載の電子部品パッケージ。
- 前記回路基板が、前記導体ポストと電気的に接続された複数の配線層を互いに積層してなる多層基板である請求項1から6のいずれかに記載の電子部品パッケージ。
- 前記電子部品が半導体素子であり、前記回路基板がインタポーザ基板である請求項1から7のいずれかに記載の電子部品パッケージ。
- 基材と、前記基材に埋設された導電性の導体ポストと、前記導体ポストの先端部に前記基材の表面より露出して設けられたハンダ層と、を備える回路基板を用意する工程と、
金属層が搭載された電極パッドが主面に設けられた電子部品を用意する工程と、
フラックス活性化合物を含有する接着層を、前記回路基板の前記表面または前記電子部品の前記主面の少なくとも一方に被着して、前記ハンダ層または前記金属層を被覆する接着層形成工程と、
前記導体ポストと前記電極パッドとを対向させた状態で前記回路基板と前記電子部品とを加熱状態で圧接して、前記回路基板と前記電子部品とを前記接着層により接合するとともに前記ハンダ層と前記金属層とを位置合わせする位置合わせ工程と、
前記ハンダ層を加熱溶融して該ハンダ層と前記金属層とを金属接合する接合工程と、
を含む、電子部品パッケージの製造方法。 - 前記接合工程において、前記金属層の少なくとも一部を前記ハンダ層の内部に貫入させることを特徴とする請求項9に記載の電子部品パッケージの製造方法。
- 前記接合工程にて前記電子部品と前記回路基板とを接合してなる電子部品パッケージを個片化するダイシング工程と、
前記回路基板に対して実装用のハンダバンプを搭載する工程と、
をさらに含む請求項9または10に記載の電子部品パッケージの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP09828802A EP2352168A1 (en) | 2008-11-25 | 2009-11-19 | Electronic component package and electronic component package manufacturing method |
US13/128,338 US8748751B2 (en) | 2008-11-25 | 2009-11-19 | Electronic component package and method for producing electronic component package |
JP2010540331A JP5712615B2 (ja) | 2008-11-25 | 2009-11-19 | 電子部品パッケージおよび電子部品パッケージの製造方法 |
CN200980146603XA CN102224584A (zh) | 2008-11-25 | 2009-11-19 | 电子部件封装件以及制备电子部件封装件的方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008300113 | 2008-11-25 | ||
JP2008-300113 | 2008-11-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2010061552A1 true WO2010061552A1 (ja) | 2010-06-03 |
Family
ID=42225442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2009/006232 WO2010061552A1 (ja) | 2008-11-25 | 2009-11-19 | 電子部品パッケージおよび電子部品パッケージの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8748751B2 (ja) |
EP (1) | EP2352168A1 (ja) |
JP (1) | JP5712615B2 (ja) |
KR (1) | KR20110086856A (ja) |
CN (1) | CN102224584A (ja) |
TW (1) | TW201029136A (ja) |
WO (1) | WO2010061552A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012049423A (ja) * | 2010-08-30 | 2012-03-08 | Sumitomo Bakelite Co Ltd | 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101019642B1 (ko) * | 2009-04-27 | 2011-03-07 | 삼성전기주식회사 | 인쇄회로기판 제조 방법 |
JP5419226B2 (ja) * | 2010-07-29 | 2014-02-19 | 日東電工株式会社 | フリップチップ型半導体裏面用フィルム及びその用途 |
KR101366461B1 (ko) * | 2012-11-20 | 2014-02-26 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
JP2015015302A (ja) * | 2013-07-03 | 2015-01-22 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
TWI611740B (zh) * | 2015-02-05 | 2018-01-11 | 頎邦科技股份有限公司 | 可撓性基板 |
DE102016109352B4 (de) * | 2016-05-20 | 2022-03-24 | Infineon Technologies Ag | Chipgehäuse und verfahren zum bilden eines chipgehäuses |
US10672678B2 (en) * | 2016-05-20 | 2020-06-02 | Infineon Technologies Ag | Method for forming a chip package with compounds to improve the durability and performance of metal contact structures in the chip package |
US10076034B2 (en) * | 2016-10-26 | 2018-09-11 | Nanya Technology Corporation | Electronic structure |
TWI644410B (zh) * | 2018-01-30 | 2018-12-11 | 絡達科技股份有限公司 | 接墊結構、應用其之半導體晶片及其製造方法 |
US11528808B2 (en) * | 2018-12-03 | 2022-12-13 | X Display Company Technology Limited | Printing components to substrate posts |
TWI688017B (zh) * | 2019-03-15 | 2020-03-11 | 南茂科技股份有限公司 | 晶片封裝結構及其製造方法 |
EP3793336A1 (en) | 2019-09-10 | 2021-03-17 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Connection arrangement, component carrier and method of forming a component carrier structure |
TWI713168B (zh) * | 2020-03-09 | 2020-12-11 | 南茂科技股份有限公司 | 晶片封裝結構及其製造方法 |
CN113056113A (zh) * | 2020-07-31 | 2021-06-29 | 广州立景创新科技有限公司 | 电子元件模块的制造方法 |
CN112993121A (zh) * | 2020-08-25 | 2021-06-18 | 重庆康佳光电技术研究院有限公司 | 芯片键合方法和微型发光二极管显示器 |
US11228124B1 (en) * | 2021-01-04 | 2022-01-18 | International Business Machines Corporation | Connecting a component to a substrate by adhesion to an oxidized solder surface |
WO2022236750A1 (zh) * | 2021-05-12 | 2022-11-17 | 重庆康佳光电技术研究院有限公司 | 芯片临时组件、显示面板及其制作方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02229445A (ja) * | 1989-03-01 | 1990-09-12 | Nitto Denko Corp | フィルムキャリアおよび半導体装置 |
JPH08102474A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 半導体装置及びその製造方法 |
JP2001007236A (ja) * | 1999-06-17 | 2001-01-12 | Nitto Denko Corp | ウェハー状積層体および半導体素子パッケージならびにウェハー状積層体の製造方法 |
JP2002190544A (ja) * | 2000-12-19 | 2002-07-05 | Hitachi Cable Ltd | 配線基板、半導体装置、及びその製造方法 |
WO2002076161A1 (en) * | 2001-03-19 | 2002-09-26 | Sumitomo Bakelite Company, Ltd. | Method of manufacturing electronic part and electronic part obtained by the method |
JP2004291054A (ja) * | 2003-03-27 | 2004-10-21 | Sumitomo Bakelite Co Ltd | 硬化性フラックス機能付接着剤および硬化性フラックス機能付接着剤シート |
JP2008153482A (ja) | 2006-12-19 | 2008-07-03 | Sumitomo Bakelite Co Ltd | インターポーザ基板を備えた半導体パッケージ |
WO2008136352A1 (ja) * | 2007-04-27 | 2008-11-13 | Sumitomo Bakelite Company Limited | 半導体ウエハーの接合方法および半導体装置の製造方法 |
JP2008300113A (ja) | 2007-05-30 | 2008-12-11 | Panasonic Corp | 誘導加熱調理器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68929282T2 (de) | 1988-11-09 | 2001-06-07 | Nitto Denko Corp., Ibaraki | Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung |
CA2221961C (en) * | 1995-05-24 | 2008-02-05 | Fry's Metals Inc. | Epoxy-based, voc-free soldering flux |
US6121689A (en) * | 1997-07-21 | 2000-09-19 | Miguel Albert Capote | Semiconductor flip-chip package and method for the fabrication thereof |
JP2002151551A (ja) * | 2000-11-10 | 2002-05-24 | Hitachi Ltd | フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 |
JP3874669B2 (ja) * | 2002-01-25 | 2007-01-31 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
US7242097B2 (en) * | 2003-06-30 | 2007-07-10 | Intel Corporation | Electromigration barrier layers for solder joints |
JP4387231B2 (ja) * | 2004-03-31 | 2009-12-16 | 新光電気工業株式会社 | キャパシタ実装配線基板及びその製造方法 |
TWI253697B (en) * | 2005-04-08 | 2006-04-21 | Phoenix Prec Technology Corp | Method for fabricating a flip chip package |
JP2008062252A (ja) * | 2006-09-05 | 2008-03-21 | Denso Corp | はんだ付け用フラックスおよびはんだペースト組成物 |
WO2008112883A2 (en) * | 2007-03-13 | 2008-09-18 | Lord Corporation | Die attachment method with a covex surface underfill |
US7952207B2 (en) * | 2007-12-05 | 2011-05-31 | International Business Machines Corporation | Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening |
-
2009
- 2009-11-19 KR KR1020117013721A patent/KR20110086856A/ko not_active Application Discontinuation
- 2009-11-19 JP JP2010540331A patent/JP5712615B2/ja not_active Expired - Fee Related
- 2009-11-19 EP EP09828802A patent/EP2352168A1/en not_active Withdrawn
- 2009-11-19 US US13/128,338 patent/US8748751B2/en not_active Expired - Fee Related
- 2009-11-19 WO PCT/JP2009/006232 patent/WO2010061552A1/ja active Application Filing
- 2009-11-19 CN CN200980146603XA patent/CN102224584A/zh active Pending
- 2009-11-25 TW TW098140076A patent/TW201029136A/zh unknown
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02229445A (ja) * | 1989-03-01 | 1990-09-12 | Nitto Denko Corp | フィルムキャリアおよび半導体装置 |
JPH08102474A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 半導体装置及びその製造方法 |
JP2001007236A (ja) * | 1999-06-17 | 2001-01-12 | Nitto Denko Corp | ウェハー状積層体および半導体素子パッケージならびにウェハー状積層体の製造方法 |
JP2002190544A (ja) * | 2000-12-19 | 2002-07-05 | Hitachi Cable Ltd | 配線基板、半導体装置、及びその製造方法 |
WO2002076161A1 (en) * | 2001-03-19 | 2002-09-26 | Sumitomo Bakelite Company, Ltd. | Method of manufacturing electronic part and electronic part obtained by the method |
JP2004291054A (ja) * | 2003-03-27 | 2004-10-21 | Sumitomo Bakelite Co Ltd | 硬化性フラックス機能付接着剤および硬化性フラックス機能付接着剤シート |
JP2008153482A (ja) | 2006-12-19 | 2008-07-03 | Sumitomo Bakelite Co Ltd | インターポーザ基板を備えた半導体パッケージ |
WO2008136352A1 (ja) * | 2007-04-27 | 2008-11-13 | Sumitomo Bakelite Company Limited | 半導体ウエハーの接合方法および半導体装置の製造方法 |
JP2008300113A (ja) | 2007-05-30 | 2008-12-11 | Panasonic Corp | 誘導加熱調理器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012049423A (ja) * | 2010-08-30 | 2012-03-08 | Sumitomo Bakelite Co Ltd | 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20110086856A (ko) | 2011-08-01 |
CN102224584A (zh) | 2011-10-19 |
JPWO2010061552A1 (ja) | 2012-04-19 |
US8748751B2 (en) | 2014-06-10 |
TW201029136A (en) | 2010-08-01 |
EP2352168A1 (en) | 2011-08-03 |
US20110226513A1 (en) | 2011-09-22 |
JP5712615B2 (ja) | 2015-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5712615B2 (ja) | 電子部品パッケージおよび電子部品パッケージの製造方法 | |
KR101640280B1 (ko) | 전자 부품의 제조 방법 및 전자 부품 | |
TWI611521B (zh) | 半導體封裝及半導體裝置 | |
US20120156502A1 (en) | Adhesive film, multilayer circuit board, electronic component and semiconductor device | |
KR20100022960A (ko) | 반도체 웨이퍼의 접합 방법 및 반도체 장치의 제조 방법 | |
JP5310355B2 (ja) | 電子部品の製造方法および電子部品 | |
JP2010199611A (ja) | 半導体装置 | |
JP2008177407A (ja) | 半導体装置及びその製造方法 | |
WO2012169162A1 (ja) | 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法 | |
KR20100120294A (ko) | 납땜의 접속 방법, 전자기기 및 그 제조 방법 | |
TWI549248B (zh) | 半導體封裝之製造方法 | |
JP5569582B2 (ja) | 可撓性基板および電子機器 | |
JP2012074636A (ja) | 接合方法、半導体装置、多層回路基板および電子部品 | |
WO2009107346A1 (ja) | 回路板および回路板の製造方法 | |
JP2016066802A (ja) | 半導体装置の製造方法 | |
JP2018170368A (ja) | 半導体装置の製造方法 | |
JP6040737B2 (ja) | 接着フィルム、電子部品の製造方法、および電子部品 | |
TW201216434A (en) | Semiconductor package and semiconductor device | |
JP2016219763A (ja) | 回路部材の接続方法 | |
JP2014120631A (ja) | 半導体素子の製造方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WWE | Wipo information: entry into national phase |
Ref document number: 200980146603.X Country of ref document: CN |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09828802 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2010540331 Country of ref document: JP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2009828802 Country of ref document: EP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 13128338 Country of ref document: US |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 20117013721 Country of ref document: KR Kind code of ref document: A |