WO2010038532A1 - 多層プリント配線板、及び、多層プリント配線板の製造方法 - Google Patents
多層プリント配線板、及び、多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- WO2010038532A1 WO2010038532A1 PCT/JP2009/062820 JP2009062820W WO2010038532A1 WO 2010038532 A1 WO2010038532 A1 WO 2010038532A1 JP 2009062820 W JP2009062820 W JP 2009062820W WO 2010038532 A1 WO2010038532 A1 WO 2010038532A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- pad
- layer
- printed wiring
- wiring board
- multilayer printed
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010410 layer Substances 0.000 claims abstract description 251
- 229910000679 solder Inorganic materials 0.000 claims abstract description 170
- 229910052751 metal Inorganic materials 0.000 claims abstract description 108
- 239000002184 metal Substances 0.000 claims abstract description 108
- 229920005989 resin Polymers 0.000 claims abstract description 74
- 239000011347 resin Substances 0.000 claims abstract description 74
- 239000011229 interlayer Substances 0.000 claims abstract description 42
- 229910052718 tin Inorganic materials 0.000 claims abstract description 25
- 239000007822 coupling agent Substances 0.000 claims abstract description 22
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 16
- 229910052737 gold Inorganic materials 0.000 claims abstract description 13
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 12
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 8
- 229910052709 silver Inorganic materials 0.000 claims abstract description 8
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 8
- 229910052725 zinc Inorganic materials 0.000 claims abstract description 8
- 238000007747 plating Methods 0.000 claims description 89
- 239000004020 conductor Substances 0.000 claims description 83
- 230000001681 protective effect Effects 0.000 claims description 42
- 238000009413 insulation Methods 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000007772 electroless plating Methods 0.000 claims 2
- 239000012528 membrane Substances 0.000 claims 1
- 239000010949 copper Substances 0.000 description 63
- 239000011135 tin Substances 0.000 description 60
- 229910052802 copper Inorganic materials 0.000 description 57
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 55
- 239000000758 substrate Substances 0.000 description 36
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 24
- 239000006087 Silane Coupling Agent Substances 0.000 description 23
- 239000000243 solution Substances 0.000 description 19
- 239000010931 gold Substances 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 15
- 238000011282 treatment Methods 0.000 description 15
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 14
- 229910008433 SnCU Inorganic materials 0.000 description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 13
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 13
- 239000007864 aqueous solution Substances 0.000 description 12
- 239000000203 mixture Substances 0.000 description 12
- 239000000945 filler Substances 0.000 description 11
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- 239000011247 coating layer Substances 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 6
- 238000005476 soldering Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229910017604 nitric acid Inorganic materials 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 239000010944 silver (metal) Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- WQDUMFSSJAZKTM-UHFFFAOYSA-N Sodium methoxide Chemical compound [Na+].[O-]C WQDUMFSSJAZKTM-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 238000005422 blasting Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000178 monomer Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- UMGDCJDMYOKAJW-UHFFFAOYSA-N thiourea Chemical compound NC(N)=S UMGDCJDMYOKAJW-UHFFFAOYSA-N 0.000 description 4
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 150000004703 alkoxides Chemical class 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- 229930185605 Bisphenol Natural products 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- CERQOIWHTDAKMF-UHFFFAOYSA-N Methacrylic acid Chemical compound CC(=C)C(O)=O CERQOIWHTDAKMF-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- XSQUKJJJFZCRTK-UHFFFAOYSA-N Urea Natural products NC(N)=O XSQUKJJJFZCRTK-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 125000003277 amino group Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000002500 effect on skin Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000003700 epoxy group Chemical group 0.000 description 2
- 125000000524 functional group Chemical group 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- WYTZZXDRDKSJID-UHFFFAOYSA-N (3-aminopropyl)triethoxysilane Chemical compound CCO[Si](OCC)(OCC)CCCN WYTZZXDRDKSJID-UHFFFAOYSA-N 0.000 description 1
- SJECZPVISLOESU-UHFFFAOYSA-N 3-trimethoxysilylpropan-1-amine Chemical compound CO[Si](OC)(OC)CCCN SJECZPVISLOESU-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910017482 Cu 6 Sn 5 Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 150000004645 aluminates Chemical class 0.000 description 1
- 235000019270 ammonium chloride Nutrition 0.000 description 1
- 230000001588 bifunctional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000805 composite resin Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- MTHSVFCYNBDYFN-UHFFFAOYSA-N diethylene glycol Chemical compound OCCOCCO MTHSVFCYNBDYFN-UHFFFAOYSA-N 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- AZVCGYPLLBEUNV-UHFFFAOYSA-N lithium;ethanolate Chemical compound [Li+].CC[O-] AZVCGYPLLBEUNV-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005672 polyolefin resin Polymers 0.000 description 1
- 229920001955 polyphenylene ether Polymers 0.000 description 1
- NRTDAKURTMLAFN-UHFFFAOYSA-N potassium;gold(3+);tetracyanide Chemical compound [K+].[Au+3].N#[C-].N#[C-].N#[C-].N#[C-] NRTDAKURTMLAFN-UHFFFAOYSA-N 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000001509 sodium citrate Substances 0.000 description 1
- NLJMYIDDQXHKNR-UHFFFAOYSA-K sodium citrate Chemical compound O.O.[Na+].[Na+].[Na+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O NLJMYIDDQXHKNR-UHFFFAOYSA-K 0.000 description 1
- QDRKDTQENPPHOJ-UHFFFAOYSA-N sodium ethoxide Chemical compound [Na+].CC[O-] QDRKDTQENPPHOJ-UHFFFAOYSA-N 0.000 description 1
- SUKJFIGYRHOWBL-UHFFFAOYSA-N sodium hypochlorite Chemical compound [Na+].Cl[O-] SUKJFIGYRHOWBL-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000012798 spherical particle Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920002725 thermoplastic elastomer Polymers 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49108—Electric battery cell making
- Y10T29/49115—Electric battery cell making including coating or impregnating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Definitions
- the present invention relates to a multilayer printed wiring board and a method for producing a multilayer printed wiring board.
- a multilayer printed wiring board As a multilayer printed wiring board, conductor circuits made of copper and interlayer resin insulation layers are alternately laminated, and pads for mounting electronic components are formed on the outermost interlayer resin insulation layer.
- a multilayer printed wiring board in which a solder resist layer is formed has been proposed.
- the pad is formed using copper or the like having a low electrical resistance.
- the pad made of copper is not very good in adhesion with the solder resist layer.
- a method for improving the adhesion between copper and resin for example, a method of providing unevenness (roughened surface) on the surface of copper and improving the adhesion between copper and resin by an anchor effect has been proposed. .
- a method of improving the adhesion between copper and resin by forming a metal film made of an alloy of copper and tin on the surface of copper has been proposed (see, for example, Patent Document 1).
- a protective film made of Ni, Pd, Au or the like is usually formed on the surface of the pad for the purpose of improving the wettability of the solder and preventing the pad surface from being oxidized. Therefore, after forming a metal film made of an alloy of copper and tin on the surface of the pad, if a protective film is further formed, the electrical resistance between the pad and an external connection member such as a solder bump increases, and the signal May cause delay. Further, when a protective film is formed on the metal film using Ni, an alloy of Ni and Sn may be formed. An alloy of Ni and Sn is generally brittle. For example, when an impact is applied from the outside, there is a possibility that the protective film, and thus the solder bumps may be peeled off from the pad through such a brittle alloy layer.
- the inventors of the present invention formed a predetermined metal film on the surface of a pad for mounting an electronic component, and formed a film made of a coupling agent on the metal film, By directly connecting at least a part of the protective film that protects the pad to the pad, it is possible to prevent the electrical resistance between the pad and the solder bump from increasing while ensuring the adhesion between the pad and the solder resist layer.
- the multilayer printed wiring board of the present invention and the manufacturing method thereof were completed.
- the multilayer printed wiring board of the present invention is A first interlayer resin insulation layer; A pad formed on the first interlayer resin insulation layer for mounting an electronic component; A solder resist layer formed on the first interlayer resin insulation layer and the pad and having an opening reaching the pad; A multilayer printed wiring board that is located at the bottom of the opening and includes a protective film formed on the pad, A metal layer containing at least one metal of Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt and Au is formed on the surface of the pad, A coating made of a coupling agent is formed on the metal layer, At least a part of the protective film is formed directly on the exposed surface of the pad exposed by the opening.
- the method for producing the multilayer printed wiring board of the present invention An interlayer resin insulation layer and a conductor circuit are alternately laminated, and a step of forming a multilayer wiring layer including a pad for mounting an electronic component on the interlayer resin insulation layer of the outermost layer; Forming a metal layer containing at least one metal of Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt and Au on at least a part of the surface of the pad; Forming a film made of a coupling agent on the metal layer; A solder resist layer is formed on the outermost interlayer resin insulation layer and the pad, and an opening penetrating the solder resist layer is formed at a position on the pad in the solder resist layer. And a process of Removing the metal layer exposed from the opening; Forming a protective film on the pad exposed at the bottom of the opening.
- a metal layer containing at least one of Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt, and Au on the surface of a pad for mounting an electronic component Furthermore, since a coating film made of a coupling agent is formed on the metal layer, the adhesiveness between the pad and the solder resist layer is excellent. Moreover, since at least a part of the protective film is directly connected to the pad, the adhesiveness between the protective film and the pad is excellent. Furthermore, the electrical resistance between the pad and the protective film is small, and the electrical characteristics are excellent.
- At least a part of the surface of the pad for mounting the electronic component is made of Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt and Au.
- a metal layer containing at least one kind of metal is formed, and a film made of a coupling agent is formed on the metal layer.
- the protective film an opening is formed in the solder resist layer, the pad is exposed at the bottom of the opening, and then the protective film is formed. Therefore, it is possible to produce a multilayer printed wiring board that is excellent in adhesion between the pad and the solder resist layer and that is excellent in electrical characteristics.
- FIG. 1A is a cross-sectional view schematically showing a multilayer printed wiring board according to the first embodiment.
- 1B is a partially enlarged cross-sectional view showing a region a of the multilayer printed wiring board shown in FIG. 1A.
- 2A to 2G are cross-sectional views schematically showing a method for manufacturing a multilayer printed wiring board according to the first embodiment.
- 3A to 3D are cross-sectional views schematically showing the method for manufacturing the multilayer printed wiring board according to the first embodiment.
- 4A to 4D are cross-sectional views schematically showing the method for manufacturing the multilayer printed wiring board according to the first embodiment.
- 5A to 5C are cross-sectional views schematically showing the method for manufacturing the multilayer printed wiring board according to the first embodiment.
- 6A and 6B are cross-sectional views schematically showing the method for manufacturing the multilayer printed wiring board according to the first embodiment.
- FIG. 1A is a cross-sectional view schematically showing a multilayer printed wiring board according to the first embodiment
- FIG. 1B is a partially enlarged cross-sectional view showing a region a of the multilayer printed wiring board shown in FIG. 1A.
- conductor circuits 14 and interlayer resin insulating layers 12 are alternately formed on both surfaces of the insulating substrate 11 and formed on the surface of the insulating substrate 11.
- the conductor circuit 14 is electrically connected by a through-hole conductor 19.
- the conductor circuits 14 sandwiching the interlayer resin insulation layer 12 are electrically connected via via conductors 17.
- a solder pad 34 is formed on the outermost interlayer resin insulation layer as a pad for mounting electronic components together with the conductor circuit 14.
- the solder pad 34 and the outermost conductor circuit 14a have the same configuration.
- a resin filler layer 20 is formed inside the through-hole conductor 19.
- a conductor circuit 30 that covers the resin filler layer 20 is formed.
- a solder resist layer 24 is formed on the outermost layer of the multilayer printed wiring board.
- a protective film 33 is interposed on the solder pad 34 located at the bottom of the opening formed in the solder resist layer 24. Solder bumps 27 are formed.
- a metal layer containing Sn is formed on a part of the side surface and the upper surface of the solder pad 34, and a film made of a silane coupling agent is further formed on the metal layer (hereinafter referred to as such).
- the metal layer and the coating on the metal layer are also referred to as a conductor circuit coating layer, and are shown as a conductor circuit coating layer 15 in FIGS. 1A and 1B). That is, the solder pad 34 and the solder resist layer 24 are bonded via the conductor circuit covering layer 15.
- the conductor circuit coating layer 15 is also formed on the side and upper surfaces of the outermost conductor circuit 14a having the same configuration as the solder pads 34. In the outermost conductor circuit (conductor circuit in which no solder bump is formed) that does not constitute a solder pad, the conductor circuit coating layer 15 is formed on the entire surface except the surface in contact with the interlayer resin insulation layer.
- the solder pad 34 is composed of an electroless copper plating film 22 and an electrolytic copper plating film 23 on the electroless copper plating film 22, and a part of the surface thereof (the side surface of the solder pad 34). And, on the upper surface of the solder pad 34, a film (conductor circuit coating layer 15) made of a metal layer and a coupling agent formed on the metal layer is formed on a part other than the part in contact with the protective film 33. ing.
- the upper surface of the solder pad 34 and the upper surface of the outermost conductor circuit 14a are surfaces on the side where the solder resist layer is formed.
- a protective film 33 composed of a Ni layer 31 and an Au layer 32 is formed on the solder pad 34, and this protective film 33 is directly connected to the electrolytic copper plating film 23 constituting the solder pad 34. Yes. That is, the metal film and the coating are not present on the portion of the upper surface of the solder pad 34 where the protective film 33 is formed.
- solder pad 34 and the solder resist layer 24 are firmly adhered to each other through the metal layer and the coating (conductor circuit coating layer 15). This will be explained in a little more detail.
- the metal layer containing Sn formed on the surface of the solder pad 34 is a metal layer in which Sn and Cu are mixed.
- the metal layer includes Cu 6 Sn 5 and Cu 3 Sn.
- the silane coupling agent reacts with the resin component in the solder resist layer 24, both are chemically bonded, and the coating and the solder resist layer 24 are firmly bonded. As a result, the solder pad 34 and the solder resist layer 24 are firmly adhered to each other through the metal layer and the film.
- the metal layer formed on the surface of the solder pad is preferably a metal layer containing Sn.
- the metal layer containing Sn is usually suitable for attaching a hydroxyl group to the surface as compared with Cu, which is a material constituting the solder pad. It is because it is easy to combine.
- the reason why the layer made of Sn is easier to attach the hydroxyl group to the surface than the layer made of Cu is that the isoelectric point of the Sn oxide (SnO 2 ) is 4.3, the Cu oxide (CuO) etc. This is considered to be because the electric point is smaller than 9.5.
- the metal constituting the metal layer As described above, it is considered that the oxide preferably contains a metal having an isoelectric point of 5 or less.
- a metal layer is formed by performing tin substitution plating on a solder pad made of copper.
- Sn and Cu are mixed.
- a part of the unavoidable to Sn and Cu are oxidized, is presumed to include SnO 2 and CuO in the metal layer.
- the upper surface of the solder pad 34 and the entire protective film 33 are directly connected.
- the electric current between the two is greater than when there is a metal layer or film between them.
- the resistance is reduced and the electrical characteristics are excellent.
- the surface of the solder pad 34 is not roughened and is substantially flat, so that signal delay is less likely to occur.
- a conductor circuit is formed on the insulating substrate.
- the insulating substrate is not particularly limited.
- the conductor circuit is formed by, for example, performing an electroless copper plating process on the surface of the insulating substrate, subsequently forming a solid conductor layer made of copper by performing an electrolytic copper plating process, and then performing an etching process.
- a through-hole conductor for connecting conductor circuits sandwiching the insulating substrate may be formed.
- the surface of the conductor circuit may be roughened by etching or the like, if necessary.
- an interlayer resin insulation layer is formed on the insulating substrate on which the conductor circuit is formed, and an opening reaching the conductor circuit is formed in the interlayer resin insulation layer.
- the interlayer resin insulation layer is formed using a thermosetting resin, a photosensitive resin, a resin in which a photosensitive group is added to a part of the thermosetting resin, or a resin composite including these and a thermoplastic resin. do it. Specifically, first, an uncured resin is applied by a roll coater, a curtain coater, or the like, or a resin film is formed by thermocompression bonding. Thereafter, if necessary, the curing process is performed, and the opening is formed by a laser process or an exposure development process. Moreover, what is necessary is just to form the resin layer which consists of the said thermoplastic resin by thermocompression-bonding the resin molded object shape
- an electroless copper plating film is formed on the surface of the interlayer resin insulation layer (including the wall surface of the opening).
- the thickness of the electroless copper plating film is preferably 0.1 to 0.3 ⁇ m.
- a plating resist is formed on the electroless copper plating film.
- the plating resist is formed in a portion where the conductor circuit and the via conductor are not formed.
- the method for forming the plating resist is not particularly limited.
- the plating resist can be formed by applying a photosensitive dry film and then performing an exposure development process.
- an electrolytic copper plating film is formed in the plating resist non-formation part on the said electroless copper plating film.
- the thickness of the electrolytic copper plating layer is desirably 5 to 20 ⁇ m.
- the plating resist on the interlayer resin insulation layer is peeled off.
- the plating resist may be removed using, for example, an alkaline aqueous solution.
- the electroless copper plating film exposed by removing the plating resist is removed.
- the removal of the electroless copper plating film may be performed using, for example, an etching solution.
- Unnecessary electroless copper plating films (electroless copper plating films existing between the electroplating films) can be reliably removed.
- a conductor circuit is formed on the interlayer resin insulation layer, and at the same time, a via conductor that connects the conductor circuit and the conductor circuit on the insulating substrate is formed. can do. Therefore, a conductor circuit and a via conductor can be formed efficiently. Moreover, after forming the said conductor circuit, you may remove the catalyst on an interlayer resin insulation layer using an acid or an oxidizing agent as needed. This is because deterioration of electrical characteristics can be prevented.
- steps (2) to (7) may be repeated to further form the interlayer resin insulation layer and the conductor circuit, and simultaneously form the via conductor.
- a part or all of the outermost conductor circuit becomes a solder pad. Therefore, by forming the outermost conductor circuit, a solder pad is simultaneously formed.
- a metal layer containing Sn is formed on the entire exposed surface (side surface and upper surface) of the solder pad.
- the method for forming the metal layer containing Sn include a displacement tin plating method, an electroless tin plating method, an electrolytic tin plating method, and a molten tin dipping method.
- the displacement tin plating method is preferable from the viewpoint of easy control of the thickness of the plating film.
- the plating solution used in this displacement tin plating method include a mixed solution of tin borofluoride and thiourea.
- a Sn layer (hereinafter also referred to as an Sn layer) and Sn and Cu are mixed on the surface of the solder pad in order from the surface layer side.
- a layer (hereinafter also referred to as SnCu layer) is formed.
- the Sn layer may be removed by etching so that the SnCu layer is exposed as necessary.
- the SnCu layer obtained by this constitutes a metal layer. Note that the step of removing the Sn layer is optional.
- a hydroxyl group is provided to the surface of the metal layer formed by the above-described method.
- the reason why a hydroxyl group is easily imparted to the metal layer containing Sn is as described above.
- the above hydroxyl group is imparted by adsorbing water molecules on the surface of the metal layer without any special treatment.
- the hydroxyl group is positively imparted to the surface of the metal layer. Also good.
- a method for imparting a hydroxyl group to the surface of the metal layer for example, as a first method, there is a method of treating the surface of the solder pad with a metal alkoxide.
- metal alkoxide examples include sodium methoxide (CH 3 ONa), sodium ethoxide (C 2 H 5 ONa), lithium ethoxide (C 2 H 5 OLi) and the like. Hydroxyl groups can be imparted by immersing a printed wiring board in a solution of these metal alkoxides or spraying this solution on the surface of a solder pad. Further, for example, as a second method, a method of treating the surface of a conductor circuit with an alkali can be mentioned. Examples of the alkali include sodium hydroxide, potassium hydroxide, sodium methoxide and the like.
- Hydroxyl groups can be imparted by immersing the printed wiring board in these alkaline solutions or spraying the alkaline solution on the surface of the solder pads.
- a method of performing a humidification process or a steam process on a solder pad can be cited.
- the metal layer may be formed on all the outermost conductor circuits including the solder pads.
- a film made of a silane coupling agent is formed on the metal layer.
- the coating may be formed by spraying a solution containing a silane coupling agent and then performing a drying treatment.
- the adhesion between the two can be more remarkably obtained by selecting an amino-functional silane as the silane coupling agent. This is because the epoxy group and the amino group easily form a strong chemical bond by heating at the time of forming the solder resist layer, and this bond is extremely stable against heat and moisture. Conceivable.
- a solder resist layer is formed on the outermost interlayer resin insulation layer and the solder pad, and openings for forming solder bumps are formed in the solder resist layer.
- a solder resist composition is applied onto the interlayer resin insulation layer including the uppermost conductor circuit by a roll coater method, etc., and subjected to opening treatment by laser treatment, exposure, development treatment, etc., and curing treatment is performed. By doing so, a solder resist layer having an opening at a predetermined position is formed.
- the solder pad is exposed at the bottom of the opening of the solder resist layer formed in the step (11).
- a metal layer is usually exposed at the bottom of the opening, and the metal layer is removed with an etching solution composed of a nitric acid aqueous solution and a hydrogen peroxide solution, or wet blasting. Remove using method.
- the resin residue remaining in the opening formed in the solder resist layer is removed simultaneously with the removal of the coating film and the metal layer. Desmear processing can be performed at the same time.
- a coating on the metal layer is also provided. It will be removed.
- a protective film is formed on the solder pad exposed at the bottom of the opening of the solder resist layer. Specifically, first, an Ni layer is formed on a solder pad by electroless nickel plating, and then an Au layer is formed on the Ni layer by electroless gold plating. A protective film is formed.
- solder bumps are formed to complete a multilayer printed wiring board. Specifically, a solder bump is formed by printing a solder paste on the opening of the solder resist layer and reflowing.
- a metal layer is formed on the surface of the solder pad, and a film made of a silane coupling agent is further formed on the metal layer. Therefore, the solder pad and the solder resist layer are firmly bonded via the metal layer and the film. At the same time, the solder pad and the protective film on the solder pad are directly connected. Therefore, the electrical resistance between the solder pad and the protective film can be reduced. In order to reduce the electrical resistance between the solder pad and the protective film, it is desirable that the entire protective film is directly connected to the solder pad below it.
- the surface of the solder pad is not roughened and is substantially flat. Therefore, signal delay due to the skin effect is less likely to occur, and the electrical characteristics are excellent.
- the solder pad is composed of an electroless copper plating film and an electrolytic copper plating film, and the protective film is formed directly on the surface of the electrolytic copper plating film constituting the solder pad. Has been. Therefore, the adhesion between the protective film and the solder pad is ensured, and there is no possibility that the electrical resistance increases between the solder pad and the solder bump.
- the multilayer printed wiring board according to the first embodiment can be suitably produced.
- the metal layer containing Sn is removed by a method using an etching solution composed of a nitric acid aqueous solution and a hydrogen peroxide solution or a wet blast method.
- the metal layer at the bottom of the opening formed in the layer can be reliably removed.
- desmear treatment for removing the resin residue when the opening is formed in the solder resist layer simultaneously with the removal of the metal layer can be performed at the same time.
- Example 1 Preparation of resin filler 100 parts by weight of bisphenol F-type epoxy monomer (manufactured by Yuka Shell Co., Ltd., molecular weight: 310, YL983U), the average particle diameter coated with a silane coupling agent on the surface is 1.6 ⁇ m, maximum
- a leveling agent SiO 2 spherical particles (Adtech, CRS 1101-CE) having a particle diameter of 15 ⁇ m or less and 1.5 parts by weight of a leveling agent (Senopco Co., Perenol S4) in a container.
- a resin filler having a viscosity of 45 ⁇ 49 Pa ⁇ s at 23 ⁇ 1 ° C. was prepared.
- As a curing agent 6.5 parts by weight of an imidazole curing agent (manufactured by Shikoku Kasei Co.
- an electroless copper plating treatment and an electrolytic copper plating treatment are performed on the copper foil 18 and the inner wall surface of the through-hole 29, and the electroless copper plating film and the electroless copper plating film are formed.
- a conductor layer including a through-hole conductor 19 made of an electrolytic copper plating film was formed.
- the substrate on which the through-hole conductor 19 is formed is washed with water and dried, and then an aqueous solution containing NaOH (10 g / l), NaClO 2 (40 g / l), and Na 3 PO 4 (6 g / l) is used.
- a blackening treatment using a blackening bath (oxidation bath) and a reduction treatment using an aqueous solution containing NaOH (10 g / l) and NaBH 4 (6 g / l) as a reducing bath are performed to roughen the surface of the through-hole conductor 19.
- a chemical surface (not shown) was used.
- the resin filler described in (A) above was filled into the through-hole conductor 19 by the following method. That is, first, a resin filler was pushed into the through-hole conductor 19 using a squeegee and then dried at 100 ° C. for 20 minutes. Subsequently, one side of the substrate was polished by belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku Co., Ltd.) so that no resin filler remained on the electrolytic copper plating film, and then the belt sander Buffing was performed to remove scratches caused by polishing. Such a series of polishing was similarly performed on the other surface of the substrate. Subsequently, the heat processing of 100 degreeC for 1 hour, 120 degreeC for 3 hours, 150 degreeC for 1 hour, and 180 degreeC for 7 hours was performed, and the resin filler layer 20 was formed.
- a conductor layer 21 composed of an electroless copper plating film and an electrolytic copper plating film was formed on the electrolytic copper plating film and the resin filler layer 20.
- a conductor circuit 14 was formed on the insulating substrate 11 by a subtractive method.
- a conductor circuit 30 covering the resin filler layer 20 was also formed.
- an interlayer resin insulation layer 12 is formed on the insulating substrate 11 and the conductor circuit 14 using an interlayer resin insulation layer forming film (ABF made by Ajinomoto Co., Inc.). did. That is, a resin film for an interlayer resin insulation layer was laminated on a substrate under conditions of a degree of vacuum of 65 Pa, a pressure of 0.4 MPa, a temperature of 80 ° C., and a time of 60 seconds, and then thermally cured at 170 ° C. for 30 minutes.
- ABSF interlayer resin insulation layer forming film
- a palladium catalyst (not shown) was applied to the surface of the interlayer resin insulation layer 12 (including the inner wall surface of the opening 16). Thereafter, the substrate on which the palladium catalyst is attached is immersed in an electroless copper plating aqueous solution (MF-390, manufactured by Nihon McDermid Co., Ltd.) using sodium hypophosphite as a reducing agent, and the surface of the interlayer resin insulation layer 12 ( An electroless copper plating film 22 having a thickness of 0.1 to 0.3 ⁇ m was formed on the inner wall of the opening 16 (see FIG. 3B). The electroless copper plating conditions were 4 minutes at a liquid temperature of 75 ° C.
- the interlayer resin insulating layer 12 and the conductor circuit 14 are formed by using the same method as the steps (5) to (10) (see FIGS. 4B to 5A). ). A part of the conductor circuit formed here becomes a solder pad 34 in a later process.
- the substrate on which the outermost conductor circuit 14a (including the solder pads 34) was formed was immersed in a 10% sulfuric acid aqueous solution for 10 seconds, washed with water, and further dried by air cut.
- the substrate was placed at 30 ° C. in a substituted tin plating solution containing 0.1 mol / L tin borofluoride and 1 mol / L thiourea and adjusted to a pH of about 1.2 with borofluoric acid. After dipping for 30 seconds, it was washed with water for 30 seconds. Then, it was dried by air cut.
- an SnCu layer and an Sn layer were sequentially formed on the surface of the outermost conductor circuit 14a (including the solder pads 34).
- the thickness of the SnCu layer was about 5 to 10 nm, and the thickness of the Sn layer was about 50 nm.
- the substrate was immersed in a 1% nitric acid aqueous solution for 10 seconds and then washed with water for 20 seconds. By this treatment, the Sn layer was removed and the SnCu layer was exposed.
- a commercially available solder resist composition (7200G, manufactured by Hitachi Chemical Co., Ltd.) is applied to the outermost layer in a thickness of 30 ⁇ m, and 30 minutes at 70 ° C. for 30 minutes at 70 ° C. A drying treatment was performed under the condition of minutes to form a layer 24 'of a commercially available solder resist composition.
- a photomask having a thickness of 5 mm on which a pattern of solder bump forming openings is drawn is brought into close contact with the layer 24 'of the solder resist composition and irradiated with ultraviolet rays of 1000 mJ / cm 2 . It exposed and developed with the DMTG solution, and the opening 28 for solder bump formation was formed. Furthermore, the solder resist composition layer 24 ′ is cured by heating at 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours to form solder bumps. A solder resist layer 24 (20 ⁇ m thick) having an opening 28 was formed.
- the bottom surface of the opening was observed with an SEM and the constituent elements of the exposed surface were analyzed. As a result, no Sn peak was detected. Therefore, it is considered that the SnCu layer is completely removed by the treatment using the etching solution.
- a 0.03 ⁇ m gold plating layer 32 was formed, and both were used as a protective film 33.
- solder paste is printed on the solder bump forming opening 28 formed in the solder resist layer 24 and reflowed at 200 ° C., thereby forming the solder bump 27 and completing the multilayer printed wiring board 10 ( (See FIG. 6B).
- Example 2 In the step (18) of Example 1, in order to remove the film made of the silane coupling agent and the SnCu layer together with the resin residue in the solder bump forming opening 28, instead of using the etching solution, the following method was used.
- Example 3 In Example 3, in place of the replacement Sn plating in Example 1, electroless Ni plating is performed to form a Ni layer on the surface of the outermost conductor circuit 14a (including the solder pads 34). Thereafter, the steps (15) to (20) are performed.
- Example 4 instead of the substitutional Sn plating in Example 1, substitutional Pd plating is performed. That is, the Pd layer is formed by immersing the substrate on which the outermost conductor circuit 14a (including the solder pads 34) is immersed in a replacement Pd plating bath for a predetermined time. Thereafter, the steps (15) to (20) are performed.
- Example 5 In Example 5, instead of the substitutional Sn plating in Example 1, substitutional Au plating is performed. That is, the Au layer is formed by immersing the substrate on which the outermost conductor circuit 14a (including the solder pads 34) is placed in a replacement Au plating bath for a predetermined time. Thereafter, the steps (15) to (20) are performed. (Example 6) In Example 6, in place of the replacement Sn plating in Example 1, electroless Ag plating is performed to form an Ag layer on the surface of the outermost conductor circuit 14a (including the solder pads 34). Thereafter, the steps (15) to (20) are performed.
- Example 7 In Example 7, in place of the replacement Sn plating in Example 1, electroless Pt plating is performed to form a Pt layer on the surface of the outermost conductor circuit 14a (including the solder pads 34). Thereafter, the steps (15) to (20) are performed.
- Example 8 In Example 8, instead of the substitutional Sn plating in Example 1, Zn plating is performed to form a Zn layer on the surface of the outermost conductor circuit 14a (including the solder pads 34). Thereafter, the steps (15) to (20) are performed.
- Example 9 In Example 9, instead of the substitutional Sn plating in Example 1, a Co layer is formed by sputtering on the surface of the outermost conductor circuit 14a (including the solder pads 34).
- Example 10 In Example 10, instead of the substitutional Sn plating in Example 1, a Ti layer is formed by sputtering on the surface of the outermost conductor circuit 14a (including the solder pads 34). Thereafter, the steps (15) to (20) are performed.
- Example 1 A multilayer printed wiring board was manufactured in the same manner as in Example 1 except that the metal layer containing Sn was not formed on the solder pad surface. Therefore, in the multilayer printed wiring board of Comparative Example 1, the solder pad 34 and the solder resist layer 24 are in contact with each other only through the film made of the coupling agent without the metal layer.
- Example 2 A multilayer printed wiring board was produced in the same manner as in Example 1 except that the film made of the silane coupling agent was not formed on the solder pad surface. Therefore, in the multilayer printed wiring board of Comparative Example 2, a metal layer is formed on the surface of the solder pad 34, and the solder pad 34 and the solder resist layer 24 are in contact with each other without a silane coupling agent.
- a metal layer containing Sn is employed as the metal layer formed on a part of the side surface and the upper surface of the solder pad.
- the material of the metal layer is not limited to the metal layer containing Sn, and may be any of Sn, Ni, Zn, Co, Ti, Pd, Ag, Pt, and Au. Any metal layer including at least one metal may be used. This is because these metals have better adhesion to the coupling agent than Cu.
- a metal layer containing Sn is desirable. This is because, as already described, hydroxyl groups are easily attached to the surface, and the adhesiveness with the coupling agent is particularly excellent.
- a silane coupling agent is employed as a coupling agent constituting the coating.
- the coupling agent is not limited to the silane coupling agent, for example, an aluminate coupling agent, a titanate coupling agent, a zirconium coupling agent, or the like. There may be.
- the silane coupling agent may be selected in consideration of the material of the solder resist layer. For example, when a resin composition containing an epoxy resin is used as the solder resist composition, It is desirable to select a silane coupling agent having an amino group. This is because in this combination, the solder resist layer and the silane coupling agent are easily bonded firmly.
- solder resist composition examples include a solder resist composition made of a polyphenylene ether resin, a polyolefin resin, a fluororesin, a thermoplastic elastomer, an epoxy resin, a polyimide resin, or the like.
- solder resist compositions other than those described above include, for example, (meth) acrylates of novolak-type epoxy resins, imidazole curing agents, bifunctional (meth) acrylic acid ester monomers, and (meth) acrylic acid having a molecular weight of about 500 to 5,000.
- Examples thereof include a paste-like fluid containing an ester polymer, a thermosetting resin made of a bisphenol type epoxy resin, a photosensitive monomer such as a polyvalent acrylic monomer, a glycol ether solvent, and the like.
- a paste-like fluid containing an ester polymer, a thermosetting resin made of a bisphenol type epoxy resin, a photosensitive monomer such as a polyvalent acrylic monomer, a glycol ether solvent, and the like.
- an etching solution composed of a nitric acid aqueous solution and a hydrogen peroxide solution is used as an etching solution for removing the metal layer and the film and exposing the solder pad to the bottom of the opening formed in the solder resist layer.
- a permanganic acid aqueous solution or the like may be used as an etching solution other than this.
- a protective film composed of two layers of the Ni layer and the Au layer is formed as the protective film.
- the total number of the protective films is not limited to two, and may be one. And it may be three or more layers.
- Ni, Au, Pd, these composites etc. are mentioned, for example.
- a laser used for the said laser process As a laser used for the said laser process, a carbon dioxide gas laser, an ultraviolet laser, an excimer laser etc. are mentioned, for example.
- the total number of interlayer resin insulating layers formed on both surfaces of the insulating substrate is the same, but the total number may be different on both sides of the insulating substrate.
- sputtering may be used as a method for forming the metal layer.
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
Description
ここで、通常、上記パッドは、電気抵抗の小さい銅等を用いて形成されている。しかしながら、銅からなるパッドはソルダーレジスト層との密着性があまり良好ではない。
一方、銅と樹脂との密着性を向上させる方法としては、例えば、銅の表面に凹凸(粗化面)を設け、アンカー効果により銅と樹脂との密着性を向上させる方法が提案されている。
また、銅の表面に銅とスズとの合金からなる金属膜を形成することにより、銅と樹脂との密着性を向上させる方法も提案されている(例えば、特許文献1参照)。
また、上記パッドの表面には、通常、半田の濡れ性向上や、パッド表面の酸化防止を目的として、Ni、Pd、Au等からなる保護膜が形成されている。そのため、パッドの表面に銅とスズとの合金からなる金属膜を形成した後、さらに保護膜を形成すると、パッドと半田バンプ等の外部接続部材との間の電気抵抗が増大してしまい、信号遅延の要因となるおそれがある。また、金属膜上に、Niを用いて保護膜を形成した場合、NiとSnとの合金が形成されることがある。NiとSnとの合金は一般的に脆い。例えば、外部から衝撃を受けた際には、こうした脆い合金層を介して保護膜、ひいては半田バンプがパッドから剥離する可能性がある。
第1層間樹脂絶縁層と、
上記第1層間樹脂絶縁層上に形成されて、電子部品を搭載するためのパッドと、
上記第1層間樹脂絶縁層と上記パッドとの上に形成され、上記パッドに到達する開口部を有するソルダーレジスト層と、
上記開口部の底部に位置し、上記パッド上に形成されている保護膜と
を備える多層プリント配線板であって、
上記パッドの表面に、Sn、Ni、Zn、Co、Ti、Pd、Ag、Pt及びAuのうちの少なくとも1種の金属を含む金属層が形成され、
上記金属層上に、カップリング剤からなる被膜が形成され、
上記保護膜の少なくとも一部は、上記開口部によって露出される上記パッドの露出面に直接形成されている
ことを特徴とする。
層間樹脂絶縁層と、導体回路とが交互に積層され、さらに、最外層の上記層間樹脂絶縁層上に電子部品を搭載するためのパッドを備える多層配線層を形成する工程と、
上記パッドの表面の少なくとも一部に、Sn、Ni、Zn、Co、Ti、Pd、Ag、Pt及びAuのうちの少なくとも1種の金属を含む金属層を形成する工程と、
上記金属層上に、カップリング剤からなる被膜を形成する工程と、
上記最外層の層間樹脂絶縁層と、上記パッドとの上に、ソルダーレジスト層を形成するとともに、上記ソルダーレジスト層のうち上記パッド上に位置する箇所に当該ソルダーレジスト層を貫通する開口部を形成する工程と、
上記開口部から露出する上記金属層を除去する工程と、
上記開口部の底部に露出した上記パッド上に保護膜を形成する工程とを備える
ことを特徴とする。
また、保護膜の少なくとも一部が、上記パッドと直接接続されているため、保護膜とパッドとの密着性に優れる。さらに、パッドと保護膜との間の電気抵抗が小さく、電気特性に優れる。
そのため、パッドとソルダーレジスト層との密着性に優れるとともに、電気特性に優れる多層プリント配線板を製造することができる。
(第一実施形態)
ここでは、第一実施形態の多層プリント配線板及びその製造方法を説明する。
図1A及び図1Bに示す第一実施形態の多層プリント配線板10では、絶縁性基板11の両面に導体回路14と層間樹脂絶縁層12とが交互に形成され、絶縁性基板11の表面に形成された導体回路14は、スルーホール導体19により電気的に接続されている。
また、層間樹脂絶縁層12を挟んだ導体回路14間は、ビア導体17を介して電気的に接続されている。また、最外層の層間樹脂絶縁層上には、導体回路14とともに、電子部品を搭載するためのパッドとして、半田パッド34が形成されている。なお、半田パッド34と最外層の導体回路14aとは同一の構成である。
また、スルーホール導体19の内部には樹脂充填材層20が形成されている。そして、樹脂充填材層20を覆う導体回路30が形成されている。
多層プリント配線板の最外層には、ソルダーレジスト層24が形成されており、ソルダーレジスト層24に形成された開口部の底部に位置する部分の半田パッド34上には、保護膜33を介して半田バンプ27が形成されている。
ここで、半田パッド34の側面と上面のうちの一部には、Snを含む金属層が形成され、さらに金属層上にはシランカップリング剤からなる被膜が形成されている(以下、このような金属層とこの金属層上の被膜とを併せて導体回路被覆層ともいい、図1A、図1Bでは、導体回路被覆層15と示す)。即ち、半田パッド34とソルダーレジスト層24とは、導体回路被覆層15を介して接着されている。
なお、半田パッド34と同一の構成を備える最外層の導体回路14aの側面及び上面にも導体回路被覆層15は形成されている。
なお、半田パッドを構成しない最外層の導体回路(半田バンプが形成されない導体回路)では、層間樹脂絶縁層と接する面を除く全表面に、導体回路被覆層15が形成されている。
なお、本明細書において、半田パッド34の上面、及び、最外層の導体回路14aの上面とは、ソルダーレジスト層を形成する側の面をいう。
また、半田パッド34上には、Ni層31とAu層32とからなる保護膜33が形成されており、この保護膜33は、半田パッド34を構成する電解銅めっき膜23と直接接続されている。即ち、半田パッド34の上面のうち、保護膜33が形成される部分には、金属膜及び被膜が存在していないこととなる。
これについて、もう少し詳しく説明する。
さらに、上記シランカップリング剤が、ソルダーレジスト層24中の樹脂成分と反応することにより両者が化学的に結合し、被膜とソルダーレジスト層24とが強固に結合することとなる。
その結果、半田パッド34とソルダーレジスト層24とが、金属層及び被膜を介して、強固に密着されることとなる。
この理由は以下のように推測される。
即ち、Snを含む金属層は、通常、半田パッドを構成する材料であるCuに比べて表面に水酸基を付着させるのに適しているからであり、水酸基が付着していると、カップリング剤と結合しやすいからである。
そして、Snからなる層がCuからなる層よりも表面に水酸基を付着させやすい理由は、Snの酸化物(SnO2)の等電点が4.3で、Cuの酸化物(CuO)の等電点である9.5よりも小さいからであると考えられる。
なお、一般に、等電点の小さい金属酸化物のほうが、その表面に水酸基を付着させやすい傾向にあり、この点から、本発明の実施形態に係る多層プリント配線板では、金属層を構成する金属として、その酸化物の等電点が5以下の金属を含むことが望ましいと考えられる。
そして、上記金属層には、SnとCuとが混在している。さらには、金属層を形成する際には、不回避的にSn及びCuの一部が酸化され、金属層にSnO2及びCuOが含まれると推測される。
このように、半田パッド34と保護膜33との間に金属層や被膜が介在していないと、両者の間にも金属層や被膜が介在している場合に比べて、両者の間の電気抵抗が小さくなり、電気特性が優れることとなる。
さらに、多層プリント配線板10では、半田パッド34の表面が粗化されておらず実質的に平坦であり、そのため、信号遅延が発生しにくくなる。
(1)絶縁性基板を出発材料とし、まず、該絶縁性基板上に導体回路を形成する。
上記絶縁性基板としては特に限定されず、例えば、ガラスエポキシ基板、ビスマレイミド-トリアジン(BT)樹脂基板、銅張積層板、RCC基板等の樹脂基板、窒化アルミニウム基板等のセラミック基板、シリコン基板等が挙げられる。
上記導体回路は、例えば、上記絶縁性基板の表面に無電解銅めっき処理を施し、続いて電解銅めっき処理を施す等により銅からなるベタの導体層を形成した後、エッチング処理を施すことにより形成することができる。
この工程では、上記絶縁性基板を挟んだ導体回路間を接続するためのスルーホール導体を形成してもよい。また、導体回路を形成した後には、必要に応じて、導体回路の表面をエッチング処理等により粗化面としてもよい。
上記層間樹脂絶縁層は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂や、これらと熱可塑性樹脂とを含む樹脂複合体等を用いて形成すればよい。
具体的には、まず、未硬化の樹脂をロールコータ、カーテンコータ等により塗布したり、樹脂フィルムを熱圧着したりすることにより樹脂層を形成する。その後、必要に応じて、硬化処理を施すとともに、レーザ処理や露光現像処理により上記開口部を形成する。
また、上記熱可塑性樹脂からなる樹脂層は、フィルム状に成形した樹脂成形体を熱圧着することにより形成すればよい。
ここで、上記無電解銅めっき膜の厚さは、0.1~0.3μmが望ましい。
上記めっきレジストは、導体回路及びビア導体を形成しない部分に形成する。
上記めっきレジストを形成する方法は特に限定されず、例えば、感光性ドライフィルムを張り付けた後、露光現像処理を施すことにより形成することができる。
ここで、上記電解銅めっき層の厚さは5~20μmが望ましい。
上記めっきレジストの剥離は、例えば、アルカリ水溶液等を用いて行えばよい。
ここで、上記無電解銅めっき膜の除去は、例えば、エッチング液を用いて行えばよい。不要な無電解銅めっき膜(電解めっき膜間に存在する無電解銅めっき膜)を確実に除去することができる。
また、上記導体回路を形成した後、必要に応じて、層間樹脂絶縁層上の触媒を酸や酸化剤を用いて除去してもよい。電気特性の低下を防止することができるからである。
Snを含む金属層を形成する方法としては、例えば、置換スズめっき法、無電解スズめっき法、電解スズめっき法、溶融スズ浸漬法等が挙げられる。それらの中でも、めっき膜の厚さの制御が容易といった観点から、置換スズめっき法が好ましい。この置換スズめっき法に用いられるめっき液としては、例えば、ホウフッ化スズとチオ尿素の混合液等が挙げられる。そして、銅からなる半田パッドに置換スズめっき法を行った場合、半田パッドの表面には、表層側から順に、Snからなる層(以下、Sn層ともいう)、及びSnとCuとが混在する層(以下、SnCu層ともいう)が形成される。
また、このような方法で金属層を形成した後には、必要に応じて、SnCu層が露出するように、Sn層をエッチングにより除去してもよい。これにより得られるSnCu層が金属層を構成する。なお、Sn層を除去する工程は任意である。
金属層の表面に水酸基を付与する方法としては、例えば、第1の方法として、金属アルコキシドで半田パッドの表面を処理する方法が挙げられる。上記金属アルコキシドとしてはナトリウムメトキシド(CH3ONa)、ナトリウムエトキシド(C2H5ONa)、リチウムエトキシド(C2H5OLi)等が挙げられる。これら金属アルコキシドの溶液にプリント配線板を浸漬したり、半田パッドの表面にこの溶液をスプレーしたりすることにより水酸基を付与することができる。
また、例えば、第2の方法として、アルカリによって導体回路の表面を処理する方法が挙げられる。
上記アルカリとしては、例えば、水酸化ナトリウムや水酸化カリウム、ナトリウムメトキサイド等が挙げられる。これらのアルカリの溶液にプリント配線板を浸漬したり、半田パッドの表面にアルカリ溶液をスプレーしたりすることにより水酸基を付与することができる。
さらに、例えば、第3の方法として、半田パッドに対して加湿処理、又は、水蒸気処理する方法等が挙げられる。
なお、この工程では、半田パッドを含む最外層の導体回路の全部に上記金属層を形成すればよい。
ここで、被膜の形成は、例えば、シランカップリング剤を含む溶液をスプレー塗布し、その後、乾燥処理を行えばよい。なお、後述するソルダーレジスト層と、シランカップリング剤との組み合わせは、加熱によりソルダーレジスト層中の官能基とシランカップリング剤の官能基とが化学反応するように選択することが好ましい。 例えば、ソルダーレジスト層中にエポキシ基が含まれる場合には、シランカップリング剤としてアミノ官能性シランを選択すると、双方の密着性がより顕著に得られる。
これは、ソルダーレジスト層を形成する際の加熱により、エポキシ基とアミノ基とが容易に強固な化学結合を形成し、この結合が熱や水分に対して極めて安定であることに起因するものと考えられる。
具体的には、最上層の導体回路を含む層間樹脂絶縁層上に、ロールコータ法等によりソルダーレジスト組成物を塗布し、レーザ処理、露光、現像処理等による開口処理を行い、硬化処理等を行うことにより、所定の位置に開口部を備えたソルダーレジスト層を形成する。
上記(11)の工程終了時には、通常、開口部の底部に金属層が露出しており、この金属層を、硝酸水溶液と過酸化水素水とからなるエッチング溶液で除去するか、又は、ウェットブラスト法を用いて除去する。
さらに、これらの方法を用いて、ソルダーレジスト層の開口部の底部に半田パッドを露出させる場合、上記被膜及び金属層の除去と同時に、ソルダーレジスト層に形成した開口部に残る樹脂残査を除去するデスミア処理も同時に行うことができる。
具体的には、まず、無電解ニッケルめっきにより、半田パッド上にNi層を形成し、その後、無電解金めっきにより、Ni層上にAu層を形成することにより、Ni層とAu層とからなる保護膜を形成する。
具体的には、ソルダーレジスト層の開口部分に半田ペーストを印刷し、リフローすることにより半田バンプを形成する。
(1)第一実施形態の多層プリント配線板では、半田パッドの表面に金属層が形成され、さらに、この金属層上にシランカップリング剤からなる被膜が形成されている。そのため、半田パッドとソルダーレジスト層とが金属層及び被膜を介して、強固に接着されることとなる。
これと同時に、半田パッドとこの半田パッド上の保護膜とは直接接続されている。そのため、半田パッドと保護膜との間での電気抵抗を小さくすることができる。
なお、半田パッドと保護膜との間での電気抵抗を小さくするためには、上記保護膜の全部が、その下の半田パッドと直接接続されていることが望ましい。
そのため、表皮効果に起因しての信号遅延が生じにくく、電気特性に優れる。
そのため、保護膜と半田パッドとの密着性が確保されるとともに、半田パッドと半田バンプとの間で電気抵抗が増大するおそれもない。
そして、第一実施形態の多層プリント配線板では、Snを含む金属層の除去を、硝酸水溶液と過酸化水素水とからなるエッチング溶液を用いる方法や、ウェットブラスト法により行っているため、ソルダーレジスト層に形成した開口部の底部の金属層を確実に除去することができる。
また、上記の方法を用いることにより、金属層の除去と同時にソルダーレジスト層に開口部を形成した際の樹脂残査を除去するデスミア処理も同時に行うことができる。
(実施例1)
(A)樹脂充填材の調製
ビスフェノールF型エポキシモノマー(油化シェル社製、分子量:310、YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒子径が1.6μmで、最大粒子の直径が15μm以下のSiO2球状粒子(アドテック社製、CRS 1101-CE)170重量部およびレベリング剤(サンノプコ社製 ペレノールS4)1.5重量部を容器にとり、攪拌混合することにより、その粘度が23±1℃で45~49Pa・sの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤(四国化成社製、2E4MZ-CN)6.5重量部を用いた。
(1)図2Aに示すような、厚さ0.8mmのガラスエポキシ樹脂からなる絶縁性基板11の両面に18μmの銅箔18がラミネートされている銅張積層板を出発材料とした。
次に、図2Bに示すように、この銅張積層板をドリル削孔し、スルーホール導体用の貫通孔29を形成した。
すなわち、まず、スキージを用いてスルーホール導体19内に樹脂充填材を押し込んだ後、100℃、20分の条件で乾燥させた。続いて、基板の片面を、♯600のベルト研磨紙(三共理化学社製)を用いたベルトサンダー研磨により、電解銅めっき膜上に樹脂充填材が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。
次いで、100℃で1時間、120℃で3時間、150℃で1時間、180℃で7時間の加熱処理を行って樹脂充填材層20を形成した。
即ち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度65Pa、圧力0.4MPa、温度80℃、時間60秒の条件で積層し、その後、170℃で30分間熱硬化させた。
なお、無電解銅めっき条件は、75℃の液温度で4分間とした。
〔電解銅めっき液〕
硫酸 150g/L
硫酸銅 150g/L
塩素イオン 8mg/L
添加剤 4ml/L(奥野製薬工業社製、トップルチナNSV-1)
0.5ml/L(奥野製薬工業社製、トップルチナNSV-2)
1ml/L(奥野製薬工業社製、トップルチナNSV-3)
〔電解めっき条件〕
電流密度 1A/dm2
時間 90分
温度 23℃
このめっき処理により、最外層の導体回路14a(半田パッド34を含む)の表面にSnCu層とSn層とが順次形成された。
そして、SnCu層の厚さが約5~10nmであり、Sn層の厚さが約50nmであった。
この処理により、Sn層が除去され、SnCu層が露出した。
続いて、基板を90~120℃で30~150秒間乾燥させた後、水洗して余分なシランカップリング剤を除去した。
このような、(12)~(15)の工程を行うことにより、最外層の導体回路14a(半田パッド34を含む)上にSnを含む金属層とシランカップリング剤とからなる導体回路被覆層15が形成された(図5B参照)。
さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト組成物の層24′を硬化させ、半田バンプ形成用開口28を有するソルダーレジスト層24(20μm厚)を形成した。
これにより、半田バンプ形成用開口28内の樹脂残査とともに、シランカップリング剤からなる被膜及びSnCu層が除去された。その結果、半田バンプ形成用開口28内の底部には、半田パッド34の一部(露出面34a)が露出した。
実施例1の(18)の工程で、半田バンプ形成用開口28内の樹脂残査とともに、シランカップリング剤からなる被膜及びSnCu層を除去するために、エッチング溶液を用いる方法に代えて、下記の条件のウェットブラスト法を用いた以外は、実施例1と同様にして多層プリント配線板を製造した。
ウェットブラスト法は、粒子径7μm(♯2000番)、c/s=1.5m/min、圧力0.2MPaの条件で行った。
(実施例3)
実施例3においては、実施例1における置換Snめっきに代えて、無電解Niめっきを行い、最外層の導体回路14a(半田パッド34を含む)の表面にNi層を形成する。その後、上記(15)~(20)の工程を行う。
(実施例4)
実施例4においては、実施例1における置換Snめっきに代えて、置換Pdめっきを行う。すなわち、最外層の導体回路14a(半田パッド34を含む)を形成した基板を置換Pdめっき浴に所定時間浸漬することによりPd層を形成する。その後、上記(15)~(20)の工程を行う。
(実施例5)
実施例5においては、実施例1における置換Snめっきに代えて、置換Auめっきを行う。すなわち、最外層の導体回路14a(半田パッド34を含む)を形成した基板を置換Auめっき浴に所定時間浸漬することによりAu層を形成する。その後、上記(15)~(20)の工程を行う。
(実施例6)
実施例6においては、実施例1における置換Snめっきに代えて、無電解Agめっきを行い、最外層の導体回路14a(半田パッド34を含む)の表面にAg層を形成する。その後、上記(15)~(20)の工程を行う。
(実施例7)
実施例7においては、実施例1における置換Snめっきに代えて、無電解Ptめっきを行い、最外層の導体回路14a(半田パッド34を含む)の表面にPt層を形成する。その後、上記(15)~(20)の工程を行う。
(実施例8)
実施例8においては、実施例1における置換Snめっきに代えて、Znめっきを行い、最外層の導体回路14a(半田パッド34を含む)の表面にZn層を形成する。その後、上記(15)~(20)の工程を行う。
(実施例9)
実施例9においては、実施例1における置換Snめっきに代えて、最外層の導体回路14a(半田パッド34を含む)の表面にスパッタリングでCo層を形成する。その後、上記(15)~(20)の工程を行う。
(実施例10)
実施例10においては、実施例1における置換Snめっきに代えて、最外層の導体回路14a(半田パッド34を含む)の表面にスパッタリングでTi層を形成する。その後、上記(15)~(20)の工程を行う。
半田パッド表面にSnを含む金属層を形成しなかった以外は、実施例1と同様にして多層プリント配線板を製造した。
従って、比較例1の多層プリント配線板では、半田パッド34とソルダーレジスト層24とが、金属層を介さずにカップリング剤からなる被膜のみを介して接触していることとなる。
半田パッド表面にシランカップリング剤からなる被膜を形成しなかった以外は、実施例1と同様にして多層プリント配線板を製造した。
従って、比較例2の多層プリント配線板では、半田パッド34の表面に金属層が形成されて、半田パッド34とソルダーレジスト層24とがシランカップリング剤を介さずに接していることとなる。
ソルダーレジスト層に開口部を形成した後、開口部の底面に露出した金属層を除去する工程を行わなかった以外は、実施例1と同様にして多層プリント配線板を製造した。
従って、比較例3の多層プリント配線板では、半田パッド34と保護膜33とがSnを含む金属層を介して接続されていることとなる。
(1)半田パッドとソルダーレジスト層との密着性の評価
実施例1、2及び比較例1、2の多層プリント配線板について、下記の方法で初期段階及び加湿試験後におけるピール強度を測定した。その結果を表1に示す。
<初期段階(加湿試験前)>
実施例1、2及び比較例1、2の多層プリント配線板について、それぞれ加湿試験を行う前のピール強度を測定した。このピール強度の測定には、オートグラフAGS50A(島津製作所(株)社製)を用い、層間樹脂絶縁層を約10mm/minの速度で導体回路から引き剥がした。
<加湿試験後>
実施例1、2及び比較例1、2の多層プリント配線板について、それぞれ120~130℃、湿度85%の条件下で100時間保持した後、上記と同様にピール強度を測定した。
実施例1、2及び比較例3の多層プリント配線板について、半田パッドに対する半田バンプの密着性を下記の方法で評価した。すなわち、実施例1、2及び比較例3の多層プリント配線板について、それぞれ55℃、湿度85%の条件下で19時間保持した後、260℃まで昇温する操作を200回繰り返した。その後、多層プリント配線板をクロスカットして半田パッドと半田バンプとの接続部分を顕微鏡観察した。
その結果、実施例1、2においては、半田バンプは半田パッドの表面にしっかりと接続され、半田パッドに対する半田バンプの剥離は全く観察されなかった。一方、比較例3においては、半田パッドに対する半田バンプの剥離が観察された。
上述した実施形態では、半田パッドの側面及び上面のうちの一部に形成される金属層として、Snを含む金属層が採用されている。
しかしながら、本発明の実施形態の多層プリント配線板において、金属層の材質は、Snを含む金属層に限定されず、Sn、Ni、Zn、Co、Ti、Pd、Ag、Pt及びAuのうちの少なくとも1種の金属を含む金属層であればよい。
これらの金属は、Cuよりも、カップリング剤との密着性に優れるからである。
ただし、これらのなかでは、Snを含む金属層が望ましい。
この理由は、既に説明したように、表面に水酸基を付着させやすく、カップリング剤との密着性に特に優れるからである。
しかしながら、本発明の実施形態の多層プリント配線板において、カップリング剤は、シランカップリング剤に限定されず、例えば、アルミネート系カップリング剤、チタネート系カップリング剤、ジルコニウム系カップリング剤等であってもよい。
また、上記以外のソルダーレジスト組成物としては、例えば、ノボラック型エポキシ樹脂の(メタ)アクリレート、イミダゾール硬化剤、2官能性(メタ)アクリル酸エステルモノマー、分子量500~5000程度の(メタ)アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体が挙げられる。
また、ソルダーレジスト組成物の層を形成する際には、上記ソルダーレジスト組成物からなるフィルムを圧着してソルダーレジスト組成物の層を形成してもよい。
また、上記保護膜の材質としては、例えば、Ni、Au、Pd、これらの複合体等が挙げられる。
11 絶縁性基板
12 層間樹脂絶縁層
13 めっきレジスト
14、14a 導体回路
15 導体回路被覆層
17 ビア導体
19 スルーホール導体
20 樹脂充填材層
22 無電解銅めっき膜
23 電解銅めっき膜
24 ソルダーレジスト層
27 半田バンプ
33 保護膜
34 半田パッド
Claims (12)
- 第1層間樹脂絶縁層と、
前記第1層間樹脂絶縁層上に形成されて、電子部品を搭載するためのパッドと、
前記第1層間樹脂絶縁層と前記パッドとの上に形成され、前記パッドに到達する開口部を有するソルダーレジスト層と、
前記開口部の底部に位置し、前記パッド上に形成されている保護膜と
を備える多層プリント配線板であって、
前記パッドの表面に、Sn、Ni、Zn、Co、Ti、Pd、Ag、Pt及びAuのうちの少なくとも1種の金属を含む金属層が形成され、
前記金属層上に、カップリング剤からなる被膜が形成され、
前記保護膜の少なくとも一部は、前記開口部によって露出される前記パッドの露出面に直接形成されている
ことを特徴とする多層プリント配線板。 - 前記保護膜の全体が、前記開口部によって露出される前記パッドの露出面に直接形成されている請求項1に記載の多層プリント配線板。
- 前記パッドは、前記層間樹脂絶縁層上に形成されている無電解めっき膜と、当該無電解めっき膜上に形成されている電解めっき膜とからなり、前記保護膜は前記パッドを構成する電解めっき膜の表面上に形成されている請求項1又は2に記載の多層プリント配線板。
- 前記保護膜は、前記パッド上に形成されているNi層と前記Ni層上に形成されているAu層とを有し、前記Ni層は前記開口部によって露出される前記パッドの露出面上に直接形成されている請求項1~3のいずれかに記載の多層プリント配線板。
- 前記金属層を形成する金属の酸化物の等電点は5以下である請求項1~4のいずれかに記載の多層プリント配線板。
- 前記金属層は、Snを含有してなる請求項1~5のいずれかに記載の多層プリント配線板。
- 前記パッドの表面は、実質的に平坦である請求項1~6のいずれかに記載の多層プリント配線板。
- 前記保護膜上には半田部材が形成されている請求項1~7のいずれかに記載の多層プリント配線板。
- 層間樹脂絶縁層と、導体回路とが交互に積層され、さらに、最外層の前記層間樹脂絶縁層上に電子部品を搭載するためのパッドを備える多層配線層を形成する工程と、
前記パッドの表面の少なくとも一部に、Sn、Ni、Zn、Co、Ti、Pd、Ag、Pt及びAuのうちの少なくとも1種の金属を含む金属層を形成する工程と、
前記金属層上に、カップリング剤からなる被膜を形成する工程と、
前記最外層の層間樹脂絶縁層と、前記パッドとの上に、ソルダーレジスト層を形成するとともに、前記ソルダーレジスト層のうち前記パッド上に位置する箇所に当該ソルダーレジスト層を貫通する開口部を形成する工程と、
前記開口部から露出する前記金属層を除去する工程と、
前記開口部の底部に露出した前記パッド上に保護膜を形成する工程とを備える
ことを特徴とする多層プリント配線板の製造方法。 - 前記金属層を除去する工程は、エッチング溶液を用いて行う請求項9に記載の多層プリント配線板の製造方法。
- 前記金属層を除去する工程は、ウェットブラスト法を用いて行う請求項9に記載の多層プリント配線板の製造方法。
- 前記パッドの表面にSnめっきを行うことで前記金属層を形成する請求項9~11のいずれかに記載の多層プリント配線板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009800001919A CN101810063B (zh) | 2008-09-30 | 2009-07-15 | 多层印刷线路板以及多层印刷线路板的制造方法 |
KR1020097018943A KR101111930B1 (ko) | 2008-09-30 | 2009-07-15 | 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법 |
EP09817569A EP2209358A4 (en) | 2008-09-30 | 2009-07-15 | MULTILAYERED CONDUCTOR PCB AND METHOD FOR PRODUCING A MULTILAYER FITTED PCB |
JP2009533603A JP4951674B2 (ja) | 2008-09-30 | 2009-07-15 | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10140108P | 2008-09-30 | 2008-09-30 | |
US61/101,401 | 2008-09-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2010038532A1 true WO2010038532A1 (ja) | 2010-04-08 |
Family
ID=42073309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2009/062820 WO2010038532A1 (ja) | 2008-09-30 | 2009-07-15 | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8314340B2 (ja) |
EP (1) | EP2209358A4 (ja) |
JP (2) | JP4951674B2 (ja) |
KR (1) | KR101111930B1 (ja) |
CN (2) | CN101810063B (ja) |
TW (1) | TW201021635A (ja) |
WO (1) | WO2010038532A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012129526A (ja) * | 2010-12-16 | 2012-07-05 | Ibiden Co Ltd | プリント配線板、及び、プリント配線板の製造方法 |
JP2012216773A (ja) * | 2011-03-29 | 2012-11-08 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
WO2018186051A1 (ja) * | 2017-04-04 | 2018-10-11 | 株式会社村田製作所 | 電子部品の製造方法、及び、電子部品 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010038532A1 (ja) * | 2008-09-30 | 2010-04-08 | イビデン株式会社 | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
JP5033192B2 (ja) | 2008-09-30 | 2012-09-26 | イビデン株式会社 | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
JP2011060887A (ja) * | 2009-09-08 | 2011-03-24 | Renesas Electronics Corp | 電子装置、電子装置の製造方法 |
JP5638269B2 (ja) * | 2010-03-26 | 2014-12-10 | 日本特殊陶業株式会社 | 多層配線基板 |
KR101109261B1 (ko) * | 2010-06-07 | 2012-01-31 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US8693203B2 (en) | 2011-01-14 | 2014-04-08 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices |
KR101217436B1 (ko) * | 2011-05-27 | 2013-01-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스용 서브스트레이트 및 그 제조 방법 |
KR20130078108A (ko) * | 2011-12-30 | 2013-07-10 | 삼성전기주식회사 | 패키지 기판 및 그의 제조 방법 |
CN103607841B (zh) * | 2013-12-04 | 2016-06-01 | 江苏长电科技股份有限公司 | Smt减法高密度封装多层线路板结构及其制作方法 |
JP2015231003A (ja) * | 2014-06-06 | 2015-12-21 | イビデン株式会社 | 回路基板および回路基板の製造方法 |
US10431533B2 (en) * | 2014-10-31 | 2019-10-01 | Ati Technologies Ulc | Circuit board with constrained solder interconnect pads |
CN104768335A (zh) * | 2015-04-15 | 2015-07-08 | 深圳市爱升精密电路科技有限公司 | 一种软硬结合板的制作方法 |
US9780320B2 (en) | 2015-09-23 | 2017-10-03 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Light emitting device |
KR101917759B1 (ko) * | 2016-12-13 | 2018-11-12 | 주식회사 에스아이 플렉스 | 연성 인쇄 회로 기판의 내층 무차폐 제조 방법 및 연성 인쇄 회로 기판 |
JP6446155B1 (ja) * | 2018-07-17 | 2018-12-26 | 株式会社日立パワーソリューションズ | 両面回路非酸化物系セラミックス基板およびその製造方法 |
CN111341743B (zh) * | 2018-12-19 | 2024-04-16 | 株式会社村田制作所 | 电子部件 |
CN114551687A (zh) * | 2020-11-25 | 2022-05-27 | 重庆达方电子有限公司 | 发光装置及其制造方法 |
CN116801482B (zh) * | 2022-03-18 | 2024-05-10 | 华为技术有限公司 | 电路板组件及其加工方法、电子设备 |
CN115802601B (zh) * | 2023-02-07 | 2023-06-27 | 四川英创力电子科技股份有限公司 | 一种齐平印制电路板及其生产方法 |
US11818849B1 (en) | 2023-04-21 | 2023-11-14 | Yield Engineering Systems, Inc. | Increasing adhesion of metal-organic interfaces by silane vapor treatment |
US11919036B1 (en) | 2023-04-21 | 2024-03-05 | Yield Engineering Systems, Inc. | Method of improving the adhesion strength of metal-organic interfaces in electronic devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0219994B2 (ja) * | 1982-08-03 | 1990-05-07 | Nippon Denkai Kk | |
JPH03268385A (ja) * | 1990-03-17 | 1991-11-29 | Fujitsu Ltd | はんだバンプとその製造方法 |
JP2000315854A (ja) * | 1999-04-30 | 2000-11-14 | Ibiden Co Ltd | プリント配線板とその製造方法 |
JP2001144446A (ja) * | 1999-04-06 | 2001-05-25 | Ibiden Co Ltd | 多層プリント配線板の製造方法および多層プリント配線板 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2570394B2 (ja) | 1988-07-08 | 1997-01-08 | 富士電機株式会社 | 缶商品自動販売機の商品加熱装置 |
US5254493A (en) * | 1990-10-30 | 1993-10-19 | Microelectronics And Computer Technology Corporation | Method of fabricating integrated resistors in high density substrates |
US5311404A (en) * | 1992-06-30 | 1994-05-10 | Hughes Aircraft Company | Electrical interconnection substrate with both wire bond and solder contacts |
JP3268385B2 (ja) | 1997-04-14 | 2002-03-25 | 平井工業株式会社 | リン含有有機性汚水処理装置 |
CN1316175A (zh) | 1998-07-08 | 2001-10-03 | 伊比登株式会社 | 印刷电路板及其制造方法 |
CN101594747A (zh) * | 1998-07-08 | 2009-12-02 | 伊比登株式会社 | 印刷电路板及其制造方法 |
MY139405A (en) | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
JP2000343435A (ja) * | 1999-03-29 | 2000-12-12 | Asahi Glass Co Ltd | ブラストメディア及びブラスト方法 |
KR100412742B1 (ko) * | 1999-03-30 | 2003-12-31 | 제이에스알 가부시끼가이샤 | 태양 전지의 제조 방법 |
JP2000340948A (ja) | 1999-06-01 | 2000-12-08 | Mec Kk | 銅と樹脂との接着性を向上させる方法およびそれを用いて製造される多層配線板 |
KR100823767B1 (ko) * | 1999-09-02 | 2008-04-21 | 이비덴 가부시키가이샤 | 프린트배선판 및 프린트배선판의 제조방법 |
TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
JP3502800B2 (ja) * | 1999-12-15 | 2004-03-02 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP3941573B2 (ja) * | 2002-04-24 | 2007-07-04 | 宇部興産株式会社 | フレキシブル両面基板の製造方法 |
DE10239081B4 (de) * | 2002-08-26 | 2007-12-20 | Qimonda Ag | Verfahren zur Herstellung einer Halbleitereinrichtung |
JP4226927B2 (ja) * | 2003-02-18 | 2009-02-18 | 三井金属鉱業株式会社 | キャパシタ層形成用の両面銅張積層板の製造方法 |
US7957154B2 (en) * | 2005-12-16 | 2011-06-07 | Ibiden Co., Ltd. | Multilayer printed circuit board |
US8836146B2 (en) * | 2006-03-02 | 2014-09-16 | Qualcomm Incorporated | Chip package and method for fabricating the same |
JP2007116191A (ja) * | 2006-12-19 | 2007-05-10 | Ube Ind Ltd | ポリイミドフィルムの両面に金属層を有する積層体のポリイミドフィルムの両面の金属層の電気的接続方法 |
US8314348B2 (en) | 2008-03-03 | 2012-11-20 | Ibiden Co., Ltd. | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board |
US20090218119A1 (en) | 2008-03-03 | 2009-09-03 | Ibiden Co., Ltd | Method of manufacturing multilayer printed wiring board |
WO2010038532A1 (ja) * | 2008-09-30 | 2010-04-08 | イビデン株式会社 | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
JP5033192B2 (ja) * | 2008-09-30 | 2012-09-26 | イビデン株式会社 | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
-
2009
- 2009-07-15 WO PCT/JP2009/062820 patent/WO2010038532A1/ja active Application Filing
- 2009-07-15 CN CN2009800001919A patent/CN101810063B/zh active Active
- 2009-07-15 CN CN201210294748.8A patent/CN102802344B/zh active Active
- 2009-07-15 JP JP2009533603A patent/JP4951674B2/ja active Active
- 2009-07-15 KR KR1020097018943A patent/KR101111930B1/ko active IP Right Grant
- 2009-07-15 EP EP09817569A patent/EP2209358A4/en not_active Withdrawn
- 2009-07-31 TW TW098125982A patent/TW201021635A/zh unknown
- 2009-09-28 US US12/568,512 patent/US8314340B2/en active Active
-
2011
- 2011-12-09 US US13/315,821 patent/US8661665B2/en active Active
-
2012
- 2012-03-12 JP JP2012054991A patent/JP5351299B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0219994B2 (ja) * | 1982-08-03 | 1990-05-07 | Nippon Denkai Kk | |
JPH03268385A (ja) * | 1990-03-17 | 1991-11-29 | Fujitsu Ltd | はんだバンプとその製造方法 |
JP2001144446A (ja) * | 1999-04-06 | 2001-05-25 | Ibiden Co Ltd | 多層プリント配線板の製造方法および多層プリント配線板 |
JP2000315854A (ja) * | 1999-04-30 | 2000-11-14 | Ibiden Co Ltd | プリント配線板とその製造方法 |
Non-Patent Citations (1)
Title |
---|
See also references of EP2209358A4 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012129526A (ja) * | 2010-12-16 | 2012-07-05 | Ibiden Co Ltd | プリント配線板、及び、プリント配線板の製造方法 |
US8901431B2 (en) | 2010-12-16 | 2014-12-02 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
JP2012216773A (ja) * | 2011-03-29 | 2012-11-08 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
WO2018186051A1 (ja) * | 2017-04-04 | 2018-10-11 | 株式会社村田製作所 | 電子部品の製造方法、及び、電子部品 |
JPWO2018186051A1 (ja) * | 2017-04-04 | 2020-01-16 | 株式会社村田製作所 | 電子部品の製造方法、及び、電子部品 |
Also Published As
Publication number | Publication date |
---|---|
US20100122839A1 (en) | 2010-05-20 |
CN101810063B (zh) | 2012-10-10 |
CN102802344B (zh) | 2015-06-17 |
EP2209358A1 (en) | 2010-07-21 |
US20120080400A1 (en) | 2012-04-05 |
JP4951674B2 (ja) | 2012-06-13 |
JP2012109631A (ja) | 2012-06-07 |
US8314340B2 (en) | 2012-11-20 |
EP2209358A4 (en) | 2012-07-04 |
JP5351299B2 (ja) | 2013-11-27 |
TW201021635A (en) | 2010-06-01 |
KR101111930B1 (ko) | 2012-02-14 |
KR20100051583A (ko) | 2010-05-17 |
CN102802344A (zh) | 2012-11-28 |
JPWO2010038532A1 (ja) | 2012-03-01 |
CN101810063A (zh) | 2010-08-18 |
US8661665B2 (en) | 2014-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5351299B2 (ja) | 多層プリント配線板、及び、多層プリント配線板の製造方法 | |
JP5033192B2 (ja) | 多層プリント配線板、及び、多層プリント配線板の製造方法 | |
US8901431B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP5216078B2 (ja) | 多層プリント配線板、及び、多層プリント配線板の製造方法 | |
WO1999020090A1 (fr) | Plaquette a circuit imprime multicouche, son procede de fabrication et composition resineuse de remplissage de trous traversants | |
WO2011002022A1 (ja) | プリント配線板、及び、プリント配線板の製造方法 | |
JP5216079B2 (ja) | 多層プリント配線板の製造方法 | |
JP2003234432A (ja) | 半導体チップ実装回路基板および多層化回路基板 | |
JP2010103520A (ja) | 半導体素子搭載用パッケージ基板とその製造方法 | |
JP2001217356A (ja) | 多層回路基板および半導体装置 | |
JP2001217543A (ja) | 多層回路基板 | |
JP2003234431A (ja) | 半導体チップ実装回路基板とその製造方法および多層化回路基板 | |
JP2004335505A (ja) | 多層プリント配線板 | |
JP4605955B2 (ja) | Icチップ実装用基板 | |
JP2001217544A (ja) | 多層回路基板 | |
JP2004023002A (ja) | 多層化回路基板およびその製造方法 | |
JP2004311705A (ja) | 多層プリント配線板 | |
JP2004079554A (ja) | 片面回路基板およびその製造方法 | |
JP2003023222A (ja) | プリント回路基板 | |
JP2004023000A (ja) | 多層化回路基板およびその製造方法 | |
JP2004023001A (ja) | 片面回路基板および多層化回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WWE | Wipo information: entry into national phase |
Ref document number: 200980000191.9 Country of ref document: CN |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2009533603 Country of ref document: JP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 1020097018943 Country of ref document: KR |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2009817569 Country of ref document: EP |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09817569 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |