WO2009153907A1 - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法 Download PDF

Info

Publication number
WO2009153907A1
WO2009153907A1 PCT/JP2009/001731 JP2009001731W WO2009153907A1 WO 2009153907 A1 WO2009153907 A1 WO 2009153907A1 JP 2009001731 W JP2009001731 W JP 2009001731W WO 2009153907 A1 WO2009153907 A1 WO 2009153907A1
Authority
WO
WIPO (PCT)
Prior art keywords
lens
center
pixel
imaging device
state imaging
Prior art date
Application number
PCT/JP2009/001731
Other languages
English (en)
French (fr)
Inventor
勝野元成
山下一博
佐伯幸作
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2009153907A1 publication Critical patent/WO2009153907A1/ja
Priority to US12/966,286 priority Critical patent/US8274586B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/02—Simple or compound lenses with non-spherical faces
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/0006—Arrays
    • G02B3/0037—Arrays characterized by the distribution or form of lenses
    • G02B3/0056—Arrays characterized by the distribution or form of lenses arranged along two different directions in a plane, e.g. honeycomb arrangement of lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/04—Prisms
    • G02B5/045—Prism arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes

Definitions

  • the present invention relates to a solid-state imaging device and a manufacturing method thereof, and more particularly, to a solid-state imaging device including a plurality of pixels arranged in a matrix.
  • CMOS Complementary Metal Oxide Semiconductor
  • CCD Charge Coupled Device
  • the CMOS image sensor has a lower incident light quantity to the photodiode than the CCD image sensor, so it may be difficult to ensure excellent sensitivity characteristics.
  • CMOS image sensor needs to form a plurality of wiring layers (usually two to four layers) in order to mount a plurality of circuits. This is because light is blocked by the metal wiring, so that it is difficult for incident light to reach the photodiode.
  • Patent Document 1 a structure for condensing incident light with higher efficiency by forming two lenses on a photodiode has been proposed (for example, see Patent Document 1).
  • FIG. 17 is a diagram showing a circuit configuration of a unit pixel of a conventional solid-state imaging device.
  • the solid-state imaging device 500 illustrated in FIG. 17 includes a unit pixel 510, a horizontal selection transistor 123, a vertical scanning circuit 140, and a horizontal scanning circuit 141. In FIG. 17, only one unit pixel 510 is shown, but the solid-state imaging device 500 includes a plurality of unit pixels 510 arranged in a matrix.
  • the unit pixel 510 includes a photodiode 111, a charge transfer gate 112, a floating diffusion (FD) unit 114, a reset transistor 120, a vertical selection transistor 121, and an amplification transistor 122.
  • FD floating diffusion
  • the photodiode 111 is a photoelectric conversion unit that converts incident light into signal charges (electrons) and accumulates the converted signal charges.
  • the gate electrode of the charge transfer gate 112 is connected to the read signal line 113.
  • the charge transfer gate 112 transfers the signal charge accumulated in the photodiode 111 to the FD unit 114 based on a read pulse applied to the read signal line 113.
  • the FD unit 114 is connected to the gate electrode of the amplification transistor 122.
  • the amplification transistor 122 impedance-converts the potential change of the FD unit 114 into a voltage signal and outputs the converted voltage signal to the vertical signal line 133.
  • the gate electrode of the vertical selection transistor 121 is connected to the vertical selection line 131.
  • the vertical selection transistor 121 is turned on or off based on a vertical selection pulse applied to the vertical selection line 131, and drives the amplification transistor 122 for a predetermined period.
  • the gate electrode of the reset transistor 120 is connected to the vertical reset line 130.
  • the reset transistor 120 resets the potential of the FD unit 114 to the potential of the power supply line 132 based on the vertical reset pulse applied to the vertical reset line 130.
  • the vertical scanning circuit 140 and the horizontal scanning circuit 141 scan the plurality of unit pixels 510 once during one cycle.
  • the vertical scanning circuit 140 selects a unit pixel 510 in a row corresponding to the vertical selection line 131 by outputting a vertical selection pulse to one vertical selection line 131 for a certain period of one cycle. To do.
  • the output signal (voltage signal) of each selected unit pixel 510 is output to each vertical signal line 133.
  • the horizontal scanning circuit 141 selects the horizontal selection transistor 123 by sequentially outputting a horizontal selection pulse to each horizontal selection line 134 during a certain period.
  • the selected horizontal selection transistor 123 outputs the output signal of the connected vertical signal line 133 to the horizontal signal line 135.
  • the vertical scanning circuit 140 When the horizontal scanning circuit 141 finishes scanning all the unit pixels 510 in one row, the vertical scanning circuit 140 outputs a vertical selection pulse to the vertical selection line 131 in the next row. Next, each pixel in the new row is scanned as described above.
  • all unit pixels 510 are scanned once during one cycle, so that the output signals of all unit pixels 510 are output to the horizontal signal line 135 in time series.
  • FIG. 18 is a cross-sectional view illustrating a configuration of an imaging region of a conventional solid-state imaging device 500.
  • FIG. 19 is a diagram schematically showing the connection relationship of the constituent elements of the unit pixel 510.
  • the solid-state imaging device 500 includes a semiconductor substrate 201, an insulating layer 202, wirings 203A to 203C, light shielding films 204A and 204B, a passivation film 205, an intralayer lens 606, and a planarization film. 207, a color filter 208, and a top lens 610.
  • the photodiode 111, the charge transfer gate 112, and the FD portion 114 are formed on the semiconductor substrate 201.
  • the insulating layer 202 is formed on the semiconductor substrate 201.
  • a plurality of layers of wirings 203A to 203C are formed in the insulating layer 202.
  • the wirings 203A to 203C are made of aluminum, for example.
  • the light shielding films 204A and 204B are formed on the wiring 203A and the wiring 203B, respectively, and prevent light from entering the circuit section such as a transistor.
  • the light shielding films 204A and 204B are wiring protective films formed during wiring manufacturing.
  • a protective film such as a SiN film or a SiON film is formed to protect the wirings 203A to 203C during manufacturing.
  • the protective film is formed on the entire upper surface of the wirings 203A to 203C.
  • a stacked film of a silicon oxide film and a silicon nitride film is formed on the photodiode 111. Thereby, the incident light to the photodiode 111 is reflected.
  • the protective film silicon nitride film
  • the protective film functions as a light-shielding film in a region other than on the photodiode 111, so it is preferable to leave it.
  • the passivation film 205 is formed on the insulating layer 202, and is formed of, for example, silicon nitride.
  • the in-layer lens 606 is formed on the passivation film 205.
  • the planarizing film 207 is formed on the in-layer lens 606, and is formed of, for example, silicon oxide or resin (acrylic resin or fluorine resin).
  • the color filter 208 is formed on the planarizing film 207.
  • the top lens 610 is an on-chip lens formed on the color filter 208.
  • the n-type impurity layer forming the photodiode 111, the FD portion 114, and the reset transistor 120 is provided so as to be connected by a channel region below the gate electrode.
  • efficient signal charge transfer and erasure can be performed.
  • top lens 610 and the in-layer lens 606 collect the incident light 310 on the photodiode 111.
  • the top lens 610 and the in-layer lens 606 are formed at regular intervals at a constant pitch.
  • the relative positional relationship of the in-layer lens 606 is common to the plurality of unit pixels 510. That is, each component is arranged at equal intervals at the same pitch so as to have the same translational symmetry. As a result, the incident light 310 is incident on the photodiode 111 in each unit pixel in the same manner, and a high-quality image with little variation for each unit pixel 510 can be obtained.
  • an amplification type solid-state imaging device such as a CMOS image sensor requires multilayer wiring of at least two layers, desirably three layers or more as described above, and this increases the thickness of the structure formed above the photodiode 111.
  • the height from the surface of the photodiode 111 to the uppermost third-layer wiring 203C is about 3 to 5 ⁇ m, which is about the same as the pixel size.
  • the position of the opening of the top lens 610 and the light shielding films 204A and 204B is called pupil correction so that obliquely incident light is also collected by the photodiode 111.
  • a method of reducing shading by correcting Specifically, the openings of the top lens 610 and the light shielding films 204A and 204B are shifted in the direction in which the light is incident as viewed from the photodiode 111.
  • a solid-state imaging device having a multi-pixel 1-cell structure in which the transistor 120 is shared between a plurality of adjacent unit pixels 510 has been proposed.
  • the number of transistors and the number of wirings per unit pixel can be reduced.
  • a sufficient area of the photodiode 111 can be ensured, and vignetting due to wiring can be reduced, so that it is possible to effectively cope with a reduction in unit pixels.
  • the photodiodes 111 are not arranged at an equal pitch.
  • the substantial center of gravity of the photodiode is not disposed at an equal pitch.
  • the center of light incident on the photodiode 111 does not coincide with the center of the photodiode 111. Therefore, the sensitivity is reduced by reducing the amount of incident light.
  • the amount of light incident on the photodiode 111 varies among the unit pixels 510 according to the direction of incident light. As a result, the signal output from each unit pixel 510 varies. That is, there arises a problem that sensitivity varies between pixels.
  • an object of the present invention is to provide a solid-state imaging device capable of suppressing variations in sensitivity between pixels, and a manufacturing method thereof.
  • a solid-state imaging device is a solid-state imaging device including a plurality of pixels arranged in a matrix, and each of the plurality of pixels photoelectrically converts light into an electrical signal.
  • the substantial center of the surface is shifted in the first direction from the center of the pixel, and the first lens is formed in an asymmetric shape so that the position of the focal point is shifted in the first direction from the center of the pixel,
  • the second lens is formed such that the focal position is shifted from the center of the pixel in the first direction.
  • the focal positions of the first lens and the second lens are shifted from the center of the pixel toward the substantial center of the light receiving surface of the photoelectric conversion unit.
  • the solid-state imaging device can suppress variations in sensitivity between pixels.
  • the solid-state imaging device can suppress the reduction of the area of the first lens due to the shift of the focal position by using the asymmetric first lens.
  • the plurality of pixels further include a gate electrode that covers a part of the light receiving surface of the photoelectric conversion unit and transfers an electrical signal photoelectrically converted by the photoelectric conversion unit, and the first direction is: The direction opposite to the direction in which the gate electrode is arranged with respect to the photoelectric conversion unit may be used.
  • the first lens is perpendicular to the surface of the photoelectric conversion unit and is symmetric with respect to a plane horizontal to the first direction and including the center of the pixel, and is perpendicular to the surface of the photoelectric conversion unit and the first It may be asymmetric with respect to a plane perpendicular to the direction and including the center of the pixel.
  • the region where the first lens at the end opposite to the first direction in each pixel is not formed is wider than the region where the first lens at the end in the first direction of the pixel is not formed. Also good.
  • the solid-state imaging device can shift the focus position of the first lens in the first direction while suppressing the reduction of the area of the first lens due to the shift of the focus position. .
  • the first direction may be a diagonal direction of the pixel.
  • the first lens is in contact with the first lens of two pixels located in the first direction among the first lenses of four adjacent pixels, and is located in a direction opposite to the first direction. It does not have to be in contact with the first lens of the pixel.
  • the solid-state imaging device can improve the light collection rate of the first lens.
  • the second lens may have substantially the same shape, and may be arranged such that a center position is shifted from the center of the pixel in the first direction.
  • the position of the focal point of the second lens can be shifted using the second lens having the same shape as the conventional one.
  • the first lens and the second lens have a focal point in the first direction from the center of the pixel, and a gate length direction of the gate electrode in a region where the gate electrode covers a part of the photoelectric conversion unit. It may be formed so as to be displaced by a distance corresponding to 1 ⁇ 2 of the distance.
  • the focal positions of the first lens and the second lens can be made substantially coincident with the substantial center of the light receiving surface of the photoelectric conversion unit.
  • the first lens may be arranged such that a center position is shifted from the center of the pixel in the first direction.
  • the plurality of pixels may include a first pixel and a second pixel, and the first direction may be different in the first pixel and the second pixel.
  • the plurality of pixels may have a multi-pixel 1-cell structure, and the one cell may include the first pixel and the second pixel, respectively.
  • the photoelectric conversion unit is arranged based on a first arrangement cell
  • the first lens and the second lens are arranged based on a second arrangement cell
  • the plurality of pixels are arranged in a matrix.
  • the center of the second arrangement cell of the pixel is closer to the center side of the pixel array than the center of the first arrangement cell of the pixel as it goes from the center of the pixel array to the periphery.
  • the substantial center of the light receiving surface of the photoelectric conversion unit is shifted in the first direction from the center of the first arrangement cell, and the focal point of the first lens is the center of the second arrangement cell.
  • the second lens may be formed such that a focal position is shifted from the center of the second arrangement cell in the first direction.
  • the second lens may be an upward convex lens.
  • the second lens may be a downward convex lens.
  • the distance between the surface of the photoelectric conversion unit and the first lens and the distance between the surface of the photoelectric conversion unit and the second lens can be made smaller than in the case of using an upward convex lens. Thereby, it becomes easy to condense incident light to a photoelectric conversion part.
  • the method for manufacturing a solid-state imaging device is a method for manufacturing a solid-state imaging device including a plurality of pixels arranged in a matrix, wherein each of the plurality of pixels photoelectrically converts light into an electrical signal. And a first lens that collects incident light, and a second lens that collects incident light collected by the first lens on the photoelectric conversion unit.
  • the focal positions of the first lens and the second lens are shifted from the center of the pixel toward the substantial center of the light receiving surface of the photoelectric conversion unit.
  • the solid-state imaging device manufactured by the manufacturing method according to the present invention can suppress variations in sensitivity between pixels.
  • the solid-state imaging device manufactured by the manufacturing method according to the present invention can suppress the reduction of the area of the first lens due to the shift of the focal position by using the asymmetric first lens.
  • the first lens forming step is line symmetric with respect to a line in the first direction including the center of the pixel as a center line, and a line in a direction perpendicular to the first direction including the center of the pixel.
  • a reflow step of forming a lens is line symmetric with respect to a line in the first direction including the center of the pixel as a center line, and a line in a direction perpendicular to the first direction including the center of the pixel.
  • the mask is used to pattern the material of the first lens into a pentagon obtained by cutting out one of the corners of the rectangle, and one of the corners of the rectangle is opposite to the first direction. It may be the corner of the direction.
  • the asymmetrical first lens can be easily manufactured.
  • the present invention can provide a solid-state imaging device capable of suppressing variations in sensitivity between pixels and a manufacturing method thereof.
  • FIG. 1 is a circuit diagram showing a configuration of a unit cell of the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 2 is a plan view of the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 3 is a cross-sectional view of the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 4 is a plan view showing an arrangement example of the photodiodes in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 5A is a plan view showing an arrangement example of the top lens in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 1 is a circuit diagram showing a configuration of a unit cell of the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 2 is a plan view of the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 3 is a cross-sectional
  • FIG. 5B is a plan view showing an arrangement example of top lenses in a modification of the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 6 is a diagram illustrating an arrangement example of the inner lenses in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 7A is a diagram for explaining a method of manufacturing the in-layer lens in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 7B is a diagram for explaining a method of manufacturing the in-layer lens in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 7C is a diagram for explaining a method of manufacturing the in-layer lens in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 7A is a diagram for explaining a method of manufacturing the in-layer lens in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 7B is a diagram for explaining a
  • FIG. 7D is a diagram for explaining a method of manufacturing the in-layer lens in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 8A is a plan view showing a resist pattern used for forming a top lens in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 8B is a plan view of the top lens in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 9A is a diagram for explaining a method of manufacturing a top lens in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 9B is a diagram for explaining the method of manufacturing the top lens in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 9A is a diagram for explaining a method of manufacturing a top lens in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 9B is a diagram for explaining the method of manufacturing the top lens in
  • FIG. 10A is a plan view of the solid-state imaging device according to Embodiment 1 of the present invention when the top lens is not in contact.
  • FIG. 10B is a cross-sectional view of the solid-state imaging device according to Embodiment 1 of the present invention when the top lens is not in contact.
  • FIG. 10C is a plan view when the top lens is in contact with the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 10D is a cross-sectional view of the solid-state imaging device according to Embodiment 1 of the present invention when the top lens contacts.
  • FIG. 11 is a graph showing the relationship between the area of the region where the top lens is not formed and the light collection rate in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 12 is a plan view of the top lens in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 13 is a cross-sectional view of a modified example of the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 14 is a diagram showing a schematic configuration of an imaging apparatus according to Embodiment 2 of the present invention.
  • FIG. 15A is a plan view showing the arrangement in the pixel array of the intralayer lens according to Embodiment 2 of the present invention.
  • FIG. 15B is a plan view showing the arrangement of the top lens in the pixel array according to Embodiment 2 of the present invention.
  • FIG. 15A is a plan view showing the arrangement in the pixel array of the intralayer lens according to Embodiment 2 of the present invention.
  • FIG. 15B is a plan view showing the arrangement of the top lens in the pixel array according to Embodiment 2 of the present invention.
  • FIG. 16 is a cross-sectional view of the periphery of the pixel array of the solid-state imaging device according to Embodiment 2 of the present invention.
  • FIG. 17 is a circuit diagram showing a configuration of a unit pixel of a conventional solid-state imaging device.
  • FIG. 18 is a cross-sectional view illustrating a configuration of an imaging region in a conventional solid-state imaging device.
  • FIG. 19 is a diagram schematically illustrating a connection relationship between constituent elements of a unit pixel in a conventional solid-state imaging device.
  • the solid-state imaging device according to Embodiment 1 of the present invention is a MOS image sensor (CMOS image sensor).
  • the solid-state imaging device 100 according to Embodiment 1 of the present invention has a 4-pixel 1-cell structure.
  • FIG. 1 is a circuit diagram showing a structure of a unit cell 110 in the solid-state imaging device 100 according to the embodiment of the present invention.
  • the unit cell 110 includes four unit pixels 101A to 101D, a reset transistor 120, a vertical selection transistor 121, and an amplification transistor 122. Note that the four unit pixels 101A to 101D are referred to as unit pixels 101 when they are not particularly distinguished.
  • the unit cell 110 shown in FIG. 1 includes a common FD unit 114 for the four unit pixels 101A to 101D.
  • the reset transistor 120, the vertical selection transistor 121, and the amplification transistor 122 are shared by the four unit pixels 101A to 101D.
  • the unit pixels 101A to 101D each include a photodiode 111 and a charge transfer gate 112.
  • the photodiode 111 is a photoelectric conversion unit that converts incident light into signal charges (electrons) and accumulates the converted signal charges.
  • the gate electrode of the charge transfer gate 112 is connected to the read signal line 113.
  • the charge transfer gate 112 converts the signal charge accumulated in the photodiode 111 based on the readout pulse applied to the readout signal line 113.
  • the transistor transferred to the unit 114.
  • the FD unit 114 is connected to the drains of the charge transfer gates 112 of the four unit pixels 101A to 101D.
  • the FD unit 114 is connected to the gate electrode of the amplification transistor 122.
  • the amplification transistor 122 impedance-converts the potential change of the FD unit 114 into a voltage signal and outputs the converted voltage signal to the vertical signal line 133.
  • the gate electrode of the vertical selection transistor 121 is connected to the vertical selection line 131.
  • the vertical selection transistor 121 drives the amplification transistor 122 for a predetermined period by turning on or off based on a vertical selection pulse applied to the vertical selection line 131.
  • the gate electrode of the reset transistor 120 is connected to the vertical reset line 130.
  • the reset transistor 120 resets the potential of the FD unit 114 to the potential of the power supply line 132 based on the vertical reset pulse applied to the vertical reset line 130.
  • the solid-state imaging device 100 includes a vertical scanning circuit 140 and a horizontal scanning circuit 141 as in the solid-state imaging device 500 shown in FIG.
  • the solid-state imaging device 100 includes a plurality of unit pixels 101 (unit cells 110) arranged in a matrix.
  • the vertical scanning circuit 140 and the horizontal scanning circuit 141 scan the plurality of unit pixels 101 once during one cycle.
  • the vertical scanning circuit 140 outputs a vertical selection pulse to one vertical selection line 131 for a certain period during one cycle, so that the unit cells 110 of the row corresponding to the vertical selection line 131, that is, A set of four unit pixels 101A to 101D is selected.
  • the signal charges accumulated in the photodiodes 111 of the unit pixels 101A to 101D are sequentially transferred to the FD unit 114 based on the readout pulse applied to the readout signal line 113.
  • the signal charge transferred to the FD unit 114 is converted into a voltage signal by the amplification transistor 122, and the converted voltage signal is sequentially output to the vertical signal line 133.
  • the horizontal scanning circuit 141 selects the horizontal selection transistor 123 by sequentially outputting a horizontal selection pulse to each horizontal selection line 134 during a certain period.
  • the selected horizontal selection transistor 123 outputs the output signal of the connected vertical signal line 133 to the horizontal signal line 135.
  • the vertical scanning circuit 140 When the scanning of all the unit pixels 101 in one row is completed by the horizontal scanning circuit 141, the vertical scanning circuit 140 outputs a vertical selection pulse to the vertical selection line 131 in the next row. Next, similarly to the above, each unit pixel 101 in a new row is scanned.
  • the output signals of all the unit pixels 101 are output to the horizontal signal line 135 in time series.
  • the solid-state imaging device 100 can reduce the number of transistors per unit pixel 101 by having a 4-pixel 1-cell configuration. Thereby, the solid-state imaging device 100 can sufficiently secure the light receiving area of the photodiode 111.
  • FIG. 2 is a plan view of the imaging region of the solid-state imaging device 100.
  • FIG. 3 is a cross-sectional view of the unit pixels 101A, 101B, 101E, and 101F on the F1-F2 plane of FIG.
  • the same symbols (a, b, c, d,... X) are attached to the photodiodes 111 of the four unit pixels 101 included in one unit cell 110. Further, in order to indicate the position of the unit pixel 101, the origin (0, 0) is taken in the lower left, and a set of x (row number) indicating the vertical position and y (column number) indicating the horizontal position ( x, y) shall be used.
  • the dummy transistor 125 shown in FIG. 2 is a gate electrode provided in order to improve the optical characteristics between the adjacent unit pixels 101.
  • the gate shape of the transistor arrangement region where the vertical selection transistor 121 and the amplification transistor 122 are arranged and the transistor arrangement region where the reset transistor 120 and the dummy transistor 125 are arranged are the same or substantially the same. By doing so, the difference in sensitivity between pixels can be reduced. Thus, by equalizing the influence of reflection of light incident on the gate electrode, the difference in sensitivity between pixels can be reduced. Note that the dummy transistor 125 is not necessarily required.
  • the solid-state imaging device 100 includes a semiconductor substrate 201, an insulating layer 202, wirings 203A to 203C, light shielding films 204A and 204B, a passivation film 205, an intralayer lens 206, and a planarizing film. 207, a color filter 208, a top lens 210, and a low refractive index film 211.
  • the semiconductor substrate 201 is, for example, a silicon substrate.
  • the insulating layer 202 is formed on the semiconductor substrate 201 and is made of, for example, silicon oxide.
  • the wirings 203A to 203C are made of, for example, aluminum, copper, or titanium.
  • the first layer wiring 203A is a global wiring for applying a potential to a substrate contact (not shown), the charge transfer gate 112, and the like.
  • the second-layer wiring 203B and the third-layer wiring 203C are local wiring for connecting transistors between the unit pixels 101, and global wiring used for the vertical selection line 131, the vertical signal line 133, and the like. It is.
  • the wirings 203A to 203C are laid out so as to avoid the top of the photodiode 111 as much as possible. Thereby, the aperture ratio of the photodiode 111 can be increased, so that a large amount of light can be introduced into the photodiode 111.
  • the light shielding films 204A and 204B are formed on the wiring 203A and the wiring 203B, respectively, and prevent light from entering the circuit section such as a transistor.
  • the passivation film 205 is a protective film formed on the insulating layer 202 and made of, for example, silicon nitride.
  • the intralayer lens 206 is an upward convex lens.
  • the planarizing film 207 is formed on the inner lens 206, and is formed of, for example, silicon oxide.
  • the color filter 208 is formed on the planarizing film 207 and transmits only light in a predetermined frequency band.
  • the top lens 210 is an on-chip lens formed on the color filter 208.
  • the low refractive index film 211 is formed on the top lens 210.
  • the refractive index of the low refractive index film 211 is lower than the refractive index of the top lens 210.
  • the low refractive index film 211 has a refractive index of about 1.2 to 1.5
  • the top lens 210 has a refractive index of about 1.5 to 1.8.
  • the low refractive index film 211 is formed of an acrylic resin or a fluorinated resin.
  • the top lens 210 condenses the incident light 310 transmitted through the low refractive index film 211.
  • the in-layer lens 206 condenses the incident light 310 condensed by the top lens 210 and transmitted through the color filter 208 and the flattening film 207 on the photodiode 111.
  • the MOS image sensor has a larger number of wiring layers than the CCD image sensor.
  • the MOS image sensor has a larger distance between the surface of the semiconductor substrate 201 and the intralayer lens 206 and a distance between the surface of the semiconductor substrate 201 and the top lens 210 than the CCD image sensor.
  • the height of the inner lens 206 is about 0.7 ⁇ m, and the height of the top lens 210 is about 0.5 ⁇ m.
  • the condensing position is much higher than the surface of the semiconductor substrate 201. Therefore, in the MOS image sensor, the height of the inner lens 206 is set to about 0.3 ⁇ m, and the height of the top lens 210 is set to about 0.2 ⁇ m.
  • the top lens 210 is formed by a heat flow method to be described later.
  • the heat flow method it is extremely difficult to reduce the height of the top lens 210 to 0.5 ⁇ m or less. Therefore, the refractive index of the top lens 210 can be effectively reduced by applying the low refractive index film 211 having a refractive index lower than that of the top lens 210 on the top lens 210.
  • the low refractive index film 211 may not be formed, it is preferable to form the low refractive index film 211 in the case of the structure of the solid-state imaging device 100 according to the present invention.
  • the n-type region of the photodiode 111 and the n-type region of the FD portion 114 are provided so as to be connected via the channel region of the charge transfer gate 112 so that efficient signal charge transfer can be performed. Yes.
  • the center of the photodiode 111 is substantially the same as the center 301 of the unit pixel 101, but the charge transfer gate 112 is formed so as to cover a part on the photodiode 111, thereby condensing the photodiode 111. Is shifted from the center 301 of the unit pixel 101.
  • the arrangement of the centroids 302 of each photodiode 111 is an arrangement in which a section with a large pitch (section including the boundary position 321) and a section with a small pitch (section including the boundary position 322) appear alternately.
  • the unit pixel 101 ⁇ / b> A and the unit pixel 101 ⁇ / b> B share the FD unit 114 at the boundary position 321, so the pitch of the centroid 302 of the photodiode 111 is large.
  • the unit pixel 101B and the unit pixel 101E do not share the FD portion 114 at the boundary position 322, the pitch of the centroid 302 of the photodiode 111 is small.
  • FIG. 4 is a plan view showing an arrangement example of the photodiodes 111 in the unit pixel 101.
  • the center 301 of the unit pixel 101 and the center of gravity 302 of the photodiode 111 do not match.
  • the center of gravity 302 of the photodiode 111 is the center of the light receiving surface of the photodiode 111, that is, the center of gravity of the region of the surface of the photodiode 111 that is not covered by the charge transfer gate 112.
  • the arrangement of the charge transfer gates 112 in the adjacent unit pixels 101 is different.
  • the positions of the centroids 302 of the photodiodes 111 are also different.
  • the center of the photodiode 111 and the center 301 of the unit pixel 101 substantially coincide with each other.
  • the center of the photodiode 111 is the center of the photodiode 111 including a region where the charge transfer gate 112 is formed.
  • FIG. 5A is a plan view showing an arrangement example of the top lens 210.
  • the center of gravity 303 of the top lens 210 substantially coincides with the center of gravity 302 of the photodiode 111.
  • the center of gravity 303 of the top lens 210 is the optical center of gravity of the top lens 210, that is, the center position (focus position (light) of light that is perpendicular to the photodiode 111 is collected by the top lens 210. Axis)).
  • the arrangement position (center position) of the top lens 210 is substantially the same, and by changing the shape (orientation) of the top lens 210, the top lens 210 The center of gravity 303 is adjusted.
  • the shape of the top lens 210 is perpendicular to the surface of the semiconductor substrate 201 (photodiode 111) and perpendicular to the direction in which the center of gravity 303 of the top lens 210 is displaced (hereinafter referred to as a displacement direction), and is a unit pixel.
  • 101 is asymmetric with respect to the plane including the center 301.
  • the shape of the top lens 210 is symmetric with respect to a plane that is perpendicular to the surface of the semiconductor substrate 201, is horizontal in the displacement direction, and includes the center 301 of the unit pixel 101.
  • the invalid area where the top lens 210 is not formed is small in the displacement direction (the direction from the center 301 of the unit pixel 101 to the center of gravity 303 of the top lens 210) and large in the direction opposite to the displacement direction. That is, the invalid area at the end of the unit pixel 101 opposite to the displacement direction is wider than the invalid area at the end of the unit pixel 101 in the displacement direction.
  • the arrangement position may be changed.
  • FIG. 5B is a plan view showing an arrangement example of the top lens 210 when the shape and arrangement position of the top lens 210 are changed.
  • the center lens 303 of the top lens 210 is made to substantially coincide with the center of gravity 302 of the photodiode 111 by adjusting the shape of the top lens 210 after the arrangement position of the top lens 210 is shifted in the displacement direction. May be.
  • FIG. 6 is a plan view showing an arrangement example of the in-layer lenses 206.
  • the center of gravity 304 of the in-layer lens 206 substantially coincides with the center of gravity 302 of the photodiode 111.
  • the center of gravity 304 of the in-layer lens 206 is the optical center of gravity of the in-layer lens 206, that is, the center position (focus position (light) of light that is perpendicular to the photodiode 111 by the in-layer lens 206. Axis)).
  • the centroid 304 of the in-layer lens 206 is obtained by making the shape of the in-layer lens 206 substantially the same in the plurality of unit pixels 101 and changing the arrangement position (center position) of the in-layer lens 206. Is adjusted.
  • the shape of the intralayer lens 206 is point-symmetric with respect to the center of gravity 304 of the intralayer lens 206.
  • the shape may be changed after making the arrangement position of the intralayer lens 206 substantially the same, or both the shape and the arrangement position may be changed.
  • the photodiode 111 of the unit pixel (i, j) 101A and the photodiode 111 of the unit pixel (i + 1, j + 1) 101B are arranged point-symmetrically with the FD portion 114 as the center.
  • the photodiodes 111 in the i-th row are arranged point-symmetrically around the photodiode in the right column and the FD portion 114 in the (i + 1) -th row, respectively.
  • the center of gravity 304 of the in-layer lens 206 and the center of gravity 303 of the top lens 210 are displaced. Specifically, the center of gravity 304 of the inner lens 206 and the center of gravity 303 of the top lens 210 are shifted in the same direction as the direction in which the photodiode 111 is displaced. In this case, the deviation of the centroid 304 of the in-layer lens 206 and the centroid 303 of the top lens 210 between the unit pixel 101 in the i-th row and the photodiode 111 in the right column of the (i + 1) -th row. The direction is the opposite direction.
  • the distance between the center of gravity 302 of the photodiode 111 is narrowed, the distance between the center of gravity 303 of the top lens 210 and the center of gravity 304 of the intralayer lens 206 is also narrowed, and conversely, the distance between the centers of gravity 302 of the photodiode 111 is increased.
  • the distance between the center of gravity 303 of the top lens 210 and the center of gravity 304 of the intralayer lens 206 is also increased.
  • the top lens 210 and the center of gravity 303 of the top lens 210 and the center of gravity 304 of the in-layer lens 206 substantially coincide with the center of gravity 302 of the photodiode 111.
  • An in-layer lens 206 is disposed.
  • incident light 310 incident on the top lens 210 parallel to the optical axis is collected in a region near the center of gravity 302 of the photodiode 111 by the top lens 210 and the in-layer lens 206. Therefore, the solid-state imaging device 100 can effectively collect incident light.
  • the center of gravity 302 of the photodiode 111, the center of gravity 303 of the top lens 210, and the center of gravity 304 of the in-layer lens 206 substantially coincide with each other, so that the light collected by the top lens 210 and the in-layer lens 206 is collected. Is less likely to be vignetted (reflected) or absorbed by the charge transfer gate 112 above the shared region of the semiconductor substrate 201. Therefore, the variation in the amount of incident light between the unit pixels 101 can be reduced. Thereby, the solid-state imaging device 100 has the same sensitivity in each unit pixel 101, and preferable imaging characteristics can be obtained. Furthermore, the solid-state imaging device 100 can reduce the color mixture caused by the vignetting light leaking into the adjacent unit pixels 101 by minimizing the light vignetting.
  • the solid-state imaging device 100 shifts the center of gravity 303 of the top lens 210 in the displacement direction by making the top lens 210 asymmetrical.
  • the top lens 210 is placed at the center 301 of the unit pixel 101. It is necessary to reduce the area of the top lens 210 compared to the case where it is arranged.
  • the solid-state imaging device 100 by using the asymmetrical top lens 210, it is not necessary to shift the arrangement position (or the shift amount can be reduced). Therefore, the solid-state imaging device 100 can suppress the reduction of the area of the top lens 210 due to the shift of the center of gravity 303 of the top lens 210.
  • the wirings 203A to 203C may be arranged so as to be deviated in accordance with the center of gravity 302 of the photodiode 111. As a result, vignetting caused by the wirings 203A to 203C can be reduced.
  • center of gravity 303 of the top lens 210 and the center of gravity 302 of the photodiode 111 do not necessarily coincide with each other, and the center of gravity 304 of the intralayer lens 206 and the center of gravity 302 of the photodiode 111 do not necessarily coincide with each other.
  • the center of gravity 303 of the top lens 210 and the center of gravity 304 of the in-layer lens 206 may be shifted from the center of the photodiode 111 (the center 301 of the unit pixel 101) to the side closer to the center of gravity 302 of the photodiode 111.
  • the incident light quantity of the photodiode 111 can be increased, and the sensitivity variation between the unit pixels 101 can be reduced.
  • the center of gravity 304 of the in-layer lens 206 and the center of gravity 303 of the top lens 210 deviate from the center of the photodiode 111 in the direction opposite to the direction in which the charge transfer gate 112 is disposed.
  • the center of gravity 303 and the layer of the top lens 210 are opposite to the direction in which the charge transfer gate 112 is formed in the diagonal direction of the unit pixel 101 (upper left of the upper left unit pixel 101).
  • the center of gravity 304 of the inner lens 206 is shifted.
  • the gravity center 303 of the top lens 210 and the gravity center 304 of the in-layer lens 206 may be shifted in the opposite direction to the direction in which the charge transfer gate 112 is formed in the diagonal direction of the photodiode 111.
  • the center of the photodiode 111 of the top lens 210 (unit pixel 101).
  • the shift amount d2 from the center 301) and the shift amount d3 from the center of the photodiode 111 of the in-layer lens 206 are, for example, d1 / 2.
  • the shift amounts d2 and d3 are not necessarily the same.
  • the amount of shift between the center of gravity 303 of the top lens 210 and the center of gravity 304 of the intralayer lens 206 is made different so that the focal position when the light is collected by two lenses substantially coincides with the center of gravity 302 of the photodiode 111. May be.
  • the shift amounts d2 and d3 may satisfy the relationship of d3> d1 / 2> d2 or d2> d1 / 2> d3.
  • the manufacturing method other than the inner lens 206 and the top lens 210, which is a characteristic part of the present invention, is the same as the conventional method, and a description thereof is omitted.
  • FIG. 7A to 7D are views for explaining a method of manufacturing the in-layer lens 206.
  • FIG. 7A to 7D are views for explaining a method of manufacturing the in-layer lens 206.
  • a silicon nitride layer 401 is formed on the passivation film 205.
  • a resist 402 is formed on the silicon nitride layer 401.
  • a convex resist 403 is formed as shown in FIG. 7B.
  • a convex inner lens 206 is formed as shown in FIG. 7C.
  • the area of the in-layer lens 206 increases as the distance M2 between the in-layer lenses 206 after the etch back decreases. Thereby, a condensing rate improves.
  • a deposited film 206B may be deposited again on the inner lens 206 after the inner lens 206 is etched back.
  • the distance between the inner lens 206 (the inner lens 206 and the deposited film 206B) is reduced from M2 to M3, so that the area of the inner lens 206 can be increased.
  • the distance M3 between the inner lenses 206 is preferably about 300 nm. If the distance M3 is further increased, the curvature of the end of the inner lens 206 decreases as compared with the vicinity of the center of the inner lens 206. Thereby, the condensing rate of the in-layer lens 206 is lowered.
  • FIG. 8A, 8B, 9A, and 9B are views for explaining a method of manufacturing the top lens 210.
  • FIG. 8A, 8B, 9A, and 9B are views for explaining a method of manufacturing the top lens 210.
  • FIG. 8A is a plan view showing a resist pattern used for forming the top lens 210.
  • FIG. 9A is a cross-sectional view taken along the G1-G2 plane of FIG. 8A.
  • FIG. 8B is a plan view of the top lens 210 formed by the manufacturing method.
  • FIG. 9B is a cross-sectional view taken along plane H1-H2 in FIG. 8B.
  • the top lens 210 is formed using a heat flow method.
  • the positive resist mask layout 412 is a line whose center line is a diagonal line (a line in the displacement direction including the center 301 of the unit pixel 101) that is horizontal to the displacement direction of the unit pixel 101. It is symmetrical and has an asymmetric shape with a diagonal line perpendicular to the displacement direction (a line in a direction perpendicular to the displacement direction including the center 301 of the unit pixel 101) as the center line.
  • the mask layout 412 has a pentagonal shape obtained by cutting out one of the diagonal corners.
  • one of the square corners to be cut out is an angle located in the direction opposite to the displacement direction.
  • the heat treatment temperature for reflow is set too high, the lens material is completely melted and the shape is uniform in all directions, so there is no deviation. Therefore, reflow is performed at the optimum heat treatment temperature (about 200 degrees). Need to do.
  • a gray scale mask when forming such an asymmetric lens shape.
  • a plurality of unit patterns are two-dimensionally formed on the gray scale mask.
  • Each of the unit patterns is a mask having an asymmetric transmittance distribution.
  • the production of a gray scale mask requires advanced techniques and is extremely expensive.
  • a lens having an asymmetric shape can be formed at low cost.
  • the lens When the lens is composed of two layers, a top lens 210 and an in-layer lens 206, the top lens 210 guides light incident on the pixel to the in-layer lens 206, and the in-layer lens 206 guides light to the photodiode 111.
  • the top lens 210 is formed so that the adjacent top lenses 210 are in contact with each other in order to guide the light incident on the pixels to the in-layer lens 206 at the highest possible rate.
  • FIG. 10A is a plan view when the top lens 210 is not in contact between adjacent unit pixels.
  • 10B is a cross-sectional view of the I1-I2 plane of FIG. 10A.
  • FIG. 10C is a plan view when the top lens 210 is in contact between adjacent unit pixels.
  • FIG. 10D is a cross-sectional view of the J1-J2 plane of FIG. 10C.
  • the lens shape is circular for the sake of explanation.
  • the curvature of the lens becomes small particularly near the boundary of the unit pixel 101. Therefore, the curvature of the top lens 210 is smaller in the horizontal and vertical directions (vertical and horizontal directions in FIGS. 10A and 10C) than in the diagonal direction (oblique directions in FIGS. 10A and 10C).
  • the area B of the region where the lens is not formed when the top lens 210 is in contact is smaller than the area A of the region where the lens is not formed when the top lens 210 is not in contact. That is, the area of the top lens 210 can be increased by bringing the top lens 210 into contact.
  • FIG. 11 is a graph showing the relationship between the area of the region where the top lens 210 is not formed and the light collection rate.
  • the light collection rate is improved up to a predetermined area.
  • the area where the top lens 210 is not formed is made a predetermined area or less, the adjacent top lens 210 comes into contact. Thereby, the curvature of the top lens 210 falls in the part which the top lens 210 contacts. Thereby, the condensing rate of the top lens 210 falls.
  • the focal position in the horizontal direction approaches the top surface of the substrate, and light is reflected by the first layer wiring 203A and the second layer wiring 203B, thereby reducing the light collection rate. . That is, there is an optimum value for the area of the region where the top lens 210 is not formed. Usually, in the case of a 1.75 ⁇ m cell, the optimum value of the area is about 0.09 ⁇ m 2 . That is, the optimal ratio of the area occupied by the region where the top lens is not formed to the entire cell area is about 3% to 5%.
  • the light collection rate can be maximized.
  • FIG. 12 is a plan view of the top lens 210.
  • the top lens 210 is in contact with the top lens 210 of the adjacent unit pixel 101 at the two-way boundaries 420 and 421, and between the adjacent unit pixels 101 at the remaining two-way boundaries 422 and 423. It does not contact the top lens 210.
  • the top lens 210 is in contact with the top lenses 210 of the two unit pixels 101 located in the displacement direction among the top lenses 210 of the four adjacent unit pixels 101, and in the direction opposite to the displacement direction. It does not contact the top lens 210 of the two unit pixels 101 located.
  • the solid-state imaging device 100 according to the embodiment of the present invention has been described above, but the present invention is not limited to this embodiment.
  • the in-layer lens 206 may be a concave (downward convex) lens.
  • FIG. 13 is a cross-sectional view illustrating a configuration of a modified example of the solid-state imaging device 100 according to Embodiment 1 of the present invention.
  • the solid-state imaging device 100 may include a concave inner lens 206 ⁇ / b> A.
  • a concave lens By using a concave lens, the distance between the surface of the semiconductor substrate 201 and the intralayer lens 206A and the distance between the surface of the semiconductor substrate 201 and the top lens 210 can be made smaller than when a convex lens is used. Specifically, the distance between the surface of the semiconductor substrate 201 and the intralayer lens 206A can be shortened from 4 ⁇ m to 3 ⁇ m, and the distance between the surface of the semiconductor substrate 201 and the top lens 210 can be shortened from 5 ⁇ m to 4 ⁇ m. This makes it easy to collect incident light on the photodiode 111.
  • the solid-state imaging device 100 uses the two lenses of the top lens 210 and the in-layer lens 206, but a single lens may be used.
  • the solid-state imaging device 100 may use three or more lenses.
  • the solid-state imaging device 100 has a 4-pixel 1-cell configuration, but the present invention is not limited to this.
  • the solid-state imaging device 100 may have a two-pixel one-cell configuration, or a configuration in which four or more pixels are one cell.
  • the present invention may be applied to a CCD image sensor.
  • FIG. 14 shows a schematic configuration of an imaging apparatus (camera) equipped with the solid-state imaging apparatus 100 according to Embodiment 1 of the present invention, and particularly shows a relationship among the camera lens 430, the pixel array 431, and the incident angle of light rays. is there.
  • the top lens 210 and the inner layer are increased from the central portion 432 of the pixel array 431 toward the peripheral portions 433 and 434 of the pixel array 431 where the oblique component of incident light increases.
  • the solid-state imaging device 100 in which the positions of the lens 206 and the wirings 203A to 203C are shifted toward the center 432 side of the pixel array 431 with respect to the center 301 of the unit pixel 101 will be described.
  • FIG. 15A is a plan view showing the arrangement of the in-layer lenses 206 in the pixel array 431.
  • FIG. 15B is a plan view showing the arrangement of the top lens 210 in the pixel array 431.
  • the 15A and 15B are unit cells for the lower layer components (the photodiode 111, the charge transfer gate 112, etc.) included in the unit pixel 101.
  • the second arrangement cell 442 is a unit cell for the upper layer components (the top lens 210, the inner lens 206, the wirings 203A to 203C, etc.) included in the unit pixel 101.
  • the lower layer component is arranged based on the first arrangement cell 441, and the upper layer component is arranged based on the second arrangement cell 442.
  • the first arrangement cell 441 and the second arrangement cell 442 overlap at the center of the pixel array 431, and the second arrangement cell 442 increases from the center of the pixel array 431 toward the periphery. Is shifted to the center side of the pixel array 431 with respect to the center of the first arrangement cell 441. In other words, the inner lens 206 and the top lens 210 are shifted toward the center of the pixel array 431 as they approach the periphery.
  • FIG. 16 is a cross-sectional view of the vicinity of the L1-L2 plane in FIGS. 15A and 15B, which is the peripheral portion of the pixel array 431.
  • the solid-state imaging device 100 As shown in FIG. 16, by shifting the in-layer lens 206 and the top lens 210 toward the center of the pixel array 431, oblique light can be easily incident on the center of gravity of the photodiode 111. Thereby, the solid-state imaging device 100 according to Embodiment 2 of the present invention can increase the light collection rate.
  • the center of gravity 304 of the in-layer lens 206 and the center of gravity 303 of the top lens 210 are displaced in the direction of the center of gravity 302 of the photodiode 111.
  • the centroid 302 of the photodiode 111 is shifted in the displacement direction from the center of the first arrangement cell 441 of the unit pixel 101
  • the centroid 303 of the top lens 210 has the centroid 303 of the unit pixel 101.
  • the inner lens 206 is formed so that the center of gravity 304 is shifted from the center of the second arrangement cell 442 of the unit pixel 101 in the deviation direction.
  • the arrangement of the in-layer lens 206 and the top lens 210 is also arranged every other row in the order of large, small, large, small,... With respect to the center direction of the pixel array 431.
  • the arrangement position of the top lens 210 is shifted toward the center part 432 side of the pixel array 431 as it goes from the central part of the pixel array 431 to the peripheral part.
  • the shape of the top lens 210 is adjusted. By doing so, the center of gravity 303 of the top lens 210 may be shifted toward the center 432 side of the pixel array 431. Furthermore, the shape and arrangement position of the top lens 210 may be adjusted.
  • the present invention can be applied to a solid-state imaging device, and in particular to a video camera, a digital still camera, a facsimile, and the like.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　本発明に係る固体撮像装置（１００）は、行列状に配置された複数の単位画素（１０１）を備える固体撮像装置であって、複数の単位画素（１０１）は、それぞれ、光を電気信号に光電変換するフォトダイオード（１１１）と、入射光を集光するトップレンズ（２１０）と、トップレンズ（２１０）により集光された入射光をフォトダイオード（１１１）に集光する層内レンズ（２０６）とを備え、フォトダイオード（１１１）の重心（３０２）は、単位画素（１０１）の中心（３０１）から第１方向にずれており、トップレンズ（２１０）は、重心（３０３）が単位画素（１０１）の中心（３０１）から第１方向にずれるように、非対称な形状で形成され、層内レンズ（２０６）は、重心（３０４）が単位画素（１０１）の中心（３０１）から第１方向にずれるように形成される。

Description

固体撮像装置及びその製造方法
　本発明は、固体撮像装置及びその製造方法に関し、特に、行列状に配置された複数の画素を備える固体撮像装置に関する。
　固体撮像装置として、一般的にＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサと、ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）イメージセンサとが知られている。ＣＭＯＳイメージセンサの製造プロセスは、ＣＭＯＳのＬＳＩのプロセスと似ているため、ＣＣＤイメージセンサに比べ、同じチップに複数の回路を積載できる利点がある。例えば、ＣＭＯＳイメージセンサは、Ａ／Ｄ変換回路、及びタイミングジェネレーターなどを同じチップに積載できる。
　一方で、ＣＭＯＳイメージセンサは、ＣＣＤイメージセンサに比べて、フォトダイオードへの入射光量が低下するため、優れた感度特性を確保することが困難な場合がある。
　なぜなら、ＣＭＯＳイメージセンサは、複数の回路を搭載するために、複数の配線層（通常は２層～４層）を形成する必要がある。この金属配線によって光が遮られることで、フォトダイオードに入射光が届きにくくなるからである。
　そこで、フォトダイオード上に２個のレンズを形成することにより、入射光をより高効率で集光させる構造が提案されている（例えば、特許文献１参照）。
　以下、従来の固体撮像装置について説明する。
　図１７は、従来の固体撮像装置の単位画素の回路構成を示す図である。
　図１７に示す固体撮像装置５００は、単位画素５１０と、水平選択トランジスタ１２３と、垂直走査回路１４０と、水平走査回路１４１とを備える。なお、図１７では、１つの単位画素５１０のみを記載しているが、固体撮像装置５００は、行列状に配置された複数の単位画素５１０を備える。
　単位画素５１０は、フォトダイオード１１１と、電荷転送ゲート１１２と、フローティングディフュージョン（ＦＤ）部１１４と、リセットトランジスタ１２０と、垂直選択トランジスタ１２１と、増幅トランジスタ１２２とを備える。
　フォトダイオード１１１は、入射光を信号電荷（電子）に変換し、変換した信号電荷を蓄積する光電変換部である。
　電荷転送ゲート１１２のゲート電極は、読み出し信号線１１３に接続される。電荷転送ゲート１１２は、読み出し信号線１１３に印加される読み出しパルスに基づいて、フォトダイオード１１１に蓄積された信号電荷をＦＤ部１１４に転送する。
　ＦＤ部１１４は、増幅トランジスタ１２２のゲート電極に接続される。
　増幅トランジスタ１２２は、ＦＤ部１１４の電位変化を電圧信号にインピーダンス変換し、変換した電圧信号を垂直信号線１３３に出力する。
　垂直選択トランジスタ１２１のゲート電極は垂直選択線１３１に接続される。垂直選択トランジスタ１２１は、垂直選択線１３１に印加される垂直選択パルスに基づいてＯＮ又はＯＦＦし、所定の期間だけ増幅トランジスタ１２２を駆動する。
　リセットトランジスタ１２０のゲート電極は、垂直リセット線１３０に接続される。リセットトランジスタ１２０は、垂直リセット線１３０に印加される垂直リセットパルスに基づいて、ＦＤ部１１４の電位を電源線１３２の電位にリセットする。
　垂直走査回路１４０及び水平走査回路１４１は、１サイクルの間に複数の単位画素５１０を１度ずつ走査する。
　具体的には、垂直走査回路１４０は、１サイクルの間の一定期間、１つの垂直選択線１３１に垂直選択パルスを出力することにより、当該垂直選択線１３１に対応する行の単位画素５１０を選択する。選択された各単位画素５１０の出力信号（電圧信号）がそれぞれの垂直信号線１３３に出力される。
　水平走査回路１４１は、一定期間の間に各水平選択線１３４に水平選択パルスを順次出力することで水平選択トランジスタ１２３を選択する。
　選択された水平選択トランジスタ１２３は、接続される垂直信号線１３３の出力信号を水平信号線１３５に出力する。
　水平走査回路１４１により、１つの行の全単位画素５１０の走査が終了すると、垂直走査回路１４０は、次の行の垂直選択線１３１に垂直選択パルスを出力する。次に、上記と同様に、新しい行の各画素が走査される。
　以上の動作を繰り返して、１サイクルの間に全単位画素５１０が１度ずつ走査されることで、全単位画素５１０の出力信号が時系列的に水平信号線１３５に出力される。
　図１８は、従来の固体撮像装置５００の撮像領域の構成を示す断面図である。
　図１９は、単位画素５１０の構成要素の接続関係を模式的に示す図である。
　図１８に示すように、固体撮像装置５００は、半導体基板２０１と、絶縁層２０２と、配線２０３Ａ～２０３Ｃと、遮光膜２０４Ａ及び２０４Ｂと、パッシベーション膜２０５と、層内レンズ６０６と、平坦化膜２０７と、カラーフィルタ２０８と、トップレンズ６１０とを備える。
　フォトダイオード１１１、電荷転送ゲート１１２、及びＦＤ部１１４は、半導体基板２０１に形成される。
　絶縁層２０２は、半導体基板２０１の上に形成される。複数層の配線２０３Ａ～２０３Ｃは、絶縁層２０２内に形成される。配線２０３Ａ～２０３Ｃは、例えば、アルミニウムで形成される。
　遮光膜２０４Ａ及び２０４Ｂは、それぞれ配線２０３Ａ及び配線２０３Ｂの上に形成され、トランジスタ等の回路部への光の入射を防止する。遮光膜２０４Ａ及び２０４Ｂは、配線製造時に形成される配線保護膜である。
　通常、配線２０３Ａ～２０３Ｃが、Ｃｕなど腐食しやすい材料で形成される場合、製造時に配線２０３Ａ～２０３Ｃを保護するためにＳｉＮ膜、又はＳｉＯＮ膜などの保護膜が形成される。この場合、保護膜は、配線２０３Ａ～２０３Ｃ上部全面に形成される。しかしながら、保護膜がフォトダイオード１１１上に形成されると、フォトダイオード１１１上に酸化シリコン膜と窒化シリコン膜（保護膜）との積層膜が形成される。これにより、フォトダイオード１１１への入射光が反射される。
　そこで、フォトダイオード１１１上のみは、保護膜（窒化シリコン膜）を除去することが好ましい。また、フォトダイオード１１１上以外の領域では、保護膜は、遮光膜として機能するので、残しておくことが好ましい。
　また、回路部に入射光３１０が漏れ入ると、光電変換が起こる。その結果生じた電子によって偽信号が発生し、当該偽信号がノイズとなる。遮光膜２０４Ａ及び２０４Ｂを設けることにより、当該ノイズを低減できる。
　パッシベーション膜２０５は、絶縁層２０２の上に形成され、例えば、窒化シリコンで形成される。
　層内レンズ６０６は、パッシベーション膜２０５の上に形成される。
　平坦化膜２０７は、層内レンズ６０６の上に形成され、例えば、酸化シリコン、又は樹脂（アクリル系樹脂、又はフッ素系樹脂）で形成される。
　カラーフィルタ２０８は、平坦化膜２０７の上に形成される。
　トップレンズ６１０は、カラーフィルタ２０８の上に形成されるオンチップレンズである。
　図１９に示すように、フォトダイオード１１１、ＦＤ部１１４及びリセットトランジスタ１２０を形成するｎ型不純物層はゲート電極下部のチャネル領域によって連結されるように設けられている。これにより、効率的な信号電荷の転送及び消去ができる。
　また、トップレンズ６１０及び層内レンズ６０６は、フォトダイオード１１１に入射光３１０を集光する。トップレンズ６１０及び層内レンズ６０６は、一定のピッチで等間隔に形成される。
　ここで、従来の固体撮像装置５００では、単位画素５１０における、フォトダイオード１１１、電荷転送ゲート１１２、ＦＤ部１１４、リセットトランジスタ１２０、垂直選択トランジスタ１２１、増幅トランジスタ１２２、画素内配線、トップレンズ６１０及び層内レンズ６０６の相対的な位置関係は、複数の単位画素５１０で共通である。すなわち、各構成要素は、同じ並進対称性をもつように同じピッチで等間隔に配列される。この結果、入射光３１０は、各単位画素でフォトダイオード１１１に同じように入射することになり、単位画素５１０ごとのばらつきの小さい良質な画像を得ることができる。
　ところで、ＣＭＯＳイメージセンサなどの増幅型固体撮像装置では、上記のように少なくとも２層、望ましくは３層以上の多層配線が必要であり、これによりフォトダイオード１１１の上部に作られる構造が厚くなる。例えば、フォトダイオード１１１の表面から最上部の３層目の配線２０３Ｃまでの高さは、画素サイズと同程度の３～５μｍとなる。
　このため、被写体をレンズにより結像したうえで撮像する固体撮像装置においては、撮像領域の周辺部寄りの領域ではシェーディングが大きいという問題がある。すなわち、斜めに入射する光が遮光膜２０４Ａ及び２０４Ｂ及び配線２０３Ａ～２０３Ｃによって遮られることで、フォトダイオード１１１に集光される光量が減少する。これにより、画質劣化が顕著になるという問題がある。
　そこで、撮像領域の周辺部寄りの領域においては、斜めに入射する光もフォトダイオード１１１に集光されるように、瞳補正と称してトップレンズ６１０、及び遮光膜２０４Ａ及び２０４Ｂの開口部の位置を補正することで、シェーディングを軽減する方法が知られている。具体的には、フォトダイオード１１１から見て光が入射して来る方向にトップレンズ６１０及び遮光膜２０４Ａ及び２０４Ｂの開口部をずらして配置する。
　また、フォトダイオード１１１への入射光量の減少を防止するために、単位画素５１０内のトランジスタの面積を減少させることで、フォトダイオード１１１の面積の減少を抑える方法が用いられている。しかしながら、この方法で固体撮像装置の特性を保つのにも限界がある。
　これに対して、各単位画素５１０に必須であるフォトダイオード１１１及び電荷転送ゲート１１２以外の、従来全ての単位画素５１０に設けられていたＦＤ部１１４、増幅トランジスタ１２２、垂直選択トランジスタ１２１、及びリセットトランジスタ１２０を複数の隣接する単位画素５１０間で共有する多画素１セル構造の固体撮像装置が提案されている。多画素１セル構造の固体撮像装置では、単位画素当りのトランジスタ数及び配線数を減らすことができる。これにより、十分なフォトダイオード１１１の面積を確保でき、かつ、配線によるケラレを減少できるので、単位画素の縮小化に有効に対応できる。
特開２００６－１１４５９２号公報
　しかしながら、多画素１セル構造では、フォトダイオード１１１が等ピッチに配置されない。または、フォトダイオード１１１上に配置されるゲート電極により、フォトダイオードの実質的な重心位置は等ピッチに配置されない。これにより、フォトダイオード１１１に入射する光の中心は、フォトダイオード１１１の中心とは一致しない。よって、入射光量が減少することで、感度が低下する。また、入射する光の向きに応じて、単位画素５１０間で、フォトダイオード１１１への入射光量にばらつきが生じる。これにより、各単位画素５１０からの信号出力にばらつきが生じる。つまり、画素間で感度がばらつくという問題が生じる。
　そこで本発明は、画素間の感度のばらつきを抑制できる固体撮像装置、及びその製造方法を提供することを目的とする。
　上記目的を達成するために、本発明に係る固体撮像装置は、行列状に配置された複数の画素を備える固体撮像装置であって、前記複数の画素は、それぞれ、光を電気信号に光電変換する光電変換部と、入射光を集光する第１レンズと、前記第１レンズにより集光された入射光を前記光電変換部に集光する第２レンズとを備え、前記光電変換部の受光面の実質的な中心は、画素の中心から第１方向にずれており、前記第１レンズは、焦点の位置が画素の中心から前記第１方向にずれるように非対称な形状で形成され、前記第２レンズは、焦点の位置が画素の中心から前記第１方向にずれるように形成される。
　この構成によれば、第１レンズ及び第２レンズの焦点の位置は、画素の中心から光電変換部の受光面の実質的な中心に近づく方向にずれる。これにより、本発明に係る固体撮像装置は、光電変換部への入射光量を増加できる。
　さらに、光電変換部が等ピッチで配置されない場合、つまり、画素間で光電変換部の相対位置が異なる場合であっても、各画素において、第１レンズ及び第２レンズの焦点の位置を、光電変換部の受光面の実質的な中心に近づけることで、画素間の光電変換部への入射光量のばらつきを低減できる。つまり、本発明に係る固体撮像装置は、画素間の感度のばらつきを抑制できる。
　さらに、本発明に係る固体撮像装置は、非対称な形状の第１レンズを用いることで、焦点の位置をずらすことによる第１レンズの面積の縮小を抑制できる。
　また、前記複数の画素は、さらに、前記光電変換部の受光面の一部を覆い、前記光電変換部により光電変換された電気信号を転送するためのゲート電極を備え、前記第１方向は、前記光電変換部に対して前記ゲート電極が配置される方向と逆方向であってもよい。
　この構成によれば、画素間でゲート電極の配置位置が異なることにより、画素間で光電変換部の受光面の実質的な中心が異なる場合であっても、画素間の光電変換部への入射光量のばらつきを低減できる。
　また、前記第１レンズは、前記光電変換部の表面と垂直かつ前記第１方向と水平かつ当該画素の中心を含む面に対して対称であり、前記光電変換部の表面と垂直かつ前記第１方向と垂直かつ当該画素の中心を含む面に対して非対称であってもよい。
　また、前記各画素における前記第１方向と逆側の端部の前記第１レンズが形成されない領域は、当該画素における前記第１方向側の端部の前記第１レンズが形成されない領域より広くてもよい。
　この構成によれば、本発明に係る固体撮像装置は、焦点の位置をずらすことによる第１レンズの面積の縮小を抑制しつつ、第１レンズの焦点の位置を第１方向にずらすことができる。
　また、前記第１方向は、前記画素の対角線方向であってもよい。
　また、前記第１レンズは、隣接する４つの画素の第１レンズのうち、前記第１方向に位置する２つの画素の第１レンズと接触し、前記第１方向と逆方向に位置する２つの画素の第１レンズと接触しなくてもよい。
　この構成によれば、本発明に係る固体撮像装置は、第１レンズの集光率を向上できる。
　また、前記複数の画素において、前記第２レンズは、ほぼ同一形状であり、かつ中心位置が当該画素の中心から前記第１方向にずれるように配置されてもよい。
　この構成によれば、従来と同様の形状の第２レンズを用いて、第２レンズの焦点の位置をずらすことができる。
　また、前記第１レンズ及び前記第２レンズは、焦点の位置が当該画素の中心から前記第１方向に、前記ゲート電極が前記光電変換部の一部を覆う領域の前記ゲート電極のゲート長方向の距離の１／２に相当する距離ずれるように形成されてもよい。
　この構成によれば、第１レンズ及び第２レンズの焦点の位置を光電変換部の受光面の実質的な中心に略一致させることができる。
　また、前記第１レンズは、中心位置が画素の中心から前記第１方向にずれるように配置されてもよい。
　また、前記複数の画素は、第１画素及び第２画素を含み、前記第１画素及び第２画素において、前記第１方向は、異なる方向であってもよい。
　また、前記複数の画素は、多画素１セル構造であり、当該１セルは、それぞれ前記第１画素及び第２画素を含んでもよい。
　また、前記複数の画素のそれぞれにおいて、前記光電変換部は第１配置セルに基づき配置され、前記第１レンズ及び前記第２レンズは第２配置セルに基づき配置され、前記複数の画素が行列状に配置される画素アレイにおいて、当該画素アレイの中心から周辺に向かうに従い、前記画素の前記第２配置セルの中心は、当該画素の前記第１配置セルの中心に対して前記画素アレイの中心側にずれ、前記光電変換部の受光面の実質的な中心は、前記第１配置セルの中心から第１方向にずれており、前記第１レンズは、焦点の位置が前記第２配置セルの中心から前記第１方向にずれるように形成され、前記第２レンズは、焦点の位置が前記第２配置セルの中心から前記第１方向にずれるように形成されてもよい。
　この構成によれば、画素アレイの周辺部の画素における、光電変換部への入射光量の低下を抑制できる。
　また、前記第２レンズは、上凸レンズであってもよい。
　また、前記第２レンズは、下凸レンズであってもよい。
　この構成によれば、上凸レンズを用いる場合よりも、光電変換部の表面と第１レンズとの距離、及び光電変換部の表面と第２レンズとの距離を小さくできる。これにより、入射光を光電変換部に集光させやすくなる。
　また、本発明に係る固体撮像装置の製造方法は、行列状に配置された複数の画素を備える固体撮像装置の製造方法であって、前記複数の画素は、それぞれ、光を電気信号に光電変換する光電変換部と、入射光を集光する第１レンズと、前記第１レンズにより集光された入射光を前記光電変換部に集光する第２レンズとを備え、前記製造方法は、受光面の実質的な中心が画素の中心から第１方向にずれた前記光電変換部を形成する光電変換部形成ステップと、焦点の位置が画素の中心から前記第１方向にずれた前記第２レンズを形成する第２レンズ形成ステップと、焦点の位置が画素の中心から前記第１方向にずれるように、非対称な形状の前記第１レンズを形成する第１レンズ形成ステップとを含む。
　これによれば、第１レンズ及び第２レンズの焦点の位置は、画素の中心から光電変換部の受光面の実質的な中心に近づく方向にずれる。これにより、本発明に係る製造方法により製造された固体撮像装置は、光電変換部への入射光量を増加できる。
　さらに、光電変換部が等ピッチで配置されない場合、つまり、画素間で光電変換部の相対位置が異なる場合であっても、各画素において、第１レンズ及び第２レンズの焦点の位置を、光電変換部の受光面の実質的な中心に近づけることで、画素間の光電変換部への入射光量のばらつきを低減できる。つまり、本発明に係る製造方法により製造された固体撮像装置は、画素間の感度のばらつきを抑制できる。
　さらに、本発明に係る製造方法により製造された固体撮像装置は、非対称な形状の第１レンズを用いることで、焦点の位置をずらすことによる第１レンズの面積の縮小を抑制できる。
　また、前記第１レンズ形成ステップは、前記画素の中心を含む前記第１方向の線を中心線とする線対称であり、かつ前記画素の中心を含む前記第１方向と直行する方向の線を中心線として非対称であるマスクを用いて、前記第１レンズの材料をパターニングするパターニングステップと、前記パターニングされた前記材料をリフローすることで、表面が凸状に湾曲した非対称な形状の前記第１レンズを形成するリフローステップとを含んでもよい。
　また、前記パターニングステップでは、前記マスクを用いて、長方形の角の１つを切り取った５角形に前記第１レンズの材料をパターニングし、当該長方形の角の１つは、前記第１方向と逆方向の角であってもよい。
　これによれば、非対称な形状の第１レンズを容易に製造できる。
　以上より、本発明は、画素間の感度のばらつきを抑制できる固体撮像装置及びその製造方法を提供できる。
図１は、本発明の実施の形態１に係る固体撮像装置の単位セルの構成を示す回路図である。 図２は、本発明の実施の形態１に係る固体撮像装置の平面図である。 図３は、本発明の実施の形態１に係る固体撮像装置の断面図である。 図４は、本発明の実施の形態１に係る固体撮像装置におけるフォトダイオードの配置例を示す平面図である。 図５Ａは、本発明の実施の形態１に係る固体撮像装置におけるトップレンズの配置例を示す平面図である。 図５Ｂは、本発明の実施の形態１に係る固体撮像装置の変形例におけるトップレンズの配置例を示す平面図である。 図６は、本発明の実施の形態１に係る固体撮像装置における層内レンズの配置例を示す図である。 図７Ａは、本発明の実施の形態１に係る固体撮像装置における層内レンズの製造方法を説明するための図である。 図７Ｂは、本発明の実施の形態１に係る固体撮像装置における層内レンズの製造方法を説明するための図である。 図７Ｃは、本発明の実施の形態１に係る固体撮像装置における層内レンズの製造方法を説明するための図である。 図７Ｄは、本発明の実施の形態１に係る固体撮像装置における層内レンズの製造方法を説明するための図である。 図８Ａは、本発明の実施の形態１に係る固体撮像装置におけるトップレンズの形成に用いるレジストパターンを示す平面図である。 図８Ｂは、本発明の実施の形態１に係る固体撮像装置におけるトップレンズの平面図である。 図９Ａは、本発明の実施の形態１に係る固体撮像装置におけるトップレンズの製造方法を説明するための図である。 図９Ｂは、本発明の実施の形態１に係る固体撮像装置におけるトップレンズの製造方法を説明するための図である。 図１０Ａは、本発明の実施の形態１に係る固体撮像装置におけるトップレンズが接触しない場合の平面図である。 図１０Ｂは、本発明の実施の形態１に係る固体撮像装置におけるトップレンズが接触しない場合の断面図である。 図１０Ｃは、本発明の実施の形態１に係る固体撮像装置におけるトップレンズが接触する場合の平面図である。 図１０Ｄは、本発明の実施の形態１に係る固体撮像装置におけるトップレンズが接触する場合の断面図である。 図１１は、本発明の実施の形態１に係る固体撮像装置におけるトップレンズが形成されない領域の面積と、集光率との関係を示すグラフである。 図１２は、本発明の実施の形態１に係る固体撮像装置におけるトップレンズの平面図である。 図１３は、本発明の実施の形態１に係る固体撮像装置の変形例の断面図である。 図１４は、本発明の実施の形態２に係る撮像装置の概略構成を示す図である。 図１５Ａは、本発明の実施の形態２に係る層内レンズの画素アレイにおける配置を示す平面図である。 図１５Ｂは、本発明の実施の形態２に係るトップレンズの画素アレイにおける配置を示す平面図である。 図１６は、本発明の実施の形態２に係る固体撮像装置の画素アレイの周辺部における断面図である。 図１７は、従来の固体撮像装置の単位画素の構成を示す回路図である。 図１８は、従来の固体撮像装置における撮像領域の構成を示す断面図である。 図１９は、従来の固体撮像装置における単位画素の構成要素の接続関係を模式的に示す図である。
　以下、図面を参照しながら、本発明の実施の形態に係る固体撮像装置について説明する。
　（実施の形態１）
　本発明の実施の形態１に係る固体撮像装置の各単位画素において、トップレンズ及び層内レンズの焦点の位置は、フォトダイオードの受光面の実質的な中心にほぼ一致する。これにより、本発明の実施の形態１に係る固体撮像装置は、画素間の感度のばらつきを抑制できる。
　本発明の実施の形態１に係る固体撮像装置は、ＭＯＳイメージセンサ（ＣＭＯＳイメージセンサ）である。また、本発明の実施の形態１に係る固体撮像装置１００は、４画素１セル構造を有する。
　図１は、本発明の実施の形態に係る固体撮像装置１００における単位セル１１０の構造を示す回路図である。
　単位セル１１０は、４つの単位画素１０１Ａ～１０１Ｄと、リセットトランジスタ１２０と、垂直選択トランジスタ１２１と、増幅トランジスタ１２２とを備える。なお、４つの単位画素１０１Ａ～１０１Ｄを特に区別しない場合には単位画素１０１と記す。
　図１に示す単位セル１１０は、４つの単位画素１０１Ａ～１０１Ｄに対して共通のＦＤ部１１４を備える。また、リセットトランジスタ１２０、垂直選択トランジスタ１２１、及び増幅トランジスタ１２２は、４つの単位画素１０１Ａ～１０１Ｄで共有される。
　単位画素１０１Ａ～１０１Ｄは、それぞれフォトダイオード１１１と、電荷転送ゲート１１２とを備える。
　フォトダイオード１１１は、入射光を信号電荷（電子）に変換し、変換した信号電荷を蓄積する光電変換部である。
　電荷転送ゲート１１２のゲート電極は、読み出し信号線１１３に接続される。電荷転送ゲート１１２は、読み出し信号線１１３に印加される読み出しパルスに基づいて、フォトダイオード１１１に蓄積された信号電荷を

部１１４に転送するトランジスタである。
　ＦＤ部１１４は、４つの単位画素１０１Ａ～１０１Ｄの電荷転送ゲート１１２のドレインに接続される。また、ＦＤ部１１４は、増幅トランジスタ１２２のゲート電極に接続される。
　増幅トランジスタ１２２は、ＦＤ部１１４の電位変化を電圧信号にインピーダンス変換し、変換した電圧信号を垂直信号線１３３に出力する。
　垂直選択トランジスタ１２１のゲート電極は垂直選択線１３１に接続される。垂直選択トランジスタ１２１は、垂直選択線１３１に印加される垂直選択パルスに基づいてＯＮ又はＯＦＦすることにより、所定の期間だけ増幅トランジスタ１２２を駆動する。
　リセットトランジスタ１２０のゲート電極は、垂直リセット線１３０に接続される。リセットトランジスタ１２０は、垂直リセット線１３０に印加される垂直リセットパルスに基づいて、ＦＤ部１１４の電位を電源線１３２の電位にリセットする。
　また、図１には図示しないが、固体撮像装置１００は、図１３に示す固体撮像装置５００と同様に、垂直走査回路１４０と、水平走査回路１４１とを備える。また、固体撮像装置１００は、行列状に配置された複数の単位画素１０１（単位セル１１０）を備える。
　垂直走査回路１４０及び水平走査回路１４１は、１サイクルの間に複数の単位画素１０１を１度ずつ走査する。
　具体的には、垂直走査回路１４０は、１サイクルの間の一定期間、１つの垂直選択線１３１に垂直選択パルスを出力することにより、当該垂直選択線１３１に対応する行の単位セル１１０、つまり４個で一組の単位画素１０１Ａ～１０１Ｄを選択する。
　この際、単位画素１０１Ａ～１０１Ｄのフォトダイオード１１１に蓄積された信号電荷は、読み出し信号線１１３に印加される読み出しパルスに基づいて、順次、ＦＤ部１１４に転送される。ＦＤ部１１４に転送された信号電荷は増幅トランジスタ１２２によって電圧信号に変換され、変換された電圧信号が順次垂直信号線１３３に出力される。
　水平走査回路１４１は、一定期間の間に各水平選択線１３４に水平選択パルスを順次出力することで水平選択トランジスタ１２３を選択する。
　選択された水平選択トランジスタ１２３は、接続される垂直信号線１３３の出力信号を水平信号線１３５に出力する。
　水平走査回路１４１により、１つの行の全単位画素１０１の走査が終了すると、垂直走査回路１４０は、次の行の垂直選択線１３１に垂直選択パルスを出力する。次に、上記と同様に、新しい行の各単位画素１０１が走査される。
　以上の動作を繰り返して、１サイクルの間に全単位画素１０１が１度ずつ走査されることで、全単位画素１０１の出力信号が時系列的に水平信号線１３５に出力される。
　このように、固体撮像装置１００は、４画素１セル構成を有することで、単位画素１０１当りのトランジスタ数を減らすことができる。これにより、固体撮像装置１００は、フォトダイオード１１１の受光面積を十分に確保できる。
　図２は、固体撮像装置１００の撮像領域の平面図である。図３は、図２のＦ１－Ｆ２面における単位画素１０１Ａ、１０１Ｂ、１０１Ｅ及び１０１Ｆの断面図である。
　なお、図２では、１つの単位セル１１０に含まれる４つの単位画素１０１のフォトダイオード１１１に、同じ記号（ａ、ｂ、ｃ、ｄ、・・・ｘ）を付している。また、単位画素１０１の位置を示すために、左下に原点（０，０）をとり、縦方向の位置を示すｘ（行番号）と横方向の位置を示すｙ（列番号）との組（ｘ，ｙ）を用いるものとする。
　また、図２に示すダミートランジスタ１２５は、隣接する単位画素１０１間の光学特性を向上させるために併設しているゲート電極である。具体的には、垂直選択トランジスタ１２１、及び増幅トランジスタ１２２が配置されているトランジスタ配置領域と、リセットトランジスタ１２０、及びダミートランジスタ１２５が配置されているトランジスタ配置領域のゲート形状を同様、又はほぼ同様となるようにすることにより、画素間の感度差を小さくできる。このように、ゲート電極に入射した光の反射の影響を同等にすることで、画素間の感度差を小さくできる。なお、ダミートランジスタ１２５は、必ずしも必要ではない。
　図３に示すように、固体撮像装置１００は、半導体基板２０１と、絶縁層２０２と、配線２０３Ａ～２０３Ｃと、遮光膜２０４Ａ及び２０４Ｂと、パッシベーション膜２０５と、層内レンズ２０６と、平坦化膜２０７と、カラーフィルタ２０８と、トップレンズ２１０と、低屈折率膜２１１とを備える。
　半導体基板２０１は、例えばシリコン基板である。
　絶縁層２０２は、半導体基板２０１の上に形成され、例えば酸化シリコンで形成される。
　配線２０３Ａ～２０３Ｃは、例えば、アルミニウム、銅又はチタンで形成される。１層目の配線２０３Ａは、基板コンタクト（図示省略）、及び電荷転送ゲート１１２等に電位を印加するための大域的な配線である。２層目の配線２０３Ｂ及び３層目の配線２０３Ｃは、単位画素１０１間のトランジスタを接続するための局所的な配線、及び、垂直選択線１３１及び垂直信号線１３３などに用いられる大域的な配線である。
　配線２０３Ａ～２０３Ｃは、フォトダイオード１１１の上方をできるだけ避けるようにレイアウトされる。これにより、フォトダイオード１１１の開口率を上げることができるので、フォトダイオード１１１に多くの光を導入できる。
　遮光膜２０４Ａ及び２０４Ｂは、それぞれ配線２０３Ａ及び配線２０３Ｂの上に形成され、トランジスタ等の回路部への光の入射を防止する。遮光膜２０４Ａ及び２０４Ｂは、ＳｉＮ膜（ｎ＝１．８～２程度）、又はＳｉＯＮ膜（ｎ＝１．５５～１．８程度）で形成される保護膜である。
　パッシベーション膜２０５は、絶縁層２０２の上に形成され、例えば、窒化シリコンで形成される保護膜である。
　層内レンズ２０６は、パッシベーション膜２０５の上に形成され、ＳｉＮ膜（ｎ＝１．８～２程度）、又はＳｉＯＮ膜（ｎ＝１．５５～１．８程度）などの高屈折材料で形成される。層内レンズ２０６は上凸レンズである。
　平坦化膜２０７は、層内レンズ２０６の上に形成され、例えば、酸化シリコンで形成される。
　カラーフィルタ２０８は、平坦化膜２０７の上に形成され、所定の周波数帯域の光のみを透過する。
　トップレンズ２１０は、カラーフィルタ２０８の上に形成されるオンチップレンズである。トップレンズ２１０は、アクリル系樹脂（ｎ＝１．５程度）、ＳｉＮ膜（ｎ＝１．８～２程度）、ＳｉＯＮ膜（ｎ＝１．５５～１．８程度）又はフッ化樹脂で形成される。
　低屈折率膜２１１は、トップレンズ２１０の上に形成される。低屈折率膜２１１の屈折率はトップレンズ２１０の屈折率より低い。例えば、低屈折率膜２１１の屈折率は１．２～１．５程度であり、トップレンズ２１０の屈折率は１．５～１．８程度である。例えば、低屈折率膜２１１は、アクリル樹脂、又はフッ化樹脂で形成される。
　トップレンズ２１０は、低屈折率膜２１１を透過した入射光３１０を集光する。次に、層内レンズ２０６は、トップレンズ２１０により集光され、カラーフィルタ２０８及び平坦化膜２０７を透過した入射光３１０を、フォトダイオード１１１に集光する。
　ここで、ＭＯＳイメージセンサは、ＣＣＤイメージセンサに比べて、配線層数が多い。これにより、ＭＯＳイメージセンサは、ＣＣＤイメージセンサに比べ、半導体基板２０１の表面と層内レンズ２０６との距離、及び、半導体基板２０１の表面とトップレンズ２１０との距離が大きい。
　このような場合、トップレンズ２１０及び層内レンズ２０６の曲率を小さくする必要がある。なぜなら、曲率が大きい場合、集光位置が半導体基板２０１の表面よりも高い位置になる。これにより、半導体基板２０１の表面では入射光の広がりが大きくなるので、フォトダイオード１１１へ十分に集光できないためである。
　通常、ＣＣＤイメージセンサの１．７５μｍのセルでは、層内レンズ２０６の高さは０．７μｍ程度であり、トップレンズ２１０の高さは０．５μｍ程度である。この高さをそのままＭＯＳイメージセンサに適用した場合、集光位置が半導体基板２０１の表面よりもはるかに高い位置となる。そのため、ＭＯＳイメージセンサでは、層内レンズ２０６の高さを０．３μｍ程度とし、トップレンズ２１０の高さを０．２μｍ程度とする。
　ここで、トップレンズ２１０は、後述する熱フロー法で形成される。熱フロー法では、トップレンズ２１０の高さを０．５μｍ以下にすることは極めて困難である。そこで、トップレンズ２１０の上に、トップレンズ２１０よりも屈折率が低い低屈折率膜２１１を塗布することにより、トップレンズ２１０の屈折率を実効的に小さくできる。
　なお、低屈折率膜２１１を形成しなくてもよいが、本発明に係る固体撮像装置１００の構造の場合は、低屈折率膜２１１を形成することが好ましい。
　また、フォトダイオード１１１のｎ型領域とＦＤ部１１４のｎ型領域とは、効率的な信号電荷の転送が行えるように、電荷転送ゲート１１２のチャネル領域を介して連結されるように設けられている。この場合、フォトダイオード１１１の中心は、単位画素１０１の中心３０１とほぼ同一であるが、フォトダイオード１１１上の一部分を覆うように電荷転送ゲート１１２が形成されることによって、フォトダイオード１１１の集光の重心３０２が単位画素１０１の中心３０１からずれる。
　この結果、各フォトダイオード１１１の重心３０２の配列は、ピッチが大きい区間（境界位置３２１を含む区間）とピッチが小さい区間（境界位置３２２を含む区間）とが交互に現れる配列になる。例えば、図３に示すように、単位画素１０１Ａと単位画素１０１Ｂとは、境界位置３２１において、互いにＦＤ部１１４を共有しているので、フォトダイオード１１１の重心３０２のピッチが大きい。一方、単位画素１０１Ｂと単位画素１０１Ｅとは、境界位置３２２において、ＦＤ部１１４を共有していないので、フォトダイオード１１１の重心３０２のピッチが小さい。
　図４は、単位画素１０１におけるフォトダイオード１１１の配置例を示す平面図である。
　図４に示すように、４画素１セル構成を用いた場合、単位画素１０１の中心３０１と、フォトダイオード１１１の重心３０２とは一致しない。ここで、フォトダイオード１１１の重心３０２とは、フォトダイオード１１１の受光面の実質的な中心、つまりフォトダイオード１１１の表面のうち電荷転送ゲート１１２により覆われない領域の重心である。
　つまり、４画素１セル構成を用いた場合、隣接する単位画素１０１において、それぞれ電荷転送ゲート１１２の配置が異なる。これにより、フォトダイオード１１１の重心３０２の位置もそれぞれ異なる。
　また、例えば、フォトダイオード１１１の中心と、単位画素１０１の中心３０１とはほぼ一致する。ここで、フォトダイオード１１１の中心とは、電荷転送ゲート１１２が形成されている領域を含むフォトダイオード１１１の中心である。
　図５Ａは、トップレンズ２１０の配置例を示す平面図である。
　図５Ａに示すように、トップレンズ２１０の重心３０３は、フォトダイオード１１１の重心３０２とほぼ一致する。ここで、トップレンズ２１０の重心３０３とは、トップレンズ２１０の光学的な重心、つまり、フォトダイオード１１１に対して垂直な光が、トップレンズ２１０により集光される中心位置（焦点の位置（光軸））である。例えば、図５Ａに示すように、複数の単位画素１０１において、トップレンズ２１０の配置位置（中心位置）はほぼ同一であり、トップレンズ２１０の形状（向き）を変更することで、トップレンズ２１０の重心３０３が調整される。
　具体的には、トップレンズ２１０の形状は、半導体基板２０１（フォトダイオード１１１）の表面に垂直、かつトップレンズ２１０の重心３０３を偏位する方向（以下、偏位方向）に垂直、かつ単位画素１０１の中心３０１を含む面に対して非対称である。また、トップレンズ２１０の形状は、半導体基板２０１の表面に垂直、かつ偏位方向に水平、かつ単位画素１０１の中心３０１を含む面に対して対称である。
　また、トップレンズ２１０が形成されない無効領域が偏位方向（単位画素１０１の中心３０１からトップレンズ２１０の重心３０３への方向）で小さく、偏位方向と反対の方向で大きくなる。つまり、単位画素１０１における偏位方向と逆側の端部の無効領域は、当該単位画素１０１における偏位方向の端部の無効領域より広い。
　なお、トップレンズ２１０の形状に加え、配置位置を変更してもよい。
　図５Ｂは、トップレンズ２１０の形状及び配置位置を変更した場合のトップレンズ２１０の配置例を示す平面図である。図５Ｂに示すようにトップレンズ２１０の配置位置を偏位方向にずらしたうえで、トップレンズ２１０の形状を調整することにより、トップレンズ２１０の重心３０３をフォトダイオード１１１の重心３０２にほぼ一致させてもよい。
　なお、トップレンズ２１０の形状をほぼ同一としたうえで配置位置のみを調整してもよい。
　図６は、層内レンズ２０６の配置例を示す平面図である。
　図６に示すように、層内レンズ２０６の重心３０４は、フォトダイオード１１１の重心３０２とほぼ一致する。層内レンズ２０６の重心３０４とは、層内レンズ２０６の光学的な重心、つまり、フォトダイオード１１１に対して垂直な光が、層内レンズ２０６により集光される中心位置（焦点の位置（光軸））である。例えば、図６に示すように、複数の単位画素１０１において層内レンズ２０６の形状をほぼ同一とし、層内レンズ２０６の配置位置（中心位置）を変更することで、層内レンズ２０６の重心３０４が調整される。また、層内レンズ２０６の形状は、当該層内レンズ２０６の重心３０４に対して点対称である。なお、層内レンズ２０６の配置位置をほぼ同一としたうえで形状を変更してもよいし、形状及び配置位置を共に変更してもよい。
　また、単位画素（ｉ，ｊ）１０１Ａのフォトダイオード１１１と、単位画素（ｉ＋１，ｊ＋１）１０１Ｂのフォトダイオード１１１とは、ＦＤ部１１４を中心として点対称に配置される。同様に、ｉ番目の行の各フォトダイオード１１１は、それぞれ、（ｉ＋１）番目の行の、１つ右の列のフォトダイオードとＦＤ部１１４を中心として点対称に配置される。
　これに合わせて、層内レンズ２０６の重心３０４及びトップレンズ２１０の重心３０３を偏位させて配置する。具体的には、層内レンズ２０６の重心３０４及びトップレンズ２１０の重心３０３を、フォトダイオード１１１を偏位した方向と同方向にずらす。この場合、ｉ番目の行の単位画素１０１と、（ｉ＋１）番目の行の、１つ右の列のフォトダイオード１１１とでは、層内レンズ２０６の重心３０４及びトップレンズ２１０の重心３０３の偏位方向は、逆方向になる。
　すなわち、フォトダイオード１１１の重心３０２の間隔が狭まっている箇所では、トップレンズ２１０の重心３０３及び層内レンズ２０６の重心３０４の間隔も狭め、逆にフォトダイオード１１１の重心３０２の間隔が広がっている箇所では、トップレンズ２１０の重心３０３及び層内レンズ２０６の重心３０４の間隔も広げるように配置される。
　以上より、本発明の実施の形態１に係る固体撮像装置１００は、トップレンズ２１０の重心３０３及び層内レンズ２０６の重心３０４が、フォトダイオード１１１の重心３０２とほぼ一致するようにトップレンズ２１０及び層内レンズ２０６が配置される。これにより、光軸に平行にトップレンズ２１０に入射した入射光３１０は、トップレンズ２１０及び層内レンズ２０６により、フォトダイオード１１１の重心３０２に近い領域に集光される。よって、固体撮像装置１００は、効果的に入射光を集光できる。
　さらに、各単位画素１０１において、フォトダイオード１１１の重心３０２と、トップレンズ２１０の重心３０３及び層内レンズ２０６の重心３０４がほぼ一致するので、トップレンズ２１０及び層内レンズ２０６によって集光された光の一部が、半導体基板２０１の共有領域の上部の電荷転送ゲート１１２でケラレ（反射）又は吸収されることも少なくなる。よって、各単位画素１０１間での入射光量のばらつきを低減できる。これにより、固体撮像装置１００は、各単位画素１０１で感度がそろい、好ましい撮像特性が得られる。さらに、固体撮像装置１００は、光のケラレを最小限に抑えられることで、ケラレした光が隣接する単位画素１０１に漏れ入ることで生じる混色を減少できる。
　さらに、固体撮像装置１００は、トップレンズ２１０を非対称な形状とすることで、トップレンズ２１０の重心３０３を、偏位方向にずらす。ここで、トップレンズ２１０の形状を変化させず、配置位置のみを偏位方向にずらした場合、隣接する単位画素１０１間で偏位方向が異なるため、トップレンズ２１０を単位画素１０１の中心３０１に配置した場合に比べて、トップレンズ２１０の面積を縮小させる必要がある。一方、固体撮像装置１００では、非対称な形状のトップレンズ２１０を用いることで、配置位置をずらす必要がない（又は、ずらし量を低減できる）。よって、固体撮像装置１００は、トップレンズ２１０の重心３０３をずらすことによるトップレンズ２１０の面積の縮小を抑制できる。
　また、層内レンズ２０６及びトップレンズ２１０のみではなく、配線２０３Ａ～２０３Ｃも、フォトダイオード１１１の重心３０２に合わせて偏位させて配置してもよい。これにより、配線２０３Ａ～２０３Ｃにより生じるケラレを減少できる。
　なお、トップレンズ２１０の重心３０３とフォトダイオード１１１の重心３０２とは必ずしも一致しなくてもよく、層内レンズ２０６の重心３０４とフォトダイオード１１１の重心３０２とは必ずしも一致しなくてもよい。
　例えば、トップレンズ２１０の重心３０３及び層内レンズ２０６の重心３０４を、フォトダイオード１１１の中心（単位画素１０１の中心３０１）からフォトダイオード１１１の重心３０２に近づける側にずらせばよい。これにより、フォトダイオード１１１の入射光量を増加させ、かつ、単位画素１０１間の感度ばらつきを低減できる。
　言い換えると、層内レンズ２０６の重心３０４及びトップレンズ２１０の重心３０３は、フォトダイオード１１１の中心に対して、電荷転送ゲート１１２が配置される方向の逆方向にずれる。例えば、図４～図６に示す例では、単位画素１０１の対角線方向における電荷転送ゲート１１２が形成される方向の逆方向（左上の単位画素１０１の左上方向）にトップレンズ２１０の重心３０３及び層内レンズ２０６の重心３０４をずらす。なお、フォトダイオード１１１の対角線方向における電荷転送ゲート１１２が形成される方向の逆方向にトップレンズ２１０の重心３０３及び層内レンズ２０６の重心３０４をずらしてもよい。
　ここで、電荷転送ゲート１１２のチャネル長方向（転送方向）における、フォトダイオード１１１と電荷転送ゲート１１２との重なり部分の長さをｄ１とすると、トップレンズ２１０のフォトダイオード１１１の中心（単位画素１０１の中心３０１）からのずらし量ｄ２、及び層内レンズ２０６のフォトダイオード１１１の中心からのずらし量ｄ３は、例えば、ｄ１／２となる。
　例えば、１辺の画素サイズが１．７５μｍである場合、ｄ１＝２００ｎｍ程度であるので、ｄ２＝ｄ３＝１００ｎｍとなる。ただし、ずらし量ｄ２とｄ３とは必ずしも同じである必要はない。例えば、２つのレンズで集光される場合の焦点位置が、フォトダイオード１１１の重心３０２とほぼ一致するように、トップレンズ２１０の重心３０３と層内レンズ２０６の重心３０４とのずらし量を異ならせてもよい。例えば、ずらし量ｄ２及びｄ３は、ｄ３＞ｄ１／２＞ｄ２、又は、ｄ２＞ｄ１／２＞ｄ３の関係を満たせばよい。
　次に、固体撮像装置１００の製造方法を説明する。
　なお、本発明の特徴部分である層内レンズ２０６及びトップレンズ２１０以外の製造方法は、従来と同様であり説明は省略する。
　図７Ａ～図７Ｄは、層内レンズ２０６の製造方法を説明するための図である。
　まず、図７Ａに示すように、パッシベーション膜２０５の上に、窒化シリコン層４０１を形成する。次に、窒化シリコン層４０１の上に、レジスト４０２を形成する。
　次に、レジストリフローを行うことで、図７Ｂに示すように凸形状のレジスト４０３を形成する。
　次に、エッチバックを行うことで、図７Ｃに示すように凸形状の層内レンズ２０６を形成する。
　ここで、エッチバック後の層内レンズ２０６間の距離Ｍ２が小さいほど、層内レンズ２０６の面積が増加する。これにより、集光率が向上する。ただし、１辺が１．７５μｍの画素セルの場合、距離Ｍ２を７００ｎｍ以下で形成することは困難である。なぜなら、レジスト４０２は等方的にエッチングされるため、エッチバック後の層内レンズ２０６間の距離Ｍ２は、大きくなるからである。
　これに対して、図７Ｄに示すように、層内レンズ２０６のエッチバック後に、再度、層内レンズ２０６上に堆積膜２０６Ｂを堆積してもよい。これにより、層内レンズ２０６（層内レンズ２０６及び堆積膜２０６Ｂ）間の距離は、Ｍ２からＭ３に縮小するので、層内レンズ２０６の面積を増加できる。例えば、１辺が１．７５μｍの画素セルの場合、層内レンズ２０６間の距離Ｍ３は３００ｎｍ程度が好ましい。これ以上距離Ｍ３を増加させると、層内レンズ２０６端の曲率が層内レンズ２０６の中心付近に比べて低下する。これにより、層内レンズ２０６の集光率が低下する。
　図８Ａ、図８Ｂ、図９Ａ及び図９Ｂは、トップレンズ２１０の製造方法を説明するための図である。
　図８Ａは、トップレンズ２１０の形成に用いるレジストパターンを示す平面図である。図９Ａは、図８ＡのＧ１－Ｇ２面における断面図である。図８Ｂは、当該製造方法により形成されたトップレンズ２１０の平面図である。図９Ｂは、図８ＢのＨ１－Ｈ２面における断面図である。
　トップレンズ２１０は、熱フロー法を用いて形成される。
　まず、カラーフィルタ２０８の上の平坦化膜上に、無機系又は有機系の透明材料から構成されるレンズ材料を形成する。次に、形成したレンズ材料の上にポジ型レジストを形成する。ここで、ポジ型レジストのマスクレイアウト４１２は、図８Ａのように、単位画素１０１の偏位方向と水平な対角線（単位画素１０１の中心３０１を含む偏位方向の線）を中心線とする線対称であり、かつ偏位方向と直行する対角線（単位画素１０１の中心３０１を含む偏位方向と直行する方向の線）を中心線として非対称な形状である。具体的には、マスクレイアウト４１２は、正方形の対角の１つを切り取った５角形の形状である。ここで、切り取られる正方形の角の１つは、偏位方向と逆方向に位置する角である。
　当該マスクレイアウト４１２を用いてパターニングを行うことで、図９Ａに示すフォトレジスト４１１が形成される。
　次に、フォトレジスト４１１を所要の温度でリフローすることで、フォトレジスト４１１の表面を凸状の湾曲状にする。この結果、図８Ｂ及び図９Ｂに示すように、凸状湾曲部を有する非対称なトップレンズ２１０が形成される。
　ここで、リフローの熱処理温度を高く設定しすぎると、レンズ材料が完全に溶融して、全方向に形状が一定な偏位の無い構造となるので、最適な熱処理温度（２００度程度）でリフローを行う必要がある。
　従来、このような非対称のレンズ形状を形成する場合、グレースケールマスクを用いることが提唱されている。グレースケールマスクには複数の単位パターンが２次元状に形成されている。当該単位パターンのそれぞれは、非対称な透過率分布を有するマスクである。しかしながら、グレースケールマスクの作製には、高度な技術が必要であり、かつ極めて高いコストがかかる。
　一方、本発明の実施の形態１に係る製造方法を用いることで、低コストで非対称な形状のレンズを形成できる。
　次に、上記製造方法で形成されたトップレンズ２１０の詳細な構成を説明する。
　レンズがトップレンズ２１０及び層内レンズ２０６の２層で構成される場合、トップレンズ２１０は画素への入射光を層内レンズ２０６に導き、層内レンズ２０６はフォトダイオード１１１に光を導く。
　この場合、トップレンズ２１０では、画素に入射する光を可能な限り高い割合で層内レンズ２０６に導くようにするため、隣接するトップレンズ２１０が接触するように形成する。
　図１０Ａは、トップレンズ２１０が隣接する単位画素間で接触しない場合の平面図である。図１０Ｂは、図１０ＡのＩ１－Ｉ２面の断面図である。図１０Ｃは、トップレンズ２１０が隣接する単位画素間で接触する場合の平面図である。図１０Ｄは、図１０ＣのＪ１－Ｊ２面の断面図である。なお、レンズ形状は説明のために円形としている。
　図１０Ｃ及び図１０Ｄに示すように、トップレンズ２１０が接触する場合、特に単位画素１０１の境界付近で、レンズの曲率が小さくなる。そのため、対角方向（図１０Ａ及び図１０Ｃの斜め方向）に比べて、水平及び垂直方向（図１０Ａ及び図１０Ｃの縦及び横方向）ではトップレンズ２１０の曲率が小さくなる。
　一方で、トップレンズ２１０が接触する場合のレンズが形成されない領域の面積Ｂは、トップレンズ２１０が接触しない場合のレンズが形成されない領域の面積Ａに比べて小さくなる。つまり、トップレンズ２１０を接触させることで、トップレンズ２１０の面積を大きくできる。
　図１１は、トップレンズ２１０が形成されない領域の面積と、集光率との関係を示すグラフである。
　一般的に、トップレンズ２１０が形成されない領域の面積を小さくすると、所定の面積までは集光率は向上する。しかし、トップレンズ２１０が形成されない領域を所定の面積以下にすると、隣接するトップレンズ２１０が接触する。これにより、トップレンズ２１０が接触する部分で、トップレンズ２１０の曲率が低下する。これにより、トップレンズ２１０の集光率が低下する。
　一方、当該面積を小さくしすぎると、水平方向の焦点位置が基板上面に近づき、光が１層目の配線２０３Ａ及び２層目の配線２０３Ｂで反射されるようになり、集光率が低下する。つまり、トップレンズ２１０が形成されない領域の面積には最適な値がある。通常、１．７５μｍセルの場合には、当該面積の最適な値は０．０９μｍ2程度である。つまり、セル全体の面積に対して、トップレンズが形成されない領域が占める面積の割合は、３％～５％程度が最適である。
　このように、トップレンズ２１０と層内レンズ２０６を形成することで、集光率を最大限に高めることができる。
　図１２は、トップレンズ２１０の平面図である。
　例えば、図１２に示すように、トップレンズ２１０は、２方向の境界４２０及び４２１では隣接する単位画素１０１のトップレンズ２１０と接触し、残る２方向の境界４２２及び４２３では隣接する単位画素１０１のトップレンズ２１０と接触しない。具体的には、トップレンズ２１０は、隣接する４つの単位画素１０１のトップレンズ２１０のうち、偏位方向に位置する２つの単位画素１０１のトップレンズ２１０と接触し、偏位方向と逆方向に位置する２つの単位画素１０１のトップレンズ２１０と接触しない。トップレンズ２１０をこのような構造にすることで集光率を最大にできる。
　以上、本発明の実施の形態に係る固体撮像装置１００について説明したが、本発明は、この実施の形態に限定されるものではない。
　例えば、層内レンズ２０６は凹形状（下凸状）のレンズであってもよい。図１３は、本発明の実施の形態１に係る固体撮像装置１００の変形例の構成を示す断面図である。
　図１３に示すように、固体撮像装置１００は、凹形状の層内レンズ２０６Ａを備えてもよい。凹レンズを用いることで、凸レンズを用いる場合よりも、半導体基板２０１の表面と層内レンズ２０６Ａとの距離、及び半導体基板２０１の表面とトップレンズ２１０との距離を小さくできる。具体的には、半導体基板２０１の表面と層内レンズ２０６Ａとの距離を４μｍから３μｍに短縮でき、半導体基板２０１の表面とトップレンズ２１０との距離を５μｍから４μｍに短縮できる。これにより、入射光をフォトダイオード１１１に集光させやすくなる。
　また、上記説明では、固体撮像装置１００は、トップレンズ２１０と層内レンズ２０６との２つのレンズを用いる例を示したが、単一のレンズを用いてもよい。また、固体撮像装置１００は、３つ以上のレンズを用いてもよい。
　また、上記説明では、固体撮像装置１００は、４画素１セル構成としたが、本発明はこれに限定されるものではない。例えば、固体撮像装置１００は、２画素１セル構成、又は４画素１以上を１セルとする構成であってもよい。
　また、本発明をＣＣＤイメージセンサに適用してもよい。
　（実施の形態２）
　本発明の実施の形態２では、上記実施の形態１に係る固体撮像装置１００の特徴に加え、画素アレイの周辺部への入射光量を増加できる固体撮像装置について説明する。
　図１４は、本発明の実施の形態１に係る固体撮像装置１００を搭載した撮像装置（カメラ）の概略構成を示し、特にカメラレンズ４３０、画素アレイ４３１及び光線の入射角度の関係を示す図である。
　図１４に示すように、画素アレイ（撮像領域）４３１の中心部４３２では、入射光は半導体基板２０１に垂直（角度０°）で入射する。一方、画素アレイ４３１の周辺部４３３及び４３４では、斜め光（角度２５°程度）が入射する。
　近年、イメージセンサの微細化が進み、画素単位のアスペクト比（フォトダイオード１１１の開口面積と深さとの比）が増大したため、周辺部４３３及び４３４に入射する光の斜め成分が増大する。
　これに対して、本発明の実施の形態２では、画素アレイ４３１の中心部４３２から、入射光の斜め成分が増大する画素アレイ４３１の周辺部４３３及び４３４に向かうにつれ、トップレンズ２１０、層内レンズ２０６、及び配線２０３Ａ～２０３Ｃの位置を、単位画素１０１の中心３０１に対して、画素アレイ４３１の中心部４３２側にずらした固体撮像装置１００について説明する。
　図１５Ａは、層内レンズ２０６の画素アレイ４３１における配置を示す平面図である。図１５Ｂは、トップレンズ２１０の画素アレイ４３１における配置を示す平面図である。
　図１５Ａ及び図１５Ｂに示す第１配置セル４４１は、単位画素１０１に含まれる下層の構成要素（フォトダイオード１１１及び電荷転送ゲート１１２等）に対する単位セルである。第２配置セル４４２は、単位画素１０１に含まれる上層の構成要素（トップレンズ２１０、層内レンズ２０６、及び配線２０３Ａ～２０３Ｃ等）に対する単位セルである。
　つまり、複数の単位画素１０１のそれぞれにおいて、下層の構成要素は、第１配置セル４４１に基づき配置され、上層の構成要素は、第２配置セル４４２に基づき配置される。
　図１５Ａ及び図１５Ｂに示すように、第１配置セル４４１と、第２配置セル４４２とは、画素アレイ４３１の中心部では重なり、画素アレイ４３１の中心から周辺に向かうに従い、第２配置セル４４２の中心は、第１配置セル４４１の中心に対して画素アレイ４３１の中心側にずれる。つまり、層内レンズ２０６及びトップレンズ２１０は、周辺に近づくほど、画素アレイ４３１の中心側にずれる。
　図１６は、画素アレイ４３１の周辺部である図１５Ａ及び図１５ＢにおけるＬ１－Ｌ２面付近の断面図である。なお、画素アレイ４３１の中心部である図１５Ａ及び図１５ＢにおけるＫ１－Ｋ２面付近の断面図は図３と同様である。
　図１６に示すように、層内レンズ２０６及びトップレンズ２１０を画素アレイ４３１の中心側にずらすことで、斜め光をフォトダイオード１１１の重心へ入射させやすくなる。これにより、本発明の実施の形態２に係る固体撮像装置１００は、集光率を高めることができる。
　なお、実施の形態１で説明したように、本発明に係る固体撮像装置１００では、層内レンズ２０６の重心３０４及びトップレンズ２１０の重心３０３は、フォトダイオード１１１の重心３０２の方向に偏位して配置されている。つまり、複数の単位画素１０１において、フォトダイオード１１１の重心３０２は、当該単位画素１０１の第１配置セル４４１の中心から偏位方向にずれており、トップレンズ２１０は、重心３０３が当該単位画素１０１の第２配置セル４４２の中心から偏位方向にずれるように形成され、層内レンズ２０６は、重心３０４が当該単位画素１０１の第２配置セル４４２の中心から偏位方向にずれるように形成される。
　これにより、層内レンズ２０６及びトップレンズ２１０の配置も１行おきに画素アレイ４３１の中心方向に対するずらし量が大・小・大・小・・・・の順番で配置される。
　なお、上記説明では、画素アレイ４３１の中心部から周辺部に向かうにつれ、トップレンズ２１０の配置位置を、画素アレイ４３１の中心部４３２側にずらす例を説明したが、トップレンズ２１０の形状を調整することにより、トップレンズ２１０の重心３０３を画素アレイ４３１の中心部４３２側にずらしてもよい。さらに、トップレンズ２１０の形状及び配置位置を調整してもよい。
　本発明は、固体撮像装置に適用でき、特に、ビデオカメラ、デジタルスチルカメラ及びファクシミリ等に適用できる。
　１００、５００　固体撮像装置
　１０１、１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ、１０１Ｅ、１０１Ｆ、５１０　単位画素
　１１０　単位セル
　１１１　フォトダイオード
　１１２　電荷転送ゲート
　１１３　読み出し信号線
　１１４　ＦＤ部
　１２０　リセットトランジスタ
　１２１　垂直選択トランジスタ
　１２２　増幅トランジスタ
　１２３　水平選択トランジスタ
　１２５　ダミートランジスタ
　１３０　垂直リセット線
　１３１　垂直選択線
　１３２　電源線
　１３３　垂直信号線
　１３４　水平選択線
　１３５　水平信号線
　１４０　垂直走査回路
　１４１　水平走査回路
　２０１　半導体基板
　２０２　絶縁層
　２０３Ａ、２０３Ｂ、２０３Ｃ　配線
　２０４Ａ、２０４Ｂ　遮光膜
　２０５　パッシベーション膜
　２０６、２０６Ａ、６０６　層内レンズ
　２０６Ｂ　堆積膜
　２０７　平坦化膜
　２０８　カラーフィルタ
　２１０、６１０　トップレンズ
　２１１　低屈折率膜
　３０１　単位画素の中心
　３０２　フォトダイオードの重心
　３０３　トップレンズの重心
　３０４　層内レンズの重心
　３１０　入射光
　３２１、３２２　境界位置
　４０１　窒化シリコン層
　４０２、４０３　レジスト
　４１１　フォトレジスト
　４１２　マスクレイアウト
　４２０、４２１、４２２、４２３　境界
　４３０　カメラレンズ
　４３１　画素アレイ
　４３２　中心部
　４３３、４３４　周辺部
　４４１　第１配置セル
　４４２　第２配置セル

Claims (17)

  1. 　行列状に配置された複数の画素を備える固体撮像装置であって、
    　前記複数の画素は、それぞれ、
    　光を電気信号に光電変換する光電変換部と、
    　入射光を集光する第１レンズと、
    　前記第１レンズにより集光された入射光を前記光電変換部に集光する第２レンズとを備え、
    　前記光電変換部の受光面の実質的な中心は、画素の中心から第１方向にずれており、
    　前記第１レンズは、焦点の位置が画素の中心から前記第１方向にずれるように非対称な形状で形成され、
    　前記第２レンズは、焦点の位置が画素の中心から前記第１方向にずれるように形成される
    　固体撮像装置。
  2. 　前記複数の画素は、さらに、
    　前記光電変換部の受光面の一部を覆い、前記光電変換部により光電変換された電気信号を転送するためのゲート電極を備え、
    　前記第１方向は、前記光電変換部に対して前記ゲート電極が配置される方向と逆方向である
    　請求項１記載の固体撮像装置。
  3. 　前記第１レンズは、前記光電変換部の表面と垂直かつ前記第１方向と水平かつ当該画素の中心を含む面に対して対称であり、前記光電変換部の表面と垂直かつ前記第１方向と垂直かつ当該画素の中心を含む面に対して非対称である
    　請求項１記載の固体撮像装置。
  4. 　前記各画素における前記第１方向と逆側の端部の前記第１レンズが形成されない領域は、当該画素における前記第１方向側の端部の前記第１レンズが形成されない領域より広い
    　請求項１記載の固体撮像装置。
  5. 　前記第１方向は、前記画素の対角線方向である
    　請求項１記載の固体撮像装置。
  6. 　前記第１レンズは、隣接する４つの画素の第１レンズのうち、前記第１方向に位置する２つの画素の第１レンズと接触し、前記第１方向と逆方向に位置する２つの画素の第１レンズと接触しない
    　請求項５記載の固体撮像装置。
  7. 　前記複数の画素において、前記第２レンズは、ほぼ同一形状であり、かつ中心位置が当該画素の中心から前記第１方向にずれるように配置される
    　請求項１記載の固体撮像装置。
  8. 　前記第１レンズ及び前記第２レンズは、焦点の位置が当該画素の中心から前記第１方向に、前記ゲート電極が前記光電変換部の一部を覆う領域の前記ゲート電極のゲート長方向の距離の１／２に相当する距離ずれるように形成される
    　請求項２記載の固体撮像装置。
  9. 　前記第１レンズは、中心位置が画素の中心から前記第１方向にずれるように配置される
    　請求項１記載の固体撮像装置。
  10. 　前記複数の画素は、第１画素及び第２画素を含み、
    　前記第１画素及び第２画素において、前記第１方向は、異なる方向である
    　請求項１記載の固体撮像装置。
  11. 　前記複数の画素は、多画素１セル構造であり、
    　当該１セルは、それぞれ前記第１画素及び第２画素を含む
    　請求項１０記載の固体撮像装置。
  12. 　前記複数の画素のそれぞれにおいて、前記光電変換部は第１配置セルに基づき配置され、前記第１レンズ及び前記第２レンズは第２配置セルに基づき配置され、
    　前記複数の画素が行列状に配置される画素アレイにおいて、当該画素アレイの中心から周辺に向かうに従い、前記画素の前記第２配置セルの中心は、当該画素の前記第１配置セルの中心に対して前記画素アレイの中心側にずれ、
    　前記光電変換部の受光面の実質的な中心は、前記第１配置セルの中心から第１方向にずれており、
    　前記第１レンズは、焦点の位置が前記第２配置セルの中心から前記第１方向にずれるように形成され、
    　前記第２レンズは、焦点の位置が前記第２配置セルの中心から前記第１方向にずれるように形成される
    　請求項１記載の固体撮像装置。
  13. 　前記第２レンズは、上凸レンズである
    　請求項１記載の固体撮像装置。
  14. 　前記第２レンズは、下凸レンズである
    　請求項１記載の固体撮像装置。
  15. 　行列状に配置された複数の画素を備える固体撮像装置の製造方法であって、
    　前記複数の画素は、それぞれ、
    　光を電気信号に光電変換する光電変換部と、
    　入射光を集光する第１レンズと、
    　前記第１レンズにより集光された入射光を前記光電変換部に集光する第２レンズとを備え、
    　前記製造方法は、
    　受光面の実質的な中心が画素の中心から第１方向にずれた前記光電変換部を形成する光電変換部形成ステップと、
    　焦点の位置が画素の中心から前記第１方向にずれた前記第２レンズを形成する第２レンズ形成ステップと、
    　焦点の位置が画素の中心から前記第１方向にずれるように、非対称な形状の前記第１レンズを形成する第１レンズ形成ステップとを含む
    　固体撮像装置の製造方法。
  16. 　前記第１レンズ形成ステップは、
    　前記画素の中心を含む前記第１方向の線を中心線とする線対称であり、かつ前記画素の中心を含む前記第１方向と直行する方向の線を中心線として非対称であるマスクを用いて、前記第１レンズの材料をパターニングするパターニングステップと、
    　前記パターニングされた前記材料をリフローすることで、表面が凸状に湾曲した非対称な形状の前記第１レンズを形成するリフローステップとを含む
    　請求項１５記載の固体撮像装置の製造方法。
  17. 　前記パターニングステップでは、前記マスクを用いて、長方形の角の１つを切り取った５角形に前記第１レンズの材料をパターニングし、
    　当該長方形の角の１つは、前記第１方向と逆方向の角である
    　請求項１６記載の固体撮像装置の製造方法。
PCT/JP2009/001731 2008-06-17 2009-04-15 固体撮像装置及びその製造方法 WO2009153907A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/966,286 US8274586B2 (en) 2008-06-17 2010-12-13 Solid-state imaging device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-158436 2008-06-17
JP2008158436A JP2009302483A (ja) 2008-06-17 2008-06-17 固体撮像装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/966,286 Continuation US8274586B2 (en) 2008-06-17 2010-12-13 Solid-state imaging device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
WO2009153907A1 true WO2009153907A1 (ja) 2009-12-23

Family

ID=41433833

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001731 WO2009153907A1 (ja) 2008-06-17 2009-04-15 固体撮像装置及びその製造方法

Country Status (3)

Country Link
US (1) US8274586B2 (ja)
JP (1) JP2009302483A (ja)
WO (1) WO2009153907A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110310290A1 (en) * 2010-06-22 2011-12-22 Shigeru Oouchida Range-finding device and imaging apparatus
JP2015534107A (ja) * 2012-09-11 2015-11-26 ヘプタゴン・マイクロ・オプティクス・プライベート・リミテッドＨｅｐｔａｇｏｎ Ｍｉｃｒｏ Ｏｐｔｉｃｓ Ｐｔｅ． Ｌｔｄ． 切頭レンズ、切頭レンズの対、および対応する装置の製造
CN109686750A (zh) * 2014-06-02 2019-04-26 佳能株式会社 图像拾取装置和图像拾取系统

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289927A (ja) * 2008-05-28 2009-12-10 Panasonic Corp 固体撮像装置及びその製造方法
JP5705462B2 (ja) * 2010-06-01 2015-04-22 シャープ株式会社 固体撮像素子および電子情報機器
JP5500007B2 (ja) 2010-09-03 2014-05-21 ソニー株式会社 固体撮像素子およびカメラシステム
JP2014011304A (ja) * 2012-06-29 2014-01-20 Toshiba Corp 固体撮像装置
JP2014072471A (ja) * 2012-10-01 2014-04-21 Sony Corp 固体撮像装置および製造方法、並びに電子機器
JP2014154662A (ja) * 2013-02-07 2014-08-25 Sony Corp 固体撮像素子、電子機器、および製造方法
JP6334203B2 (ja) * 2014-02-28 2018-05-30 ソニー株式会社 固体撮像装置、および電子機器
WO2015153806A1 (en) 2014-04-01 2015-10-08 Dartmouth College Cmos image sensor with pump gate and extremely high conversion gain
JP6327911B2 (ja) * 2014-04-03 2018-05-23 キヤノン株式会社 光学素子、光学素子アレイ及び固体撮像装置
JP2016058538A (ja) * 2014-09-09 2016-04-21 キヤノン株式会社 固体撮像装置およびカメラ
US9830489B2 (en) 2016-03-29 2017-11-28 Analog Devices, Inc. Simple code reader
KR102662032B1 (ko) 2019-06-19 2024-05-03 삼성전자주식회사 이미지 센서 및 이미지 센서를 포함하는 전자 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311594A (ja) * 2003-04-03 2004-11-04 Sony Corp 固体撮像素子
JP2006049721A (ja) * 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
JP2006215547A (ja) * 2005-02-03 2006-08-17 Samsung Electronics Co Ltd マイクロレンズの製造方法、マイクロレンズアレイの製造方法、及びイメージセンサの製造方法
WO2006130517A1 (en) * 2005-06-01 2006-12-07 Eastman Kodak Company Asymmetrical microlenses on pixel arrays
WO2007027518A1 (en) * 2005-08-30 2007-03-08 Micron Technology, Inc. Ellipsoidal gapless micro lenses for imagers
JP2007095751A (ja) * 2005-09-27 2007-04-12 Dainippon Printing Co Ltd 固体撮像素子およびその製造方法
JP2007208817A (ja) * 2006-02-03 2007-08-16 Toshiba Corp 固体撮像装置
JP2008032912A (ja) * 2006-07-27 2008-02-14 Dainippon Printing Co Ltd マイクロレンズの製造方法
JP2008153370A (ja) * 2006-12-15 2008-07-03 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
JP2008300631A (ja) * 2007-05-31 2008-12-11 Fujitsu Microelectronics Ltd 固体撮像素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107194A (ja) * 1994-10-03 1996-04-23 Fuji Photo Optical Co Ltd 固体撮像装置
JPH10125887A (ja) * 1996-10-21 1998-05-15 Toshiba Corp 固体撮像素子
EP1458028B1 (en) * 1999-12-02 2011-05-11 Nikon Corporation Solid-state image sensor and production method of the same
WO2004034477A1 (en) * 2002-10-11 2004-04-22 Smal Camera Technologies Optical system comprising a solid-state image sensor with microlenses and a non-telecentric taking lens
JP2004253573A (ja) * 2003-02-19 2004-09-09 Sharp Corp 半導体装置およびその製造方法
JP4311171B2 (ja) 2003-11-18 2009-08-12 ソニー株式会社 固体撮像素子
US7060961B2 (en) * 2003-12-12 2006-06-13 Canon Kabushiki Kaisha Image sensing element and optical instrument having improved incident light use efficiency
EP1557886A3 (en) * 2004-01-26 2006-06-07 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and camera
US7443005B2 (en) * 2004-06-10 2008-10-28 Tiawan Semiconductor Manufacturing Co., Ltd. Lens structures suitable for use in image sensors and method for making the same
JP4626255B2 (ja) 2004-10-13 2011-02-02 ソニー株式会社 固体撮像素子の製造方法
JP4793042B2 (ja) 2005-03-24 2011-10-12 ソニー株式会社 固体撮像素子及び撮像装置
US7638804B2 (en) * 2006-03-20 2009-12-29 Sony Corporation Solid-state imaging device and imaging apparatus
JP5232118B2 (ja) * 2009-09-30 2013-07-10 富士フイルム株式会社 撮像デバイスおよび電子カメラ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311594A (ja) * 2003-04-03 2004-11-04 Sony Corp 固体撮像素子
JP2006049721A (ja) * 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
JP2006215547A (ja) * 2005-02-03 2006-08-17 Samsung Electronics Co Ltd マイクロレンズの製造方法、マイクロレンズアレイの製造方法、及びイメージセンサの製造方法
WO2006130517A1 (en) * 2005-06-01 2006-12-07 Eastman Kodak Company Asymmetrical microlenses on pixel arrays
WO2007027518A1 (en) * 2005-08-30 2007-03-08 Micron Technology, Inc. Ellipsoidal gapless micro lenses for imagers
JP2007095751A (ja) * 2005-09-27 2007-04-12 Dainippon Printing Co Ltd 固体撮像素子およびその製造方法
JP2007208817A (ja) * 2006-02-03 2007-08-16 Toshiba Corp 固体撮像装置
JP2008032912A (ja) * 2006-07-27 2008-02-14 Dainippon Printing Co Ltd マイクロレンズの製造方法
JP2008153370A (ja) * 2006-12-15 2008-07-03 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
JP2008300631A (ja) * 2007-05-31 2008-12-11 Fujitsu Microelectronics Ltd 固体撮像素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110310290A1 (en) * 2010-06-22 2011-12-22 Shigeru Oouchida Range-finding device and imaging apparatus
US9267797B2 (en) * 2010-06-22 2016-02-23 Ricoh Company, Ltd. Range-finding device and imaging apparatus
JP2015534107A (ja) * 2012-09-11 2015-11-26 ヘプタゴン・マイクロ・オプティクス・プライベート・リミテッドＨｅｐｔａｇｏｎ Ｍｉｃｒｏ Ｏｐｔｉｃｓ Ｐｔｅ． Ｌｔｄ． 切頭レンズ、切頭レンズの対、および対応する装置の製造
US10377094B2 (en) 2012-09-11 2019-08-13 Ams Sensors Singapore Pte. Ltd. Manufacture of truncated lenses, of pairs of truncated lenses and of corresponding devices
CN109686750A (zh) * 2014-06-02 2019-04-26 佳能株式会社 图像拾取装置和图像拾取系统

Also Published As

Publication number Publication date
US20110080509A1 (en) 2011-04-07
US8274586B2 (en) 2012-09-25
JP2009302483A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
WO2009153907A1 (ja) 固体撮像装置及びその製造方法
WO2009144864A1 (ja) 固体撮像装置及びその製造方法
KR102471261B1 (ko) 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 전자 기기
JP5263279B2 (ja) 固体撮像装置及びその製造方法並びに電子機器
JP4793042B2 (ja) 固体撮像素子及び撮像装置
JP4310283B2 (ja) 固体撮像装置およびこれを用いたカメラ
TWI636557B (zh) Solid-state imaging device, manufacturing method thereof, and electronic device
JP2012204354A (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2010239076A (ja) 固体撮像装置とその製造方法、及び電子機器
US20120153418A1 (en) Solid-state imaging device and manufacturing method thereof
JP2014089432A (ja) 固体撮像装置、固体撮像装置におけるマイクロレンズの形成方法、及び、電子機器
JP2007019435A (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP2008270679A (ja) 固体撮像装置およびその製造方法および撮像装置
JP4682504B2 (ja) 固体撮像装置及びその製造方法並びに電子機器
JP2007287818A (ja) 固体撮像素子およびその製造方法
JP2006202907A (ja) 撮像素子
JP5332823B2 (ja) 固体撮像素子、撮像装置
JP2007173746A (ja) 固体撮像装置およびこれを備えるカメラ
JP2013016702A (ja) 固体撮像装置及びカメラモジュール
JP4626255B2 (ja) 固体撮像素子の製造方法
JP4840536B2 (ja) 固体撮像素子及び撮像装置
JP2006344656A (ja) 固体撮像素子及びその製造方法
JP2006286873A (ja) 固体撮像素子およびその製造方法
JP2007194359A (ja) 固体撮像素子及び固体撮像素子の製造方法
JP2007012677A (ja) 固体撮像素子およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09766355

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09766355

Country of ref document: EP

Kind code of ref document: A1