WO2009147820A1 - ディジタル処理型監視装置 - Google Patents

ディジタル処理型監視装置 Download PDF

Info

Publication number
WO2009147820A1
WO2009147820A1 PCT/JP2009/002429 JP2009002429W WO2009147820A1 WO 2009147820 A1 WO2009147820 A1 WO 2009147820A1 JP 2009002429 W JP2009002429 W JP 2009002429W WO 2009147820 A1 WO2009147820 A1 WO 2009147820A1
Authority
WO
WIPO (PCT)
Prior art keywords
board
sub
modules
fpga
processing
Prior art date
Application number
PCT/JP2009/002429
Other languages
English (en)
French (fr)
Inventor
柳澤正隆
佐藤俊文
Original Assignee
株式会社 東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝 filed Critical 株式会社 東芝
Priority to EP09758087.2A priority Critical patent/EP2302639B1/en
Priority to ES09758087.2T priority patent/ES2630035T3/es
Priority to JP2010515760A priority patent/JP5455901B2/ja
Publication of WO2009147820A1 publication Critical patent/WO2009147820A1/ja
Priority to US12/957,991 priority patent/US8331521B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21C—NUCLEAR REACTORS
    • G21C17/00—Monitoring; Testing ; Maintaining
    • G21C17/10—Structural combination of fuel element, control rod, reactor core, or moderator structure with sensitive instruments, e.g. for measuring radioactivity, strain
    • G21C17/108—Measuring reactor flux
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0208—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the configuration of the monitoring system
    • G05B23/0213—Modular or universal configuration of the monitoring system, e.g. monitoring system having modules that may be combined to build monitoring program; monitoring system that can be applied to legacy systems; adaptable monitoring system; using different communication protocols
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21D—NUCLEAR POWER PLANT
    • G21D3/00—Control of nuclear power plant
    • G21D3/008—Man-machine interface, e.g. control room layout
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21109—Field programmable gate array, fpga as I-O module
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00—Energy generation of nuclear origin
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00—Energy generation of nuclear origin
    • Y02E30/30—Nuclear fission reactors

Definitions

  • the present invention relates to a digital processing type monitoring apparatus, and more particularly to a digital processing type monitoring apparatus suitable for reactor power monitoring.
  • the average output monitor (APRM; Average Power Range Monitor), the local output region monitor (LPRM; Local Power Range Monitor), etc. that constitute these output area monitors (PRM) are each composed of various substrates.
  • a digital processing type monitoring apparatus that configures a module and monitors the output of a reactor composed of a plurality of modules as a whole is configured (see Patent Document 1).
  • each module has its own board, so maintenance and inspection on a module basis is required. Therefore, the board used in one module cannot be applied to other modules, so if the board needs to be replaced as a result of module maintenance or inspection, for example, the board for that module must be used. . For this reason, it is necessary to prepare many types of replacement boards according to the types of modules, so that maintenance and inspection are complicated and expensive.
  • an object of the present invention is to provide a digital processing type monitoring apparatus that reduces the types of necessary substrates by giving the substrates versatility, and has improved economy and maintainability.
  • one aspect of the present invention is to provide a base board on which a main control FPGA and a sub-board control FPGA are mounted and connected to a connector, and a man board on which an I / F processing FPGA is mounted.
  • a digital processing type monitoring apparatus comprising: a plurality of modules each including a sub-board for machine I / F processing; and a mother board connected to each of the plurality of modules.
  • a storage device for storing the man-machine I / F information of the sub-board is mounted on each sub-board, and each FPGA of the plurality of modules writes transmission data to a predetermined area of the transmission area and transmits the transmission data to each module. And having a common transmission protocol shared between them.
  • Another aspect of the present invention includes a plurality of base boards on which a main control FPGA and a sub-board control FPGA are mounted and connected to a connector, and a sub-board for man-machine I / F processing. And a mother board connected to each of the plurality of modules, each of the base boards of the plurality of modules having man-machine I / F information of the sub-board.
  • a storage device for storage is mounted.
  • Still another embodiment of the present invention includes a base substrate on which a main control FPGA is mounted and connected to a connector, an I / O processing FPGA and an I / O processing sub-board on which input / output elements are mounted.
  • a digital processing type monitoring device having a plurality of modules each including a mother board connected to each of the plurality of modules,
  • a storage device for storing I / O information with the outside of the sub-board is mounted on each sub-board of the plurality of modules, and each FPGA of the plurality of modules writes transmission data in a predetermined area of the transmission area. And having a common transmission protocol for sharing the transmission data among the modules.
  • Another aspect of the present invention includes a base board on which a main control FPGA is mounted and connected to a connector, an I / O processing FPGA and an I / O processing sub board on which input / output elements are mounted, And a mother board connected to each of the plurality of modules, wherein at least one of the sub-boards of the plurality of modules includes an input / output element. It is mounted and none of the I / O processing FPGA, EPROM, or EEPROM is mounted, and the main control FPGA of the base substrate of the module has a function of performing external input / output processing, Each FPGA of the plurality of modules writes transmission data to a predetermined area of the transmission area, and shares a transmission data among the modules. To have Col characterized.
  • FIG. 1 is a configuration diagram of a digital processing type monitoring apparatus according to a first embodiment of the present invention.
  • the block diagram of the digital processing type monitoring apparatus which consists of a several module.
  • the block diagram of the digital processing type monitoring apparatus which concerns on the 4th Embodiment of this invention.
  • the block diagram of the digital processing type monitoring apparatus which concerns on the 5th Embodiment of this invention.
  • the monitoring device for monitoring the neutron flux of the nuclear reactor is usually a plurality of modules, for example, an average output region monitor (APRM) as module A, a local output region monitor (LPRM) as module B, a module C is composed of a plurality of modules such as I / O (input / output) modules.
  • APRM average output region monitor
  • LPRM local output region monitor
  • I / O input / output
  • FIG. 1 shows a configuration example of one of the modules 101.
  • This module 101 includes a base board 1 connected to a connector 4 connected to a motherboard 200, and a sub-machine for man-machine I / F processing connected to the base board 1 via a sub-board connection I / F (interface) 5.
  • a sub-substrate 3 for I / O processing is connected to the substrate 2 and the base substrate 1 via a sub-substrate connecting I / F 7.
  • the base substrate 1 and the sub-substrates 2 and 3 are connected by a power supply line and a transmission line.
  • Base board 1 includes man-machine control FPGA 21, main control FPGA 22 and external interface buffer 23, changeable parameter storage EEPROM (Electrically Erasable and Programmable Read-Only Memory) 24, initial parameter and other parameter storage unchanged EPROM (Erasable Programmable Read-Only Memory) 25 and the like.
  • changeable parameter storage EEPROM Electrically Erasable and Programmable Read-Only Memory
  • EPROM Erasable Programmable Read-Only Memory
  • the man-machine I / F processing sub-board 2 is provided with a man-machine I / F processing FPGA 26, an EEPROM 27, and an EPROM 28.
  • the I / O processing sub-substrate 3 is provided with an I / O processing FPGA 29, an EEPROM 30, and an EPROM 31.
  • each FPGA 22, 26, 29 allocates a transmission area in which data is written.
  • the contents of the transmission area are, for example, divided into the following five areas (A1) to (A5).
  • A1 Base board main control write data area (A2) Base board man machine control write data area (A3) Man machine I / F processing data area (A4) I / O processing data area (A5) Other modules Information writing data area
  • the FPGAs 22, 26, and 29 perform man-machine I / F processing and I / O processing with reference to necessary data.
  • a table for writing data to be exchanged with the sub-board 2 is configured with common specifications for a memory and a register, and a first LED (Light Emitting Diode) (not shown) Used), not used, used second LED (not shown), not used, displayed first LED, not displayed, displayed second LED, not displayed, used first switch (not shown), not used
  • a first LED Light Emitting Diode
  • used second LED not shown
  • displayed first LED not displayed
  • displayed second LED not displayed
  • used first switch not shown
  • Data can be transmitted in the same manner as serial data or parallel data.
  • channels are allocated in the same way so that transmission is possible even when the number of digital inputs / outputs is different.
  • the FPGA is mounted on each of the base board 1, the sub-board 2 for man-machine I / F processing, and the sub-board 3 for I / O processing, and each FPGA writes data.
  • each FPGA can perform man-machine I / F processing and I / O processing by referring to necessary data.
  • an external input / output module and man-machine I / F module corresponding to the change can be realized.
  • transmission and display processing in the sub-board 2 for man-machine I / F processing is a sub-board in which man-machine I / F information such as the use / non-use state of the switch of the sub-board 2 and the LED display state is stored. Since the processing is performed based on the above EPROM (or EEPROM), the processing of the sub-board 2 by the FPGA is uniquely determined, and the versatility of these boards 1 to 3 is further enhanced. As a result, even if the module fails, the versatility of the boards is high, so that quick repair and inspection work such as board replacement is possible.
  • the module 100 includes a base substrate 1, a sub-substrate 2 for man-machine I / F processing, and a sub-substrate 3 for I / O processing.
  • the sub-substrate 3 for O processing is not always essential, and a module may be constituted by the base substrate 1 and the sub-substrate 2 for man-machine I / F processing.
  • the FPGA is mounted on each of the substrates 1 to 3.
  • the FPGA is mounted only on the base substrate 1 without mounting the FPGA on the sub-boards 2 and 3. It is mounted (illustration is omitted).
  • transmission and display processing in the sub-board 2 for man-machine I / F processing is performed on the base board in which man-machine I / F information such as the use of the switch or LED of the sub-board 2 and the non-use state is stored.
  • man-machine I / F information such as the use of the switch or LED of the sub-board 2 and the non-use state is stored.
  • EPROM or EEPROM
  • the FPGA processing of the base substrate 1 is uniquely determined, and the versatility of these base substrates and sub-substrates is further enhanced.
  • a diagnosis sub-board (not shown) is provided to confirm and grasp the state of the base board 1 and the information in the data transmission area. That is, as shown in FIG. 1, the test pins 6 are connected to the FPGAs 21 and 22 of the base substrate 1, and the state of the base substrate 1 and the information in the data transmission area are obtained through the sub substrate connection I / F 5 for diagnosis. Transmit to the board.
  • the state of the I / O sub-board and other modules can be grasped from the state of the base board 1 and the information in the data transmission area, it is possible to diagnose each board in the module. .
  • the I / O processing FPGA 29 of the sub-board 3 stores the state of the external input signal received by the I / O element 35 of the sub-board 3, and the input state is stored in the FPGA 22 of the base board 1. Notify (input processing from outside). Further, the base substrate 1 sends external output request information to the sub-substrate 3, performs signal processing with the I / O processing signal FPGA 29 of the sub-substrate 3, and outputs it to the outside (output processing to the outside).
  • the base substrate 1 and the sub substrate 3 are connected by a plurality of signal lines for information transmission.
  • I / O processing is performed for the signal of the external I / O 36 (for example, contact input of a plurality of channels) via the buffer 37 and the I / O element 35 (mounted with a plurality of photocouplers).
  • the module 29 detects the input state of the contact by the FPGA 29 and transmits the input state of the contact to the base substrate 1 by a parallel signal or a serial signal of ON / OFF of the bit string and performs signal processing by the main control FPGA 22.
  • the request from the FPGA 22 of the base board 1 is received by the I / O processing FPGA 29 of the sub board 3 (received by parallel or serial signal).
  • / O element 35 a plurality of photo MOS relays are mounted, and a module that performs contact output to the outside via a buffer is realized.
  • the I / O processing FPGA 29 of the sub-board 3 has an A / D conversion function, and the digitized input data is transmitted to the base board 1 (the input level is set in parallel).
  • a module that performs signal processing by the main control FPGA 22 is realized.
  • analog input (2) In the analog input (1), an A / D conversion element is mounted on the I / O element unit 35, and the digitized data is received by the I / O processing FPGA 29 of the sub-board 3, and transmitted to the base board 1. A module that performs signal processing in the main control FPGA 22 is realized.
  • the I / O processing FPGA 29 of the sub-substrate 3 is provided with a D / A conversion function to realize a module that performs analog output to the outside.
  • analog output (2) In the analog output (1), a D / A conversion element is mounted on the I / O element unit 35, and a D / A converter and a buffer are transferred from the I / O processing FPGA 29 of the sub-board 3 in response to a request from the base board 1. A module that performs analog output via is realized.
  • the I / O processing FPGA 29 of the sub-board 3 is provided with an I / F function for signal processing of the base board 1, and input / output processing of external transmission input / output Implement a module that performs
  • a module having a plurality of I / O functions according to the function table set in the EPROM 31 or the EEPROM 30 in the I / O processing FPGA 29 in which a plurality of external I / O functions are mounted can be realized.
  • the man-machine control FPGA 21 of FIG. 3 is not necessarily essential.
  • an I / O element 40 is mounted instead of the I / O processing FPGA 29 of the sub-board 3 of the fourth embodiment (FIG. 3), and the main control FPGA 22 of the base board 1 is used.
  • An I / O module is realized with a data processing function.
  • a module that performs external contact input processing can be realized by mounting a photocoupler on the I / O element 40 of the sub-board 3a and processing the input signal from the photocoupler in the FPGA 22 of the base board 1.
  • An external contact output module can be realized by mounting a photo MOS relay on the I / O element 40 of the sub-substrate 3a and providing a function for outputting the contact to the photo MOS relay in the FPGA 22 of the base substrate 1.
  • Analog input (A / D conversion element mounted as I / O element 40):
  • An analog input module can be realized by mounting an A / D conversion element on the I / O element 40 of the sub-board 3a and having the function of inputting data from the A / D conversion element in the FPGA 22 of the base board 1. It becomes.
  • Analog output (D / A conversion element mounted as I / O element 40):
  • An analog output module can be realized by mounting a D / A conversion element on the I / O element 40 of the sub-board 3a and having the function of outputting data to the D / A conversion element by the FPGA 22 of the base board 1. Become.
  • External transmission for example, RS488, (when RS485 transmission processing is implemented as the I / O element 40):
  • An RS485 transmission processing element is mounted on the I / O element 40 of the sub board 3a, and an external transmission module can be realized by having a function of processing input / output data of transmission data by the FPGA 22 of the base board 1.
  • the man-machine control FPGA 21 of FIG. 4 is not necessarily required.
  • Base substrate 2 Sub-substrate 3 for man-machine I / F processing, 3a: Sub-substrate for I / O processing 4: Connector 5, 7: I / F for sub-substrate connection 6: Test pin 21: FPGA for man-machine control 22: FPGA for main control 23: External interface buffer 24: EEPROM 25: EPROM 26: FPGA for man-machine I / F processing 27: EEPROM 28: EPROM 29: FPGA for I / O processing 30: EEPROM 31: EPROM 35: I / O element 36: External I / O 37: Buffer 40: I / O element 101, 102: Module 200: Motherboard

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Monitoring And Testing Of Nuclear Reactors (AREA)
  • Debugging And Monitoring (AREA)

Abstract

　ディジタル処理型監視装置は、複数個のモジュール（１００）と、複数個のモジュールそれぞれに接続されたマザーボード（２００）と、を有する。各モジュール（１００）は、主制御用ＦＰＧＡ（２２）とサブ基板の制御用ＦＰＧＡ（２１）が実装されコネクタ（４）に接続されるベース基板（１）と、Ｉ／Ｆ処理用ＦＰＧＡ（２６）が実装されたマンマシンＩ／Ｆ処理用のサブ基板（２）と、を備えている。各サブ基板（２）にはサブ基板のマンマシンＩ／Ｆ情報を記憶する記憶装置（２７，２８）が実装され、各ＦＰＧＡ（２１，２２，２６）は伝送データを伝送エリアの所定領域に書き込むとともに、伝送データを各モジュール（１００）間で共有する共通の伝送プロトコルを有する。

Description

ディジタル処理型監視装置
　本発明は、ディジタル処理型監視装置に関し、特に、原子炉出力監視に好適なディジタル処理型監視装置に関する。
　近年、沸騰水型原子炉では出力運転状態の原子炉内の中性子束を測定するための出力領域モニタ（ＰＲＭ; Power Range Monitor）や起動領域モニタ（ＳＲＮＭ; Startup Range Neutron Monitor）等にＦＰＧＡ（Field Programmable Gate Array）を適用した装置が開発されている。ＦＰＧＡとは、独自の論理回路を書き込むことができる集積論理素子の一種である。
　図２に示すように、これらの出力領域モニタ（ＰＲＭ）を構成する平均出力モニタ（ＡＰＲＭ; Average Power Range Monitor）、局所出力領域モニタ（ＬＰＲＭ; Local Power Range Monitor）等は、それぞれ各種基板からなるモジュールを構成し、全体として複数のモジュールからなる原子炉の出力を監視するディジタル処理型監視装置を構成する（特許文献１参照）。
特開２００７－３３９９号公報
　従来のモジュールでは、モジュール毎にそれぞれ基板を開発しているため、モジュール単位での保守・点検が必要となっている。したがって、あるモジュールで使用されている基板は他のモジュールには適用できないために、モジュールの保守・点検の結果、例えば基板を交換する必要がある場合、当該モジュール用の基板を使用しなければならない。そのため交換用の基板をモジュールの種類に応じて多種類準備しておく必要があり、そのため保守点検が煩雑で高コストなものとなっていた。
　そこで、本発明は、基板に汎用性をもたせることにより必要な基板の種類を減らし、経済性、保守性を向上させたディジタル処理型監視装置を提供することを目的とする。
　上記課題を解決するために、本発明の一つの態様は、主制御用ＦＰＧＡとサブ基板の制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、Ｉ／Ｆ処理用ＦＰＧＡが実装されたマンマシンＩ／Ｆ処理用のサブ基板と、を備えた複数個のモジュールと、前記複数個のモジュールそれぞれと接続されたマザーボードと、を有するディジタル処理型監視装置であって、前記複数個のモジュールの各サブ基板には前記サブ基板のマンマシンＩ／Ｆ情報を記憶する記憶装置が実装され、前記複数個のモジュールの各ＦＰＧＡは伝送データを伝送エリアの所定領域に書き込むとともに、伝送データを各モジュール間で共有する共通の伝送プロトコルを有すること、を特徴とする。
　本発明の他の一つの態様は、主制御用ＦＰＧＡとサブ基板の制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、マンマシンＩ／Ｆ処理用のサブ基板と、を備えた複数個のモジュールと、前記複数個のモジュールそれぞれと接続されたマザーボードと、を有するディジタル処理型監視装置であって、前記複数個のモジュールの各ベース基板には前記サブ基板のマンマシンＩ／Ｆ情報を記憶する記憶装置が実装されていること、を特徴とする。
　本発明のさらに他の一つの態様は、主制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、Ｉ／Ｏ処理用ＦＰＧＡと入出力素子が実装されたＩ／Ｏ処理用のサブ基板と、を備えた複数個のモジュールと、前記複数個のモジュールそれぞれと接続されたマザーボードと、を有するディジタル処理型監視装置であって、
　前記複数個のモジュールの各サブ基板には当該サブ基板の外部とのＩ／Ｏ情報を記憶する記憶装置が実装され、前記複数個のモジュールの各ＦＰＧＡは伝送データを伝送エリアの所定領域に書き込むとともに、伝送データを各モジュール間で共有する共通の伝送プロトコルを有すること、を特徴とする。
　本発明の他の一つの態様は、主制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、Ｉ／Ｏ処理用ＦＰＧＡと入出力素子が実装されたＩ／Ｏ処理用のサブ基板と、を備えた複数個のモジュールと、前記複数個のモジュールそれぞれと接続されたマザーボードと、を有するディジタル処理型監視装置であって、前記複数個のモジュールのサブ基板の少なくとも一つが、入出力素子を実装していて、かつ、Ｉ／Ｏ処理用ＦＰＧＡ、ＥＰＲＯＭ、ＥＥＰＲＯＭのいずれも実装しておらず、当該モジュールの前記ベース基板の主制御用ＦＰＧＡが、外部入出力処理をする機能を有し、前記複数個のモジュールの各ＦＰＧＡは伝送データを伝送エリアの所定領域に書き込むとともに、伝送データを各モジュール間で共有する共通の伝送プロトコルを有すること、を特徴とする。
　本発明によれば、基板に汎用性をもたせることにより必要な基板の種類を減らし、経済性、保守性を向上させることが可能となる。
本発明の第１の実施形態に係るディジタル処理型監視装置の構成図。 複数のモジュールからなるディジタル処理型監視装置の構成図。 本発明の第４の実施形態に係るディジタル処理型監視装置の構成図。 本発明の第５の実施形態に係るディジタル処理型監視装置の構成図。
　以下、本発明に係るディジタル処理型監視装置の実施形態について、図面を参照して説明する。ここで、同一または類似の部分には共通の符号を付して重複説明は省略する。
　　［第１の実施形態］
　第１の実施形態を図１および図２を用いて説明する。
　原子炉の中性子束を監視する監視装置は、図２に示すように、通常、複数のモジュール、例えば、モジュールＡとして平均出力領域モニタ（ＡＰＲＭ）、モジュールＢとして局所出力領域モニタ（ＬＰＲＭ）、モジュールＣとしてＩ／Ｏ（入出力）モジュール等の複数のモジュールから構成される。
　図１は、そのうちの一つのモジュール１０１の構成例を示している。このモジュール１０１は、マザーボード２００に接続されるコネクタ４に接続するベース基板１、ベース基板１にサブ基板接続用Ｉ／Ｆ（インターフェース）５を介して接続されるマンマシンＩ／Ｆ処理用のサブ基板２、ベース基板１にサブ基板接続用Ｉ／Ｆ７を介して接続されるＩ／Ｏ処理用のサブ基板３を有する。ベース基板１と各サブ基板２、３は電源ラインと伝送ラインで接続している。
　ベース基板１は、マンマシン制御用ＦＰＧＡ２１、主制御用ＦＰＧＡ２２および外部インターフェース用バッファ２３、変更可能なパラメータ保存用のＥＥＰＲＯＭ（Electrically Erasable and Programmable Read-Only Memory）２４、初期データなど変更しないパラメータ保存用のＥＰＲＯＭ（Erasable Programmable Read-Only Memory）２５などで構成されている。
　同様に、マンマシンＩ／Ｆ処理用サブ基板２には、マンマシンＩ／Ｆ処理用ＦＰＧＡ２６と、ＥＥＰＲＯＭ２７、ＥＰＲＯＭ２８が設けられている。また、Ｉ／Ｏ処理用のサブ基板３には、Ｉ／Ｏ処理用ＦＰＧＡ２９と、ＥＥＰＲＯＭ３０、ＥＰＲＯＭ３１が設けられている。
　各基板間の伝送を行なうために、各ＦＰＧＡ２２，２６，２９がデータを書き込む伝送エリアを割り付ける。伝送エリアの内容は、たとえば、次の５個のエリア（Ａ１）～（Ａ５）に分かれている。
　（Ａ１）ベース基板主制御用書き込みデータエリア
　（Ａ２）ベース基板マンマシン制御用書き込みデータエリア
　（Ａ３）マンマシンＩ／Ｆ処理用データエリア
　（Ａ４）Ｉ／Ｏ処理用データエリア
　（Ａ５）他モジュール情報書き込み用データエリア
　これらの割り付けられた伝送エリアの内容を共有することにより各ＦＰＧＡ２２，２６，２９は必要なデータを参照してマンマシンＩ／Ｆ処理、およびＩ／Ｏ処理を行なう。
　例えば、サブ基板がマンマシンＩ／Ｆ処理用のサブ基板２の場合、サブ基板２と取り合うデータを書き込むテーブルをメモリやレジスタに共通の仕様で構成し、第１ＬＥＤ（Light Emitting Diode）（図示せず）を使用、不使用、第２ＬＥＤ（図示せず）を使用、不使用、第１ＬＥＤを表示、非表示、第２ＬＥＤを表示、非表示、第１スイッチ（図示せず）を使用、不使用、第２スイッチ（図示せず）を使用、不使用というような、マンマシンＩ／Ｆ情報をテーブルに割り付け、ＬＥＤの数やスイッチの数が違うどのようなサブ基板に対しても、同じような伝送フォーマットで伝送できるようにする。データはシリアルデータでもパラレルデータでも同様に伝送可能である。
　また、サブ基板がＩ／Ｏ処理用のサブ基板３の場合でも同じように、チャンネルを割り当て、ディジタル入出力などの数が違う場合でも、伝送できるようにする。
　本第１の実施形態によれば、ベース基板１、マンマシンＩ／Ｆ処理用のサブ基板２、およびＩ／Ｏ処理用のサブ基板３にＦＰＧＡをそれぞれ実装し、各ＦＰＧＡがデータを書き込む伝送エリアを割り付け、割り付けられた伝送エリアの内容を共有することにより各ＦＰＧＡは必要なデータを参照してマンマシンＩ／Ｆ処理、およびＩ／Ｏ処理を行なうことができる。その結果、サブ基板の構成を変更しても、その変更に対応した外部との入出力用モジュール、マンマシンＩ／Ｆ用モジュールが実現できる。
　すなわち、例えばマンマシンＩ／Ｆ処理用のサブ基板２における伝送、表示処理は、サブ基板２のスイッチの使用・不使用状態、ＬＥＤ表示状態等のマンマシンＩ／Ｆ情報が記憶されたサブ基板上のＥＰＲＯＭ（またはＥＥＰＲＯＭ）に基づいて実施するため、サブ基板２のＦＰＧＡによる処理が一意的に定まり、これらの基板１～３の汎用性が一層高められる。その結果、モジュールが故障した場合でも、基板同士の汎用性が高いため、基板の交換等迅速な補修点検作業が可能となる。
　また、本第１の実施形態に係るモジュール１００は、ベース基板１、マンマシンＩ／Ｆ処理用のサブ基板２、およびＩ／Ｏ処理用のサブ基板３とから構成されているが、Ｉ／Ｏ処理用のサブ基板３は必ずしも必須ではなく、ベース基板１とマンマシンＩ／Ｆ処理用のサブ基板２とからモジュールを構成してもよく、その場合でも上記と同様の作用効果が奏される。
　　［第２の実施形態］
　上述した第１の実施形態では、各基板１～３にＦＰＧＡが搭載されているが、本第２の実施形態では、サブ基板２、３にＦＰＧＡを実装せず、ベース基板１にのみＦＰＧＡを搭載したものである（図示は省略）。
　この場合、例えばマンマシンＩ／Ｆ処理用のサブ基板２における伝送、表示処理は、サブ基板２のスイッチまたはＬＥＤの使用、不使用状態等のマンマシンＩ／Ｆ情報が記憶されたベース基板上のＥＰＲＯＭ（またはＥＥＰＲＯＭ）に基づいて実施する。
　本第２の実施形態によれば、ベース基板１のＦＰＧＡによる処理が一意的に定まり、これらのベース基板およびサブ基板の汎用性が一層高められる。
　　［第３の実施形態］
　本第３の実施形態は、ベース基板１の状態およびデータ伝送エリア内の情報を確認・把握するために診断用のサブ基板（図示せず）を設けるものである。すなわち、図１に示すようにベース基板１のＦＰＧＡ２１，２２にテストピン６が接続され、サブ基板接続用Ｉ／Ｆ５を介してベース基板１の状態およびデータ伝送エリア内の情報を診断用のサブ基板に伝送する。
　本第３の実施形態によれば、ベース基板１の状態、およびデータ伝送エリア内の情報からＩ／Ｏサブ基板、他モジュールの状態を把握できるため、モジュール内の各基板の診断が可能となる。
　　［第４の実施形態］
　第４の実施形態を、図３を用いて説明する。
　図３のモジュール１０１で、サブ基板３のＩ／Ｏ素子３５が受け付けた外部からの入力信号の状態をサブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９が保存し、ベース基板１のＦＰＧＡ２２に入力状態を知らせる（外部からの入力処理）。また、ベース基板１がサブ基板３へ外部出力のリクエスト情報を送ってサブ基板３のＩ／Ｏ処理用信号ＦＰＧＡ２９にて信号処理をして外部へ出力する（外部への出力処理）。ベース基板１とサブ基板３間では情報伝達のための複数の信号線でつながっている。
　接点入力の場合：
　Ｉ／Ｏ処理用サブ基板において、外部Ｉ／Ｏ３６（たとえば複数チャンネルの接点入力）の信号に対してバッファ３７、Ｉ／Ｏ素子３５（複数のフォトカプラを実装）を経由してＩ／Ｏ処理用ＦＰＧＡ２９にて接点の入力状態を検知し、ベース基板１に接点の入力状態をパラレル信号または、ビット列のＯＮ／ＯＦＦのシリアル信号で伝送し主制御ＦＰＧＡ２２にて信号処理を行なうモジュールを実現させる。
　接点出力の場合：
　また、外部Ｉ／Ｏ３６、たとえば複数チャンネルの接点出力させる場合、ベース基板１のＦＰＧＡ２２からのリクエストをサブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９にて受信（パラレルまたはシリアル信号にて受信）し、Ｉ／Ｏ素子３５（複数のフォトＭＯＳリレーを実装）、バッファを経由して外部に接点出力を行なうモジュールを実現させる。
　アナログ入力の場合（１）：
　外部Ｉ／Ｏ、たとえば電流が入ってくる場合、サブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９にてＡ／Ｄ変換機能を持たせ、ディジタル化した入力データをベース基板１に送信（入力レベルをパラレル信号またはシリアル信号で送信）し、主制御ＦＰＧＡ２２にて信号処理を行なうモジュールを実現させる。
　アナログ入力の場合（２）：
　上記アナログ入力（１）において、Ｉ／Ｏ素子部３５にＡ／Ｄ変換素子を実装してサブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９にてディジタル化したデータ受信し、ベース基板１に送信し、主制御ＦＰＧＡ２２にて信号処理を行なうモジュールを実現させる。
　アナログ出力の場合（１）：
　ベース基板１からのリクエストによりサブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９にてＤ／Ａ変換の機能を持たせて外部にアナログ出力を行なうモジュールを実現させる。
　アナログ出力の場合（２）：
　上記アナログ出力（１）において、Ｉ／Ｏ素子部３５にＤ／Ａ変換素子を実装してベース基板１からのリクエストによりサブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９からＤ／Ａ変換器、バッファを経由してアナログ出力を行なうモジュールを実現させる。
　外部伝送入出力（たとえばＲＳ４８８）の場合：
　外部Ｉ／Ｏ３６にシリアル信号データが入ってきた場合、サブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９にてベース基板１の信号処理用のＩ／Ｆ機能を持たせて外部伝送入出力の入出力処理を行なうモジュールを実現させる。
　上記外部Ｉ／Ｏの機能を複数実装したＩ／Ｏ処理用ＦＰＧＡ２９にＥＰＲＯＭ３１または、ＥＥＰＲＯＭ３０にて設定した機能テーブルに応じて複数のＩ／Ｏ機能を有したモジュールも実現可能となる。
　なお、この実施形態で、図３のマンマシン制御用ＦＰＧＡ２１は必ずしも必須ではない。
　　［第５の実施形態］
　第５の実施形態を、図４を用いて説明する。
　この実施形態のモジュール１０２では、第４の実施形態（図３）のサブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９の代わりにＩ／Ｏ素子４０を実装させ、ベース基板１の主制御用ＦＰＧＡ２２にてデータ処理機能をもたせてＩ／Ｏモジュールを実現させる。
　接点入力の場合（Ｉ／Ｏ素子４０としてフォトカプラを実装）：
　サブ基板３ａのＩ／Ｏ素子４０にフォトカプラを実装し、ベース基板１のＦＰＧＡ２２にてフォトカプラからの入力信号を演算処理することにより、外部接点入力処理を行なうモジュールが実現可能となる。
　接点出力の場合（Ｉ／Ｏ素子４０としてフォトＭＯＳリレーを実装）：
　サブ基板３ａのＩ／Ｏ素子４０にフォトＭＯＳリレーを実装し、ベース基板１のＦＰＧＡ２２にてフォトＭＯＳリレーに接点出力させる機能をもたせることにより外部接点出力モジュールが実現可能となる。
　アナログ入力（Ｉ／Ｏ素子４０としてＡ／Ｄ変換素子を実装）：
　サブ基板３ａのＩ／Ｏ素子４０にＡ／Ｄ変換素子を実装し、ベース基板１のＦＰＧＡ２２にてＡ／Ｄ変換素子からのデータを入力処理させる機能をもたせることによりアナログ入力用モジュールが実現可能となる。
　アナログ出力（Ｉ／Ｏ素子４０としてＤ／Ａ変換素子を実装）：
　サブ基板３ａのＩ／Ｏ素子４０にＤ／Ａ変換素子を実装し、ベース基板１のＦＰＧＡ２２にてＤ／Ａ変換素子へデータを出力処理させる機能をもたせることによりアナログ出力用モジュールが実現可能となる。
　外部伝送（たとえばＲＳ４８８）（Ｉ／Ｏ素子４０としてＲＳ４８５伝送処理用を実装させた時）：
　サブ基板３ａのＩ／Ｏ素子４０にＲＳ４８５伝送処理用素子を実装させ、ベース基板１のＦＰＧＡ２２にて伝送データの入出力データを処理させる機能をもたせることにより外部伝送用モジュールが実現可能となる。
　なお、この実施形態で、図４のマンマシン制御用ＦＰＧＡ２１は必ずしも必須ではない。
１：ベース基板
２：マンマシンＩ／Ｆ処理用のサブ基板
３，３ａ：Ｉ／Ｏ処理用のサブ基板
４：コネクタ
５，７：サブ基板接続用Ｉ／Ｆ
６：テストピン
２１：マンマシン制御用ＦＰＧＡ
２２：主制御用ＦＰＧＡ
２３：外部インターフェース用バッファ
２４：ＥＥＰＲＯＭ
２５：ＥＰＲＯＭ
２６：マンマシンＩ／Ｆ処理用ＦＰＧＡ
２７：ＥＥＰＲＯＭ
２８：ＥＰＲＯＭ
２９：Ｉ／Ｏ処理用ＦＰＧＡ
３０：ＥＥＰＲＯＭ
３１：ＥＰＲＯＭ
３５：Ｉ／Ｏ素子
３６：外部Ｉ／Ｏ
３７：バッファ
４０：Ｉ／Ｏ素子
１０１，１０２：モジュール
２００：マザーボード

Claims (5)

  1. 　主制御用ＦＰＧＡとサブ基板の制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、Ｉ／Ｆ処理用ＦＰＧＡが実装されたマンマシンＩ／Ｆ処理用のサブ基板と、を備えた複数個のモジュールと、
    　前記複数個のモジュールそれぞれと接続されたマザーボードと、
    　を有するディジタル処理型監視装置であって、
    　前記複数個のモジュールの各サブ基板には前記サブ基板のマンマシンＩ／Ｆ情報を記憶する記憶装置が実装され、
    　前記複数個のモジュールの各ＦＰＧＡは伝送データを伝送エリアの所定領域に書き込むとともに、伝送データを各モジュール間で共有する共通の伝送プロトコルを有すること、
    　を特徴とするディジタル処理型監視装置。
  2. 　主制御用ＦＰＧＡとサブ基板の制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、マンマシンＩ／Ｆ処理用のサブ基板と、を備えた複数個のモジュールと、
    　前記複数個のモジュールそれぞれと接続されたマザーボードと、
    　を有するディジタル処理型監視装置であって、
    　前記複数個のモジュールの各ベース基板には前記サブ基板のマンマシンＩ／Ｆ情報を記憶する記憶装置が実装されていること、
    　を特徴とするディジタル処理型監視装置。
  3. 　主制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、Ｉ／Ｏ処理用ＦＰＧＡと入出力素子が実装されたＩ／Ｏ処理用のサブ基板と、を備えた複数個のモジュールと、
    　前記複数個のモジュールそれぞれと接続されたマザーボードと、
    　を有するディジタル処理型監視装置であって、
    　前記複数個のモジュールの各サブ基板には当該サブ基板の外部とのＩ／Ｏ情報を記憶する記憶装置が実装され、
    　前記複数個のモジュールの各ＦＰＧＡは伝送データを伝送エリアの所定領域に書き込むとともに、伝送データを各モジュール間で共有する共通の伝送プロトコルを有すること、
    　を特徴とするディジタル処理型監視装置。
  4. 　主制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、Ｉ／Ｏ処理用ＦＰＧＡと入出力素子が実装されたＩ／Ｏ処理用のサブ基板と、を備えた複数個のモジュールと、
    　前記複数個のモジュールそれぞれと接続されたマザーボードと、
    　を有するディジタル処理型監視装置であって、
    　前記複数個のモジュールのサブ基板の少なくとも一つが、入出力素子を実装していて、かつ、Ｉ／Ｏ処理用ＦＰＧＡ、ＥＰＲＯＭ、ＥＥＰＲＯＭのいずれも実装しておらず、
    　当該モジュールの前記ベース基板の主制御用ＦＰＧＡが、外部入出力処理をする機能を有し、
    　前記複数個のモジュールの各ＦＰＧＡは伝送データを伝送エリアの所定領域に書き込むとともに、伝送データを各モジュール間で共有する共通の伝送プロトコルを有すること、
    　を特徴とするディジタル処理型監視装置。
  5. 　前記複数個のモジュールの少なくとも一つのモジュールの前記ベース基板の前記ＦＰＧＡに接続・切り離しが可能で、接続したときに当該ベース基板の状態およびデータ伝送エリア内の情報を受信して診断可能な診断用サブ基板をさらに有することを特徴とする請求の範囲第１項ないし第４項のいずれかに記載のディジタル処理型監視装置。
PCT/JP2009/002429 2008-06-02 2009-06-01 ディジタル処理型監視装置 WO2009147820A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP09758087.2A EP2302639B1 (en) 2008-06-02 2009-06-01 Digital process type monitor device
ES09758087.2T ES2630035T3 (es) 2008-06-02 2009-06-01 Dispositivo de control de procedimiento digital
JP2010515760A JP5455901B2 (ja) 2008-06-02 2009-06-01 ディジタル処理型監視装置
US12/957,991 US8331521B2 (en) 2008-06-02 2010-12-01 Digital processing monitoring device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-144554 2008-06-02
JP2008144554 2008-06-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/957,991 Continuation-In-Part US8331521B2 (en) 2008-06-02 2010-12-01 Digital processing monitoring device

Publications (1)

Publication Number Publication Date
WO2009147820A1 true WO2009147820A1 (ja) 2009-12-10

Family

ID=41397903

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/002429 WO2009147820A1 (ja) 2008-06-02 2009-06-01 ディジタル処理型監視装置

Country Status (6)

Country Link
US (1) US8331521B2 (ja)
EP (1) EP2302639B1 (ja)
JP (1) JP5455901B2 (ja)
ES (1) ES2630035T3 (ja)
RU (1) RU2445683C1 (ja)
WO (1) WO2009147820A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110830285A (zh) * 2018-08-09 2020-02-21 塔塔咨询服务有限公司 用于fpga中间件框架的基于消息的通信和故障恢复的方法和系统
US11669391B2 (en) 2019-12-09 2023-06-06 Ievgenii Bakhmach Data processing procedure for safety instrumentation and control (IandC) systems, IandC system platform, and design procedure for IandC system computing facilities

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103389670A (zh) * 2013-07-31 2013-11-13 成都电业局双流供电局 用于变电站的数据采集与电力监控装置
CN104363141B (zh) * 2014-11-25 2017-12-12 浪潮(北京)电子信息产业有限公司 一种基于处理器系统的fpga验证方法及系统
CN107491009B (zh) * 2017-08-30 2019-08-09 连云港杰瑞电子有限公司 一种轴角传感器信号同步采集方法
CN108983670A (zh) * 2018-08-07 2018-12-11 苏州艾普乐思新能源动力系统科技有限公司 一种适用于新能源汽车电控系统的eeprom多点读写的方法
KR102163454B1 (ko) * 2019-03-26 2020-10-08 주식회사 수산이앤에스 원자력 발전소의 안전등급 제어기
CN111781866B (zh) * 2020-05-18 2022-03-04 北京电子工程总体研究所 一种基于fpga的可重构测发控计算机模块组

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0944203A (ja) * 1995-07-26 1997-02-14 Hitachi Ltd 冗長化制御システム
JP2001305187A (ja) * 2000-04-21 2001-10-31 Konica Corp 回路基板、および、回路基板の検査装置
JP2002006907A (ja) * 2000-06-26 2002-01-11 Omron Corp Ｉ／ｏユニット及びプログラマブルコントローラシステム
JP2002222003A (ja) * 2001-01-26 2002-08-09 Matsushita Electric Works Ltd プログラマブルコントローラの汎用ユニット
JP2003229760A (ja) * 2002-02-01 2003-08-15 Hitachi High-Technologies Corp 装置コントローラ
JP2004354166A (ja) * 2003-05-28 2004-12-16 Toshiba Corp 原子炉出力監視装置
JP2007003399A (ja) * 2005-06-24 2007-01-11 Toshiba Corp 原子炉の出力領域モニタシステム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3998694A (en) * 1972-03-27 1976-12-21 The Pioneer Educational Society Nuclear reactor and production systems with digital controls
US4770841A (en) * 1986-10-08 1988-09-13 Westinghouse Electric Corp. Methods and apparatus for dynamic systems control
JP3461251B2 (ja) * 1996-09-27 2003-10-27 株式会社東芝 出力領域モニタ装置
US6260159B1 (en) * 1998-06-15 2001-07-10 Sun Microsystems, Inc. Tracking memory page modification in a bridge for a multi-processor system
US6516041B1 (en) * 1999-10-07 2003-02-04 Westinghouse Electric Co. Llc Method and apparatus to eliminate confirmation switches and channel demultiplexer from soft control man-machine interface (MMI)
TW539931B (en) 2000-11-30 2003-07-01 Matsushita Electric Works Ltd General-purpose functional circuit and general-purpose unit for programmable controller
US6801027B2 (en) * 2002-09-26 2004-10-05 Itt Manufacturing Enterprises, Inc. Power conversion in variable load applications
US7249010B1 (en) * 2003-04-03 2007-07-24 Xilinx, Inc. Methods of estimating susceptibility to single event upsets for a design implemented in an FPGA
RU66644U1 (ru) * 2006-10-18 2007-09-10 Михаил Сергеевич Цветков Модуль многоканального ввода-вывода и обработки hd/sd sdi видео dvi/hdmi графики

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0944203A (ja) * 1995-07-26 1997-02-14 Hitachi Ltd 冗長化制御システム
JP2001305187A (ja) * 2000-04-21 2001-10-31 Konica Corp 回路基板、および、回路基板の検査装置
JP2002006907A (ja) * 2000-06-26 2002-01-11 Omron Corp Ｉ／ｏユニット及びプログラマブルコントローラシステム
JP2002222003A (ja) * 2001-01-26 2002-08-09 Matsushita Electric Works Ltd プログラマブルコントローラの汎用ユニット
JP2003229760A (ja) * 2002-02-01 2003-08-15 Hitachi High-Technologies Corp 装置コントローラ
JP2004354166A (ja) * 2003-05-28 2004-12-16 Toshiba Corp 原子炉出力監視装置
JP2007003399A (ja) * 2005-06-24 2007-01-11 Toshiba Corp 原子炉の出力領域モニタシステム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2302639A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110830285A (zh) * 2018-08-09 2020-02-21 塔塔咨询服务有限公司 用于fpga中间件框架的基于消息的通信和故障恢复的方法和系统
CN110830285B (zh) * 2018-08-09 2022-03-25 塔塔咨询服务有限公司 用于fpga中间件框架的基于消息的通信和故障恢复的方法和系统
US11669391B2 (en) 2019-12-09 2023-06-06 Ievgenii Bakhmach Data processing procedure for safety instrumentation and control (IandC) systems, IandC system platform, and design procedure for IandC system computing facilities

Also Published As

Publication number Publication date
RU2445683C1 (ru) 2012-03-20
ES2630035T3 (es) 2017-08-17
JPWO2009147820A1 (ja) 2011-10-20
EP2302639B1 (en) 2017-04-19
US8331521B2 (en) 2012-12-11
JP5455901B2 (ja) 2014-03-26
EP2302639A4 (en) 2015-08-26
US20120007634A1 (en) 2012-01-12
EP2302639A1 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
JP5455901B2 (ja) ディジタル処理型監視装置
US8762598B2 (en) Arrangement with a superordinated control unit and at least one intelligent field device connectable with the control unit
CN101728725A (zh) 具有不同水平的冗余的可插式底座
JP2010026726A (ja) 変換装置及び制御システム
KR100905874B1 (ko) Ｐｌｃ 장치
CN1331054C (zh) 用于有效地补偿故障信号线的数据总线装置和控制方法
JP7192290B2 (ja) 通信装置およびシステム
JP2007310719A (ja) ユニット形プログラマブルコントローラ
CN114008984B (zh) 计算机可读存储介质以及管理方法
JP2011107913A (ja) 電源制御装置
WO2011145541A1 (ja) バス制御装置及びバス制御方法
CN110687363A (zh) Sfp埠测试治具
TWI652487B (zh) 用以減少半導體測試指標時間之模組化多工介面總成及其使用方法
WO2021182147A1 (ja) 端末監視装置
KR100812816B1 (ko) 휴대용 차량진단장치
JP2008129869A (ja) サーバ監視操作システム
US9338917B2 (en) Arrangement having a first peripheral device and a second peripheral device
WO2016127578A1 (zh) 处理器子卡、适配处理器子卡的电源板及系统板
JP2019114073A (ja) プログラマブルコントローラ及び二重化システム
JP2002169602A (ja) プログラマブルコントローラの汎用機能回路及び汎用ユニット
CN102013231B (zh) 一种用于发送冗余容错数据的led控制装置
KR100258610B1 (ko) Plc 입출력모듈의 선택장치
TW201724822A (zh) 遠程式控制系統
KR100267349B1 (ko) 교환시스템의 프린터보드 어레이 시험방법
JP4788469B2 (ja) Ｃｐｕ二重化システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09758087

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010515760

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2009758087

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2009758087

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2010154153

Country of ref document: RU