JP2002006907A - Ｉ／ｏユニット及びプログラマブルコントローラシステム - Google Patents

Abstract

(57)【要約】 【課題】 ユニットにプログラミング機能を搭載するこ
とにより、ユーザにおいて自由にＩ／Ｏ制御ロジック、
演算機能をプログラミングできるようにして、ユニット
をユーザの用途に合わせてカスタマイズ（最適化）して
利用できるようにしたＩ／Ｏユニットを提供する 【解決手段】 ユーザはＩ／Ｏユニット２０に対してＩ
／Ｏ制御ロジック、演算処理のためのプログラムを入力
してユーザオリジナルのユニット動作モードを作り上
げ、制御対象、制御方式に最適な状態にカスタマイズし
て使用できるようにする。また、Ｉ／Ｏユニット２０に
は入出力ボード２３が装着できるよう構成され、入出力
ボード２３にはパルス入力、アナログ入力、特殊センサ
入力等が入力される特殊入力回路３１と、パルス出力、
アナログ出力等が出力される特殊出力回路３２とを具備
して、特殊入出力の制御はＩ／Ｏユニット２０で行なう
ようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、プログラマブル
コントローラのＩ／Ｏユニット及びプログラマブルコン
トローラシステムに関し、詳しくは、Ｉ／Ｏユニットに
プログラミング機能を搭載することにより、Ｉ／Ｏユニ
ットをユーザのニーズに合わせてカスタマイズして利用
できるようにしたプログラマブルコントローラのＩ／Ｏ
ユニット及びプログラマブルコントローラシステムに関
する。

【０００２】

【従来の技術】従来、プログラマブルコントローラ（プ
ログラマブルロジックコントローラ）システムにおいて
は、ＣＰＵユニット、Ｉ／Ｏユニット（入出力ユニッ
ト）等のユニットがビルディングブロックタイプに配列
されてシステムが構築されている（いわゆる集合ユニッ
ト型）。

【０００３】ここで、ＣＰＵユニットは、Ｉ／Ｏユニッ
トからの入力信号（接点情報）に基づいてユーザプログ
ラムの演算実行を行ない、実行結果をＩ／Ｏユニットに
出力する等の処理を行なうとともにプログラマブルコン
トローラシステム全体を統括制御するものである。

【０００４】また、Ｉ／Ｏユニットは直接プログラマブ
ルコントローラシステムにおける制御対象機器が接続さ
れるユニットで、制御対象機器からの入力信号をＣＰＵ
ユニットに送出するとともに、ＣＰＵユニットからの出
力信号を受信して制御対象機器に出力するものである。

【０００５】ところで、近年、ＣＰＵユニットの負荷軽
減、スキャンタイムの短縮等を目的として、Ｉ／Ｏユニ
ットに新機能を付加した以下のような高機能Ｉ／Ｏユニ
ットと呼ばれるＩ／Ｏユニットが普及してきている。

【０００６】（１）Ｉ／Ｏユニットにパルスやアナログ
などの特殊な入出力がある場合、それらの特殊な入出力
についてのプログラム演算機能等、Ｉ／Ｏユニットに想
定される特別のアプリケーションを付加し、アプリケー
ションに沿ったＩ／Ｏ制御、演算機能等を動作モードと
して組み込んだ高機能Ｉ／Ｏユニット。

【０００７】この、高機能Ｉ／Ｏユニットでは、ユーザ
は組み込まれた複数の動作モード中から所望の動作モー
ドを選択して使用する。

【０００８】（２）従来のＩ／Ｏユニットにシーケンス
プログラムを搭載し、ＣＰＵユニットと独立してＩ／Ｏ
制御を行なう高機能Ｉ／Ｏユニット。

【０００９】この、高機能Ｉ／Ｏユニットでは、高機能
Ｉ／Ｏユニット側でプログラムを実行する分、ＣＰＵユ
ニット側の負荷が軽減される。

【００１０】

【発明が解決しようとする課題】しかしながら、上記の
如き従来の高機能Ｉ／Ｏユニットでは、以下の問題点が
あった。

【００１１】まず、上記（１）のものでは、Ｉ／Ｏユニ
ットに想定される特別のアプリケーションを付加し、ア
プリケーションに沿ったＩ／Ｏ制御、演算機能等を動作
モードとして組み込んでいるが、これらの動作モードは
予め設定した固定的なものである。つまり、Ｉ／Ｏユニ
ットにはじめから内蔵されているものである。従って、
そのＩ／Ｏ制御手段、演算機能には自由度がなく、動作
モードとして設定した用途以外の用途には利用できな
い。設定した用途以外の用途に利用できない場合、高機
能Ｉ／Ｏユニットは単なるＩ／Ｏユニットとしてしか利
用できず、Ｉ／Ｏ制御、演算機能は全てＣＰＵユニット
が行なうことになる。

【００１２】このため、ＣＰＵユニットのプログラムが
増大、複雑化することになり、ＣＰＵユニットの負荷増
大、スキャンタイムの増大を招くという問題点があっ
た。

【００１３】また、スキャンタイムの増大は、ＩＮとＯ
ＵＴのＩ／Ｏ制御、演算機能の性能・精度を落とすとい
う問題点があった。

【００１４】また、上記の如きＣＰＵユニットの高機能
Ｉ／Ｏユニットの処理負担は、プログラム内容の増大を
招き、プログラム作成中における作成プログラムの視認
性の劣化、プログラムの作業効率、保守性の低下を招く
という問題点があった。

【００１５】また、上記（２）のものでは、高機能Ｉ／
Ｏユニットは入出力の高速化に資する以外何ら効果がな
く、また、たとえＩ／Ｏユニットにシーケンスプログラ
ムを搭載してＣＰＵユニットのプログラムを一部切り出
したとしてもプログラマブルコントローラシステム全体
からみてさほど効果的なことではなかった。

【００１６】また、従来のＩ／Ｏユニットにシーケンス
プログラムを搭載したものでは、ＣＰＵユニットとＩ／
Ｏユニット間のＩ／Ｆが固定的なものであったため、両
者間のデータ授受においてＣＰＵユニット及びＩ／Ｏユ
ニット双方のプログラムに依存するところが大きく、こ
れらのプログラムに対する負荷が大きくなるという問題
点があった。

【００１７】また、従来のＩ／Ｏユニットにシーケンス
プログラムを搭載したものでは、プログラムが入ってい
ない場合にはエラーとなり、プログラムレスのＩ／Ｏユ
ニットととしても利用できないという問題点があった。

【００１８】そこで、この発明は、ユニットにプログラ
ミング機能を搭載することにより、ユーザにおいて自由
にＩ／Ｏ制御ロジック、演算機能をプログラミングでき
るようにして、ユニットをユーザの用途に合わせてカス
タマイズ（最適化）して利用できるようにしたプログラ
マブルコントローラのＩ／Ｏユニットを提供することを
目的とする。

【００１９】また、この発明は、従来ＣＰＵユニットに
組み込んでいた高機能Ｉ／Ｏユニットの制御プログラム
の一部をＩ／Ｏユニットに移行させることにより、ＣＰ
Ｕユニットのプログラムの簡略化、保守性向上、制御処
理分散によるシステムとしてのトータルの性能向上を図
ったプログラマブルコントローラシステムを提供するこ
とを目的とする。

【００２０】

【課題を解決するための手段】本発明に係わるプログラ
マブルコントローラのＩ／Ｏユニットは、外部で組まれ
たユーザプログラムの入出力部と、上記入出力部から取
り込んだユーザプログラムが格納される書き換え可能な
メモリと、上記メモリに格納されたユーザプログラムを
実行するユーザプログラム実行手段と、を有することを
特徴とする。

【００２１】プログラマブルコントローラシステムは、
ＰＳ（電源）ユニット、ＣＰＵユニット、Ｉ／Ｏユニッ
ト（高機能Ｉ／Ｏユニット）等の多数のユニットで構成
されるシステムである。

【００２２】ここで、Ｉ／Ｏユニットには多数の制御対
象機器が接続されるが、この際接続される制御対象に応
じてＩ／Ｏユニットには任意の動作モードが設定され
る。

【００２３】具体的には、Ｉ／Ｏユニット２０とＣＰＵ
ユニット４０間のデータリンク機能、Ｉ／Ｏユニット２
０側からＣＰＵユニット４０に対して任意に割込みを発
生させる機能、ＣＰＵユニット４０側と同期して動作す
る機能、ＣＰＵユニット４０側の故障を検出してＣＰＵ
ユニット４０の故障時の処理をする機能、特殊入出力
（パルス、アナログ、ＩＤ等）を扱う入出力ボードの制
御機能等の動作モードが設定される。

【００２４】これによって、本発明では、ユーザはＩ／
Ｏユニットに対してＩ／Ｏ制御ロジック、演算処理のた
めのプログラムを入力してユーザオリジナルのユニット
動作モードを作り上げ、制御対象、制御方式に最適な状
態にカスタマイズして使用できるようにする。

【００２５】すなわち、Ｉ／Ｏユニットに取り込まれ実
行されるプログラムは、ユーザがＩ／Ｏユニットで実行
させたいプログラムでユーザが別途作成するカスタマイ
ズされたプログラムである。このプログラムは、プログ
ラマブルコントローラシステムのＣＰＵユニットでなさ
れる処理プログラム（システムプログラム、ユーザプロ
グラム）とは独立した別のもので、Ｉ／Ｏユニット向け
で独自のＩ／Ｏ制御ロジックや任意の演算処理などを行
なうプログラムである。外部ツールを用いて作成される
プログラムで、ユーザが新規作成、または書き換え（変
更または追加）でき、ユーザが自由にプログラミングで
きるものである。

【００２６】そのための構成として、本発明では、外部
で組まれたユーザプログラムの入出力部と、上記入出力
部から取り込んだユーザプログラムが格納される書き換
え可能なメモリと、上記メモリに格納されたユーザプロ
グラムを実行するユーザプログラム実行手段と、を有す
る。

【００２７】ユーザプログラムの入出力部とは、ツール
との通信を行なう部分で、実施形態では図１に示したプ
ログラム入出力部２１である。図１において、プログラ
ム入出力部２１はＩ／Ｏユニット２０の正面に設けられ
ているが、取り付け位置や形態は実施形態に限定されな
い。この入出力部によって、ユーザがプログラミングす
るときに用いるプログラム開発用ツールと直接接続で
き、プログラムをツールへアップロード、ツールからダ
ウンロードすることができる。

【００２８】また、本発明に係わるプログラマブルコン
トローラのＩ／Ｏユニットは、ＣＰＵユニットに対して
着脱でき、入出力データをバスを介してＣＰＵユニット
とやり取りをするプログラマブルコントローラのＩ／Ｏ
ユニットであって、バスを介してユーザプログラムを受
信するユーザプログラム受信手段と、上記ユーザプログ
ラム受信手段で受信したユーザプログラムを格納する書
き換え可能なメモリと、上記メモリに格納されたユーザ
プログラムを実行するユーザプログラム実行手段と、を
有することを特徴とする。

【００２９】ここで、バスとは、プログラマブルコント
ローラを構成する各ユニットを接続する通信用バスのこ
とをいい、図１では専用バス６１が相当する。

【００３０】従って、バスを介してユーザプログラムを
受信するユーザプログラム受信手段とは、パソコン１０
で開発されたユーザプログラムをＩ／Ｏユニット２０に
導く構成をいい、図１では、パソコン１０で開発された
プログラムを、ＣＰＵユニット４０の通信ポート４１，
プログラマブルコントローラの専用バス６１等を介して
Ｉ／Ｏユニット２０−１にダウンロードさせる構成をい
う。

【００３１】なお、プログラムの受信（ツールへのアッ
プロード、ツールからのダウンロードを含む）は、上記
の如く、Ｉ／Ｏユニットの入出力部からもできるので、
使用現場の都合等を考慮してバスを介した受信かＩ／Ｏ
ユニットの入出力部からの受信かの選択をすると良い。

【００３２】また、上記ユーザプログラム受信手段で受
信したユーザプログラムを格納する書き換え可能なメモ
リとは実施形態では図２のＰＲＧメモリ２７が相当す
る。書き換え可能なメモリである。なお、このメモリは
実施形態のように独立した専用のメモリを設けても良い
が、他のメモリと兼用してもよい。

【００３３】なお、Ｉ／Ｏユニットのプログラムを変更
するときは、ツールからプログラムを全て上記入出力部
か上記バスを介して再びダウンロードしてＰＲＧメモリ
２７の任意のエリアに格納すればよい。また、上書き保
存してもよい。

【００３４】また、オンラインエディットで一部を変更
するときなどは、ＰＲＧメモリ２７から一部をツールに
アップロードし、ツールにて表示し（例えばラダー表
示）、ユーザがツールで一部変更してから再度ＰＲＧメ
モリ２７に送るようにすればよい。

【００３５】また、本発明に係わるプログラマブルコン
トローラのＩ／Ｏユニットは、パルス等の特殊入出力を
扱う入出力ボードと、上記入出力ボードに入力された特
殊入力に基づいてプログラミングされた制御プログラム
を実行し、該実行結果を上記入出力ボードに出力するプ
ログラム実行手段と、を有することを特徴とする。

【００３６】本発明では、Ｉ／Ｏユニットは、パルス等
の特殊入力が入力されるとともに、該入力に基づいて上
記プログラム実行手段でプログラムが実行されると該実
行結果が出力される入出力ボードが装着可能とされてい
る。

【００３７】実施形態では、図３に示す如く、Ｉ／Ｏユ
ニット２０には、パルス入力、アナログ入力、特殊セン
サ入力等が入力される特殊入力回路３１と、パルス出
力、アナログ出力等が出力される特殊出力回路３２とを
具備する入出力ボード２３が装着されている。

【００３８】これによって、特殊入出力の制御はＩ／Ｏ
ユニット単独で行なうことができ、プログラマブルコン
トローラシステムの構成に依存しない安定した入出力制
御ができ、かつＣＰＵユニットへのプログラム依存度が
小さくなるのでサイクルタイムを短くすることができ
る。

【００３９】また、本発明に係わるプログラマブルコン
トローラのＩ／Ｏユニットは、ＣＰＵユニットに対して
着脱でき、入出力データをＣＰＵユニットとやり取りを
するプログラマブルコントローラのＩ／Ｏユニットであ
って、プログラミングされた制御プログラムを実行する
とともに所定の入力条件に基づいてＣＰＵユニット側に
対して任意のタイミングで割込みトリガを発生させるこ
とを特徴とする。

【００４０】割込みトリガとは、ＣＰＵユニットがサイ
クリックにプログラムを実行中、プログラムの実行を中
断させて割込みプログラムを実行させるトリガをいう。

【００４１】実施形態では、図１１に示したＩ／Ｏユニ
ット側プログラム２４０が相当する。

【００４２】これによって、Ｉ／Ｏユニットの演算機能
にＣＰＵユニットに対する割込み機能を搭載したので、
任意の割込み発生ロジック、割込みタイミングを作るこ
とが可能となる。

【００４３】また、本発明に係わるプログラマブルコン
トローラのＩ／Ｏユニットは、ＣＰＵユニットに対して
着脱でき、入出力データをＣＰＵユニットとやり取りを
するプログラマブルコントローラのＩ／Ｏユニットであ
って、プログラミングされた制御プログラムを実行する
とともにＣＰＵユニット側とデータリンクするデータリ
ンク手段を有することを特徴とする。

【００４４】ここで、データリンクとは、Ｉ／Ｏユニッ
トとＣＰＵユニットとが互いにデータの授受を行なうこ
とをいう。

【００４５】実施形態では、図５に示した変数メモリ２
９ｃ、４９ｃのシステム設定により、ＣＰＵユニット４
０及びＩ／Ｏユニット２０は互いの任意のメモリにデー
タリンクできるよう構成されている。このため、双方の
Ｉ／Ｆプログラムを簡略化することができる。

【００４６】また、本発明に係わるプログラマブルコン
トローラのＩ／Ｏユニットは、ＣＰＵユニットに対して
着脱でき、入出力データをＣＰＵユニットとやり取りを
するプログラマブルコントローラのＩ／Ｏユニットであ
って、プログラミングされた制御プログラムを実行する
とともにＣＰＵユニット側からの指令に基づいてＣＰＵ
ユニット側と同期動作をすることを特徴とする。

【００４７】ここで、同期動作をするとは、ＣＰＵユニ
ットとＩ／Ｏユニットが同一タイミングで動作すること
をいう。

【００４８】本発明では、図１２に示したＣＰＵユニッ
ト主導モードにおいては、ＣＰＵユニット４０側のプロ
グラムで任意にＩ／Ｏユニット２０側のＲＵＮフラグを
コントロールできるようにし、これによってＩ／Ｏユニ
ット２０のプログラム実行を起動または停止できるよう
にした。このため、Ｉ／Ｏユニット２０側にはＣＰＵユ
ニット４０と同期をとるためのプログラムは不要とな
り、サイクルタイムを短くすることができる等の効果を
奏する。

【００４９】また、本発明に係わるプログラマブルコン
トローラのＩ／Ｏユニットは、ＣＰＵユニットに対して
着脱でき、入出力データをＣＰＵユニットとやり取りを
するプログラマブルコントローラのＩ／Ｏユニットであ
って、プログラミングされた制御プログラムを実行する
とともにＣＰＵユニット側と非同期動作をすることを特
徴とする。

【００５０】非同期動作をするというのは、ＣＰＵユニ
ットとＩ／Ｏユニットが互いに独立して動作することを
いう。

【００５１】本発明では、図１３に示すＩ／Ｏユニット
主導モードにおいては、Ｉ／ＯユニットとＣＰＵユニッ
トは非同期動作をする。そして、ＣＰＵユニットに異常
が発生した場合、Ｉ／ＯユニットはＣＰＵユニット異常
時処理を行なうことができ、プログラマブルコントロー
ラシステムとして安定した機器制御ができる。

【００５２】また、本発明に係わるプログラマブルコン
トローラシステムは、プログラミングされた制御プログ
ラムを実行するＩ／ＯユニットとＣＰＵユニットからな
るプログラマブルコントローラシステムにおいて、上記
ＣＰＵユニット及び上記Ｉ／Ｏユニットのそれぞれの制
御プログラム実行に伴うサイクリック制御情報のうち、
データリンクを希望する相手側のサイクリック制御情報
を指定するサイクリック制御情報指定手段と、上記サイ
クリック制御情報指定手段で指定されたサイクリック制
御情報をサイクリックに収集するサイクリック制御情報
収集手段と、上記サイクリック制御情報収集手段で収集
されたサイクリック制御情報を指定されたデータリンク
に従って上記ＣＰＵユニット及び上記Ｉ／Ｏユニットに
転送するサイクリック制御情報転送手段と、を有するこ
とを特徴とする。

【００５３】ここで、サイクリック制御情報指定手段
は、ＣＰＵユニット及び上記Ｉ／Ｏユニットのそれぞれ
の制御プログラム実行に伴うサイクリック制御情報のう
ち、データリンクを希望する相手側のサイクリック制御
情報を指定するものであるが、実施形態では、データリ
ンクのためのシステム設定を行なう図５のシステム設定
メモリ２９ｃや各ユニット用システム設定メモリ４９ｃ
である。

【００５４】また、サイクリック制御情報収集手段は上
記サイクリック制御情報指定手段で指定されたサイクリ
ック制御情報をサイクリックに収集するものであるが、
実施形態では、図７のステップ１８６、１８８、１９０
の処理である。

【００５５】また、サイクリック制御情報転送手段と
は、上記サイクリック制御情報収集手段で収集されたサ
イクリック制御情報を指定されたデータリンクに従って
上記ＣＰＵユニット及び上記Ｉ／Ｏユニットに転送する
ものであるが、実施形態では、図５，６のデータ転送処
理が相当する。

【００５６】これによって、本発明では、ＣＰＵユニッ
ト及びＩ／Ｏユニットは互いの任意のメモリにデータリ
ンクできるので、双方のＩ／Ｆプログラムを簡略化する
ことができる。

【００５７】また、本発明に係わるプログラマブルコン
トローラシステムは、プログラミングされた制御プログ
ラムを実行するＩ／ＯユニットとＣＰＵユニットからな
るプログラマブルコントローラシステムにおいて、上記
Ｉ／Ｏユニットは、所定の入力条件に基づいてＣＰＵユ
ニット側に対して任意のタイミングで割込みトリガを発
生させる割込みトリガ発生手段を有し、上記ＣＰＵユニ
ット側は、Ｉ／Ｏユニット側からの割込みトリガにより
指定されたタイミングで所定の割込みプログラムを実行
する割込みプログラム実行手段、を有することを特徴と
する。

【００５８】ここで、指定されたタイミングで所定の割
込みプログラムを実行する割込みプログラム実行手段と
は、Ｉ／Ｏユニット側で発生された割込みトリガに基づ
いて所定の割込みプログラムを実行するものをいう。

【００５９】実施形態では、図１１に示したＣＰＵユニ
ット側プログラム２５０において、割込みプログラムＮ
ｏ．１０を実行することをいう。

【００６０】本発明では、Ｉ／Ｏユニットの演算機能に
ＣＰＵユニットに対する割込み機能を搭載したので、任
意の割込み発生ロジック、割込みタイミングを作ること
が可能となり、Ｉ／Ｏユニット側で最適な割込みタイミ
ングを絞り込むことが可能になる。このため、ＣＰＵユ
ニット側の割込みプログラム作成も簡易化され、且つ全
体のプログラム実行も不要な割込み発生が減少するため
効率が上がる。

【００６１】また、本発明に係わるプログラマブルコン
トローラシステムは、プログラミングされた制御プログ
ラムを実行するＩ／ＯユニットとＣＰＵユニットからな
るプログラマブルコントローラシステムにおいて、上記
ＣＰＵユニットは、上記Ｉ／Ｏユニットに対して起動命
令を発生する起動命令発生手段を有し、上記Ｉ／Ｏユニ
ットは、上記起動命令に基づきＩ／Ｏ側制御プログラム
を実行し、ＣＰＵユニット側と同期動作をすることを特
徴とする。

【００６２】図１２には、ＣＰＵユニット主導モードで
同期をとる場合が示されており、同図（ａ）に示すＣＰ
Ｕユニット側プログラムで所定のＩ／Ｏユニットスター
トの入力があると、Ｉ／ＯユニットＲＵＮ（スタート）
が実行され、Ｉ／Ｏユニット２０側ではＲＵＮフラグが
ＯＮとなる。

【００６３】これによって、同図（ｂ）に示すＩ／Ｏユ
ニット状態別処理では、ＲＵＮフラグＯＮかが調べられ
ると（ステップ３００）、ＲＵＮフラグＯＮが検出され
るので、所定のＩ／Ｏ側プログラムが実行される（ステ
ップ３０２）。

【００６４】このように、ＣＰＵユニット主導モードに
おいては、ＣＰＵユニット４０側のプログラムで任意に
Ｉ／Ｏユニット２０側のＲＵＮフラグをコントロールで
きるようにし、これによってＩ／Ｏユニット２０のプロ
グラム実行を起動または停止できるようにした。このた
め、Ｉ／Ｏユニット２０側にはＣＰＵユニット４０と同
期をとるためのプログラムは不要となり、サイクルタイ
ムを短くすることができる等の効果を奏する。

【００６５】また、本発明に係わるプログラマブルコン
トローラシステムは、プログラミングされた制御プログ
ラムを実行するＩ／ＯユニットとＣＰＵユニットからな
るプログラマブルコントローラシステムにおいて、上記
Ｉ／Ｏユニットは、上記ＣＰＵユニットの異常を検出す
る異常検出手段と、上記検出された異常を登録する異常
登録手段と、上記異常が登録されている場合はＣＰＵ異
常時処理をするＣＰＵ異常時処理手段と、上記異常が登
録されていない場合は上記Ｉ／Ｏユニット側制御プログ
ラムを実行するＩ／Ｏユニット側制御プログラム実行手
段と、を有し、上記Ｉ／Ｏユニットは上記ＣＰＵユニッ
ト側と非同期動作をすることを特徴とする。

【００６６】Ｉ／Ｏユニット主導モードでは、Ｉ／Ｏユ
ニットはＣＰＵユニットとは非同期で動作するため、Ｃ
ＰＵユニット側の動作モードとは関係なくＩ／Ｏユニッ
トの状態で動作する。これにより、ＣＰＵユニット側で
異常が発生し、ＣＰＵユニットが動作停止しても、Ｉ／
Ｏユニットは運転を継続することができる。

【００６７】また、Ｉ／Ｏユニットにおいては、ＣＰＵ
ユニット側の異常を検出することができるため、上記デ
ータリンク機能とセットで使用することにより、ＣＰＵ
ユニット側で発生した異常内容、停止時のデータ内容を
参照してＩ／Ｏユニットプログラム動作を行なうことが
できる。

【００６８】図１３はＩ／Ｏユニット主導モードにおい
て、ＣＰＵユニット４０に異常が発生した場合の処理手
順を示すフローチャートである。

【００６９】この処理では、ＣＰＵユニット４０に異常
が発生したか否かが調べられており（ステップ３１
０）、ＣＰＵユニット４０に異常が発生していない場合
は（ステップ３１０でＮＯ）、ステップ３１４に進む
が、ＣＰＵユニット４０に異常が発生している場合は
（ステップ３１０でＹＥＳ）、ＣＰＵユニット異常時フ
ラグをＯＮして異常登録をし（ステップ３１２）、ステ
ップ３１４に進んでＩ／Ｏユニットプログラム動作を行
なう。この場合はＣＰＵユニット異常時フラグがＯＮさ
れているので、ＣＰＵユニット異常時処理が行なわれる
ことになる。

【００７０】このように、Ｉ／Ｏユニット主導モードに
おいては、ＣＰＵユニットに異常が発生した場合、Ｉ／
ＯユニットはＣＰＵユニット異常時処理を行なうように
したので、プログラマブルコントローラシステムとして
安定した機器制御ができる。

【００７１】

【発明の実施の形態】以下、この発明に係わるＩ／Ｏユ
ニット及びプログラマブルコントローラシステムの実施
の形態を添付図面を参照して詳細に説明する。

【００７２】図１は、本実施形態に係わるＩ／Ｏユニッ
トに搭載されるユニットプログラムの開発環境の概要を
示す概略ブロック図である。

【００７３】図１において、１０はＩ／Ｏユニット（高
機能Ｉ／Ｏユニット）２０に搭載されるユニットプログ
ラムの開発ツールとしてのパソコンで、オンライン、オ
フラインでプログラムを開発する。

【００７４】パソコン１０で開発されたプログラムはシ
リアルＩ／Ｆを使ってＩ／Ｏユニット２０にダウンロー
ドされるが、そのために、Ｉ／Ｏユニット２０はダウン
ロード用のプログラム入出力部２１を有し、パソコン１
０で開発されたプログラムはプログラム入出力部２１を
介してＩ／Ｏユニット２０にダウンロードされる。

【００７５】なお、Ｉ／Ｏユニット２０の表面には、プ
ログラム入出力部２１の他に、制御対象となる入出力機
器が接続される汎用デジタル入出力部２２と、特殊入出
力を取り扱う入出力ボード２３（図３参照）の制御対象
となる入出力機器が接続される入出力部２３ａが設けら
れている。

【００７６】なお、図１において、６０はビルディング
ブロックタイプのプログラマブルコントローラシステム
で、ＣＰＵユニット４０と２つのＩ／Ｏユニット２０−
１，２０−２を具備している。そこで、パソコン１０で
開発されたプログラムはＣＰＵユニット４０を介してＩ
／Ｏユニット２０−１（Ｉ／Ｏユニット２０）に転送す
るよう構成することもできる。この場合は、パソコン１
０で開発されたプログラムは、ＣＰＵユニット４０の通
信ポート４１，プログラマブルコントローラの専用バス
６１を介してＩ／Ｏユニット２０−１にダウンロードさ
れる。

【００７７】図２は、図１に示したＩ／Ｏユニット２０
やＣＰＵユニット４０で構成されるプログラマブルコン
トローラシステム６０の概略構成を示すブロック図であ
る。プログラマブルコントローラシステム６０は、ＰＳ
（電源）ユニット、ＣＰＵユニット、Ｉ／Ｏユニット
（高機能Ｉ／Ｏユニット）等の多数のユニットで集合ユ
ニットを構成しているが、図２はこのうちＩ／Ｏユニッ
ト２０とＣＰＵユニット４０の部分の構成を示してい
る。

【００７８】図２において、Ｉ／Ｏユニット２０とＣＰ
Ｕユニット４０は専用バス６１を介して接続され、Ｉ／
Ｏユニット２０は、バスＩ／Ｆ用デバイス２４、ＣＰＵ
２５、ＲＯＭ２６、ＰＲＧメモリ２７、変数メモリ２９
より構成されている。

【００７９】また、ＣＰＵユニット４０は、バスＩ／Ｆ
用デバイス４４、ＣＰＵ４５、ＲＯＭ４６、ユーザプロ
グラムメモリ４７、ＲＡＭ４８、変数メモリ４９より構
成されている。

【００８０】ここで、バスＩ／Ｆ用デバイス２４は、プ
ログラマブルコントローラシステム６０の専用バス６１
に接続され、後述するようにＩ／Ｏユニット２０とＣＰ
Ｕユニット４０がデータ授受（データリンク）を行なう
ときの共有メモリとなるものである。

【００８１】ＣＰＵ２５は、Ｉ／Ｏユニット２０全体を
統括制御するとともに、図１に示したパソコン１０でプ
ログラミングされたプログラムに基づいて、Ｉ／Ｏユニ
ット２０とＣＰＵユニット４０間のデータリンク機能、
Ｉ／Ｏユニット２０側からＣＰＵユニット４０に対して
任意に割込みを発生させる機能、ＣＰＵユニット４０と
同期または非同期で動作する機能、特殊入出力（パル
ス、アナログ、ＩＤ等）を扱う入出力ボード２３の制御
機能等の処理を行なう。

【００８２】ＲＯＭ２６は、ＣＰＵ２５で実行されるシ
ステムプログラムが格納されるメモリである。

【００８３】ＰＲＧメモリ２７は、パソコン１０でプロ
グラミングされたプログラムが格納されるメモリであ
る。

【００８４】変数メモリ２９は、プログラム実行、外部
入出力、ＣＰＵユニット４０とのＩ／ＦのためのＩ／Ｏ
メモリである。なお、この変数メモリ２９中には、後述
するシステム設定メモリ（図５のシステム設定メモリ２
９ｃ）も含まれる。

【００８５】また、ＣＰＵユニット４０側のバスＩ／Ｆ
用デバイス４４は、プログラマブルコントローラシステ
ム６０の専用バス６１に接続され、プログラマブルコン
トローラシステム６０を構成するＩ／Ｏユニット２０を
含む他のユニットとのＩ／Ｆをとるものである。

【００８６】ＣＰＵ４５は、ＣＰＵユニット４０全体を
統括制御するとともに、ＣＰＵユニット４０とＩ／Ｏユ
ニット２０間のデータリンク機能、Ｉ／Ｏユニット２０
と同期または非同期で動作する機能等の処理を行なう。

【００８７】ＲＯＭ４６は、ＣＰＵ４５で実行されるシ
ステムプログラムが格納されるメモリである。

【００８８】ユーザプログラムメモリ４７は、入出力の
処理動作を指示するユーザプログラムが格納されるメモ
リである。

【００８９】ＲＡＭ４８は、演算結果やタイマ、カウン
タ値等が格納されるメモリである。

【００９０】変数メモリ４９は、プログラム実行、外部
入出力、Ｉ／Ｏユニット２０とのＩ／ＦのためのＩ／Ｏ
メモリである。なお、この変数メモリ４９中には、後述
する各ユニット用システム設定メモリ（図５の各ユニッ
ト用システム設定メモリ４９ｃ）も含まれる。

【００９１】図３は、図２に示したＩ／Ｏユニット２０
の詳細を示すブロック図である。

【００９２】図３において、Ｉ／Ｏユニット２０は、プ
ログラム実行部３０と入出力ボード２３より構成され、
プログラム実行部３０は汎用デジタル入出力部２２、バ
スＩ／Ｆ用デバイス２４、ＣＰＵ２５、ＲＯＭ２６、Ｐ
ＲＧメモリ２７、変数メモリ２９を具備し、入出力ボー
ド２３は特殊入力回路３１、特殊出力回路３２を具備し
ている。

【００９３】ここで、バスＩ／Ｆ用デバイス２４、ＣＰ
Ｕ２５、ＲＯＭ２６、ＰＲＧメモリ２７、変数メモリ２
９の内容は図２の説明で述べたので重複した説明は省略
する。

【００９４】汎用デジタル入出力部２２は、プログラマ
ブルコントローラシステムにおける制御対象機器が接続
されるもので、複数の入力接点、出力接点より構成され
ている。

【００９５】入出力ボード２３はパルス、アナログ等の
特殊入出力が取り扱われるボードで、本実施形態では、
パルス入力、アナログ入力、特殊センサ入力等が入力さ
れる特殊入力回路３１と、パルス出力、アナログ出力等
が出力される特殊出力回路３２とを具備している。

【００９６】次に、図３に示したＩ／Ｏユニット２０の
全体的な動作を図４を参照しながら説明する。

【００９７】この処理では、まず、電源ＯＮ時初期処理
を行なう（ステップ１００）。この電源ＯＮ時初期処理
では、Ｉ／Ｏユニット２０及びＣＰＵユニット４０のそ
れぞれの変数メモリ２９，４９にセットされたシステム
設定の内容を読み出し（図５の変数メモリ２９，４９に
セットされたシステム設定メモリ２９ｃ及び各ユニット
用システム設定メモリ４９ｃの内容を読み出す）、Ｉ／
Ｏユニット２０のバスＩ／Ｆ用デバイス２４上にあるサ
イクリック制御情報登録テーブル（図９のサイクリック
制御情報登録テーブル２１０）に登録する等の処理を行
なうが、この処理は後に詳述する。

【００９８】次に、１サイクルタイムにおける共通処理
を行なう（ステップ１１０）。

【００９９】共通処理が終ると、状態別処理を行ない
（ステップ１２０）、具体的にはＩ／Ｏユニットとして
の演算処理（ステップ１２２）、Ｉ／Ｏリフレッシュ処
理（ステップ１２４）を行なう。

【０１００】ステップ１２２の演算処理では、入出力ボ
ード２３の特殊入力回路３１に入力されるパルス入力、
アナログ入力、特殊センサ入力等に基づいてユーザ命令
を実行し、実行結果を特殊出力回路３２に出力する。こ
うして、ステップ１２２の演算処理では、ＣＰＵユニッ
ト４０を介することなく、特殊入力回路３１及び特殊出
力回路３２のデータを書き換える（命令語によるダイレ
クトリフレッシュ）。つまり、入出力ボード２３の入出
力はＣＰＵユニット４０を介することなく、Ｉ／Ｏユニ
ット２０が単独で制御する。

【０１０１】また、ステップ１２４のＩ／Ｏリフレッシ
ュ処理では、以下の処理が行なわれる。なお、上記の如
く、入出力ボード２３の入出力はステップ１２２の演算
処理中にダイレクトリフレッシュされるので、ステップ
１２４のＩ／Ｏリフレッシュ処理には含まれない。な
お、ステップ１２４のＩ／Ｏリフレッシュ処理にて処理
するようにしてもよい。

【０１０２】（１）上記汎用デジタル入出力部２２に接
続された入出力機器のＩ／Ｏリフレッシュ。 （２）Ｉ／Ｏユニット２０とＣＰＵユニット４０間にお
ける変数メモリ２９，４９中の固定割付によるデータリ
ンク用エリア（図５の固定割付によるデータリンク用エ
リア２９ａ−１と４９ａ−１）間のデータリンク。 （３）変数メモリ２９，４９のシステム設定メモリ（図
５のシステム設定メモリ２９ｃと各ユニット用システム
設定メモリ４９ｃ）に設定されたシステム設定条件によ
る任意のエリアのデータリンク。

【０１０３】ステップ１２０の状態別処理が終ると、最
後に周辺サービス処理を行ない（ステップ１３０）、Ｃ
ＰＵユニット４０をはじめとする他ユニットへのデータ
転送をデータリード／データライトのイベント方式で行
なう。

【０１０４】そして、Ｉ／Ｏユニット２０は、電源ＯＮ
時の初期処理が終ると、以上のステップ１１０からステ
ップ１３０の処理をサイクリックに繰り返すことにな
る。

【０１０５】ところで、上記の如く、ステップ１２４の
Ｉ／Ｏリフレッシュ処理では、Ｉ／Ｏユニット２０とＣ
ＰＵユニット４０間における変数メモリ２９，４９中の
固定割付によるデータリンク用エリア（図５の固定割付
によるデータリンク用エリア２９ａ−１と４９ａ−１）
間のデータリンクと、変数メモリ２９，４９のシステム
設定メモリ（図５のシステム設定メモリ２９ｃと各ユニ
ット用システム設定メモリ４９ｃ）に設定されたシステ
ム設定条件による任意のエリアのデータリンクが行なわ
れるが、前者の場合は、固定割付によるデータリンク用
エリア間のデータリンクであり、デフォルトで設定され
るものである。

【０１０６】従って、図１に示したプログラム開発環境
によって各Ｉ／Ｏユニットに最適にカスタマイズされた
データリンクのシステム設定が行なわれる後者のデータ
リンクの手法について、以下説明する。

【０１０７】まず、両者がデータリンクする場合、Ｉ／
Ｏユニット側のシステム設定で両者がデータリンクする
場合と、ＣＰＵユニット側のシステム設定で両者がデー
タリンクする場合がある。以下、２つの場合について説
明する。

【０１０８】（１）Ｉ／Ｏユニット側のシステム設定で
両者がデータリンクする場合。

【０１０９】図５にはこの場合のＩ／Ｏユニット側変数
メモリ２９とＣＰＵユニット側変数メモリ４９が示され
ている。

【０１１０】ここで、Ｉ／Ｏユニット側変数メモリ２９
は、図５（ａ）に示す如く、固定割付によるデータリン
ク用エリア２９ａ−１を含む実Ｉ／Ｏ用メモリ２９ａ
と、システム設定によるデータリンク用エリア２９ｂ
と、システム設定メモリ２９ｃより構成されている。

【０１１１】また、ＣＰＵユニット側変数メモリ４９
は、図５（ｂ）に示す如く、固定割付によるデータリン
ク用エリア４９ａ−１を含む実Ｉ／Ｏ用メモリ４９ａ
と、システム設定によるデータリンク用エリア４９ｂ
と、各ユニット用システム設定メモリ４９ｃより構成さ
れている。

【０１１２】ここで、実Ｉ／Ｏ用Ｉ／Ｏメモリ２９ａに
は固定割付によるデータリンク用エリア２９ａ−１が含
まれ、固定割付によるデータリンク用エリア２９ａ−１
はデフォルトで固定的に割り付けられたデータリンク用
エリアである。

【０１１３】また、システム設定によるデータリンク用
エリア２９ｂは、システム設定メモリ２９ｃで任意に設
定されたデータリンク用エリアで、プログラム演算用Ｉ
／Ｏメモリ２９−１、ボードＩ／Ｏ用Ｉ／Ｏメモリ２９
−２、電断保持用Ｉ／Ｏメモリ２９−３、データ用メモ
リ２９−４、データリンク用Ｉ／Ｏメモリ２９−５、…
等より構成されている。

【０１１４】また、システム設定メモリ２９ｃは、Ｉ／
Ｏユニット２０がＣＰＵユニット４０とデータリンクを
行なう際のシステム設定を行なうものである。システム
設定の方法は後述する。

【０１１５】また、実Ｉ／Ｏ用Ｉ／Ｏメモリ４９ａには
固定割付によるデータリンク用エリア４９ａ−１が含ま
れ、固定割付によるデータリンク用エリア４９ａ−１は
デフォルトで固定的に割り付けられたデータリンク用エ
リアである。

【０１１６】また、システム設定によるデータリンク用
エリア４９ｂは、各ユニット用システム設定メモリ４９
ｃで任意に設定されたデータリンク用エリアで、プログ
ラム演算用Ｉ／Ｏメモリ４９−１、電断保持用Ｉ／Ｏメ
モリ４９−３、データ用メモリ４９−４、データリンク
用Ｉ／Ｏメモリ４９−５、…等より構成されている。

【０１１７】また、各ユニット用システム設定メモリ４
９ｃは、ＣＰＵユニット４０がＩ／Ｏユニット２０とデ
ータリンクを行なう際のシステム設定を行なうものであ
るが、この場合の処理は、ＣＰＵユニット側のシステム
設定で両者がデータリンクする場合として、後述する。

【０１１８】次に、Ｉ／Ｏユニット側のシステム設定メ
モリ２９ｃにおけるシステム設定の方法を説明する。こ
れは、システム設定メモリ２９ｃで任意のＣＰＵユニッ
ト側のメモリエリア、先頭アドレス、転送長（データ
長）を指定することにより行なう。これにより、Ｉ／Ｏ
ユニットとＣＰＵユニット間のデータ交換処理時、自動
的にＣＰＵユニット側変数メモリ４９の特定データエリ
アとデータリンクを行なう。

【０１１９】図５では、システム設定メモリ２９ｃでＣ
ＰＵユニット側変数メモリ４９の実Ｉ／Ｏ用Ｉ／Ｏメモ
リ４９ａ（固定割付によるデータリンク用エリア４９ａ
−１以外の部分）を、そのメモリエリア、先頭アドレ
ス、転送長（データ長）を指定することによって指定
し、これによってデータリンク用エリア２９ｂのデータ
リンク用Ｉ／Ｏメモリ２９−５のＯＵＴデータ用エリア
２９−５ａのデータをＣＰＵユニット側変数メモリ４９
の実Ｉ／Ｏ用Ｉ／Ｏメモリ４９ａ（固定割付によるデー
タリンク用エリア４９ａ−１以外の部分）に書込み、実
Ｉ／Ｏ用Ｉ／Ｏメモリ４９ａ（固定割付によるデータリ
ンク用エリア４９ａ−１以外の部分）のデータをデータ
リンク用Ｉ／Ｏメモリ２９−５のＩＮデータ用エリア２
９−５ｂに読み込む。

【０１２０】なお、Ｉ／Ｏユニット側、ＣＰＵユニット
側ともに、データリンクする場合には自ユニット内にデ
ータリンク用エリアを持つ。データリンク用エリアは、
ＩＮデータ用とＯＵＴデータ用で構成されており、シス
テム設定では、それぞれのＩＮデータ用、ＯＵＴデータ
用に対して相手側のデータリンク対象となるエリアを指
定することができる。

【０１２１】図５では、Ｉ／Ｏユニット側変数メモリ２
９はデータリンク用エリアとしてデータリンク用Ｉ／Ｏ
メモリ２９−５を有し、ＩＮデータ用とＯＵＴデータ用
としてＯＵＴデータ用エリア２９−５ａとＩＮデータ用
エリア２９−５ｂを有す。そして、システム設定では、
ＯＵＴデータ用エリア２９−５ａとＩＮデータ用エリア
２９−５ｂは共に実Ｉ／Ｏ用Ｉ／Ｏメモリ４９ａをデー
タリンク対象エリアとして指定している。

【０１２２】これにより、Ｉ／Ｏユニット側のプログラ
ムは、ＣＰＵユニット側にＩ／Ｆ用のプログラムなし
で、ＣＰＵユニット側の状態を参照して動作できるプロ
グラムが作成できる。

【０１２３】なお、図５のシステム設定では、Ｉ／Ｏユ
ニット側変数メモリ２９のデータリンク用Ｉ／Ｏメモリ
２９−５のＯＵＴデータ用エリア２９−５ａとＩＮデー
タ用エリア２９−５ｂは共に実Ｉ／Ｏ用Ｉ／Ｏメモリ４
９ａをデータリンク対象エリアとして指定したが、異な
ったエリアをデータリンク対象エリアとして指定するこ
ともできる。例えば、ＯＵＴデータ用エリア２９−５ａ
は実Ｉ／Ｏ用Ｉ／Ｏメモリ４９ａを指定し、ＩＮデータ
用エリア２９−５ｂはプログラム演算用Ｉ／Ｏメモリ４
９−１を指定することができる。

【０１２４】（２）ＣＰＵユニット側のシステム設定で
両者がデータリンクする場合。

【０１２５】図６にはこの場合のＩ／Ｏユニット側変数
メモリ２９とＣＰＵユニット側変数メモリ４９が示され
ている。

【０１２６】ここで、Ｉ／Ｏユニット側変数メモリ２９
の内容とＣＰＵユニット側変数メモリ４９の内容は図５
の場合と同一である。

【０１２７】ところで、ＣＰＵユニット側変数メモリ４
９の各ユニット用システム設定メモリ４９ｃは、ＣＰＵ
ユニット４０がＩ／Ｏユニット２０とデータリンクを行
なう際のシステム設定を行なうものであるが、この各ユ
ニット用システム設定メモリ４９ｃは、ＣＰＵユニット
４０に接続されるＩ／Ｏユニット２０が複数ある場合、
各Ｉ／Ｏユニット毎に設けられる。従って、ＣＰＵユニ
ット側変数メモリ４９はＩ／Ｏユニット２０が複数ある
場合、Ｉ／Ｏユニットの数だけ設けられる。そして、Ｃ
ＰＵユニット側変数メモリ４９の各ユニット用システム
設定メモリ４９ｃは各Ｉ／Ｏユニットに対応したシステ
ム設定が行なわれる。

【０１２８】ここで、各ユニット用システム設定メモリ
４９ｃは、ユニット設定メモリ４９ｃ−１、ＯＵＴデー
タ用メモリ４９ｃ−２、ＩＮデータ用メモリ４９ｃ−３
より構成され、ＣＰＵユニット４０側では、各ユニット
用システム設定メモリ４９ｃのユニット設定メモリ４９
ｃ−１にＩ／Ｏユニット側変数メモリ２９のメモリエリ
ア、先頭アドレス、転送長を指定することにより、電源
ＯＮ時にこの設定テーブルがＩ／Ｏユニット２０のバス
Ｉ／Ｆ用デバイス２４に転送され、Ｉ／Ｏユニット２０
とＣＰＵユニット４０間のデータリンク時は自動的にＣ
ＰＵユニット側変数メモリ４９の各ユニット用システム
設定メモリ４９ｃとＩ／Ｏユニット側変数メモリ２９の
特定エリア間のデータリンクが行なわれる。

【０１２９】図６では、Ｉ／Ｏユニット側変数メモリ２
９のボードＩ／Ｏ用Ｉ/Ｏメモリ２９−２のデータがＣ
ＰＵユニット側変数メモリ４９の各ユニット用システム
設定メモリ４９ｃのＩＮデータ用メモリ４９ｃ−３に読
み込まれ、ＣＰＵユニット側変数メモリ４９の各ユニッ
ト用システム設定メモリ４９ｃのＯＵＴデータ用メモリ
４９ｃ−２のデータがＩ／Ｏユニット側変数メモリ２９
のデータ用メモリ２９−４に書き込まれる。

【０１３０】これにより、ＣＰＵユニット側は、Ｉ／Ｏ
ユニット側のプログラムなしで、Ｉ／Ｏユニット側の特
殊入出力をモニタ、コントロールすることが可能になっ
たり、ＣＰＵユニット側で特定のデータ転送プログラム
なしで、Ｉ／Ｏユニット側のプログラムを間接的に制御
したりすることができる。

【０１３１】ところで、上記の如きデータリンクを行な
うに際して、電源ＯＮ時初期処理では、Ｉ／Ｏユニット
２０はＩ／Ｏユニット側変数メモリ２９のシステム設定
メモリ２９ｃ、ＣＰＵユニット側変数メモリ４９の各ユ
ニット用システム設定メモリ４９ｃに設定された内容を
読み出し、システム設定の中でデータリンク設定が有効
となっていた場合、Ｉ/Ｏユニット２０のバスＩ／Ｆ用
デバイス２４上にデータリンクのための情報を登録する
処理を行なう。具体的には、バスＩ／Ｆ用デバイス２４
のサイクリック制御情報登録テーブルにデータリンクの
ための情報を登録する。

【０１３２】以下、このサイクリック制御情報登録処理
を図７のフローチャートを参照しながら説明する。

【０１３３】電源ＯＮでこの処理が開始されると（ステ
ップ１８０）、所定の初期化処理を行なう（ステップ１
８２）。

【０１３４】次に、共有メモリ（バスＩ／Ｆ用デバイス
２４）に固定割付エリア用サイクリック制御情報を登録
する（ステップ１８４）。

【０１３５】次に、Ｉ／Ｏユニット２０のシステム設定
メモリ２９ｃとＣＰＵユニット４０の各ユニット用メモ
リ４９ｃよりシステム設定を読み出し（ステップ１８
６）、データリンク指定ありか否か調べる（ステップ１
８８）。

【０１３６】ここで、データリンク指定がない場合は
（ステップ１８８でＮＯ）、当処理を終了するが（ステ
ップ１９２）、データリンク指定がある場合は（ステッ
プ１８８でＹＥＳ）、当該データリンク指定をサイクリ
ック制御情報登録テーブルに登録し（ステップ１９
０）、当処理を終える（ステップ１９２）。

【０１３７】図８には、上記図７の処理により作成され
るバスＩ／Ｆ用デバイス２４の共有メモリの内容が示さ
れており、共有メモリはサイクリック制御情報登録テー
ブル２１０、転送データエリア２１２等より構成されて
いるが、サイクリック制御情報はサイクリック制御情報
登録テーブル２１０に定義されている。

【０１３８】図９には、上記サイクリック制御情報登録
テーブル２１０の内容が示されており、サイクリック制
御情報は （１）転送先アドレス （２）転送元アドレス （３）転送長 の１セットからなり、登録テーブルとしては、数セット
登録できるようになっている。そして、このサイクリッ
ク制御情報が、 （１）ＣＰＵユニット→Ｉ／Ｏユニット （２）Ｉ／Ｏユニット→ＣＰＵユニット のそれぞれの転送方向に対して登録できるようになって
いる。

【０１３９】また、転送長に任意のコード（ｈ'ＦＦＦ
Ｆ ｏｒ ｈ'００００）をセットすることで、転送時
無効とすることができる。

【０１４０】この場合の処理手順を図１０に示す。

【０１４１】まず、Ｉ／Ｏリフレッシュ処理が開始され
ると（ステップ２２０）、登録データを読み出し（ステ
ップ２２２）、転送長が有効か否か調べる（ステップ２
２４）。

【０１４２】ここで、転送長が有効でない場合は（ステ
ップ２２４でＮＯ）、当処理を終了するが、転送長が有
効な場合は（ステップ２２４でＹＥＳ）、転送データの
読み出し、書込み処理を行ない（ステップ２２６）、ス
テップ２２２の処理に戻る。そして、登録データの読み
出し処理を続ける。

【０１４３】このように、電源ＯＮ時、各ユニットのシ
ステム設定に基づき図８，９に示す如きサイクリック制
御情報登録テーブル２１０を作成し、Ｉ/Ｏリフレッシ
ュ処理時に、Ｉ／Ｏユニット２０及びＣＰＵユニット４
０はこのサイクリック制御情報登録テーブル２１０を参
照してデータの書き込み、読み出しを行なう。サイクリ
ック制御情報登録テーブル２１０に従い、Ｉ／Ｏユニッ
ト２０及びＣＰＵユニット４０上のメモリのデータが書
き込まれるため、双方のＩ／Ｏリフレッシュのタイミン
グで共有メモリから指定されている自ユニットのメモリ
へデータの転送を行なうことができる。

【０１４４】以上が、登録データの転送処理である。

【０１４５】次に、本実施形態では、Ｉ／Ｏユニット２
０側からの命令で、ＣＰＵユニット４０に対して割込み
をかけることができる。

【０１４６】これは、Ｉ／Ｏユニット２０側からの命令
で、ＣＰＵユニット４０側の割込みプログラムを任意に
指定して起動をかけることができるものである。

【０１４７】図１１は、この場合のＩ／Ｏユニット側プ
ログラムとＣＰＵユニット側プログラムを示すものであ
るが、同図（ａ）に示すＩ／Ｏユニット側プログラム２
４０では、複数の入力条件に基づいて割込み起動命令
（Ｎｏ．１０）が実行され、これによって、ＣＰＵユニ
ット側プログラム２５０では、指定された割込みプログ
ラムＮｏ．１０が実行される。

【０１４８】このように、本実施形態では、ＣＰＵユニ
ット４０側の設定でＩ／Ｏユニット側に割込み発生条件
を設定することなく、Ｉ／Ｏユニット２０側の独自のプ
ログラムロジックの結果として、任意のタイミングでＣ
ＰＵユニット４０側の特定の割込みプログラムを指定し
て起動することができる。

【０１４９】これにより、従来のような特定の入出力
（Ｉ／Ｏ）の割込み要件発生に対して特定の割込みプロ
グラムが固定的に起動されるのではなく、Ｉ／Ｏユニッ
ト２０側の割込み起動命令に対してＣＰＵユニット側の
特定の割込みプログラムを指定することができるほか、
Ｉ／Ｏユニット側プログラム２４０を介することで、複
数の入力条件のＡＮＤやＯＲだけでなく、演算結果を待
ってＣＰＵユニット側の割込みプログラムを起動するこ
とができる。

【０１５０】このため、ＣＰＵユニット側では、従来の
ように、特定の入出力（Ｉ／Ｏ）のＯＮ／ＯＦＦに対し
て特定の割込みプログラムがすぐ起動されるのではな
く、Ｉ／Ｏユニット側で最適な割込みタイミングを絞り
込むことが可能になるため、ＣＰＵユニット側の割込み
プログラム作成も簡易化され、且つ全体のプログラム実
行も不要な割込み発生が減少するため効率が上がる。

【０１５１】ところで、従来のプログラマブルコントロ
ーラシステムにおいては、Ｉ／Ｏユニットの動作はＣＰ
Ｕユニットと連動して動作するか、単独で動作するかで
あった。

【０１５２】しかし、Ｉ／ＯユニットがＣＰＵユニット
と連動して動作するには連動モードにおいてはＣＰＵユ
ニットのモードに連動する。このため、両者が同期する
ためのプログラムがＣＰＵユニットにもＩ／Ｏユニット
にも必要であるという問題点があった。

【０１５３】そこで、以下、Ｉ／Ｏユニットの動作を従
来のようなＣＰＵユニットとの連動か単独動作にするの
ではなく、ＣＰＵユニット主導動作かＩ／Ｏユニット主
導動作に切替えるようにして、Ｉ／Ｏユニット側に同期
を取るためのプログラムを不用とした場合について説明
する。

【０１５４】このうち、図１２には、ＣＰＵユニット主
導モードで同期をとる場合が示されており、同図（ａ）
に示すＣＰＵユニット側プログラムで所定のＩ／Ｏユニ
ットスタートの入力があると、Ｉ／ＯユニットＲＵＮ
（スタート）が実行され、Ｉ／Ｏユニット２０側ではＲ
ＵＮフラグがＯＮとなる。

【０１５５】これによって、同図（ｂ）に示すＩ／Ｏユ
ニット状態別処理では、ＲＵＮフラグＯＮかが調べられ
ると（ステップ３００）、ＲＵＮフラグＯＮが検出され
るので、所定のＩ／Ｏ側プログラムが実行される（ステ
ップ３０２）。

【０１５６】このように、ＣＰＵユニット主導モードに
おいては、ＣＰＵユニット４０側のプログラムで任意に
Ｉ／Ｏユニット２０側のＲＵＮフラグをコントロールで
きるようにし、これによってＩ／Ｏユニット２０のプロ
グラム実行を起動または停止できるようにした。このた
め、Ｉ／Ｏユニット２０側にはＣＰＵユニット４０と同
期をとるためのプログラムは不要となり、サイクルタイ
ムを短くすることができる等の効果を奏する。

【０１５７】次に、Ｉ／Ｏユニット主導モードについて
説明する。Ｉ／Ｏユニット主導モードにおいては、ユニ
ット立上がり時にシステム設定のユニット動作モード設
定に従い、以後の動作モードの変更は接続されるツール
のモードに従う。

【０１５８】このＩ／Ｏユニット主導モードでは、ＣＰ
Ｕユニットとは非同期で動作するため、ＣＰＵユニット
側の動作モードとは関係なくＩ／Ｏユニットの状態で動
作する。これにより、ＣＰＵユニット側で異常が発生
し、ＣＰＵユニットが動作停止しても、Ｉ／Ｏユニット
は運転を継続することができる。

【０１５９】また、Ｉ／Ｏユニットにおいては、ＣＰＵ
ユニット側の異常を検出することができるため、上記デ
ータリンク機能とセットで使用することにより、ＣＰＵ
ユニット側で発生した異常内容、停止時のデータ内容を
参照してＩ／Ｏユニットプログラム動作を行なうことが
できる。

【０１６０】図１３はＩ／Ｏユニット主導モードにおい
て、ＣＰＵユニット４０に異常が発生した場合の処理手
順を示すフローチャートである。

【０１６１】この処理では、ＣＰＵユニット４０に異常
が発生したか否かが調べられており（ステップ３１
０）、ＣＰＵユニット４０に異常が発生していない場合
は（ステップ３１０でＮＯ）、ステップ３１４に進む
が、ＣＰＵユニット４０に異常が発生している場合は
（ステップ３１０でＹＥＳ）、ＣＰＵユニット異常時フ
ラグをＯＮして異常登録をし（ステップ３１２）、ステ
ップ３１４に進んでＩ／Ｏユニットプログラム動作を行
なう。この場合はＣＰＵユニット異常時フラグがＯＮさ
れているので、ＣＰＵユニット異常時処理が行なわれる
ことになる。

【０１６２】このように、Ｉ／Ｏユニット主導モードに
おいては、ＣＰＵユニットに異常が発生した場合、Ｉ／
ＯユニットはＣＰＵユニット異常時処理を行なうように
したので、プログラマブルコントローラシステムとして
安定した機器制御ができる。

【０１６３】以上説明したように、本実施形態では、以
下の効果を奏する。 （１）ユーザはＩ／Ｏユニット２０に対してＩ／Ｏ制御
ロジック、演算処理のためのプログラムを入力してユー
ザオリジナルのユニット動作モードを作り上げ、制御対
象、制御方式に最適な状態にカスタマイズして使用でき
る。 （２）Ｉ／Ｏユニット２０には入出力ボード２３が装着
できるように構成され、入出力ボード２３にはパルス入
力、アナログ入力、特殊センサ入力等が入力される特殊
入力回路３１と、パルス出力、アナログ出力等が出力さ
れる特殊出力回路３２とを具備して、特殊入出力の制御
はＩ／Ｏユニット２０単独で行なうようにしたので、プ
ログラマブルコントローラシステムの構成に依存しない
安定した入出力制御ができ、かつＣＰＵユニット４０へ
のプログラム依存度が小さくなるのでサイクルタイムを
短くすることができる。 （３）Ｉ／Ｏユニット２０の演算機能にＣＰＵユニット
に対する割込み機能を搭載したので、任意の割込み発生
ロジック、割込みタイミングを作ることが可能となり、
Ｉ／Ｏユニット側で最適な割込みタイミングを絞り込む
ことが可能になるため、ＣＰＵユニット側の割込みプロ
グラム作成も簡易化され、且つ全体のプログラム実行も
不要な割込み発生が減少するため効率が上がる。 （４）ＣＰＵユニット主導モードにおいては、ＣＰＵユ
ニット４０側のプログラムで任意にＩ／Ｏユニット２０
側のＲＵＮフラグをコントロールできるようにし、これ
によってＩ／Ｏユニット２０のプログラム実行を起動ま
たは停止できるようにした。このため、Ｉ／Ｏユニット
２０側にはＣＰＵユニット４０と同期をとるためのプロ
グラムは不要となり、サイクルタイムを短くすることが
できる等の効果を奏する。 （５）また、Ｉ／Ｏユニット主導モードにおいては、Ｃ
ＰＵユニットに異常が発生した場合、Ｉ／Ｏユニットは
ＣＰＵユニット異常時処理を行なうようにしたので、プ
ログラマブルコントローラシステムとして安定した機器
制御ができる。 （６）Ｉ／Ｏユニット２０には入出力ボード２３が装着
できるように構成され、特殊入出力の制御はＩ／Ｏユニ
ット２０で行なうようにしたので、ＣＰＵユニット４０
へのプログラム依存度が小さくなり、ＣＰＵユニット４
０のプログラムが簡易化される。従って、プログラムを
分割して開発でき、プログラムをモジュール化した、い
わゆるタスクを用いたプログラム開発に好適である。 （７）特殊入出力の制御はＩ／Ｏユニット２０で行なう
ようにしたり、Ｉ／Ｏユニット２０とＣＰＵユニット４
０間のデータリンクはＩ／Ｏユニット２０のバスＩ／Ｆ
用デバイス（共有メモリ）を使用して行なうようにして
高機能Ｉ／Ｏユニット制御のためのプログラムがＣＰＵ
ユニット４０からＩ／Ｏユニット２０側へ分散されるた
め、ＣＰＵユニット側の負荷も分散されて、プログラマ
ブルコントローラシステムとしての性能が向上する。 （８）変数メモリのシステム設定により、ＣＰＵユニッ
ト４０及びＩ／Ｏユニット２０は互いの任意のメモリに
データリンクできるので、双方のＩ／Ｆプログラムを簡
略化することができる。

【０１６４】

【発明の効果】以上説明したようにこの発明によれば、
ユーザプログラムの書込み口となる入出力部と、上記書
き込まれたユーザプログラムが格納されるメモリと、上
記メモリに格納されたユーザプログラムを実行するユー
ザプログラム実行手段と、を具備するよう構成したの
で、ユーザはＩ／Ｏユニットに対してＩ／Ｏ制御ロジッ
ク、演算処理のためのプログラムを入力してユーザオリ
ジナルのユニット動作モードを作り上げ、制御対象、制
御方式に最適な状態にカスタマイズして使用できる等の
効果を奏する。

【図面の簡単な説明】

【図１】この発明が適用されたＩ／Ｏユニットに搭載さ
れるユニットプログラムの開発環境の概要を示す概略ブ
ロック図。

【図２】図１に示したＩ／Ｏユニット２０やＣＰＵユニ
ット４０で構成されるプログラマブルコントローラシス
テム６０の概略構成を示すブロック図。

【図３】図２に示したＩ／Ｏユニット２０の詳細を示す
ブロック図。

【図４】図３に示したＩ／Ｏユニット２０の全体的な動
作を示す図。

【図５】Ｉ／Ｏユニット側のシステム設定でＩ／Ｏユニ
ットとＣＰＵユニットがデータリンクする場合の説明
図。

【図６】ＣＰＵユニット側のシステム設定でＩ／Ｏユニ
ットとＣＰＵユニットがデータリンクする場合の説明
図。

【図７】Ｉ／Ｏユニット２０がＩ／Ｏユニット側変数メ
モリ２９のシステム設定メモリ２９ｃとＣＰＵユニット
側変数メモリ４９の各ユニット用システム設定メモリ４
９ｃにセットされたシステム設定を読み出し、Ｉ/Ｏユ
ニット２０のバスＩ／Ｆ用デバイス２４上にあるサイク
リック制御情報登録テーブルにデータリンクのための情
報を登録する処理を行なう場合の処理手順を示すフロー
チャート。

【図８】図７の処理により作成されるバスＩ／Ｆ用デバ
イス２４の共有メモリの構成を示す図。

【図９】図８に示したサイクリック制御情報登録テーブ
ル２１０の構成を示す図。

【図１０】サイクリック制御情報を登録データとして読
み出す際、サイクリック制御情報の転送長（データ長）
に任意のコード（ｈ'ＦＦＦＦ ｏｒ ｈ'００００）を
セットすることでデータの有効、無効を判断する場合の
処理手順を示すフローチャート。

【図１１】Ｉ／Ｏユニット２０側からの命令で、ＣＰＵ
ユニット４０に対して割込みをかける場合の構成を示す
図。

【図１２】ＣＰＵユニット主導モードで同期をとる場合
の説明図。

【図１３】Ｉ／Ｏユニット主導モードにおいて、ＣＰＵ
ユニット４０に異常が発生した場合の処理手順を示すフ
ローチャート。

【符号の説明】

１０ パソコン ２０、２０−１、２０−２ Ｉ／Ｏユニット（高機能Ｉ
／Ｏユニット） ２１ プログラム入出力部 ２２ 汎用デジタル入出力部 ２３ａ 入出力部 ２３ 入出力ボード ２４ バスＩ／Ｆ用デバイス（共有メモリ） ２５ ＣＰＵ ２６ ＲＯＭ ２７ ＰＲＧメモリ ２９ 変数メモリ ２９ａ 固定割付によるデータリンク用エリア ２９ｂ システム設定によるデータリンク用エリア ２９ｃ システム設定メモリ ３０ プログラム実行部 ３１ 特殊入力回路 ３２ 特殊出力回路 ４０ ＣＰＵユニット ４１ 通信ポート ４４ バスＩ／Ｆ用デバイス ４５ ＣＰＵ ４６ ＲＯＭ ４７ ユーザプログラムメモリ ４８ ＲＡＭ ４９ 変数メモリ ４９ａ 固定割付によるデータリンク用エリア ４９ｂ システム設定によるデータリンク用エリア ４９ｃ 各ユニット用システム設定メモリ ６０ プログラマブルコントローラシステム ６１ 専用バス ２１０ サイクリック制御情報登録テーブル ２１２ 転送データエリア ２４０ Ｉ／Ｏユニット側プログラム ２５０ ＣＰＵユニット側プログラム

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H220 BB03 BB12 CC07 CC09 CX05 DD04 EE08 EE09 FF01 FF03 FF05 FF10 HH01 JJ12 JJ18 JJ27 JJ28 JJ57 JJ59 KK01 MM08

Claims (11)

【特許請求の範囲】
1. 【請求項１】 外部で組まれたユーザプログラムの入出
   力部と、 上記入出力部から取り込んだユーザプログラムが格納さ
   れる書き換え可能なメモリと、 上記メモリに格納されたユーザプログラムを実行するユ
   ーザプログラム実行手段と、 を有することを特徴とするプログラマブルコントローラ
   のＩ／Ｏユニット。
2. 【請求項２】 ＣＰＵユニットに対して着脱でき、入出
   力データをバスを介してＣＰＵユニットとやり取りをす
   るプログラマブルコントローラのＩ／Ｏユニットであっ
   て、 バスを介してユーザプログラムを受信するユーザプログ
   ラム受信手段と、 上記ユーザプログラム受信手段で受信したユーザプログ
   ラムを格納する書き換え可能なメモリと、 上記メモリに格納されたユーザプログラムを実行するユ
   ーザプログラム実行手段と、 を有することを特徴とするプログラマブルコントローラ
   のＩ／Ｏユニット。
3. 【請求項３】 パルス等の特殊入出力を扱う入出力ボー
   ドと、 上記入出力ボードに入力された特殊入力に基づいてプロ
   グラミングされた制御プログラムを実行し、該実行結果
   を上記入出力ボードに出力するプログラム実行手段と、 を有することを特徴とするプログラマブルコントローラ
   のＩ／Ｏユニット。
4. 【請求項４】 ＣＰＵユニットに対して着脱でき、入出
   力データをＣＰＵユニットとやり取りをするプログラマ
   ブルコントローラのＩ／Ｏユニットであって、 プログラミングされた制御プログラムを実行するととも
   に所定の入力条件に基づいてＣＰＵユニット側に対して
   任意のタイミングで割込みトリガを発生させることを特
   徴とするプログラマブルコントローラのＩ／Ｏユニッ
   ト。
5. 【請求項５】 ＣＰＵユニットに対して着脱でき、入出
   力データをＣＰＵユニットとやり取りをするプログラマ
   ブルコントローラのＩ／Ｏユニットであって、 プログラミングされた制御プログラムを実行するととも
   にＣＰＵユニット側とデータリンクするデータリンク手
   段を有することを特徴とするプログラマブルコントロー
   ラのＩ／Ｏユニット。
6. 【請求項６】 ＣＰＵユニットに対して着脱でき、入出
   力データをＣＰＵユニットとやり取りをするプログラマ
   ブルコントローラのＩ／Ｏユニットであって、 プログラミングされた制御プログラムを実行するととも
   にＣＰＵユニット側からの指令に基づいてＣＰＵユニッ
   ト側と同期動作をすることを特徴とするプログラマブル
   コントローラのＩ／Ｏユニット。
7. 【請求項７】 ＣＰＵユニットに対して着脱でき、入出
   力データをＣＰＵユニットとやり取りをするプログラマ
   ブルコントローラのＩ／Ｏユニットであって、 プログラミングされた制御プログラムを実行するととも
   にＣＰＵユニット側と非同期動作をすることを特徴とす
   るプログラマブルコントローラのＩ／Ｏユニット。
8. 【請求項８】 プログラミングされた制御プログラムを
   実行するＩ／ＯユニットとＣＰＵユニットからなるプロ
   グラマブルコントローラシステムにおいて、 上記ＣＰＵユニット及び上記Ｉ／Ｏユニットのそれぞれ
   の制御プログラム実行に伴うサイクリック制御情報のう
   ち、データリンクを希望する相手側のサイクリック制御
   情報を指定するサイクリック制御情報指定手段と、 上記サイクリック制御情報指定手段で指定されたサイク
   リック制御情報をサイクリックに収集するサイクリック
   制御情報収集手段と、 上記サイクリック制御情報収集手段で収集されたサイク
   リック制御情報を指定されたデータリンクに従って上記
   ＣＰＵユニット及び上記Ｉ／Ｏユニットに転送するサイ
   クリック制御情報転送手段と、 を有することを特徴とするプログラマブルコントローラ
   システム。
9. 【請求項９】 プログラミングされた制御プログラムを
   実行するＩ／ＯユニットとＣＰＵユニットからなるプロ
   グラマブルコントローラシステムにおいて、 上記Ｉ／Ｏユニットは、 所定の入力条件に基づいてＣＰＵユニット側に対して任
   意のタイミングで割込みトリガを発生させる割込みトリ
   ガ発生手段を有し、 上記ＣＰＵユニット側は、 Ｉ／Ｏユニット側からの割込みトリガにより指定された
   タイミングで所定の割込みプログラムを実行する割込み
   プログラム実行手段、を有することを特徴とするプログ
   ラマブルコントローラシステム。
10. 【請求項１０】 プログラミングされた制御プログラム
    を実行するＩ／ＯユニットとＣＰＵユニットからなるプ
    ログラマブルコントローラシステムにおいて、 上記ＣＰＵユニットは、 上記Ｉ／Ｏユニットに対して起動命令を発生する起動命
    令発生手段を有し、 上記Ｉ／Ｏユニットは、 上記起動命令に基づきＩ／Ｏ側制御プログラムを実行
    し、ＣＰＵユニット側と同期動作をすることを特徴とす
    るプログラマブルコントローラシステム。
11. 【請求項１１】 プログラミングされた制御プログラム
    を実行するＩ／ＯユニットとＣＰＵユニットからなるプ
    ログラマブルコントローラシステムにおいて、 上記Ｉ／Ｏユニットは、 上記ＣＰＵユニットの異常を検出する異常検出手段と、 上記検出された異常を登録する異常登録手段と、 上記異常が登録されている場合はＣＰＵ異常時処理をす
    るＣＰＵ異常時処理手段と、 上記異常が登録されていない場合は上記Ｉ／Ｏユニット
    側制御プログラムを実行するＩ／Ｏユニット側制御プロ
    グラム実行手段と、 を有し、 上記Ｉ／Ｏユニットは上記ＣＰＵユニット側と非同期動
    作をすることを特徴とするプログラマブルコントローラ
    システム。