JPWO2009147820A1

JPWO2009147820A1 - ディジタル処理型監視装置

Info

Publication number: JPWO2009147820A1
Application number: JP2010515760A
Authority: JP
Inventors: 正隆柳澤; 俊文佐藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-06-02
Filing date: 2009-06-01
Publication date: 2011-10-20
Anticipated expiration: 2029-06-01
Also published as: EP2302639A1; EP2302639A4; WO2009147820A1; US8331521B2; RU2445683C1; EP2302639B1; US20120007634A1; ES2630035T3; JP5455901B2

Abstract

ディジタル処理型監視装置は、複数個のモジュール（１００）と、複数個のモジュールそれぞれに接続されたマザーボード（２００）と、を有する。各モジュール（１００）は、主制御用ＦＰＧＡ（２２）とサブ基板の制御用ＦＰＧＡ（２１）が実装されコネクタ（４）に接続されるベース基板（１）と、Ｉ／Ｆ処理用ＦＰＧＡ（２６）が実装されたマンマシンＩ／Ｆ処理用のサブ基板（２）と、を備えている。各サブ基板（２）にはサブ基板のマンマシンＩ／Ｆ情報を記憶する記憶装置（２７，２８）が実装され、各ＦＰＧＡ（２１，２２，２６）は伝送データを伝送エリアの所定領域に書き込むとともに、伝送データを各モジュール（１００）間で共有する共通の伝送プロトコルを有する。

Description

本発明は、ディジタル処理型監視装置に関し、特に、原子炉出力監視に好適なディジタル処理型監視装置に関する。

近年、沸騰水型原子炉では出力運転状態の原子炉内の中性子束を測定するための出力領域モニタ（ＰＲＭ; Power Range Monitor）や起動領域モニタ（ＳＲＮＭ; Startup Range Neutron Monitor）等にＦＰＧＡ（Field Programmable Gate Array）を適用した装置が開発されている。ＦＰＧＡとは、独自の論理回路を書き込むことができる集積論理素子の一種である。

図２に示すように、これらの出力領域モニタ（ＰＲＭ）を構成する平均出力モニタ（ＡＰＲＭ; Average Power Range Monitor）、局所出力領域モニタ（ＬＰＲＭ; Local Power Range Monitor）等は、それぞれ各種基板からなるモジュールを構成し、全体として複数のモジュールからなる原子炉の出力を監視するディジタル処理型監視装置を構成する（特許文献１参照）。

特開２００７−３３９９号公報

従来のモジュールでは、モジュール毎にそれぞれ基板を開発しているため、モジュール単位での保守・点検が必要となっている。したがって、あるモジュールで使用されている基板は他のモジュールには適用できないために、モジュールの保守・点検の結果、例えば基板を交換する必要がある場合、当該モジュール用の基板を使用しなければならない。そのため交換用の基板をモジュールの種類に応じて多種類準備しておく必要があり、そのため保守点検が煩雑で高コストなものとなっていた。

そこで、本発明は、基板に汎用性をもたせることにより必要な基板の種類を減らし、経済性、保守性を向上させたディジタル処理型監視装置を提供することを目的とする。

上記課題を解決するために、本発明の一つの態様は、主制御用ＦＰＧＡとサブ基板の制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、Ｉ／Ｆ処理用ＦＰＧＡが実装されたマンマシンＩ／Ｆ処理用のサブ基板と、を備えた複数個のモジュールと、前記複数個のモジュールそれぞれと接続されたマザーボードと、を有するディジタル処理型監視装置であって、前記複数個のモジュールの各サブ基板には前記サブ基板のマンマシンＩ／Ｆ情報を記憶する記憶装置が実装され、前記複数個のモジュールの各ＦＰＧＡは伝送データを伝送エリアの所定領域に書き込むとともに、伝送データを各モジュール間で共有する共通の伝送プロトコルを有すること、を特徴とする。

本発明の他の一つの態様は、主制御用ＦＰＧＡとサブ基板の制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、マンマシンＩ／Ｆ処理用のサブ基板と、を備えた複数個のモジュールと、前記複数個のモジュールそれぞれと接続されたマザーボードと、を有するディジタル処理型監視装置であって、前記複数個のモジュールの各ベース基板には前記サブ基板のマンマシンＩ／Ｆ情報を記憶する記憶装置が実装されていること、を特徴とする。

本発明のさらに他の一つの態様は、主制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、Ｉ／Ｏ処理用ＦＰＧＡと入出力素子が実装されたＩ／Ｏ処理用のサブ基板と、を備えた複数個のモジュールと、前記複数個のモジュールそれぞれと接続されたマザーボードと、を有するディジタル処理型監視装置であって、
前記複数個のモジュールの各サブ基板には当該サブ基板の外部とのＩ／Ｏ情報を記憶する記憶装置が実装され、前記複数個のモジュールの各ＦＰＧＡは伝送データを伝送エリアの所定領域に書き込むとともに、伝送データを各モジュール間で共有する共通の伝送プロトコルを有すること、を特徴とする。

本発明の他の一つの態様は、主制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、Ｉ／Ｏ処理用ＦＰＧＡと入出力素子が実装されたＩ／Ｏ処理用のサブ基板と、を備えた複数個のモジュールと、前記複数個のモジュールそれぞれと接続されたマザーボードと、を有するディジタル処理型監視装置であって、前記複数個のモジュールのサブ基板の少なくとも一つが、入出力素子を実装していて、かつ、Ｉ／Ｏ処理用ＦＰＧＡ、ＥＰＲＯＭ、ＥＥＰＲＯＭのいずれも実装しておらず、当該モジュールの前記ベース基板の主制御用ＦＰＧＡが、外部入出力処理をする機能を有し、前記複数個のモジュールの各ＦＰＧＡは伝送データを伝送エリアの所定領域に書き込むとともに、伝送データを各モジュール間で共有する共通の伝送プロトコルを有すること、を特徴とする。

本発明によれば、基板に汎用性をもたせることにより必要な基板の種類を減らし、経済性、保守性を向上させることが可能となる。

本発明の第１の実施形態に係るディジタル処理型監視装置の構成図。複数のモジュールからなるディジタル処理型監視装置の構成図。本発明の第４の実施形態に係るディジタル処理型監視装置の構成図。本発明の第５の実施形態に係るディジタル処理型監視装置の構成図。

以下、本発明に係るディジタル処理型監視装置の実施形態について、図面を参照して説明する。ここで、同一または類似の部分には共通の符号を付して重複説明は省略する。

［第１の実施形態］
第１の実施形態を図１および図２を用いて説明する。

原子炉の中性子束を監視する監視装置は、図２に示すように、通常、複数のモジュール、例えば、モジュールＡとして平均出力領域モニタ（ＡＰＲＭ）、モジュールＢとして局所出力領域モニタ（ＬＰＲＭ）、モジュールＣとしてＩ／Ｏ（入出力）モジュール等の複数のモジュールから構成される。

図１は、そのうちの一つのモジュール１０１の構成例を示している。このモジュール１０１は、マザーボード２００に接続されるコネクタ４に接続するベース基板１、ベース基板１にサブ基板接続用Ｉ／Ｆ（インターフェース）５を介して接続されるマンマシンＩ／Ｆ処理用のサブ基板２、ベース基板１にサブ基板接続用Ｉ／Ｆ７を介して接続されるＩ／Ｏ処理用のサブ基板３を有する。ベース基板１と各サブ基板２、３は電源ラインと伝送ラインで接続している。

ベース基板１は、マンマシン制御用ＦＰＧＡ２１、主制御用ＦＰＧＡ２２および外部インターフェース用バッファ２３、変更可能なパラメータ保存用のＥＥＰＲＯＭ（Electrically Erasable and Programmable Read-Only Memory）２４、初期データなど変更しないパラメータ保存用のＥＰＲＯＭ（Erasable Programmable Read-Only Memory）２５などで構成されている。

同様に、マンマシンＩ／Ｆ処理用サブ基板２には、マンマシンＩ／Ｆ処理用ＦＰＧＡ２６と、ＥＥＰＲＯＭ２７、ＥＰＲＯＭ２８が設けられている。また、Ｉ／Ｏ処理用のサブ基板３には、Ｉ／Ｏ処理用ＦＰＧＡ２９と、ＥＥＰＲＯＭ３０、ＥＰＲＯＭ３１が設けられている。

各基板間の伝送を行なうために、各ＦＰＧＡ２２，２６，２９がデータを書き込む伝送エリアを割り付ける。伝送エリアの内容は、たとえば、次の５個のエリア（Ａ１）〜（Ａ５）に分かれている。

（Ａ１）ベース基板主制御用書き込みデータエリア
（Ａ２）ベース基板マンマシン制御用書き込みデータエリア
（Ａ３）マンマシンＩ／Ｆ処理用データエリア
（Ａ４）Ｉ／Ｏ処理用データエリア
（Ａ５）他モジュール情報書き込み用データエリア
これらの割り付けられた伝送エリアの内容を共有することにより各ＦＰＧＡ２２，２６，２９は必要なデータを参照してマンマシンＩ／Ｆ処理、およびＩ／Ｏ処理を行なう。

例えば、サブ基板がマンマシンＩ／Ｆ処理用のサブ基板２の場合、サブ基板２と取り合うデータを書き込むテーブルをメモリやレジスタに共通の仕様で構成し、第１ＬＥＤ（Light Emitting Diode）（図示せず）を使用、不使用、第２ＬＥＤ（図示せず）を使用、不使用、第１ＬＥＤを表示、非表示、第２ＬＥＤを表示、非表示、第１スイッチ（図示せず）を使用、不使用、第２スイッチ（図示せず）を使用、不使用というような、マンマシンＩ／Ｆ情報をテーブルに割り付け、ＬＥＤの数やスイッチの数が違うどのようなサブ基板に対しても、同じような伝送フォーマットで伝送できるようにする。データはシリアルデータでもパラレルデータでも同様に伝送可能である。

また、サブ基板がＩ／Ｏ処理用のサブ基板３の場合でも同じように、チャンネルを割り当て、ディジタル入出力などの数が違う場合でも、伝送できるようにする。

本第１の実施形態によれば、ベース基板１、マンマシンＩ／Ｆ処理用のサブ基板２、およびＩ／Ｏ処理用のサブ基板３にＦＰＧＡをそれぞれ実装し、各ＦＰＧＡがデータを書き込む伝送エリアを割り付け、割り付けられた伝送エリアの内容を共有することにより各ＦＰＧＡは必要なデータを参照してマンマシンＩ／Ｆ処理、およびＩ／Ｏ処理を行なうことができる。その結果、サブ基板の構成を変更しても、その変更に対応した外部との入出力用モジュール、マンマシンＩ／Ｆ用モジュールが実現できる。

すなわち、例えばマンマシンＩ／Ｆ処理用のサブ基板２における伝送、表示処理は、サブ基板２のスイッチの使用・不使用状態、ＬＥＤ表示状態等のマンマシンＩ／Ｆ情報が記憶されたサブ基板上のＥＰＲＯＭ（またはＥＥＰＲＯＭ）に基づいて実施するため、サブ基板２のＦＰＧＡによる処理が一意的に定まり、これらの基板１〜３の汎用性が一層高められる。その結果、モジュールが故障した場合でも、基板同士の汎用性が高いため、基板の交換等迅速な補修点検作業が可能となる。

また、本第１の実施形態に係るモジュール１００は、ベース基板１、マンマシンＩ／Ｆ処理用のサブ基板２、およびＩ／Ｏ処理用のサブ基板３とから構成されているが、Ｉ／Ｏ処理用のサブ基板３は必ずしも必須ではなく、ベース基板１とマンマシンＩ／Ｆ処理用のサブ基板２とからモジュールを構成してもよく、その場合でも上記と同様の作用効果が奏される。

［第２の実施形態］
上述した第１の実施形態では、各基板１〜３にＦＰＧＡが搭載されているが、本第２の実施形態では、サブ基板２、３にＦＰＧＡを実装せず、ベース基板１にのみＦＰＧＡを搭載したものである（図示は省略）。

この場合、例えばマンマシンＩ／Ｆ処理用のサブ基板２における伝送、表示処理は、サブ基板２のスイッチまたはＬＥＤの使用、不使用状態等のマンマシンＩ／Ｆ情報が記憶されたベース基板上のＥＰＲＯＭ（またはＥＥＰＲＯＭ）に基づいて実施する。

本第２の実施形態によれば、ベース基板１のＦＰＧＡによる処理が一意的に定まり、これらのベース基板およびサブ基板の汎用性が一層高められる。

［第３の実施形態］
本第３の実施形態は、ベース基板１の状態およびデータ伝送エリア内の情報を確認・把握するために診断用のサブ基板（図示せず）を設けるものである。すなわち、図１に示すようにベース基板１のＦＰＧＡ２１，２２にテストピン６が接続され、サブ基板接続用Ｉ／Ｆ５を介してベース基板１の状態およびデータ伝送エリア内の情報を診断用のサブ基板に伝送する。

本第３の実施形態によれば、ベース基板１の状態、およびデータ伝送エリア内の情報からＩ／Ｏサブ基板、他モジュールの状態を把握できるため、モジュール内の各基板の診断が可能となる。

［第４の実施形態］
第４の実施形態を、図３を用いて説明する。

図３のモジュール１０１で、サブ基板３のＩ／Ｏ素子３５が受け付けた外部からの入力信号の状態をサブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９が保存し、ベース基板１のＦＰＧＡ２２に入力状態を知らせる（外部からの入力処理）。また、ベース基板１がサブ基板３へ外部出力のリクエスト情報を送ってサブ基板３のＩ／Ｏ処理用信号ＦＰＧＡ２９にて信号処理をして外部へ出力する（外部への出力処理）。ベース基板１とサブ基板３間では情報伝達のための複数の信号線でつながっている。

接点入力の場合：
Ｉ／Ｏ処理用サブ基板において、外部Ｉ／Ｏ３６（たとえば複数チャンネルの接点入力）の信号に対してバッファ３７、Ｉ／Ｏ素子３５（複数のフォトカプラを実装）を経由してＩ／Ｏ処理用ＦＰＧＡ２９にて接点の入力状態を検知し、ベース基板１に接点の入力状態をパラレル信号または、ビット列のＯＮ／ＯＦＦのシリアル信号で伝送し主制御ＦＰＧＡ２２にて信号処理を行なうモジュールを実現させる。

接点出力の場合：
また、外部Ｉ／Ｏ３６、たとえば複数チャンネルの接点出力させる場合、ベース基板１のＦＰＧＡ２２からのリクエストをサブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９にて受信（パラレルまたはシリアル信号にて受信）し、Ｉ／Ｏ素子３５（複数のフォトＭＯＳリレーを実装）、バッファを経由して外部に接点出力を行なうモジュールを実現させる。

アナログ入力の場合（１）：
外部Ｉ／Ｏ、たとえば電流が入ってくる場合、サブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９にてＡ／Ｄ変換機能を持たせ、ディジタル化した入力データをベース基板１に送信（入力レベルをパラレル信号またはシリアル信号で送信）し、主制御ＦＰＧＡ２２にて信号処理を行なうモジュールを実現させる。

アナログ入力の場合（２）：
上記アナログ入力（１）において、Ｉ／Ｏ素子部３５にＡ／Ｄ変換素子を実装してサブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９にてディジタル化したデータ受信し、ベース基板１に送信し、主制御ＦＰＧＡ２２にて信号処理を行なうモジュールを実現させる。

アナログ出力の場合（１）：
ベース基板１からのリクエストによりサブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９にてＤ／Ａ変換の機能を持たせて外部にアナログ出力を行なうモジュールを実現させる。

アナログ出力の場合（２）：
上記アナログ出力（１）において、Ｉ／Ｏ素子部３５にＤ／Ａ変換素子を実装してベース基板１からのリクエストによりサブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９からＤ／Ａ変換器、バッファを経由してアナログ出力を行なうモジュールを実現させる。

外部伝送入出力（たとえばＲＳ４８８）の場合：
外部Ｉ／Ｏ３６にシリアル信号データが入ってきた場合、サブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９にてベース基板１の信号処理用のＩ／Ｆ機能を持たせて外部伝送入出力の入出力処理を行なうモジュールを実現させる。

上記外部Ｉ／Ｏの機能を複数実装したＩ／Ｏ処理用ＦＰＧＡ２９にＥＰＲＯＭ３１または、ＥＥＰＲＯＭ３０にて設定した機能テーブルに応じて複数のＩ／Ｏ機能を有したモジュールも実現可能となる。

なお、この実施形態で、図３のマンマシン制御用ＦＰＧＡ２１は必ずしも必須ではない。

［第５の実施形態］
第５の実施形態を、図４を用いて説明する。

この実施形態のモジュール１０２では、第４の実施形態（図３）のサブ基板３のＩ／Ｏ処理用ＦＰＧＡ２９の代わりにＩ／Ｏ素子４０を実装させ、ベース基板１の主制御用ＦＰＧＡ２２にてデータ処理機能をもたせてＩ／Ｏモジュールを実現させる。

接点入力の場合（Ｉ／Ｏ素子４０としてフォトカプラを実装）：
サブ基板３ａのＩ／Ｏ素子４０にフォトカプラを実装し、ベース基板１のＦＰＧＡ２２にてフォトカプラからの入力信号を演算処理することにより、外部接点入力処理を行なうモジュールが実現可能となる。

接点出力の場合（Ｉ／Ｏ素子４０としてフォトＭＯＳリレーを実装）：
サブ基板３ａのＩ／Ｏ素子４０にフォトＭＯＳリレーを実装し、ベース基板１のＦＰＧＡ２２にてフォトＭＯＳリレーに接点出力させる機能をもたせることにより外部接点出力モジュールが実現可能となる。

アナログ入力（Ｉ／Ｏ素子４０としてＡ／Ｄ変換素子を実装）：
サブ基板３ａのＩ／Ｏ素子４０にＡ／Ｄ変換素子を実装し、ベース基板１のＦＰＧＡ２２にてＡ／Ｄ変換素子からのデータを入力処理させる機能をもたせることによりアナログ入力用モジュールが実現可能となる。

アナログ出力（Ｉ／Ｏ素子４０としてＤ／Ａ変換素子を実装）：
サブ基板３ａのＩ／Ｏ素子４０にＤ／Ａ変換素子を実装し、ベース基板１のＦＰＧＡ２２にてＤ／Ａ変換素子へデータを出力処理させる機能をもたせることによりアナログ出力用モジュールが実現可能となる。

外部伝送（たとえばＲＳ４８８）（Ｉ／Ｏ素子４０としてＲＳ４８５伝送処理用を実装させた時）：
サブ基板３ａのＩ／Ｏ素子４０にＲＳ４８５伝送処理用素子を実装させ、ベース基板１のＦＰＧＡ２２にて伝送データの入出力データを処理させる機能をもたせることにより外部伝送用モジュールが実現可能となる。

なお、この実施形態で、図４のマンマシン制御用ＦＰＧＡ２１は必ずしも必須ではない。

１：ベース基板
２：マンマシンＩ／Ｆ処理用のサブ基板
３，３ａ：Ｉ／Ｏ処理用のサブ基板
４：コネクタ
５，７：サブ基板接続用Ｉ／Ｆ
６：テストピン
２１：マンマシン制御用ＦＰＧＡ
２２：主制御用ＦＰＧＡ
２３：外部インターフェース用バッファ
２４：ＥＥＰＲＯＭ
２５：ＥＰＲＯＭ
２６：マンマシンＩ／Ｆ処理用ＦＰＧＡ
２７：ＥＥＰＲＯＭ
２８：ＥＰＲＯＭ
２９：Ｉ／Ｏ処理用ＦＰＧＡ
３０：ＥＥＰＲＯＭ
３１：ＥＰＲＯＭ
３５：Ｉ／Ｏ素子
３６：外部Ｉ／Ｏ
３７：バッファ
４０：Ｉ／Ｏ素子
１０１，１０２：モジュール
２００：マザーボード

Claims

主制御用ＦＰＧＡとサブ基板の制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、Ｉ／Ｆ処理用ＦＰＧＡが実装されたマンマシンＩ／Ｆ処理用のサブ基板と、を備えた複数個のモジュールと、
前記複数個のモジュールそれぞれと接続されたマザーボードと、
を有するディジタル処理型監視装置であって、
前記複数個のモジュールの各サブ基板には前記サブ基板のマンマシンＩ／Ｆ情報を記憶する記憶装置が実装され、
前記複数個のモジュールの各ＦＰＧＡは伝送データを伝送エリアの所定領域に書き込むとともに、伝送データを各モジュール間で共有する共通の伝送プロトコルを有すること、
を特徴とするディジタル処理型監視装置。
主制御用ＦＰＧＡとサブ基板の制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、マンマシンＩ／Ｆ処理用のサブ基板と、を備えた複数個のモジュールと、
前記複数個のモジュールそれぞれと接続されたマザーボードと、
を有するディジタル処理型監視装置であって、
前記複数個のモジュールの各ベース基板には前記サブ基板のマンマシンＩ／Ｆ情報を記憶する記憶装置が実装されていること、
を特徴とするディジタル処理型監視装置。
主制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、Ｉ／Ｏ処理用ＦＰＧＡと入出力素子が実装されたＩ／Ｏ処理用のサブ基板と、を備えた複数個のモジュールと、
前記複数個のモジュールそれぞれと接続されたマザーボードと、
を有するディジタル処理型監視装置であって、
前記複数個のモジュールの各サブ基板には当該サブ基板の外部とのＩ／Ｏ情報を記憶する記憶装置が実装され、
前記複数個のモジュールの各ＦＰＧＡは伝送データを伝送エリアの所定領域に書き込むとともに、伝送データを各モジュール間で共有する共通の伝送プロトコルを有すること、
を特徴とするディジタル処理型監視装置。
主制御用ＦＰＧＡが実装されコネクタに接続されるベース基板と、Ｉ／Ｏ処理用ＦＰＧＡと入出力素子が実装されたＩ／Ｏ処理用のサブ基板と、を備えた複数個のモジュールと、
前記複数個のモジュールそれぞれと接続されたマザーボードと、
を有するディジタル処理型監視装置であって、
前記複数個のモジュールのサブ基板の少なくとも一つが、入出力素子を実装していて、かつ、Ｉ／Ｏ処理用ＦＰＧＡ、ＥＰＲＯＭ、ＥＥＰＲＯＭのいずれも実装しておらず、
当該モジュールの前記ベース基板の主制御用ＦＰＧＡが、外部入出力処理をする機能を有し、
前記複数個のモジュールの各ＦＰＧＡは伝送データを伝送エリアの所定領域に書き込むとともに、伝送データを各モジュール間で共有する共通の伝送プロトコルを有すること、
を特徴とするディジタル処理型監視装置。
前記複数個のモジュールの少なくとも一つのモジュールの前記ベース基板の前記ＦＰＧＡに接続・切り離しが可能で、接続したときに当該ベース基板の状態およびデータ伝送エリア内の情報を受信して診断可能な診断用サブ基板をさらに有することを特徴とする請求の範囲第１項ないし第４項のいずれかに記載のディジタル処理型監視装置。