WO2009107196A1 - プラズマ成膜方法、およびプラズマｃｖｄ装置 - Google Patents

プラズマ成膜方法、およびプラズマｃｖｄ装置 Download PDF

Info

Publication number
WO2009107196A1
WO2009107196A1 PCT/JP2008/053249 JP2008053249W WO2009107196A1 WO 2009107196 A1 WO2009107196 A1 WO 2009107196A1 JP 2008053249 W JP2008053249 W JP 2008053249W WO 2009107196 A1 WO2009107196 A1 WO 2009107196A1
Authority
WO
WIPO (PCT)
Prior art keywords
plasma
time
power
power source
density
Prior art date
Application number
PCT/JP2008/053249
Other languages
English (en)
French (fr)
Inventor
正康 鈴木
Original Assignee
株式会社島津製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社島津製作所 filed Critical 株式会社島津製作所
Priority to JP2010500472A priority Critical patent/JP5530350B2/ja
Priority to PCT/JP2008/053249 priority patent/WO2009107196A1/ja
Priority to CN2008801174874A priority patent/CN101874293B/zh
Priority to US12/811,333 priority patent/US8272348B2/en
Priority to TW097140683A priority patent/TWI429782B/zh
Publication of WO2009107196A1 publication Critical patent/WO2009107196A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Definitions

  • the present invention relates to a plasma film forming method and a plasma CVD apparatus for forming a thin film on a substrate by capacitively coupled plasma CVD, and can be applied to forming a nitride film used as a reflective film of a crystalline solar cell.
  • the present invention relates to a method and a film forming apparatus.
  • a film forming apparatus that manufactures a thin film by forming a film on a substrate is known.
  • a film forming apparatus there is a plasma CVD apparatus, which is used for manufacturing various semiconductors such as a TFT array used for a thin film for a solar cell, a liquid crystal display and the like.
  • the in-line type plasma CVD apparatus includes a load chamber, a reaction chamber, and an unload chamber, and performs processing while sequentially moving a substrate placed on a susceptor such as a tray to the load chamber, the reaction chamber, and the unload chamber.
  • a susceptor such as a tray
  • the substrate is heated in a state of being placed on a tray and carried into a vacuum chamber, and further carried into a film forming chamber.
  • the film formation chamber one or more kinds of chemical gases composed of elements constituting the thin film material are introduced, the gas is decomposed by capacitively coupled plasma by high frequency power, and a thin film by chemical vapor deposition (CVD) is formed on the substrate.
  • CVD chemical vapor deposition
  • FIG. 9 is a diagram showing a configuration example of a CVD apparatus including a film forming chamber and a heating chamber in a vacuum chamber.
  • the CVD apparatus 101 shown in FIG. 9 arranges the preheating chamber 102 (102A, 102B), the film formation chamber 103 (103A, 103B), and the unload chamber 104 in-line, and conveys the substrate 120 placed on the tray 109. In this configuration, the film is formed after preliminary heating.
  • a heater 107 is provided in the preheating chamber 102 and the film forming chamber 103.
  • the substrate 120 is deposited from the unload chamber 104 after being deposited in the deposition chamber 103, separated from the tray 109, and sent to the next step (not shown).
  • the tray 109 from which the substrate 120 has been separated is returned by the tray return belt 105, and after the unprocessed substrate 120 is placed by the substrate transfer device 106, it is introduced into the preheating chamber 102, and is placed on the placed substrate 120.
  • a film forming process is performed.
  • Gas is introduced into the film forming chamber 103 and RF power 103d impedance-matched by the matching box 103c from the RF power source 103a is applied to the high frequency electrode 103d to form plasma.
  • RF power from an RF power source to a high-frequency electrode has been performed continuously.
  • FIG. 10 is a diagram for controlling suppression of conventional arc discharge.
  • FIG. 10A shows the state of RF reflected power returning from the load to the RF power source
  • FIG. 10B shows the state of RF input power from the RF power source toward the load.
  • the RF power source detects this RF reflected power, compares the detected RF reflected power with a preset value, and detects the occurrence of arc discharge when the RF reflected power exceeds the set value (see FIG. A) in 10 (a).
  • the RF power source detects the occurrence of arc discharge, the RF power supply to the load is stopped (B in FIG. 10B), and the power is cut off for a predetermined time (for example, 0.01 sec) (FIG. 10).
  • C) in (b) the arc discharge is extinguished, and then the input power is gradually increased to the power set value (D, E in FIG. 10 (b)) to perform power control for power recovery.
  • the arc discharge does not occur at least once. Then, there is a problem that it is impossible to suppress the arc discharge that occurs thereafter, and when the arc discharge reoccurs, it is necessary to perform power control to cut off the power each time. However, the occurrence of micro arc discharge that cannot be observed as reflected power cannot be suppressed.
  • FIG. 11 is a diagram showing the energy distribution of the electron temperature of glow discharge plasma.
  • the electrons are distributed at a high density in the boundary region where the electron temperature is low, while in the low density high electron temperature plasma, the electrons are distributed at a high density in the boundary region where the electron temperature is high.
  • a plasma CVD apparatus using an RF power source having a frequency of 13.56 MHz forms a high-density low electron temperature plasma, while an RF power source having a frequency of 250 KHz is used.
  • the plasma CVD apparatus to be used forms a low density high electron temperature plasma.
  • the glow discharge plasma does not disappear instantaneously even when the power is cut off, and the time is about 100 to 150 microseconds. It is said that the plasma state is maintained. This is because the plasma is gradually lost due to the recombination of ions and electrons, the diffusion and disappearance of electrons on the wall surface, the combination of electrons and neutral gas molecules, etc., and the plasma cannot be maintained. It is thought that there is.
  • arc discharge may be caused by high-temperature electrons. Therefore, when forming a high-density low-electron temperature plasma using an RF power source having a frequency of 13.56 MHz or higher, As described, it is known that high temperature electrons in plasma are lost by cutting off electric power, and arc discharge is lost.
  • Capacitively coupled plasma using a low frequency RF power source of about 150 kHz to 600 kHz is generally a low density and high electron temperature plasma.
  • the capacitively coupled plasma CVD apparatus used for forming a nitride film for a crystalline solar cell uses capacitively coupled plasma that forms plasma by supplying RF power from a low frequency RF power source of about 150 kHz to 600 kHz to an electrode.
  • This plasma is generally of low density and high electron temperature. Since the low density high electron temperature plasma is a plasma in which high temperature electrons with high energy exist as shown in FIG. 11, arc discharge is likely to occur.
  • the substrate temperature during the CVD process is a high temperature of 400 ° C. or higher
  • the formed nitride film is insulative
  • the electrode area is a large area of 1 m square or more. Therefore, a condition that arc discharge is likely to occur during the CVD process is also taken into consideration.
  • the nitride film for a crystalline solar cell is formed by a capacitively coupled plasma device using a low frequency RF power source, it can be said that the environment is extremely susceptible to arc discharge.
  • Patent Document 1 shows that arc application is prevented by stopping voltage application at an appropriate time interval and making it intermittent electric power, but a specific method of selecting the intermittent time is described. Examples are not shown.
  • Patent Document 2 discloses that the rise time (the time when the voltage (absolute value) continuously increases) and the fall time (the time when the voltage (absolute value) continuously decreases) are 100 ⁇ s or less, a constant voltage. Although the example of the time width of applying 3 to 200 m ⁇ s is shown, it is not clearly specified what kind of standard the cutoff time or the application time for applying a constant voltage is determined.
  • the present invention has been made to solve the above-described problems and to prevent arc discharge from occurring when a nitride film for a crystalline solar cell is formed by a capacitively coupled plasma device using a low-frequency RF power source. .
  • it is intended to prevent the occurrence of arc discharge by periodically suppressing the generation of hot electrons before the occurrence of arc discharge, including the occurrence of micro arc discharge that cannot be observed as reflected power. To do.
  • the present invention periodically suppresses hot electrons before arc discharge occurs by pulse-controlling a low-frequency RF power source, thereby causing arc discharge. It is something that will not let you.
  • the aspect of the film forming method of the present invention is a film forming method using a capacitively coupled plasma CVD apparatus, in which power supply to electrodes provided in the capacitively coupled plasma CVD apparatus is intermittently performed by pulse control.
  • power supply is periodically repeated with an on time for supplying power and an off time for stopping power supply as one period.
  • the off time for stopping power supply is set within the time span between the lower limit time and the upper limit time, and the on time for supplying power is set as the upper limit time.
  • the lower limit of the off time during which the power supply is stopped can be determined as the time required for a plasma state in which the density of hot electrons is reduced and no arc discharge occurs after the power supply is stopped.
  • the power supply stop time is set to the lower limit time or more, the density of high-temperature electrons in the plasma decreases to a plasma state where arc discharge does not occur, so arc discharge occurs when power is turned on again. This can be suppressed.
  • the upper limit of the off time for stopping the power supply is the time required for the electron density to drop until it becomes difficult to maintain the plasma after the power supply is stopped.
  • the electron density and power supply in the plasma are stopped.
  • the high-temperature electrons can be determined by the time that becomes the residual plasma threshold, which is the limit for maintaining the plasma.
  • the time for stopping power supply is set to the upper limit time or less, the plasma is maintained because the electron density in the plasma does not fall below the residual plasma threshold, and the film is continuously formed by simply turning on the power again. Can be done.
  • the upper limit time of the on-time for supplying power is the time from the start of power supply until the electron temperature rises and the electron temperature is saturated, and the on-time for supplying the density of hot electrons in the plasma and power In this relation, it can be determined by setting the time shorter than the time when the density of high-temperature electrons is saturated.
  • the density of hot electrons in the plasma increases and arc discharge is likely to occur.
  • the power supply time is set to the upper limit time or less, the density of high-temperature electrons does not reach saturation, so that arc discharge can be prevented from occurring during power supply.
  • the off time for stopping the power supply is set within a time width in which 20 microseconds is the lower limit time and 50 microseconds is the upper limit time.
  • the on-time for supplying power is set to 1000 microseconds as the upper limit time, and low frequency RF power of 150 kHz to 600 kHz is intermittently supplied under this condition.
  • the plasma CVD apparatus includes an RF electrode therein, a film formation chamber in which a thin film is formed by plasma CVD on a substrate disposed opposite to the RF electrode, and the RF electrode has a low frequency.
  • An RF power source that supplies RF power and a pulse control unit that controls power supply from the RF power source to the RF electrode are provided.
  • the RF power supply outputs low frequency RF power from 150 kHz to 600 kHz.
  • the pulse control unit performs pulse control on the low-frequency RF power under the conditions of an off time of 20 to 50 microseconds and an on time of 1000 microseconds or less, and forms intermittent pulse power by this pulse control.
  • the substrate temperature during the CVD process is set to 400 ° C. or higher in the film forming process for forming the nitride film for the crystalline solar cell.
  • the temperature of the substrate during the CVD process is set to 400 ° C. or higher, and a nitride film for a crystalline solar cell is formed on the substrate.
  • a nitride film for a crystalline solar cell is formed by a capacitively coupled plasma apparatus using a low frequency RF power source, arc discharge is caused at all.
  • a nitride film can be formed on the substrate.
  • the plasma film forming method and the plasma CVD apparatus of the present invention it is possible to periodically suppress high-temperature electrons before the occurrence of arc discharge to prevent the occurrence of arc discharge. .
  • FIG. 1 is a diagram for explaining a schematic configuration of a plasma CVD apparatus of the present invention. Note that the plasma CVD apparatus illustrated in FIG. 1 illustrates an inline configuration example.
  • the plasma CVD apparatus 1 shown in FIG. 1 has a preheating chamber 2 (2A, 2B), a film formation chamber 3 (3A, 3B), and an unload chamber 4 arranged in-line, and a substrate 20 placed on a tray 9 is arranged.
  • the film is formed after preheating while being conveyed.
  • the tray 9 unloaded from the unload chamber 4 moves the film-formed substrate 20, returns it to the substrate transfer device 6 by the tray return belt 5, places the non-film-formed substrate 20, and preheats it. Carry it into the room 2.
  • the unprocessed substrate 20 is placed on the tray 9 (receptor) mainly composed of carbon by the substrate transfer device 6 and introduced into the preheating chamber 2.
  • the preheating chamber 2 is configured by connecting two preheating chambers 2A and 2B.
  • the preheating chambers 2A and 2B include a heater 7 in a vacuum chamber.
  • the tray 9 introduced into the preheating chambers 2 ⁇ / b> A and 2 ⁇ / b> B is heated by the heater 7 and controlled to a temperature suitable for the CVD process performed in the film forming chamber 3.
  • the heater 7 is provided in each of the preheating chamber 2A and the preheating chamber 2B, and the temperature control can be easily adjusted by heating in two stages. For example, the temperature can be adjusted to a predetermined temperature by the heater 7 in the preheating chamber 2B after the temperature is increased at high speed by the heater 7 in the preheating chamber 2A.
  • the preheating chambers 2A and 2B can be provided with an introduction mechanism (not shown) for introducing hydrogen gas or helium gas into the vacuum chamber.
  • an introduction mechanism not shown
  • the heating efficiency can be improved, the treatment time can be shortened, and the heating device can be simplified.
  • temperature control is performed by introducing helium gas or the like into the preheating chambers 2A and 2B.
  • the film formation chamber 3 is configured by connecting two film formation chambers 3A and 3B.
  • the film forming chambers 3A and 3B are provided with a heater 7 in a vacuum chamber.
  • the film formation chambers 3A and 3B are provided with a high-frequency electrode 3d.
  • a SiN reflection film silicon nitride reflection film
  • the heater 7 is maintained at the plasma CVD process temperature.
  • the film forming chambers 3A and 3B can be provided with an introduction mechanism (not shown) for introducing hydrogen gas or helium gas into the vacuum chamber.
  • Introducing hydrogen gas with good thermal conductivity into the film forming chambers 3A and 3B can improve the heating efficiency, shorten the processing time, and simplify the heating apparatus. Further, temperature control is performed by introducing helium gas or the like into the film forming chambers 3A and 3B.
  • the film forming chambers 3A and 3B can perform a film forming process as necessary.
  • it can be used for a mode in which different thin film forming processes are performed in the film forming chambers 3A and 3B, a mode in which the same type of thin film is formed in two stages in the film forming chambers 3A and 3B, and the like.
  • FIG. 1 shows an example in which the preheating chamber and the film forming chamber are each two chambers, a configuration in which each chamber is a single chamber or a plurality of three or more chambers may be employed.
  • the high-frequency electrode 3d provided in the film forming chamber 3 is disposed so as to face the electrode (not shown) that supports the substrate 20 together with the tray 9, and constitutes a capacitively coupled plasma CVD apparatus.
  • RF power is supplied to the high-frequency electrode 3 d from an RF power source 3 a provided outside the vacuum chamber of the film formation chamber 3.
  • the RF power source 3a is a power source that outputs low-frequency RF power of about 150 kHz to 600 kHz.
  • a pulse control unit 3b is connected to the RF power source 3a, and pulse-controlled low frequency RF power is supplied to the high frequency electrode 3d via the matching box 3c to form capacitively coupled plasma.
  • the pulse control unit 3b performs control to intermittently supply the low-frequency RF power, and repeats the period in which the power is supplied and the period in which the power is not supplied, thereby replacing the high-frequency electrode 3d with continuous power application. Then, intermittent power application is performed.
  • FIG. 2 is a diagram for explaining RF power pulse control.
  • FIG. 2A shows an example of a control pulse signal for pulse-controlling RF power
  • FIG. 2B shows an example of a waveform of pulse-controlled RF voltage.
  • the control pulse signal is a signal that repeats on-pulse and off-pal.
  • the control pulse signal supplies RF power output from the RF power source 3a to the high-frequency electrode 3d during the on-pulse period.
  • the off-pulse period (hereinafter referred to as off-time)
  • the supply of power from the RF power source 3a to the high-frequency electrode 3d is stopped.
  • FIG. 2B shows a case where the electric field is attenuated to a sufficiently small extent that plasma cannot be generated during the off-pulse period (hereinafter referred to as on-time).
  • FIG. 2 shows an example in which the ON time is set to 1000 ⁇ sec or less and the OFF time is set to a time width of 20 ⁇ sec to 50 ⁇ sec.
  • the on time and the off time will be described.
  • the time required for the hot electron density to reach a predetermined plasma state after the power supply is stopped (lower limit) Time) and the time interval between the time when the electron density is stopped and the time required to reach the residual plasma threshold (upper limit time), which is the limit for maintaining the plasma, is the off time for stopping the power supply.
  • the density of hot electrons in the plasma rises after the power supply is started, the time required for the hot electron density to saturate is set as the upper limit of the power supply on time. By interrupting the power supply under conditions, the occurrence of arc discharge is suppressed.
  • the predetermined plasma state is a state showing a so-called “low temperature plasma” state in which electrons in a high temperature region are sufficiently lost and arc discharge caused by the high temperature electrons is sufficiently suppressed.
  • FIG. 11 shows the electron density distribution from the low temperature region to the high temperature region. According to this electron density distribution, with time, it is considered that electrons in any region such as a low temperature region and a high temperature region will disappear in the same way, and the temperature distribution of electrons after a certain time has elapsed. Only the low temperature region remains.
  • FIG. 3 described later corresponds to the integral value of the electron density over time and the average electron temperature. However, it is said that there is a region having a high density in the region of 50 eV or more which is not shown in FIG.
  • the electron temperature of each region is not changed (decreased), but the absolute number of electrons (electron density) in each region divided according to energy and temperature. Since it changes, the plasma as a whole is expressed as an average value of electron temperature at a low temperature or a high temperature.
  • FIG. 3 shows a change in electron temperature in the plasma after the power supply is stopped
  • FIG. 4 is a diagram after the power supply is stopped
  • FIG. 5 is a diagram showing the range of off time determined by the electron density and the electron temperature.
  • the density of high-temperature electrons in the plasma is low.
  • the electron temperature change in the plasma shown in FIG. 3 after the RF power supply is shut off, the electron temperature rapidly decreases, for example, to 2 eV or less.
  • the electrons in the plasma after exceeding 20 microseconds, the electrons in the plasma are occupied by low-temperature electrons that do not cause arc discharge. Therefore, as the lower limit value of the off time of the pulse control, the time required for the hot electron density to reach a predetermined plasma state after the power supply is stopped is set. From the example of FIG. 3, 20 microseconds can be defined as the lower limit of the off time.
  • the density of the boundary where the plasma is maintained is defined as a residual plasma threshold (indicated by a chain line in FIG. 4). If the plasma density is equal to or higher than the residual plasma threshold, the plasma is maintained, and plasma generation can be continued by reapplying power in this state. On the other hand, when the plasma density is lower than the residual plasma threshold, it is difficult to maintain the plasma. Therefore, the time during which the plasma density (electron density) becomes the residual plasma threshold is set as the upper limit value, and power generation is stopped before the upper limit value is reached, and plasma generation can be continued by turning on the power again. .
  • the upper limit value of the off time is determined based on the change in the electron density indicated by the solid line in FIG.
  • the change in electron density indicated by the solid line intersects the residual plasma threshold at about 50 ⁇ sec. Therefore, here, 50 microseconds can be set as the upper limit value of the off time.
  • the off time required for the plasma density to drop to the residual plasma threshold after the RF power is cut off depends on the initial value of the plasma density, and the off time when the initial value of the plasma density is large is This is longer than the off time when the initial value of the plasma density is small.
  • the case where the initial value of the plasma density is large is indicated by a broken line
  • the case where the initial value of the plasma density is small is indicated by a solid line.
  • the range of the off time when the RF power is pulse-controlled can be determined by the lower limit value of the off time determined in FIG. 3 and the upper limit value of the off time determined in FIG. FIG. 5 shows the range of this off time.
  • the off time in RF power pulse control is set in a range between the lower limit value and the upper limit value in the figure.
  • the lower limit is determined by the off time when the density of high temperature electrons is below a predetermined density
  • the upper limit is determined by the off time when the plasma density (electron density) is below the residual plasma threshold.
  • FIG. 6 is a diagram for explaining the on-time, and shows a change in the electron temperature in the plasma after the start of power supply.
  • FIG. 6 it increases slowly after turning on RF power. If the state in which the density of hot electrons in the plasma is high is maintained for a long time, the probability that hot electrons are present increases, and the possibility of arc discharge increases.
  • the saturation time in which the density of high-temperature electrons is saturated is used as a guide for the upper limit time, and the generation of arc discharge is suppressed by interrupting the power supply before reaching the saturation time.
  • the saturation time until the density of high-temperature electrons reaches saturation is set to 1000 microseconds, and this 1000 microsecond is set as the upper limit value of the on-time.
  • the degree of input power can be expressed by on-duty.
  • the on-duty can be expressed by the following equation.
  • ON duty on time / (on time + off time)
  • FIG. 7 is a diagram for explaining the relationship between the ON duty in the pulse control and the film formation rate.
  • FIG. 7A shows the relationship of the pulse control OFF time range, and FIG. The relationship of the on-time of pulse control is shown. Note that Dep.rate on the vertical axis in FIG. 7 represents the film formation rate.
  • FIG. 7 (a) shows the range of the ON duty determined by the off time in the relationship of the film formation rate to the ON duty.
  • the range of ON duty shown in FIG. 7A satisfies the range of the upper limit value and the lower limit value of the off time for suppressing the arc discharge described above. By setting the highest ON duty value within this ON duty range, arc discharge can be suppressed and the deposition rate can be improved.
  • FIG. 7B shows the relationship between the ON time and the deposition rate in the relationship of the deposition rate with respect to the ON duty.
  • the range of ON duty shown in FIG. 7 (b) changes depending on the ON time for suppressing the arc discharge described above, and the ON duty range becomes higher on the film deposition rate side as the ON time is longer.
  • the ON duty as the lower limit value and the ON time as the upper limit value, it is possible to suppress arc discharge and increase the deposition rate.
  • FIG. 8 shows an example of the relationship between the deposition rate and the on-duty with the input power as a parameter.
  • the RF input power is a limit of 900 W
  • the power can be input without generating arc discharge.
  • the film formation rate can be improved by increasing the input power value.
  • the plasma can be generated without generating any arc discharge by optimizing the pulse control of the RF power.
  • the effects of suppressing the generation of particles, ensuring the uniformity of the thickness of the thin film, avoiding damage to the substrate, and the like can be obtained, and the peeling of the deposited film from the peripheral portion can be reduced, and the plasma CVD apparatus
  • the productivity can be improved by extending the maintenance cycle.
  • the amount of RF power input is limited in order to avoid the occurrence of arc discharge, and it is difficult to improve the film formation speed.
  • RF power can be input, the film formation rate can be significantly increased, and productivity can be improved.
  • the present invention can be applied not only to a thin film for a solar cell but also to a film forming process for generating a different film thickness on a substrate, and can be applied to a sputtering apparatus, a CVD apparatus, an ashing apparatus, an etching apparatus, an MBE apparatus, a vapor deposition apparatus, and the like. Can be applied.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Abstract

容量結合型プラズマＣＶＤ装置による成膜において、低周波ＲＦ電源をパルス制御することによって、アーク放電が発生する前に高温電子の密度を周期的に抑制し、これによってアーク放電の発生を抑制する。パルス制御は、電力供給を行うオン時間と、電力供給を停止するオフ時間とを一期間として電力供給を周期的に繰り返して行う。パルス制御は、電力供給を停止した後のプラズマ中の電子密度の低下において、電子密度が電力供給を停止してからアーク放電を発生する残留プラズマ閾値となるまでの時間と、電力供給を停止した後のプラズマ中の　高温電子の密度の低下において、電力供給を停止してから所定のプラズマ状態となるまでの時間との間の時間間隔を、電力供給を停止するオフ時間とし、電力供給を開始した後のプラズマ中の　高温電子の密度の上昇において、飽和時間を電力供給のオン時間の上限とする条件で電力供給を断続する。

Description

プラズマ成膜方法、およびプラズマＣＶＤ装置
　本発明は、容量結合型プラズマＣＶＤによって基板上に薄膜を成膜するプラズマ成膜方法、およびプラズマＣＶＤ装置に関し、結晶系太陽電池の反射膜に用いる窒化膜の形成に適用することができる成膜方法および成膜装置に関する。
　基板上に成膜を行って薄膜等を製造する成膜装置が知られている。このような成膜装置として、プラズマＣＶＤ装置があり、太陽電池用薄膜、液晶ディスプレイ等に用いられるＴＦＴアレイ等の種々の半導体製造に使用されている。
　インライン式のプラズマＣＶＤ装置では、ロード室、反応室、アンロード室を備え、トレイ等のサセプタに載置された基板をこれらロード室、反応室、およびアンロード室に順に移動させながら処理を施すことで薄膜形成を行っている。ロード室にはランプヒータ等が設けられ、基板をトレイに載せた状態で加熱して真空チャンバー内に搬入、さらに成膜室内に搬入する。成膜室では、薄膜材料を構成する元素からなる一種又は複数種の化学物ガスを導入しながら、高周波電力による容量結合プラズマによって前記ガスを分解し、基板上に化学蒸着（ＣＶＤ）による薄膜を形成する。薄膜が形成された基板は、アンロード室から搬出される。
　図９は、真空チャンバー内に成膜室および加熱室を備えるＣＶＤ装置の一構成例を示す図である。図９に示すＣＶＤ装置１０１は、予備加熱室１０２（１０２Ａ，１０２Ｂ）と成膜室１０３（１０３Ａ，１０３Ｂ）とアンロード室１０４をインラインに配列し、トレイ１０９上に載置した基板１２０を搬送しながら予備加熱した後に成膜を施す構成である。予備加熱室１０２および成膜室１０３内には、加熱ヒーター１０７が設けられている。
　基板１２０は、成膜室１０３で成膜された後アンロード室１０４から導出され、トレイ１０９から分離されて次の工程（図示していない）に送られる。一方、基板１２０を分離したトレイ１０９はトレイリターンベルト１０５によって戻され、基板移載装置１０６によって未処理の基板１２０が載置された後予備加熱室１０２内に導入され、載置した基板１２０に成膜処理が施される。
　成膜室１０３には、ガスが導入されると共に、ＲＦ電源１０３ａからマッチングボックス１０３ｃでインピーダンス整合されたＲＦ電力が高周波電極１０３ｄ印加され、プラズマが形成される。従来、ＲＦ電源から高周波電極へのＲＦ電力の印加は連続して行われている。
　プラズマＣＶＤ装置による成膜において、成膜速度を向上させるには投入する電力を増大させる必要がある。しかしながら、投入電力を増大させるとアーク放電の異常放電の発生率が高まるという問題がある。
　従来、アーク放電を抑制する方法として、主にＲＦ電源の保護を目的としてアーク放電発生時に電源を遮断し、所定時間が経過した後に電源を再スタートさせる方法が用いられている。図１０は従来のアーク放電の抑制を制御するための図である。図１０（ａ）は負荷からＲＦ電源に戻るＲＦ反射電力の状態を示し、図１０（ｂ）はＲＦ電源から負荷に向かうＲＦ入力電力の状態を示している。
　アーク放電が発生した場合には負荷から電源に戻るＲＦ反射電力が増加する。ＲＦ電源はこのＲＦ反射電力を検出し、検出したＲＦ反射電力と予め設定しておいた設定値とを比較し、ＲＦ反射電力が設定値を超えたことによりアーク放電の発生を検出する（図１０（ａ）中のＡ）。ＲＦ電源はアーク放電の発生を検出すると、負荷へのＲＦ電力供給を停止して（（図１０（ｂ）中のＢ）所定時間（例えば、０．０１sec）電力を遮断することによって（図１０（ｂ）中のＣ）アーク放電を消失させ、その後緩やかに電力設定値まで入力電力を増加させて（図１０（ｂ）中のＤ，Ｅ）電力復帰を行う電力制御を行っている。
　しかしながら、上記したように、ＲＦ反射電力を監視することでアーク放電の発生を検出し、アーク放電が発生した後に電力遮断を行う制御方法では、アーク放電が少なくとも一度はアーク放電が発生しなければ、その後に発生するアーク放電を抑制することができないという問題があり、また、アーク放電が再発生した場合には、その都度電力を遮断する電力制御を行う必要がある。但し、反射電力として観測できないマイクロアーク放電の発生は抑制が不可能である。
　また、プラズマＣＶＤ装置の電力印加において、交流波形以外の波形を用いることが提案されている。例えば、交流波形に代えて、電圧をパルス化して電圧の立ち上がり時間が速いパルスを用いることによって、プラズマを発生し易くすることが提案されている。
　また、ＲＦ電力の連続印加に代えて、アーク放電直前に印加パルス電圧を間欠的に遮断して、アーク放電化を防止し安定なグロー放電を持続することが提案されている。また、適当な時間間隔で電圧印加を停止する間、欠電とすることでアーク放電を防止することも示されている（特許文献１参照）。
　また、対向電極間にパルス状の電界を印加することで原料ガスをグロー放電プラズマ化させることによって、ヘリウム等のプラズマ放電状態からアーク放電状態に至る時間が長い成分を含有しない雰囲気において、アーク放電に移行する前に放電を止め、再び放電を開始するサイクルによって安定した放電プラズマを発生させること、およびパルス電界の立ち上がり時間（電圧（絶対値）が連続して増加する時間）および立ち下がり時間（電圧（絶対値）が連続して減少する時間）は１００μs以下であること、一つのパルス継続時間は２００μs以下が望ましいことが提案されている（特許文献２参照）。
特開２００４－１４４９４号公報（段落０００５，段落００１１，００１４） 特開２００２－１１０５８７号公報（段落００１１，段落００５１，段落００５５）
　図１１は、グロー放電プラズマの電子温度のエネルギー分布を示す図である。図１１において、高密度低電子温度プラズマでは、電子は電子温度が低い境域に高い密度で分布し、一方、低密度高電子温度プラズマでは、電子は電子温度が高い境域に高い密度で分布している。ここで、例えば１３．５６ＭＨｚ と２５０ＫＨｚ の周波数で比較すれば、１３．５６ＭＨｚの周波数のＲＦ電源を利用するプラズマＣＶＤ装置は高密度低電子温度プラズマを形成し、一方、２５０ＫＨｚの周波数のＲＦ電源を利用するプラズマＣＶＤ装置は低密度高電子温度プラズマを形成する。
　一般的な工業周波数である１３．５６ＭＨｚのＲＦ電源を利用するプラズマＣＶＤ装置では、グロー放電プラズマは電力を遮断しても瞬時にプラズマは消失せず、１００マイクロ秒から１５０マイクロ秒程度の時間、プラズマ状態を維持すると云われている。これは、プラズマが、イオンと電子の再結合、電子の壁面への拡散消失、電子と中性ガス分子との結合等により次第にプラズマ密度が減少しプラズマの維持が出来なくなり消失してしまうためであると考えられている。
　エネルギー供給が遮断されると、電子の振動エネルギーは瞬時に消失するため、アーク放電を引き起こす可能性がある僅かな高温電子は、プラズマ全体の密度の減少時間よりもはるかに短時間でエネルギーが消失することになる。
　したがって、高密度低電子温度プラズマでは、電力を遮断してから１５０マイクロ秒間の大半の時間において、残留プラズマ中には低温電子が大半を占め、高温電子の密度が低いため、アーク放電は発生しにくい状態になる。
　プラズマＣＶＤ薄膜形成装置では、アーク放電が高温の電子によって引き起こされる場合があるため、１３．５６ＭＨz以上の周波数のＲＦ電源を利用して高密度低電子温度プラズマを形成する場合には、背景技術で記載したように、電力を遮断することでプラズマ中の高温電子を消失させ、アーク放電を消失させることが知られている。
　２５０ＫＨｚのような低い周波数のＲＦ電源を使用する場合、プラズマの特性は低密度高電子温度プラズマであるため、電子温度が比較的高温側に分布しており、アーク放電が発生しやすい。
　１５０ｋＨｚから６００ｋＨｚ程度の低周波ＲＦ電源を利用した容量結合型プラズマは、一般に低密度、高電子温度のプラズマである。
　結晶系太陽電池用窒化膜形成に用いられる容量結合型プラズマＣＶＤ装置では、１５０ｋＨｚから６００ｋＨｚ程度の低周波ＲＦ電源のＲＦ電力を電極に供給してプラズマを形成する容量結合式のプラズマを用いており、このプラズマは一般的に低密度で、高電子温度である。低密度高電子温度プラズマは、図１１に示すようにエネルギーの高い高温度の電子が存在するプラズマであるため、アーク放電が発生しやすい状態となる。
　さらに、結晶系太陽電池用窒化膜を形成する場合、ＣＶＤプロセス時の基板温度は４００℃以上の高温であり、形成される窒化膜は絶縁性であって、電極面積は１ｍ角以上の大面積であるため、ＣＶＤプロセス時にはアーク放電が発生しやすい条件も加味される。
　したがって、低周波ＲＦ電源を利用した容量結合型プラズマ装置によって結晶系太陽電池用窒化膜を形成する場合は、極めてアーク放電が発生し易い環境にあると云える。
　ＣＶＤプロセス中において、電極表面、基板上、基板の近傍、成膜室の内部や壁面等でアーク放電が発生すると、均一な薄膜生成が不可能となるという問題がある他、アーク放電によって大量のパーティクルが発生するという問題がある。このアーク放電によって発生したパーティクルは基板欠陥の要因となる他、ＣＶＤプロセス自体の継続を困難にするという問題がある。
　アーク放電の発生を検出し、アーク放電を検出する毎に電力を遮断することでアーク放電を消失させるという、従来知られているアーク放電抑制方法では、パーティクルの発生は避けられず、アーク放電により基板への損傷を引き起こす場合がある。また、局所的に発生するアーク放電によってプラズマの均一性がくずれ、薄膜の均一性が確保できない。さらに、反射電力として観測できないマイクロアーク放電の発生は抑制が不可能である。
　また、特許文献１では、適当な時間間隔で電圧印加を停止し、その間欠電とすることでアーク放電を防止することが示されているが、断続時間についてどのように選択するかという具体的な例は示されていない。また、特許文献２は、立ち上がり時間（電圧（絶対値）が連続して増加する時間）および立ち下がり時間（電圧（絶対値）が連続して減少する時間）を１００μs以下とすること、一定電圧を印加する時間幅として３～２００ｍμsの例を示しているが、遮断時間や一定電圧を印加する印加時間をどのような基準で定めるか、具体的な数値等については明記されていない。
　そこで、本発明は上記課題を解決して、低周波ＲＦ電源を利用した容量結合型プラズマ装置によって結晶系太陽電池用窒化膜を形成する場合において、アーク放電の発生を起こさせないことを目的とする。
　より詳細には、反射電力として観測できないマイクロアーク放電の発生も含めて、アーク放電が発生する前に高温電子の生成を周期的に抑制することによって、アーク放電の発生を起こさせないことを目的とする。
　本発明は、容量結合型プラズマＣＶＤ装置による成膜において、低周波ＲＦ電源をパルス制御することによって、アーク放電が発生する前に高温電子を周期的に抑制し、これによってアーク放電の発生を起こさせないようにするものである。
　本発明の成膜方法の態様は、容量結合型プラズマＣＶＤ装置による成膜方法であり、容量結合型プラズマＣＶＤ装置が備える電極への電力供給をパルス制御によって断続して行う。このパルス制御は、電力供給を行うオン時間と、電力供給を停止するオフ時間とを一期間として電力供給を周期的に繰り返して行うものである。
　電力供給を停止するオフ時間は下限時間と上限時間とで挟まれた時間幅内で設定し、電力供給を行うオン時間は上限時間で設定される。
　電力供給を停止するオフ時間の下限時間は、電力供給を停止してから高温電子の密度が低下し、アーク放電が発生しないプラズマ状態になるのに要する時間として定めることができる。
　この下限時間よりも短い時間で電力供給を停止すると、高温電子の密度はアーク放電が発生しないプラズマ状態まで十分に低下しないため、電力を再投入した際にアーク放電が発生するおそれがある。
　一方、電力供給を停止する時間を下限時間以上とした場合には、プラズマ中の高温電子の密度はアーク放電が発生しないプラズマ状態まで低下するため、電力を再投入した際にアーク放電が発生することを抑制することができる。
　電力供給を停止するオフ時間の上限時間は、電力供給を停止してから電子密度が低下し、プラズマの維持が困難となるまで下がるに要する時間であり、プラズマ中の電子密度と電力供給を停止するオフ時間との関係において、高温電子はプラズマを維持する限界である残留プラズマ閾値となる時間によって定めることができる。
　この上限時間を超えて電力供給を停止すると、プラズマ中の電子密度が低下してプラズマの維持が困難となる。
　一方、電力供給を停止する時間を上限時間以下とした場合には、プラズマ中の電子密度は残留プラズマ閾値を下回らないためプラズマが維持されており、単に電力を再投入するだけで成膜を連続して行うことができる。
　電力供給を行うオン時間の上限時間は、電力供給を開始してから電子温度が上昇し、電子温度が飽和するまでの時間であり、プラズマ中の高温電子の密度と電力を供給するオン時間との関係において、高温電子の密度が飽和する時間よりも短時間とするによって定めることができる。
　この上限時間を超えて電力供給を行うと、プラズマ中の高温電子の密度が上昇してアーク放電が発生しやすくなる。一方、電力供給を行う時間をこの上限時間以下とした場合には、高温電子の密度は飽和に至らないため、電力供給中にアーク放電が発生することを抑制することができる。
　また、上記パルス制御を行うことで、アーク放電が発生をすることなく、従来よりも大きなＲＦ電力を印加することが可能となり、成膜速度の増大による生産性の向上が実現できる。
　本発明の容量結合型プラズマＣＶＤ装置による成膜方法で行うパルス制御において、電力供給を停止するオフ時間は、２０マイクロ秒を下限時間とし、５０マイクロ秒を上限時間とする時間幅内で設定し、電力供給を行うオン時間は、１０００マイクロ秒を上限時間として設定し、この条件で１５０ｋＨｚから６００ｋＨｚの低周波ＲＦ電力を断続して供給する。
　また、本発明のプラズマＣＶＤ装置の態様において、プラズマＣＶＤ装置は内部にＲＦ電極を有し、ＲＦ電極と対向配置した基板上にプラズマＣＶＤによって薄膜を形成する成膜室と、ＲＦ電極に低周波ＲＦ電力を供給するＲＦ電源と、ＲＦ電源からＲＦ電極への電力供給を制御するパルス制御部とを備える。
　ＲＦ電源は、１５０ｋＨｚから６００ｋＨｚの低周波ＲＦ電力を出力する。パルス制御部は、低周波ＲＦ電力を、オフ時間を２０マイクロ秒から５０マイクロ秒、オン時間を１０００マイクロ秒以下とする条件でパルス制御し、このパルス制御によって断続するパルス電力を形成する。
　容量結合型プラズマＣＶＤ装置は、結晶系太陽電池用窒化膜を成膜する成膜プロセスにおいて、ＣＶＤプロセス時の基板の温度は４００℃以上とする。成膜室は、ＣＶＤプロセス時の基板の温度を４００℃以上とし、基板上に結晶系太陽電池用窒化膜を成膜する。
　本発明のプラズマ成膜方法およびプラズマＣＶＤ装置によれば、低周波ＲＦ電源を利用した容量結合型プラズマ装置によって結晶系太陽電池用窒化膜を形成する場合において、一切アーク放電の発生を起こさせることなく、基板上に窒化膜を形成することができる。
　より詳細には、本発明のプラズマ成膜方法およびプラズマＣＶＤ装置によれば、アーク放電が発生する前に高温電子を周期的に抑制して、アーク放電の発生を起こさせないようにすることができる。
本発明のプラズマＣＶＤ装置の概略構成を説明するための図である。 ＲＦ電力のパルス制御を説明するための図である。 電力供給を停止した後のプラズマ中の電子密度の変化を示す図である。 電力供給を停止した後のプラズマ中の電子温度の変化を示す図である。 本発明の電子密度と電子温度で定まるオフ時間の範囲を示す図である。 本発明のオン時間を説明するための図である。 本発明のパルス制御におけるON dutyと成膜速度との関係を説明するための図である。 本発明のパルス制御におけるON dutyに対する成膜速度の関係の一例を示す図である。 従来の真空チャンバー内に成膜室および加熱室を備えるＣＶＤ装置の一構成例を示す図である。 従来のアーク放電の抑制を制御するための図である。 グロー放電プラズマの電子温度のエネルギー分布を示す図である。
符号の説明
　１…プラズマＣＶＤ装置、２，２Ａ，２Ｂ…予備加熱室、３，３Ａ，３Ｂ… 成膜室、３ａ…ＲＦ電源、３ｂ…パルス制御部、３ｃ…マッチングボックス、３ｄ…高周波電極、４…アンロード室、５…トレイリターンベルト、６…基板移載装置、７…加熱ヒーター、９…トレイ、２０…基板、１０１…プラズマＣＶＤ装置、１０２…予備加熱室、１０３…成膜室、１０３ａ…ＲＦ電源、１０３ｃ…マッチングボックス、１０３ｄ…高周波電極、１０４…アンロード室、１０５…トレイリターンベルト、１０６…基板移載装置、１０７…加熱ヒーター、１０９…トレイ、１２０…基板。
　以下、本発明の実施の形態について、図を参照しながら詳細に説明する。
　図１は本発明のプラズマＣＶＤ装置の概略構成を説明するための図である。なお、図１に示すプラズマＣＶＤ装置は、インライン式の構成例を示している。
　図１に示すプラズマＣＶＤ装置１は、予備加熱室２（２Ａ，２Ｂ）と成膜室３（３Ａ，３Ｂ）とアンロード室４をインラインに配列し、トレイ９上に載置した基板２０を搬送しながら予備加熱した後に成膜を施す。アンロード室４から搬出されたトレイ９は、成膜済みの基板２０を移動した後、トレイリターンベルト５によって基板移載装置６に戻して、未成膜の基板２０を載置した後、予備加熱室２内に搬入する。
　未処理の基板２０は、基板移載装置６によって、カーボンを主成分とするトレイ９（レセプタ）上に載置され、予備加熱室２に導入される。図１に示す構成例では、予備加熱室２は２つの予備加熱室２Ａ，予備加熱室２Ｂを従属接続して構成される。予備加熱室２Ａ，２Ｂは、例えば、真空チャンバー内に加熱ヒーター７を備える。
　予備加熱室２Ａ，２Ｂに導入されたトレイ９は、加熱ヒーター７によって加熱され、成膜室３で行うＣＶＤ処理に適した温度に制御される。加熱ヒーター７は予備加熱室２Ａ，予備加熱室２Ｂにそれぞれ設け、２段で加熱することによって温度制御の調整を容易とすることができる。例えば、予備加熱室２Ａの加熱ヒーター７によって高速に温度上昇させた後、予備加熱室２Ｂの加熱ヒーター７によって所定温度に温度調整を行うことができる。
　また、予備加熱室２Ａ，２Ｂには、真空チャンバー内に水素ガスあるいはヘリウムガス等を導入する導入機構（図示していない）を設けることができる。予備加熱室２Ａ，２Ｂ内に、加熱処理中に熱伝導率の良い水素ガスを導入することによって、加熱効率を向上させ、処理時間を短縮するとともに、加熱装置の簡略化を図ることができる。また、予備加熱室２Ａ，２Ｂ内にヘリウムガス等を導入することによって温度制御を行う。
　予備加熱室２で加熱されたトレイ９および基板２０を成膜室３内に導入する。図１に示す構成例では、成膜室３は２つの成膜室３Ａ，成膜室３Ｂを従属接続して構成される。成膜室３Ａ，３Ｂは真空チャンバー内に加熱ヒーター７を備える。
　成膜室３Ａ，３Ｂは高周波電極３ｄを備え、例えば、取り込んだ基板にプラズマＣＶＤによるＳｉＮ薄膜の形成によって、多結晶シリコン基板上にＳｉＮ反射膜（窒化シリコン反射膜）を形成する。加熱ヒーター７は、プラズマＣＶＤのプロセス温度に維持する。
　また、成膜室３Ａ，３Ｂには、真空チャンバー内に水素ガスあるいはヘリウムガス等を導入する導入機構（図示していない）を設けることができる。
　成膜室３Ａ，３Ｂ内に、加熱処理中に熱伝導率の良い水素ガスを導入することによって、加熱効率を向上させ、処理時間を短縮するとともに、加熱装置の簡略化を図ることができる。また、成膜室３Ａ，３Ｂ内にヘリウムガス等を導入することによって温度制御を行う。
　なお、成膜室３Ａ，３Ｂは、必要に応じた成膜処理を行うことができる。例えば、成膜室３Ａ，３Ｂにおいてそれぞれ異なる薄膜の成膜処理を行う態様や、成膜室３Ａ，３Ｂにおいて同種の薄膜を２段階で成膜処理を行う態様などに用いることができる。図１では、予備加熱室および成膜室がそれぞれ２室の例を示しているが、それぞれ１室とする構成の他、３室以上の複数室とする構成としてもよい。
　成膜室３内に設けられる高周波電極３ｄは、トレイ９と共に基板２０を支持する電極（図示していない）と対向配置され、容量結合型プラズマＣＶＤ装置を構成している。高周波電極３ｄには、成膜室３の真空チャンバーの外側に設けたＲＦ電源３ａからＲＦ電力が供給される。ＲＦ電源３ａは、１５０ｋＨｚから６００ｋＨｚ程度の低周波のＲＦ電力を出力する電源である。ＲＦ電源３ａには、パルス制御部３ｂが接続され、マッチングボックス３ｃを介して高周波電極３ｄに、パルス制御した低周波のＲＦ電力を供給して、容量結合プラズマを形成する。
　パルス制御部３ｂは、低周波ＲＦ電力の供給を断続させる制御を行い、電力供給を行う期間と電力供給を行わない期間とを繰り返すことで、高周波電極３ｄに対して連続的な電力印加に代えて、間欠的な電力印加を行う。
　図２は、ＲＦ電力のパルス制御を説明するための図である。図２（ａ）はＲＦ電力をパルス制御するための制御パルス信号例を示し、図２（ｂ）はパルス制御されたＲＦ電圧の波形例を示している。
　制御パルス信号はオンパルスとオフパルとを繰り返す信号である。制御パルス信号は、オンパルスの期間において、ＲＦ電源３ａから出力されるＲＦ電力を高周波電極３ｄに供給する。一方、オフパルスの期間（以後、オフ時間という）においては、ＲＦ電源３ａから高周波電極３ｄへの電力の供給を停止する。なお、図２（ｂ）では、オフパルスの期間（以後、オン時間という）において、電界がプラズマが生成できない程度の充分に小さな程度まで減衰される場合を示している。
　図２は、オン時間を１０００μsec以下とし、オフ時間を２０μsec～５０μsecの時間幅とする例を示している。以下、このオン時間とオフ時間について説明する。
　本発明のパルス制御は、電力供給を停止した後にプラズマ中の高温電子の密度が低下する際に、高温電子の密度が電力供給を停止してから所定のプラズマ状態となるまでに要する時間（下限時間）と、電子密度が電力供給を停止してからプラズマが維持される限界である残留プラズマ閾値となるまでに要する時間（上限時間）との間の時間間隔を、電力供給を停止するオフ時間とし、また、電力供給を開始した後にプラズマ中の高温電子の密度が上昇する際に、高温電子の密度が飽和するに要する時間を電力供給のオン時間の上限とする、オフ時間およびオン時間の条件で電力供給を断続することにより、アーク放電の発生を抑制する。
　ここで、所定のプラズマ状態とは高温領域の電子が十分に消失し、高温電子によって引き起こされるアーク放電が十分に抑制される状態の“いわゆる低温プラズマ”の状態を示す状態である。
　図１１は、低温領域から高温領域までの電子密度の分布状況を示している。この電子密度の分布によれば、時間経過と共に、低温領域、高温領域等のいずれの領域にある電子であっても同じように消失していくと考えられ、ある時間経過後の電子の温度分布は低温領域だけが残留していることになる。後述する図３は、時間ごとの電子密度の積分値とその平均電子温度に相当している。但し、図１１に示されない５０ｅＶ以上の領域には密度が高い領域があると云われている。
　また、一般に、この電子密度の分布では、各電子のそれぞれの電子温度が変化（下がる）するのではなく、エネルギーや温度の高低で区分される各領域の電子数（電子密度）の絶対数が変化するため、プラズマ全体としては電子温度の平均値として低温または高温で表している。
　図３、図４、図５はオフ時間を説明するための図であり、図３は電力供給を停止した後のプラズマ中の電子温度の変化を示し、図４は電力供給を停止した後のプラズマ中の電子密度の変化を示し、図５は電子密度と電子温度で定まるオフ時間の範囲を示す図である。
　アーク放電の発生を抑制するには、プラズマ中の高温電子の密度が低いことが求められる。図３に示すプラズマ中の電子温度変化において、ＲＦ電源を遮断した後、電子温度は急激に低下し、例えば２ｅＶ以下に低下する。図３では、２０マイクロ秒を超えた後では、プラズマ中の電子は、アーク放電の発生しない程度の低温の電子で占められるようになる。そこで、パルス制御のオフ時間の下限値として、高温電子の密度が電力供給を停止してから所定のプラズマ状態となるまでに要する時間を設定する。図３の例から、オフ時間の下限値として２０マイクロ秒を定めることができる。
　また、ＲＦ電力を遮断してもプラズマを維持する必要がある。図４に示すプラズマ中の電子密度の変化において、ＲＦ電力を遮断した後、プラズマ密度（電子密度）はほぼ線形に低下する。図４では、プラズマ密度（電子密度）は、初期のプラズマ密度から線形に低下する。
　ＲＦ電力を遮断した後に残留するプラズマ密度において、プラズマが維持される境界の密度を残留プラズマ閾値（図４中の鎖線で示す）とする。プラズマ密度が残留プラズマ閾値以上であればプラズマは維持され、この状態で電力を再投入することでプラズマの生成を続行させることができる。一方、プラズマ密度が残留プラズマ閾値を下回る場合には、プラズマの維持は困難となる。したがって、プラズマ密度（電子密度）が残留プラズマ閾値となる時間を上限値とし、この上限値に至る前に電力遮断を停止して、電源を再投入することによってプラズマの生成を続行させることができる。本発明の低い周波数のＲＦ電源を利用するプラズマＣＶＤ装置は、低密度高電子温度プラズマを形成するため、図４中の実線で示す電子密度の変化に基づいて、オフ時間の上限値を定める。実線で示す電子密度の変化は、残留プラズマ閾値と約５０μsecで交差する。そこで、ここでは、オフ時間の上限値として５０マイクロ秒を定めることができる。
　なお、ＲＦ電力を遮断してからプラズマ密度が残留プラズマ閾値まで低下するに要するオフ時間は、プラズマ密度の初期値の多少に依存し、プラズマ密度の初期値が多である場合のオフ時間は、プラズマ密度の初期値が少である場合のオフ時間よりも長時間となる。図４では、プラズマ密度の初期値が多である場合を破線で示し、プラズマ密度の初期値が少である場合を実線で示している。
　図３で定まるオフ時間の下限値と図４で定まるオフ時間の上限値とにより、ＲＦ電力をパルス制御する際のオフ時間の範囲を定めることができる。図５はこのオフ時間の範囲を示している。
　図５において、ＲＦ電力のパルス制御におけるオフ時間は、図中の下限値と上限値で挟まれる範囲で設定される。下限値は高温電子の密度が所定の密度を下回る際のオフ時間で定められ、上限値はプラズマ密度（電子密度）が残留プラズマ閾値を下回る際のオフ時間で定められる。
　図６はオン時間を説明するための図であり、電力供給を開始した後のプラズマ中の電子温度の変化を示している。図６において、ＲＦ電力を投入後、緩慢に増加する。プラズマ中の高温電子の密度が高い状態を長時間維持すると、高温電子が存在する確率が高まり、アーク放電が発生する可能性が高まる。ここでは、高温電子の密度が飽和する飽和時間を上限時間の目安とし、この飽和時間に至る前に電力供給を中断することによってアーク放電の発生を抑制する。図６では、高温電子の密度が飽和に至る飽和時間を１０００マイクロ秒とし、この１０００マイクロ秒をオン時間の上限値として設定する。
　次に、本発明のプラズマＣＶＤにおける成膜速度について説明する。
　成膜速度を向上させるには投入電力を増加させる必要がある。パルス制御において、投入電力の程度は、オンデューティー（ON duty）によって表すことができる。ここで、オンデューティー（ON duty）は以下の式で表すことができる。
　ON duty＝オン時間／（オン時間＋オフ時間）
　成膜速度はON dutyに正比例するため、ON dutyを高めることによって成膜速度を向上させることができる。
　単にON dutyを高めるとアーク放電が発生するため、本発明ではON dutyを最適化することでアーク放電の抑制と成膜速度の向上とを両立させる。
　図７は、パルス制御におけるON dutyと成膜速度との関係を説明するための図であり、図７（ａ）は、パルス制御のオフ時間の範囲の関係を示し、図７（ｂ）は、パルス制御のオン時間の関係を示している。なお、図７中の縦軸のDep.rateは成膜速度を表している。
　図７（ａ）は、ON dutyに対する成膜速度の関係において、オフ時間で定まるON dutyの範囲を示している。図７（ａ）に示すON dutyの範囲は、前記したアーク放電を抑制するオフ時間の上限値と下限値の範囲を満たすものである。このON duty範囲内であって最も高いON duty値に設定することでアーク放電を抑制すると共に成膜速度を向上させることができる。
　また、図７（ｂ）は、ON dutyに対する成膜速度の関係において、オン時間の大小と成膜速度との関係を示している。図７（ｂ）に示すON dutyの範囲は、前記したアーク放電を抑制するオン時間の大小によって変化し、オン時間が大であるほどON duty範囲は高い成膜速度側となる。
　したがって、オフ時間を下限値とし、オン時間を上限値としてON dutyを設定することによって、アーク放電を抑制すると共に成膜速度を高めることができる。
　図８は、入力電力をパラメータとして、オンデューティー（ON duty）に対する成膜速度の関係の一例を示している。
　図８では、入力電力が８００Ｗの場合（図中の実線で示す）、入力電力が１２００Ｗの場合（図中の鎖線で示す）、入力電力が２０００Ｗの場合（図中の破線で示す）の各場合の関係を示している。
　例えばＲＦ投入電力は９００Ｗが限界であるとされている場合、本発明によれば、この限界を超える大きさのＲＦ電力であっても、アーク放電を発生することなく電力投入することができ、投入電力値を高めることで成膜速度を向上させることができる。
　本発明の態様によれば、ＲＦ電力のパルス制御を最適化することによって、アーク放電を全く発生させることなくプラズマを生成することができる。これによって、パーティクルの発生の抑制、薄膜の厚さの均一性の確保、基板の損傷の回避等の効果を奏することができ、また、周辺部からの堆積膜の剥離を減少させ、プラズマＣＶＤ装置のメンテナンス周期の長期化による生産性の向上を図ることができる。
　また、従来では、アーク放電の発生を避けるためにＲＦ電力の投入量が制限され、成膜速度を向上させることが困難であるが、本発明のパルス制御によるＲＦ電力の最適化によって、従来以上のＲＦ電力を投入することが可能となり、成膜速度を大幅に上げ、生産性を向上させることができる。
　本発明は、太陽電池用薄膜に限らず、基板上に異なる膜厚を生成する成膜処理に適用することができ、スパッタリング装置、ＣＶＤ装置、アッシング装置、エッチング装置、ＭＢＥ装置、蒸着装置などに適用することができる。

Claims (5)

  1. 　容量結合型プラズマＣＶＤ装置による成膜方法において、
    　前記容量結合型プラズマＣＶＤ装置が備える電極への電力供給をパルス制御によって断続して行い、
    　前記パルス制御は、
    　電力供給を停止した後のプラズマ中の電子温度の低下において、電力供給を停止してから高温電子の密度が低下し、アーク放電が発生しないプラズマ状態になるのに要する時間を下限時間とし、電子密度が電力供給を停止してからプラズマ維持が困難となる残留プラズマ閾値となるまでの上限時間とする時間間隔を、電力供給を停止するオフ時間とし、
    　電力供給を開始した後のプラズマ中の電子温度の上昇において、高温電子の密度が飽和する電力供給のオン時間の上限とする条件で電力供給を断続することにより、アーク放電の発生を抑制することを特徴とする、プラズマ成膜方法。
  2. 　容量結合型プラズマＣＶＤ装置による成膜方法において、
    　前記容量結合型プラズマＣＶＤ装置が備える電極への電力供給をパルス制御によって断続して行い、
    　前記パルス制御は、１５０ｋＨｚから６００ｋＨｚの低周波ＲＦ電力を、電力供給を停止するオフ時間を２０マイクロ秒から５０マイクロ秒、電力供給を行うオン時間を１０００マイクロ秒以下の条件で断続して供給することにより、アーク放電の発生を抑制することを特徴とする、プラズマ成膜方法。
  3. 　前記容量結合型プラズマＣＶＤ装置は結晶系太陽電池用窒化膜を成膜し、ＣＶＤプロセス時の基板の温度は４００℃以上であることを特徴とする、請求項１又は２に記載のプラズマ成膜方法。
  4. 　内部にＲＦ電極を有し、当該ＲＦ電極と対向配置した基板上にプラズマＣＶＤによって薄膜を形成する成膜室と、
    　前記ＲＦ電極に低周波ＲＦ電力を供給するＲＦ電源と、
    　前記ＲＦ電源からＲＦ電極への電力供給を制御するパルス制御部とを備え、
    　前記ＲＦ電源は、１５０ｋＨｚから６００ｋＨｚの低周波ＲＦ電力を出力し、
    　前記パルス制御部は、前記低周波ＲＦ電力を、オフ時間を２０マイクロ秒から５０マイクロ秒、オン時間を１０００マイクロ秒以下とする条件でパルス制御して断続するパルス電力を形成することにより、アーク放電の発生を抑制することを特徴とする、プラズマＣＶＤ装置。
  5. 　前記成膜室は、ＣＶＤプロセス時の基板の温度を４００℃以上とし、基板上に結晶系太陽電池用窒化膜を成膜することを特徴とする、請求項４に記載のプラズマＣＶＤ装置。
PCT/JP2008/053249 2008-02-26 2008-02-26 プラズマ成膜方法、およびプラズマｃｖｄ装置 WO2009107196A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010500472A JP5530350B2 (ja) 2008-02-26 2008-02-26 プラズマ成膜方法、およびプラズマｃｖｄ装置
PCT/JP2008/053249 WO2009107196A1 (ja) 2008-02-26 2008-02-26 プラズマ成膜方法、およびプラズマｃｖｄ装置
CN2008801174874A CN101874293B (zh) 2008-02-26 2008-02-26 等离子体成膜方法以及等离子体cvd装置
US12/811,333 US8272348B2 (en) 2008-02-26 2008-02-26 Method for plasma deposition and plasma CVD system
TW097140683A TWI429782B (zh) 2008-02-26 2008-10-23 電漿成膜方法以及電漿ｃｖｄ裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/053249 WO2009107196A1 (ja) 2008-02-26 2008-02-26 プラズマ成膜方法、およびプラズマｃｖｄ装置

Publications (1)

Publication Number Publication Date
WO2009107196A1 true WO2009107196A1 (ja) 2009-09-03

Family

ID=41015610

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/053249 WO2009107196A1 (ja) 2008-02-26 2008-02-26 プラズマ成膜方法、およびプラズマｃｖｄ装置

Country Status (5)

Country Link
US (1) US8272348B2 (ja)
JP (1) JP5530350B2 (ja)
CN (1) CN101874293B (ja)
TW (1) TWI429782B (ja)
WO (1) WO2009107196A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160718A1 (ja) * 2011-05-20 2012-11-29 株式会社島津製作所 薄膜形成装置
US8483574B2 (en) 2010-10-15 2013-07-09 Tyco Electronics Subsea Communications, Llc Correlation-control QPSK transmitter

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409960B (zh) * 2010-01-12 2013-09-21 Tainergy Tech Co Ltd 沉積太陽能電池之抗反射層的方法
KR102177210B1 (ko) * 2013-08-19 2020-11-11 삼성디스플레이 주식회사 화학기상증착장치의 서셉터 이상유무 판단방법 및 이를 이용한 유기발광 디스플레이 장치 제조방법
US10840114B1 (en) 2016-07-26 2020-11-17 Raytheon Company Rapid thermal anneal apparatus and method
CN111238669B (zh) * 2018-11-29 2022-05-13 拓荆科技股份有限公司 用于半导体射频处理装置的温度测量方法
WO2021021955A1 (en) 2019-07-29 2021-02-04 Advanced Energy Industries, Inc. Multiplexed power generator output with channel offsets for pulsed driving of multiple loads
CN114438477A (zh) * 2020-11-02 2022-05-06 江苏菲沃泰纳米科技股份有限公司 循环镀膜方法、膜层以及产品
CN113629161B (zh) * 2021-08-04 2024-06-07 苏州拓升智能装备有限公司 间歇等离子体氧化方法和装置、太阳电池的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064460A1 (ja) * 2003-01-16 2004-07-29 Japan Science And Technology Agency 高周波電力供給装置およびプラズマ発生装置
JP2006228933A (ja) * 2005-02-17 2006-08-31 Masayoshi Murata 高周波プラズマ発生装置と、該高周波プラズマ発生装置により構成された表面処理装置及び表面処理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2715200B2 (ja) * 1991-10-04 1998-02-18 株式会社半導体エネルギー研究所 半導体装置
US6037274A (en) * 1995-02-17 2000-03-14 Fujitsu Limited Method for forming insulating film
JP2002110587A (ja) 2000-07-28 2002-04-12 Sekisui Chem Co Ltd 半導体素子の製造方法
JP2004014494A (ja) 2002-06-07 2004-01-15 Mori Engineering:Kk 大気圧プラズマ発生装置
JP2005050905A (ja) * 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
GB2417251A (en) * 2004-08-18 2006-02-22 Nanofilm Technologies Int Removing material from a substrate surface using plasma
JP5084426B2 (ja) * 2007-09-27 2012-11-28 富士フイルム株式会社 窒化シリコン膜の形成方法
JP5069581B2 (ja) * 2008-02-01 2012-11-07 富士フイルム株式会社 ガスバリア膜の成膜方法、ガスバリアフィルムおよび有機ｅｌ素子
JP5156552B2 (ja) * 2008-09-08 2013-03-06 富士フイルム株式会社 ガスバリアフィルムの製造方法
KR101510775B1 (ko) * 2008-11-24 2015-04-10 삼성전자주식회사 동기식 펄스 플라즈마 에칭 장비

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064460A1 (ja) * 2003-01-16 2004-07-29 Japan Science And Technology Agency 高周波電力供給装置およびプラズマ発生装置
JP2006228933A (ja) * 2005-02-17 2006-08-31 Masayoshi Murata 高周波プラズマ発生装置と、該高周波プラズマ発生装置により構成された表面処理装置及び表面処理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8483574B2 (en) 2010-10-15 2013-07-09 Tyco Electronics Subsea Communications, Llc Correlation-control QPSK transmitter
WO2012160718A1 (ja) * 2011-05-20 2012-11-29 株式会社島津製作所 薄膜形成装置
JPWO2012160718A1 (ja) * 2011-05-20 2014-07-31 株式会社島津製作所 薄膜形成装置
KR101535582B1 (ko) * 2011-05-20 2015-07-09 시마쯔 코포레이션 박막 형성 장치

Also Published As

Publication number Publication date
JPWO2009107196A1 (ja) 2011-06-30
TWI429782B (zh) 2014-03-11
US8272348B2 (en) 2012-09-25
US20100285629A1 (en) 2010-11-11
JP5530350B2 (ja) 2014-06-25
CN101874293B (zh) 2011-11-30
CN101874293A (zh) 2010-10-27
TW200936801A (en) 2009-09-01

Similar Documents

Publication Publication Date Title
JP5530350B2 (ja) プラズマ成膜方法、およびプラズマｃｖｄ装置
EP3229265B1 (en) Methods and apparatus for depositing and/or etching material on a substrate
US6675816B2 (en) Plasma CVD apparatus and dry cleaning method of the same
US20110272099A1 (en) Plasma processing apparatus and method for the plasma processing of substrates
KR100268369B1 (ko) 플라즈마 처리 방법 및 장치
JP2013196822A (ja) プラズマ生成方法、この方法を用いた薄膜形成方法及びプラズマ生成装置
JP2011023655A (ja) 窒化シリコン薄膜成膜方法および窒化シリコン薄膜成膜装置
KR101535582B1 (ko) 박막 형성 장치
JP2008004814A (ja) プラズマ処理装置
WO2014149336A1 (en) Apparatus and methods for pulsed photo-excited deposition and etch
US20090166328A1 (en) Plasma etching method
WO2019009092A1 (ja) プラズマ処理方法及びプラズマ処理装置
JP2011029069A (ja) プラズマ処理装置および半導体膜の製造方法
US20020056415A1 (en) Apparatus and method for production of solar cells
JP2005244037A (ja) シリコン膜の製造方法及び太陽電池の製造方法
JP2008004815A (ja) プラズマ処理方法およびその方法を用いて製造された光電変換素子
JP2012169153A (ja) プラズマ処理装置
JP3702235B2 (ja) シリコン堆積膜除去方法
JP2013004732A (ja) プラズマｃｖｄ装置のクリーニング方法
JP3615919B2 (ja) プラズマｃｖｄ装置
JP2005150258A (ja) プラズマｃｖｄ装置のクリーニング方法
JP3133528B2 (ja) マイクロ波プラズマｃｖｄ法およびマイクロ波プラズマｃｖｄ装置
JP2009057636A (ja) シリコン膜の製造方法及び太陽電池の製造方法
JP2010199310A (ja) プラズマエッチング方法
JP2009038317A (ja) 薄膜太陽電池の成膜方法、および成膜装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880117487.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08711978

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010500472

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12811333

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08711978

Country of ref document: EP

Kind code of ref document: A1