JPWO2009107196A1 - プラズマ成膜方法、およびプラズマｃｖｄ装置 - Google Patents

プラズマ成膜方法、およびプラズマｃｖｄ装置 Download PDF

Info

Publication number
JPWO2009107196A1
JPWO2009107196A1 JP2010500472A JP2010500472A JPWO2009107196A1 JP WO2009107196 A1 JPWO2009107196 A1 JP WO2009107196A1 JP 2010500472 A JP2010500472 A JP 2010500472A JP 2010500472 A JP2010500472 A JP 2010500472A JP WO2009107196 A1 JPWO2009107196 A1 JP WO2009107196A1
Authority
JP
Japan
Prior art keywords
plasma
time
power supply
power
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010500472A
Other languages
English (en)
Other versions
JP5530350B2 (ja
Inventor
鈴木　正康
正康 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Publication of JPWO2009107196A1 publication Critical patent/JPWO2009107196A1/ja
Application granted granted Critical
Publication of JP5530350B2 publication Critical patent/JP5530350B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Abstract

容量結合型プラズマＣＶＤ装置による成膜において、低周波ＲＦ電源をパルス制御することによって、アーク放電が発生する前に高温電子の密度を周期的に抑制し、これによってアーク放電の発生を抑制する。パルス制御は、電力供給を行うオン時間と、電力供給を停止するオフ時間とを一期間として電力供給を周期的に繰り返して行う。パルス制御は、電力供給を停止した後のプラズマ中の電子密度の低下において、電子密度が電力供給を停止してからアーク放電を発生する残留プラズマ閾値となるまでの時間と、電力供給を停止した後のプラズマ中の 高温電子の密度の低下において、電力供給を停止してから所定のプラズマ状態となるまでの時間との間の時間間隔を、電力供給を停止するオフ時間とし、電力供給を開始した後のプラズマ中の 高温電子の密度の上昇において、飽和時間を電力供給のオン時間の上限とする条件で電力供給を断続する。

Description

本発明は、容量結合型プラズマＣＶＤによって基板上に薄膜を成膜するプラズマ成膜方法、およびプラズマＣＶＤ装置に関し、結晶系太陽電池の反射膜に用いる窒化膜の形成に適用することができる成膜方法および成膜装置に関する。
基板上に成膜を行って薄膜等を製造する成膜装置が知られている。このような成膜装置として、プラズマＣＶＤ装置があり、太陽電池用薄膜、液晶ディスプレイ等に用いられるＴＦＴアレイ等の種々の半導体製造に使用されている。
インライン式のプラズマＣＶＤ装置では、ロード室、反応室、アンロード室を備え、トレイ等のサセプタに載置された基板をこれらロード室、反応室、およびアンロード室に順に移動させながら処理を施すことで薄膜形成を行っている。ロード室にはランプヒータ等が設けられ、基板をトレイに載せた状態で加熱して真空チャンバー内に搬入、さらに成膜室内に搬入する。成膜室では、薄膜材料を構成する元素からなる一種又は複数種の化学物ガスを導入しながら、高周波電力による容量結合プラズマによって前記ガスを分解し、基板上に化学蒸着（ＣＶＤ）による薄膜を形成する。薄膜が形成された基板は、アンロード室から搬出される。
図９は、真空チャンバー内に成膜室および加熱室を備えるＣＶＤ装置の一構成例を示す図である。図９に示すＣＶＤ装置１０１は、予備加熱室１０２（１０２Ａ，１０２Ｂ）と成膜室１０３（１０３Ａ，１０３Ｂ）とアンロード室１０４をインラインに配列し、トレイ１０９上に載置した基板１２０を搬送しながら予備加熱した後に成膜を施す構成である。予備加熱室１０２および成膜室１０３内には、加熱ヒーター１０７が設けられている。
基板１２０は、成膜室１０３で成膜された後アンロード室１０４から導出され、トレイ１０９から分離されて次の工程（図示していない）に送られる。一方、基板１２０を分離したトレイ１０９はトレイリターンベルト１０５によって戻され、基板移載装置１０６によって未処理の基板１２０が載置された後予備加熱室１０２内に導入され、載置した基板１２０に成膜処理が施される。
成膜室１０３には、ガスが導入されると共に、ＲＦ電源１０３ａからマッチングボックス１０３ｃでインピーダンス整合されたＲＦ電力が高周波電極１０３ｄ印加され、プラズマが形成される。従来、ＲＦ電源から高周波電極へのＲＦ電力の印加は連続して行われている。
プラズマＣＶＤ装置による成膜において、成膜速度を向上させるには投入する電力を増大させる必要がある。しかしながら、投入電力を増大させるとアーク放電の異常放電の発生率が高まるという問題がある。
従来、アーク放電を抑制する方法として、主にＲＦ電源の保護を目的としてアーク放電発生時に電源を遮断し、所定時間が経過した後に電源を再スタートさせる方法が用いられている。図１０は従来のアーク放電の抑制を制御するための図である。図１０（ａ）は負荷からＲＦ電源に戻るＲＦ反射電力の状態を示し、図１０（ｂ）はＲＦ電源から負荷に向かうＲＦ入力電力の状態を示している。
アーク放電が発生した場合には負荷から電源に戻るＲＦ反射電力が増加する。ＲＦ電源はこのＲＦ反射電力を検出し、検出したＲＦ反射電力と予め設定しておいた設定値とを比較し、ＲＦ反射電力が設定値を超えたことによりアーク放電の発生を検出する（図１０（ａ）中のＡ）。ＲＦ電源はアーク放電の発生を検出すると、負荷へのＲＦ電力供給を停止して（（図１０（ｂ）中のＢ）所定時間（例えば、０．０１sec）電力を遮断することによって（図１０（ｂ）中のＣ）アーク放電を消失させ、その後緩やかに電力設定値まで入力電力を増加させて（図１０（ｂ）中のＤ，Ｅ）電力復帰を行う電力制御を行っている。
しかしながら、上記したように、ＲＦ反射電力を監視することでアーク放電の発生を検出し、アーク放電が発生した後に電力遮断を行う制御方法では、アーク放電が少なくとも一度はアーク放電が発生しなければ、その後に発生するアーク放電を抑制することができないという問題があり、また、アーク放電が再発生した場合には、その都度電力を遮断する電力制御を行う必要がある。但し、反射電力として観測できないマイクロアーク放電の発生は抑制が不可能である。
また、プラズマＣＶＤ装置の電力印加において、交流波形以外の波形を用いることが提案されている。例えば、交流波形に代えて、電圧をパルス化して電圧の立ち上がり時間が速いパルスを用いることによって、プラズマを発生し易くすることが提案されている。
また、ＲＦ電力の連続印加に代えて、アーク放電直前に印加パルス電圧を間欠的に遮断して、アーク放電化を防止し安定なグロー放電を持続することが提案されている。また、適当な時間間隔で電圧印加を停止する間、欠電とすることでアーク放電を防止することも示されている（特許文献１参照）。
また、対向電極間にパルス状の電界を印加することで原料ガスをグロー放電プラズマ化させることによって、ヘリウム等のプラズマ放電状態からアーク放電状態に至る時間が長い成分を含有しない雰囲気において、アーク放電に移行する前に放電を止め、再び放電を開始するサイクルによって安定した放電プラズマを発生させること、およびパルス電界の立ち上がり時間（電圧（絶対値）が連続して増加する時間）および立ち下がり時間（電圧（絶対値）が連続して減少する時間）は１００μs以下であること、一つのパルス継続時間は２００μs以下が望ましいことが提案されている（特許文献２参照）。
特開２００４−１４４９４号公報（段落０００５，段落００１１，００１４） 特開２００２−１１０５８７号公報（段落００１１，段落００５１，段落００５５）
図１１は、グロー放電プラズマの電子温度のエネルギー分布を示す図である。図１１において、高密度低電子温度プラズマでは、電子は電子温度が低い境域に高い密度で分布し、一方、低密度高電子温度プラズマでは、電子は電子温度が高い境域に高い密度で分布している。ここで、例えば１３．５６ＭＨｚ と２５０ＫＨｚ の周波数で比較すれば、１３．５６ＭＨｚの周波数のＲＦ電源を利用するプラズマＣＶＤ装置は高密度低電子温度プラズマを形成し、一方、２５０ＫＨｚの周波数のＲＦ電源を利用するプラズマＣＶＤ装置は低密度高電子温度プラズマを形成する。
一般的な工業周波数である１３．５６ＭＨｚのＲＦ電源を利用するプラズマＣＶＤ装置では、グロー放電プラズマは電力を遮断しても瞬時にプラズマは消失せず、１００マイクロ秒から１５０マイクロ秒程度の時間、プラズマ状態を維持すると云われている。これは、プラズマが、イオンと電子の再結合、電子の壁面への拡散消失、電子と中性ガス分子との結合等により次第にプラズマ密度が減少しプラズマの維持が出来なくなり消失してしまうためであると考えられている。
エネルギー供給が遮断されると、電子の振動エネルギーは瞬時に消失するため、アーク放電を引き起こす可能性がある僅かな高温電子は、プラズマ全体の密度の減少時間よりもはるかに短時間でエネルギーが消失することになる。
したがって、高密度低電子温度プラズマでは、電力を遮断してから１５０マイクロ秒間の大半の時間において、残留プラズマ中には低温電子が大半を占め、高温電子の密度が低いため、アーク放電は発生しにくい状態になる。
プラズマＣＶＤ薄膜形成装置では、アーク放電が高温の電子によって引き起こされる場合があるため、１３．５６ＭＨz以上の周波数のＲＦ電源を利用して高密度低電子温度プラズマを形成する場合には、背景技術で記載したように、電力を遮断することでプラズマ中の高温電子を消失させ、アーク放電を消失させることが知られている。
２５０ＫＨｚのような低い周波数のＲＦ電源を使用する場合、プラズマの特性は低密度高電子温度プラズマであるため、電子温度が比較的高温側に分布しており、アーク放電が発生しやすい。
１５０ｋＨｚから６００ｋＨｚ程度の低周波ＲＦ電源を利用した容量結合型プラズマは、一般に低密度、高電子温度のプラズマである。
結晶系太陽電池用窒化膜形成に用いられる容量結合型プラズマＣＶＤ装置では、１５０ｋＨｚから６００ｋＨｚ程度の低周波ＲＦ電源のＲＦ電力を電極に供給してプラズマを形成する容量結合式のプラズマを用いており、このプラズマは一般的に低密度で、高電子温度である。低密度高電子温度プラズマは、図１１に示すようにエネルギーの高い高温度の電子が存在するプラズマであるため、アーク放電が発生しやすい状態となる。
さらに、結晶系太陽電池用窒化膜を形成する場合、ＣＶＤプロセス時の基板温度は４００℃以上の高温であり、形成される窒化膜は絶縁性であって、電極面積は１ｍ角以上の大面積であるため、ＣＶＤプロセス時にはアーク放電が発生しやすい条件も加味される。
したがって、低周波ＲＦ電源を利用した容量結合型プラズマ装置によって結晶系太陽電池用窒化膜を形成する場合は、極めてアーク放電が発生し易い環境にあると云える。
ＣＶＤプロセス中において、電極表面、基板上、基板の近傍、成膜室の内部や壁面等でアーク放電が発生すると、均一な薄膜生成が不可能となるという問題がある他、アーク放電によって大量のパーティクルが発生するという問題がある。このアーク放電によって発生したパーティクルは基板欠陥の要因となる他、ＣＶＤプロセス自体の継続を困難にするという問題がある。
アーク放電の発生を検出し、アーク放電を検出する毎に電力を遮断することでアーク放電を消失させるという、従来知られているアーク放電抑制方法では、パーティクルの発生は避けられず、アーク放電により基板への損傷を引き起こす場合がある。また、局所的に発生するアーク放電によってプラズマの均一性がくずれ、薄膜の均一性が確保できない。さらに、反射電力として観測できないマイクロアーク放電の発生は抑制が不可能である。
また、特許文献１では、適当な時間間隔で電圧印加を停止し、その間欠電とすることでアーク放電を防止することが示されているが、断続時間についてどのように選択するかという具体的な例は示されていない。また、特許文献２は、立ち上がり時間（電圧（絶対値）が連続して増加する時間）および立ち下がり時間（電圧（絶対値）が連続して減少する時間）を１００μs以下とすること、一定電圧を印加する時間幅として３〜２００ｍμsの例を示しているが、遮断時間や一定電圧を印加する印加時間をどのような基準で定めるか、具体的な数値等については明記されていない。
そこで、本発明は上記課題を解決して、低周波ＲＦ電源を利用した容量結合型プラズマ装置によって結晶系太陽電池用窒化膜を形成する場合において、アーク放電の発生を起こさせないことを目的とする。
より詳細には、反射電力として観測できないマイクロアーク放電の発生も含めて、アーク放電が発生する前に高温電子の生成を周期的に抑制することによって、アーク放電の発生を起こさせないことを目的とする。
本発明は、容量結合型プラズマＣＶＤ装置による成膜において、低周波ＲＦ電源をパルス制御することによって、アーク放電が発生する前に高温電子を周期的に抑制し、これによってアーク放電の発生を起こさせないようにするものである。
本発明の成膜方法の態様は、容量結合型プラズマＣＶＤ装置による成膜方法であり、容量結合型プラズマＣＶＤ装置が備える電極への電力供給をパルス制御によって断続して行う。このパルス制御は、電力供給を行うオン時間と、電力供給を停止するオフ時間とを一期間として電力供給を周期的に繰り返して行うものである。
電力供給を停止するオフ時間は下限時間と上限時間とで挟まれた時間幅内で設定し、電力供給を行うオン時間は上限時間で設定される。
電力供給を停止するオフ時間の下限時間は、電力供給を停止してから高温電子の密度が低下し、アーク放電が発生しないプラズマ状態になるのに要する時間として定めることができる。
この下限時間よりも短い時間で電力供給を停止すると、高温電子の密度はアーク放電が発生しないプラズマ状態まで十分に低下しないため、電力を再投入した際にアーク放電が発生するおそれがある。
一方、電力供給を停止する時間を下限時間以上とした場合には、プラズマ中の高温電子の密度はアーク放電が発生しないプラズマ状態まで低下するため、電力を再投入した際にアーク放電が発生することを抑制することができる。
電力供給を停止するオフ時間の上限時間は、電力供給を停止してから電子密度が低下し、プラズマの維持が困難となるまで下がるに要する時間であり、プラズマ中の電子密度と電力供給を停止するオフ時間との関係において、高温電子はプラズマを維持する限界である残留プラズマ閾値となる時間によって定めることができる。
この上限時間を超えて電力供給を停止すると、プラズマ中の電子密度が低下してプラズマの維持が困難となる。
一方、電力供給を停止する時間を上限時間以下とした場合には、プラズマ中の電子密度は残留プラズマ閾値を下回らないためプラズマが維持されており、単に電力を再投入するだけで成膜を連続して行うことができる。
電力供給を行うオン時間の上限時間は、電力供給を開始してから電子温度が上昇し、電子温度が飽和するまでの時間であり、プラズマ中の高温電子の密度と電力を供給するオン時間との関係において、高温電子の密度が飽和する時間よりも短時間とするによって定めることができる。
この上限時間を超えて電力供給を行うと、プラズマ中の高温電子の密度が上昇してアーク放電が発生しやすくなる。一方、電力供給を行う時間をこの上限時間以下とした場合には、高温電子の密度は飽和に至らないため、電力供給中にアーク放電が発生することを抑制することができる。
また、上記パルス制御を行うことで、アーク放電が発生をすることなく、従来よりも大きなＲＦ電力を印加することが可能となり、成膜速度の増大による生産性の向上が実現できる。
本発明の容量結合型プラズマＣＶＤ装置による成膜方法で行うパルス制御において、電力供給を停止するオフ時間は、２０マイクロ秒を下限時間とし、５０マイクロ秒を上限時間とする時間幅内で設定し、電力供給を行うオン時間は、１０００マイクロ秒を上限時間として設定し、この条件で１５０ｋＨｚから６００ｋＨｚの低周波ＲＦ電力を断続して供給する。
また、本発明のプラズマＣＶＤ装置の態様において、プラズマＣＶＤ装置は内部にＲＦ電極を有し、ＲＦ電極と対向配置した基板上にプラズマＣＶＤによって薄膜を形成する成膜室と、ＲＦ電極に低周波ＲＦ電力を供給するＲＦ電源と、ＲＦ電源からＲＦ電極への電力供給を制御するパルス制御部とを備える。
ＲＦ電源は、１５０ｋＨｚから６００ｋＨｚの低周波ＲＦ電力を出力する。パルス制御部は、低周波ＲＦ電力を、オフ時間を２０マイクロ秒から５０マイクロ秒、オン時間を１０００マイクロ秒以下とする条件でパルス制御し、このパルス制御によって断続するパルス電力を形成する。
容量結合型プラズマＣＶＤ装置は、結晶系太陽電池用窒化膜を成膜する成膜プロセスにおいて、ＣＶＤプロセス時の基板の温度は４００℃以上とする。成膜室は、ＣＶＤプロセス時の基板の温度を４００℃以上とし、基板上に結晶系太陽電池用窒化膜を成膜する。
本発明のプラズマ成膜方法およびプラズマＣＶＤ装置によれば、低周波ＲＦ電源を利用した容量結合型プラズマ装置によって結晶系太陽電池用窒化膜を形成する場合において、一切アーク放電の発生を起こさせることなく、基板上に窒化膜を形成することができる。
より詳細には、本発明のプラズマ成膜方法およびプラズマＣＶＤ装置によれば、アーク放電が発生する前に高温電子を周期的に抑制して、アーク放電の発生を起こさせないようにすることができる。
本発明のプラズマＣＶＤ装置の概略構成を説明するための図である。 ＲＦ電力のパルス制御を説明するための図である。 電力供給を停止した後のプラズマ中の電子密度の変化を示す図である。 電力供給を停止した後のプラズマ中の電子温度の変化を示す図である。 本発明の電子密度と電子温度で定まるオフ時間の範囲を示す図である。 本発明のオン時間を説明するための図である。 本発明のパルス制御におけるON dutyと成膜速度との関係を説明するための図である。 本発明のパルス制御におけるON dutyに対する成膜速度の関係の一例を示す図である。 従来の真空チャンバー内に成膜室および加熱室を備えるＣＶＤ装置の一構成例を示す図である。 従来のアーク放電の抑制を制御するための図である。 グロー放電プラズマの電子温度のエネルギー分布を示す図である。
符号の説明
１…プラズマＣＶＤ装置、２，２Ａ，２Ｂ…予備加熱室、３，３Ａ，３Ｂ… 成膜室、３ａ…ＲＦ電源、３ｂ…パルス制御部、３ｃ…マッチングボックス、３ｄ…高周波電極、４…アンロード室、５…トレイリターンベルト、６…基板移載装置、７…加熱ヒーター、９…トレイ、２０…基板、１０１…プラズマＣＶＤ装置、１０２…予備加熱室、１０３…成膜室、１０３ａ…ＲＦ電源、１０３ｃ…マッチングボックス、１０３ｄ…高周波電極、１０４…アンロード室、１０５…トレイリターンベルト、１０６…基板移載装置、１０７…加熱ヒーター、１０９…トレイ、１２０…基板。
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。
図１は本発明のプラズマＣＶＤ装置の概略構成を説明するための図である。なお、図１に示すプラズマＣＶＤ装置は、インライン式の構成例を示している。
図１に示すプラズマＣＶＤ装置１は、予備加熱室２（２Ａ，２Ｂ）と成膜室３（３Ａ，３Ｂ）とアンロード室４をインラインに配列し、トレイ９上に載置した基板２０を搬送しながら予備加熱した後に成膜を施す。アンロード室４から搬出されたトレイ９は、成膜済みの基板２０を移動した後、トレイリターンベルト５によって基板移載装置６に戻して、未成膜の基板２０を載置した後、予備加熱室２内に搬入する。
未処理の基板２０は、基板移載装置６によって、カーボンを主成分とするトレイ９（レセプタ）上に載置され、予備加熱室２に導入される。図１に示す構成例では、予備加熱室２は２つの予備加熱室２Ａ，予備加熱室２Ｂを従属接続して構成される。予備加熱室２Ａ，２Ｂは、例えば、真空チャンバー内に加熱ヒーター７を備える。
予備加熱室２Ａ，２Ｂに導入されたトレイ９は、加熱ヒーター７によって加熱され、成膜室３で行うＣＶＤ処理に適した温度に制御される。加熱ヒーター７は予備加熱室２Ａ，予備加熱室２Ｂにそれぞれ設け、２段で加熱することによって温度制御の調整を容易とすることができる。例えば、予備加熱室２Ａの加熱ヒーター７によって高速に温度上昇させた後、予備加熱室２Ｂの加熱ヒーター７によって所定温度に温度調整を行うことができる。
また、予備加熱室２Ａ，２Ｂには、真空チャンバー内に水素ガスあるいはヘリウムガス等を導入する導入機構（図示していない）を設けることができる。予備加熱室２Ａ，２Ｂ内に、加熱処理中に熱伝導率の良い水素ガスを導入することによって、加熱効率を向上させ、処理時間を短縮するとともに、加熱装置の簡略化を図ることができる。また、予備加熱室２Ａ，２Ｂ内にヘリウムガス等を導入することによって温度制御を行う。
予備加熱室２で加熱されたトレイ９および基板２０を成膜室３内に導入する。図１に示す構成例では、成膜室３は２つの成膜室３Ａ，成膜室３Ｂを従属接続して構成される。成膜室３Ａ，３Ｂは真空チャンバー内に加熱ヒーター７を備える。
成膜室３Ａ，３Ｂは高周波電極３ｄを備え、例えば、取り込んだ基板にプラズマＣＶＤによるＳｉＮ薄膜の形成によって、多結晶シリコン基板上にＳｉＮ反射膜（窒化シリコン反射膜）を形成する。加熱ヒーター７は、プラズマＣＶＤのプロセス温度に維持する。
また、成膜室３Ａ，３Ｂには、真空チャンバー内に水素ガスあるいはヘリウムガス等を導入する導入機構（図示していない）を設けることができる。
成膜室３Ａ，３Ｂ内に、加熱処理中に熱伝導率の良い水素ガスを導入することによって、加熱効率を向上させ、処理時間を短縮するとともに、加熱装置の簡略化を図ることができる。また、成膜室３Ａ，３Ｂ内にヘリウムガス等を導入することによって温度制御を行う。
なお、成膜室３Ａ，３Ｂは、必要に応じた成膜処理を行うことができる。例えば、成膜室３Ａ，３Ｂにおいてそれぞれ異なる薄膜の成膜処理を行う態様や、成膜室３Ａ，３Ｂにおいて同種の薄膜を２段階で成膜処理を行う態様などに用いることができる。図１では、予備加熱室および成膜室がそれぞれ２室の例を示しているが、それぞれ１室とする構成の他、３室以上の複数室とする構成としてもよい。
成膜室３内に設けられる高周波電極３ｄは、トレイ９と共に基板２０を支持する電極（図示していない）と対向配置され、容量結合型プラズマＣＶＤ装置を構成している。高周波電極３ｄには、成膜室３の真空チャンバーの外側に設けたＲＦ電源３ａからＲＦ電力が供給される。ＲＦ電源３ａは、１５０ｋＨｚから６００ｋＨｚ程度の低周波のＲＦ電力を出力する電源である。ＲＦ電源３ａには、パルス制御部３ｂが接続され、マッチングボックス３ｃを介して高周波電極３ｄに、パルス制御した低周波のＲＦ電力を供給して、容量結合プラズマを形成する。
パルス制御部３ｂは、低周波ＲＦ電力の供給を断続させる制御を行い、電力供給を行う期間と電力供給を行わない期間とを繰り返すことで、高周波電極３ｄに対して連続的な電力印加に代えて、間欠的な電力印加を行う。
図２は、ＲＦ電力のパルス制御を説明するための図である。図２（ａ）はＲＦ電力をパルス制御するための制御パルス信号例を示し、図２（ｂ）はパルス制御されたＲＦ電圧の波形例を示している。
制御パルス信号はオンパルスとオフパルとを繰り返す信号である。制御パルス信号は、オンパルスの期間において、ＲＦ電源３ａから出力されるＲＦ電力を高周波電極３ｄに供給する。一方、オフパルスの期間（以後、オフ時間という）においては、ＲＦ電源３ａから高周波電極３ｄへの電力の供給を停止する。なお、図２（ｂ）では、オフパルスの期間（以後、オン時間という）において、電界がプラズマが生成できない程度の充分に小さな程度まで減衰される場合を示している。
図２は、オン時間を１０００μsec以下とし、オフ時間を２０μsec〜５０μsecの時間幅とする例を示している。以下、このオン時間とオフ時間について説明する。
本発明のパルス制御は、電力供給を停止した後にプラズマ中の高温電子の密度が低下する際に、高温電子の密度が電力供給を停止してから所定のプラズマ状態となるまでに要する時間（下限時間）と、電子密度が電力供給を停止してからプラズマが維持される限界である残留プラズマ閾値となるまでに要する時間（上限時間）との間の時間間隔を、電力供給を停止するオフ時間とし、また、電力供給を開始した後にプラズマ中の高温電子の密度が上昇する際に、高温電子の密度が飽和するに要する時間を電力供給のオン時間の上限とする、オフ時間およびオン時間の条件で電力供給を断続することにより、アーク放電の発生を抑制する。
ここで、所定のプラズマ状態とは高温領域の電子が十分に消失し、高温電子によって引き起こされるアーク放電が十分に抑制される状態の“いわゆる低温プラズマ”の状態を示す状態である。
図１１は、低温領域から高温領域までの電子密度の分布状況を示している。この電子密度の分布によれば、時間経過と共に、低温領域、高温領域等のいずれの領域にある電子であっても同じように消失していくと考えられ、ある時間経過後の電子の温度分布は低温領域だけが残留していることになる。後述する図３は、時間ごとの電子密度の積分値とその平均電子温度に相当している。但し、図１１に示されない５０ｅＶ以上の領域には密度が高い領域があると云われている。
また、一般に、この電子密度の分布では、各電子のそれぞれの電子温度が変化（下がる）するのではなく、エネルギーや温度の高低で区分される各領域の電子数（電子密度）の絶対数が変化するため、プラズマ全体としては電子温度の平均値として低温または高温で表している。
図３、図４、図５はオフ時間を説明するための図であり、図３は電力供給を停止した後のプラズマ中の電子温度の変化を示し、図４は電力供給を停止した後のプラズマ中の電子密度の変化を示し、図５は電子密度と電子温度で定まるオフ時間の範囲を示す図である。
アーク放電の発生を抑制するには、プラズマ中の高温電子の密度が低いことが求められる。図３に示すプラズマ中の電子温度変化において、ＲＦ電源を遮断した後、電子温度は急激に低下し、例えば２ｅＶ以下に低下する。図３では、２０マイクロ秒を超えた後では、プラズマ中の電子は、アーク放電の発生しない程度の低温の電子で占められるようになる。そこで、パルス制御のオフ時間の下限値として、高温電子の密度が電力供給を停止してから所定のプラズマ状態となるまでに要する時間を設定する。図３の例から、オフ時間の下限値として２０マイクロ秒を定めることができる。
また、ＲＦ電力を遮断してもプラズマを維持する必要がある。図４に示すプラズマ中の電子密度の変化において、ＲＦ電力を遮断した後、プラズマ密度（電子密度）はほぼ線形に低下する。図４では、プラズマ密度（電子密度）は、初期のプラズマ密度から線形に低下する。
ＲＦ電力を遮断した後に残留するプラズマ密度において、プラズマが維持される境界の密度を残留プラズマ閾値（図４中の鎖線で示す）とする。プラズマ密度が残留プラズマ閾値以上であればプラズマは維持され、この状態で電力を再投入することでプラズマの生成を続行させることができる。一方、プラズマ密度が残留プラズマ閾値を下回る場合には、プラズマの維持は困難となる。したがって、プラズマ密度（電子密度）が残留プラズマ閾値となる時間を上限値とし、この上限値に至る前に電力遮断を停止して、電源を再投入することによってプラズマの生成を続行させることができる。本発明の低い周波数のＲＦ電源を利用するプラズマＣＶＤ装置は、低密度高電子温度プラズマを形成するため、図４中の実線で示す電子密度の変化に基づいて、オフ時間の上限値を定める。実線で示す電子密度の変化は、残留プラズマ閾値と約５０μsecで交差する。そこで、ここでは、オフ時間の上限値として５０マイクロ秒を定めることができる。
なお、ＲＦ電力を遮断してからプラズマ密度が残留プラズマ閾値まで低下するに要するオフ時間は、プラズマ密度の初期値の多少に依存し、プラズマ密度の初期値が多である場合のオフ時間は、プラズマ密度の初期値が少である場合のオフ時間よりも長時間となる。図４では、プラズマ密度の初期値が多である場合を破線で示し、プラズマ密度の初期値が少である場合を実線で示している。
図３で定まるオフ時間の下限値と図４で定まるオフ時間の上限値とにより、ＲＦ電力をパルス制御する際のオフ時間の範囲を定めることができる。図５はこのオフ時間の範囲を示している。
図５において、ＲＦ電力のパルス制御におけるオフ時間は、図中の下限値と上限値で挟まれる範囲で設定される。下限値は高温電子の密度が所定の密度を下回る際のオフ時間で定められ、上限値はプラズマ密度（電子密度）が残留プラズマ閾値を下回る際のオフ時間で定められる。
図６はオン時間を説明するための図であり、電力供給を開始した後のプラズマ中の電子温度の変化を示している。図６において、ＲＦ電力を投入後、緩慢に増加する。プラズマ中の高温電子の密度が高い状態を長時間維持すると、高温電子が存在する確率が高まり、アーク放電が発生する可能性が高まる。ここでは、高温電子の密度が飽和する飽和時間を上限時間の目安とし、この飽和時間に至る前に電力供給を中断することによってアーク放電の発生を抑制する。図６では、高温電子の密度が飽和に至る飽和時間を１０００マイクロ秒とし、この１０００マイクロ秒をオン時間の上限値として設定する。
次に、本発明のプラズマＣＶＤにおける成膜速度について説明する。
成膜速度を向上させるには投入電力を増加させる必要がある。パルス制御において、投入電力の程度は、オンデューティー（ON duty）によって表すことができる。ここで、オンデューティー（ON duty）は以下の式で表すことができる。
ON duty＝オン時間／（オン時間＋オフ時間）
成膜速度はON dutyに正比例するため、ON dutyを高めることによって成膜速度を向上させることができる。
単にON dutyを高めるとアーク放電が発生するため、本発明ではON dutyを最適化することでアーク放電の抑制と成膜速度の向上とを両立させる。
図７は、パルス制御におけるON dutyと成膜速度との関係を説明するための図であり、図７（ａ）は、パルス制御のオフ時間の範囲の関係を示し、図７（ｂ）は、パルス制御のオン時間の関係を示している。なお、図７中の縦軸のDep.rateは成膜速度を表している。
図７（ａ）は、ON dutyに対する成膜速度の関係において、オフ時間で定まるON dutyの範囲を示している。図７（ａ）に示すON dutyの範囲は、前記したアーク放電を抑制するオフ時間の上限値と下限値の範囲を満たすものである。このON duty範囲内であって最も高いON duty値に設定することでアーク放電を抑制すると共に成膜速度を向上させることができる。
また、図７（ｂ）は、ON dutyに対する成膜速度の関係において、オン時間の大小と成膜速度との関係を示している。図７（ｂ）に示すON dutyの範囲は、前記したアーク放電を抑制するオン時間の大小によって変化し、オン時間が大であるほどON duty範囲は高い成膜速度側となる。
したがって、オフ時間を下限値とし、オン時間を上限値としてON dutyを設定することによって、アーク放電を抑制すると共に成膜速度を高めることができる。
図８は、入力電力をパラメータとして、オンデューティー（ON duty）に対する成膜速度の関係の一例を示している。
図８では、入力電力が８００Ｗの場合（図中の実線で示す）、入力電力が１２００Ｗの場合（図中の鎖線で示す）、入力電力が２０００Ｗの場合（図中の破線で示す）の各場合の関係を示している。
例えばＲＦ投入電力は９００Ｗが限界であるとされている場合、本発明によれば、この限界を超える大きさのＲＦ電力であっても、アーク放電を発生することなく電力投入することができ、投入電力値を高めることで成膜速度を向上させることができる。
本発明の態様によれば、ＲＦ電力のパルス制御を最適化することによって、アーク放電を全く発生させることなくプラズマを生成することができる。これによって、パーティクルの発生の抑制、薄膜の厚さの均一性の確保、基板の損傷の回避等の効果を奏することができ、また、周辺部からの堆積膜の剥離を減少させ、プラズマＣＶＤ装置のメンテナンス周期の長期化による生産性の向上を図ることができる。
また、従来では、アーク放電の発生を避けるためにＲＦ電力の投入量が制限され、成膜速度を向上させることが困難であるが、本発明のパルス制御によるＲＦ電力の最適化によって、従来以上のＲＦ電力を投入することが可能となり、成膜速度を大幅に上げ、生産性を向上させることができる。
本発明は、太陽電池用薄膜に限らず、基板上に異なる膜厚を生成する成膜処理に適用することができ、スパッタリング装置、ＣＶＤ装置、アッシング装置、エッチング装置、ＭＢＥ装置、蒸着装置などに適用することができる。

Claims (5)

  1. 容量結合型プラズマＣＶＤ装置による成膜方法において、
    前記容量結合型プラズマＣＶＤ装置が備える電極への電力供給をパルス制御によって断続して行い、
    前記パルス制御は、
    電力供給を停止した後のプラズマ中の電子温度の低下において、電力供給を停止してから高温電子の密度が低下し、アーク放電が発生しないプラズマ状態になるのに要する時間を下限時間とし、電子密度が電力供給を停止してからプラズマ維持が困難となる残留プラズマ閾値となるまでの上限時間とする時間間隔を、電力供給を停止するオフ時間とし、
    電力供給を開始した後のプラズマ中の電子温度の上昇において、高温電子の密度が飽和する電力供給のオン時間の上限とする条件で電力供給を断続することにより、アーク放電の発生を抑制することを特徴とする、プラズマ成膜方法。
  2. 容量結合型プラズマＣＶＤ装置による成膜方法において、
    前記容量結合型プラズマＣＶＤ装置が備える電極への電力供給をパルス制御によって断続して行い、
    前記パルス制御は、１５０ｋＨｚから６００ｋＨｚの低周波ＲＦ電力を、電力供給を停止するオフ時間を２０マイクロ秒から５０マイクロ秒、電力供給を行うオン時間を１０００マイクロ秒以下の条件で断続して供給することにより、アーク放電の発生を抑制することを特徴とする、プラズマ成膜方法。
  3. 前記容量結合型プラズマＣＶＤ装置は結晶系太陽電池用窒化膜を成膜し、ＣＶＤプロセス時の基板の温度は４００℃以上であることを特徴とする、請求項１又は２に記載のプラズマ成膜方法。
  4. 内部にＲＦ電極を有し、当該ＲＦ電極と対向配置した基板上にプラズマＣＶＤによって薄膜を形成する成膜室と、
    前記ＲＦ電極に低周波ＲＦ電力を供給するＲＦ電源と、
    前記ＲＦ電源からＲＦ電極への電力供給を制御するパルス制御部とを備え、
    前記ＲＦ電源は、１５０ｋＨｚから６００ｋＨｚの低周波ＲＦ電力を出力し、
    前記パルス制御部は、前記低周波ＲＦ電力を、オフ時間を２０マイクロ秒から５０マイクロ秒、オン時間を１０００マイクロ秒以下とする条件でパルス制御して断続するパルス電力を形成することにより、アーク放電の発生を抑制することを特徴とする、プラズマＣＶＤ装置。
  5. 前記成膜室は、ＣＶＤプロセス時の基板の温度を４００℃以上とし、基板上に結晶系太陽電池用窒化膜を成膜することを特徴とする、請求項４に記載のプラズマＣＶＤ装置。
JP2010500472A 2008-02-26 2008-02-26 プラズマ成膜方法、およびプラズマｃｖｄ装置 Expired - Fee Related JP5530350B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/053249 WO2009107196A1 (ja) 2008-02-26 2008-02-26 プラズマ成膜方法、およびプラズマｃｖｄ装置

Publications (2)

Publication Number Publication Date
JPWO2009107196A1 true JPWO2009107196A1 (ja) 2011-06-30
JP5530350B2 JP5530350B2 (ja) 2014-06-25

Family

ID=41015610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010500472A Expired - Fee Related JP5530350B2 (ja) 2008-02-26 2008-02-26 プラズマ成膜方法、およびプラズマｃｖｄ装置

Country Status (5)

Country Link
US (1) US8272348B2 (ja)
JP (1) JP5530350B2 (ja)
CN (1) CN101874293B (ja)
TW (1) TWI429782B (ja)
WO (1) WO2009107196A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409960B (zh) * 2010-01-12 2013-09-21 Tainergy Tech Co Ltd 沉積太陽能電池之抗反射層的方法
US8483574B2 (en) 2010-10-15 2013-07-09 Tyco Electronics Subsea Communications, Llc Correlation-control QPSK transmitter
JPWO2012160718A1 (ja) * 2011-05-20 2014-07-31 株式会社島津製作所 薄膜形成装置
KR102177210B1 (ko) * 2013-08-19 2020-11-11 삼성디스플레이 주식회사 화학기상증착장치의 서셉터 이상유무 판단방법 및 이를 이용한 유기발광 디스플레이 장치 제조방법
US10840114B1 (en) 2016-07-26 2020-11-17 Raytheon Company Rapid thermal anneal apparatus and method
CN111238669B (zh) * 2018-11-29 2022-05-13 拓荆科技股份有限公司 用于半导体射频处理装置的温度测量方法
CN114424447A (zh) 2019-07-29 2022-04-29 先进工程解决方案全球控股私人有限公司 用于多个负载的脉冲驱动的具有通道偏移的多路复用功率发生器输出
CN114438477A (zh) * 2020-11-02 2022-05-06 江苏菲沃泰纳米科技股份有限公司 循环镀膜方法、膜层以及产品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2715200B2 (ja) * 1991-10-04 1998-02-18 株式会社半導体エネルギー研究所 半導体装置
US6037274A (en) * 1995-02-17 2000-03-14 Fujitsu Limited Method for forming insulating film
JP2002110587A (ja) 2000-07-28 2002-04-12 Sekisui Chem Co Ltd 半導体素子の製造方法
JP2004014494A (ja) 2002-06-07 2004-01-15 Mori Engineering:Kk 大気圧プラズマ発生装置
EP2565903B1 (en) * 2003-01-16 2014-09-10 Japan Science and Technology Agency Plasma generator
JP2005050905A (ja) * 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
GB2417251A (en) * 2004-08-18 2006-02-22 Nanofilm Technologies Int Removing material from a substrate surface using plasma
JP2006228933A (ja) * 2005-02-17 2006-08-31 Masayoshi Murata 高周波プラズマ発生装置と、該高周波プラズマ発生装置により構成された表面処理装置及び表面処理方法
JP5084426B2 (ja) * 2007-09-27 2012-11-28 富士フイルム株式会社 窒化シリコン膜の形成方法
JP5069581B2 (ja) * 2008-02-01 2012-11-07 富士フイルム株式会社 ガスバリア膜の成膜方法、ガスバリアフィルムおよび有機ｅｌ素子
JP5156552B2 (ja) * 2008-09-08 2013-03-06 富士フイルム株式会社 ガスバリアフィルムの製造方法
KR101510775B1 (ko) * 2008-11-24 2015-04-10 삼성전자주식회사 동기식 펄스 플라즈마 에칭 장비

Also Published As

Publication number Publication date
CN101874293B (zh) 2011-11-30
US20100285629A1 (en) 2010-11-11
WO2009107196A1 (ja) 2009-09-03
US8272348B2 (en) 2012-09-25
CN101874293A (zh) 2010-10-27
JP5530350B2 (ja) 2014-06-25
TWI429782B (zh) 2014-03-11
TW200936801A (en) 2009-09-01

Similar Documents

Publication Publication Date Title
JP5530350B2 (ja) プラズマ成膜方法、およびプラズマｃｖｄ装置
US8742668B2 (en) Method for stabilizing plasma ignition
US20110272099A1 (en) Plasma processing apparatus and method for the plasma processing of substrates
JP2013196822A (ja) プラズマ生成方法、この方法を用いた薄膜形成方法及びプラズマ生成装置
JP2011023655A (ja) 窒化シリコン薄膜成膜方法および窒化シリコン薄膜成膜装置
KR101535582B1 (ko) 박막 형성 장치
JPH1140396A (ja) プラズマ処理方法及びプラズマ処理装置
JP2008004814A (ja) プラズマ処理装置
WO2014149336A1 (en) Apparatus and methods for pulsed photo-excited deposition and etch
KR20100126257A (ko) 금속계막의 성막 방법 및 기억 매체
US20170069493A1 (en) Methods and apparatus for uniformly and high-rate depositing low resistivity microcrystalline silicon films for display devices
JP2006216679A (ja) パルス分割供給によるプラズマ処理方法及び装置並びにプラズマｃｖｄ方法
JP4145925B2 (ja) プラズマエッチング方法
JPWO2019009092A1 (ja) プラズマ処理方法及びプラズマ処理装置
JP2011029069A (ja) プラズマ処理装置および半導体膜の製造方法
JP2005244037A (ja) シリコン膜の製造方法及び太陽電池の製造方法
US20020056415A1 (en) Apparatus and method for production of solar cells
JP5862027B2 (ja) プラズマｃｖｄ装置及び薄膜基板の製造方法
JP2008004815A (ja) プラズマ処理方法およびその方法を用いて製造された光電変換素子
JP2012169153A (ja) プラズマ処理装置
JP3702235B2 (ja) シリコン堆積膜除去方法
JP2013247150A (ja) プラズマ処理装置
JP3615919B2 (ja) プラズマｃｖｄ装置
JP2013004732A (ja) プラズマｃｖｄ装置のクリーニング方法
JP3133528B2 (ja) マイクロ波プラズマｃｖｄ法およびマイクロ波プラズマｃｖｄ装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130305

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140418

R151 Written notification of patent or utility model registration

Ref document number: 5530350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees