WO2008041399A1

WO2008041399A1 - Convertisseur cc-cc d'isolation à double extrémité

Info

Publication number: WO2008041399A1
Application number: PCT/JP2007/063714
Authority: WO
Inventors: Tadahiko Matsumoto
Original assignee: Murata Manufacturing Co., Ltd.
Priority date: 2006-10-02
Filing date: 2007-07-10
Publication date: 2008-04-10
Also published as: US20090161391A1; US7596009B2; JP5012807B2; JPWO2008041399A1; CN101517878B; CN101517878A

Description

明細書

ダブルエンド絶縁型 DC— DCコンバータ

技術分野

[0001] この発明は、ハーフブリッジ型 DC— DCコンバータ、プッシュプル型 DC— DCコンバータ、フルブリッジ型 DC— DCコンバータ等のダブルエンド絶縁型 DC— DCコンバータに関するものである。

背景技術

[0002] 図 1に従来のダブルエンド絶縁型 DC— DCコンバータの例を示す。このダブルェンド絶縁型 DC— DCコンバータ 120は、外部駆動回路 114、トーテムポールドライバ 1 16, 118、 DCレべノレシフタ 121、第 1 ·第 2のスィッチドライノ 122, 124、 1次ィ則スィツチ Ql , Q2、主トランス Tl、信号伝送トランス Τ2、第 1 ·第 2の同期整流器 Q3, Q4、第 1、第 2、第 3、第 4のスィッチ Q5, Q6, Q7, Q8、チョークコィノレ Lo、出力平滑コンデンサ Co、抵抗 Rl , R2, R3, R4、コンデンサ CI , C2, C3, C4、ダイオード Dl , D 2, D3, D4を備えている。

[0003] 図 1に示したダブルエンド絶縁型 DC— DCコンバータにおいて、入力直流電源 Vin から直流電圧が加わると、 1次側スィッチ Q1と Q2が交互にスイッチング動作して直流電力が交流電力に変換される。この交流電力は主トランス T1で 1次側回路から 2次側回路に伝送され、第 1 ·第 2の同期整流器 Q3, Q4で整流され、チョークコイル Lo、出力平滑コンデンサ Coで平滑されて再度直流に変換される。図示を省略されたフィードバック回路によって、出力電圧の検出、基準電圧との比較による誤差信号の生成、 2次側回路から 1次側回路への誤差信号の伝送が行われ、 PWM制御回路が第 1 ·第 2の PWM信号を出力する。第 1の PWM信号はダイオード Dl、抵抗 Rl、コンデンサ C1で立ち上がりが遅延され、第 2の PWM信号はダイオード D2、抵抗 R2、コンデンサ C2で立ち上がりが遅延されてそれぞれドライバに入力される。ドライバは入力信号を基に、 1次側スィッチ Ql , Q2のゲート駆動信号を生成する。同時に、第 1 ·第 2の PWM信号は信号伝送トランス T2に入力され、トランスコイル電圧の第 1の極性に第 1の PWM信号、第 2の極性に第 2の PWM信号が現れる合成信号となり、 2次側回路に伝送される。伝送された合成信号を DCレベルシフタ 121に加える事で、トーテムポールドライバ 116, 118の駆動電圧の DCレベルが増加して、トーテムポールドライバ 116, 118のオン期間が広がり、第 1 ·第 2の同期整流器 Q3, Q4力 1次側スィツチ Ql , Q2とほぼ相補的なタイミングで駆動される。

特許文献 1：特表 2003— 511004号公報

発明の開示

発明が解決しょうとする課題

[0004] 図 1に示した従来のダブルエンド絶縁型 DC— DCコンバータでは、 1次側スィッチ Ql , Q2と第 1 ·第 2の同期整流器 Q3, Q4とがほぼ相補的なタイミングで駆動されるので、主トランス T1の 2次コイル出力電流が同期整流器の寄生ダイオードを流れる期間がなぐ且つ同期整流器駆動タイミングのずれによる短絡電流の発生もないので高効率な電力変換動作が実現できる。

[0005] ところ力図 1に示した従来のダブルエンド絶縁型 DC— DCコンバータでは、 1次側回路で第 1 ·第 2の PWM信号を合成し、 2次側回路で分離するので、合成'分離回路が必要であり、回路構成が複雑であるという問題があった。信号伝送トランス T2は、スイッチング周波数 (数十 kHz)で信号を伝送する必要があるので、例えば、 100 H以上の比較的大きなインダクタンスが必要になる。そのため、必然的に信号伝送トランス T2の外形が大きくなり、コンバータ全体の小型 ·軽量化が困難であった。

[0006] そこで、この発明の目的は、 1次側のスィッチと 2次側の同期整流器とがほぼ相補的なタイミングで駆動されるようにして高効率な電力変換を維持しつつ、全体に小型- 軽量化を図ったダブルエンド絶縁型 DC— DCコンバータを提供することにある。課題を解決するための手段

[0007] この発明は、少なくとも 1次コイルおよび 2次コイルを有する主トランス（8)と、該主トランスの 1次側に接続される第 1 ·第 2の電力スィッチ（Ql , Q2)と、第 1 ·第 2の電カスイッチ（Ql , Q2)をスイッチング制御する 1次側制御回路（70, 80, 90)と、前記主トランスの 2次側に接続される第 1 ·第 2の同期整流器（11 , 12)と、少なくとも 1個のチヨークコイル（13)と、を備えるダブルエンド絶縁型 DC— DCコンバータにおいて、前記 1次側制御回路からの信号に基づいて前記第 1の電力スィッチのターンオンおよびターンオフのタイミングにほぼ対応する第 1のターンオフエッジ信号および第 1 のターンオンエッジ信号を発生する第 1のエッジ信号発生回路（71)と、前記 1次側制御回路からの信号に基づいて前記第 2の電力スィッチのターンオンおよびターンオフのタイミングにほぼ対応する第 2のターンオフエッジ信号および第 2のターンオンエッジ信号を発生する第 2のエッジ信号発生回路（72)と、

前記第 1のターンオフエッジ信号および前記第 1のターンオンエッジ信号を 2次側へ伝送する第 1のノ^レストランス（9)と、前記第 2のターンオフエッジ信号および前記第 2のターンオンエッジ信号を 2次側へ伝送する第 2のパルストランス（10)と、前記第 1のノルストランス（9)によって伝送された第 1のターンオフエッジ信号 (E) で前記第 1の同期整流器（11)をターンオフし、前記第 1のノルストランス（9)によつて伝送された第 1のターンオンエッジ信号 (F)で前記第 1の同期整流器 (9)をターンオンする第 1の同期整流器制御回路（73)と、前記第 2のノルストランス（10)によって伝送された第 2のターンオフエッジ信号 (G)で前記第 2の同期整流器（12)をターンオフし、前記第 2のパルストランス（10)によって伝送された第 2のターンオンエッジ信号 (H)で前記第 2の同期整流器（12)をターンオンする第 2の同期整流器制御回路（ 74)と、

を備え、

前記第 1の電力スィッチ (4)と、前記第 1の同期整流器（11)がほぼ相補的なタイミングで駆動され、前記第 2の電力スィッチ（5)と、前記第 2の同期整流器（12)がほぼ相補的なタイミングで駆動されることを特徴としている。

[0008] 前記 1次側制御回路（70, 80, 90)は、前記第 1のターンオフエッジ信号 (E)の発生後、前記第 1の同期整流器（11)のターンオフより第 1の電力スィッチ (4)のターンオンを遅らせ、前記第 2のターンオフエッジ信号 (G)の発生後、前記第 2の同期整流器（12)のターンオフより第 2の電力スィッチ（5)のターンオンを遅らせる遅延特性を備えるものとする。

[0009] 前記第 1のターンオンエッジ信号 (F)の発生後、前記第 1の電力スィッチ（4)のターンオフより第 1の同期整流器（11)のターンオンを遅らせる第 1同期整流器側遅延回路（76, 46)、および前記第 2の電力スィッチ（5)のターンオフより第 2の同期整流器 ( 12)のターンオンを遅らせる第 2同期整流器側遅延回路（77, 47)を設けたる。

[0010] 前記第 1同期整流器側遅延回路（76)は、前記第 1の同期整流器（11)のドレイン電圧、前記主トランス（8)のコイル電圧、前記チョークコイル（13)の電圧のうち少なくともいずれかの変化を検知して、前記第 1の同期整流器（11)のドレイン電圧が変化するタイミングで前記遅延を打ち切る遅延時間制御回路を備え、前記第 2同期整流器側遅延回路（77)は、前記第 2の同期整流器（12)のドレイン電圧、前記主トランス (8)のコイル電圧、前記チョークコイル（13)の電圧のうち少なくともいずれかの変化を検知して、前記第 2の同期整流器（12)のドレイン電圧が変化するタイミングで前記遅延を打ち切る遅延時間制御回路を備えたものとする。

[0011] 前記第 2の電力スィッチ（5)は、基準電位がグランド（GND)に対して非接続のハイサイドスィッチであり、前記 1次側制御回路は、前記第 2の電力スィッチ（5)を前記第 2のターンオフエッジ信号（G)でターンオンさせ前記第 2のターンオンエッジ信号（H )でターンオフさせる回路を備えたものとする。

[0012] 前記主トランス（8)および第 1 ·第 2のノルストランス（9, 10)は、一対のコアと、それぞれ独立したコイルを備えて、等価的にそれぞれ独立したトランスとして作用する複合トランスに設ける。

[0013] 具体的には、前記コア（43E, 431)は、中脚（42)と、該中脚を介して対向する少なくとも 1対の外脚とを備えて閉磁路を構成し、前記コイルは、前記コアの前記中脚に巻回した少なくとも 2つのコイル（8A, 8B, 8C)を組とする第 1組のコイルと、前記 1対の外脚の一方を、コイル配線可能な程度の隙間を空けて 2つの外脚部に分離し、当該分離した 2つの外脚部（38, 39)のそれぞれに巻回方向が互いに逆方向となるように巻回したコイル（9A, 9B)を組とする第 2組のコイルと、前記 1対の外脚の他方を、コイル配線可能な程度の隙間を空けて 2つの外脚部に分離し、当該分離した 2つの外脚部（40, 41)のそれぞれに巻回方向が互いに逆方向となるように巻回したコイル (10A, 10B)を組とする第 3組のコイルと、から成り、前記第 1組のコイルと前記コアとで前記主トランスを構成し、前記第 2組のコイルと前記コアとで前記第 1のパルストランスを構成し、前記第 3組のコイルと前記コアとで前記第 2のパルストランスを構成す発明の効果

[0014] この発明によれば、次のような効果を奏する。

[1]第 1 ·第 2のノルストランスはスイッチング周波数の信号ではなぐノルス状のェッジ信号を伝送するため、例えば数 Hの低インダクタンスで良ぐ小型のノルストランスを用いて小型'軽量化が図れる。

[0015] [2] 1次側制御回路は、その遅延特性により、第 1のターンオフエッジ信号 (E)の発生後、第 1の同期整流器（11)のターンオフより第 1の電力スィッチ（4)のターンオンを遅らせ、第 2のターンオフエッジ信号 (G)の発生後、第 2の同期整流器（12)のターンオフより第 2の電力スィッチ（5)のターンオンが遅れるので、第 1の電力スィッチ（4) と第 1の同期整流器（11)との同時オンによる短絡、および第 2の電力スィッチ（5)と第 2の同期整流器（12)との同時オンによる短絡が防止できる。

[0016] [3]第 1同期整流器側遅延回路（76, 46)の作用により、第 1のターンオンエッジ信号 (F)の発生後、第 1の電力スィッチ（4)のターンオフより第 1の同期整流器（11)のターンオンが遅れるので、また第 2同期整流器側遅延回路（77, 47)の作用により、第 2の電力スィッチ（5)のターンオフより第 2の同期整流器（12)のターンオンが遅れるので、第 1の電力スィッチ（4)と第 1の同期整流器（11)との同時オンによる短絡、および第 2の電力スィッチ（5)と第 2の同期整流器（12)との同時オンによる短絡が防止できる。

[0017] [4]第 1の遅延時間制御回路 (46)の作用により、第 1の同期整流器（11)のドレイン電圧、主トランス（8)のコイル電圧、チョークコイル（13)の電圧のうち少なくともいずれかの変化を検知して、第 1の同期整流器（11)のドレイン電圧が変化するタイミングで前記遅延を打ち切られるので、また、第 2の遅延時間制御回路 (47)の作用により、前記第 2の同期整流器（12)のドレイン電圧、前記主トランス（8)のコイル電圧、前記チョークコイル（13)の電圧のうち少なくともいずれかの変化を検知して、前記第 2 の同期整流器（12)のドレイン電圧が変化するタイミングで前記遅延を打ち切られるので、第 1 ·第 2の同期整流器に一定値以上の逆流電流が流れると、第 1 ·第 2の遅延時間制御回路の作用により遅延量が増大し、第 1 ·第 2の同期整流器のターンオンタイミングが遅れて、逆流電流が制限される。すなわち、同期整流器を用いたコンパ一タであるにもかかわらず逆流動作モードが阻止される。

[0018] [5]第 2の電力スィッチ（5)が、基準電位がグランド (GND)に対して非接続のハイサイドスィッチであり、 1次側制御回路が、第 2の電力スィッチ（5)を第 2のターンオフエッジ信号 (G)でターンオンさせ第 2のターンオンエッジ信号 (H)でターンオフさせる回路を備えたことにより、ハイサイドドライバ（3)を削減して、全体の部品コストを削減できるという効果を奏する。

[0019] [6]第 1 ·第 2のノルストランス（9, 10)は、スイッチング周波数の信号ではなぐノノレス状のエッジ信号を伝送するため、例えば数の低インダクタンスで良ぐ平磁路型コアであれば 1ターンまたは 2ターン巻回すれば構成できるので、主トランス（8) および第 1 ·第 2のノルストランス（9, 10)を、一対のコアと、それぞれ独立したコイルを備えて、等価的にそれぞれ独立したトランスとして作用する複合トランスに設けることによって、主トランスの特性をほとんど損なわずに複合化できる。回路図上はトランスの数が 3個になる力各トランスを一体構成できるので、実際には 1個のトランスで済み、コンバータの小型化とコスト低減が可能となる。

図面の簡単な説明

[0020] [図 1]特許文献 1に示されているダブルエンド絶縁型 DC— DCコンバータの回路図である。

[図 2]第 1の実施形態のダブルエンド絶縁型 DC— DCコンバータの回路図である。

[図 3]図 2の主要部の電圧 ·電流の波形図である。

[図 4]第 1の実施形態のダブルエンド絶縁型 DC— DCコンバータで用いる複合トランスの構成を示す図である。

[図 5]第 2の実施形態のダブルエンド絶縁型 DC— DCコンバータの回路図である。

[図 6]第 3の実施形態のダブルエンド絶縁型 DC— DCコンバータの回路図である。

[図 7]第 4の実施形態のダブルエンド絶縁型 DC— DCコンバータの回路図である。符号の説明

[0021] 1 · · ·入力直流電源

2· · ·Ρλ¥Μ制御回路

3· · ·ハイサイドドライバ ···第 1の電力スィッチ

…第 2の電力スィッチ ···第 1のパルストランス

0···第 2のパルストランス

1…第 1の同期整流器

2…第 2の同期整流器

3、 66…チョークコイル

5···負荷

6… 1次側制御回路電源入力部

7、 18、 19、 20、 65、 68…ショットキーノリアダイオード（SBD) 、 35、 58···Νチヤネノレ MOSFET

5、 36、 59···Ρチヤネノレ MOSFET

6、 27、 32、 33、 55、 60、 61···ΡΝダイオード

、 30、 63…ツエナーダイオード

7·· · 2次側制御回路電源入力部

···Εコアの第 1の外脚

···Εコアの第 2の外脚

···Εコアの第 3の外脚

1···Εコアの第 4の外脚

···Εコアの中脚

…コア

"'4層基板の 1, 2層を構成する両面基板

···4層基板の 3, 4層を構成する両面基板

···第 1の遅延時間制御回路

…第 2の遅延時間制御回路

、 53'-'ΡΝΡ卜ランジスタ

…ブートストラップ回路 70, 80, 90· 1次側制御回路

71 · · •第 1のエッジ信号発生回路

72· · •第 2のエッジ信号発生回路

73· · •第 1の同期整流器制御回路

74· · •第 2の同期整流器制御回路

76 · · •第 1の同期整流器側遅延回路

77· · •第 2の同期整流器側遅延回路

78 · · •第 1の電力スィッチ側遅延回路

79· · •第 2の電力スィッチ側遅延回路

101 — 104· · ·ダブルエンド絶縁型 DC

発明を実施するための最良の形態

[0022] 《第 1の実施形態》

図 2は第 1の実施形態のダブルエンド絶縁型 DC— DCコンバータの回路図であり、図 3はその主要部分の波形図である。また、図 4は第 1の実施形態で用いるトランスの構成を示す図である。

[0023] 図 2に示すように、ダブルエンド絶縁型 DC— DCコンバータ 101は、 1次コィノレ 8A および 2次コイル 8Bを有する主トランス 8、この主トランス 8の 1次側に接続される第 1 の電力スィッチ 4および第 2の電力スィッチ 5、第 1 ·第 2の電力スィッチ 4, 5をスィッチング制御する 1次側制御回路 70と、主トランス 8の 2次側に接続される第 1の同期整流器 11、第 2の同期整流器 12、チョークコイル 13を備えている。

[0024] また、 1次側制御回路 70からの信号に基づいて第 1の電力スィッチ 4のターンオンおよびターンオフのタイミングにほぼ対応する第 1のターンオフエッジ信号および第 1 のターンオンエッジ信号を発生する第 1のエッジ信号発生回路 71と、 1次側制御回路 70からの信号に基づいて第 2の電力スィッチ 5のターンオンおよびターンオフのタイミングにほぼ対応する第 2のターンオフエッジ信号および第 2のターンオンエッジ信号を発生する第 2のエッジ信号発生回路 72を備えている。

[0025] また、第 1のターンオフエッジ信号および第 1のターンオンエッジ信号を 2次側へ伝送する第 1のノルストランス 9と、第 2のターンオフエッジ信号および第 2のターンオンエッジ信号を 2次側へ伝送する第 2のノルストランス 10と、第 1のノルストランス 9によつて伝送された第 1のターンオフエッジ信号 (後述する図 3中の E)で第 1の同期整流器 11をターンオフし、第 1のノルストランス 9によって伝送された第 1のターンオンエツジ信号（図 3中の F)で第 1の同期整流器 11をターンオンする第 1の同期整流器制御回路 73を備えている。さらに、第 2のノルストランス 10によって伝送された第 2のターンオフエッジ信号（図 3中の G)で第 2の同期整流器 12をターンオフし、第 2のパルストランス 10によって伝送された第 2のターンオンエッジ信号（図 3中の H)で第 2の同期整流器 12をターンオンする第 2の同期整流器制御回路 74を備えている。

[0026] 入力直流電源 1のライン間には第 1 ·第 2の電力スィッチ 4, 5およびコンデンサ 6, 7 の直列回路をそれぞれ接続していて、第 1 ·第 2の電力スィッチ 4, 5の接続点とコンデンサ 6, 7の接続点との間に主トランス 8の 1次コイル 8Aを接続している。

[0027] 主トランス 8の 2次コイル 8B、 8Cの接続点にはチョークコイル 13の一端を接続し、チョークコイル 13の他端と 2次側グランドとに間に出力平滑コンデンサ 14を接続している。

[0028] 主トランス 8の 2次コイル 8Bの一端と 2次側グランドとの間には第 1の同期整流器 11 を接続している。また、主トランス 8の 2次コイル 8Cの一端と 2次側グランドとの間には第 2の同期整流器 12を接続している。

[0029] 1次側制御回路 70は PWM制御回路 2とハイサイドドライバ 3を備えている。そして第 1の PWM信号出力端子 2Aと第 2の PWM信号出力端子 2Bをハイサイドドライバ 3 に接続している。ノ、ィサイドドライバ 3の第 1の電力スィッチ駆動端子 3Aは第 1の電力スィッチ 4のゲートに接続し、第 2の電力スィッチ駆動端子 3Bは第 2の電力スィッチ 5 のゲートに接続してレ、る。 PWM制御回路 2のグランド端子 2Cおよびノヽィサイドドライノ 3のグランド端子 3Cはそれぞれ 1次側のグランドに接続している。

[0030] このダブルエンド絶縁型 DC— DCコンバータ 101の入力には入力直流電源 1が接続され、出力には負荷 15が接続される。また、 1次側制御回路電源入力部 16には制御電源電圧が印加される。

[0031] 第 1のエッジ信号発生回路 71は、ショットキーバリアダイオード（以下、「SBD」）19 , 20、およびコンデンサ 22で構成していて、 1次側制御回路電源入力部 16と 1次側のグランドとの間に接続している。同様に、第 2のエッジ信号発生回路 72は、 SBD17 , 18、およびコンデンサ 21で構成していて、 1次側制御回路電源入力部 16と 1次側のグランドとの間に接続している。

[0032] PWM制御回路 2の第 1の PWM信号出力端子 2Aと第 1のエッジ信号発生回路 71 との間には第 1のノルストランス 9の 1次コイル 9Aを接続している。同様に、 PWM制御回路 2の第 2の PWM信号出力端子 2Bと第 2のエッジ信号発生回路 72との間には第 2のノルストランス 10の 1次コイル 1 OAを接続している。

[0033] 第 1の同期整流器制御回路 73は、 Nチャネル MOSFET24、 Pチャネル MOSFE T25、ダイオード（ΡΝダイオード） 26, 27、ツエナーダイオード 29、抵抗 28を備えている。同様に、第 2の同期整流器制御回路 74は、 Νチャネル MOSFET35、 Pチヤネル MOSFET36、ダイオード（PNダイオード） 32, 33、ツエナーダイオード 30、抵抗 31を備えている。

[0034] FET24、 FET25、抵抗 23の直列回路は 2次側制御回路電源入力部 37と 2次側グランドとの間に接続し、 FET24と FET25の接続点は Nチャネル MOSFETである第 1の同期整流器 11のゲートに接続している。同様に FET35、 FET36、抵抗 34の直列回路は 2次側制御回路電源入力部 37と 2次側グランドとの間に接続し、 FET35と FET36の接続点は Nチャネル MOSFETである第 2の同期整流器 12のゲートに接 ¾してレヽる。

[0035] また、図 2に示すとおり、第 1の同期整流器制御回路 73のダイオード 26, 27の接続点と FET24, 25の接続点との間に第 1のパルストランス 9の 2次コイル 9Bを接続している。同様に、第 2の同期整流器制御回路 74のダイオード 32, 33の接続点と FET3 5, 36の接続点との間に第 2のノルストランス 10の 2次コイル 10Bを接続している。

[0036] 次に、図 2の回路動作を図 3の波形を参照して説明する。

図 3において、各符号の意味は次のとおりである。

[0037] Α· · ·第 1の電力スィッチ 4のオフタイミング

Β· · ·第 2の電力スィッチ 5のオンタイミング

C…第 2の電力スィッチ 5のオフタイミング

D…第 1の電力スィッチ 4のオンタイミング Ε· · ·第 1のターンオフエッジ信号

F…第 1のターンオンエッジ信号

G…第 2のターンオフエッジ信号

Η· · ·第 2のターンオンエッジ信号

I· · ·第 1の遅延時間（第 1のターンオフエッジ信号 Ε発生から第 1の電力スィッチターンオンまでの時間）

J…第 2の遅延時間（第 2のターンオフエッジ信号 G発生から第 2の電力スィッチターンオンまでの時間）

Κ· · ·第 3の遅延時間（第 1のターンオンエッジ信号 F受信から第 1の同期整流器ターンオンまでの時間）

L…第 4の遅延時間（第 2のターンオンエッジ信号 H受信から第 2の同期整流器ターンオンまでの時間）

図 2に示した DC— DCコンバータ 101はハーフブリッジ型のコンバータであり、第 1 · 第 2の電力スィッチ 4, 5のオンデューティはほぼ等しぐ第 1の電力スィッチ 4のオンデューティが狭まると、第 2の電力スィッチ 5のオンデューティも狭まる。第 1の電カスイッチ 4と第 1の同期整流器 11は、ほぼ相補的なタイミングで駆動され、第 2の電カスイッチ 5と第 2の同期整流器 12も、ほぼ相補的なタイミングで駆動される。

[0038] 入力直流電源 1から直流電圧が加わると、第 1 ·第 2の電力スィッチ 4, 5が交互にスイッチングして直流電力が交流電力に変換される。この交流電力は主トランス 8で 1次側回路から 2次側回路に伝送され、第 1 ·第 2の同期整流器 11 , 12で整流され、チヨークコイル 13、出力平滑コンデンサ 14で平滑されて再度直流に変換され、負荷 15 に供給される。

[0039] 図示を省略されたフィードバック回路によって、出力電圧の検出、基準電圧との比較による誤差信号の生成、 2次側回路から 1次側回路への誤差信号の伝送が行われ、 PWM制御回路 2がパルス幅制御された第 1 ·第 2の PWM信号を出力する。第 1の PWM信号は第 1の PWM信号出力端子 2Aから出力され、ノ、ィサイドドライバ 3に入力されてハイサイドドライバ 3の第 1の電力スィッチ駆動端子 3Aから出力される。第 2 の PWM信号は第 2の PWM信号出力端子 2Bから出力され、ハイサイドドライバ 3で基準電位 (ソース）がグランドと非接続のハイサイドスィッチを駆動できる信号に変換され、第 2の電力スィッチ駆動端子 3Bから出力される。

[0040] PWM制御回路 2の 2A端子から出力される第 1の PWM信号の立ち上がり時（図 3 の（1)参照）に、第 1のノレストランス 9の 1次コィノレ 9Aを通してコンデンサ 22が充電され（図 3の（2)参照）、第 1のノルストランス 9に第 1のターンオフエッジ信号 Eが発生する（図 3の（3)参照)。

[0041] 第 1のターンオフエッジ信号 Eは、 1次コイル 9Aから 2次コイル 9Bに伝送され、 PN ダイオード 27を通して FET25のソース一ドレイン間（以下、 S— G間）に電圧を発生し (図 3の（12)参照）、 FET25をターンオンさせる。 FET25がターンオンすると、第 1の同期整流器 11のゲート蓄積電荷が瞬時に放電され（図 3の（13)参照）、第 1の同期整流器 11がターンオフする。第 1のターンオフエッジ信号 Eを、 PNダイオード 27を通して FET25の S— G間に加えることにより、第 1のターンオフエッジ信号 Eのパルス幅より長い時間、 FET25のオン状態を維持できる（図 3の（12)参照）。 FET25のゲート蓄積電荷は、抵抗 28とダイオード 26を通して徐々に放電される。

[0042] ツエナーダイオード 29は逆極性の第 1のターンオンエッジ信号 F発生時に FET25 のゲート蓄積電荷を速やかに放電させるために設けている。ツエナーダイオード 29のツエナー電圧が FET24と FET25のスレショルド電圧の合計値より小さければ、 FET 24と FET25の同時オンによる貫通電流は発生しない。第 1のターンオフエッジ信号 Eの振幅はコンデンサ 22の充電に伴って小さくなり、コンデンサ 22の電圧が 1次側制御回路電源入力部 16の電圧より大きくなつて SBD19が導通すると、 1次コイル 9Aに SBD19の順方向電圧降下に相当する電圧が現れる（図 3の（3)参照）。 SBD19の順方向電圧降下に相当する電圧は第 1のターンオフエッジ信号 Eと逆極性であり、第 1のターンオフエッジ信号 E発生時に第 1のノルストランスに蓄えられた励磁エネルギ一を放出する。 SBD19は、 2次コイル 9Bに接続した PNダイオード 26より順方向降下が小さいため、 1次コイル 9Aに生じた SBD19の順方向電圧降下に相当する電圧は、 FET24の G— S間には現れず、誤動作することはない。

[0043] 第 1の PWM信号の立ち下がり時（図 3の（1)参照）に、第 1のノレストランスの 1次コィル 9Aを通してコンデンサ 22の蓄積電荷が放電され（図 3の（2)参照）、第 1のターンオンエッジ信号 Fが発生する（図 3の（3)参照）。第 1のターンオンエッジ信号 Fは、 1次コイル 9Aから 2次コイル 9Bに伝送され、 PNダイオード 26を通して FET24の G— S間に電圧を発生し（図 3の（11)参照）、 FET24をターンオンさせる。 FET24がターンオンすると、第 1の同期整流器 11のゲートが抵抗 23を通して徐々に充電され（図 3 の（13)参照）、第 1の同期整流器 11がターンオンする。第 1のターンオンエッジ信号 Fを、 PNダイオード 26を通して FET24の G— S間に加えることにより、第 1のターンォンエッジ信号 Fのパルス幅より長い時間、 FET24のオン状態を維持できる（図 3の（1 1)参照）。 FET24のゲート蓄積電荷は、抵抗 28とダイオード 27を通して徐々に放電される。

[0044] ツエナーダイオード 29は逆極性の第 1のターンオフエッジ信号 E発生時に FET24 のゲート蓄積電荷を速やかに放電する。第 1のターンオンエッジ信号 Fの振幅はコンデンサ 22の放電に伴って小さくなり、コンデンサ 22の電圧がグランド電位より小さくなつて SBD20が導通すると、 1次コイル 9Aに SBD20の順方向電圧降下に相当する電圧が現れる（図 3の（3)参照）。 SBD20の順方向電圧降下に相当する電圧は第 1 のターンオンエッジ信号 Fと逆極性であり、第 1のターンオンエッジ信号 F発生時に第 1のパルストランスに蓄えられた励磁エネルギーを放出する。 SBD20は、 2次コイル 9 Bに接続した PNダイオード 27より順方向降下が小さいため、 1次コイル 9Aに生じた S BD20の順方向電圧降下に相当する電圧は、 FET25の S— G間には現れず、誤動作することはない。

[0045] ノ、ィサイドドライバ 3は、部品によって固有の伝搬遅延（1例として数十 nsから百数十 ns程度）を有するため、出力信号は入力信号より位相が遅れる。第 1の PWM信号発生から電力スィッチ 4のゲート駆動信号立ち上がりまでは、第 1の遅延時間 Iに相当する時間遅れ、第 2の PWM信号発生から電力スィッチ 5のゲート駆動信号立ち上がりまでは、第 2の遅延時間 Jに相当する時間遅れる。電力スィッチのゲートをターンォフする動作も同様に伝搬遅延がある。第 1の同期整流器 11のターンオフ時は、前記伝搬遅延により、第 1のターンオフエッジ信号 Eは電力スィッチ 4の G— S電圧立ち上力 Sりより遅延時間 Iだけ早く発生するので、第 1の同期整流器 11のターンオフタイミングが第 1の電力スィッチ 4のターンオンタイミングより早くなり、短絡電流が発生しない〇

[0046] 一方、第 1の同期整流器 11のターンオン動作では、第 1のターンオンエッジ信号 F が電力スィッチ 4の G— S電圧立ち下がりより早く発生するので、そのままのタイミングでは、ターンオンが早すぎて短絡電流が発生してしまう。そこで抵抗 23によって、第 1 の同期整流器 11のゲート充電速度を制限し、第 1の同期整流器 11のターンオンを第 3の遅延時間 Kだけ遅らせ、短絡電流の発生を防止して!/、る。

[0047] 前述の動作により、第 1の同期整流器 11は、電力スィッチ 4とほぼ相補的なタイミングで駆動される。

[0048] 第 2の電力スィッチ 5と第 2の同期整流器 12の動作は、前述の第 1の電力スィッチ 4 と第 1の同期整流器 11の動作と同じ関係であるので、重複的な動作説明は省略する。 PWM制御回路 2の 2B端子から出力される第 2の PWM信号立ち上がり時に発生する第 2のターンオフエッジ信号 Gと、第 2の PWM信号立ち下がり時に発生する第 2 のターンオンエッジ信号 Hを、第 2のノルストランス 10で 1次側回路から 2次側回路に伝送して FET36と FET35をオンオフし、第 2の同期整流器 12を電力スィッチ 5とほぼ相補的なタイミングで駆動する。

[0049] 第 1の実施形態のハーフブリッジ型のコンバータでは、第 1 ·第 2の電力スィッチ 4, 5と、第 1 ·第 2の同期整流器 11 , 12とがほぼ相補的なタイミングで駆動されることにより、主トランス 8の 2次コイル出力電流が同期整流器の寄生ダイオードを流れる期間がなぐかつ同期整流器駆動タイミングずれによる短絡電流の発生もないので、高効率な電力変換動作が実現できる。

[0050] さて図 4は、主トランス 8と第 1 ·第 2のパルストランス 9, 10を複合化し、 1個のトランスとして構成した複合トランスの構造を示す図である。

第 1 ·第 2のノルストランス 9, 10はスイッチング周波数の信号ではなぐパルス状のエッジ信号を伝送するため、例えば数 Hの低インダクタンスでよぐ閉磁路型コアであれば 1ターンまたは 2ターン巻回すれば構成できる。この複合トランスは、主トランス 8および第 1 ·第 2のパルストランス 9, 10を、一対のコアと、それぞれ独立したコイルを備えたものである。

[0051] 図 4の (A) (B)はトランス基板に設けたコイルパターンを示す平面図、（C) (D)は複合トランスの所定位置での断面図である。

[0052] 図 4において、 5本 Ji却き 39, 40, 41 , 42を備える E型コア 43Eと平板コア 431とを組み合わせた E Iコアでプリント基板 44, 45を挟んで嵌合させることによって閉磁路を構成している。図 4において、脚部 38は第 1の外脚、脚部 39は第 2の外脚、脚部 40は第 3の外脚、脚部 41は第 4の外脚、脚部 42は中脚であり、それぞれプリント基板 44, 45の第 1、第 2、第 3、第 4の外孔と中央の中孔を貫通している。

[0053] プリント基板は 4層の多層基板であり、 1 , 2層を構成する両面基板 44と、 3, 4層を構成する両面基板 45とをプリプレダを挟んで積層することによって 4層の多層基板を構成している。 a〜mはプリント基板 44, 45に設けたスルーホールであり、各トランスの入出力端子を構成している。またプリント基板 44, 45には、主トランス 8の 1次コィノレ 8A、 2次コイル 8B、 3次コイル 8Cの導体パターンをコアの中脚 42の周囲に渦状に巻回するように形成している。具体的には、 1次コイル 8Aを両面基板 44の入出力端子 e— f間に 3ターン、 2次コイル 8B、 3次コイル 8Cを両面基板 45の中間タップ hを挟んで入出力端子 g 澗に各 1ターンずつ巻回している。

[0054] 第 1のパルストランス 9の 1次コイル 9Aおよび 2次コイル 9Bは、第 1の外脚 38と第 2 の外脚 39とに逆方向 ·同数巻回したコイルを直列接続している。具体的には、 1次コィル 9Aを両面基板 44の入出力端子 a b間に 1ターン、 2次コイル 9Bを両面基板 45 の入出力端子 c d間に 1ターン巻回している。

[0055] 第 2のパルストランス 10の 1次コイル 10Aおよび 2次コイル 10Bは、第 3の外脚 40と第 4の外脚 41とに逆方向 ·同数巻回したコイルを直列接続している。具体的には、 1 次コイル 10Aが両面基板 44の入出力端子 1 m間に 1ターン、 2次コイル 10Bを両面基板 45の入出力端子 j—k間に 1ターン巻回している。

[0056] このような構成により、主トランスの特性をほとんど損なわずに複合化でき、小型化、低コスト化の観点で有利である。

[0057] 《第 2の実施形態》

図 5は第 2の実施形態のダブルエンド絶縁型 DC— DCコンバータの回路図である。このダブルエンド絶縁型 DC— DCコンバータは基本的な構成は第 1の実施形態で示したものと同様である。 [0058] 図 5に示すダブルエンド絶縁型 DC— DCコンバータ 102において第 1 ·第 2の同期整流器側遅延回路 76, 77の構成が図 2に示したものと異なる。図 2に示した例では、第 1 ·第 2の同期整流器 11 , 12のゲート充電電流を抵抗 23、 34で制限し、第 1 ·第 2 の同期整流器 11 , 12のターンオンタイミングを第 3 ·第 4の遅延時間 Κ, Lだけ遅らせて短絡電流の発生を防止している力同期整流器 11 , 12の入力容量のばらつきによって同期整流器のターンオンが最適なタイミングからずれる可能性がある。また、負荷電流によって最適なターンオンタイミングが異なり、負荷電流が大きい動作では、ターンオンタイミングをやや早める事が望まし!/、。

[0059] 第 1の同期整流器側遅延回路 76に ΡΝΡトランジスタ 50、抵抗 23, 48およびコンデンサ 49からなる第 1の遅延時間制御回路 46を設けている。この第 1の遅延時間制御回路 46は、第 1の同期整流器 11のドレイン電圧変化を抵抗 48とコンデンサ 49とからなる微分回路で観測している。この微分回路で第 1の同期整流器 11のドレイン電圧低下を検知すると ΡΝΡトランジスタ 50をターンオンして遅延動作を打ち切る（終息させる）。

[0060] 同様に、第 2の同期整流器側遅延回路 77に ΡΝΡトランジスタ 53、抵抗 34, 51およびコンデンサ 52からなる第 2の遅延時間制御回路 47を設けて!/、る。この第 2の遅延時間制御回路 47は、第 2の同期整流器 11のドレイン電圧変化を抵抗 51とコンデンサ 52とからなる微分回路で観測している。この微分回路で第 2の同期整流器 12のドレイン電圧低下を検知すると ΡΝΡトランジスタ 53をターンオンして遅延動作を打ち切る（終息させる）。

[0061] すなわち、第 1 ·第 2のターンオンエッジ信号 F, Ηを受信した後、第 1 ·第 2の同期整流器 11 , 12のドレイン電圧変化を検知すれば第 1 ·第 2の同期整流器 11 , 12をターンオンさせる、という動作によってターンオンタイミングの調整を行い、部品定数のばらつきや負荷電流の変動があっても同期整流器のターンオンのタイミングを常に最適に保つ。

[0062] 第 1 ·第 2の同期整流器 11 , 12のドレイン電圧変化を検出して第 1 ·第 2の同期整流器 11 , 12のターンオン'ターンオフを行う方法では、第 1 ·第 2の電力スィッチ 4, 5のスイッチング動作が停止した直後に同期整流器が自励発振し、場合によってはコンバータ部品に過大な電圧 ·電流ストレスが加わる。この第 2の実施形態では、第 1 ·第 2のノルストランス 9, 10を介するターンオンエッジ信号の受信と同期整流器のドレイン電圧変化の検知とのアンド条件で第 1 ·第 2の同期整流器 11 , 12がターンオンするので、第 1 ·第 2の電力スィッチ 4, 5が停止するとターンオンエッジ信号がなくなって同期整流器がターンオンしないので、上記自励発振は発生しない。そのため、コンパータ部品に過大な電圧 ·電流ストレスが加わることもなレ、。

[0063] なお、第 1 ·第 2の同期整流器 11 , 12のドレイン電圧変化を検出する方法以外に、主トランス 8のコイル電圧変化、チョークコイル 13の電圧変化を検出するようにしてもよい。

[0064] また、同期整流器を用いたコンバータでは、第 1 ·第 2の電力スィッチ 4, 5のスィッチング動作中に、コンバータ出力から入力方向に逆流電流が流れる逆流動作モードが一般に生じうる。逆流動作モードにおいて、第 1 ·第 2の電力スィッチ 4, 5のソースからドレイン方向に逆流電流が流れる状態では、第 1 ·第 2の電力スィッチ 4, 5のゲートをオフしても、すぐにドレイン電圧が増加しない。すなわち、 2次側回路では第 1 ·第 2 のターンオンエッジ信号 F、 Hを受信しても、第 1 ·第 2の同期整流器のドレイン電圧がすぐには変化しない状態になる。第 1 ·第 2の遅延時間制御回路 46, 47の調整範囲を大きめに設定しておけば、第 1 ·第 2の同期整流器 11 , 12のドレイン電圧が低下するまで第 1 ·第 2の同期整流器 11 , 12のターンオンタイミングが遅延され、逆流電流の増加が自動的に制限される。すなわち、第 1 ·第 2の遅延時間制御回路 46、 47によって逆流電流自己制限機能が備わることになる。

[0065] 《第 3の実施形態》

図 6は第 3の実施形態のダブルエンド絶縁型 DC— DCコンバータの回路図である。

[0066] このダブルエンド絶縁型 DC— DCコンバータ 103は、コスト低減のために、図 2に示したハイサイドドライバ 3を削減したものである。そのため、基準電位（ソース）がダランドと非接続の第 2の電力スィッチ 5を第 2のノルストランス 10を用いて駆動するように構成している。

[0067] 図 6に示すように、第 2の電力スィッチ 5の駆動用電力を確保するために、コンデンサ 56及びダイオード 55からなるブートストラップ回路 54を設けて!/、る。このブートストラップ回路 54の出力部と 1次側グランドとの間に、 FET58、 FET59、抵抗 57の直列回路を接続し、 FET58と FET59の接続点は第 2の電力スィッチ 5のゲートに接続している。 FET58と FET59のゲートにはダイオード 60, 61、ツエナーダイオード 63、抵抗 62からなる回路を接続している。そして、ダイオード 60, 61の接続点と FET58 , 59の接続点との間に第 2のノルストランス 10の 3次コイル 10Cを接続している。

[0068] また、抵抗 64と SBD65による第 1の電力スィッチ側遅延回路 78を PWM制御回路

2の第 1の PWM信号出力端子 2Aと第 1の電力スィッチ 4のゲートとの間に設けてい

[0069] このダブルエンド絶縁型 DC— DCコンバータ 103の動作は次のとおりである。

先ず、第 2のノルストランス 10の 3次コイルから出力される第 2のターンオフエッジ信号 Gは PNダイオード 60を通して FET58のゲートに印加され、 FET58がターンオンし、第 2の電力スィッチ 5のゲートに電荷が充電されて第 2の電力スィッチ 5がターンォンされる。その後、第 2のターンオンエッジ信号 Hは、 PNダイオード 61を通して FET 59のゲートに印加されて FET59がターンオンし、第 2の電力スィッチ 5のゲートの電荷が放電され、第 2の電力スィッチ 5がターンオフされる。

[0070] 第 2のノルストランス 10の極性に応じて、電力スィッチ 5は PWM制御回路 2が出力した第 2の PWM信号と同じタイミングで駆動され、第 2の同期整流器 12は反転したタイミングで駆動されるため、第 2の電力スィッチ 5と第 2の同期整流器 12とはほぼ相補的なタイミングで駆動される。同様にして、第 1の電力スィッチ 4と第 1の同期整流器 1 1がほぼ相補的なタイミングで駆動される。

なお、第 2の電力スィッチ 5のゲートの充電電流は抵抗 57で制限される。このことにより、第 2の遅延時間 Jが確保される。また、第 1の電力スィッチ側遅延回路 78で電力スィッチ 4のゲート充電電流が制限される。このことによって第 1の遅延時間 Iが確保される。

[0071] その他の回路構成および動作は第 1の実施形態で示した図 2 ·図 3と同様である。

[0072] 《第 4の実施形態》

図 7は第 4の実施形態のダブルエンド絶縁型 DC— DCコンバータの回路図である。このダブルエンド絶縁型 DC— DCコンバータは基本的な構成は第 1の実施形態で示したものと同様である。

[0073] 第 4の実施形態では、第 1〜第 3の実施形態とは異なる回路トポロジーに適用した例である。第 1〜第 3の実施形態ではハーフブリッジコンバータを構成した力 S、この第 4の実施形態のダブルエンド絶縁型 DC— DCコンバータでは、電力変換をプッシュプルコンバータ形式とし、整流回路を低電圧出力に適したカレントダブラー整流回路の形式としている。

[0074] 主トランス 8には第 1の 1次コイル 8A以外に第 2の 1次コイル 8Dを備えていて、この第 2の 1次コイル 8Dに第 2の電力スィッチ 5を接続している。

[0075] また、 1次側制御回路 90には、抵抗 64および SBD65による第 1の電力スィッチ側遅延回路 78と、抵抗 67および SBD68による第 2の電力スィッチ側遅延回路 79とを備えている。そして、第 1の電力スィッチ側遅延回路 78を PWM制御回路 2の第 1の P WM信号出力端子 2Aと第 1の電力スィッチ 4のゲートとの間に設け、第 2の電力スィツチ側遅延回路 79を PWM制御回路 2の第 2の PWM信号出力端子 2Bと第 2の電力スィッチ 5のゲートとの間に設けている。

[0076] このダブルエンド絶縁型 DC— DCコンバータ 104の動作は次のとおりである。

まず、入力直流電源 1から直流電圧が加わると、第 1 ·第 2の電力スィッチ 4, 5が交互にスイッチング動作をして直流電力を交流電力に変換する。前記交流電力は主トランス 8で 1次側回路から 2次側回路に伝送され、第 1 ·第 2の同期整流器 11 , 12で整流され、チョークコイル 13、 66、出力平滑コンデンサ 14で平滑されて再度直流に変換され、負荷 15に供給される。

[0077] 第 1 ·第 2の電力スィッチ 4, 5のデューティはほぼ等しぐ第 1の電力スィッチ 4のデユーティが狭まると第 2の電力スィッチ 5のデューティも狭まる。第 1の電力スィッチ 4と第 1の同期整流器 11は、ほぼ相補的なタイミングで駆動され、第 2の電力スィッチ 5と第 2の同期整流器 12は、ほぼ相補的なタイミングで駆動される。

[0078] 第 1の実施形態の場合とは異なり固有の伝搬遅延を有するハイサイドドライバを用 V、て!/、な!/、ため、第 1の電力スィッチ側遅延回路 78の抵抗 64と SBD65を用いて電カスイッチ 4のゲート充電電流を制限することによって第 1の遅延時間 Iを確保し、第 2 の電力スィッチ側遅延回路 79の抵抗 67と SBD68を用いて第 2の電力スィッチ 5のゲート充電電流を制限することによって第 2の遅延時間 Jを確保している。

その他の回路構成および動作は第 1の実施形態で示した図 2 ·図 3と同様である。なお、この発明は第 1〜第 4の実施形態以外にも様々な応用形態をとり得る。他の電力変換回路トポロジーとして、例えばフルブリッジコンバータにも適用可能である。ターンオンエッジ信号、ターンオフエッジ信号を受信して同期整流器を駆動する回路も、第 1〜第 4の実施形態とは異なる回路構成が可能であり、例えば、抵抗 28の定数調整によって FET24と FET25の同時オンが発生しない動作が可能なら、ツエナーダイオード 29の削減が可能である。同様に、抵抗 31の定数調整によって FET35と F ET36の同時オンが発生しない動作が可能なら、ツエナーダイオード 30の削減が可能である。また、図 4とは異なる形状の複合トランスでも構成可能であり、また、主トランス 8と第 1 ·第 2のノルストランス 9, 10を分離して構成しても回路動作上は何ら問題がない。

Claims

請求の範囲

[1] 少なくとも 1次コイルおよび 2次コイルを有する主トランスと、該主トランスの 1次側に接続される第 1 ·第 2の電力スィッチと、第 1 ·第 2の電力スィッチをスィッチング制御する 1次側制御回路と、前記主トランスの 2次側に接続される第 1 ·第 2の同期整流器と、少なくとも 1個のチョークコイルと、を備えるダブルエンド絶縁型 DC— DCコンバータにおいて、

前記 1次側制御回路からの信号に基づいて前記第 1の電力スィッチのターンオンおよびターンオフのタイミングにほぼ対応する第 1のターンオフエッジ信号および第 1 のターンオンエッジ信号を発生する第 1のエッジ信号発生回路と、前記 1次側制御回路からの信号に基づいて前記第 2の電力スィッチのターンオンおよびターンオフのタイミングにほぼ対応する第 2のターンオフエッジ信号および第 2のターンオンエッジ信号を発生する第 2のエッジ信号発生回路と、

前記第 1のターンオフエッジ信号および前記第 1のターンオンエッジ信号を 2次側へ伝送する第 1のノ^レストランスと、前記第 2のターンオフエッジ信号および前記第 2 のターンオンエッジ信号を 2次側へ伝送する第 2のノルストランスと、

前記第 1のパルストランスによって伝送された第 1のターンオフエッジ信号で前記第 1の同期整流器をターンオフし、前記第 1のノレストランスによって伝送された第 1のターンオンエッジ信号で前記第 1の同期整流器をターンオンする第 1の同期整流器制御回路と、前記第 2のノルストランスによって伝送された第 2のターンオフエッジ信号で前記第 2の同期整流器をターンオフし、前記第 2のノルストランスによって伝送された第 2のターンオンエッジ信号で前記第 2の同期整流器をターンオンする第 2の同期整流器制御回路と、

を備え、

前記第 1の電力スィッチと、前記第 1の同期整流器がほぼ相補的なタイミングで駆動され、前記第 2の電力スィッチと、前記第 2の同期整流器がほぼ相補的なタイミングで駆動されることを特徴とするダブルエンド絶縁型 DC— DCコンバータ。

[2] 前記 1次側制御回路は、前記第 1のターンオフエッジ信号の発生後、前記第 1の同期整流器のターンオフより第 1の電力スィッチのターンオンを遅らせ、前記第 2のターンオフエッジ信号の発生後、前記第 2の同期整流器のターンオフより第 2の電力スィツチのターンオンを遅らせる遅延特性を備えるものである請求項 1に記載のダブルエンド絶縁型 DC— DCコンバータ。

[3] 前記第 1のターンオンエッジ信号の発生後、前記第 1の電力スィッチのターンオフより第 1の同期整流器のターンオンを遅らせる第 1同期整流器側遅延回路、および前記第 2の電力スィッチのターンオフより第 2の同期整流器のターンオンを遅らせる第 2 同期整流器側遅延回路を設けた請求項 1または 2に記載のダブルエンド絶縁型 DC — DCコンバータ

[4] 前記第 1同期整流器側遅延回路は、前記第 1の同期整流器のドレイン電圧、前記主トランスのコイル電圧、前記チョークコイルの電圧のうち少なくともいずれかの変化を検知して、前記第 1の同期整流器のドレイン電圧が変化するタイミングで前記遅延を打ち切る第 1の遅延時間制御回路を備え、

前記第 2同期整流器側遅延回路は、前記第 2の同期整流器のドレイン電圧、前記主トランスのコイル電圧、前記チョークコイルの電圧のうち少なくともいずれかの変化を検知して、前記第 2の同期整流器のドレイン電圧が変化するタイミングで前記遅延を打ち切る第 2の遅延時間制御回路を備えたものである請求項 3に記載のダブルエンド絶縁型 DC— DCコンノータ

[5] 前記第 2の電力スィッチは、基準電位がグランドに対して非接続のハイサイドスイツチであり、

前記 1次側制御回路は、前記第 2の電力スィッチを前記第 2のターンオフエッジ信号でターンオンさせ前記第 2のターンオンエッジ信号でターンオフさせる回路を備えた請求項 1〜4のうちいずれ力、 1項に記載のダブルエンド絶縁型 DC— DCコンバータ

〇

[6] 前記主トランスおよび第 1 ·第 2のノルストランスは、一対のコアと、それぞれ独立したコイルを備えて、等価的にそれぞれ独立したトランスとして作用する複合トランスに設けた請求項；!〜 5のうち!/、ずれか 1項に記載のダブルエンド絶縁型 DC— DCコンバータ。

[7] 前記コアは、中脚と、該中脚を介して対向する少なくとも 1対の外脚とを備えて閉磁路を構成し、

前記コイルは、前記コアの前記中脚に巻回した少なくとも 2つのコイルを組とする第 1組のコイルと、

前記 1対の外脚の一方を、コイル配線可能な程度の隙間を空けて 2つの外脚部に分離し、当該分離した 2つの外脚部のそれぞれに巻回方向が互いに逆方向となるように巻回したコイルを組とする第 2組のコイルと、

前記 1対の外脚の他方を、コイル配線可能な程度の隙間を空けて 2つの外脚部に分離し、当該分離した 2つの外脚部のそれぞれに巻回方向が互いに逆方向となるように巻回したコイルを組とする第 3組のコイルと、

から成り、前記第 1組のコイルと前記コアとで前記主トランスを構成し、前記第 2組のコィルと前記コアとで前記第 1のパルストランスを構成し、前記第 3組のコイルと前記コァとで前記第 2のノ^レストランスを構成した、請求項 6に記載のダブルエンド絶縁型 D C— DCコンノータ。