WO2007114191A1 - メンブレン構造素子及びその製造方法 - Google Patents

メンブレン構造素子及びその製造方法 Download PDF

Info

Publication number
WO2007114191A1
WO2007114191A1 PCT/JP2007/056723 JP2007056723W WO2007114191A1 WO 2007114191 A1 WO2007114191 A1 WO 2007114191A1 JP 2007056723 W JP2007056723 W JP 2007056723W WO 2007114191 A1 WO2007114191 A1 WO 2007114191A1
Authority
WO
WIPO (PCT)
Prior art keywords
membrane
oxide film
silicon oxide
substrate
structure element
Prior art date
Application number
PCT/JP2007/056723
Other languages
English (en)
French (fr)
Inventor
Takayuki Hirano
Nobuyuki Kawakami
Masato Kannaka
Original Assignee
Kabushiki Kaisha Kobe Seiko Sho
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Kobe Seiko Sho filed Critical Kabushiki Kaisha Kobe Seiko Sho
Priority to EP07740161.0A priority Critical patent/EP2001062B1/en
Priority to US12/225,670 priority patent/US8057882B2/en
Publication of WO2007114191A1 publication Critical patent/WO2007114191A1/ja

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties
    • B81C1/00666—Treatments for controlling internal stress or strain in MEMS structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F1/00—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow
    • G01F1/68—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow by using thermal effects
    • G01F1/684—Structural arrangements; Mounting of elements, e.g. in relation to fluid flow
    • G01F1/688—Structural arrangements; Mounting of elements, e.g. in relation to fluid flow using a particular type of heating, cooling or sensing element
    • G01F1/69—Structural arrangements; Mounting of elements, e.g. in relation to fluid flow using a particular type of heating, cooling or sensing element of resistive type
    • G01F1/692—Thin-film arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0278—Temperature sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161—Controlling physical properties of the material
    • B81C2201/0163—Controlling internal stress of deposited layers
    • B81C2201/0169—Controlling internal stress of deposited layers by post-annealing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B81C2201/0178—Oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24488—Differential nonuniformity at margin
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Definitions

  • the present invention relates to a membrane structure element mainly used for a thermal sensor such as an infrared sensor, an air flow meter, and a gas sensor.
  • the thermal sensor employs a hollow structure in which a membrane (film) including a detection electronic element is supported in a hollow state with respect to the substrate in order to maintain heat insulation with respect to the substrate.
  • a membrane structure element An element having a structure in which the membrane is supported in a hollow state is called a membrane structure element.
  • the membrane is a silicon oxide film such as a SiO (silicon dioxide) film excellent in thermal insulation.
  • This film can be easily formed by oxidizing the surface of the silicon substrate.
  • the SiO film formed by surface oxidation in this way is called a “thermally oxidized SiO film”. But this thermal oxidation
  • SiO film has a coefficient of thermal expansion higher than that of most substrate materials such as single crystal silicon.
  • the membrane is hollowed by etching, etc., and the membrane has a hollow structure, it is caused by the large compressive stress remaining on the thermally oxidized SiO film (about 200 MPa when the substrate is single crystal silicon)
  • the membrane supported in a hollow state is in a “sag” state. For this reason, the quality of the membrane structure element is deteriorated, and the strength of the membrane is lowered. For this reason, it is difficult to form a membrane with a large area.
  • Patent Document 1 Japanese Laid-Open Patent Publication No. 6_132277 (Patent Document 1) describes that a membrane is composed of a Si N film and a SiO 2 film having different thermal expansion coefficients.
  • the Si N film reduces the compressive residual stress inherent in the SiO film.
  • Patent Document 2 Japanese Laid-Open Patent Application No. 8-264844 states that the central portion of the membrane is a Si N film. Or by adding a group V element to the SiO film to lower the Young's modulus of the membrane.
  • Non-patent Document 1 a polysilicon wiring that also serves as a heater is attached to the SiO membrane.
  • Patent Document 1 Japanese Published Patent No. 6-132277
  • Patent Document 2 Japanese Published Patent No. 8-264844
  • Non-Patent Document 1 Lie-yi Sheng et al., Transducers '97, 1997, PP.939-942.
  • the thermal conductivity of SiO is more than an order of magnitude larger than 1.4 W / mK, so the membrane
  • the present invention has been made in view of the serious problem, and an object of the present invention is to provide a membrane structure element that is easy to manufacture, has good heat insulation, and has high quality, and a method for manufacturing the same. Means for solving the problem
  • the present inventor retains a compressive stress in the film as in the case of the thermal oxide silicon oxide film, but thereafter performs a heat treatment.
  • the film was densified and thermally contracted, and it was found that a small stress of ⁇ 100 MPa or less can be suppressed near room temperature.
  • the silicon oxide film hardly stagnates or warps, and is composed of the silicon oxide, so that the heat insulation is improved.
  • An excellent membrane with excellent flatness can be obtained.
  • the present invention has been completed on the basis of strength and knowledge.
  • the membrane structure element manufacturing method of the present invention includes a membrane formed of a silicon oxide film and a substrate that supports the membrane in a hollow state by supporting a part of the periphery of the membrane.
  • a membrane forming process comprising: forming a thermally shrinkable oxide film on a surface side of a substrate formed of a material having a larger thermal expansion coefficient than that of the oxide of the membrane; A heat treatment step of heating and shrinking the heat-shrinkable silicon oxide film; and a membrane-corresponding portion of the silicon oxide film as a membrane to be supported in a hollow state with respect to the substrate.
  • a removal process for removing a part in a concave shape is provided.
  • the heat-shrinkable silicon oxide film is formed on the substrate, and the silicon oxide film is thermally shrunk in the heat treatment step.
  • the compressive stress inherent in the silicon oxide film can be easily reduced or eliminated.
  • the membrane since the membrane is formed only with a silicon oxide film, it has excellent heat insulation properties.
  • an element forming step of forming a metal wiring of a predetermined pattern on the surface of the silicon oxide film can be provided, and the heat-shrinkable silicon oxide film is formed by plasma CVD. It can be easily formed by the method.
  • the film is formed by the plasma CVD method, it is preferable that silane gas is used as a film forming source gas, the substrate temperature during film formation is 200 ° C. or lower, and the input power is 0.21 W / cm 2 or lower.
  • the heating temperature is preferably 400 ° C or higher.
  • a membrane having a hollow structure excellent in flatness can be obtained.
  • a substrate made of single crystal silicon is used, a part of the substrate is removed by silicon anisotropic etching in the removing step. By leaving, a recess can be easily formed along the substrate surface at the bottom of the membrane.
  • the membrane structure element of the present invention includes a membrane formed of a silicon oxide film, and a substrate that supports the membrane in a hollow state by supporting a part of the periphery of the membrane.
  • the silicon oxide film is supported on the substrate in a flat shape by thermal contraction.
  • the maximum stagnation force S of the membrane is 0.1% of the maximum width of the membrane, with the surface of the silicon oxide film having the same structure as the membrane formed on the surface of the substrate as the reference plane.
  • the membrane is formed of a silicon oxide film and is supported in a flat shape by thermal contraction, so that it is easy to manufacture, excellent in heat insulation and quality of the membrane, and as a result is reliable as an electronic component. Excellent durability.
  • the membrane that is the basis of the membrane is formed in advance with a heat-shrinkable silicon oxide film, and this is heat-shrinked in the heat treatment step. Therefore, the stress inherent in the silicon oxide film can be easily controlled over the range from compression to tension, and the stress inherent in the membrane can be reduced without taking complicated film structures of different compositions and complicated manufacturing processes. This eliminates the membrane hollow structure with excellent flatness and quality.
  • the membrane structure element of the present invention the membrane is formed of a silicon oxide film and is supported in a flat shape by thermal contraction, so that it is easy to manufacture, excellent in quality, and reliable as an electronic component. Excellent durability.
  • a membrane structure element used for a thermal sensor such as an infrared sensor, an air flow meter, and a gas sensor
  • the element structure and the manufacturing process are simplified and the performance is improved and a highly reliable element is provided. can do.
  • FIG. 1 is an explanatory view showing a manufacturing process of a membrane structure element that is useful in an embodiment of the present invention.
  • FIG. 2 is a (1) cross-sectional view and (2) a plan view of a membrane structure element that is useful in an embodiment of the present invention.
  • (1) is a cross section along line A_A in (2).
  • 3] A graph showing the relationship between the plasma CVD power input and the stress of the silicon oxide film
  • FIG. 4 is a graph showing the relationship between the heating temperature and film stress of a silicon oxide film formed by plasma CVD.
  • FIG. 5 is an infrared absorption spectrum of a silicon oxide film before and after heat treatment.
  • FIG. 2 shows a membrane structure element that can be applied to the embodiment.
  • This element is a square-shaped membrane 1 formed of a silicon oxide film 3 and an oxide film forming the membrane 1.
  • the silicon substrate 2 is provided with an oxyhyde silicon film 3 having the same film configuration as that formed on the surface thereof.
  • the membrane 1 is supported in a hollow and flat shape by four support arms 5 on a recess 4 provided in the substrate 2.
  • the membrane 1, the support arm 5, and the silicon oxide film 3 on the substrate are integrally formed so as to connect the four corners of the membrane 1 and the substrate 2.
  • a Pt / Ti wiring element 6 in which a two-layer structure line of a Pt layer and a Ti layer constituting a detection electronic element is arranged in a vertically bent shape is laminated on the surface.
  • a general-purpose silicon substrate single crystal silicon substrate with a crystal orientation (100) 2 is prepared, and as shown in Fig. 1 (1), the front and back surfaces of the substrate 2 are thermally oxidized to a thickness of about 0.1 ⁇ m. Thin thermal oxide oxide films 11 and 12 are formed. The back surface thermal oxide silicon oxide film 12 is formed to protect the back surface of the silicon substrate when it is etched in a later step. Basic In addition, the surface-side thermally oxidized silicon oxide film 11 is not necessary. For this reason, the thermal oxidation silicon oxide film 11 on the front surface side is provided with an appropriate protective film on the back surface of the substrate which can be removed after the film formation, thereby forming the thermal oxidation silicon oxide film on the front and back surfaces.
  • the thermal oxidation oxide film 11 on the surface side does not exist, but it is extremely thin as about 0.1 lzm.
  • the effect on the residual stress can be ignored by making the heat-shrinkable silicon oxide film 13 described later sufficiently thicker than the thermally oxidized silicon oxide film 11. For this reason, in this embodiment, the surface-side thermally oxidized silicon oxide film 11 is left as it is.
  • a heat-shrinkable oxide film 13 is formed on the surface-side thermally oxidized oxide film 11.
  • This process is called a film forming process.
  • the thickness of the heat-shrinkable silicon oxide film may be set within a range of about 0.1: 1 zm to about ⁇ zm from the viewpoint of film strength and thermal insulation.
  • the thermally oxidized silicon oxide film 11 it is preferable that the thickness of the thermally oxidized oxide film 11 is not less than 5 times.
  • the surface-side thermal oxide oxide film 11 and the heat-shrinkable oxide film 13 are not distinguished from each other and are collectively referred to as the oxide oxide film 3.
  • a plasma CVD method is preferable from the viewpoint of film forming speed and ease of film forming.
  • the plasma input power and the stress remaining in the film when a silicon oxide film is formed by the plasma CVD method will be described.
  • a silicon oxide film was formed in the following manner.
  • a silicon substrate (thickness: 525 ⁇ m) on which the thermal oxide oxide film 11 (thickness: 0.1 ⁇ m) is formed is prepared, and a 1 ⁇ m-thick oxide film is formed thereon by plasma CVD.
  • the film was formed by the method.
  • the sample size of the plasma CVD apparatus used for film formation and the size of the electrode placed opposite to it are each 30 cm in diameter (surface area of about 707 cm 2 ).
  • the deposition conditions were SiH, N, NO mixed gas, gas pressure of 80Pa, basic
  • the plate temperature was set to 200 ° C or 300 ° C, and various types of silicon oxide films were formed by changing the plasma input power.
  • the residual stress of each film was measured using each silicon oxide film.
  • the residual stress of the film was determined from the following formula based on the amount of warpage of the substrate. The value measured at room temperature (23 ° C) was used as the amount of warpage.
  • the substrate (diameter 100mm ⁇ ) is supported at three points to reflect the laser beam. was measured using a stylus type surface roughness meter.
  • E Young's modulus of substrate (silicon)
  • V Poson ratio of substrate (silicon)
  • Rpost radius of curvature of substrate warp after deposition
  • Rpre radius of curvature of substrate warp before deposition
  • ts Substrate thickness, film thickness, (E / (l-v) value: 1.8 ⁇ 10 U Pa for single crystal silicon (100) substrate.
  • FIG. 3 shows the relationship between the plasma input power obtained as described above and the stress remaining in the film. From the figure, for example, when the substrate temperature is 300 ° C and the input power is 100 W, the residual stress of the film is 300 MPa (compression), and the internal stress after film formation decreases as the input power increases.
  • the residual stress of the oxide film after the film formation is a compressive stress is understood from the fact that the substrate after the film formation is warped with the oxide film surface convex. It can also be seen that the residual stress is reduced when the substrate temperature is 200 ° C rather than 300 ° C.
  • the substrate on which the heat-shrinkable silicon oxide film was formed was subjected to heat treatment, and the heat-shrinkable silicon oxide film 13 was heat-shrinked so that the heat-shrinkable silicon oxide film 13 was inherent in the silicon oxide film 3 Reduce or eliminate compressive residual stress.
  • This process is called a heat treatment process.
  • the stress force that was 200MPa before the heat treatment was almost unchanged up to around S400 ° C, but it changed rapidly between 400 ° C and 700 ° C (turned to positive). . It is considered that the internal stress is changed to a positive (tensile stress) when the dangling bonds in the silicon oxide film react in this temperature range and the film becomes dense and slightly contracts.
  • 700 ° C force 800 ° C the slope of the curve decreases, and when the temperature is lowered, the stress decreases almost linearly Finally, it shows a value of about -80 MPa at room temperature.
  • the heating temperature in the heat treatment is preferably about 1000 ° C, preferably 400 ° C or higher, but is preferably 800 ° C or lower, more preferably 700 ° C or lower. It turns out that it is good to do.
  • Each substrate on which a silicon oxide film was formed by changing the input power by the plasma CVD method was subjected to a heat treatment at 800 ° C for lhr in nitrogen gas.
  • the stress reduction effect is greater when the film is formed with a small input power and the stress after the heat treatment.
  • the internal stress became almost zero at an input power of 75 W, and it decreased to about -50 MPa on average.
  • a heat-shrinkable silicon oxide film formed at a substrate temperature of 200 ° C and an input power of 75 W to 150 W (0.1 lW / cm 2 to 0.21 W / cm 2 ) has a residual stress of 0 to +50 MPa. Internal stress became tensile stress.
  • the residual stress of the film can be adjusted to about lOOMPa or less, the substrate temperature is 300 ° C or less, and the input power is 150 W (0.21 W / cm 2 )
  • the residual stress of the film can be adjusted to about ⁇ 50 MPa or less.
  • the substrate temperature is 200 ° C. or less and the input power to 150 W (0.21 W / cm 2 ) or less
  • the residual stress of the film can be adjusted to a tensile stress of about 0 to +50 MPa.
  • the input power is preferably 50 W (0.07 WZcm 2 ) or more and the substrate temperature is preferably 100 ° C. or more.
  • the stress reduction effect by the heat treatment was confirmed from the organizational viewpoint by the following adjustment.
  • film formation is performed at a substrate temperature of 200 ° C and input power of 75 W in Fig. 3.
  • Figure 5 shows the infrared absorption spectrum of the fish. From the figure, when heat treatment is performed, Si—OH bonds and absorption by HO observed in the vicinity of wave numbers 300 to 3700 cm— and 950 CHT 1
  • the band disappears and the main band of silicon oxide near lC ⁇ OcnT 1 shows an increasing trend. That is, the silicon oxide film is changed from a state in which there are many incomplete bonds therein to a denser silicon oxide film by calo-heat treatment. From this, it is considered that the film shrinks by heat treatment and changes to a tensile stress state.
  • a Pt / Ti wiring element having a predetermined pattern is formed on the silicon oxide film 3 after the heat treatment by a lift-off method or the like.
  • a force for forming an appropriate wiring pattern in addition to the above-described sensing element wiring pattern is not shown on the silicon oxide film 3. This process is called an element forming process.
  • the silicon of the substrate 2 under the membrane corresponding portion including the Pt / Ti wiring element and sliding the silicon oxide film portion (membrene corresponding portion) in the vicinity thereof to the hollow structure is removed.
  • This process is called a removal process.
  • a portion of the membrane 1 corresponding to the support arm 5 (see Fig. 2) is avoided and the oxide film 3 is chemically or
  • the opening 14 is formed by removal by physical means.
  • the substrate 2 is immersed in an etching solution, and the silicon of the substrate 2 exposed in the opening 14 is etched.
  • the silicon is anisotropically etched depending on the crystal orientation, and the concave portion 4 penetrating in the lateral direction is easily formed in the lower portion of the membrane corresponding portion.
  • a TMAH (tetramethylammonium hydroxide) solution heated to about 80 ° C. is used as the etching solution. After the recess 4 is formed, the etching solution is washed so as not to break the membrane and dried to complete the membrane structure element shown in FIG.
  • the substrate temperature was set to 300 ° C
  • the plasma CVD input power was set to 100W and 200W (the post-deposition silicon oxide film 3
  • the maximum sag amount at room temperature of the membrane supported in the hollow state (maximum sag of the membrane measured with the surface of the substrate oxide film 3 as the reference plane)
  • the distance to the surface of the part) was measured, and the ratio of the maximum amount of stagnation to the maximum width of the membrane was determined.
  • the maximum amount of stagnation of the membrane is measured using optical techniques. did. Specifically, it was measured using the height measurement function of the microscope.
  • the input power of S100W was 0 ⁇ 05%
  • that of 200W was 0.1%, confirming that the membrane was supported on the substrate in an extremely flat state.
  • the temperature easily rises due to the heat insulation and small heat capacity of the membrane structure by passing a current through the Pt / Ti wiring element.
  • the heat-shrinkable silicon oxide film 13 is formed by a plasma CVD method.
  • the plasma CVD method is not limited, and a PVD method such as sputtering or vapor deposition, a sol Any method can be applied as long as it is a method of forming a silicon oxide film having a density lower than that of the thermally oxidized silicon oxide film, such as a gel method.
  • a single crystal silicon substrate is used as the substrate.
  • the present invention is not limited to this, and other crystals, ceramics, resins, and the like can be used.
  • each process was performed in the order of the film formation process, the heat treatment process, the element formation process, and the removal process because of the ease of manufacturing a hollow and flat membrane. If the element formation process is prior to the removal process, a wiring element is formed on the silicon oxide film, and then an oxide film is formed on the wiring element, and the wiring element is wrapped with the oxide film. It is also possible to adopt a configuration (films exist above and below the element). When the element process is not performed, the heat treatment process and the removal process may be interchanged.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Fluid Mechanics (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　製作が容易で、断熱性、品質に優れたメンブレン構造素子及びその製造方法を提供する。 　酸化ケイ素膜で形成されたメンブレンと、前記メンブレンの周辺の一部を支持することによってメンブレンを中空状態で支持する基板とを備えたメンブレン構造素子の製造方法である。シリコン基板２の表面側に、プラズマＣＶＤ法により熱収縮可能な酸化ケイ素膜１３を形成する膜形成工程と、前記基板１に形成された前記酸化ケイ素膜１３を熱収縮させる加熱処理を施す加熱処理工程と、前記酸化ケイ素膜１３のメンブレン対応部をメンブレンとして基板２に対して中空状態で支持されるように前記基板２の一部を除去し、凹部４を形成する除去工程を備える。

Description

明 細 書
メンブレン構造素子及びその製造方法
技術分野
[0001] 本発明は、主に赤外線センサやエアフローメータ、ガスセンサなどの熱型センサに 利用されるメンブレン構造素子に関する。
背景技術
[0002] 近年、半導体微細加工を利用して熱型センサを製作する技術が種々開発されてい る。熱型センサには、基板に対する断熱性を保っために、検知用電子素子を備えた メンブレン (膜)を基板に対して中空状態で支持した中空構造が採用される場合があ る。このようにメンブレンが中空状態で支持された構造の素子をメンブレン構造素子と いう。
[0003] 通常、メンブレンは、熱絶縁性に優れた SiO (二酸化ケイ素)膜等の酸化ケィ素膜
2
で形成され、この膜はシリコン基板の表面を酸化することで容易に形成できる。このよ うに表面酸化により形成された SiO膜を「熱酸化 SiO膜」という。しかし、この熱酸化
2 2
SiO膜は、基板となる単結晶シリコンなど、ほとんどの基板材料よりも熱膨張係数が
2
小さいため、メンブレンとなる熱酸化 SiO膜を形成し、冷却後、その下部の基板材料
2
をエッチング等により凹状に除去して、メンブレンを中空構造とした場合、熱酸化 SiO 膜に残留した大きな圧縮応力（基板が単結晶シリコンの時、 200MPa程度）に起因
2
して、中空状態で支持されたメンブレンが「たるむ」状態となる。このため、メンブレン 構造素子の品質が低下し、またメンブレンの強度が低下し、著しい場合は膜破壊を 招来する。このため大きな面積のメンブレンでは形成すること自体が困難となる。
[0004] そこで、メンブレンの形成後のメンブレンに残留した内部応力を最小にして大面積 のメンブレンを作製する技術が種々提案されている。例えば、 日本公開特許平 6 _ 1 32277号公報（特許文献 1)には、メンブレンを熱膨張係数の異なる Si N膜と SiO
3 4 2 膜とを積層形成し、 Si N膜により SiO膜に内在した圧縮残留応力を軽減することで
3 4 2
、全体としてメンブレンの残留応力を緩和する技術が記載されている。また、 日本公 開特許平 8— 264844号公報（特許文献 2)には、メンブレンの中央部分を Si N膜 で形成したり、 SiO膜に V族元素を添カ卩することでメンブレンのヤング率を低下させ
2
る技術が記載されている。また、 Lie-yi Sheng et al., Transducers '97, 1997， PP.939- 942. (非特許文献 1) )には、 SiOのメンブレンにヒーター兼用のポリシリコン配線を「
2
の骨」のように用いて、膜の弛みを除く方法が提案されてレ、る。
特許文献 1 :日本公開特許平 6-132277号公報
特許文献 2 :日本公開特許平 8-264844号公報
非特許文献 1 : Lie-yi Sheng et al., Transducers '97, 1997, PP.939-942.
発明の開示
発明が解決しょうとする課題
[0005] し力、しながら、上記特許文献 1に記載された方法では、 SiO膜に対して組成の全く
2
別異な Si N膜を形成する必要がある。その上、 Si Nの熱伝導率は 22. 7W/mK
3 4 3 4
であり、 SiOの熱伝導率 1. 4W/mKに比較して一桁以上大きいために、メンブレン
2
の断熱性が低下する。また大面積化しようとすると、熱膨張係数の相違に起因してバ ィメタルのようにメンブレン全体に反りが生じ、信頼性を低下させる。また、特許文献 2 に記載の方法では、製作工程が複雑であり、素子設計の自由度を損なう。また非特 許文献 1に記載の方法では、メンブレンそのものの応力低減に配慮されていないた め、やはり反りが発生し、また設計の自由度を損なう。
本発明は力かる問題に鑑みなされたもので、製作が容易で、断熱性が良好で、しか も高品質のメンブレン構造素子及びその製造方法を提供することを目的とする。 課題を解決するための手段
[0006] 本発明者は、メンブレンを構成する酸化ケィ素膜をプラズマ CVD法によって形成し た場合、熱酸化酸化ケィ素膜と同様、膜内に圧縮応力が残留するものの、その後、 加熱処理を施すことにより、膜が緻密化して熱収縮するため、室温付近では ± 100 MPa以下の小さな応力に抑えることができることを見出した。このように膜の残留応 力を低減することにより、メンブレンを中空状に支持した場合でも、酸化ケィ素膜には 橈みや反りがほとんど生じず、酸化ケィ素で構成されているため断熱性に優れ、かつ 平坦性に優れたメンブレンが得られる。本発明は力、かる知見を基に完成したものであ る。 [0007] すなわち、本発明のメンブレン構造素子の製造方法は、酸化ケィ素膜で形成され たメンブレンと、前記メンブレンの周辺の一部を支持することによってメンブレンを中 空状態で支持する基板とを備えたメンブレン構造素子の製造方法であって、酸化ケ ィ素よりも熱膨張係数が大きい材料で形成された基板の表面側に、熱収縮可能な酸 化ケィ素膜を形成する膜形成工程と、前記熱収縮可能な酸化ケィ素膜を加熱して熱 収縮させる加熱処理工程と、前記酸化ケィ素膜のメンブレン対応部をメンブレンとし て基板に対して中空状態で支持されるように前記基板の一部を凹状に除去する除去 工程を備える。
[0008] 本発明の製造方法によれば、基板に熱収縮可能な酸化ケィ素膜を形成しておき、 この酸化ケィ素膜を加熱処理工程にて熱収縮させるので、基板に酸化ケィ素膜を形 成後、この酸化ケィ素膜に内在した圧縮応力を容易に軽減、解消することができる。 このため、除去工程によってメンブレンを基板に中空状に支持しても、メンブレンに橈 みや反りが生じず、容易に平坦状に支持された、高品質のメンブレンを得ることがで きる。また、メンブレンは酸化ケィ素膜のみで形成されるため、断熱性に優れ、 Si N
3 4 との複合膜に比して製作も容易であり、これを緻密化することで、メンブレン自体の強 度、耐久性を向上させることができる。
[0009] また、上記製造方法において、前記酸化ケィ素膜の表面に所定パターンの金属配 線を形成する素子形成工程を設けることができ、また前記熱収縮可能な酸化ケィ素 膜は、プラズマ CVD法によって容易に形成することができる。プラズマ CVD法で成 膜する場合、成膜原料ガスとしてシランガスを用い、成膜時における基板温度を 200 °C以下とし、投入電力を 0. 21W/cm2以下とすることが好ましい。
[0010] また、前記加熱処理工程においては、加熱温度を 400°C以上とすることが好ましい 。また前記熱収縮可能な酸化ケィ素膜が均一に収縮するように、基板とともに前記酸 化ケィ素膜を加熱することが好ましぐまた前記酸化ケィ素膜に内在する応力を、好 ましくは引張り（+ ) lOOMPaから圧縮（―） 100MPa、より好ましくは + 50MPaから 0 MPaの弓 I張り応力範囲とするように加熱することが望ましレ、。これにより平坦性に優 れた中空構造のメンブレンを得ることができる。また、単結晶シリコンからなる基板を 用レ、、前記除去工程において、シリコン異方性エッチングにより前記基板の一部を除 去することで、メンブレンの下部に基板表面に沿うように凹部を容易に形成することが できる。
[0011] また、本発明のメンブレン構造素子は、酸化ケィ素膜で形成されたメンブレンと、前 記メンブレンの周辺の一部を支持することによってメンブレンを中空状態で支持する 基板とを備え、前記酸化ケィ素膜は熱収縮により平坦状に前記基板に支持されたも のである。メンブレンの平坦性については、前記基板の表面に形成された、前記メン プレンと同一構成の酸化ケィ素膜の表面を基準面としてメンブレンの最大橈み量力 Sメ ンブレンの最大幅の 0. 1 %以下とすることが好ましい。このメンブレン構造素子による と、メンブレンが酸化ケィ素膜で形成されながら、熱収縮により平坦状に支持されるた め、製造が容易で、メンブレンの断熱性、品質に優れ、ひいては電子部品として信頼 性、耐久性に優れる。
発明の効果
[0012] 本発明のメンブレン構造素子の製造方法によれば、メンブレンの基になる膜を予め 熱収縮可能な酸化ケィ素膜で形成しておき、加熱処理工程でこれを加熱して熱収縮 させるので、前記酸化ケィ素膜に内在する応力を圧縮から引張の範囲に渡って容易 に制御することができ、異種組成の複雑な膜構造や複雑な製作工程を取ることなぐ メンブレンに内在する応力を解消して平坦性、品質に優れたメンブレン中空構造を 容易に得ることができる。また、本発明のメンブレン構造素子によれば、メンブレンが 酸化ケィ素膜で形成されながら、熱収縮により平坦状に支持されるので、製作が容 易で、品質に優れ、電子部品としての信頼性、耐久性に優れる。総じて本発明によ れば、赤外線センサやエアフローメータ、ガスセンサなどの熱型センサに利用される メンブレン構造素子において、素子構造や製造工程を簡略化しつつ、性能を高め、 信頼性の高い素子を提供することができる。
図面の簡単な説明
[0013] [図 1]本発明の実施形態に力かるメンブレン構造素子の製造工程を示す説明図であ る。
[図 2]本発明の実施形態に力かるメンブレン構造素子の（1)断面図および（2)平面図 である。 （1)は（2)の A_ A線断面である。 園 3]プラズマ CVDの投入電力と酸化ケィ素膜の応力との関係を示すグラフ図である
[図 4]プラズマ CVDにより成膜した酸化ケィ素膜の加熱温度と膜応力との関係を示す グラフ図である。
[図 5]加熱処理前及び加熱処理後における酸化ケィ素膜の赤外吸収スペクトルであ る。
符号の説明
[0014] 1 メンブレン
2 基板
3 酸化ケィ素膜
6 Pt/Ti配線素子（電子素子）
13 熱収縮可能な酸化ケィ素膜
発明を実施するための最良の形態
[0015] 以下、本発明の実施形態に力、かるメンブレン構造素子をその製造方法と共に説明 する。図 2は、実施形態に力、かるメンブレン構造素子を示しており、この素子は酸化ケ ィ素膜 3で形成された平面視正方形のメンブレン 1と、前記メンブレン 1を構成する酸 化ケィ素膜と同一の膜構成を有する酸ィヒケィ素膜 3が表面に積層形成されたシリコン 基板 2を備えている。前記メンブレン 1は、前記基板 2に設けられた凹部 4の上に 4本 の支持アーム 5によって中空状かつ平坦状に支持されている。前記支持アーム 5は、 メンブレン 1の四隅と基板 2とを連結するように、メンブレン 1と支持アーム 5と基板上 の酸化ケィ素膜 3とが一体的に形成されている。前記メンブレン 1の上には、検知用 電子素子を構成する、 Pt層と Ti層との二層構造線が上下屈曲状に配置された Pt/ Ti配線素子 6が表面に積層形成されている。
[0016] 以下、上記実施形態のメンブレン構造素子の製造方法を図 1を参照して説明する。
まず、汎用のシリコン基板 (結晶方位（100)の単結晶シリコン基板） 2を準備し、図 1 ( 1)に示すように、基板 2の表裏面に熱酸化により 0. 1 β m程度のごく薄い熱酸化酸 化ケィ素膜 11、 12を形成する。裏面側の熱酸化酸化ケィ素膜 12は、後工程でシリコ ン基板をエッチングする際にその裏面の保護のために形成するものである。基本的 に表面側の熱酸化酸化ケィ素膜 11は必要ない。このため、表面側の熱酸化酸化ケ ィ素膜 11は成膜後除去してもよぐ適宜の保護膜を基板の裏面に設けることにより、 表裏面への熱酸化酸化ケィ素膜の形成を省略することができる。なお、熱酸化酸化 ケィ素膜には、 200MPa程度の圧縮応力が残留するため、表面側の熱酸化酸化ケ ィ素膜 11は存在しない方が好ましいが、 0. l z m程度と極薄いものであり、後述する 熱収縮可能酸化ケィ素膜 13を熱酸化酸化ケィ素膜 11に比して十分厚くすることによ り残留応力への影響を無視することができる。このため、本実施形態では表面側の熱 酸化酸化ケィ素膜 11をそのまま残した。
[0017] 次に、表面側の熱酸化酸化ケィ素膜 11の上に、図 1 (2)に示すように、熱収縮可能 な酸化ケィ素膜 13を形成する。この工程を膜形成工程という。熱収縮可能な酸化ケ ィ素膜の厚さについて、膜の強度と熱絶縁性の観点から、 0.： 1 z m〜： ίθ z m程度の 範囲内で設定すればよい。前記熱酸化酸化ケィ素膜 11を形成した場合は、熱酸化 酸化ケィ素膜の膜厚の 5倍以上とするのがよい。なお、表面側の熱酸化酸化ケィ素 膜 11と熱収縮可能な酸化ケィ素膜 13とを区別することなく、これらを併せて酸化ケィ 素膜 3という。
[0018] 前記熱収縮可能な酸化ケィ素膜 13の成膜法としては、成膜速度、成膜の容易さか らプラズマ CVD法が好適である。ここで、プラズマ CVD法により酸化ケィ素膜を成膜 した場合のプラズマ投入電力と膜に残留する応力について説明する。
[0019] 酸化ケィ素膜を以下の要領で成膜した。前記熱酸化酸化ケィ素膜 11 (膜厚 0. 1 μ m)が形成されたシリコン基板 (厚さ 525 β m)を準備し、その上に膜厚 1 μ mの酸化 ケィ素膜をプラズマ CVD法により成膜した。成膜に使用したプラズマ CVD装置の試 料台及びこれに対向配置される電極のサイズはそれぞれ直径 30cm (表面積約 707 cm2)である。成膜条件は、 SiH , N , N Oの混合ガスを用い、ガス圧力を 80Pa、基
4 2 2
板温度を 200°Cあるいは 300°Cとし、プラズマ投入電力を変化させて種々の酸化ケ ィ素膜を成膜した。
[0020] 成膜後、各酸化ケィ素膜を用いて膜の残留応力を測定した。膜の残留応力は、基 板の反り量を基に下記式から求めた。反り量は、室温（23°C)にて測定した値を用い た。基板の反り量は、基板（直径 100mm φ )を 3点支持し、レーザー光の反射もしく は触針式の表面粗さ計を用いて測定した。
σ = 1/6 X { 1/Rpost-l/Rpre} Χ Ε/ (1- V ) X tsVtf
但し、 E :基板（シリコン）のヤング率、 V：基板（シリコン）のポヮソン比、 Rpost :成膜後 の基板の反りの曲率半径、 Rpre :成膜前の基板の反りの曲率半径、 ts :基板の厚さ、 ぱ:膜の厚さ、 （E/ (l- v )の値：単結晶シリコン（100)基板の場合、 1. 8 X 10UPaで ある。
[0021] 以上のようにして求めたプラズマ投入電力と膜に残留する応力の関係を図 3に示す 。同図より、例えば基板温度が 300°C、 100Wの投入電力場合、膜の残留応力は一 300MPa (圧縮）であり、成膜後の内部応力は投入電力が大きくなるにつれてその絶 対値が小さくなることがわかる。成膜後の酸化ケィ素膜の残留応力が圧縮応力である ことは、成膜後の基板は酸化ケィ素膜面を凸にして反っていることからわかる。また、 基板温度が 300°Cより 200°Cの方が残留応力が軽減されることがわかる。
[0022] 次に、熱収縮可能な酸化ケィ素膜を形成した基板に対して、加熱処理を施し、前 記熱収縮可能酸化ケィ素膜 13を熱収縮させ、酸化ケィ素膜 3に内在した圧縮残留 応力を軽減ないし解消する。この工程を加熱処理工程という。
[0023] ここで、前記加熱処理による圧縮残留応力の軽減作用を詳細に説明する。基板温 度を 300°C、プラズマ CVDの投入電力を 200Wとして酸化ケィ素膜を成膜したシリコ ン基板を用いて、これを窒素ガス雰囲気中で加熱した際の加熱温度に対する内部応 力を測定した。その結果を図 4に示す。前記酸化ケィ素膜の加熱は、酸化ケィ素膜 が成膜されたシリコン基板を熱処理炉に装入することによって行われ、測定温度に制 御された炉内雰囲気温度とシリコン基板の温度とがぼほ一致するようにし、測定温度 における保持時間を 1 とした。また使用した測定装置は、 KLA-TencOT社製、型番 F 2410である。
[0024] 図 4より、加熱処理前に— 200MPaであった応力力 S400°C近傍までほとんど変化が ないが、 400°Cから 700°Cの間で急激に変化し（プラスに転じ）ている。この温度域で 酸化ケィ素膜中の未結合手が反応することにより、膜が緻密化し、わずかに収縮する ことにより、内部応力がプラス（引張り応力）に変化しているものと考えられる。 700°C 力 800°Cでは曲線の傾きが減少し、温度を下げるときはほぼ直線的に応力が低下 し、最終的には室温で— 80MPa程度の値を示している。これより、加熱処理におけ る加熱温度は、 400°C以上とすることが好ましぐ 1000°C程度で加熱してもよいが、 好ましくは 800°C以下、さらに好ましくは 700°C以下とするのがよいことがわかる。
[0025] 前記プラズマ CVD法により投入電力を変えて酸化ケィ素膜を形成した各基板に対 し、窒素ガス中で、 800°C、 lhrの加熱処理を行ったところ、図 3に併せて示すように 、熱処理後の応力は小さい投入電力で成膜したものの方が応力軽減効果が大きい ことがわかる。また、基板温度 300°Cで成膜した熱収縮可能な酸化ケィ素膜につい ては、投入電力 75Wでは内部応力がほぼゼロになり、平均して— 50MPa程度まで 小さくなつた。また、基板温度 200°C、投入電力 75W〜150W (0. l lW/cm2〜0. 21W/cm2)で成膜した熱収縮可能な酸化ケィ素膜では残留応力が 0〜 + 50MPa と内部応力が引張応力となった。
[0026] また、図 3より、投入電力が小さぐ基板温度が低い方が加熱処理による膜の残留 応力軽減効果は大きぐ応力調整を行い易いことがわかる。基板の材質や熱収縮可 能な酸化ケィ素膜の厚さに応じて、適切な応力範囲に調整するためには、上記のと おり、投入電力や基板温度を調整することが有効と考えられる。本発明の用途に適し た、 Ι μ ΐη程度の厚さの膜を単結晶基板上に形成する場合には、図 3から明らかなよ うに、基板温度を 300°C以下、投入電力を 250W (0. 35W/ cm2)以下とすることに より、膜の残留応力を— lOOMPa程度以下に調整することができ、基板温度を 300 °C以下、投入電力を 150W (0. 21W/cm2)以下とすることにより、膜の残留応力を — 50MPa程度以下に調整することができる。さらに、基板温度を 200°C以下、投入 電力を 150W(0. 21W/cm2)以下とすることにより、膜の残留応力を 0〜 + 50MPa 程度の引張応力に調整することができる。なお、プラズマ CVD法による成膜の安定 性確保の点から、投入電力は 50W (0. 07WZcm2)以上、基板温度は 100°C以上 とすることが好ましい。
[0027] さらに、加熱処理による応力軽減効果を組織的観点から以下の調查により確認した 。成膜後 (加熱処理前）の熱収縮可能な酸化ケィ素膜と加熱処理後の前記酸化ケィ 素膜に対して、フーリエ変換赤外吸収分光法 (FTIR)により酸化ケィ素の結合状態 を調べた。その一例として、図 3における基板温度 200°C、投入電力 75Wで成膜し たものの赤外吸収スペクトルを図 5に示す。同図から、加熱処理を行うことで、波数 30 00〜3700cm— および 950CHT1付近に見られる Si— OH結合と H Oによる吸収
2
帯が消失し、 lC^OcnT1付近の酸化ケィ素の主バンドが増加傾向を示していること がわかる。すなわち、酸化ケィ素膜は、その中に不完全な結合が多い状態から、カロ 熱処理によりより緻密な酸化ケィ素膜へと変化している。これより、加熱処理により膜 は収縮し、引張り応力状態に変化するものと考えられる。
[0028] 次に、図 1 (3)に示すように、加熱処理後の酸化ケィ素膜 3の上にリフトオフ法等に より所定パターンの Pt/Ti配線素子を形成する。前記酸化ケィ素膜 3の上には、前 記検知素子配線パターンのほか、適宜の配線パターンも形成される力 図示省略さ れている。この工程を素子形成工程という。
[0029] 次いで、前記 Pt/Ti配線素子を含み、その近傍の酸化ケィ素膜部分 (メンプレン 対応部）を中空構造とすべぐメンブレン対応部の下部にある基板 2のシリコンを除去 する。この工程は除去工程と呼ばれる。具体的には、図 1 (4)に示すように、メンブレ ン 1の支持アーム 5 (図 2参照）に相当する部分を避けてメンブレン対応部の周りに、 酸化ケィ素膜 3を化学的あるいは物理的手段により除去して開口部 14を形成する。 その後、エッチング液に基板 2を浸漬し、前記開口部 14内に露出した基板 2のシリコ ンをエッチングする。この際、シリコンは結晶方位に依存した異方性エッチングとなり 、メンブレン対応部の下部において容易に横方向に貫通した凹部 4が形成される。ェ ツチング液としては、例えば 80°C程度に加熱した TMAH (テトラメチルアンモニゥムヒ ドロキシド)溶液が用いられる。前記凹部 4を形成した後、メンブレンが破壊されないよ うにエッチング液を洗浄し、乾燥することにより、図 2に示したメンブレン構造素子が完 成する。
[0030] このようにして製造されたメンブレン構造素子のうち、基板温度を 300°Cとし、プラズ マ CVDの投入電力を 100W、 200Wで成膜したもの（成膜後の酸化ケィ素膜 3の応 力はそれぞれ一 300MPa、一 200MPa)にっき、中空状態で支持されたメンブレン の室温での最大橈み量 (基板の酸化ケィ素膜 3の表面を基準面として測定した、メン プレンの最大橈み部表面までの距離）を測定し、最大橈み量のメンブレンの最大幅 に対する割合を求めた。前記メンブレンの最大橈み量は、光学的手法を用いて測定 した。具体的には、顕微鏡の高さ測定機能を用いて測定した。その結果、投入電力 力 S100Wのものは 0· 05%、 200Wのものは 0. 1%であり、メンブレンは極めて平坦 状態で基板に支持されていることが確認された。
[0031] このような中空構造を有するメンブレン構造素子では、 Pt/Ti配線素子に電流を 流すことにより、メンブレン構造の断熱性と熱容量の小ささゆえに、容易に温度が上 昇し、たとえば風量センサ等の用途の場合には、 PtZTi検知素子の抵抗値の変化 から、中空構造からの熱が奪われる速度と関連した風量を検知することが可能となる
[0032] 上記実施形態では、膜形成工程において、熱収縮可能な酸化ケィ素膜 13をブラ ズマ CVD法により形成したが、プラズマ CVD法に限らず、スパッタリングや蒸着法な どの PVD法、ゾル 'ゲル法など、熱酸化酸化ケィ素膜より低密度の酸化ケィ素膜を形 成する方法であればいずれの方法も適用することができる。また、上記実施形態では 、基板として単結晶シリコン基板を用いたが、これに限らず、他の結晶、セラミック、樹 脂などを用いることができる。
[0033] また、上記実施形態では、中空状かつ平坦性に優れたメンブレンの製作の容易さ から、膜形成工程、加熱処理工程、素子形成工程、除去工程の順に各工程を実施し たが、素子形成工程は除去工程より前であればよぐ酸化ケィ素膜上に配線素子を 形成した後、さらに配線素子の上に酸化ケィ素膜を形成し、酸化ケィ素膜で配線素 子を包み込む（素子の上下に膜が存在する)構成とすることもできる。また、素子工程 を実施しない場合は加熱処理工程と除去工程とを入れ替えて実施してもよい。

Claims

請求の範囲
[1] 酸化ケィ素膜で形成されたメンブレンと、前記メンブレンの周辺の一部を支持するこ とによってメンブレンを中空状態で支持する基板とを備えたメンブレン構造素子の製 造方法であって、
酸化ケィ素よりも熱膨張係数が大きい材料で形成された基板の表面側に、熱収縮 可能な酸化ケィ素膜を形成する膜形成工程と、
前記熱収縮可能な酸化ケィ素膜を加熱して熱収縮させる加熱処理工程と、 前記酸化ケィ素膜のメンブレン対応部をメンブレンとして基板に対して中空状態で 支持されるように前記基板の一部を凹状に除去する除去工程
を備えた、メンブレン構造素子の製造方法。
[2] 前記酸化ケィ素膜の表面に所定パターンの金属配線を形成する素子形成工程を 有する請求項 1に記載したメンブレン構造素子の製造方法。
[3] 前記熱収縮可能な酸化ケィ素膜は、プラズマ CVD法で形成された請求項 1又は 2 に記載したメンブレン構造素子の製造方法。
[4] 成膜原料ガスとしてシランガスを用レ、、成膜時における基板温度を 200°C以下とし
、投入電力を 0. 21W/cm2以下とする、請求項 3に記載したメンブレン構造素子の 製造方法。
[5] 前記加熱処理工程にぉレ、て、 400°C以上の温度で加熱する請求項 1から 4のレ、ず れか 1項に記載したメンブレン構造素子の製造方法。
[6] 前記加熱処理工程において、前記熱収縮可能な酸化ケィ素膜を前記基板とともに 加熱して、前記酸化ケィ素膜に内在する応力を引張り（ + ) 1 OOMPaから圧縮（一） 1
OOMPaの応力範囲とする、請求項 1から 5のいずれ力 4項に記載したメンブレン構造 素子の製造方法。
[7] 前記基板は単結晶シリコンからなり、前記除去工程において、シリコン異方性エツ チングにより前記基板の一部を除去する請求項 1から 6のいずれ力 1項に記載したメ ンブレン構造素子の製造方法。
[8] 酸化ケィ素膜で形成されたメンブレンと、前記メンブレンの周辺の一部を支持するこ とによってメンブレンを中空状態で支持する基板とを備えたメンブレン構造素子であ つて、請求項 1から 7のいずれ力 1項に記載した製造方法より製造された、メンブレン 構造素子。
[9] 酸化ケィ素膜で形成されたメンブレンと、前記メンブレンの周辺の一部を支持するこ とによってメンブレンを中空状態で支持する基板とを備え、前記酸化ケィ素膜は熱収 縮により平坦状に支持された、メンブレン構造素子。
[10] 前記基板の表面に形成された、前記メンブレンと同一構成の酸化ケィ素膜の表面 を基準面としてメンブレンの最大橈み量がメンブレンの最大幅の 0. 1%以下とされた
、請求項 9に記載したメンブレン構造素子。
PCT/JP2007/056723 2006-03-28 2007-03-28 メンブレン構造素子及びその製造方法 WO2007114191A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP07740161.0A EP2001062B1 (en) 2006-03-28 2007-03-28 Method for manufacturing a membrane structure element
US12/225,670 US8057882B2 (en) 2006-03-28 2007-03-28 Membrane structure element and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006087090 2006-03-28
JP2006-087090 2006-03-28

Publications (1)

Publication Number Publication Date
WO2007114191A1 true WO2007114191A1 (ja) 2007-10-11

Family

ID=38563460

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/056723 WO2007114191A1 (ja) 2006-03-28 2007-03-28 メンブレン構造素子及びその製造方法

Country Status (5)

Country Link
US (1) US8057882B2 (ja)
EP (1) EP2001062B1 (ja)
KR (1) KR20080097243A (ja)
CN (1) CN101410999A (ja)
WO (1) WO2007114191A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009051194A1 (ja) * 2007-10-17 2009-04-23 Kabushiki Kaisha Kobe Seiko Sho メンブレン構造素子及びその製造方法
JP2020064071A (ja) * 2019-12-25 2020-04-23 ミツミ電機株式会社 流量センサ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214604B2 (en) * 2010-01-21 2015-12-15 Cambridge Cmos Sensors Limited Plasmonic IR devices
CN102234099B (zh) * 2010-05-06 2015-09-16 哈尔滨佳启科技开发有限公司 气敏元件强制换气冷热泵微加工制造方法
US11008627B2 (en) 2019-08-15 2021-05-18 Talis Biomedical Corporation Diagnostic system
DE112020006397T5 (de) * 2020-03-10 2022-10-20 Hitachi Astemo, Ltd. Luftstrommengenmessgerät
CN114964400B (zh) * 2022-06-14 2023-06-30 南京高华科技股份有限公司 流量传感器及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132277A (ja) 1992-10-22 1994-05-13 Matsushita Electric Works Ltd ダイアフラム構造用の熱絶縁膜およびその製造方法
JPH07135157A (ja) * 1993-06-10 1995-05-23 Mitsubishi Electric Corp Ｘ線マスク並びにその製造方法および製造装置
JPH08264844A (ja) 1995-03-24 1996-10-11 Nippondenso Co Ltd フローティングメンブレン
JPH09306812A (ja) * 1996-05-15 1997-11-28 Nec Corp Ｘ線マスクの製造方法
JPH11274067A (ja) * 1998-01-21 1999-10-08 Mitsubishi Electric Corp Ｘ線マスクの応力調整方法
JP2004353070A (ja) * 2003-05-30 2004-12-16 Toyota Central Res & Dev Lab Inc 構造体の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3049796B2 (ja) 1991-03-15 2000-06-05 富士通株式会社 絶縁膜の形成方法
JP3968524B2 (ja) * 2004-02-04 2007-08-29 ソニー株式会社 マスク、露光方法および半導体装置の製造方法
JP4547974B2 (ja) 2004-04-26 2010-09-22 株式会社デンソー 流量センサおよびその製造方法
JP2006030159A (ja) * 2004-06-15 2006-02-02 Canon Inc ピエゾ抵抗型半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132277A (ja) 1992-10-22 1994-05-13 Matsushita Electric Works Ltd ダイアフラム構造用の熱絶縁膜およびその製造方法
JPH07135157A (ja) * 1993-06-10 1995-05-23 Mitsubishi Electric Corp Ｘ線マスク並びにその製造方法および製造装置
JPH08264844A (ja) 1995-03-24 1996-10-11 Nippondenso Co Ltd フローティングメンブレン
JPH09306812A (ja) * 1996-05-15 1997-11-28 Nec Corp Ｘ線マスクの製造方法
JPH11274067A (ja) * 1998-01-21 1999-10-08 Mitsubishi Electric Corp Ｘ線マスクの応力調整方法
JP2004353070A (ja) * 2003-05-30 2004-12-16 Toyota Central Res & Dev Lab Inc 構造体の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LIE-YI SHENG ET AL., TRANSDUCERS '97, 1997, pages 939 - 942
See also references of EP2001062A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009051194A1 (ja) * 2007-10-17 2009-04-23 Kabushiki Kaisha Kobe Seiko Sho メンブレン構造素子及びその製造方法
JP2009099760A (ja) * 2007-10-17 2009-05-07 Kobe Steel Ltd メンブレン構造素子及びその製造方法
JP2020064071A (ja) * 2019-12-25 2020-04-23 ミツミ電機株式会社 流量センサ

Also Published As

Publication number Publication date
EP2001062A4 (en) 2012-03-28
EP2001062A2 (en) 2008-12-10
CN101410999A (zh) 2009-04-15
US8057882B2 (en) 2011-11-15
EP2001062A9 (en) 2009-04-08
US20090176064A1 (en) 2009-07-09
EP2001062B1 (en) 2013-12-11
KR20080097243A (ko) 2008-11-04

Similar Documents

Publication Publication Date Title
WO2007114191A1 (ja) メンブレン構造素子及びその製造方法
KR100849570B1 (ko) 박막 구조체의 형성 방법 및 박막 구조체, 진동 센서, 압력센서 및 가속도 센서
US20060204776A1 (en) Structure and method of thermal stress compensation
KR100890084B1 (ko) 마이크로 히터 및 센서
JP2010272781A (ja) 半導体積層構造体の製造方法
WO2017041435A1 (zh) 显示基板及其制作方法和显示装置
JP2007037006A (ja) 超音波センサ及びその製造方法
JP4888908B2 (ja) メンブレン構造素子及びその製造方法
US7675286B2 (en) Magnetoresistive sensor device
KR100432465B1 (ko) 박막 피에조 저항 센서 및 그 제조 방법
JP4780671B2 (ja) メンブレン構造素子及びその製造方法
KR100537093B1 (ko) Ｍｅｍｓ 구조물을 이용한 탄소나노튜브 가스센서 및 그제작방법
CN105977198B (zh) 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法
Ababneh et al. Investigations on the high temperature compatibility of various adhesion layers for platinum
KR102088584B1 (ko) Mems 멤브레인 구조체 및 그 제조방법
CN113421826A (zh) 二维层状材料的原子级精度无损逐层刻蚀方法
JP2010204029A (ja) 中空構造素子
TWI825710B (zh) 紅外線元件及其製造方法
JP3622308B2 (ja) 荷電ビーム一括露光用透過マスク
JPH04271179A (ja) 薄膜付きフレキシブル基板
TWM347667U (en) Micro-electro-mechanical sensor
KR101049702B1 (ko) 마이크로캔틸레버 및 그 제조 방법과 실리콘 박막 및 그 제조방법
KR101118007B1 (ko) 마이크로캔틸레버 및 그 제조 방법과 실리콘 박막 및 그 제조방법
Park et al. Mechanics of indium-tin-oxide films on polymer substrates with organic buffer layer
Seo et al. Elastic buckling of AlN ribbons on elastomeric substrate

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07740161

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12225670

Country of ref document: US

Ref document number: 2007740161

Country of ref document: EP

Ref document number: 1020087023570

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200780011552.0

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE