WO2007066722A1 - 信号分離回路、信号分離方法、信号多重回路および信号多重方法 - Google Patents

信号分離回路、信号分離方法、信号多重回路および信号多重方法 Download PDF

Info

Publication number
WO2007066722A1
WO2007066722A1 PCT/JP2006/324451 JP2006324451W WO2007066722A1 WO 2007066722 A1 WO2007066722 A1 WO 2007066722A1 JP 2006324451 W JP2006324451 W JP 2006324451W WO 2007066722 A1 WO2007066722 A1 WO 2007066722A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
space
signal
logic
logical
Prior art date
Application number
PCT/JP2006/324451
Other languages
English (en)
French (fr)
Inventor
Yasuyuki Matsuya
Takako Ishihara
Shinichiro Mutoh
Sadayuki Yasuda
Original Assignee
Nippon Telegraph And Telephone Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph And Telephone Corporation filed Critical Nippon Telegraph And Telephone Corporation
Priority to EP06834206.2A priority Critical patent/EP1959605A4/en
Priority to US12/084,996 priority patent/US7894490B2/en
Priority to JP2007549173A priority patent/JP4612055B2/ja
Priority to CN2006800426760A priority patent/CN101310471B/zh
Publication of WO2007066722A1 publication Critical patent/WO2007066722A1/ja
Priority to US13/004,963 priority patent/US8731006B2/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J7/00—Multiplex systems in which the amplitudes or durations of the signals in individual channels are characteristic of those channels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0614—Systems characterised by the synchronising information used the synchronising signal being characterised by the amplitude, duration or polarity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes

Definitions

  • 000 2 2 indicates that of the conventional road (). 22 is a time chart showing an example of a conventional road, and the horizontal axis shows time. Here, in the case of generating a duplicate number of 2.
  • the cook C input to cook 3 is sequentially set to 2 by (Pop) 6 7 8 and the cooks (C 2 C 4 C 8 )become.
  • the 8 cooks output from 8 are also inverted 8 cooks via the interface 9.
  • Zf O O has a return of 16.
  • this Zf has a date of 25 (s 4, z 12) at space 16.
  • This Z is logical In this case, the ZO input to signal 2 rises 8 times, and at S16, the date becomes 125 (S2, Z14).
  • the 000 5 sector alternately selects Zf according to 8 cooks and overlaps 4 and 2 with 16 of f OO, respectively. You can use a (logical sum) path instead of a sector. In this duplication, with the input signal's (return) 16 as the frame, the period of multiplexing is evenly 8, and Zf is multiplexed at a ratio of 50 25, respectively.
  • 000623 shows the path of the future that separates the two duplicates.
  • 24 is a time chart showing an example of road C, and the horizontal axis shows time.
  • 25 is a time chart showing an example of a conventional road, and the horizontal axis shows time.
  • 000723 it is composed of C, 5, a pump 52, a puy 53 C (pressure control) 54 2 55 and a P path.
  • 5 inputs the weight of 2 and the C 2 of 2 55, and forms a space having that width.
  • This space is integrated in the pump 53 via the pump 52, and this force controls the wavenumber of C 4.
  • 000 8 C 4 is set to oscillate at almost twice the multiplexing frequency, but by using C (P), the oscillating frequency is set to be exactly twice the multiplexing frequency. Is controlled.
  • the synchronous operation is performed corresponding to the duplexing operation.
  • the time chart shown in 25 shows the state of multiplexing, C 2 of C 4 and C 2 of C 2 55 being synchronized.
  • the C 2 of 2 55 synchronized with the 0,09 duplex is converted to the cook C 3 of 2 by 2 56 and input to the 58.
  • the clock C 3 is converted to the inverted clock C 4 whose phase is inverted by the interface 57 and latched.
  • Entered in 59 Latch 58 latches the multiplex on the rising edge of cook C 3 and separates the data on.
  • Latch 59 latches the multiplex on the rising edge of inverting clock C 4 and separates data 2 on net 2.
  • Reference numeral 27 is a time chart showing an example of the conventional road shown in 26, and the horizontal axis shows time.
  • the widths of ⁇ are 2 cooks (50 dety) and cooks (25 dety).
  • Cook C shall be generated in synchronization with the 4-demultiplexed signal using the C route shown in 23.
  • latch 6 is a duplicate of 4
  • the delay circuit 62 delays this latch data ca by a clock and delay data cb.
  • the output circuit 63 calculates only the latch width ca and the delay data cb, and extracts only the wider width other than the other width as the timing c. This mutating c is for each latch in the latch data ca.
  • the 001 disk 64 inputs the latch data ca timing c and expands the width of the timing c by 3 cd, which corresponds to the time after the data ca.
  • the 65 gives a predetermined value corresponding to C of the latch data ca to this screen cd, and performs a series of screen cd Ce CC.
  • the output circuit 66 calculates the delay data cb and the screen cd Ce Cf C C to extract the data C CC of. [0113] is always a logical signal in order to generate the timing c, and the data widths of the other must be different, so that can actually be used for data transmission is.
  • the difference between the standard and other intervals is used to detect the timing corresponding to the standard, and the other items are separated based on the detected timing.
  • cooking is an essential element of this road structure.
  • the size of the size is determined according to the number of products that emit light. In other words, the narrower the size or size of Zf, the faster the product becomes.
  • the period of S must be long. As a result, the data quality will decrease, and if the voice is multiplexed as a signal, the voice quality will decrease.
  • 002 is the data of Zf, which is S, and the logical space, and the data of Zf, 2 is the logical data, and is the logical space, and the data of 2 is In the signal path that separates the data 2 of, input the multiplexing, detect the of the data of, and divide the output of P to indicate the timing.
  • S be the space of P, and and be mn (), the space of S is
  • the logic of 002 is detected on the light path, 2 is detected on P 2, 2 is detected on the path, 3 is indicated on the path, 3 is detected on P3, and 3 is detected on P3 multiplex.
  • the bird The logic stage of P4 and the two logic stages of expanding the logic P4 to a predetermined width and generating the data of are provided. Input the inverse S2 multiplex which is the logical conversion of S2, P2 of 2 in the light path of 002, and take the logic.
  • It comprises a logic stage for P4 and two stages for expanding the logic P4 to a predetermined width and generating the data.
  • Inverted duplication which is the logical conversion of 2 2s and 2s P 2 multiplexing in the 002 light path.
  • the data of Z002 is the data of
  • the data In the signal path that separates the data of 2 to, the data is logical, the multiplexing is input, the of the data of is detected, and the S of the timing indicating the timing is divided.
  • the space P of and is and the space of and is mn ( ⁇ ) the space of
  • the two stages P2 that satisfy the condition of A clock indicating the timing of the data when it is a logic, and a latch with a width of 2 from the data of 2 to the data of Latches to generate () latches to () latches stages, and latches to (() to multiplex, 2 latches to 2 to 2 latches to () And a latch stage.
  • the means of dividing in 002 Ming or 2 Ming's path is to input multiplex to give 2 and give a given weight to the other weight. ⁇ Take the weighted weight and the weight of the other weight,
  • the divisor of 2 in the path of 003 0 or 2 of Ming is to input 2's P2 to 2 and give the given 2 to 2's P2, and 2's 2 to P2.
  • the configuration is such that by the timing of the spacing of the spacing P2 of the spacing 2, the spacing S is generated to generate the spacing S3 of three spacings.
  • the data of Z is the number of the logic
  • the data of Zf is the number of 2 is the logic of Of the data of 2 is time-division-multiplexed, input the multiplex by the signal method that separates the data 2 of, and detect the of the data of
  • S be the step of S, which is the timing of the timing
  • S be the space of S
  • mn () be the direction of S.
  • the data is logical, the multiplexing is input, the data of is detected, and the step P of that timing is detected, the space of P of is defined as, and the mn (of )
  • Step 2 of P2 Has a width that is a step that indicates the timing of the data when it is a logic, and is followed by the clock of 2 and the data of Latches ⁇ () Latches generate ⁇ Latches step ⁇ () Latches step, Latches ⁇ () Latches are multiplexed as latches, 2 data 2 ⁇ as data And the latch step of ().
  • N 2 ⁇ ze () () ⁇ () will be more than the specified value N 2 2 N N
  • the data is generated and time-division multiplexed.
  • the S and Z of the data of are set to predetermined values. Also, it may be configured such that the data size of is set to a predetermined value. Also, the predetermined value in the clear path of 5 or clear path of 6 is that the data of is the signal and is determined by the characteristics of the receiver that transmits and receives as a signal.
  • Data is generated and time division multiplexed.
  • a multiplex code having a predetermined time interval of 0 and a constant value of 0 and a constant value of 0 or more.
  • the multiplexing according to the characteristics of the receiver can be performed. It is possible to generate a code. This limits the receiver frequency They can be harmonized and can be made into strikes.
  • FIG. 8 A time chart showing an example of the 2 states of Ming Road.
  • Figure 9 shows an example of the 2nd state of Ming Road.
  • the 13-minute circuit 2 is shown.
  • the Z data of 2 is time-division multiplexed and the Z data of 2 and the Z data 2 of 2 are separated. It is the Z data, s, and logic s in the duplication. It is 2 Z data, S, and S of logic in duplication. However, using this difference in width, the Z data of 2 is separated.
  • the spaces and 8 are 8, 4, and 2, but are not limited to those described below.
  • the second line of 004 is the multiplex line P2, and the timing after (down) of the second line P2 determines that the multiplex is logical.
  • the multiplexing is a logic by the timing, and when it is a logic, a signal of S is generated and Z data 2 of 2 is generated. Since it is the Z () of Z data 2, the S is defined by its surroundings.
  • 00473 shows a body example of the Ming Road. 4 is a time chart showing an example of a concrete example, and the horizontal axis shows time.
  • the splitting means of and and the slot 2 of are the same as those shown in and 2, and input the multiplexing to generate the slot P2 of the slot.
  • the division means 2 (argument) 22 of 00492 and the space 23 of 2 correspond to the space 2 of (2).
  • the dividing means 2 22 2 2 3 and the spacing 2 3 2 3 2 and the interface 24 correspond to the spacing 2 2 2 shown in.
  • the dividing means 2 of 00502 inputs the space P2 and generates the space P3 with a narrow space according to the timing of the space. 2 for P3
  • 22 22 2 Input to one child of each. 22 inputs the multiplexing to the other child, calculates it with the space P3, and computes f P4 corresponding to the data of.
  • the second 23 is the input of f P4 to generate the second S signal, which is used as the data of.
  • 005335 shows the body example 2 of the Ming Road.
  • 5 is a time chart showing the example of Concrete Example 2, and the horizontal axis shows time.
  • the splitting means of S and S 2 of S are the same as those shown in and, and input the multiplexing to generate S P2 of S.
  • the slot 23 of the 005 5 interpolator 25 22 and 2 corresponds to the slot 2 of the symbol. 22 2 and 3
  • 005 P2 is input to the 22nd child as the inverted 2th output through the interface 25, and the second P2 is input to the 222nd child.
  • 22 inputs the multiplex to the other child, calculates it with the inverted switch 2, and gives f P4 corresponding to the data of.
  • the second 23 is the input of f P4 to generate the second S signal, which is used as the data of.
  • 22 2 which is the P2 of the input P is input to the other child through the interpolator 24 and is inverted and inverted, and is calculated with the P2 and the f P5 corresponding to the data of 2 is obtained.
  • Enter P5 to enter the space No. is generated and used as data 2 of 2.
  • the inversion switch 2 latches the multiplexing
  • the switch P2 latches the multiplexing to separate the data 2 and the data 2 from the data 2 and 23, respectively. be able to.
  • 7 shows the 2 states of Ming Road.
  • 8 is a time chart showing an example of the 2 states of Ming Road, and the horizontal axis shows time.
  • Z data of the duplicate is always logical, and is S, S. These are 2 ⁇ Z data, s ⁇ , and logic s ⁇ in the duplicate. However, the maximum value of is max (
  • the weighting factor of is input and the narrow width P of the width is generated according to the timing of the width.
  • S 2 of S inputs S P and generates S P2 of S that is the width of S widened.
  • 006 3 receives the multiplex P2, determines at the timing after S P2 that the multiplex is logical, and indicates the timing of the Z data when it is logical. do. Latches 4 to (N) latches
  • Latches 2 ⁇ with X2 ⁇ X are placed after the Z data of In 8, the latches X2 to X5 of latches 2 to 5 are determined as follows, for example.
  • Latch 42 of 006 to Latch 42 N of (N) multiplex and latches 2 to each are input, and after latches 2 to multiplex is latched and data of 2 is data 2 to To do.
  • 00649 shows an example of the 2nd state of Ming Road.
  • the splitting means of S and S 2 of S are the same as shown in 7 and 8, and input multiplexing to generate S P2 of S.
  • the dividing means 3 and 32 of 006 52 correspond to the que 3 shown in 7.
  • the dividing means 3 of 2 inputs the space P2 and generates a space P3 having a narrow space according to the timing of the space.
  • Space P3 is input to the 32nd child.
  • the 32 inputs the multiplex to the other child, calculates it with P3, and calculates the clock corresponding to in the data of.
  • the data of 2 can be separated by latching the multiplexing with the latches of 2 generated from the clock.
  • 006 6 shows the body example 2 of the 2nd state of Ming Road.
  • the splitting means and slot 2 are the same as those shown in 7 and 8, and the multiplexing is input to generate slot P2.
  • 0067 Interrogators 33 and 32 correspond to Quk 3 shown in 7.
  • the switch P2 is input to the 32nd child as the inverted switch 2 which is inverted via the interface 33. 32 inputs the multiplex into the other child and calculates it with the inverse switch 2,
  • the switches 2 23 used in the state 2 and the switches 2 and the latch 4 used in the state 2 can be configured using, for example, a titer.
  • a titer is a circuit that differentiates or integrates the amount of resistance by the force of the toss, or a circuit that has a width corresponding to the number realized by the logic path.
  • the capacity 55, the inter 53 54, and the output are connected in this order, the capacity 55 and the inter 53 are connected via 56, and the power of the inter 53 is branched and connected to 5.
  • the output of the slave circuit is the one corresponding to () of the differentiation circuit composed of the capacitors 55 and 56. By adjusting this number, it is possible to generate scans X2 to X as scans 223 and latches 4.
  • 2 shows an example of differentiating means. 2 is input to the 6th child, and the other is input to the 6th child via the delay circuit 62 and 63. To be done. 6 is the delay time of delay circuit 62 because of multiplexing. The output is a width P corresponding to the.
  • the space P2 is 2, which is input to the 6th child via the inter- gate 63, and the other is input to the 6th child via the delay circuit 62.
  • 6 is the delay time of delay circuit 62 after P2. Adjust the width P3 according to the width.
  • 4 shows the 3 states of Ming Road.
  • 5 is a time chart showing an example of the three states of Ming Road, and the horizontal axis shows time.
  • the time-division-multiplexed input of the Z data of N (is an integer of 3 or above) is input, the Z data of 2 is set, and the Z counter of 2 Z data 2 to Z is counted.
  • 5 is set to 4.
  • the Z data in the duplicate is always logical, S, S.
  • the Z data from 2 to 2 in the duplication is always logical, that is, S, S.
  • a narrow pitch P is generated according to the timing of the pitch.
  • S 2 of S inputs S P and generates S P2 of S that is the width of S widened.
  • the space is set as follows.
  • the division means 2 of 2 inputs the space P2 and generates the space narrow P3 according to the timing of the space.
  • the space P3 is then input to 22 22 2 of each child.
  • the counter 7 is set at the time of multiplexing and outputs the signal which is counted up or down for every data of 2 to. That is, by periodically or transmitting the multiplexing with the logical symbols of to at predetermined intervals, it is possible to detect the timing of each of the signals at the reception.
  • the 007 RZ data O is input to the transistor 84 in which five pops () 84 to 845 are cascaded.
  • the output shifts after the rise of cook C, and the data output from each output Q is set to ⁇ 4.
  • the output shifts with the falling of C and C, and the data output from the inverted output is set to 5.
  • the 079 RZ data O is input to the transistor 85, which is a series of eight pops () 85 to 858.
  • the output shifts after the rise of cook C, and the data output from each output Q is ⁇ 7.
  • the 858 shifts the output with the falling edge of C and C, and outputs the data output from the inverted output. 8
  • the 88086 inputs the data output from the Q of 84 of the register 84 and the data 5 output of the output of the 845, calculates and calculates the data 6.
  • This data 6 rises at a cut of 84 (2) and falls at a cut of 845 (g) with respect to the Z data of the signal 8 input, and its width is shortened to 8 to 7. To be done.
  • the data 6 output from 008 86 and the data g output from 87 are multiplexed by time division multiplexing of the data via O 88.
  • the duplication of 2 can separate the data by, for example, the path shown in.
  • the space of space P2 generated at space 2 of the space of is space 6 of space 2 is 6
  • 8 shows the multiplexing according to the state of Ming Road. 8 ⁇ s indicates the multiplexing generated on the path shown in Fig. 6, and when 842 to 844 of the register 84 in the state shown in 006 6 is generated, the multiplexing is shown in 8 (2). Then, for S, S 5 and Z 5 (Det 50) for S. For S6, S3 and Z
  • the width of the data is different so that it can be separated by the path shown in while securing a small space and zero for transmitting as an optical signal.
  • the optical signal power to be transmitted can be reduced by the amount corresponding to the width of 7 or 6 to 5, but In the signal path, the sine of S2 is reduced from 3 to 2.
  • stage of transistor 84 85 in the state of 6 is
  • 84 85 is optional when the Z data O input to signal 8 and the Z data O input to 82 are clocked. By disposing 8485 in the first stage, even if there is cook (2) in the data OO, it can be absorbed.
  • the composition of 6 of transistor 84 85 it is possible to change the output and the number of outputs with an inverting cook.For example, in the case of a transistor 84 of 6, inputting an inverting cook to 844 also produces the same signal. You can
  • the Z data O input to the signal 82 is the data 125
  • the Z data O is input by 2 times the space (16) than the Z data O. I shall.
  • the period of cook C input to cook 83 is set to 2, it is the scan 16 of Z data O O.
  • the 0095 RZ data O is input to the transistor 84 in which three pops () 84 to 843 are cascaded.
  • the outputs of 84 and 842 are shifted after the rise of cook C, and the data output from each output Q is 2.
  • the output of 8 shifts with the falling of C and C, and the data output from output Q is 3.
  • the 0096 RZ data O is input to the transistor 85 in which three pops () 85 to 853 are cascaded.
  • the output of 85 852 is shifted after the rise of cook C, and the data output from each output Q is 2.
  • the output shifts on the falling edge of clock C, and outputs 3 from the output Q.
  • 0097 O 89 inputs the data output from Q of 84 of transistor 84 and the data 3 output from Q of 843, performs O calculation, and outputs data 4.
  • This data 4 rises at a cut of 84 (2) and falls at a cut of 843 (g) with respect to the Z data O of the signal 8 input, and its width becomes 2 to 7. To be extended.
  • O 9 inputs the data 2 output from Q of the transistor 85 and the data 3 output from Q of the transistor 85, performs O calculation, and outputs data 4.
  • This data 4 rises with respect to the RZ data O of the signal 82 input at the cutting of (2) and falls at the cutting of (5), and its width is expanded to 2-3.
  • the spur of the spur P2 generated by the spur 2 of the path is the spur of the spur P2 generated by the spur 2 of the path.
  • 84 85 is optional if the Z data input to signal 8 and the Z data O input to 82 are clocked. By arranging 84 85 in the first stage, it is possible to absorb the cook (2) in Z data OO even if it exists.
  • the registers 84 and 86 of 6 are To reduce the strip width from 8 to 7, and with 9 transistors 85 and O 9 to extend the strip width to 2 to 3. In this way, it is possible to generate a duplicated signal in the same state by adapting the configuration of the transistor, etc., according to the data type and the data type.
  • the return period of 3 is 24, so that for S 0, S 7 and Z are compared.
  • 3 (data 625), 3 can be composed of 3 and 3 (data 50) with respect to 6.
  • 0108 for example, a system for transmitting voice data by bit, P
  • It can be used as a system for transmitting G data, and for a system for transmitting multiple sets of jitter data.
  • a system that transmits digital data as an optical signal multiple and separated voices are possible without deteriorating voice quality and quality due to low data quality.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

　ＲＺ信号である第１チャネルのデータ信号をパルス周期Ｔ1 、論理「１」のパルス幅ｍとし、ＲＺ信号である第２チャネルのデータ信号をパルス周期Ｔ2 、論理「１」のパルス幅ｎとし、ｎ＜ｍである２チャネルのデータ信号を時分割多重した多重化信号Ｄを入力する。各チャネルのデータ信号の前縁のタイミングでパルス幅ｋがｎ＜ｋ＜min(ｍ，Ｔ2)となるパルス信号を生成する。このパルス信号の後縁のタイミングで多重化信号Ｄが論理「１」であるか論理「０」であるかを判別し、論理「１」であるときに第１チャネルのデータ信号を出力する。パルス信号の後縁のタイミングで多重化信号Ｄ１が論理「１」であるか論理「０」であるかを判別し、論理「０」であるときに第２チャネルのデータ信号を出力する。

Description

路、信号 、法、信号 および 、法 術分野
０００1 、複数 の Z(Re n oze o)デ タ 号を時分割多重 した多 重化 号を入力し、 の Zデ タ 号を分離する信号
法に関する。また、 、 ス 期が異なる複数 の Zデ タ 号を時分割多重 した多重化 号を生成する信号
法に関する。
０００2 2 は、従来の 路の を示す( )。 22は、従来の 路の 作例を示すタイムチヤ トであり、横軸は時間を示す。ここでは2 の 重化 号を生成する場合に て 。
０００3 2 22に て、信号 に入力される の Z(N onRe n 。Z。。)f Oは、3 (論 ) 4の の 子に 入力される。 2に入力された の Zf Oは、4
5の の 子に入力される。ク ック 3に入力されるク ックC は、 ( ップ ッ ) 6 7 8で順次 2に され、入 力 らみてそれぞれ 2、 4 8に された ク ック(C 2 C 4 C 8)になる。 8 ら出力される 8 ク ックは、さらにイン タ 9を介して反転 8 ク ックになる。ここで、 ク ックC の 期を2 としたときに、 Zf O Oの ス ( り返し )は16 である。
０００4 3 4は、 2 3の 子に 4 ク ック
8 ク ックを入力し、 Z Oとの 算に Zf を する。こ の Zf は、論理 の 合、 ス 16 でデイ テイ 25 ( ス 4 、ゼ 12 )となる。 方、4 5は、 2 3 4の 子に 2 ク ック、 4 ク ック 8 ク ックを入力し Zf Oとの 算に Zf を する。この Z は、論理 の 合、信号 2に入力される Z Oに対して8 れて立ち上 がり、 ス 16 でデイ テイ 125 ( ス 2 、ゼ 14 )となる。 ０００5 セ クタ は、 8 ク ックに応じて、 Zf を交互に選択し、 f O Oの ス 16 でそれぞれ ス 4 と2 の 重化 を する。セ クタ の わりに (論理和) 路を用 てもよ 。この 重化 は、入力 号の ス ( り返し )16 を ムとして、多重 される の ス 期が 等に8 であるとともに、それぞれ5０ 25 デ テイ 比で Zf が多重 される。
０００6 23は、2 の 重化 号を分離する 来の 路の を示 す。ここでは、C ックデ タ カ ) 路と2個のラッチ 路を組み合わ た 構成 を示す。 24は、C 路の 作例を示すタイムチヤ トであり、横軸は時 間を示す。 25は、従来の 路の 作例を示すタイムチヤ トであり、横 軸は時間を示す。
０００7 23にお て、C 、 5 、チヤ ポンプ 52、 プ イ 53 C ( 圧制御 ) 54 2 55 らなるP 路で 構成される。 5 は、 24に示すよ に、2 の 重化 と 2 55の C 2を入力し、その ス幅を有する ス を する。この ス は、チヤ ポンプ 52を介して プ イ 53で積分され、この 力により C 4の 波数が制御される。 ０００8 C 4は、多重化 の ス 波数のほぼ2倍で発振するよ に設定され て るが、C (P )の 用により、正確に多重化 の ス 波 数の2倍になるよ に発振 波数が制御される。なお、C 路では、 する2 ネ 重化 の の スに対応して同期 作が行われる。 25に示 すタイムチヤ トは、 する多重化 、 C 4の C 2 55の C 2が同期して る状態を示す。
０００9 重化 に同期した 2 55の C 2は、 2 56 で 2 したク ックC 3に変換され、 チ 58に入力される。またク ク C 3は、イン タ 57で 相反転した反転ク ックC 4に変換され、ラッチ 59に入力される。ラッチ 58は、ク ックC 3の ち上がりで多重化 をラッチ 、 のデ タ を分離する。ラッチ 59は、反転ク ック C 4の ち上がりで多重化 をラッチ 、 ネ 2のデ タ 2を分離す る。
００1０ 26は、4 の 重化 号を分離する 来の 路の を示 す( )。 27は、 26に示す 来の 路の 作例を示すタイム チヤ トであり、横軸は時間を示す。ここでは、4 の 重化 号をそれぞれ 応する出力 子に分離する過程を示すが、基準となる とその他の デ ティ ( ス )の を利用して分離するよ にな て る。すなわち 、 27では の ス 期として4ク ックを割り当て、
～ の ス幅は2ク ック(デ ティ 5０ )と ク ック(デ ティ 25 )と して る。なお、ク ックC は、 23に示すC 路を用 て する4 ネ 重化 号に同期して生成されるものとする。
００11 26および 27にお て、ラッチ 6 は する4 の 重化
をク ックC でラッチ 、ラッチデ タ caを する。 延回路 62はこのラッチデ タ caを ク ック 遅延さ 、遅延デ タ cbを する。 ス 出回路 63は、ラッチデ タ ca 遅延デ タ cbの 算を行 ことにより、 ス幅が 他の より広 のみを抽出し、 ム タイ ング ス cとし て する。この ム タイ ング ス cは、ラッチデ タ ca内の各
理的 置を決定するキ スであり、このタイ ングを基点として ～ を分離することになる。
００12 スク 64は、ラッチデ タ ca ム タイ ング ス cを入力 し、 ム タイ ング ス cの ス幅をデ タ caの後 の までに相当する3ク ック まで拡幅した スク タンcdを する。
65は、この スク タンcdに対して、ラッチデ タ caの C の に対応する所定の を与え、一連の スク タンcd Ce C C を する。 出回路 66は、遅延デ タ cb 、 スク タンcd Ce Cf C の 算 を行 ことにより、 ～ のデ タ C C C を抽出する。 ００13 なお、 は、 ム タイ ング ス cを生成するために常に論理 の 号であり、 他の ～ のデ タ ス幅が異なる必要があり、 実際にデ タ 送に利用できるのは ～ となる。
1 2 5 3 382 報
発明の
明が解決しよ とする課題
００14 来の 、C 路を用 て する多重化 号に同期したク ッ クを再生し、そのク ックを用 て の 号を分離する構成にな て る。す なわち、従来の 路ではク ック 生が不可欠であ た。し し、C 路 を構成する 相同期 プ(P ) 路には、高周波 ック 波数の2f 動作 する電圧制御 ( CO)が含まれるために消費 力が大き 、また 数の プ イ タ等が含まれるために同期引き込み時間が長 なる問題があ た。 ００15 なお、3 ネ 上の多重化 号を分離する 来の 、 26
27に示す に、基準 とその他の の ス幅の違 を利用し て基準 に対応する ム タイ ングを検出し、その ム タイ ングを基準にその他の の 号を分離する構成にな て る。し し、この 路構成でもク ック 生が不可欠な要素にな て る。
００16 ころで、時分割多重する Zf 号を光信号として伝送する場合には、送信する 発光 信する 品の 度に応じて、 ス ゼ の が決ま て る。すなわち、 Zf 号の ス またはゼ が狭 なると 、それだけ 速の 品が必要になる。
００17 また、 22、 25 27に示す 重化 の に、 の ス 期が 一であるときに、 のデ テイ ( ス )に違 をもた と すると、特定の の ス またはゼ が非常に狭 なることがある。そ の 合には、やはり高速の 品が必要にな て送受信機の ストが高 なる要因 になる。
００18 方、送受信機を低 ストで実現するために多重 する Zf 号の ス また はゼ を広 しょ とすると、 の ス 期も長 ざるをえな 。 の 果、デ タ 度が低下することになり、例えば 声を 、 号とし て多重 送する場合には音声 質が低下することになる。
００19 、 力で応答 度が速 、さらに ストの 成により、多重 化 号に同期したク ックを用 ずに複数 の Zf 号に分離することができ る信号 および 法を提供することを目的とする。
００2０ また、 、デ タ 度を低下さ ることな 、 ス幅の異なる複数 の Z 号を多重化することができる信号 および 法を提供 することを目的とする。
題を解決するための
００21 の 、 Zf 号である のデ タ 号を ス ，、論理 の ス とし、 Zf 号である 2 のデ タ 号を ス 、論理 の ス とし、 である2 のデ タ 号を時分割多重した多重 を入力し、 のデ タ 2を分離する信号 路にお て、多重化 を入力し、 の のデ タ 号の を検出し、そ のタイ ングを示す の ス P を する の 分手段と、 の ス P の スを とし、 と の 、さ 方をmn( )としたときに、 スの ス が
mn( )
の 件を満たす 2の ス P2を する の ス 段と、 2の を判別し、論理 であるときに所定の ス幅を有する ス 号を生成し、 のデ タ として する の ス 段と、 2の ス P2の後 タイ ングで多重化 が論理 である 論理 である を判 別し、論理 であるときに所定の ス幅を有する ス 号を生成し、 2
デ タ 2として する 2の ス 段とを備える。
００22 の 明の 路における の ス 、 2の ス P 2の スの を検出し、そのタイ ングを示す 3の ス P3を する 2の 分手段と、 3の ス P3 多重化 を入力して論理 をとり、 の論 P4を する論理 段と、論理 P4を所定の ス幅に拡 幅し、 のデ タ を生成する 2の ス 段とを備える。 ００23 の 明の 路における の ス 、 2の ス P 2を論理 転した反転 ス 2多重化 を入力して論理 をとり、その
P4を する論理 段と、論理 P4を所定の ス幅に拡幅し 、 のデ タ を生成する 2の ス 段とを備える。
００24 の 明の 路における 2の ス 、 2の ス P 2の スの を検出し、そのタイ ングを示す 3の ス P3を する 2の 分手段と、 3の ス P3 多重化 を論理 転した反転 入力して論理 をとり、その P5を する論理 段と、論理 P5を所定の ス幅に拡幅し、 2 のデ タ 2を生成する 3の ス 段とを備える。
００25 の 明の 路における 2の ス 、 2の ス P 2 多重化 を論理 転した反転 重化 入力して論理 をとり、その
P5を する論理 段と、論理 P5を所定の ス幅に拡幅し、 2 のデ タ 2を生成する 2の ス 段とを備える。 ００26 2の 、 Zf 号である のデ タ 号を ス 、
1 論理 の ス とし、 Zf 号である 2 のデ タ ～ ネ ( は3 上の整 )のデ タ 号を ス ～ 、論理 の ス ～ とし、
2 N 2 N ～ の 大値をmaX( ～ )としたときに、max( ～ である ネ 2 N 2 N 2 N
のデ タ 号を時分割多重した多重化 を入力し、 2 のデ タ
2～ のデ タ を分離する信号 路にお て、 デ タ 号を論理 とし、多重化 を入力し、 の のデ タ 号の を検出し、そのタイ ングを示す の ス P を する の 分手段と、 の ス P の スを とし、 と ～ の mn( ～ )としたときに、 スの ス が
max ～ < <mn
2 N 2～ N
の 件を満たす 2の ス P2を ス 段と、 2の ス 、論理 であるときに のデ タ 号のタイ ングを示す ク を ク 段と、 ク を基点に、 2 のデ タ ～ のデ タ 号の ス に後 置するよ ス幅 を有する のラッチ ス～ ( )のラッチ スを生成する のラッチ ス ～ ( )のラッチ ス 段と、 のラッチ ス～ ( の スの で多重化 を 、 2 のデ タ 2～ のデ タ として する のラッチ ～ ( )のラッチ 段とを備える。
００27 2の 明の 路における ク 、 2の ス PZ の スの を検出し、そのタイ ングを示す 3の ス P3を する 2の 分手段と、 3の ス P3 多重化 を入力して論理 をとり、その 号を ク として する論理 段とを備える。
００28 2の 明の 路における ク 、 2の ス PZ を論理 転した反転 ス 2多重化 を入力して論理 をとり、その 号を ク として する論理 段である。
００29 の 明または 2の 明の 路における の 分手段は、多重 を入力して2 、その 方の 重化 に所定の を与え 転した ・ 重化 号と、他方の 重化 の をとり、
のデ タ 号の タイ ングで、 スが遅延 に応じた ス 幅を有する の ス P を生成する構成である。
００3０ の 明または 2の 明の 路における 2の 分手段は、 2の ス P2を入力して2 、その 方の 2の ス P2に所定の を 与えた ス 、他方の 2の ス P2を論理 転した反転 ス列の 論 をとり、 2の ス P2の スの タイ ングで、 スが遅 延 に応じた ス幅を有する 3の ス P3を生成する構成である。
００31 3 、 Z 号である のデ タ 号を ス 、論理 の ス とし、 Zf 号である 2 のデ タ 号を ス 、論理 の ス とし、 である2 のデ タ 号を時分割多重した多重 を入力し、 のデ タ 2を分離する信号 法にお て、多重化 を入力し、 の のデ タ 号の を検出し、そ のタイ ングを示す の ス P を する の ステップ 、 の ス P の スを とし、 と の さ 方をmn( )としたときに、 スの ス が
mn( )
Figure imgf000010_0001
である を判別し、論理 であるときに所定の ス幅を有する ス 号を生 成し のデ タ として する の ス ステップ である を判別し、論理 であるときに所定の ス幅を有する ス 号を 生成し、 2 のデ タ 2として する 2の ス ステップ とを有する。
4の 、 Zf 号である のデ タ 号を ス 、論理 の ス とし、 Zf 号である 2 のデ タ ～ ネ ( は3 上の整 )のデ タ 号を ス ～ 、論理 の ス ～ とし、
2 N 2 N ～ の 大値をmaX( ～ )としたときに、max( ～ である ネ 2 N 2 N 2 N
のデ タ 号を時分割多重した多重化 を入力し、 2 のデ タ
2～ のデ タ を分離する信号 法にお て、
デ タ 号を論理 とし、多重化 を入力し、 の のデ タ 号の を検出し、そのタイ ングを示す の ス P を する の ステップ 、 の ス P の スを とし、 と ～ の mn( ～ )としたときに、 スの ス が
max( ～ ) mn( ～ )
2 N 2 N
の 件を満たす 2の ス P2を ス ステップ 、 2 る を判別し、論理 であるときに のデ タ 号のタイ ングを示す ク を ク ステップ 、 ク を基点に、 2 のデ タ ～ のデ タ 号の ス に後 置す るよ ス幅を有する のラッチ ス～ ( )のラッチ スを生成する のラッチ ス ステップ～ ( )のラッチ ス ステップ 、 のラッチ ス～ ( )のラッチ スの で多重化 をラッチ 、 2 のデ タ 2～ のデ タ として する のラッチ ステップ～ ( )のラッチ ステップとを有する。
００33 5の 、 Zf 号である のデ タ および 2 のデ タ 号を入力し、 2 の り返し で2 のデ タ 号を時分割多 重した多重化 号を生成する信号 路にお て、 としたときに、 のデ タ 号を ス 、論理 の ス とし、 2 のデ タ 号を ス 、論理 の ス としたときに、 であり、 ス ゼ ( ) ( )の が所定値以上になるよ に2 のデ タ 号を生成し、時分割多重する構成である。
００34 6の 、 Zf 号である のデ タ ～ ネ ( は3 上の整 )のデ タ 号を入力し、 の り返し で のデ タ 号を時分割多重した多重化 号を生成する信号 路にお て、
… と
2 し と
N たときに、 のデ タ 号を論理 して ス
1 、 ス とし、 2～ のデ タ 号を ス ～ 、論理 の ス幅を 2～ としたときに、 ス
N 2～ の 大値が であり、
N 2～ ゼ ( ) ( )～( )の が所定値以上になるよ N 2 2 N N
のデ タ 号を生成し、時分割多重する構成である。
００35 5および 6の 明にお て、 のデ タ 号の ス およびゼ を所定値に設定する構成としてもよ 。また、 のデ タ 号の ゼ を所定値に設定する構成としてもよ 。また、 5の 明または 6の 明 路における所定値は、 のデ タ 号が 、 号であり、 信号として送受信する 受信機の 性で決まる としてもよ 。 ００36 7の 、 号である のデ タ および 2 のデ タ 号を入力し、 2 の り返し で2 のデ タ 号を時分割多 重した多重化 号を生成する信号 法にお て、 としたときに、 のデ タ 号を ス 、論理 の ス とし、 2 のデ タ 号を ス 、論理 の ス としたときに、 であり、 ス ゼ ( ) ( )の が所定値以上になるよ に2 のデ タ 号を生成し、時分割多重する。
００37 8の 、 Zf 号である のデ タ ～ ネ ( は3 上の整 )のデ タ 号を入力し、 の り返し で のデ タ 号を時分割多重した多重化 号を生成する信号 法にお て、
Figure imgf000012_0001
、 ス とし、 2～ のデ タ 号を ス ～ 、論理 の ス幅を ～ としたときに、 ～ の 大値が であり、 ス
N ～ ゼ ( ) ( )
22 22 ～( )の が所定値以上になるよ
N 2 2 N N
のデ タ 号を生成し、時分割多重する。
明の
００38 明の 、消費 力の きな C き込み時間の P を 含むC 路で生成されるク ックを用 ることな 、論理 路のみで多重化 号 ら の 号を分離することができ、消費 力を大幅に低減することができる 。また、P のよ 同期引き込みの 要がな ので、応答 度の 離が 可能となる。特に、2 ネ 離の 合には、 の Zデ タ 号の ス幅を相違さ るだけで 易に信号 離が可能である。
００39 明の 、 の ス 期を 一にする必要がな 、 の ス およびゼ の が所定値以上を有する多重化 号 を生成することができる。特に、 のデ タ ( えば 、 ) を多重 して 信号で送受信する場合に、 の ス およびゼ を光 受信機の 性に応じた所定値以上に設定することにより、 受信機の 性 に合わ た多重化 号の 成が可能となる。これにより、 受信機の 度制限が 和され、 スト化を実現することができる。
００4０ また、 明の および 路では、 の ス や各ゼ を最適化することにより、 の ス として分離 能な ス幅の差を確保しながら広 とることができる。これにより、多重化 号を分離する ための ジンが広 なり、多重化 号の ス 動にも対応することができ、 の 離が容易になる。 ００41 明の 路の の 態の を示す 。
2 明の 路の の 態の 作例を示すタイムチヤ ト。 3 明の 路の の 態の 体例 を示す 。
4 体例 の 作例を示すタイムチヤ ト。
5 明の 路の の 態の 体例2を示す 。
6 体例2の 作例を示す チヤ ト。
7 明の 路の 2の 態の を示す 。
8 明の 路の 2の 態の 作例を示すタイムチヤ ト。 9 明の 路の 2の 態の 体例 を示す 。
1０ 明の 路の 2の 態の 体例2を示す 。
11 チ イ タの を示す 。
12 分回路 の を示す 。
13 分回路2 の を示す 。
14 明の 路の 3の 態の を示す 。
15 明の 路の 3の 態の 作例を示すタイムチヤ ト。 16 明の 路の の 態の を示す 。
17 明の 路の の 態の 作例を示すタイムチヤ ト。 18 明の 路の の 態の による多重化 を示 す 。
19 明の 路の 2の 態の を示す 。
2０ 明の 路の 2の 態の 作例を示すタイムチヤ ト。 21 来の 路の を示す 。
22 来の 路の 作例を示すタイムチヤ ト。
232 の 重化 号を分離する 来の 路の を示す 。 24C 路の 作例を示すタイムチヤ ト。
25 来の 路の 作例を示すタイムチヤ ト。
264 の 重化 号を分離する 来の 路の を示す 。 27 来の 路の 作例を示すタイムチヤ ト。
明を実施するための 良の
００42 ( 路の の )
は、 明の 路の の 態の を示す。 2は、 明の 路の の 態の 作例を示すタイムチヤ トであり、横軸は 時間を示す。
００43 実施 態では、2 の Zデ タ 号を時分割多重 した多重化 を 入力し、 の Zデ タ および 2 の Zデ タ 2を 分離する場合に て説明する。 重化 における の Zデ タ 、 ス 、論理 の ス である。 重化 における 2 の Zデ タ 、 ス 、論理 の ス である。ただし、 とし、この ス幅の違 を利用して2 の Zデ タ 号を分離する。なお 、 の ス および ス は、 22に示す 重化 号 の例では、 8 、 4 、 2 であるが、以下に説明するよ に に限定されるものではな 。
００44 および 2にお て、 の 分手段 重化 を入力し、 スの
( ち上がり)のタイ ングに応じて ス幅の狭 ス P を生成する。 の ス 2は ス P を入力し、 スの ス幅を拡幅し た ス の ス P2を生成する。ここで、 ス は、 と の さ 方を mn( )としたときに、
< <mn( )
の 件で設定される。 ００45 の ス 2 は多重化 ス P2を入力し、 ス P2の後 ( ち下がり)のタイ ングで多重化 が論理 である 論理 である を判別し、論理 であるときに ス の ス 号を生成し、
の Zデ タ として する。 Zデ タ の ス ( )であるので、 ス はその 囲で 定される。
００46 2の ス 2 2は多重化 ス P2を入力し、 ス
P2の後 タイ ングで多重化 が論理 である 論理 である を判 別し、論理 であるときに ス の ス 号を生成し、 2 の Zデ タ 2として する。 Zデ タ 2の ス ( )であるの で、 ス はその 囲で 定される。
００47 3は、 明の 路の の 態の 体例 を示す。 4は、具体 例 の 作例を示すタイムチヤ トであり、横軸は時間を示す。
００48 3および 4にお て、 の 分手段 および の ス 2は、 および 2に示すものと同じであり、多重化 を入力して ス の ス P2を生成する。
００49 2の 分手段2 (論 ) 22 、 2の ス 23 は、 に示す の ス 2 に対応する。 2の 分手段2 22 2、 3の ス 23 2、イン タ 24は、 に示す 2の ス 2 に対応する。ここでは、 2の 分手段2 を共有して るが、 に備えてもよ 。
００5０ 2の 分手段2 は、 ス P2を入力し、 スの タイ ングに応じ て ス幅の狭 ス P3を生成する。 ス P3は2 して
22 22 2のそれぞれ一方の 子に入力される。 22 は、他 方の 子に多重化 を入力して ス P3との 算を 、 のデ タ 号の に対応する f P4を する。 2の ス 23 は、 f P4を入力して ス の ス 号を生成し、 のデ タ として する。
００51 方、 ス P3を する 22 2は、他方の 子にイン 24を介して論理 転した反転 重化 入力し、 ス P3との 算を 、 2 のデ タ 号の に対応する f P5を する。 3の ス 23 2は、 f P5を入力して ス の ス 号を生成し、 2 のデ タ 2として する。
００52 このよ に、 ス P3により多重化 および 重化 ラッチす ることにより、 2の ス 23 および 3の ス 23 2 ら それぞれ のデ タ および 2 のデ タ 2を分離 して することができる。
００53 5は、 明の 路の の 態の 体例2を示す。 5は、具体 例2の 作例を示すタイムチヤ トであり、横軸は時間を示す。
００54 5および 6にお て、 の 分手段 および の ス 2は、 および 2に示すものと同じであり、多重化 を入力して ス の ス P2を生成する。
００55 イン タ 25 22 、 2の ス 23 は、 に示 す の ス 2 に対応する。 22 2、 3の ス
23 2、イン タ 24は、 に示す 2の ス 2 に対応す る。
００56 ス P2は2 、その イン タ 25を介して論理 転した反 転 ス 2として 22 の 方の 子に入力され、その 方の ス P2は 22 2の 方の 子に入力される。 22 は、他方の 子に多重化 を入力して反転 ス 2との 算を 、 のデ タ 号の に対応する f P4を す る。 2の ス 23 は、 f P4を入力して ス の ス 号を生成し、 のデ タ として する。
００57 方、 ス P2を する 22 2は、他方の 子にイン タ 24を介して論理 転した反転 重化 入力し、 ス P2との 算が行 、 2 のデ タ 号の に対応する f P5を する。 3の ス 23 2は、 P5を入力して ス の 号を生成し、 2 のデ タ 2として する。
００58 このよ に、反転 ス 2により多重化 をラッチ 、 ス P2により 重化 ラッチすることにより、 2の ス 23 および 3 の ス 23 2 らそれぞれ のデ タ および 2 のデ タ 2を分離して することができる。
００59 ( 路の 2の )
7は、 明の 路の 2の 態の を示す。 8は、 明の 路の 2の 態の 作例を示すタイムチヤ トであり、横軸は 時間を示す。
００6０ 実施 態では、 ネ ( は3 上の整 )の Zデ タ 号を時分割多重 した多重化 を入力し、 2～ の Zデ タ 2～ を分離 する場合に て説明する。なお、 8では 5とする。 重化 における の Zデ タ 、常に論理 であり、 ス 、 ス であ る。 重化 における 2～ の Zデ タ 、 ス ～ 、論理 の ス ～ である。ただし、 ～ の 大値をmax(
N 2 N 2 N 2～ N としたときに、
max( ～ <
とする。
００61 7および 8にお て、 の 分手段 重化 を入力し、 スの タイ ングに応じて ス幅の狭 ス P を生成する。 の ス 2は ス P を入力し、 スの ス幅を拡幅した ス の ス P2を生成する。ここで、 ス は、 と
2～ の mn(
N 2～ )としたときに、
max( ～ < <mn( ～ )
2 N 2 N
の 件で設定される。
００62 ク 3 は多重化 ス P2を入力し、 ス P2 の後 タイ ングで多重化 が論理 である 論理 である を判別し、 論理 であるときに の Zデ タ 号のタイ ングを示す ク を する。 のラッチ ス 4 ～ (N )のラッチ ス
4 (N )は、 ク を入力し、その カタイ ングを基点に、 2～
の Zデ タ 号の ス に後 置するよ ス X2～X を 有するラッチ ス 2～ を生成する。 8にお て、 ラッチ ス 2～ 5の ス X2～X5は、例えば次のよ に 定される。
X2 2
X3 2
X4 2 3 2
4
X5 2
2 3 4 5
００63 のラッチ 42 ～ (N )のラッチ 42 N 、多重化 とそ れぞれラッチ ス 2～ を入力し、ラッチ ス 2～ の後 で多重化 をラッチ 、 2 のデ タ 2～ のデ タ として する。
００64 9は、 明の 路の 2の 態の 体例 を示す。 9にお て 、 の 分手段 および の ス 2は、 7および 8に示すものと 同じであり、多重化 を入力して ス の ス P2を生成する。
００65 2の 分手段3 および 32は、 7に示す ク 3 に対応 する。 2の 分手段3 は、 ス P2を入力し、 スの タイ ングに 応じて ス幅の狭 ス P3を生成する。 ス P3は 32の 方の 子に入力される。 32は、他方の 子に多重化 を入力して ス P3との 算を 、 のデ タ 号の に対応する ク を する。 下、図7に示す 成と同様に、 ク を基点に生成されるラッチ ス 2～ により多重化 をラッチすること により、 2 のデ タ 2～ のデ タ を分離して することができる。
００66 は、 明の 路の 2の 態の 体例2を示す。 にお て、 分手段 および の ス 2は、 7および 8に示す ものと同じであり、多重化 を入力して ス の ス P2を生成する。 ００67 イン タ 33および 32は、 7に示す ク 3 に対応す る。 ス P2は、イン タ 33を介して論理 転した反転 ス 2と して 32の 方の 子に入力される。 32は、他方の 子に多重化 を入力し、反転 ス 2との 算を 、
デ タ 号の に対応する ク を する。 下、図7に示す 成と同様に、 ク を基点に生成されるラッチ ス 2～ により多重 化 をラッチすることにより、 2 のデ タ 2～ のデ タ を分離して することができる。
００68 ( ス 2 23およびラッチ ス 4 の )
の 態の 態で用 る ス 2 23、 2の 態で 用 る ス 2およびラッチ ス 4 は、例えば チ イ タを用 て構成することができる。 チ イ タは、ト スの 力により、抵抗 量 らなる微分回路または積分回路、ある は論理 路 で実現される 数に応じた ス幅の スを する回路である。
００69 、 チ イ タの および 作例を示す。 にお て、一例として チ イ タは、入力 子、イン タ 52、
5 、容量55、イン タ 53 54、出力 子の順に接続し、容量55 イン タ 53との を 56を介して 地し、イン タ 53の 力 を分岐して 5 に接続する構成である。 子 ら スがイン タ 52を介して 5 に すると、出力 子には容量55および 56 らなる微分回路の ( )に応じた ス の ス が出力される。 チ イ タでは、この 数を調整することにより、 ス 2 23およびラッチ ス 4 として ス X2～ X の スを生成することができる。
００7０ ( 分手段 2 の )
2は、微分手段 の および 作例を示す。 2にお て、 する多 重化 は2 、その 方が 6 の 方の 子に入力され、他 方が遅延回路62、イン タ 63を介して 6 の 方の 子に入 される。 6 は、多重化 の で遅延回路62の 延時間。に応 じた ス幅の ス P を出力される。
００71 3は、微分手段2 の および 作例を示す。 3にお て、
ス P2は2 、その 方がイン タ 63を介して 6 の 方 の 子に入力され、他方が遅延回路62を介して 6 の 方の 子に入力される。 6 は、 ス P2の後 で遅延回路62の 延時間 。に応じた ス幅の ス P3を する。
００72 ( 路の 3の )
4は、 明の 路の 3の 態の を示す。 5は、 明の 路の 3の 態の 作例を示すタイムチヤ トであり、横軸 は時間を示す。
００73 実施 態では、 ネ ( は3 上の整 )の Zデ タ 号を時分割多重 した多重化 を入力し、 の Zデ タ で セット 、 2の Zデ タ 2～ の Zデ タ でカウント カウンタとして 機能さ る構成に て説明する。なお、 5では 4とする。 重化 にお ける の Zデ タ 号は常に論理 であり、 ス 、 ス である。 重化 における 2～ の Zデ タ 号は常に論理 であり、 ス 、 ス である。ただし、 とする。
００74 4および 5にお て、 の 分手段 重化 を入力し、
スの タイ ングに応じて ス幅の狭 ス P を生成する。 の ス 2は ス P を入力し、 スの ス幅を拡幅した ス の ス P2を生成する。ここで、 ス は、 の 件で設定される。 2の 分手段2 は、 ス P2を入力し、 スの タイ ングに応じて ス幅の狭 ス P3を生成する。 ス P3は 2 して 22 22 2のそれぞれ一方の 子に入力される。
22 は、他方の 子に多重化 を入力して ス P3との 算を 、 に対応する f P4を する。 方、 ス P3を する 22 2は、他方の 子にイン タ 24を介して 論理 転した反転 重化 入力し、 ス P3との 算を 、 2～ に対応する f P5を する。カウンタ7 は、 セット 子に 第 に同期した f P4を入力し、ク ック 子に第2～
に同期した f P5を する。
００75 これにより、カウンタ7 は、多重化 の のデ タ 刻で セッ トが り、 2～ のデ タ ごとにカウントアップまたはカウントダウ ンした 号を出 する。すなわち、 ～ の を論理 とした 多重化 を所定の 隔で定期的にまたは 信することにより、受信 で各 の タイ ングを 度よ 検出することができる。
００76 ( 路の の )
6は、 明の 路の の 態の を示す。 7は、 明の 路の の 態の 作例を示すタイムチヤ トであり、横軸 は時間を示す。ここでは2 の 重化 号を生成する場合に て 。 ００77 6および 7にお て、信号 8 に入力される の Zデ タ および 82に入力される の Zデ タ Oは、そ れぞれデ ティ 5０ とし、互 に同じタイ ングで入力されるものとする。ク ック
83に入力されるク ックC の 期を2 としたときに、 Zデ タ O の ス 16 ( ス 8 、ゼ 8 )である。
００78 RZデ タ Oは、5個の ップ ップ( )84 ～845を縦続 続した ト ジスタ84に入力される。 84 ～844はク ックC の ち上がりで出力が 移し、各出力 Q ら出力されるデ タ 号を ～ 4とする。 845はク 、 C の ち下がりで出力が 移し、反転出力 旦 ら出力されるデ タ 号を 5とする。
００79 RZデ タ Oは、8個の ップ ップ( )85 ～858を縦続 続した ト ジスタ85に入力される。 ～857はク ックC の ち上がりで出力が 移し、各出力 Q ら出力されるデ タ 号を ～ 7とする。 858はク 、 C の ち下がりで出力が 移し、反転出力 旦 ら出力されるデ タ 号を 8とする。
００8０ 86は、 ト ジスタ84の 84 の Q ら出力されるデ タ と、 845の 転出力 旦 ら出力されるデ タ 5を入力して 算を行 、デ タ 6を する。このデ タ 6は、信号 8 に入力される の Zデ タ に対して、 84 の カタイ ング( 2 )で立ち上がり、 845の カタイ ング( g )で立ち下がり、その ス 幅は8 ら7 に短縮される。
００81 方、 87は、 ト ジスタ85の 856の Q ら出力される デ タ 6と、 858の 転出力 旦 ら出力されるデ タ 8を入力 して 算を行 、デ タ gを する。このデ タ gは、信号
82に入力される の Zデ タ Oに対して、 856の カタイ ング( 2 )で立ち上がり、 858の カタイ ング( 5 )で立ち下がり、そ の ス幅は8 ら3 に短縮される。
００82 86 ら出力されるデ タ 6と、 87 ら出力されるデ タ gは、O 88を介して の デ タ 号を時分割多 重した多重化 となる。
００83 この 重化 の 、光信号として伝送するための 小の ス および ゼ をそれぞれ3 としたときに、 する Zデ タ O Oの ス 16 内で、 ス およびゼ の 3 を確保しながら のデ タ 号を ス 期が異なるよ に多重 して るところにある。すなわち、 に ては、 ス ０ に対して ス 7 およびゼ 3 (デ テイ 7０ )となる。 に ては、 ス 6 に対して ス 3 およ びゼ 3 (デ テイ 5０ )となる。このよ に、多重化 の
の ス およびゼ の 、光信号として伝送するための 小の ス およびゼ にこでは3 ) 上になるよ に多重化して る。なお、少な とも のデ タ 号の ス およびゼ が最小 (3 )であれ ば、その他の の 号の ス およびゼ 最小 (3 を 超えるよ にしてもよ 。また、 のデ タ 号の ゼ が最小 (3 )とし、 ス幅が最小 (3 )を超えるよ にしてもよ 。
００84 このよ 2 の 重化 は、例えば に示す 路により のデ タ 号を分離することができる。この 合に、 の 路の の ス 2で生成する ス P2の ス は、 2 の ス 期が6 であり、 の ス 7 より ので、
3 6
とすればよ 。
００85 ( 路の の 態の )
8は、 明の 路の の 態の による多重化 を示す。 8㈲は、 6に示した 路で生成される多重化 を示す ００86 6に示す の 態の 成における ト ジスタ84の 842～844の を た場合には、多重化 は 8(2)に示すよ に、 に て は、 ス に対して ス 5 およびゼ 5 (デ ティ 5０ ) となる。 に ては、 ス 6 に対して ス 3 およびゼ
3 (デ ティ 5０ )となる。このよ 重化 を分離する場合には、 、
3 5
とすればよ 。
００87 6に示す の 態の 成における ト ジスタ84の 842～844の を 、さらに ト ジスタ85の ～ 56の を た場合には、多 重 は 8(3)に示すよ に、 に ては、 ス 8 に対し て ス 5 およびゼ 3 (デ テイ 625 )となる。 に ては、 ス 8 に対して ス 3 およびゼ 5 (デ テイ 375 )となる。このよ な を分離する場合には、 の 路の の ス 2で生成する ス P2の ス は、
3 5 とすればよ 。
００88 6に示す の 態の 成における ト ジスタ84の 845を 、
844の 転出力 旦 ら出力されるデ タ 4を 86に す る構成の 合には、多重化 は 8(4)に示すよ に、 に ては、 ス に対して ス 6 およびゼ 4 (デ ティ 6０ )とな る。 に ては、 ス 6 に対して ス 3 およびゼ 3 (デ ティ 5０ )となる。このよ 重化 を分離する場合には、 の
3 6
とすればよ 。
００89 上 した ずれの 重化 にお ても、光信号として伝送するための 小 の ス およびゼ 3 を確保しながら、 に示す 路で ネ 離できるよ に、 のデ タ 号の ス幅が異なるよ に多重 さ れて る。 8(2)(3)の例は、 8㈲(4)の 重化 に比 て、 に 対応する ス幅が7 または6 ら5 に狭 な た分だけ 信する光信号電力を 低減できるが、信号 路における ス P2の ス の ジンが3 ら2 に減る。
００9０ また、 6に示す の 態の 成における ト ジスタ84 85の 段の
84 85 は、信号 8 に入力される の Zデ タ Oおよ び 82に入力される の Zデ タ Oがク ック 期して る場合には省略 能である。なお、初段の 84 85 を配置することにより、 デ タ O Oに ク ック (2 )の があ てもそれを吸収するこ とができる。
００91 また、信号 82に入力される の Zデ タ Oが、信号
8 に入力される の Zデ タ Oに対して、例えば4 れて人 力されるよ 場合には、 6の 成にお て ト ジスタ85の ～856 の 4 の 与える2 の を けばよ 。 様に ス 16 の 2だ け れて人力されるよ 場合には、 ト ジスタ85の ～856の 8 の 与える4 の を けばよ 。
００92 上の変 、 6の の 態の 成を 説明したが、 する
Zデ タ O Oの ス 、 ス およびゼ の を 確保しながら のデ タ 号を ス幅が異なるよ に多重化できれば、 ト ジスタ84 85の 6の 成に限定されるものではな 。 えば、反転ク ックで出力を 移する の および数も変更が可能であり、例えば 6の ト ジスタ84の 合には 844にも反転ク ックを入力しても同じ信号を生成す ることができる。
００93 ( 路の 2の )
9は、 明の 路の 2の 態の を示す。 2 は、 明の 路の 2の 態の 作例を示すタイムチヤ トであり、横軸 は時間を示す。ここでは2 の 重化 号を生成する場合に て 。 ００94 9および 2 にお て、信号 8 に入力される の Zデ タ
Oはデ ティ 25 とし、信号 82に入力される の Zデ タ Oはデ ティ 125 とし、 Zデ タ Oが Zデ タ Oよりも ス (16 )の 2だけ れたタイ ングで入力されるものとする。ク ック 83に入力されるク ックC の 期を2 としたときに、 Zデ タ O Oの ス 16 である。
００95 RZデ タ Oは、3個の ップ ップ( )84 ～843を縦続 続した ト ジスタ84に入力される。 84 842はク ックC の ち上がりで出力が 移し、各出力 Q ら出力されるデ タ 号を 2とする。 8 はク 、 C の ち下がりで出力が 移し、出力 Q ら出力されるデ タ 号を 3と する。
００96 RZデ タ Oは、3個の ップ ップ( )85 ～853を縦続 続した ト ジスタ85に入力される。 85 852はク ックC の ち上がりで出力が 移し、各出力 Q ら出力されるデ タ 号を 2とする。 はク ッ クC の ち下がりで出力が 移し、出力 Q ら出力されるデ タ 号を 3 す る。 ００97 O 89は、 ト ジスタ84の 84 の Q ら出力されるデ タ と、 843の Q ら出力されるデ タ 3を入力してO 算 を行 、デ タ 4を する。このデ タ 4は、信号 8 に入力 される の Zデ タ Oに対して、 84 の カタイ ング( 2 ) で立ち上がり、 843の カタイ ング( g )で立ち下がり、その ス幅は2 ら7 に拡張される。
００98 方、O 9 は、 ジスタ85の の Q ら出力されるデ タ 2と、 の Q ら出力されるデ タ 3を入力してO 算を行 、デ タ 4を する。このデ タ 4は、信号 82に 入力される のRZデ タ Oに対して、 の カタイ ング( 2 )で立ち上がり、 の カタイ ング( 5 )で立ち下がり、その ス 幅は2 ら3 に拡張される。
００99 O 89 ら出力されるデ タ 4と、O 9 ら出力されるデ タ
4は、O 88を介して の デ タ 号を時分割多重 した多重化 となる。
０1００ この 重化 の 、光信号として伝送するための 小の ス および ゼ をそれぞれ3 としたときに、 する Zデ タ O Oの ス 16 内で、 ス およびゼ の 3 を確保しながら のデ タ 号を ス 期が異なるよ に多重 して るところにある。すなわち、 のデ タ 号を単純に合成すれば として した多重化 号となるが、本 実施 態では の ス 期を０ 、 の ス 期を6 として 多重化して る。すなわち、 のデ タ ス 7 およびゼ
3 (デ テイ 7０ )、 のデ タ ス 3 およびゼ 3 (デ テイ 5０ )となる。
０1０1 ( 路の 2の 態の )
9に示す 2の 態の 成における ト ジスタ84の 842を た 場合には、多重化 は 82 に示すよ に、 に ては、 ス ０ に対して ス 5 およびゼ 5 (デ テイ 5０ )となる。 に ては、 ス 6 に対して ス 3 およびゼ 3 (デ ティ 5０ )となる。このよ 重化 を分離する場合には、 の
路の の ス 2で生成する ス P2の ス は、
3 5
とすればよ 。
０1０2 9に示す 2の 態の 成における ト ジスタ84の 842を 、 さらに ト ジスタ85の 85 852の を た場合には、多重化 は 8(3)に示すよ に、 に ては、 ス 8 に対して ス 5 およびゼ 3 (デ ティ 625 )とな 。 に ては、 ス 8 に対して ス 3 およびゼ 5 (デ ティ 375 )となる。このよ 重化 を分離する場合には、 の 路の の ス 2で生成する ス P2の ス は、
3 5
とすればよ 。
０1０3 また、 9に示す 2の 態の 成における ト ジスタ84 85の 段の
84 85 は、信号 8 に入力される の Zデ タ およ び 82に入力される の Zデ タ Oがク ック 期して る場合には省略 能である。なお、初段の 84 85 を配置することにより、 Zデ タ O Oに ク ック (2 )の があ てもそれを吸収する ことができる。
０1０4 また、信号 8 に入力される の Zデ タ Oと、信号
82に入力される の Zデ タ に8 の がな 場合には 、 9の 成にお て ト ジスタ85の ～852の 8 の 与 える4 の を追加すればよ 。
０1０5 上の変 、 9の 2の 態の 成を 説明したが、 する
Zデ タ O Oの り返し 、 ス およびゼ の を 確保しながら のデ タ 号を ス幅が異なるよ に多重化できれば、 ト ジスタ84 85の 9の 成に限定されるものではな 。 ０1０6 ( 路の他の実 )
上 した2 の 態にお て、例えば の Zデ タ Oが 7に示す Zf 号であり、 の Zデ タ Oが 2 に示す Zf 号であ る場合には、 6の ト ジスタ84および 86を用 て ス幅を8 ら7 に短縮 、 9の ト ジスタ85とO 9 を用 て ス幅を2 ら3 に拡張すればよ 。このよ に、 する のデ タ 号の ス および タイ グに応じて、 ジスタ等の構成を適 することにより、同じ 態の 重化 号を生成することができる。
０1０7 また、以上 した2 の 態では、2 の 重化 号を生成する場合に て説明した。この 路を3 ネ 上の多 に対応さ るには、 多重化する ネ 数に応じて 6および 9に示す ト ジスタ 、 またはO 路を設け、多重化 号の のタイムス ット( ス およびゼ
)の に応じて、 の ス 期を設定すればよ 。 えば、 ス およびゼ の 3 を確保しながら3 のデ タ 号を ス幅が異なるよ に多重化するには、3 の り返し 期を24 とし、 に ては ス ０ に対して ス 7 およびゼ 3 (デ テイ 7０ )、 2 に ては ス 8 に対して ス 5 およびゼ
3 (デ テイ 625 )、 3 に ては ス 6 に対して ス 3 およびゼ 3 (デ テイ 5０ )とする構成が可能である。 上の利用 ， ０1０8 、例えば ビッ 号により音声デ タを伝送する ステム 、 P
Gの デ タを伝送する ステムの ジタ デ タ ステムにお て、複 数 の ジタ デ タ 号を多重 送する ステムに利用することができ る。特に、デイジタ デ タ 号を光信号として伝送する ステムにお て、デ タ 度の 下による音声 質や 質を低下さ ることな 、複数 の および 離が可能となる。また、2 ネ 送の 合には、 のデ タ 号の ス幅を相違さ るだけで、ク ックを用 ずに 易に信号 離が可能であり、受信 置の および スト 減が可能となる。

Claims

求の
Z(Re n oze o)f 号である のデ タ 号を ス 、 の ス とし、 Zf 号である 2 のデ タ 号を ス 、論 理 の ス とし、 である2 のデ タ 号を時分割多重した多重 化 を入力し、 のデ タ 2を分離する信号 路にお て、
前記 重化 を入力し、 の のデ タ 号の を検出し 、そのタイ ングを示す の ス P を する の 分手段と、
前記 の ス P の スを とし、前記 前記 の さ 方をmn ( )としたときに、 スの ス が
mn( )
の 件を満たす 2の ス P2を する の ス 段と、
前記 2の ス P2の後 タイ ングで前記 重化 が論理 であ る 論理 である を判別し、論理 であるときに所定の ス幅を有する ス 号を生成し、前記 のデ タ として する の ス 段と、 る 論理 である を判別し、論理 であるときに所定の ス幅を有する ス 号を生成し、前記 2 のデ タ 2として する 2の ス 段と
を備えたことを特徴とする信号 。
2 に記載の 路にお て、
前記 の ス 、
前記 2の ス P2の スの を検出し、そのタイ ングを示す 3の ス P3を する 2の 分手段と、
前記 3の ス P3 前記 重化 を入力して論理 をとり、その
P4を する論理 段と、
前記 P4を所定の ス幅に拡幅し、前記 のデ タ を生成する 2の ス 段と
を備えたことを特徴とする信号 。
3 に記載の 路にお て、
前記 の ス 、
前記 2の ス P2を論理 転した反転 ス P2前記 重化 を入力して論理 をとり、その P4を する論理 段と、
前記 P4を所定の ス幅に拡幅し、前記 のデ タ を生成する 2の ス 段と
を備えたことを特徴とする信号 。
4 に記載の 路にお て、
前記 2の ス 、
前記 2の ス P2の スの を検出し、そのタイ ングを示す 3の ス P3を する 2の 分手段と、
前記 3の ス P3 前記 重化 を論理 転した反転 重化 入力して論理 をとり、その P5を する論理 段と、 前記 P5を所定の ス幅に拡幅し、前記 2 のデ タ 2を生成する 3の ス 段と
を備えたことを特徴とする信号 。
5 に記載の 路にお て、
前記 2の ス 、
前記 2の ス P2 前記 重化 を論理 転した反転 重化 入力して論理 をとり、その P5を する論理 段と、 前記 P5を所定の ス幅に拡幅し、前記 2 のデ タ 2を生成する 2の ス 段と
を備えたことを特徴とする信号 。
6 RZ(Re n oze o)f 号である のデ タ 号を ス 、論理 ス とし、 Z 号である 2 のデ タ ～ ネ ( は 3 上の整 )のデ タ 号を ス ～ 、論理 の ス
N 2～ と 2 N し 、
2～ の 大値をmax(
N 2～ )としたときに、max(
N 2～ である ネ
N
のデ タ 号を時分割多重した多重化 を入力し、 2 のデ タ 2～ のデ タ を分離する信号 路にお て、 前記 のデ タ 号を論理 とし、
前記 重化 を入力し、 の のデ タ 号の を検出し の ス P の スを とし、前記 前記 ～ の mn( ～ )としたときに、 スの ス が
max( ～ ) mn( ～ )
2 N 2 N
の 件を満たす 2の ス P2を ス 段と、
前記 2の ス P2の後 タイ ングで前記 重化 が論理 であ る 論理 である を判別し、論理 であるときに前記 のデ タ 号 のタイ ングを示す ク を ク 段と、
前記 ク を基点に、前記 2 のデ タ ～ のデ タ 号の ス に後 置するよ ス幅を有する のラッチ ス ～ ( )のラッチ スを生成する のラッチ ス ～ ( )の ラッチ ス 段と、
前記 のラッチ ス～ ( )のラッチ スの で前記 重化 を ラッチ 、前記 2 のデ タ 2～ のデ タ として する のラッチ ～ ( )のラッチ 段と
を備えたことを特徴とする信号 。
7 6に記載の 路にお て、
前記 ク 、
前記 2の ス P2の スの を検出し、そのタイ ングを示す 3の ス P3を する 2の 分手段と、
前記 3の ス P3 前記 重化 を入力して論理 をとり、その
号を前記 ク として する論理 段と
を備えたことを特徴とする信号 。 8 6に記載の 路にお て、
前記 ク 、
前記 2の ス P2を論理 転した反転 ス P2前記 重化 を入力して論理 をとり、その 号を前記 ク として する論理 段である
ことを特徴とする信号 。
9 または請求 6に記載の 路にお て、
前記 の 分手段は、前記 重化 を入力して2 、その 方の 重 化 に所定の を与え 転した ・ 重化 号と、他方の 重化 の をとり、 の のデ タ 号の タイ ン グで、 スが前記 に応じた ス幅を有する前記 の ス P を 生成する構成である
ことを特徴とする信号 。
０ 2 4 7の ずれ に記載の 路にお て、
前記 2の 分手段は、前記 2の ス P2を入力して2 、その 方の 2の ス P2に所定の を与えた ス 、他方の 2の ス P2を論理 転した反転 ス列の論 をとり、前記 2の ス P2の スの タイ ングで、 スが前記 に応じた ス幅を有する 前記 3の ス P3を生成する構成である
ことを特徴とする信号 。
RZ(Re n oze o)f 号である のデ タ 号を ス 、論理 の ス とし、 Zf 号である 2 のデ タ 号を ス 、論 理 の ス とし、 である2 のデ タ 号を時分割多重した多重 化 を入力し、 のデ タ 2を分離する信号 法にお て、
前記 重化 を入力し、 の のデ タ 号の を検出し 、そのタイ ングを示す の ス P を する の ステップ 、 前記 の ス P の スを とし、前記 前記 の 、さ 方をmn ( )としたときに、 スの ス が
mn( ) 2の ス P2の後 タイ ングで前記 重化 が論理 であ る 論理 である を判別し、論理 であるときに所定の ス幅を有する ス 号を生成し、前記 のデ タ として する の ス ステップ 、
前記 2の ス P2の後 タイ ングで前記 重化 が論理 であ る 論理 である を判別し、論理 であるときに所定の ス幅を有する ス 号を生成し、前記 2 のデ タ 2として する 2の ス ステップと
を有することを特徴とする信号 。
2 RZ(Re n oze o)f 号である のデ タ 号を ス 、論理 の ス とし、 Zf 号である 2 のデ タ ～ ネ ( は 3 上の整 )のデ タ 号を ス ～ 、論理 の ス ～ と
2 し N 2 N 、
2～ の 大値をmax(
N 2～ )としたときに、max( である ネ
N 2～ N
のデ タ 号を時分割多重した多重化 を入力し、 2 のデ タ 2～ のデ タ を分離する信号 法にお て、 前記 のデ タ 号を論理 とし、
前記 重化 を入力し、 の のデ タ 号の を検出し の ス P の スを とし、前記 前記
2～ の
N
をmn( ～ )としたときに、 スの ス が
2 N
max( ～ ) mn( ～ )
2 N 2 N
の 件を満たす 2の ス P2を ス ステップ 、 前記 2の ス P2の後 タイ ングで前記 重化 が論理 であ る 論理 である を判別し、論理 であるときに前記 のデ タ 号 のタイ ングを示す ク を ク ステップ ク を基点に、前記 2 のデ タ ～ のデ タ 号の ス に後 置するよ ス幅を有する のラッチ ス ～ ( )のラッチ スを生成する のラッチ ス ステップ～ ( )のラッチ ス ステップ 、
前記 のラッチ ス～ ( )のラッチ スの で前記 重化 を ラッチ 、前記 2 のデ タ 2～ のデ タ として する の チ ステ、プ～ ( )のラッチ ステ、プと を有することを特徴とする信号 。
3 RZ(Re n oze o)f 号である のデ タ および 2 のデ タ 号を入力し、 2 の り返し で2 のデ タ 号を時分割 多重した多重化 号を生成する信号 路にお て、
としたときに、
2 のデ タ 号を ス 、論理 の ス とし、 2 のデ タ 号を ス 、論理 の ス と したときに、 であり、 ス ゼ ( ) ( )の が所 定値以上になるよ に2 のデ タ 号を生成し、時分割多重する構成である ことを特徴とする信号 。
4 RZ(Re n oze o)f 号である のデ タ ～ ネ ( は3 上の整 )のデ タ 号を入力し、 の り返し で のデ タ 号を時分割多重した多重化 号を生成する信号 路にお て、
… としたときに、 のデ タ 号を論理 と
2 して
N
ス 、 ス とし、 2～ のデ タ 号を ス ～ 、論理 の ス幅を ～ としたときに、 ～ の 大値が であり、 N 2 N 2 N
ス
2～ ゼ ( ) ( )～( )の が所定値以 N 2 2 N N
上になるよ に のデ タ 号を生成し、時分割多重する構成である ことを特徴とする信号 。
5 3または請求 4に記載の 路にお て、
デ タ 号の ス およびゼ が前記 定値に設定さ れる構成である ことを特徴とする信号 。
6 3または請求 4に記載の 路にお て、
のデ タ 号の ゼ が前記 定値に設定される構成である ことを特徴とする信号 。
7 3または請求 4に記載の 路にお て、
前記 定値は、前記 のデ タ 号が ビット 号であり、 信号として送受信する 受信機の 性で決まる値である
ことを特徴とする信号 。
8 RZ(Re n oze o)f 号である のデ タ および 2 のデ タ 号を入力し、 2 の り返し で2 のデ タ 号を時分割 多重した多重化 号を生成する信号 法にお て、
としたときに、 のデ タ
2 号を ス 、論理 の ス とし、 2 のデ タ 号を ス 、論理 の ス と したときに、 であり、 ス ゼ ( ) ( )の が所 定値以上になるよ に2 のデ タ 号を生成し、時分割多重する
ことを特徴とする信号 。
9 RZ(Re n oze o)f 号である のデ タ ～ ネ ( は3 上の整 )のデ タ 号を入力し、 の り返し で のデ タ 号を時分割多重した多重化 号を生成する信号 法にお て、
… としたときに、 のデ タ 号を論理 と
2 して
N
ス 、 ス とし、 2～ のデ タ 号を ス ～ 、論理 の ス幅を ～ としたときに、 ～ の 大値が であり、 N 2 N 2 N
ス
2～ ゼ ( ) ( )～( )の が所定値以 N 2 2 N N
上になるよ に のデ タ 号を生成し、時分割多重する
ことを特徴とする信号 。
PCT/JP2006/324451 2005-12-07 2006-12-07 信号分離回路、信号分離方法、信号多重回路および信号多重方法 WO2007066722A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP06834206.2A EP1959605A4 (en) 2005-12-07 2006-12-07 SIGNAL SEPARATION CIRCUIT, SIGNAL SEPARATION METHOD AND COUNTER CIRCUIT USED IN THE SIGNAL SEPARATION CIRCUIT
US12/084,996 US7894490B2 (en) 2005-12-07 2006-12-07 Signal separating circuit, signal separating method, signal multiplexing circuit and signal multiplexing method
JP2007549173A JP4612055B2 (ja) 2005-12-07 2006-12-07 信号分離回路、信号分離方法、信号多重回路および信号多重方法
CN2006800426760A CN101310471B (zh) 2005-12-07 2006-12-07 信号分离电路、信号分离方法、信号多路复用电路及信号多路复用方法
US13/004,963 US8731006B2 (en) 2005-12-07 2011-01-12 Signal separating circuit, signal separating method, signal multiplexing circuit and signal multiplexing method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005353399 2005-12-07
JP2005-353399 2005-12-07
JP2006-201807 2006-07-25
JP2006201807 2006-07-25

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/084,996 A-371-Of-International US7894490B2 (en) 2005-12-07 2006-12-07 Signal separating circuit, signal separating method, signal multiplexing circuit and signal multiplexing method
US13/004,963 Division US8731006B2 (en) 2005-12-07 2011-01-12 Signal separating circuit, signal separating method, signal multiplexing circuit and signal multiplexing method

Publications (1)

Publication Number Publication Date
WO2007066722A1 true WO2007066722A1 (ja) 2007-06-14

Family

ID=38122867

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/324451 WO2007066722A1 (ja) 2005-12-07 2006-12-07 信号分離回路、信号分離方法、信号多重回路および信号多重方法

Country Status (5)

Country Link
US (2) US7894490B2 (ja)
EP (1) EP1959605A4 (ja)
JP (1) JP4612055B2 (ja)
CN (1) CN101310471B (ja)
WO (1) WO2007066722A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131391A (ja) * 2006-11-21 2008-06-05 Nippon Telegr & Teleph Corp <Ntt> 信号分離回路および方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8804800B2 (en) * 2010-10-08 2014-08-12 Electronics And Telecommunications Research Institute Frequency response measurement system and method
US9425949B2 (en) * 2013-09-03 2016-08-23 Mediatek Singapore Pte. Ltd. Communication unit and sliced radio frequency module therefor
KR20150082911A (ko) * 2014-01-08 2015-07-16 삼성전자주식회사 반도체 장치 및 그 제어 방법
EP3136634A4 (en) * 2014-04-25 2017-12-06 Quadrac Co., Ltd. Communication system and communication equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303820A (ja) * 2004-04-14 2005-10-27 Nippon Telegr & Teleph Corp <Ntt> 信号多重回路および分離回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873777A (en) * 1972-05-23 1975-03-25 Japan Broadcasting Corp Signal transmission system for transmitting a plurality of series of signals
US3889293A (en) * 1973-03-05 1975-06-10 Us Navy Radar recording and reproducing system with pulse modulation and time division multiplexing
JPS6218140A (ja) * 1985-07-16 1987-01-27 Mitsubishi Electric Corp デジタル通信装置の受信装置
JP3658234B2 (ja) * 1999-03-17 2005-06-08 富士通株式会社 無線電話システムにおける遅延補正システム
JP2001285234A (ja) * 2000-04-04 2001-10-12 Sony Corp データ多重化装置およびデータ多重化方法、並びに記録媒体
JP2003069533A (ja) * 2001-08-23 2003-03-07 Oki Electric Ind Co Ltd 光多重伝送装置及び光多重伝送システム
CN100407603C (zh) * 2002-07-02 2008-07-30 华为技术有限公司 一种实现时隙复用解复用的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303820A (ja) * 2004-04-14 2005-10-27 Nippon Telegr & Teleph Corp <Ntt> 信号多重回路および分離回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1959605A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131391A (ja) * 2006-11-21 2008-06-05 Nippon Telegr & Teleph Corp <Ntt> 信号分離回路および方法

Also Published As

Publication number Publication date
EP1959605A1 (en) 2008-08-20
US20090175300A1 (en) 2009-07-09
CN101310471B (zh) 2011-10-05
US8731006B2 (en) 2014-05-20
JPWO2007066722A1 (ja) 2009-05-21
JP4612055B2 (ja) 2011-01-12
CN101310471A (zh) 2008-11-19
EP1959605A4 (en) 2013-04-24
US20110170636A1 (en) 2011-07-14
US7894490B2 (en) 2011-02-22

Similar Documents

Publication Publication Date Title
JPH0828691B2 (ja) フレーム同期方式
WO2007066722A1 (ja) 信号分離回路、信号分離方法、信号多重回路および信号多重方法
JP3094973B2 (ja) 信号同期検出回路
CA2008228C (en) Phase adjustment circuit
EP0481267B1 (en) Frame alignment circuit
JP2011066821A (ja) パラレル−シリアル変換器及びパラレルデータ出力器
RU2003136099A (ru) Способ и схема синхронного приема при высокоскоростной передаче данных от абонента на центральный узел в системе оптической передачи данных
US20050271178A1 (en) Phase adjusting circuit for minimized irregularities at phase steps
JP2888189B2 (ja) デマルチプレクサ
JP2603745B2 (ja) パルス集計カウンタ回路
US6990162B2 (en) Scalable clock distribution for multiple CRU on the same chip
JP2002108493A (ja) クロック位相シフト回路
JP3253520B2 (ja) 変化タイミング検出回路及びビット位相同期回路
JPH0244424B2 (ja)
JP3150071B2 (ja) データ伝送装置
JPH10107786A (ja) データ伝送回路
JP2594571B2 (ja) 遅延回路
JPH1168555A (ja) クロック分周切替回路
JP3461486B2 (ja) 並列信号処理装置
SU1125759A1 (ru) Устройство синхронизации
JPS61208923A (ja) デイジタルｐｌｌ回路
JPS63107318A (ja) 可変分周器
JPH0568025A (ja) クロツク乗換回路
JPH04276936A (ja) フレーム同期回路
JPH04365219A (ja) クロック・パルス整形回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680042676.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2007549173

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2006834206

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12084996

Country of ref document: US