RU2003136099A - Способ и схема синхронного приема при высокоскоростной передаче данных от абонента на центральный узел в системе оптической передачи данных - Google Patents
Способ и схема синхронного приема при высокоскоростной передаче данных от абонента на центральный узел в системе оптической передачи данных Download PDFInfo
- Publication number
- RU2003136099A RU2003136099A RU2003136099/09A RU2003136099A RU2003136099A RU 2003136099 A RU2003136099 A RU 2003136099A RU 2003136099/09 A RU2003136099/09 A RU 2003136099/09A RU 2003136099 A RU2003136099 A RU 2003136099A RU 2003136099 A RU2003136099 A RU 2003136099A
- Authority
- RU
- Russia
- Prior art keywords
- data
- block
- channels
- clock frequency
- data transmitted
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Claims (16)
1. Способ синхронного приема при высокоскоростной передаче данных от абонента на центральный узел в системе оптической передачи данных, обеспечивающий высокоскоростную битовую синхронизацию с использованием многофазной тактовой частоты, содержащий:
А. соответственно, проведение выборки с избыточностью высокоскоростных последовательных данных, передаваемых в пакетном режиме от абонента на центральный узел, с использованием Х-фазной тактовой частоты, для получения данных, передаваемых по Х каналам и адаптацию данных, передаваемых по Х каналам, к локальной тактовой частоте, где Х представляет собой целое положительное число;
В. детектирование кодов заголовков данных, передаваемых по Х каналам, адаптированных к указанной локальной тактовой частоте для определения корректных данных;
С. выбор корректных данных, выборка которых была проведена с использованием тактовой частоты, установленной в середине наблюдаемой структуры указанных корректных данных, выполнение последовательно-параллельного преобразования, синхронизацию байтов и ячейки для выбранных корректных данных.
2. Способ синхронного приема по п.1, при котором указанная Х-фазная тактовая частота представляет собой 8-фазную или 16-фазную тактовую частоту, и разность фаз для каждых двух последовательных тактовых частот равна 1/Х периода тактовой частоты.
3. Способ синхронного приема по пп.1 или 2, в котором этап А дополнительно содержит генерирование с помощью генератора тактовой частоты Х-фазных тактовых частот с равной разностью фаз; выполнение выборки с избыточностью высокоскоростных последовательных данных, передаваемых в пакетном режиме от абонента на центральный узел, для получения данных, передаваемых по Х-каналам, с помощью блока схемы выборки данных, передаваемых по Х каналам, соответствующим указанным Х-фазным тактовым частотам; адаптацию данных, передаваемых по Х каналам, к локальной тактовой частоте с помощью адаптирующего каскада данных, передаваемых по X-каналам, соответствующих блоку схемы выборки данных, передаваемых по Х-каналам; проведение соответствующего сдвига и синхронизации адаптированных данных, передаваемых по Х-каналам, с помощью каскада сдвига данных, передаваемых по X-каналам, соответствующих указанному адаптирующему каскаду данных, передаваемых по Х-каналам.
4. Способ синхронного приема по п.3, в котором этап выборки с избыточностью высокоскоростных последовательных данных, передаваемых в пакетном режиме от абонента на центральный узел, для получения данных, передаваемых по Х каналам, с помощью блока схемы выборки данных, передаваемых по Х-каналам, соответствующих указанным Х-фазам тактовой частоты, содержит выполнение сдвига данных, передаваемых от абонента на центральный узел с помощью Х-фазной тактовой частоты, с использованием трехкаскадных регистров, соединенных последовательно.
5. Способ синхронного приема по п.3, в котором этап адаптации данных, передаваемых по Х-каналам, к локальной тактовой частоте с использованием адаптирующего каскада данных, передаваемых по Х-каналам, соответствующих блоку схемы выборки данных, передаваемых по Х-каналам, содержит передачу выходных данных регистра, управляемого фазовой тактовой частотой, в качестве входных данных в регистр, управляемый другой фазовой тактовой частотой и, в конце концов, передают в регистр, управляемый локальной тактовой частотой.
6. Способ синхронного приема по п.3, в котором этап соответствующего сдвига и синхронизации адаптированных данных, передаваемых по Х-каналам, с помощью X-канального каскада сдвига, соответствующего указанному Х-канальному адаптирующему каскаду, содержит сдвиг адаптированных данных по локальной тактовой частоте с помощью последовательно соединенных регистров, содержащих 8+1 каскадов.
7. Способ синхронного приема по пп.1 или 2, в котором этап В дополнительно содержит соответствующее сравнение данных, передаваемых по Х-каналам, адаптированных к локальной тактовой частоте, с кодами заголовков, и определение адаптированных данных с кодом заголовка, детектированным в качестве корректных данных; выполнение детектирования полярности для корректных данных и проверку переднего фронта и заднего фронта корректных данных для замены данных, передаваемых по этому каналу.
8. Способ синхронного приема по п.7, в котором этап соответствующего сравнения данных, переданных по Х каналам, адаптированных к локальной тактовой частоте, с кодами заголовков, содержащий, в случае, когда все биты биты адаптированных данных идентичны коду заголовка, или только один из битов не идентичен коду заголовка, определение, что код заголовка был детектирован, и адаптированные данные с этим кодом заголовка представляют собой корректные данные.
9. Способ синхронного приема по п.7, в котором детектирование полярности, дополнительно содержит установку исходных векторов индексов hit1-hit8; сравнение бит за битом корректных данных с кодом заголовка, установку соответствующего индекса
равным "0", если результат различается, и установка соответствующего индекса в "1", если результат идентичен; выполнение операции исключающее ИЛИ между двумя последовательными исходными векторами, и помещение результата в флаг; при этом биты младшей значащей "1" и старшей значащей "1" представляют, соответственно, передний фронт и задний фронт корректных данных.
10. Способ синхронного приема по пп.1,2 или 9, в котором этап С дополнительно содержит определение положения "а" указанного бита младшей значащей "1" и положение "b" указанного бита старшей значащей "1" в указанном флаге с помощью логической схемы выбора и выбор корректных данных, выборка которых была проведена на тактовой частоте с номером (а+b)/2 фазы, для выполнения последовательно-параллельного преобразования, синхронизации байта и ячейки.
11. Способ синхронного приема по пп.1 или 2, дополнительно содержащий деление локальной тактовой частоты для генерирования тактовой частоты восстановления, используемой для последовательно-параллельного преобразования, и передачу ее на выход вместе с синхронизированными данными байта и ячейки.
12. Схема синхронного приема при высокоскоростной передаче данных от абонента на центральный узел в системе оптической передачи данных, содержащая: блок схемы генерирования тактовой частоты для Х-фазной тактовой частоты, блок схемы выборки данных, передаваемых по Х каналам, предназначенный для высокоскоростной последовательной передачи данных в пакетном режиме от абонента на центральный узел по Х каналам, блок схемы детектирования кодов заголовков данных, передаваемых по Х каналам, блок логической схемы выбора и блок синхронизации ячейки и байта, который состоит из блока схемы выбора данных, блока схемы выбора синхронного сигнала и блока схемы последовательно-параллельного преобразования; в которой,
Х-фазная тактовая частота с различными фазами, генерируемая с помощью блока схемы генерирования тактовой частоты, поступает в блок схемы выборки данных, передаваемых по Х-каналам, соответственно;
выходы указанного блока схемы выборки данных, передаваемых по Х-каналам, соответственно соединены со входами блока схемы детектирования кода заголовка данных, передаваемых по Х-каналам, и со входами указанного блока схемы выбора данных указанного блока синхронизации байта и ячейки, соответственно;
выходы указанного блока схемы детектирования кода заголовка данных, передаваемых по Х-каналам, соединены со входами указанного блока логической схемы выбора и со входами указанного блока схемы выбора синхронного сигнала указанного блока синхронизации байта и ячейки, соответственно;
выход указанного блока логической схемы выбора соединен с управляющим выводом указанного блока схемы выбора синхронного сигнала и управляющим выводом блока схемы выбора данных указанного блока синхронизации байта и ячейки, соответственно;
выход указанного блока схемы выбора синхронного сигнала соединен со входом указанного блока последовательно-параллельного преобразования, выход указанного блока схемы выбора данных указанного блока синхронизации байта и ячейки соединен с управляющим выводом указанного блока схемы последовательно-параллельного преобразования;
локальная тактовая частота поступает в указанный блок схемы выборки данных, поступающих по Х-каналам, и в указанный блок схемы детектирования кода заголовка данных, поступающих по Х-каналам, соответственно.
13. Схема синхронного приема по п.12, дополнительно содержащая схему деления частоты, предназначенную для деления локальной тактовой частоты, которая непосредственно генерирует тактовую частоту восстановления, используемую для приема данных, и указанная тактовая частота восстановления поступает на выход схемы синхронного приема вместе с данными синхронизированного байта и данными ячейки.
14. Схема синхронного приема по пп.12 или 13, причем каждый канал указанного блока схемы выборки данных, поступающим по Х-каналам, состоит из трех каскадов с последовательно соединенными: каскадом выборки, который используется для устранения подстабильных состояний; адаптирующим каскадом, который адаптирует данные выборки, поступающие с каскада выборки, к локальной тактовой частоте; и каскадом сдвига, который выполняет синхронизацию адаптированных данных, поступающих с адаптирующего каскада.
15. Схема синхронного приема по пп.12 или 13, причем указанный блок логической схемы выбора состоит из соединенных генератора временной последовательности, регистра первого флага, регистра второго флага, первой схемы декодирования, второй схемы декодирования, первого регистра, второго регистра, сумматора и селектора; в которой,
указанный генератор временной последовательности соединен с первым регистром флага, вторым регистром флага, первым регистром, вторым регистром и указанным селектором, соответственно;
указанный первый регистр флага, первая схема декодирования и первый регистр соединены последовательно и затем соединены с одним входов указанного сумматора;
причем указанный второй регистр флага, вторая схема декодирования и второй регистр соединены последовательно и затем подключены к другому входу указанного сумматора;
выход указанного сумматора соединен с указанным селектором; и локальная тактовая частота поступает на первый регистр флага, второй регистр флага, первый регистр и второй регистр.
16. Схема синхронного приема по п.12, причем блок схемы генерирования тактовой частоты выполнен по схеме фазовой синхронизации (СФС) или по схеме цифровой синхронизации (СЦС).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN01116057.8 | 2001-05-14 | ||
| CNB011160578A CN1161901C (zh) | 2001-05-14 | 2001-05-14 | 光通信系统中上行高速数据的同步接收方法与电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2003136099A true RU2003136099A (ru) | 2005-05-27 |
| RU2271069C2 RU2271069C2 (ru) | 2006-02-27 |
Family
ID=4662364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2003136099/09A RU2271069C2 (ru) | 2001-05-14 | 2002-03-27 | Способ и схема синхронного приема при высокоскоростной передаче данных от абонента на центральный узел в системе оптической передачи данных |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN1161901C (ru) |
| RU (1) | RU2271069C2 (ru) |
| WO (1) | WO2002093792A1 (ru) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004025109B4 (de) * | 2004-05-21 | 2007-05-03 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Präambeldetektion und Rahmensynchronisation bei der Datenpaketübertragung |
| US7606490B2 (en) * | 2005-12-01 | 2009-10-20 | Alcatel Lucent | Adaptive preamble adjustment for burst-mode optical systems |
| JP2011502293A (ja) * | 2007-10-05 | 2011-01-20 | ヴァイオリン メモリー インコーポレイテッド | メソシンクロナス・データ・バス装置及びデータ伝送方法 |
| CN101801048B (zh) * | 2008-11-26 | 2012-06-06 | 联发科技股份有限公司 | 上行链路的传输时序及初始传输超前时序的设定方法 |
| CN102522981B (zh) * | 2011-12-28 | 2014-12-31 | 成都三零嘉微电子有限公司 | 一种高速并行接口电路 |
| CN102510328B (zh) * | 2011-12-29 | 2014-10-22 | 成都三零嘉微电子有限公司 | 一种高速并行接口电路 |
| CN104735556B (zh) * | 2015-03-27 | 2019-07-05 | 上海欣诺通信技术有限公司 | 一种g/epon双模链路放大器及其控制方法 |
| US10142024B2 (en) * | 2016-12-14 | 2018-11-27 | Futurewei Technologies, Inc. | Higher-level clock and data recovery (CDR) in passive optical networks (PONs) |
| GB2565006B (en) * | 2018-11-09 | 2021-09-08 | O2Micro International Ltd | Battery protection systems |
| RU2733923C1 (ru) * | 2020-02-20 | 2020-10-08 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Сибирский государственный университет телекоммуникаций и информатики" (СибГУТИ) | Метод приема синхронных данных старт-стопным интерфейсом |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6442145B1 (en) * | 1996-01-03 | 2002-08-27 | International Business Machines Corporation | Robust method and apparatus enabling multi-mode wireless optical communication |
| KR100331670B1 (ko) * | 1997-11-18 | 2002-04-09 | 포만 제프리 엘 | 개선된 무선 광통신을 위한 방법 및 무선 광통신시스템에서 사용되는 프레임 |
-
2001
- 2001-05-14 CN CNB011160578A patent/CN1161901C/zh not_active Expired - Fee Related
-
2002
- 2002-03-27 RU RU2003136099/09A patent/RU2271069C2/ru not_active IP Right Cessation
- 2002-03-27 WO PCT/CN2002/000204 patent/WO2002093792A1/zh not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| RU2271069C2 (ru) | 2006-02-27 |
| CN1161901C (zh) | 2004-08-11 |
| CN1385972A (zh) | 2002-12-18 |
| WO2002093792A1 (fr) | 2002-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655547B2 (ja) | Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置 | |
| EP0876721B1 (en) | A digital architecture for recovering nrz/nrzi data | |
| EP0351779B1 (en) | Phase adjusting circuit | |
| US4965884A (en) | Data alignment method and apparatus | |
| US6288656B1 (en) | Receive deserializer for regenerating parallel data serially transmitted over multiple channels | |
| US7349509B2 (en) | Multi rate clock data recovery based on multi sampling technique | |
| US8411782B2 (en) | Parallel generation and matching of a deskew channel | |
| JPH08163117A (ja) | ビット位相同期回路 | |
| JPH0271640A (ja) | ユニークワード検出方式 | |
| US6862296B1 (en) | Receive deserializer circuit for framing parallel data | |
| US5509037A (en) | Data phase alignment circuitry | |
| RU2003136099A (ru) | Способ и схема синхронного приема при высокоскоростной передаче данных от абонента на центральный узел в системе оптической передачи данных | |
| US4849995A (en) | Digital signal transmission system having frame synchronization operation | |
| US7134038B2 (en) | Communication clocking conversion techniques | |
| US8295423B2 (en) | System and method for clockless data recovery | |
| JPH0936849A (ja) | ビット同期回路及びビット同期方式 | |
| JP2002169771A (ja) | 低レーテンシ高速伝送システム | |
| US6934347B2 (en) | Method for recovering a clock signal in a telecommunications system and circuit thereof | |
| JPH0888624A (ja) | シリアルデジタル信号の標本化方法 | |
| US6438155B1 (en) | Decoding chip streams | |
| JP3768430B2 (ja) | マルチフレームレート同期検出方法及びその装置 | |
| JP2958976B2 (ja) | データの誤り訂正方式 | |
| JP2967748B2 (ja) | Ａｔｍセル同期回路 | |
| JP4945800B2 (ja) | デマルチプレクサ回路 | |
| KR100204062B1 (ko) | 저속 데이타 프레임 위상 정렬기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20170328 |