CN101310471B - 信号分离电路、信号分离方法、信号多路复用电路及信号多路复用方法 - Google Patents

信号分离电路、信号分离方法、信号多路复用电路及信号多路复用方法 Download PDF

Info

Publication number
CN101310471B
CN101310471B CN2006800426760A CN200680042676A CN101310471B CN 101310471 B CN101310471 B CN 101310471B CN 2006800426760 A CN2006800426760 A CN 2006800426760A CN 200680042676 A CN200680042676 A CN 200680042676A CN 101310471 B CN101310471 B CN 101310471B
Authority
CN
China
Prior art keywords
signal
pulse
channel
data
multiplex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800426760A
Other languages
English (en)
Other versions
CN101310471A (zh
Inventor
松谷康之
石原隆子
武藤伸一郎
安田祯之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of CN101310471A publication Critical patent/CN101310471A/zh
Application granted granted Critical
Publication of CN101310471B publication Critical patent/CN101310471B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J7/00—Multiplex systems in which the amplitudes or durations of the signals in individual channels are characteristic of those channels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0614—Systems characterised by the synchronising information used the synchronising signal being characterised by the amplitude, duration or polarity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

第一信道数据信号是RZ信号，其具有脉冲周期T1和逻辑“1”脉冲宽度m，第二信道数据信号是RZ信号，其具有脉冲周期T2和逻辑“1”脉冲宽度n，并且满足关系n＜m，在此情况下，输入通过时分多路复用两个信道的数据信号而获得的多路复用信号D。在每个信道的数据信号的前沿定时，产生具有脉冲宽度k的脉冲信号，其脉冲宽度满足n＜k＜min(m，T2)。当作为多路复用信号D在脉冲信号的后沿定时是逻辑“1”还是逻辑“0”的判断结果，多路复用信号D是逻辑“1”时，输出第一信道的数据信号。当作为多路复用信号D在脉冲信号的后沿定时是逻辑“1”还是逻辑“0”的判断结果，多路复用信号D是逻辑“0”时，输出第二信道的数据信号。

Description

信号分离电路、信号分离方法、信号多路复用电路及信号多路复用方法
技术领域
本发明涉及信号分离电路和信号分离方法，用于接收通过时分多路复用对应于多个信道的RZ(归零)数据信号获得的多路复用信号，并将多路复用信号分离为对应于各个信道的RZ数据信号。本发明还涉及信号多路复用电路和信号多路复用方法，用于通过时分多路复用对应于多个脉冲周期不同的信道的RZ数据信号而产生多路复用信号。
背景技术
图21示出根据现有技术的信号多路复用电路(专利文献1)的配置的实例。图22是示出根据现有技术的信号多路复用电路的运行的实例的时序图。图21中横轴表示时间。这里示出的情形中产生两信道多路复用信号。
图21和图22中，输入到信号输入端子101的信道A的NRZ(不归零)信号A0被输入三输入AND(逻辑乘)104的第一输入端子。输入到信号输入端子102的信道B的NRZ(不归零)信号B0被输入四输入AND(逻辑乘)105的第一输入端子。输入时钟输入端子103的时钟CK通过TFF(T双稳态多谐振荡器)106、107和108被相继地分频为频分时钟(CK/2、CK/4和CK/8)，其中的频率被分为输入侧的1/2、1/4和1/8。从TFF 108输出的1/8频分时钟还通过反相器109，从反相器109输出反相的1/8频分时钟。如果假定输入时钟CK的周期为2T，则NRZ信号A0和B0的脉冲周期(重复周期)为16T。
三输入AND(逻辑乘)104接收输入到它的第二、第三输入端子的1/4频分时钟和1/8频分时钟，并输出通过对这些时钟和NRZ信号A0进行与运算获得的RZ信号A1。当RZ信号A1显示逻辑“1”时，对于16T的 脉冲周期，RZ信号A1表现出25％的占空比(“高”电平周期为4T，“低”电平周期为12T)。另一方面，四输入AND 105接收输入到它的第二、第三和第四输入端子的1/2频分时钟、1/4频分时钟和1/8频分时钟，并输出通过对这些时钟和NRZ信号B0进行与运算获得的RZ信号B1。当RZ信号B1显示逻辑“1”时，对于16T的脉冲周期，RZ信号B1在输入信号输入端子102的NRZ信号B0 8T之后上升，因此RZ信号B1表现出12.5％的占空比(“高”电平周期为2T，“低”电平周期为14T)。
选择器110根据1/8频分时钟交替选择RZ信号A1和B1，对于NRZ信号A0和B0的脉冲周期16T输出相应的脉冲宽度为4T和2T的多路复用信号D。可使用OR(逻辑和)代替选择器110。作为多路复用信号D，RZ信号A1和B1分别以50％和25％的占空比被多路复用，并且对于作为一个帧的输入信号的脉冲周期(重复周期)16T，每个多路复用信道的脉冲周期都是8T。
图23示出现有技术的用于分离两信道多路复用信号的信号分离电路的配置的实例。这里示出的配置的实例中结合使用CDR(时钟数据恢复)电路和两个锁存器。图24是示出CDR电路的运行的实例的时序图。图24中横轴表示时间。图25是示出根据现有技术的信号分离电路的运行的实例的时序图。图25中横轴表示时间。
图23中，CDR电路由PLL电路构成，PLL电路包括相位比较器151、电荷泵电路152、环路滤波器153、VCO(压控振荡器)154、1/2分频器155。如图24所示，相位比较器151接收两信道多路复用信号D和1/2分频器155的输出信号CK2作为两个输入，并输出脉冲宽度对应于这两个输入之间的相位差的脉冲信号s1。脉冲信号s1经由电荷泵电路152由环路滤波器153积分，从而通过环路滤波器153的积分输出控制VCO154的振荡频率。
虽然VCO 154被设定为大约以多路复用信号D的脉冲频率的两倍振荡，但是VCO 154的振荡频率是通过CDR电路(PLL电路)的功能来控制，以准确地等于多路复用信号D的脉冲频率的两倍。顺便提及，根据输入CDR电路的两信道多路复用信号D的逻辑“1”脉冲，CDR电路进行 同步运行。图25所示的时序图示出的状态中，输入的多路复用信号D、VCO 154的输出信号CK1以及1/2分频器155的输出信号CK2彼此同步。
与多路复用信号D同步的1/2分频器155的输出信号CK2通过1/2分频器156进一步分频1/2，转换为时钟CK3。时钟CK3被输入锁存器158。时钟CK3通过反相器157转换为具有反转相位的反转时钟CK4。反转时钟CK4被输入锁存器159。锁存器158将多路复用信号D锁存在时钟CK3的前沿(leading edge)，并分离信道1的数据信号D1。锁存器159将多路复用信号D锁存在时钟CK4的前沿，并分离信道2的数据信号D2。
图26示出现有技术的用于分离四信道多路复用信号的信号分离电路(专利文献1)的配置的实例。图27是示出图26所示的现有技术信号分离电路的运行的实例的时序图。图27中横轴表示时间。虽然这里示出的过程中四信道多路复用信号被分离到对应于四个信道的输出端子中，但是用于基本定时标志的信道与另一信道之间占空比(脉冲宽度)的差别被用于分离过程。也就是说，图27中，四个时钟被分配给每个信道的脉冲周期，两个时钟(占空比50％)和一个时钟(占空比25％)分别被分配给信道A的脉冲宽度和信道B至信道D中每个信道的脉冲宽度。顺便提及，假定利用图23所示的CDR电路，同步于输入的四信道多路复用信号产生时钟CK。
图26和图27中，锁存器161以时钟CK锁存输入的四信道多路复用信号D并输出锁存数据串ca。延迟器162将锁存的数据串ca延迟一个时钟并输出延迟数据串cb。宽脉冲检测器163通过对锁存数据串ca和延迟数据串cb进行与运算，只分离脉冲宽度比其它信道更宽的信道A，并将其作为帧引入定时脉冲cc而输出。帧引入定时脉冲cc是用于确定锁存数据串ca中每个信道的物理位置的关键脉冲，因此将该定时用作基点来分离信道B至D。
掩码脉冲产生器164接收锁存数据串ca和帧引入定时脉冲cc作为输入，并输出掩码模式cd，该掩码模式cd是通过将帧引入定时脉冲cc的脉 冲宽度加宽与数据串ca的下一个信道B的前沿对应的3个时钟长度而获得的。移相器165向掩码模式cd给出与锁存数据串ca中的每个信道B、C、D的前沿对应的预定延迟量，并输出一系列掩码模式cd、ce、cf以及cg。信道分离器166通过对延迟数据串cb和掩码模式cd、ce、cf以及cg进行与运算，将各个信道A至D的数据ch、ci、cj以及ck分离。
顺便提及，由于信道A必须始终为逻辑信号“1”以产生帧引入定时脉冲cc，并且需要与其它信道B至D的数据的脉冲宽度不同，所以实际上允许用于数据传输的信道是信道B至D。
专利文献1：日本未审查专利申请公开No.2005-303820
发明内容
本发明要解决的问题
根据现有技术的信号分离电路配置为使得通过利用CDR电路重新产生与输入的多路复用信号同步的时钟，并利用该时钟分离各个信道的信号。也就是说，重新产生时钟对于根据现有技术的信号分离电路必不可少。但是，由于在用于形成CDR电路的锁相环(PLL)电路中包括运行在高频(时钟频率的两倍)下的压控振荡器(VCO)，所以存在电功耗大的问题。此外，由于包括时间常数大的环路滤波器等器件，所以存在同步引入时间变长的问题。
顺便提及，用于分离包括三个以上信道的多路复用信号的现有技术信号分离电路配置为使得，利用用于基本定时标志的信道与其它每个信道之间脉冲宽度的差别检测对应于用于基本定时标志的信道的帧引入定时，从而参照帧引入定时分离其它信道的信号，如图26和图27所示。此外，在该电路配置中，重新产生时钟是先决条件。
顺便提及，当传输要被时分多路复用的每个RZ信号作为光信号时，根据用于发射的发光部件和用于接收的光接收部件的响应速度确定“高”电平周期和“低”电平周期的最小值。也就是说，当RZ信号的“高”电平周期或“低”电平周期变窄时，相应地要求速度更快的光学部件。
在如图22、图25和图27所示的多路复用信号D中那样，各个信道的 脉冲周期均匀时，希望各个信道的占空比(脉冲宽度)彼此不同，在此情形中，特定信道的“高”电平周期或“低”电平周期可能变得很窄。在这种情形下，仍然需要高速光学部件，这会造成发射-接收机的成本增加。
另一方面，当要多路复用的每个RZ信号的“高”电平周期或“低”电平周期需要被加宽以获得低成本的发射-接收机时，每个信道的脉冲周期不得不延长。结果，数据传输速度减慢，使得例如当音频被多路复用并作为1位量化信号传输时，音频质量下降。
本发明的一个目的在于提供一种信号分离电路和信号分离方法，通过低电功耗、高响应速度和低部件成本的配置，不需要利用与多路复用信号同步的时钟，就能够将多路复用信号分离为多个信道的RZ信号。
本发明的另一目的是提供一种信号多路复用电路和信号多路复用方法，不需要降低数据传输速度，就能够多路复用具有不同脉冲宽度的多个信道的RZ信号。
解决问题的方法
第一发明提供一种信号分离电路，用于接收多路复用信号D，当所述多路复用信号D是通过对两个信道的数据信号进行时分多路复用获得的信号时，将所述多路复用信号D分离为各个信道的数据信号D1和D2，即，第一信道的数据信号是具有脉冲周期T1和逻辑“1”脉冲宽度m的RZ(归零)信号，第二信道的数据信号是具有脉冲周期T2和逻辑“1”脉冲宽度n的RZ信号，数值m和n满足关系n＜m，所述信号分离电路包括：第一微分单元，其接收所述多路复用信号D，检测每个信道的数据信号的逻辑“1”的前沿并输出指示其定时的第一脉冲信号P1；第一脉冲加宽单元，其以所述第一脉冲信号P1的每个脉冲作为触发，输出第二脉冲信号P2，使得所述第二脉冲信号P2的每个脉冲的脉冲宽度k满足条件
n＜k＜min(m，T2)
其中min(m，T2)是m和T2中较小的一个；第一脉冲产生单元，其判断在所述第二脉冲信号P2的后沿定时，所述多路复用信号D是逻辑“1”还是逻辑“0”，当所述多路复用信号D是逻辑“1”时产生具有预定脉冲宽度的脉冲信号，并将所述脉冲信号输出作为所述第一信道的所述数据信号 D1；以及第二脉冲产生单元，其判断在所述第二脉冲信号P2的后沿定时，所述多路复用信号D是逻辑“1”还是逻辑“0”，当所述多路复用信号D是逻辑“0”时产生具有预定脉冲宽度的脉冲信号，并将所述脉冲信号输出作为所述第二信道的所述数据信号D2。
在根据第一发明的信号分离电路中，所述第一脉冲产生单元包括：第二微分单元，其检测所述第二脉冲信号P2的每个脉冲的后沿，并输出指示其定时的第三脉冲信号P3；AND单元，其接收所述第三脉冲信号P3和所述多路复用信号D，并通过对所述第三脉冲信号P3和所述多路复用信号D进行与运算，输出与运算得到的信号P4；以及第二脉冲加宽单元，其将所述与运算得到的信号P4的脉冲宽度加宽至预定脉冲宽度，从而产生所述第一信道的所述数据信号D1。
在根据第一发明的信号分离电路中，所述第一脉冲产生单元包括：AND单元，其接收将所述第二脉冲信号P2逻辑地反转获得的反转脉冲信号P2和所述多路复用信号D，并通过对所述反转脉冲信号P2和所述多路复用信号D进行与运算，输出与运算得到的信号P4；以及第二脉冲加宽单元，其将所述与运算得到的信号P4的脉冲宽度加宽至预定脉冲宽度，从而产生所述第一信道的所述数据信号D1。
在根据第一发明的信号分离电路中，所述第二脉冲产生单元包括：第二微分单元，其检测所述第二脉冲信号P2的每个脉冲的后沿，并输出指示其定时的第三脉冲信号P3；AND单元，其接收所述第三脉冲信号P3和将所述多路复用信号D逻辑地反转获得的反转多路复用信号D，并通过对所述第三脉冲信号P3和所述反转多路复用信号D进行与运算，输出与运算得到的信号P5；以及第三脉冲加宽单元，其将所述与运算得到的信号P5的脉冲宽度加宽至预定脉冲宽度，从而产生所述第二信道的所述数据信号D2。
在根据第一发明的信号分离电路中，所述第二脉冲产生单元包括：AND单元，其接收所述第二脉冲信号P2和将所述多路复用信号D逻辑地反转获得的反转多路复用信号D，并通过对所述第二脉冲信号P2和所述反转多路复用信号D进行与运算，输出与运算得到的信号P5；以及第二脉冲加宽单元，其将所述与运算得到的信号P5的脉冲宽度加宽至预定脉冲宽度，从而产生所述第二信道的所述数据信号D2。
第二发明提供一种信号分离电路，用于接收多路复用信号D，当所述多路复用信号D是通过对N(其中N为不小于3的整数)个信道的数据信号进行时分多路复用获得的信号时，将所述多路复用信号D分离为第二至第N信道的数据信号D2至DN，即，第一信道的数据信号是具有脉冲周期T1和逻辑“1”脉冲宽度m的RZ(归零)信号，第二至第N个信道的数据信号分别是具有脉冲周期T2至TN和逻辑“1”脉冲宽度n2至nN的RZ信号，数值m和n2至nN满足关系max(n2至nN)＜m，其中max(n2 至nN)是数值n2至nN中的最大值，所述信号分离电路包括：第一微分单元，其接收所述第一信道的所述数据信号为逻辑“1”的所述多路复用信号D，检测每个信道的数据信号的逻辑“1”的前沿并输出指示其定时的第一脉冲信号P1；脉冲加宽单元，其以所述第一脉冲信号P1的每个脉冲作为触发，输出第二脉冲信号P2，使得所述第二脉冲信号P2的每个脉冲的脉冲宽度k满足条件
max(n2至nN)＜k＜min(m，T2至TN)
其中min(m，T2至TN)是m和T2至TN中最小的一个；标志信号产生单元，其判断在所述第二脉冲信号P2的后沿定时，所述多路复用信号D是逻辑“1”还是逻辑“0”，当所述多路复用信号D是逻辑“1”时，所述标志信号产生单元输出指示所述第一信道的所述数据信号的定时的标志信号L1；第一至第(N-1)锁存脉冲产生单元，其以所述标志信号L1作为基点产生第一至第(N-1)锁存脉冲，所述第一至第(N-1)锁存脉冲具有这样的脉冲宽度，使得所述第一至第(N-1)锁存脉冲的后沿位于所述第二至第N个信道的所述数据信号的脉冲宽度内；以及第一至第(N-1)锁存单元，其在所述第一至第(N-1)锁存脉冲的后沿锁存所述多路复用信号D，并输出锁存的信号作为所述第二至第N个信道的所述数据信号D2至DN。
在根据第二发明的信号分离电路中，所述标志信号产生单元包括：第二微分单元，其检测所述第二脉冲信号P2的每个脉冲的后沿，并输出指 示其定时的第三脉冲信号P3；以及AND单元，其接收所述第三脉冲信号P3和所述多路复用信号D，并通过对所述第三脉冲信号P3和所述多路复用信号D进行与运算，输出与运算得到的信号作为所述标志信号L1。
在根据第二发明的信号分离电路中，所述标志信号产生单元是AND单元，所述AND单元接收将所述第二脉冲信号P2逻辑地反转获得的反转脉冲信号P2和所述多路复用信号D，并通过对所述反转脉冲信号P2和所述多路复用信号D进行与运算，输出与运算得到的信号作为所述标志信号L1。
在根据第一发明或第二发明的信号分离电路中，所述第一微分单元接收所述多路复用信号D，将所述多路复用信号D复制形成两个多路复用信号D，对通过将所述两个多路复用信号D的其中一个延迟预定的延迟量并将其逻辑地反转所获得的延迟反转多路复用信号和所述两个多路复用信号D中的另一个进行与运算，并且在每个信道的数据信号的逻辑“1”的前沿定时，产生第一脉冲信号P1，所述第一脉冲信号P1的每个脉冲的脉冲宽度对应于所述延迟量。
在根据第一发明或第二发明的信号分离电路中，所述第二微分单元接收所述第二脉冲信号P2，将所述第二脉冲信号P2复制形成两个第二脉冲信号P2，对通过将所述两个第二脉冲信号P2的其中一个延迟预定的延迟量所获得的延迟脉冲串和通过将所述两个第二脉冲信号P2中的另一个逻辑地反转获得的反转脉冲串进行与运算，并且在所述第二脉冲信号P2的每个脉冲的后沿定时，产生第三脉冲信号P3，所述第三脉冲信号P3的每个脉冲的脉冲宽度对应于所述延迟量。
第三发明提供一种信号分离方法，用于接收多路复用信号D，当所述多路复用信号D是通过对两个信道的数据信号进行时分多路复用获得的信号时，将所述多路复用信号D分离为各个信道的数据信号D1和D2，即，第一信道的数据信号是具有脉冲周期T1和逻辑“1”脉冲宽度m的RZ(归零)信号，第二信道的数据信号是具有脉冲周期T2和逻辑“1”脉冲宽度n的RZ信号，数值m和n满足关系n＜m，所述信号分离方法包括：第一微分步骤，接收所述多路复用信号D，检测每个信道的数据信号的逻辑“1”的前沿并输出指示其定时的第一脉冲信号P1；第一脉冲加宽步骤，以所述第一脉冲信号P1的每个脉冲作为触发，输出第二脉冲信号P2，使得所述第二脉冲信号P2的每个脉冲的脉冲宽度k满足条件
n＜k＜min(m，T2)
其中min(m，T2)是m和T2中较小的一个；第一脉冲产生步骤，判断在所述第二脉冲信号P2的后沿定时，所述多路复用信号D是逻辑“1”还是逻辑“0”，当所述多路复用信号D是逻辑“1”时产生具有预定脉冲宽度的脉冲信号，并将所述脉冲信号输出作为所述第一信道的所述数据信号D1；以及第二脉冲产生步骤，判断在所述第二脉冲信号P2的后沿定时，所述多路复用信号D是逻辑“1”还是逻辑“0”，当所述多路复用信号D是逻辑“0”时产生具有预定脉冲宽度的脉冲信号，并将所述脉冲信号输出作为所述第二信道的所述数据信号D2。
第四发明提供一种信号分离方法，用于接收多路复用信号D，当所述多路复用信号D是通过对N(其中N为不小于3的整数)个信道的数据信号进行时分多路复用获得的信号时，将所述多路复用信号D分离为第二至第N信道的数据信号D2至DN，即，第一信道的数据信号是具有脉冲周期T1和逻辑“1”脉冲宽度m的RZ(归零)信号，第二至第N个信道的数据信号分别是具有脉冲周期T2至TN和逻辑“1”脉冲宽度n2至nN的RZ信号，数值m和n2至nN满足关系max(n2至nN)＜m，其中max(n2至nN)是数值n2至nN中的最大值，所述信号分离方法包括：第一微分步骤，接收所述第一信道的所述数据信号为逻辑“1”的所述多路复用信号D，检测每个信道的数据信号的逻辑“1”的前沿并输出指示其定时的第一脉冲信号P1；脉冲加宽步骤，以所述第一脉冲信号P1的每个脉冲作为触发，输出第二脉冲信号P2，使得所述第二脉冲信号P2的每个脉冲的脉冲宽度k满足条件
max(n2至nN)＜k＜min(m，T2至TN)
其中min(m，T2至TN)是m和T2至TN中最小的一个；标志信号产生步骤，判断在所述第二脉冲信号P2的后沿定时，所述多路复用信号D是逻辑“1”还是逻辑“0”，当所述多路复用信号D是逻辑“1”时，所述标志信号产生单元输出指示所述第一信道的所述数据信号的定时的标志信号L1；第一至第(N-1)锁存脉冲产生步骤，以所述标志信号L1作为基点产生第一至第(N-1)锁存脉冲，所述第一至第(N-1)锁存脉冲具有这样的脉冲宽度，使得所述第一至第(N-1)锁存脉冲的后沿位于所述第二至第N信道的所述数据信号的脉冲宽度内；以及第一至第(N-1)锁存步骤，在所述第一至第(N-1)锁存脉冲的后沿锁存所述多路复用信号D，并输出锁存的信号作为所述第二至第N个信道的所述数据信号D2至DN。
第五发明提供一种信号多路复用电路，用于接收第一信道和第二信道的数据信号，并产生多路复用信号，所述第一信道和第二信道的数据信号是RZ(归零)信号，所述多路复用信号是通过在所述两个信道的重复周期T时分多路复用所述两个信道的数据信号而获得的，其中，在T＝T1+T2 的情形下，当T1是所述第一信道的数据信号的脉冲周期，m是所述第一信道的数据信号的逻辑“1”脉冲宽度，T2是所述第二信道的数据信号的脉冲周期，n是所述第二信道的数据信号的逻辑“1”脉冲宽度时，所述两个信道的数据信号产生后被时分多路复用，使得当满足n＜m时，“高”电平周期n以及“低”电平周期(T1-m)和(T2-n)的最小值不小于预定值。
第六发明提供一种信号多路复用电路，用于接收第一至第N(N为不小于3的整数)信道的数据信号，并产生多路复用信号，所述第一至第N信道的数据信号是RZ(归零)信号，所述多路复用信号是通过在所述N个信道的重复周期T时分多路复用所述N个信道的数据信号而获得的，其中，在T＝T1+T2+...+TN的情形下，当T1是所述第一信道的数据信号的脉冲周期，m是所述第一信道的数据信号的逻辑“1”脉冲宽度，T2至TN是所述第二至第N信道的数据信号的脉冲周期，n2至nN是所述第二至第N信道的数据信号的逻辑“1”脉冲宽度时，所述N个信道的数据信号产生后被时分多路复用，使得当n2至nN的最大值小于m时，“高”电平周期n2至nN以及“低”电平周期(T1-m)和(T2-n2)至(TN-nN)的最小值不小于预定值。
在第五和第六发明中，可进行配置使得一个信道的数据信号的“高” 电平周期和“低”电平周期中的每一个都被设定在所述预定值。或者可进行配置使得所有信道的数据信号的每个“低”电平周期被设定在所述预定值。在第五发明或第六发明的信号多路复用电路中，所述预定值可以是通过光信号发射-接收机的特性确定的值，所述光信号发射-接收机发射和接收每个信道的数据信号作为光信号，所述数据信号是1位量化信号。
第七发明提供一种信号多路复用方法，用于接收第一信道和第二信道的数据信号，并产生多路复用信号，所述第一信道和第二信道的数据信号是RZ信号，所述多路复用信号是通过在所述两个信道的重复周期T时分多路复用所述两个信道的数据信号获得的，其中，在T＝T1+T2的情形下，当T1是所述第一信道的数据信号的脉冲周期，m是所述第一信道的数据信号的逻辑“1”脉冲宽度，T2是所述第二信道的数据信号的脉冲周期，n是所述第二信道的数据信号的逻辑“1”脉冲宽度时，所述两个信道的数据信号产生后被时分多路复用，使得当满足n＜m时，“高”电平周期n以及“低”电平周期(T1-m)和(T2-n)的最小值不小于预定值。
第八发明提供一种信号多路复用方法，用于接收第一至第N(N为不小于3的整数)信道的数据信号，并产生多路复用信号，所述第一至第N信道的数据信号是RZ信号，所述多路复用信号是通过在所述N个信道的重复周期T时分多路复用所述N个信道的数据信号获得的，其中，在T＝T1+T2+...TN的情形下，当T1是所述第一信道的数据信号的脉冲周期，m是所述第一信道的数据信号的逻辑“1”脉冲宽度，T2至TN是所述第二至第N个信道的数据信号的脉冲周期，n2至nN是所述第二至第N个信道的数据信号的逻辑“1”脉冲宽度时，所述N个信道的数据信号产生后被时分多路复用，使得当n2至nN的最大值小于m时，“高”电平周期n2至nN以及“低”电平周期(T1-m)和(T2-n2)至(TN-nN)的最小值不小于预定值。
本发明的效果
根据本发明的信号分离电路能够只使用逻辑电路，从多路复用信号中分离出各个信道的信号，而不使用通过CDR电路产生的时钟，CDR电路包括电功耗大的VCO和引入时间长的PLL。因此，能够显著降低电功 耗。因为不要求像PLL中那样的同步引入，所以能够以高响应速度进行信号分离。特别地，在分离为两个信道的情形下，能够通过使得各个信道的RZ数据信号的脉冲宽度彼此不同的简单方法，容易地进行信号分离。
根据本发明的信号多路复用电路能够产生多路复用信号，其中各个信道的“高”电平周期和“低”电平周期的最小值不小于预定值，而无须使得各个信道的脉冲周期均匀。特别地，当各个信道的数据信号(例如1位量化信号)被多路复用，以作为光信号发射和接收时，可根据光信号发射-接收机的特性将各个信道的“高”电平周期和“低”电平周期设定为不小于预定值，从而能够根据光信号发射-接收机的特性产生多路复用信号。因此，能够减轻光信号发射-接收机的速度限制，从而能够实现降低成本。
此外，在根据本发明的信号多路复用电路和信号分离电路中，能够优化N个信道的“高”电平周期和“低”电平周期，使得N个信道的“高”电平周期能够设定为宽，同时保持允许被作为各个信道的“高”电平周期而分离的“高”电平周期差。因此，能够加宽分离多路复用信号的裕量，以处理多路复用信号的脉冲宽度的变化，从而能够容易地将多路复用信号分离为各个信道。
附图说明
图1是示出根据本发明的信号分离电路的第一实施例的配置的实例的示意图；
图2是示出根据本发明的信号分离电路的第一实施例的运行的实例的时序图；
图3是示出根据本发明的信号分离电路的第一实施例的具体实例1的示意图；
图4是示出具体实例1的运行的实例的时序图；
图5是示出根据本发明的信号分离电路的第一实施例的具体实例2的示意图；
图6是示出具体实例2的运行的实例的时序图；
图7是示出根据本发明的信号分离电路的第二实施例的配置的实例的 示意图；
图8是示出根据本发明的信号分离电路的第二实施例的运行的实例的时序图；
图9是示出根据本发明的信号分离电路的第二实施例的具体实例1的示意图；
图10是示出根据本发明的信号分离电路的第二实施例的具体实例2的示意图；
图11是示出单稳态多谐振荡器的配置的实例的示意图；
图12是示出微分电路11的配置的实例的示意图；
图13是示出微分电路21的配置的实例的示意图；
图14是示出根据本发明的信号分离电路的第三实施例的配置的实例的示意图；
图15是示出根据本发明的信号分离电路的第三实施例的运行的实例的时序图；
图16是示出根据本发明的信号多路复用电路的第一实施例的配置的实例的示意图；
图17是示出根据本发明的信号多路复用电路的第一实施例的运行的实例的时序图；
图18是示出基于根据本发明的信号多路复用电路的第一实施例的修改实例的多路复用信号D的示意图；
图19是示出根据本发明的信号多路复用电路的第二实施例的配置的实例的示意图；
图20是示出根据本发明的信号多路复用电路的第二实施例的运行的实例的时序图；
图21是示出根据现有技术的信号多路复用电路的配置的实例的示意图；
图22是示出根据现有技术的信号多路复用电路的运行的实例的时序图；
图23是示出现有技术的用于分离两信道多路复用信号的信号分离电 路的配置的实例的示意图；
图24是示出CDR电路的运行的实例的时序图；
图25是示出根据现有技术的信号分离电路的运行的实例的时序图；
图26是示出现有技术的用于分离四信道多路复用信号的信号分离电路的配置的实例的示意图；以及
图27是示出根据现有技术的信号分离电路的运行的实例的时序图。
具体实施方式
(信号分离电路的第一实施例)
图1示出根据本发明的信号分离电路的第一实施例的配置的实例。图2是示出根据本发明的信号分离电路的第一实施例的运行的实例的时序图。图2中横轴表示时间。
本实施例将要描述的情形中，输入通过对两个信道的RZ数据信号进行时分多路复用获得的多路复用信号D，以将该信号分离为第一信道的RZ数据信号D1和第二信道的RZ数据信号。多路复用信号D中的第一信道的RZ数据信号具有脉冲周期T1和逻辑“1”脉冲宽度m。多路复用信号D中的第二信道的RZ数据信号具有脉冲周期T2和逻辑“1”脉冲宽度n。顺便提及，满足关系(n＜m)，因此这些脉冲宽度之间的差别被用于分离两个信道的RZ数据信号。虽然在图22所示的多路复用信号的实例中，各个信道的脉冲周期T1和T2以及脉冲宽度m和n满足关系T1＝T2＝8T，m＝4T，n＝2T，但是脉冲周期T1和T2并不限于T1＝T2，如下文所述。
图1和图2中，第一微分单元11接收多路复用信号D作为输入，并根据多路复用信号D的每个脉冲的前沿(前缘)的定时产生具有窄脉冲宽度的脉冲信号P1。第一脉冲加宽单元12接收脉冲信号P1，通过加宽脉冲信号P1的每个脉冲的脉冲宽度，产生脉冲宽度为k的脉冲信号P2。这里，脉冲宽度k设定为符合条件
n＜k＜min(m，T2)
其中min(m，T2)是m和T2中较小的一个。
第一脉冲产生单元20-1接收多路复用信号D和脉冲信号P2，判断在脉冲信号P2的后沿(后缘)定时多路复用信号D具有逻辑“1”还是逻辑“0”，当多路复用信号D具有逻辑“1”时产生脉冲宽度为p的脉冲信号，并输出该脉冲信号作为第一信道的RZ数据信号D1。由于RZ数据信号D1的脉冲周期为(T1+T2)，所以脉冲宽度p被适当地设定在此范围内。
第二脉冲产生单元20-2接收多路复用信号D和脉冲信号P2，判断在脉冲信号P2的后沿定时多路复用信号D具有逻辑“1”还是逻辑“0”，当多路复用信号D具有逻辑“0”时产生脉冲宽度为q的脉冲信号，并输出该脉冲信号作为第二信道的RZ数据信号D2。由于RZ数据信号D2的脉冲周期为(T1+T2)，所以脉冲宽度q被适当地设定在此范围内。
图3示出根据本发明的信号分离电路的第一实施例的具体实例1。图4是示出具体实例1的运行的实例的时序图。图4中横轴表示时间。
图3和图4中，与图1、图2中所示相同的第一微分单元11和第一脉冲加宽单元12接收多路复用信号D并产生脉冲宽度为k的脉冲信号P2。
第二微分单元21、AND单元22-1和第二脉冲加宽单元23-1对应于图1所示的第一脉冲产生单元20-1。第二微分单元21、AND单元22-2、第三脉冲加宽单元23-2和反相器24对应于图1所示的第二脉冲产生单元20-2。虽然这里共用第二微分单元21，但是也可以单独设置两个微分单元。
第二微分单元21接收脉冲信号P2，并根据脉冲信号P2的每个脉冲的后沿的定时产生具有窄脉冲宽度的脉冲信号P3。脉冲信号P3被复制形成两个脉冲信号P3，从而分别被输入AND单元22-1的一个输入端子和AND单元22-2的一个输入端子。AND单元22-1在另一个输入端子接收多路复用信号D，对多路复用信号D和脉冲信号P3进行与运算，并输出与运算得到的信号P4，信号P4对应于第一信道的数据信号的逻辑“1”。第二脉冲加宽单元23-1接收与运算得到的信号P4，产生脉冲宽度为p的脉冲信号，并输出该脉冲信号作为第一信道的数据信号D1。
另一方面，接收脉冲信号P3的AND单元22-2在另一个输入端子接收通过反相器单元24将多路复用信号D逻辑地反转获得的反转多路复用信号D，对反转多路复用信号D和脉冲信号P3进行与运算，并输出与运 算得到的信号P5，信号P5对应于第二信道的数据信号的逻辑“1”。第三脉冲加宽单元23-2接收与运算得到的信号P5，产生脉冲宽度为q的脉冲信号，并输出该脉冲信号作为第二信道的数据信号D2。
在这种方式下，通过脉冲信号P3锁存多路复用信号D和反转多路复用信号D，使得第一信道的数据信号D1和第二信道的数据信号D2能够分别从第二脉冲加宽单元23-1和第三脉冲加宽单元23-2分离地输出。
图5示出根据本发明的信号分离电路的第一实施例的具体实例2。图6是示出具体实例2的运行的实例的时序图。这里的横轴表示时间。
图5和图6中，与图1、图2中所示相同的第一微分单元11和第一脉冲加宽单元12接收多路复用信号D并产生脉冲宽度为k的脉冲信号P2。
反相器单元25、AND单元22-1和第二脉冲加宽单元23-1对应于图1所示的第一脉冲产生单元20-1。AND单元22-2、第三脉冲加宽单元23-2和反相器单元24对应于图1所示的第二脉冲产生单元20-2。
脉冲信号P2被复制形成两个脉冲信号P2，其中一个通过反相器单元25被逻辑地反转为反转脉冲信号P2。反转脉冲信号P2被输入AND单元22-1的一个输入端子。另一个脉冲信号P2被输入AND单元22-2的一个输入端子。AND单元22-1在另一个输入端子接收多路复用信号D，对多路复用信号D和反转脉冲信号P2进行与运算，并输出与运算得到的信号P4，信号P4对应于第一信道的数据信号的逻辑“1”。第二脉冲加宽单元23-1接收与运算得到的信号P4，产生脉冲宽度为p的脉冲信号，并输出该脉冲信号作为第一信道的数据信号D1。
另一方面，接收脉冲信号P2的AND单元22-2在另一个输入端子接收通过反相器单元24将多路复用信号D逻辑地反转获得的反转多路复用信号D，对反转多路复用信号D和脉冲信号P2进行与运算，并输出与运算得到的信号P5，信号P5对应于第二信道的数据信号的逻辑“1”。第三脉冲加宽单元23-2接收与运算得到的信号P5，产生脉冲宽度为q的脉冲信号，并输出该脉冲信号作为第二信道的数据信号D2。
在这种方式下，通过反转脉冲信号P2锁存多路复用信号D，而通过脉冲信号P2锁存反转多路复用信号D，使得第一信道的数据信号D1和第二信道的数据信号D2能够分别从第二脉冲加宽单元23-1和第三脉冲加宽单元23-2分离地输出。
(信号分离电路的第二实施例)
图7示出根据本发明的信号分离电路的第二实施例的配置的实例。图8是示出根据本发明的信号分离电路的第二实施例的运行的实例的时序图。图8中横轴表示时间。
本实施例将要描述的情形中，输入通过对N(N为不小于3的整数)个信道的RZ数据信号进行时分多路复用获得的多路复用信号D，以将该信号分离为第二信道至第N信道的RZ数据信号D2至DN。顺便提及，图8中N＝5。多路复用信号D中的第一信道的RZ数据信号总是为逻辑“1”，并具有脉冲周期T1和脉冲宽度m。多路复用信号D中的第二信道至第N信道的RZ数据信号分别具有脉冲周期T2至TN和逻辑“1”脉冲宽度n2至nN。顺便提及，m和n2至nN满足条件
max(n2至nN)＜m
其中max(n2至nN)为n2至nN中的最大值。
图7和图8中，第一微分单元11接收多路复用信号D，并根据多路复用信号D的每个脉冲的前沿的定时产生具有窄脉冲宽度的脉冲信号P1。第一脉冲加宽单元12接收脉冲信号P1，通过加宽脉冲信号P1的每个脉冲的脉冲宽度，产生脉冲宽度为k的脉冲信号P2。这里，脉冲宽度k设定为符合条件
max(n2至nN)＜k＜min(m，T2至TN)
其中min(m，T2至TN)是m、T2至TN中的最小值。
标志信号产生电路30接收多路复用信号D和脉冲信号P2，判断在脉冲信号P2的后沿定时多路复用信号D1具有逻辑“1”还是逻辑“0”，当多路复用信号D具有逻辑“1”时输出标志信号L1，该标志信号L1指示第一信道的RZ数据信号的定时。第一至第(N-1)锁存脉冲产生单元41-1至41-(N-1)接收标志信号L1，以标志信号L1的输入定时作为基点产生锁存脉冲L2至LN，锁存脉冲L2至LN具有这样的脉冲宽度X2至XN，使得锁存脉冲L2至LN的后沿分别位于第二至第N个信道的RZ数据信号的脉冲宽度内。图8中，锁存脉冲L2至L5各自的脉冲宽度X2至X5例如定义如下。
X2＝T1-k+n2/2
X3＝T1-k+T2+n3/2
X4＝T1-k+T2+T3+n4/2
X5＝T1-k+T2+T3+T4+n5/2
第一至第(N-1)锁存单元42-1至42-(N-1)接收多路复用信号D和各个锁存脉冲L2至LN，将多路复用信号D锁存在锁存脉冲L2至LN的后沿，并输出锁存信号分别作为第二至第N个信道的数据信号D2至DN。
图9示出根据本发明的信号分离电路的第二实施例的具体实例1。图9中，与图7、图8中所示相同的第一微分单元11和第一脉冲加宽单元12接收多路复用信号D并产生脉冲宽度为k的脉冲信号P2。
第二微分单元31和AND单元32对应于图7所示的标志信号产生单元30。第二微分单元31接收脉冲信号P2，并根据脉冲信号P2的每个脉冲的后沿的定时产生具有窄脉冲宽度的脉冲信号P3。脉冲信号P3被输入AND单元32的一个输入端子。AND单元32在另一个输入端子接收多路复用信号D，对多路复用信号D和脉冲信号P3进行与运算，并输出标志信号L1，标志信号L1对应于第一信道的数据信号的逻辑“1”。之后，以与图7所示配置中相同的方式通过以标志信号L1作为基点产生的锁存脉冲L2至LN锁存多路复用信号D，因此能够分离地输出第二至第N个信道的数据信号D2至DN。
图10示出根据本发明的信号分离电路的第二实施例的具体实例2。图10中，与图7、图8中所示相同的第一微分单元11和第一脉冲加宽单元12接收多路复用信号D并产生脉冲宽度为k的脉冲信号P2。
反相器单元33和AND单元32对应于图7所示的标志信号产生单元30。通过反相器单元33将脉冲信号P2逻辑地反转为反转脉冲信号P2。反转脉冲信号P2被输入AND单元32的一个输入端子。AND单元32在另一个输入端子接收多路复用信号D，对多路复用信号D和反转脉冲信号P2 进行与运算，并输出标志信号L1，标志信号L1对应于第一信道的数据信号的逻辑“1”。之后，以与图7所示配置中相同的方式通过以标志信号L1作为基点产生的锁存脉冲L2至LN锁存多路复用信号D，因此能够分离地输出第二至第N个信道的数据信号D2至DN。
(脉冲加宽单元12、23和锁存脉冲产生单元41的配置的实例)
例如，可利用单稳多谐振荡器形成第一实施例中使用的脉冲加宽单元12、23以及第二实施例中使用的脉冲加宽单元12和锁存脉冲产生单元41。单稳多谐振荡器是一种接收触发脉冲并输出脉冲宽度对应于时间常数的脉冲的电路，该时间常数通过由电阻器和电容器构成的微分电路或积分电路或者通过逻辑电路获得。
图11示出单稳多谐振荡器的配置的实例及其运行的实例。图11中示出作为实例的单稳多谐振荡器配置为使得输入端子、反相器52、NAND51、电容器55、反相器53和54、以及输出端子相继地连接，电容器55与反相器53之间的接合点A通过电阻器56接地，反相器53的输出被复制形成两个输出，以连接NAND 51。当来自输入端子的触发脉冲通过反相器52输入NAND 51时，在输出端子输出脉冲宽度为T的脉冲，脉冲宽度T对应于由电容器55和电阻器56构成的微分电路的时间常数(电阻值乘以电容值)。通过调节该时间常数，单稳多谐振荡器可充当产生脉冲宽度为k、p、q和X2至XN的脉冲加宽单元12、23和锁存脉冲产生电路41。
(微分单元11、21的配置的实例)
图12示出微分单元11的配置的实例及其运行的实例。图12中，要输入的多路复用信号D被复制形成两个多路复用信号D，其中一个被输入AND 61的一个输入端子，另一个通过延迟器62和反相器63被输入AND61的另一个输入端子。在多路复用信号D的前沿，AND 61输出脉冲信号P1，脉冲信号P1的脉冲宽度对应于延迟器62的延迟时间τ。
图13示出微分单元21的配置的实例及其运行的实例。图13中，要输入的脉冲信号P2被复制形成两个脉冲信号P2，其中一个通过反相器63被输入AND 61的一个输入端子，另一个通过延迟器62被输入AND 61的另一个输入端子。在脉冲信号P2的后沿，AND 61输出脉冲信号P3，脉冲信号P3的脉冲宽度对应于延迟器62的延迟时间τ。
(信号分离电路的第三实施例)
图14示出根据本发明的信号分离电路的第三实施例的配置的实例。图15是示出根据本发明的信号分离电路的第三实施例的运行的实例的时序图。图15中横轴表示时间。
本实施例将要描述的情形中，使信号分离电路充当计数器，该计数器接收通过对N(N为不小于3的整数)个信道的RZ数据信号进行时分多路复用获得的多路复用信号D，并在第一信道的RZ数据信号D1处执行复位以及在第二至第N个信道的RZ数据信号D2至DN处执行计数。顺便提及，图15中假定N＝4。多路复用信号D中第一信道的RZ数据信号总是为逻辑“1”，并具有脉冲周期T和脉冲宽度m。多路复用信号D中第二至第N个信道的每个RZ数据信号总是为逻辑“1”，并具有脉冲周期T和脉冲宽度n。顺便提及，假定n＜m。
图14和图15中，第一微分单元11接收多路复用信号D，并根据多路复用信号D的每个脉冲的前沿的定时产生具有窄脉冲宽度的脉冲信号P1。第一脉冲加宽单元12接收脉冲信号P1，通过加宽脉冲信号P1的每个脉冲的脉冲宽度，产生脉冲宽度为k的脉冲信号P2。这里，脉冲宽度k设定为符合条件
n＜k＜m。
第二微分单元21接收脉冲信号P2，并根据脉冲信号P2的每个脉冲的后沿的定时产生具有窄脉冲宽度的脉冲信号P3。脉冲信号P3被复制形成两个脉冲信号P3，分别被输入AND单元22-1的一个输入端子和AND单元22-2的一个输入端子。AND单元22-1在另一个输入端子接收多路复用信号D，对多路复用信号D和脉冲信号P3进行与运算，并输出与运算得到的信号P4，信号P4对应于第一信道。另一方面，接收脉冲信号P3的AND单元22-2在另一个输入端子接收通过反相器单元24将多路复用信号D逻辑地反转获得的反转多路复用信号D，对反转多路复用信号D和脉冲信号P3进行与运算，并输出与运算得到的信号P5，信号P5对应于第二至第N个信道。计数器71具有复位端子和时钟端子，与第一信道同步的、 与运算得到的信号P4被输入复位端子，与第二至第N个信道同步的、与运算得到的信号P5被输入时钟端子。
因此，计数器71在多路复用信号D中第一信道的数据的输入时间复位，并且只要输入第二至第N个信道的每个数据，就输出顺计数或倒计数的信号。也就是说，当所有的第一至第N个信道具有逻辑“1”的多路复用信号D以规则的间隔周期性地或间断性地传输时，在接收侧能够准确地检测每个信道的同步定时。
(信号多路复用电路的第一实施例)
图16示出根据本发明的信号多路复用电路的第一实施例的配置的实例。图17是示出根据本发明的信号多路复用电路的第一实施例的运行的实例的时序图。图17中横轴表示时间。这里示出的情形中产生两信道多路复用信号。
图16和图17中，假定输入信号输入端子81的信道A的RZ数据信号A0和输入信号输入端子82的信道B的RZ数据信号B0具有50％的占空比，并且在相同的定时输入。当输入时钟输入端子83的时钟CK具有周期2T时，RZ数据信号A0和B0中的每一个都具有脉冲周期16T(“高”电平周期为8T，“低”电平周期为8T)。
RZ数据信号A0被输入由5个级联连接的D双稳态多谐振荡器(DFF)841至845构成的移位寄存器84。DFF 841至844的输出在时钟CK的前沿跳变。令A1至A4为DFF 841至844的输出端子Q输出的数据信号。DFF 845的输出在时钟CK的后沿跳变。令A5为DFF 845的反相输出端子Q输出的数据信号。
RZ数据信号B0被输入由8个级联连接的D双稳态多谐振荡器(DFF)851至858构成的移位寄存器85。DFF 851至857的输出在时钟CK的前沿跳变。令B1至B7为DFF 851至857的输出端子Q输出的数据信号。DFF 858的输出在时钟CK的后沿跳变。令B8为DFF 858的反相输出端子Q输出的数据信号。
AND 86接收移位寄存器84的DFF 841的输出端子Q输出的数据信号A1和移位寄存器84的DFF 845的反相输出端子Q输出的数据信号A5， 对数据信号A1、A5进行与运算，并输出数据信号A6。数据信号A6在DFF 841的输出定时(t＝2T)上升，在DFF 845的输出定时(t＝9T)下降，因此，相比于输入信号输入端子81的信道A的RZ数据信号A0，数据信号A6的“高”电平周期从8T减少为7T。
另一方面，AND 87接收移位寄存器85的DFF 856的输出端子Q输出的数据信号B6和移位寄存器85的DFF 858的反相输出端子Q输出的数据信号B8，对数据信号B6、B8进行与运算，并输出数据信号B9。数据信号B9在DFF 856的输出定时(t＝12T)上升，在DFF 858的输出定时(t＝15T)下降，因此，相比于输入信号输入端子82的信道B的RZ数据信号B0，数据信号B9的“高”电平周期从8T减少为3T。
AND 86输出的数据信号A6和AND 87输出的数据信号B9被提供给OR 88，因此通过对信道A和B的数据信号进行时分多路复用获得的多路复用信号D从OR 88输出。
多路复用信号D具有这样的特点：当用于传输作为光信号的多路复用信号D的“高”电平周期和“低”电平周期的最小值为3T时，各个信道的数据信号被多路复用，使得当在每个输入RZ数据信号A0和B0的脉冲周期16T中保持“高”电平周期和“低”电平周期的最小值3T时，各个信道的数据信号的脉冲周期彼此不同。也就是说，关于信道A，相比于脉冲周期10T，设定7T的“高”电平周期和3T的“低”电平周期(占空比为70％)。关于信道B，相比于脉冲周期6T，设定3T的“高”电平周期和3T的“低”电平周期(占空比为50％)。在这种方式下，进行多路复用使得多路复用信号D中每个信道的“高”电平周期和“低”电平周期的最小值不小于用于传输作为光信号的多路复用信号D的“高”电平周期和“低”电平周期的最小允许值(这里为3T)。顺便提及，只要至少一个信道的数据信号的“高”电平周期和“低”电平周期中的每一个为最小值(3T)，就可以进行配置使得另一个信道的数据信号的“高”电平周期和“低”电平周期中的每一个超过最小值(3T)。或者，可以进行配置使得所有信道的每个数据信号的“低”电平周期设定为最小值(3T)，而所有信道的每个数据信号的“高”电平周期设定为超过最小值(3T)。
例如通过图1所示的信号分离电路，可将这种两信道多路复用信号D分离为各个信道的数据信号。在这种情形下，图1所示的信号分离电路的第一脉冲加宽单元12产生的脉冲信号P2的脉冲宽度k可设定为满足条件
3T＜k＜6T
因为第二信道的脉冲周期为6T，比第一信道的脉冲宽度7T窄。
(信号多路复用电路的第一实施例的修改实例)
图18示出基于根据本发明的信号多路复用电路的第一实施例的修改实例的多路复用信号D。图18(1)示出图16所示的信号多路复用电路产生的多路复用信号D。
当从图16所示的第一实施例的配置中的移位寄存器84中去除DFF842至DFF 844的其中一个时，产生多路复用信号D使得关于信道A，相比于脉冲周期10T，设定5T的“高”电平周期和5T的“低”电平周期(占空比为50％)，如图18(2)所示。关于信道B，相比于脉冲周期6T，设定3T的“高”电平周期和3T的“低”电平周期(占空比为50％)。为了分离这样的多路复用信号D，图1所示的信号分离电路的第一脉冲加宽单元12产生的脉冲信号P2的脉冲宽度k可设定为满足以下条件。
3T＜k＜5T
当从图16所示的第一实施例的配置中的移位寄存器84中去除DFF842至DFF 844的其中一个，并且还从移位寄存器85中去除DFF 851至DFF 856的其中一个时，产生多路复用信号D使得关于信道A，相比于脉冲周期8T，设定5T的“高”电平周期和3T的“低”电平周期(占空比为62.5％)，如图18(3)所示。关于信道B，相比于脉冲周期8T，设定3T的“高”电平周期和5T的“低”电平周期(占空比为37.5％)。为了分离这样的多路复用信号D，图1所示的信号分离电路的第一脉冲加宽单元12产生的脉冲信号P2的脉冲宽度k可设定为满足以下条件。
3T＜k＜5T
当从图16所示的第一实施例的配置中的移位寄存器84中去除DFF845，并且从DFF 844的反相输出端子Q输出的数据信号A4被输入AND 86时，产生多路复用信号D使得关于信道A，相比于脉冲周期10T，设定6T的“高”电平周期和4T的“低”电平周期(占空比为60％)，如图18(4)所示。关于信道B，相比于脉冲周期6T，设定3T的“高”电平周期和3T的“低”电平周期(占空比为50％)。为了分离这样的多路复用信号D，图1所示的信号分离电路的第一脉冲加宽单元12产生的脉冲信号P2的脉冲宽度k可设定为满足以下条件。
3T＜k＜6T
在上述任何多路复用信号D中，以这样的方式进行多路复用，即各个信道的数据信号的脉冲宽度彼此不同，使得当保持用于传输作为光信号的多路复用信号D的“高”电平周期和“低”电平周期的最小允许值3T时，能够通过图1所示的信号分离电路分离信道。在图18的实例(2)或(3)中，对应于信道A的脉冲宽度从7T或6T缩短到5T，因此，相比于图18的实例(1)或(4)中的多路复用信号D，传输的光信号的电功率可以相应地减少，而信号分离电路中脉冲信号P2的脉冲宽度k的裕量(margin)从3T减少到2T。
当输入信号输入端子81的信道A的RZ数据信号A0和输入信号输入端子82的信道B的RZ数据信号B0彼此时钟同步时，作为图16所示的第一实施例的配置中移位寄存器84和85的第一级的DFF 841和DFF 851并非必要。顺便提及，即使数据信号A0和B0之间形成小于一个时钟(2T)的延迟差，也可以通过布置作为第一级的DFF 841和DFF 851吸收这个延迟差。
例如，当输入信号输入端子82的信道B的RZ数据信号B0比输入信号输入端子81的信道A的RZ数据信号A0落后4T时，可从图16的配置中的移位寄存器85的DFF 851至DFF 856中去除给出4T延迟的两个DFF。类似地，当输入RZ数据信号B0延迟了脉冲周期16T的一半时，从移位寄存器85的DFF 851至DFF 856中去除给出8T延迟的四个DFF。
虽然基于图16所示的第一实施例的配置描述了上述修改实例，但是移位寄存器84、85的配置不限于图16的配置，只要能够进行多路复用使得当在输入的RZ数据A0和B0中每一个的脉冲周期中保持“高”电平周 期和“低”电平周期的最小值时，各个信道的数据信号的脉冲宽度彼此不同。例如，其输出在反转时钟处跳变的DFF的位置和数目可变化。例如，在图16的移位寄存器84的情形下，即使反转时钟输入到DFF 844，也能够产生相同的信号。
(信号多路复用电路的第二实施例)
图19示出根据本发明的信号多路复用电路的第二实施例的配置的实例。图20是示出根据本发明的信号多路复用电路的第二实施例的运行的实例的时序图。图20中横轴表示时间。这里示出的情形中产生两信道多路复用信号。
图19和图20中，假定输入信号输入端子81的信道A的RZ数据信号A0的占空比为25％，输入信号输入端子82的信道B的RZ数据信号B0的占空比为12.5％，RZ数据信号B0在比RZ数据信号A0延迟脉冲周期(16T)一半的定时输入。当输入时钟输入端子83的时钟CK的周期为2T时，每个RZ数据信号A0和B0的脉冲周期为16T。
RZ数据信号A0被输入由三个级联连接的D双稳态多谐振荡器(DFF)841至843构成的移位寄存器84。DFF 841和DFF 842的输出在时钟CK的前沿跳变。分别令DFF 841和DFF 842的输出端子Q输出的数据信号为A1和A2。DFF 843的输出在时钟CK的后沿跳变。令DFF 843的输出端子Q输出的数据信号为A3。
RZ数据信号B0被输入由三个级联连接的D双稳态多谐振荡器(DFF)851至853构成的移位寄存器85。DFF 851和DFF 852的输出在时钟CK的前沿跳变。分别令DFF 851和DFF 852的输出端子Q输出的数据信号为B1和B2。DFF 853的输出在时钟CK的后沿跳变。令DFF 853的输出端子Q输出的数据信号为B3。
OR 89接收移位寄存器84的DFF 841的输出端子Q输出的数据信号A1和移位寄存器84的DFF 843的输出端子Q输出的数据信号A3，并输出对数据信号A1、A3进行或运算得到的数据信号A4。数据信号A4在DFF 841的输出定时(t＝2T)上升，在DFF 843的输出定时(t＝9T)下降，因此，相比于输入信号输入端子81的信道A的RZ数据信号A0，数 据信号A4的脉冲宽度从2T扩展为7T。
另一方面，OR 90接收移位寄存器85的DFF 852的输出端子Q输出的数据信号B2和移位寄存器85的DFF 853的输出端子Q输出的数据信号B3，并输出对数据信号B2、B3进行或运算得到的数据信号B4。数据信号B4在DFF 852的输出定时(t＝12T)上升，在DFF 853的输出定时(t＝15T)下降，因此，相比于输入信号输入端子82的信道B的RZ数据信号B0，数据信号B4的脉冲宽度从2T扩展为3T。
OR 89输出的数据信号A4和OR 90输出的数据信号B4被提供给OR88，因此通过对信道A和B的数据信号进行时分多路复用获得的多路复用信号D从OR 88输出。
多路复用信号D具有这样的特点：当用于传输作为光信号的多路复用信号D的“高”电平周期和“低”电平周期的最小允许值为3T时，各个信道的数据信号被多路复用，使得当在输入RZ数据信号A0和B0中每一个的脉冲周期16T中保持“高”电平周期和“低”电平周期的最小值3T时，各个信道的数据信号的脉冲周期彼此不同。也就是说，虽然当简单地合成各个信道的数据信号时获得现有技术中所示的多路复用信号，但是本实施例中多路复用脉冲宽度为10T的信道A的数据信号和脉冲宽度为6T的信道B的数据信号。也就是说，信道A的数据信号具有7T的“高”电平周期和3T的“低”电平周期(占空比为70％)，而信道B的数据信号具有3T的“高”电平周期和3T的“低”电平周期(占空比为50％)。
(信号多路复用电路的第二实施例的修改实例)
当从图19所示的第二实施例的配置中的移位寄存器84中去除DFF842时，产生多路复用信号D使得关于信道A，相比于脉冲周期10T，设定5T的“高”电平周期和5T的“低”电平周期(占空比为50％)，如图18(2)所示。关于信道B，相比于脉冲周期6T，设定3T的“高”电平周期和3T的“低”电平周期(占空比为50％)。为了分离这样的多路复用信号D，图1所示的信号分离电路的第一脉冲加宽单元12产生的脉冲信号P2的脉冲宽度k可设定为满足以下条件。
3T＜k＜5T
当从图19所示的第二实施例的配置中的移位寄存器84中去除DFF842，并且还从移位寄存器85中去除DFF 851和DFF 852的其中一个时，产生多路复用信号D使得关于信道A，相比于脉冲周期8T，设定5T的“高”电平周期和3T的“低”电平周期(占空比为62.5％)，如图18(3)所示。关于信道B，相比于脉冲周期8T，设定3T的“高”电平周期和5T的“低”电平周期(占空比为37.5％)。为了分离这样的多路复用信号D，图1所示的信号分离电路的第一脉冲加宽单元12产生的脉冲信号P2的脉冲宽度k可设定为满足以下条件。
3T＜k＜5T
当输入信号输入端子81的信道A的RZ数据信号A0和输入信号输入端子82的信道B的RZ数据信号B0彼此时钟同步时，作为图19所示的第二实施例的配置中移位寄存器84和85的第一级的DFF 841和DFF 851并非必要。顺便提及，即使数据信号A0和B0之间形成小于一个时钟(2T)的延迟差，也可以通过布置作为第一级的DFF 841和DFF 851吸收这个延迟差。
当输入信号输入端子81的信道A的RZ数据信号A0和输入信号输入端子82的信道B的RZ数据信号B0之间不存在8T的延迟差时，可添加给出8T延迟的四个DFF作为图19的配置中的移位寄存器85的DFF851、852之前的级。
虽然基于图19所示的第二实施例的配置描述了上述修改实例，但是移位寄存器84、85的配置不限于图19的配置，只要能够进行多路复用使得当在输入的RZ数据A0和B0中每一个的重复周期中保持“高”电平周期和“低”电平周期的最小值时，各个信道的数据信号的脉冲宽度彼此不同。
(信号多路复用电路的其它实施例)
例如当上述两个实施例中信道A的RZ数据信号A0为图17所示的RZ信号，信道B的RZ数据信号B0为图20所示的RZ信号时，可使用图16所示的移位寄存器84和AND 86，从而可将脉冲宽度从8T减少到7T，并且可使用图19所示的移位寄存器85和OR 90，从而可将脉冲宽度从2T 扩展到3T。在这种方式下，可根据每个信道的输入数据信号的脉冲宽度和定时，适当地调节移位寄存器等的配置，从而产生相同形式的多路复用信号。
上述两个实施例描述的情形中产生两信道多路复用信号。为了将信号多路复用电路应用于3个信道以上的多路复用，可根据要被多路复用的信道的数目设置图16和图19所示的移位寄存器和AND或OR，使得能够根据多路复用信号中每个信道的时隙(“高”电平周期和“低”电平周期)的最小值来设定每个信道的脉冲周期。例如，当保持“高”电平周期和“低”电平周期的最小值3T时，为了多路复用3个信道的数据信号，使得数据信号的“高”电平周期彼此不同，可进行配置使得3个信道的重复周期设定在24T，关于第一信道，相比于脉冲周期10T，设定7T的“高”电平周期和3T的“低”电平周期(占空比为70％)，关于第二信道，相比于脉冲周期8T，设定5T的“高”电平周期和3T的“低”电平周期(占空比为62.5％)，关于第三信道，相比于脉冲周期6T，设定3T的“高”电平周期和3T的“低”电平周期(占空比为50％)。
工业实用性
本发明可应用于在例如用于通过1位量化信号传输音频数据的系统和用于传输MPEG视频数据的系统这样的数字数据传输系统中，多个信道的数字数据信号的多路复用传输系统。特别是在用于将数字数据信号作为光信号传输的系统中，可进行多个信道的信号的多路复用和分离，而没有由于数据传输速度的下降而导致的音频质量和图像质量的降低。对于两信道多路复用传输的情形，通过使各个信道的数据信号的脉冲宽度彼此不同的简单方法，不需要使用任何时钟，就能够容易地进行信号分离，从而能够实现接收机侧设备的简化和成本的降低。

Claims (19)

1.一种信号分离电路，用于接收多路复用信号D，当所述多路复用信号D是通过对两个信道的数据信号进行时分多路复用获得的信号时，从所述多路复用信号D中分离出第一至第二个信道的数据信号D1和D2，其中第一信道的数据信号是具有脉冲周期T1和逻辑“1”脉冲宽度m的RZ归零信号，第二信道的数据信号是具有脉冲周期T2和逻辑“1”脉冲宽度n的RZ信号，数值m和n满足关系n＜m，所述信号分离电路包括：
第一微分单元，接收所述多路复用信号D，检测每个信道的数据信号的逻辑“1”的前沿，并输出指示其定时的第一脉冲信号P1；
第一脉冲加宽单元，以所述第一脉冲信号P1的每个脉冲作为触发，输出第二脉冲信号P2，使得所述第二脉冲信号P2的每个脉冲的脉冲宽度k满足条件
n＜k＜min(m，T2)
其中min(m，T2)是所述m和所述T2中较小的一个；
第一脉冲产生单元，判断在所述第二脉冲信号P2的后沿定时，所述多路复用信号D是逻辑“1”还是逻辑“0”，当所述多路复用信号D是逻辑“1”时产生具有预定脉冲宽度的脉冲信号，并将所述脉冲信号输出作为所述第一信道的所述数据信号D1；以及
第二脉冲产生单元，判断在所述第二脉冲信号P2的后沿定时，所述多路复用信号D是逻辑“1”还是逻辑“0”，当所述多路复用信号D是逻辑“0”时产生具有预定脉冲宽度的脉冲信号，并将所述脉冲信号输出作为所述第二信道的所述数据信号D2。
2.如权利要求1所述的信号分离电路，其中，所述第一脉冲产生单元包括：
第二微分单元，检测所述第二脉冲信号P2的每个脉冲的后沿，并输出指示其定时的第三脉冲信号P3；
AND单元，接收所述第三脉冲信号P3和所述多路复用信号D，并通过对所述第三脉冲信号P3和所述多路复用信号D进行与运算，输出与运算得到的信号P4；以及
第二脉冲加宽单元，将所述与运算得到的信号P4的脉冲宽度加宽至预定脉冲宽度，从而产生所述第一信道的所述数据信号D1。
3.如权利要求1所述的信号分离电路，其中，所述第一脉冲产生单元包括：
AND单元，接收将所述第二脉冲信号P2逻辑地反转获得的反转脉冲信号P2和所述多路复用信号D，并通过对所述反转脉冲信号P2和所述多路复用信号D进行与运算，输出与运算得到的信号P4；以及
第二脉冲加宽单元，将所述与运算得到的信号P4的脉冲宽度加宽至预定脉冲宽度，从而产生所述第一信道的所述数据信号D1。
4.如权利要求1所述的信号分离电路，其中，所述第二脉冲产生单元包括：
第二微分单元，检测所述第二脉冲信号P2的每个脉冲的后沿，并输出指示其定时的第三脉冲信号P3；
AND单元，接收所述第三脉冲信号P3和将所述多路复用信号D逻辑地反转获得的反转多路复用信号D，并通过对所述第三脉冲信号P3和所述反转多路复用信号D进行与运算，输出与运算得到的信号P5；以及
第三脉冲加宽单元，将所述与运算得到的信号P5的脉冲宽度加宽至预定脉冲宽度，从而产生所述第二信道的所述数据信号D2。
5.如权利要求1所述的信号分离电路，其中，所述第二脉冲产生单元包括：
AND单元，接收所述第二脉冲信号P2和将所述多路复用信号D逻辑地反转获得的反转多路复用信号D，并通过对所述第二脉冲信号P2和所述反转多路复用信号D进行与运算，输出与运算得到的信号P5；以及
第二脉冲加宽单元，将所述与运算得到的信号P5的脉冲宽度加宽至预定脉冲宽度，从而产生所述第二信道的所述数据信号D2。
6.一种信号分离电路，用于接收多路复用信号D，当所述多路复用信号D是通过对N个信道的数据信号进行时分多路复用获得的信号时，从所述多路复用信号D中分离出第二至第N个信道的数据信号D2至DN，即，第一信道的数据信号是具有脉冲周期T1和逻辑“1”脉冲宽度m的RZ归零信号，第二至第N个信道的数据信号是分别具有脉冲周期T2至TN和逻辑“1”脉冲宽度n2至nN的RZ信号，其中N为不小于3的整数，数值m和n2至nN满足关系max(n2至nN)＜m，其中max(n2至nN)是数值n2至nN中的最大值，所述信号分离电路包括：
第一微分单元，接收具有作为逻辑“1”的所述第一信道的所述数据信号的所述多路复用信号D，检测每个信道的数据信号的逻辑“1”的前沿，并输出指示其定时的第一脉冲信号P1；
脉冲加宽单元，以所述第一脉冲信号P1的每个脉冲作为触发，输出第二脉冲信号P2，使得所述第二脉冲信号P2的每个脉冲的脉冲宽度k满足条件
max(n2至nN)＜k＜min(m，T2至TN)
其中min(m，T2至TN)是所述m和所述T2至TN中最小的一个；
标志信号产生单元，判断在所述第二脉冲信号P2的后沿定时，所述多路复用信号D是逻辑“1”还是逻辑“0”，当所述多路复用信号D是逻辑“1”时，所述标志信号产生单元输出指示所述第一信道的所述数据信号的定时的标志信号L1；
第一至第(N-1)锁存脉冲产生单元，以所述标志信号L1作为基点，产生第一至第(N-1)锁存脉冲，所述第一至第(N-1)锁存脉冲具有这样的脉冲宽度，使得所述第一至第(N-1)锁存脉冲的后沿位于所述第二至第N个信道的所述数据信号的脉冲宽度内；以及
第一至第(N-1)锁存单元，在所述第一至第(N-1)锁存脉冲的后沿锁存所述多路复用信号D，并输出锁存的信号作为所述第二至第N个信道的所述数据信号D2至DN。
7.如权利要求6所述的信号分离电路，其中，所述标志信号产生单元包括：
第二微分单元，检测所述第二脉冲信号P2的每个脉冲的后沿，并输出指示其定时的第三脉冲信号P3；以及
AND单元，接收所述第三脉冲信号P3和所述多路复用信号D，并通过对所述第三脉冲信号P3和所述多路复用信号D进行与运算，输出与运算得到的信号作为所述标志信号L1。
8.如权利要求6所述的信号分离电路，其中，所述标志信号产生单元是AND单元，所述AND单元接收将所述第二脉冲信号P2逻辑地反转获得的反转脉冲信号P2和所述多路复用信号D，并通过对所述反转脉冲信号P2和所述多路复用信号D进行与运算，输出与运算得到的信号作为所述标志信号L1。
9.如权利要求1或6所述的信号分离电路，其中，所述第一微分单元接收所述多路复用信号D，将所述多路复用信号D复制形成两个多路复用信号D，对通过将所述两个多路复用信号D的其中一个延迟预定的延迟量并将其逻辑地反转所获得的延迟反转多路复用信号和所述两个多路复用信号D中的另一个进行与运算，并且在每个信道的数据信号的逻辑“1”的前沿定时，产生所述第一脉冲信号P1，所述第一脉冲信号P1的每个脉冲的脉冲宽度对应于所述延迟量。
10.如权利要求2、4或7所述的信号分离电路，其中，所述第二微分单元接收所述第二脉冲信号P2，将所述第二脉冲信号P2复制形成两个第二脉冲信号P2，对通过将所述两个第二脉冲信号P2的其中一个延迟预定的延迟量所获得的延迟脉冲串和通过将所述两个第二脉冲信号P2中的另一个逻辑地反转获得的反转脉冲串进行与运算，并且在所述第二脉冲信号P2的每个脉冲的后沿定时，产生所述第三脉冲信号P3，所述第三脉冲信号P3的每个脉冲的脉冲宽度对应于所述延迟量。
11.一种信号分离方法，用于接收多路复用信号D，当所述多路复用信号D是通过对两个信道的数据信号进行时分多路复用获得的信号时，将所述多路复用信号D分离为各个信道的数据信号D1和D2，其中第一信道的数据信号是具有脉冲周期T1和逻辑“1”脉冲宽度m的RZ归零信号，第二信道的数据信号是具有脉冲周期T2和逻辑“1”脉冲宽度n的RZ信号，数值m和n满足关系n＜m，所述信号分离方法包括：
第一微分步骤，接收所述多路复用信号D，检测每个信道的数据信号的逻辑“1”的前沿，并输出指示其定时的第一脉冲信号P1；
第一脉冲加宽步骤，以所述第一脉冲信号P1的每个脉冲作为触发，输出第二脉冲信号P2，使得所述第二脉冲信号P2的每个脉冲的脉冲宽度k满足条件
n＜k＜min(m，T2)
其中min(m，T2)是所述m和所述T2中较小的一个；
第一脉冲产生步骤，判断在所述第二脉冲信号P2的后沿定时，所述多路复用信号D是逻辑“1”还是逻辑“0”，当所述多路复用信号D是逻辑“1”时产生具有预定脉冲宽度的脉冲信号，并将所述脉冲信号输出作为所述第一信道的所述数据信号D1；以及
第二脉冲产生步骤，判断在所述第二脉冲信号P2的后沿定时，所述多路复用信号D是逻辑“1”还是逻辑“0”，当所述多路复用信号D是逻辑“0”时产生具有预定脉冲宽度的脉冲信号，并将所述脉冲信号输出作为所述第二信道的所述数据信号D2。
12.一种信号分离方法，用于接收多路复用信号D，当所述多路复用信号D是通过对N个信道的数据信号进行时分多路复用获得的信号时，从所述多路复用信号D中分离出第二至第N个信道的数据信号D2至DN，即，第一信道的数据信号是具有脉冲周期T1和逻辑“1”脉冲宽度m的RZ归零信号，第二至第N个信道的数据信号是分别具有脉冲周期T2至TN和逻辑“1”脉冲宽度n2至nN的RZ信号，其中N为不小于3的整数，数值m和n2至nN满足关系max(n2至nN)＜m，其中max(n2至nN)是数值n2至nN中的最大值，所述信号分离方法包括：
第一微分步骤，接收具有作为逻辑“1”的所述第一信道的所述数据信号的所述多路复用信号D，检测每个信道的数据信号的逻辑“1”的前沿，并输出指示其定时的第一脉冲信号P1；
脉冲加宽步骤，以所述第一脉冲信号P1的每个脉冲作为触发，输出第二脉冲信号P2，使得所述第二脉冲信号P2的每个脉冲的脉冲宽度k满足条件
max(n2至nN)＜k＜min(m，T2至TN)
其中min(m，T2至TN)是所述m和所述T2至TN中最小的一个；
标志信号产生步骤，判断在所述第二脉冲信号P2的后沿定时，所述多路复用信号D是逻辑“1”还是逻辑“0”，当所述多路复用信号D是逻辑“1”时，所述标志信号产生单元输出指示所述第一信道的所述数据信号的定时的标志信号L1；
第一至第(N-1)锁存脉冲产生步骤，以所述标志信号L1作为基点产生第一至第(N-1)锁存脉冲，所述第一至第(N-1)锁存脉冲具有这样的脉冲宽度，使得所述第一至第(N-1)锁存脉冲的后沿位于所述第二至第N个信道的所述数据信号的脉冲宽度内；以及
第一至第(N-1)锁存步骤，在所述第一至第(N-1)锁存脉冲的后沿锁存所述多路复用信号D，并输出锁存的信号作为所述第二至第N个信道的所述数据信号D2至DN。
13.一种信号多路复用电路，用于接收第一信道和第二信道的数据信号，并产生多路复用信号，所述第一信道和第二信道的数据信号是RZ归零信号，所述多路复用信号是通过以所述两个信道的重复周期T对所述两个信道的数据信号进行时分多路复用获得的，其中，
在T＝T1+T2的情形下，当T1是所述第一信道的数据信号的脉冲周期，m是所述第一信道的数据信号的逻辑“1”脉冲宽度，T2是所述第二信道的数据信号的脉冲周期，n是所述第二信道的数据信号的逻辑“1”脉冲宽度时，产生所述两个信道的数据信号并将其时分多路复用，使得在满足n＜m的同时，“高”电平周期n以及“低”电平周期(T1-m)和(T2-n)的最小值不小于预定值。
14.一种信号多路复用电路，用于接收第一至第N信道的数据信号，并产生多路复用信号，所述第一至第N信道的数据信号是RZ归零信号，所述多路复用信号是通过以所述N个信道的重复周期T对所述N个信道的数据信号进行时分多路复用获得的，其中N为不小于3的整数，并且其中，
在T＝T1+T2+...+TN的情形下，当T1是所述第一信道的数据信号的脉冲周期，m是所述第一信道的数据信号的逻辑“1”脉冲宽度，T2至TN是所述第二至第N信道的数据信号的脉冲周期，n2至nN是所述第二至第N信道的数据信号的逻辑“1”脉冲宽度时，产生所述N个信道的数据信号并将其时分多路复用，使得在n2至nN的最大值小于m的同时，“高”电平周期n2至nN以及“低”电平周期(T1-m)和(T2-n2)至(TN-nN)的最小值不小于预定值。
15.如权利要求13或14所述的信号多路复用电路，其中，所述信道中至少一个信道的数据信号的“高”电平周期和“低”电平周期中的每一个都被设定在所述预定值。
16.如权利要求13或14所述的信号多路复用电路，其中，所有信道的数据信号的每个“低”电平周期被设定在所述预定值。
17.如权利要求13或14所述的信号多路复用电路，其中，根据光信号发射-接收机的特性将各个信道的“高”电平周期和“低”电平周期设定为不小于所述预定值，所述光信号发射-接收机发射和接收每个信道的所述数据信号作为光信号，所述数据信号是1位量化信号。
18.一种信号多路复用方法，用于接收第一信道和第二信道的数据信号，并产生多路复用信号，所述第一信道和第二信道的数据信号是RZ归零信号，所述多路复用信号是通过以所述两个信道的重复周期T对所述两个信道的数据信号进行时分多路复用获得的，其中，
在T＝T1+T2的情形下，当T1是所述第一信道的数据信号的脉冲周期，m是所述第一信道的数据信号的逻辑“1”脉冲宽度，T2是所述第二信道的数据信号的脉冲周期，n是所述第二信道的数据信号的逻辑“1”脉冲宽度时，产生所述两个信道的数据信号并将其时分多路复用，使得在满足n＜m的同时，“高”电平周期n以及“低”电平周期(T1-m)和(T2-n)的最小值不小于预定值。
19.一种信号多路复用方法，用于接收第一至第N个信道的数据信号，并产生多路复用信号，所述第一至第N信道的数据信号是RZ归零信号，所述多路复用信号是通过以所述N个信道的重复周期T对所述N个信道的数据信号进行时分多路复用获得的，其中N为不小于3的整数，并且其中，
在T＝T1+T2+...TN的情形下，当T1是所述第一信道的数据信号的脉冲周期，m是所述第一信道的数据信号的逻辑“1”脉冲宽度，T2至TN是所述第二至第N信道的数据信号的脉冲周期，n2至nN是所述第二至第N个信道的数据信号的逻辑“1”脉冲宽度时，产生所述N个信道的数据信号并将其时分多路复用，使得在n2至nN的最大值小于m的同时，“高”电平周期n2至nN以及“低”电平周期(T1-m)和(T2-n2)至(TN-nN)的最小值不小于预定值。
CN2006800426760A 2005-12-07 2006-12-07 信号分离电路、信号分离方法、信号多路复用电路及信号多路复用方法 Expired - Fee Related CN101310471B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP353399/2005 2005-12-07
JP2005353399 2005-12-07
JP201807/2006 2006-07-25
JP2006201807 2006-07-25
PCT/JP2006/324451 WO2007066722A1 (ja) 2005-12-07 2006-12-07 信号分離回路、信号分離方法、信号多重回路および信号多重方法

Publications (2)

Publication Number Publication Date
CN101310471A CN101310471A (zh) 2008-11-19
CN101310471B true CN101310471B (zh) 2011-10-05

Family

ID=38122867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800426760A Expired - Fee Related CN101310471B (zh) 2005-12-07 2006-12-07 信号分离电路、信号分离方法、信号多路复用电路及信号多路复用方法

Country Status (5)

Country Link
US (2) US7894490B2 (zh)
EP (1) EP1959605A4 (zh)
JP (1) JP4612055B2 (zh)
CN (1) CN101310471B (zh)
WO (1) WO2007066722A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4757780B2 (ja) * 2006-11-21 2011-08-24 日本電信電話株式会社 信号分離回路および方法
US8804800B2 (en) * 2010-10-08 2014-08-12 Electronics And Telecommunications Research Institute Frequency response measurement system and method
US9425949B2 (en) * 2013-09-03 2016-08-23 Mediatek Singapore Pte. Ltd. Communication unit and sliced radio frequency module therefor
KR20150082911A (ko) * 2014-01-08 2015-07-16 삼성전자주식회사 반도체 장치 및 그 제어 방법
WO2015162776A1 (ja) * 2014-04-25 2015-10-29 Quadrac株式会社 通信システム及び通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267977A (zh) * 1999-03-17 2000-09-27 富士通株式会社 无线电话系统的时延纠正系统
CN1316838A (zh) * 2000-04-04 2001-10-10 索尼公司 数据多路复用器、数据多路复用方法和记录介质
CN1466284A (zh) * 2002-07-02 2004-01-07 华为技术有限公司 一种实现时隙复用解复用的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873777A (en) * 1972-05-23 1975-03-25 Japan Broadcasting Corp Signal transmission system for transmitting a plurality of series of signals
US3889293A (en) * 1973-03-05 1975-06-10 Us Navy Radar recording and reproducing system with pulse modulation and time division multiplexing
JPS6218140A (ja) * 1985-07-16 1987-01-27 Mitsubishi Electric Corp デジタル通信装置の受信装置
JP2003069533A (ja) * 2001-08-23 2003-03-07 Oki Electric Ind Co Ltd 光多重伝送装置及び光多重伝送システム
JP2005303820A (ja) 2004-04-14 2005-10-27 Nippon Telegr & Teleph Corp <Ntt> 信号多重回路および分離回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267977A (zh) * 1999-03-17 2000-09-27 富士通株式会社 无线电话系统的时延纠正系统
CN1316838A (zh) * 2000-04-04 2001-10-10 索尼公司 数据多路复用器、数据多路复用方法和记录介质
CN1466284A (zh) * 2002-07-02 2004-01-07 华为技术有限公司 一种实现时隙复用解复用的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-303820A 2005.10.27

Also Published As

Publication number Publication date
JPWO2007066722A1 (ja) 2009-05-21
US8731006B2 (en) 2014-05-20
EP1959605A1 (en) 2008-08-20
EP1959605A4 (en) 2013-04-24
US7894490B2 (en) 2011-02-22
US20090175300A1 (en) 2009-07-09
JP4612055B2 (ja) 2011-01-12
US20110170636A1 (en) 2011-07-14
CN101310471A (zh) 2008-11-19
WO2007066722A1 (ja) 2007-06-14

Similar Documents

Publication Publication Date Title
EP0477582B1 (en) Digital frequency multiplication and data serialization circuits
CA1298005C (en) Frame synchronizing apparatus
US8634503B2 (en) Fast lock clock-data recovery for phase steps
CN101310471B (zh) 信号分离电路、信号分离方法、信号多路复用电路及信号多路复用方法
US7965143B2 (en) Digital phase detector and phase-locked loop
CN102522981B (zh) 一种高速并行接口电路
US20060023824A1 (en) Method and device for extracting a clock frequency underlying a data stream
US5864250A (en) Non-servo clock and data recovery circuit and method
JP2002051033A (ja) マルチスピード組み込み式クロックシリアル受信機のためのデータ速度検出の方法およびシステム
KR20090010579A (ko) 직렬 송수신 장치 및 그 통신 방법
CN102457261B (zh) 无干扰过采样时钟和数据恢复
US9136949B1 (en) Circuits and methods for data detection
EP0545392B1 (en) Synchronous circuit
KR100371300B1 (ko) 비트동기회로
CN103001652A (zh) 数据多路复用传送系统、多路复用传送信号接收装置及多路复用传送信号发送装置
US6389090B2 (en) Digital clock/data signal recovery method and apparatus
EP0463380A1 (en) Digital data regeneration and deserialization circuits
US7532645B1 (en) Receiver operable to receive data at a lower data rate
CN101542959A (zh) 用于接收数据的方法和电路
KR100680434B1 (ko) 클록 추출장치
CN101534186B (zh) 实现从以太网信号中提取时钟的数字平滑电路及方法
US6933866B1 (en) Variable data rate receiver
US20100239059A1 (en) Transmission method and transmission apparatus
CN103414452A (zh) 时钟数据恢复装置及电子设备
US5781587A (en) Clock extraction circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111005

Termination date: 20161207