JP4612055B2 - 信号分離回路、信号分離方法、信号多重回路および信号多重方法 - Google Patents

信号分離回路、信号分離方法、信号多重回路および信号多重方法 Download PDF

Info

Publication number
JP4612055B2
JP4612055B2 JP2007549173A JP2007549173A JP4612055B2 JP 4612055 B2 JP4612055 B2 JP 4612055B2 JP 2007549173 A JP2007549173 A JP 2007549173A JP 2007549173 A JP2007549173 A JP 2007549173A JP 4612055 B2 JP4612055 B2 JP 4612055B2
Authority
JP
Japan
Prior art keywords
signal
pulse
channel
logic
multiplexed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007549173A
Other languages
English (en)
Other versions
JPWO2007066722A1 (ja
Inventor
康之 松谷
隆子 石原
伸一郎 武藤
禎之 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPWO2007066722A1 publication Critical patent/JPWO2007066722A1/ja
Application granted granted Critical
Publication of JP4612055B2 publication Critical patent/JP4612055B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J7/00—Multiplex systems in which the amplitudes or durations of the signals in individual channels are characteristic of those channels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0614—Systems characterised by the synchronising information used the synchronising signal being characterised by the amplitude, duration or polarity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、複数チャネルのＲＺ（Return to Zero) データ信号を時分割多重化した多重化信号を入力し、各チャネルのＲＺデータ信号を分離する信号分離回路および信号分離方法に関する。また、本発明は、パルス周期が異なる複数チャネルのＲＺデータ信号を時分割多重化した多重化信号を生成する信号多重回路および信号多重方法に関する。
図２１は、従来の信号多重回路の構成例を示す（特許文献１）。図２２は、従来の信号多重回路の動作例を示すタイムチャートであり、横軸は時間を示す。ここでは２チャネルの多重化信号を生成する場合について示す。
図２１および図２２において、信号入力端子１０１に入力されるチャネルＡのＮＲＺ（Non Return to Zero) 信号Ａ０は、３入力ＡＮＤ（論理積）回路１０４の第１の入力端子に入力される。信号入力端子１０２に入力されたチャネルＢのＮＲＺ信号Ｂ０は、４入力ＡＮＤ回路１０５の第１の入力端子に入力される。クロック入力端子１０３に入力されるクロックＣＫは、ＴＦＦ（Ｔフリップフロップ）１０６，１０７，１０８で順次１／２に分周され、入力からみてそれぞれ１／２、１／４、１／８に分周された分周クロック（ＣＫ／２，ＣＫ／４，ＣＫ／８）になる。ＴＦＦ１０８から出力される１／８分周クロックは、さらにインバータ回路１０９を介して反転１／８分周クロックになる。ここで、入力するクロックＣＫの周期を２Ｔとしたときに、ＮＲＺ信号Ａ０，Ｂ０のパルス周期（繰り返し周期）は16Ｔである。
３入力ＡＮＤ回路１０４は、第２および第３の入力端子に１／４分周クロックおよび１／８分周クロックを入力し、ＮＲＺ信号Ａ０とのＡＮＤ演算によりＲＺ信号Ａ１を出力する。このＲＺ信号Ａ１は、論理「１」の場合、パルス周期16Ｔでディーティ比25％（パルス幅４Ｔ、ゼロ区間幅12Ｔ）となる。一方、４入力ＡＮＤ回路１０５は、第２，第３および第４の入力端子に１／２分周クロック、１／４分周クロックおよび反転１／８分周クロックを入力し、ＮＲＺ信号Ｂ０とのＡＮＤ演算によりＲＺ信号Ｂ１を出力する。このＲＺ信号Ｂ１は、論理「１」の場合、信号入力端子１０２に入力されるＮＲＺ信号Ｂ０に対して８Ｔ遅れて立ち上がり、パルス周期16Ｔでディーティ比12.5％（パルス幅２Ｔ、ゼロ区間幅14Ｔ）となる。
セレクタ１１０は、１／８分周クロックに応じて、ＲＺ信号Ａ１，Ｂ１を交互に選択し、ＮＲＺ信号Ａ０，Ｂ０のパルス周期16Ｔでそれぞれパルス幅４Ｔと２Ｔの多重化信号Ｄを出力する。セレクタ１１０の代わりにＯＲ（論理和）回路を用いてもよい。この多重化信号Ｄは、入力信号のパルス周期（繰り返し周期）16Ｔを１フレームとして、多重化される各チャネルのパルス周期が均等に８Ｔであるとともに、それぞれ50％、25％のデューティ比でＲＺ信号Ａ１，Ｂ１が多重化される。
図２３は、２チャネルの多重化信号を分離する従来の信号分離回路の構成例を示す。ここでは、ＣＤＲ（クロックデータリカバリ）回路と２個のラッチ回路を組み合わせた構成例を示す。図２４は、ＣＤＲ回路の動作例を示すタイムチャートであり、横軸は時間を示す。図２５は、従来の信号分離回路の動作例を示すタイムチャートであり、横軸は時間を示す。
図２３において、ＣＤＲ回路は、位相比較器１５１、チャージポンプ回路１５２、ループフィルタ１５３、ＶＣＯ（電圧制御発振器）１５４、１／２分周器１５５からなるＰＬＬ回路で構成される。位相比較器１５１は、図２４に示すように、２チャネルの多重化信号Ｄと１／２分周器１５５の出力信号ＣＫ２を入力し、その位相差分のパルス幅を有するパルス信号ｓ１を出力する。このパルス信号ｓ１は、チャージポンプ回路１５２を介してループフィルタ１５３で積分され、この積分出力によりＶＣＯ１５４の発振周波数が制御される。
ＶＣＯ１５４は、多重化信号Ｄのパルス周波数のほぼ２倍で発振するように設定されているが、ＣＤＲ回路（ＰＬＬ回路）の作用により、正確に多重化信号Ｄのパルス周波数の２倍になるように発振周波数が制御される。なお、ＣＤＲ回路では、入力する２チャネル多重化信号Ｄの論理「１」のパルスに対応して同期動作が行われる。図２５に示すタイムチャートは、入力する多重化信号Ｄ、ＶＣＯ１５４の出力信号ＣＫ１、１／２分周器１５５の出力信号ＣＫ２が同期している状態を示す。
多重化信号Ｄに同期した１／２分周器１５５の出力信号ＣＫ２は、１／２分周器１５６で１／２分周したクロックＣＫ３に変換され、ラッチ回路１５８に入力される。またクロックＣＫ３は、インバータ回路１５７で位相反転した反転クロックＣＫ４に変換され、ラッチ回路１５９に入力される。ラッチ回路１５８は、クロックＣＫ３の立ち上がりで多重化信号Ｄをラッチし、チャネル１のデータ信号Ｄ１を分離する。ラッチ回路１５９は、反転クロックＣＫ４の立ち上がりで多重化信号Ｄをラッチし、チャネル２のデータ信号Ｄ２を分離する。
図２６は、４チャネルの多重化信号を分離する従来の信号分離回路の構成例を示す（特許文献１）。図２７は、図２６に示す従来の信号分離回路の動作例を示すタイムチャートであり、横軸は時間を示す。ここでは、４チャネルの多重化信号をそれぞれ対応する出力端子に分離する過程を示すが、基準となるチャネルとその他のチャネルのデューティ比（パルス幅）の違いを利用して分離するようになっている。すなわち、図２７では各チャネルのパルス周期として４クロックを割り当て、チャネルＡとチャネルＢ〜Ｄのパルス幅は２クロック（デューティ比50％）と１クロック（デューティ比25％）としている。なお、クロックＣＫは、図２３に示すＣＤＲ回路を用いて入力する４チャネル多重化信号に同期して生成されるものとする。
図２６および図２７において、ラッチ回路１６１は入力する４チャネルの多重化信号ＤをクロックＣＫでラッチし、ラッチデータ列ｃａを出力する。遅延回路１６２はこのラッチデータ列ｃａを１クロック分遅延させ、遅延データ列ｃｂを出力する。パルス幅検出回路１６３は、ラッチデータ列ｃａと遅延データ列ｃｂのＡＮＤ演算を行うことにより、パルス幅が他のチャネルより広いチャネルＡのみを抽出し、フレーム先頭タイミングパルスｃｃとして出力する。このフレーム先頭タイミングパルスｃｃは、ラッチデータ列ｃａ内の各チャネルの物理的位置を決定するキーパルスであり、このタイミングを基点としてチャネルＢ〜Ｄを分離することになる。
マスク生成回路１６４は、ラッチデータ列ｃａとフレーム先頭タイミングパルスｃｃを入力し、フレーム先頭タイミングパルスｃｃのパルス幅をデータ列ｃａの後続チャネルＢの前縁までに相当する３クロック分まで拡幅したマスクパタンｃｄを出力する。位相差調整回路１６５は、このマスクパタンｃｄに対して、ラッチデータ列ｃａの各チャネルＢ，Ｃ，Ｄの前縁に対応する所定の遅延量を与え、一連のマスクパタンｃｄ，ｃｅ，ｃｆ，ｃｇを出力する。抽出回路１６６は、遅延データ列ｃｂと、マスクパタンｃｄ，ｃｅ，ｃｆ，ｃｇのＡＮＤ演算を行うことにより、各チャネルＡ〜Ｄのデータｃｈ，ｃｉ，ｃｊ，ｃｋを抽出する。
なお、チャネルＡは、フレーム先頭タイミングパルスｃｃを生成するために常に論理「１」の信号であり、かつ他のチャネルＢ〜Ｄのデータとパルス幅が異なる必要があり、実際にデータ伝送に利用できるのはチャネルＢ〜Ｄとなる。
特開２００５−３０３８２０号公報
従来の信号分離回路は、ＣＤＲ回路を用いて入力する多重化信号に同期したクロックを再生し、そのクロックを用いて各チャネルの信号を分離する構成になっている。すなわち、従来の信号分離回路ではクロック再生が不可欠であった。しかし、ＣＤＲ回路を構成する位相同期ループ（ＰＬＬ）回路には、高周波（クロック周波数の２倍）で動作する電圧制御発振器（ＶＣＯ）が含まれるために消費電力が大きく、また時定数の長いループフィルタ等が含まれるために同期引き込み時間が長くなる問題があった。
なお、３チャネル以上の多重化信号を分離する従来の信号分離回路は、図２６および図２７に示すように、基準チャネルとその他のチャネルのパルス幅の違いを利用して基準チャネルに対応するフレーム先頭タイミングを検出し、そのフレーム先頭タイミングを基準にその他のチャネルの信号を分離する構成になっている。しかし、この回路構成でもクロック再生が不可欠な要素になっている。
ところで、時分割多重する各ＲＺ信号を光信号として伝送する場合には、送信する発光部品および受信する受光部品の応答速度に応じて、パルス幅とゼロ区間幅の最小値が決まってくる。すなわち、ＲＺ信号のパルス幅またはゼロ区間幅が狭くなると、それだけ高速の光部品が必要になる。
また、図２２、図２５および図２７に示す多重化信号Ｄのように、各チャネルのパルス周期が均一であるときに、各チャネルのデューティ比（パルス幅）に違いをもたせようとすると、特定のチャネルのパルス幅またはゼロ区間幅が非常に狭くなることがある。その場合には、やはり高速の光部品が必要になって送受信機のコストが高くなる要因になる。
一方、送受信機を低コストで実現するために多重化する各ＲＺ信号のパルス幅またはゼロ区間幅を広くしようとすると、各チャネルのパルス周期も長くせざるをえない。その結果、データ伝送速度が低下することになり、例えば音声を１ビット量子化信号として多重化伝送する場合には音声品質が低下することになる。
本発明は、低消費電力で応答速度が速く、さらに低部品コストの構成により、多重化信号に同期したクロックを用いずに複数チャネルのＲＺ信号に分離することができる信号分離回路および信号分離方法を提供することを目的とする。
また、本発明は、データ伝送速度を低下させることなく、パルス幅の異なる複数チャネルのＲＺ信号を多重化することができる信号多重回路および信号多重方法を提供することを目的とする。
第１の発明は、ＲＺ信号である第１チャネルのデータ信号をパルス周期Ｔ1 、論理「１」のパルス幅ｍとし、ＲＺ信号である第２チャネルのデータ信号をパルス周期Ｔ2 、論理「１」のパルス幅ｎとし、ｎ＜ｍである２チャネルのデータ信号を時分割多重した多重化信号Ｄを入力し、各チャネルのデータ信号Ｄ１，Ｄ２を分離する信号分離回路において、多重化信号Ｄを入力し、各チャネルの論理「１」のデータ信号の前縁を検出し、そのタイミングを示す第１のパルス信号Ｐ１を出力する第１の微分手段と、第１のパルス信号Ｐ１の各パルスをトリガとし、ｍとＴ2 の小さい方をmin(ｍ，Ｔ2)としたときに、各パルスのパルス幅ｋが
ｎ＜ｋ＜min(ｍ，Ｔ2)
の条件を満たす第２のパルス信号Ｐ２を出力する第１のパルス拡幅手段と、第２のパルス信号Ｐ２の後縁のタイミングで多重化信号Ｄが論理「１」であるか論理「０」であるかを判別し、論理「１」であるときに所定のパルス幅を有するパルス信号を生成し、第１チャネルのデータ信号Ｄ１として出力する第１のパルス生成手段と、第２のパルス信号Ｐ２の後縁のタイミングで多重化信号Ｄ１が論理「１」であるか論理「０」であるかを判別し、論理「０」であるときに所定のパルス幅を有するパルス信号を生成し、第２チャネルのデータ信号Ｄ２として出力する第２のパルス生成手段とを備える。
第１の発明の信号分離回路における第１のパルス生成手段は、第２のパルス信号Ｐ２の各パルスの後縁を検出し、そのタイミングを示す第３のパルス信号Ｐ３を出力する第２の微分手段と、第３のパルス信号Ｐ３と多重化信号Ｄを入力して論理積をとり、その論理積信号Ｐ４を出力する論理積手段と、論理積信号Ｐ４を所定のパルス幅に拡幅し、第１チャネルのデータ信号Ｄ１を生成する第２のパルス拡幅手段とを備える。
第１の発明の信号分離回路における第１のパルス生成手段は、第２のパルス信号Ｐ２を論理反転した反転パルス信号Ｐ２と多重化信号Ｄを入力して論理積をとり、その論理積信号Ｐ４を出力する論理積手段と、論理積信号Ｐ４を所定のパルス幅に拡幅し、第１チャネルのデータ信号Ｄ１を生成する第２のパルス拡幅手段とを備える。
第１の発明の信号分離回路における第２のパルス生成手段は、第２のパルス信号Ｐ２の各パルスの後縁を検出し、そのタイミングを示す第３のパルス信号Ｐ３を出力する第２の微分手段と、第３のパルス信号Ｐ３と多重化信号Ｄを論理反転した反転多重化信号Ｄを入力して論理積をとり、その論理積信号Ｐ５を出力する論理積手段と、論理積信号Ｐ５を所定のパルス幅に拡幅し、第２チャネルのデータ信号Ｄ２を生成する第３のパルス拡幅手段とを備える。
第１の発明の信号分離回路における第２のパルス生成手段は、第２のパルス信号Ｐ２と多重化信号Ｄを論理反転した反転多重化信号Ｄを入力して論理積をとり、その論理積信号Ｐ５を出力する論理積手段と、論理積信号Ｐ５を所定のパルス幅に拡幅し、第２チャネルのデータ信号Ｄ２を生成する第２のパルス拡幅手段とを備える。
第２の発明は、ＲＺ信号である第１チャネルのデータ信号をパルス周期Ｔ1 、論理「１」のパルス幅ｍとし、ＲＺ信号である第２チャネルのデータ信号〜第Ｎチャネル（Ｎは３以上の整数）のデータ信号をパルス周期Ｔ2 〜ＴN 、論理「１」のパルス幅ｎ2 〜ｎN とし、ｎ2 〜ｎN の最大値をmax(ｎ2 〜ｎN ）としたときに、max(ｎ2 〜ｎN ) ＜ｍであるＮチャネルのデータ信号を時分割多重した多重化信号Ｄを入力し、第２チャネルのデータ信号Ｄ２〜第Ｎチャネルのデータ信号ＤＮを分離する信号分離回路において、第１チャネルのデータ信号を論理「１」とし、多重化信号Ｄを入力し、各チャネルの論理「１」のデータ信号の前縁を検出し、そのタイミングを示す第１のパルス信号Ｐ１を出力する第１の微分手段と、第１のパルス信号Ｐ１の各パルスをトリガとし、ｍとＴ2 〜ＴN の最小値をmin(ｍ，Ｔ2〜ＴN）としたときに、各パルスのパルス幅ｋが
max(ｎ2〜ｎN) ＜ｋ＜min(ｍ，Ｔ2〜ＴN）
の条件を満たす第２のパルス信号Ｐ２を出力するパルス拡幅手段と、第２のパルス信号Ｐ２の後縁のタイミングで多重化信号Ｄが論理「１」であるか論理「０」であるかを判別し、論理「１」であるときに第１チャネルのデータ信号のタイミングを示すマーク信号Ｌ１を出力するマーク信号生成手段と、マーク信号Ｌ１を基点に、第２チャネルのデータ信号〜第Ｎチャネルのデータ信号のパルス幅内に後縁が位置するようなパルス幅を有する第１のラッチパルス〜第（Ｎ−１）のラッチパルスを生成する第１のラッチパルス生成手段〜第（Ｎ−１）のラッチパルス生成手段と、第１のラッチパルス〜第（Ｎ−１）のラッチパルスの後縁で多重化信号Ｄをラッチし、第２チャネルのデータ信号Ｄ２〜第Ｎチャネルのデータ信号ＤＮとして出力する第１のラッチ手段〜第（Ｎ−１）のラッチ手段とを備える。
第２の発明の信号分離回路におけるマーク信号生成手段は、第２のパルス信号Ｐ２の各パルスの後縁を検出し、そのタイミングを示す第３のパルス信号Ｐ３を出力する第２の微分手段と、第３のパルス信号Ｐ３と多重化信号Ｄを入力して論理積をとり、その論理積信号をマーク信号Ｌ１として出力する論理積手段とを備える。
第２の発明の信号分離回路におけるマーク信号生成手段は、第２のパルス信号Ｐ２を論理反転した反転パルス信号Ｐ２と多重化信号Ｄを入力して論理積をとり、その論理積信号をマーク信号Ｌ１として出力する論理積手段である。
第１の発明または第２の発明の信号分離回路における第１の微分手段は、多重化信号Ｄを入力して２分岐し、その一方の多重化信号Ｄに所定の遅延量を与えかつ論理反転した遅延・反転多重化信号と、他方の多重化信号Ｄの論理積をとり、各チャネルの論理「１」のデータ信号の前縁のタイミングで、各パルスが遅延量に応じたパルス幅を有する第１のパルス信号Ｐ１を生成する構成である。
第１の発明または第２の発明の信号分離回路における第２の微分手段は、第２のパルス信号Ｐ２を入力して２分岐し、その一方の第２のパルス信号Ｐ２に所定の遅延量を与えた遅延パルス列と、他方の第２のパルス信号Ｐ２を論理反転した反転パルス列の論理積をとり、第２のパルス信号Ｐ２の各パルスの後縁のタイミングで、各パルスが遅延量に応じたパルス幅を有する第３のパルス信号Ｐ３を生成する構成である。
第３の発明は、ＲＺ信号である第１チャネルのデータ信号をパルス周期Ｔ1 、論理「１」のパルス幅ｍとし、ＲＺ信号である第２チャネルのデータ信号をパルス周期Ｔ2 、論理「１」のパルス幅ｎとし、ｎ＜ｍである２チャネルのデータ信号を時分割多重した多重化信号Ｄを入力し、各チャネルのデータ信号Ｄ１，Ｄ２を分離する信号分離方法において、多重化信号Ｄを入力し、各チャネルの論理「１」のデータ信号の前縁を検出し、そのタイミングを示す第１のパルス信号Ｐ１を出力する第１の微分処理ステップと、第１のパルス信号Ｐ１の各パルスをトリガとし、ｍとＴ2 の小さい方をmin(ｍ，Ｔ2)としたときに、各パルスのパルス幅ｋが
ｎ＜ｋ＜min(ｍ，Ｔ2)
の条件を満たす第２のパルス信号Ｐ２を出力する第１のパルス拡幅処理ステップと、第２のパルス信号Ｐ２の後縁のタイミングで多重化信号Ｄが論理「１」であるか論理「０」であるかを判別し、論理「１」であるときに所定のパルス幅を有するパルス信号を生成し、第１チャネルのデータ信号Ｄ１として出力する第１のパルス生成処理ステップと、第２のパルス信号Ｐ２の後縁のタイミングで多重化信号Ｄ１が論理「１」であるか論理「０」であるかを判別し、論理「０」であるときに所定のパルス幅を有するパルス信号を生成し、第２チャネルのデータ信号Ｄ２として出力する第２のパルス生成処理ステップとを有する。
第４の発明は、ＲＺ信号である第１チャネルのデータ信号をパルス周期Ｔ1 、論理「１」のパルス幅ｍとし、ＲＺ信号である第２チャネルのデータ信号〜第Ｎチャネル（Ｎは３以上の整数）のデータ信号をパルス周期Ｔ2 〜ＴN 、論理「１」のパルス幅ｎ2 〜ｎN とし、ｎ2 〜ｎN の最大値をmax(ｎ2 〜ｎN ）としたときに、max(ｎ2 〜ｎN ) ＜ｍであるＮチャネルのデータ信号を時分割多重した多重化信号Ｄを入力し、第２チャネルのデータ信号Ｄ２〜第Ｎチャネルのデータ信号ＤＮを分離する信号分離方法において、第１チャネルのデータ信号を論理「１」とし、多重化信号Ｄを入力し、各チャネルの論理「１」のデータ信号の前縁を検出し、そのタイミングを示す第１のパルス信号Ｐ１を出力する第１の微分処理ステップと、第１のパルス信号Ｐ１の各パルスをトリガとし、ｍとＴ2 〜ＴN の最小値をmin(ｍ，Ｔ2〜ＴN）としたときに、各パルスのパルス幅ｋが
max(ｎ2〜ｎN) ＜ｋ＜min(ｍ，Ｔ2〜ＴN）
の条件を満たす第２のパルス信号Ｐ２を出力するパルス拡幅処理ステップと、第２のパルス信号Ｐ２の後縁のタイミングで多重化信号Ｄが論理「１」であるか論理「０」であるかを判別し、論理「１」であるときに第１チャネルのデータ信号のタイミングを示すマーク信号Ｌ１を出力するマーク信号生成処理ステップと、マーク信号Ｌ１を基点に、第２チャネルのデータ信号〜第Ｎチャネルのデータ信号のパルス幅内に後縁が位置するようなパルス幅を有する第１のラッチパルス〜第（Ｎ−１）のラッチパルスを生成する第１のラッチパルス生成処理ステップ〜第（Ｎ−１）のラッチパルス生成処理ステップと、第１のラッチパルス〜第（Ｎ−１）のラッチパルスの後縁で多重化信号Ｄをラッチし、第２チャネルのデータ信号Ｄ２〜第Ｎチャネルのデータ信号ＤＮとして出力する第１のラッチ処理ステップ〜第（Ｎ−１）のラッチ処理ステップとを有する。
第５の発明は、ＲＺ信号である第１チャネルのデータ信号および第２チャネルのデータ信号を入力し、２チャネルの繰り返し周期Ｔで２チャネルのデータ信号を時分割多重した多重化信号を生成する信号多重回路において、Ｔ＝Ｔ1 ＋Ｔ2 としたときに、第１チャネルのデータ信号をパルス周期Ｔ1 、論理「１」のパルス幅ｍとし、第２チャネルのデータ信号をパルス周期Ｔ2 、論理「１」のパルス幅ｎとしたときに、ｎ＜ｍであり、パルス幅ｎ，ゼロ区間幅（Ｔ1 −ｍ），（Ｔ2 −ｎ）の最小値が所定値以上になるように２チャネルのデータ信号を生成し、時分割多重する構成である。
第６の発明は、ＲＺ信号である第１チャネルのデータ信号〜第Ｎチャネル（Ｎは３以上の整数）のデータ信号を入力し、Ｎチャネルの繰り返し周期ＴでＮチャネルのデータ信号を時分割多重した多重化信号を生成する信号多重回路において、Ｔ＝Ｔ1 ＋Ｔ2 ＋…＋ＴN としたときに、第１チャネルのデータ信号を論理「１」としてパルス周期Ｔ1 、パルス幅ｍとし、第２〜第Ｎチャネルのデータ信号をパルス周期Ｔ2 〜ＴN 、論理「１」のパルス幅をｎ2 〜ｎN としたときに、ｎ2 〜ｎN の最大値がｍ未満であり、パルス幅ｎ2 〜ｎN ，ゼロ区間幅（Ｔ1 −ｍ），（Ｔ2 −ｎ2 ）〜（ＴN −ｎN ）の最小値が所定値以上になるようにＮチャネルのデータ信号を生成し、時分割多重する構成である。
第５および第６の発明において、１つのチャネルのデータ信号のパルス幅およびゼロ区間幅を所定値に設定する構成としてもよい。また、全チャネルのデータ信号の各ゼロ区間幅を所定値に設定する構成としてもよい。また、第５の発明または第６の発明の信号多重回路における所定値は、各チャネルのデータ信号が１ビット量子化信号であり、かつ光信号として送受信する光送受信機の特性で決まる値としてもよい。
第７の発明は、ＲＺ信号である第１チャネルのデータ信号および第２チャネルのデータ信号を入力し、２チャネルの繰り返し周期Ｔで２チャネルのデータ信号を時分割多重した多重化信号を生成する信号多重方法において、Ｔ＝Ｔ1 ＋Ｔ2 としたときに、第１チャネルのデータ信号をパルス周期Ｔ1 、論理「１」のパルス幅ｍとし、第２チャネルのデータ信号をパルス周期Ｔ2 、論理「１」のパルス幅ｎとしたときに、ｎ＜ｍであり、パルス幅ｎ，ゼロ区間幅（Ｔ1 −ｍ），（Ｔ2 −ｎ）の最小値が所定値以上になるように２チャネルのデータ信号を生成し、時分割多重する。
第８の発明は、ＲＺ信号である第１チャネルのデータ信号〜第Ｎチャネル（Ｎは３以上の整数）のデータ信号を入力し、Ｎチャネルの繰り返し周期ＴでＮチャネルのデータ信号を時分割多重した多重化信号を生成する信号多重方法において、Ｔ＝Ｔ1 ＋Ｔ2 ＋…＋ＴN としたときに、第１チャネルのデータ信号を論理「１」としてパルス周期Ｔ1 、パルス幅ｍとし、第２〜第Ｎチャネルのデータ信号をパルス周期Ｔ2 〜ＴN 、論理「１」のパルス幅をｎ2 〜ｎN としたときに、ｎ2 〜ｎN の最大値がｍ未満であり、パルス幅ｎ2 〜ｎN ，ゼロ区間幅（Ｔ1 −ｍ），（Ｔ2 −ｎ2 ）〜（ＴN −ｎN ）の最小値が所定値以上になるようにＮチャネルのデータ信号を生成し、時分割多重する。
本発明の信号分離回路は、消費電力の大きなＶＣＯや引き込み時間の長いＰＬＬを含むＣＤＲ回路で生成されるクロックを用いることなく、論理回路のみで多重化信号から各チャネルの信号を分離することができ、消費電力を大幅に低減することができる。また、ＰＬＬのような同期引き込みの必要がないので、応答速度の速い信号分離が可能となる。特に、２チャネル分離の場合には、各チャネルのＲＺデータ信号のパルス幅を相違させるだけで容易に信号分離が可能である。
本発明の信号多重回路は、各チャネルのパルス周期を均一にする必要がなく、各チャネルのパルス幅およびゼロ区間幅の最小値が所定値以上を有する多重化信号を生成することができる。特に、各チャネルのデータ信号（例えば１ビット量子化信号）を多重化して光信号で送受信する場合に、各チャネルのパルス幅およびゼロ区間幅を光送受信機の特性に応じた所定値以上に設定することにより、光送受信機の特性に合わせた多重化信号の生成が可能となる。これにより、光送受信機の速度制限が緩和され、低コスト化を実現することができる。
また、本発明の信号多重回路および信号分離回路では、Ｎチャネルの各パルス幅や各ゼロ区間幅を最適化することにより、各チャネルのパルス幅として分離可能なパルス幅の差を確保しながら広くとることができる。これにより、多重化信号を分離するためのマージンが広くなり、多重化信号のパルス幅変動にも対応することができ、各チャネルの分離が容易になる。
本発明の信号分離回路の第１の実施形態の構成例を示す図。 本発明の信号分離回路の第１の実施形態の動作例を示すタイムチャート。 本発明の信号分離回路の第１の実施形態の具体例１を示す図。 具体例１の動作例を示すタイムチャート。 本発明の信号分離回路の第１の実施形態の具体例２を示す図。 具体例２の動作例を示すフローチャート。 本発明の信号分離回路の第２の実施形態の構成例を示す図。 本発明の信号分離回路の第２の実施形態の動作例を示すタイムチャート。 本発明の信号分離回路の第２の実施形態の具体例１を示す図。 本発明の信号分離回路の第２の実施形態の具体例２を示す図。 単安定マルチバイブレータの構成例を示す図。 微分回路１１の構成例を示す図。 微分回路２１の構成例を示す図。 本発明の信号分離回路の第３の実施形態の構成例を示す図。 本発明の信号分離回路の第３の実施形態の動作例を示すタイムチャート。 本発明の信号多重回路の第１の実施形態の構成例を示す図。 本発明の信号多重回路の第１の実施形態の動作例を示すタイムチャート。 本発明の信号多重回路の第１の実施形態の変形例による多重化信号Ｄを示す図。 本発明の信号多重回路の第２の実施形態の構成例を示す図。 本発明の信号多重回路の第２の実施形態の動作例を示すタイムチャート。 従来の信号多重回路の構成例を示す図。 従来の信号多重回路の動作例を示すタイムチャート。 ２チャネルの多重化信号を分離する従来の信号分離回路の構成例を示す図。 ＣＤＲ回路の動作例を示すタイムチャート。 従来の信号分離回路の動作例を示すタイムチャート。 ４チャネルの多重化信号を分離する従来の信号分離回路の構成例を示す図。 従来の信号分離回路の動作例を示すタイムチャート。
（信号分離回路の第１の実施形態）
図１は、本発明の信号分離回路の第１の実施形態の構成例を示す。図２は、本発明の信号分離回路の第１の実施形態の動作例を示すタイムチャートであり、横軸は時間を示す。
本実施形態では、２チャネルのＲＺデータ信号を時分割多重化した多重化信号Ｄを入力し、第１チャネルのＲＺデータ信号Ｄ１および第２チャネルのＲＺデータ信号Ｄ２を分離する場合について説明する。多重化信号Ｄにおける第１チャネルのＲＺデータ信号は、パルス周期Ｔ1 、論理「１」のパルス幅ｍである。多重化信号Ｄにおける第２チャネルのＲＺデータ信号は、パルス周期Ｔ2 、論理「１」のパルス幅ｎである。ただし、ｎ＜ｍとし、このパルス幅の違いを利用して２チャネルのＲＺデータ信号を分離する。なお、各チャネルのパルス周期Ｔ1 ，Ｔ2 およびパルス幅ｍ，ｎは、図２２に示す多重化信号の例では、Ｔ1 ＝Ｔ2 ＝８Ｔ、ｍ＝４Ｔ、ｎ＝２Ｔであるが、以下に説明するようにＴ1 ＝Ｔ2 に限定されるものではない。
図１および図２において、第１の微分手段１１は多重化信号Ｄを入力し、各パルスの前縁（立ち上がり）のタイミングに応じてパルス幅の狭いパルス信号Ｐ１を生成する。第１のパルス拡幅手段１２はパルス信号Ｐ１を入力し、各パルスのパルス幅を拡幅したパルス幅ｋのパルス信号Ｐ２を生成する。ここで、パルス幅ｋは、ｍとＴ2 の小さい方をmin(ｍ，Ｔ2)としたときに、
ｎ＜ｋ＜min(ｍ，Ｔ2)
の条件で設定される。
第１のパルス生成手段２０−１は多重化信号Ｄとパルス信号Ｐ２を入力し、パルス信号Ｐ２の後縁（立ち下がり）のタイミングで多重化信号Ｄが論理「１」であるか論理「０」であるかを判別し、論理「１」であるときにパルス幅ｐのパルス信号を生成し、第１チャネルのＲＺデータ信号Ｄ１として出力する。ＲＺデータ信号Ｄ１のパルス周期は（Ｔ1 ＋Ｔ2 ）であるので、パルス幅ｐはその範囲で適宜設定される。
第２のパルス生成手段２０−２は多重化信号Ｄとパルス信号Ｐ２を入力し、パルス信号Ｐ２の後縁のタイミングで多重化信号Ｄ１が論理「１」であるか論理「０」であるかを判別し、論理「０」であるときにパルス幅ｑのパルス信号を生成し、第２チャネルのＲＺデータ信号Ｄ２として出力する。ＲＺデータ信号Ｄ２のパルス周期は（Ｔ1 ＋Ｔ2 ）であるので、パルス幅ｑはその範囲で適宜設定される。
図３は、本発明の信号分離回路の第１の実施形態の具体例１を示す。図４は、具体例１の動作例を示すタイムチャートであり、横軸は時間を示す。
図３および図４において、第１の微分手段１１および第１のパルス拡幅手段１２は、図１および図２に示すものと同じであり、多重化信号Ｄを入力してパルス幅ｋのパルス信号Ｐ２を生成する。
第２の微分手段２１、ＡＮＤ（論理積）手段２２−１、第２のパルス拡幅手段２３−１は、図１に示す第１のパルス生成手段２０−１に対応する。第２の微分手段２１、ＡＮＤ手段２２−２、第３のパルス拡幅手段２３−２、インバータ手段２４は、図１に示す第２のパルス生成手段２０−１に対応する。ここでは、第２の微分手段２１を共有しているが、個々に備えてもよい。
第２の微分手段２１は、パルス信号Ｐ２を入力し、各パルスの後縁のタイミングに応じてパルス幅の狭いパルス信号Ｐ３を生成する。パルス信号Ｐ３は２分岐してＡＮＤ手段２２−１、２２−２のそれぞれ一方の入力端子に入力される。ＡＮＤ手段２２−１は、他方の入力端子に多重化信号Ｄを入力してパルス信号Ｐ３とのＡＮＤ演算を行い、第１チャネルのデータ信号の論理「１」に対応するＡＮＤ信号Ｐ４を出力する。第２のパルス拡幅手段２３−１は、ＡＮＤ信号Ｐ４を入力してパルス幅ｐのパルス信号を生成し、第１チャネルのデータ信号Ｄ１として出力する。
一方、パルス信号Ｐ３を入力するＡＮＤ手段２２−２は、他方の入力端子にインバータ手段２４を介して論理反転した反転多重化信号Ｄを入力し、パルス信号Ｐ３とのＡＮＤ演算を行い、第２チャネルのデータ信号の論理「１」に対応するＡＮＤ信号Ｐ５を出力する。第３のパルス拡幅手段２３−２は、ＡＮＤ信号Ｐ５を入力してパルス幅ｑのパルス信号を生成し、第２チャネルのデータ信号Ｄ２として出力する。
このように、パルス信号Ｐ３により多重化信号Ｄおよび反転多重化信号Ｄをラッチすることにより、第２のパルス拡幅手段２３−１および第３のパルス拡幅手段２３−２からそれぞれ第１チャネルのデータ信号Ｄ１および第２チャネルのデータ信号Ｄ２を分離して出力することができる。
図５は、本発明の信号分離回路の第１の実施形態の具体例２を示す。図５は、具体例２の動作例を示すタイムチャートであり、横軸は時間を示す。
図５および図６において、第１の微分手段１１および第１のパルス拡幅手段１２は、図１および図２に示すものと同じであり、多重化信号Ｄを入力してパルス幅ｋのパルス信号Ｐ２を生成する。
インバータ手段２５、ＡＮＤ手段２２−１、第２のパルス拡幅手段２３−１は、図１に示す第１のパルス生成手段２０−１に対応する。ＡＮＤ手段２２−２、第３のパルス拡幅手段２３−２、インバータ手段２４は、図１に示す第２のパルス生成手段２０−１に対応する。
パルス信号Ｐ２は２分岐し、その一方はインバータ手段２５を介して論理反転した反転パルス信号Ｐ２としてＡＮＤ手段２２−１の一方の入力端子に入力され、その他方のパルス信号Ｐ２はＡＮＤ手段２２−２の一方の入力端子に入力される。ＡＮＤ手段２２−１は、他方の入力端子に多重化信号Ｄを入力して反転パルス信号Ｐ２とのＡＮＤ演算を行い、第１チャネルのデータ信号の論理「１」に対応するＡＮＤ信号Ｐ４を出力する。第２のパルス拡幅手段２３−１は、ＡＮＤ信号Ｐ４を入力してパルス幅ｐのパルス信号を生成し、第１チャネルのデータ信号Ｄ１として出力する。
一方、パルス信号Ｐ２を入力するＡＮＤ手段２２−２は、他方の入力端子にインバータ手段２４を介して論理反転した反転多重化信号Ｄを入力し、パルス信号Ｐ２とのＡＮＤ演算が行い、第２チャネルのデータ信号の論理「１」に対応するＡＮＤ信号Ｐ５を出力する。第３のパルス拡幅手段２３−２は、ＡＮＤ信号Ｐ５を入力してパルス幅ｑのパルス信号を生成し、第２チャネルのデータ信号Ｄ２として出力する。
このように、反転パルス信号Ｐ２により多重化信号Ｄをラッチし、パルス信号Ｐ２により反転多重化信号Ｄをラッチすることにより、第２のパルス拡幅手段２３−１および第３のパルス拡幅手段２３−２からそれぞれ第１チャネルのデータ信号Ｄ１および第２チャネルのデータ信号Ｄ２を分離して出力することができる。
（信号分離回路の第２の実施形態）
図７は、本発明の信号分離回路の第２の実施形態の構成例を示す。図８は、本発明の信号分離回路の第２の実施形態の動作例を示すタイムチャートであり、横軸は時間を示す。
本実施形態では、Ｎチャネル（Ｎは３以上の整数）のＲＺデータ信号を時分割多重化した多重化信号Ｄを入力し、第２〜第ＮチャネルのＲＺデータ信号Ｄ２〜ＤＮを分離する場合について説明する。なお、図８ではＮ＝５とする。多重化信号Ｄにおける第１チャネルのＲＺデータ信号は、常に論理「１」であり、パルス周期Ｔ1 、パルス幅ｍである。多重化信号Ｄにおける第２〜第Ｎチャネルの各ＲＺデータ信号は、パルス周期Ｔ2 〜ＴN 、論理「１」のパルス幅ｎ2 〜ｎN である。ただし、ｎ2 〜ｎN の最大値をmax(ｎ2 〜ｎN ) としたときに、
max(ｎ2 〜ｎN ) ＜ｍ
とする。
図７および図８において、第１の微分手段１１は多重化信号Ｄを入力し、各パルスの前縁のタイミングに応じてパルス幅の狭いパルス信号Ｐ１を生成する。第１のパルス拡幅手段１２はパルス信号Ｐ１を入力し、各パルスのパルス幅を拡幅したパルス幅ｋのパルス信号Ｐ２を生成する。ここで、パルス幅ｋは、ｍとＴ2〜ＴNの最小値をmin(ｍ，Ｔ2〜ＴN）としたときに、
max(ｎ2〜ｎN) ＜ｋ＜min(ｍ，Ｔ2〜ＴN）
の条件で設定される。
マーク信号生成手段３０は多重化信号Ｄとパルス信号Ｐ２を入力し、パルス信号Ｐ２の後縁のタイミングで多重化信号Ｄが論理「１」であるか論理「０」であるかを判別し、論理「１」であるときに第１チャネルのＲＺデータ信号のタイミングを示すマーク信号Ｌ１を出力する。第１のラッチパルス生成手段４１−１〜第(N-1) のラッチパルス生成手段４１−(N-1) は、マーク信号Ｌ１を入力し、その入力タイミングを基点に、第２〜第ＮチャネルのＲＺデータ信号のパルス幅内に後縁が位置するようなパルス幅Ｘ２〜ＸＮを有するラッチパルスＬ２〜ＬＮを生成する。図８において、各ラッチパルスＬ２〜Ｌ５のパルス幅Ｘ２〜Ｘ５は、例えば次のように規定される。
Ｘ２＝Ｔ1−ｋ＋ｎ2／２
Ｘ３＝Ｔ1−ｋ＋Ｔ2＋ｎ3／２
Ｘ４＝Ｔ1−ｋ＋Ｔ2＋Ｔ3＋ｎ4／２
Ｘ５＝Ｔ1−ｋ＋Ｔ2＋Ｔ3＋Ｔ4＋ｎ5／２
第１のラッチ手段４２−１〜第(N-1) のラッチ手段４２−(N-1) は、多重化信号ＤとそれぞれラッチパルスＬ２〜ＬＮを入力し、ラッチパルスＬ２〜ＬＮの後縁で多重化信号Ｄをラッチし、第２チャネルのデータ信号Ｄ２〜第Ｎチャネルのデータ信号ＤＮとして出力する。
図９は、本発明の信号分離回路の第２の実施形態の具体例１を示す。図９において、第１の微分手段１１および第１のパルス拡幅手段１２は、図７および図８に示すものと同じであり、多重化信号Ｄを入力してパルス幅ｋのパルス信号Ｐ２を生成する。
第２の微分手段３１およびＡＮＤ手段３２は、図７に示すマーク信号手段３０に対応する。第２の微分手段３１は、パルス信号Ｐ２を入力し、各パルスの後縁のタイミングに応じてパルス幅の狭いパルス信号Ｐ３を生成する。パルス信号Ｐ３はＡＮＤ手段３２の一方の入力端子に入力される。ＡＮＤ手段３２は、他方の入力端子に多重化信号Ｄを入力してパルス信号Ｐ３とのＡＮＤ演算を行い、第１チャネルのデータ信号の論理「１」に対応するマーク信号Ｌ１を出力する。以下、図７に示す構成と同様に、マーク信号Ｌ１を基点に生成されるラッチパルスＬ２〜ＬＮにより多重化信号Ｄをラッチすることにより、第２チャネルのデータ信号Ｄ２〜第Ｎチャネルのデータ信号ＤＮを分離して出力することができる。
図１０は、本発明の信号分離回路の第２の実施形態の具体例２を示す。図１０において、第１の微分手段１１および第１のパルス拡幅手段１２は、図７および図８に示すものと同じであり、多重化信号Ｄを入力してパルス幅ｋのパルス信号Ｐ２を生成する。
インバータ手段３３およびＡＮＤ手段３２は、図７に示すマーク信号手段３０に対応する。パルス信号Ｐ２は、インバータ手段３３を介して論理反転した反転パルス信号Ｐ２としてＡＮＤ手段３２の一方の入力端子に入力される。ＡＮＤ手段３２は、他方の入力端子に多重化信号Ｄを入力し、反転パルス信号Ｐ２とのＡＮＤ演算を行い、第１チャネルのデータ信号の論理「１」に対応するマーク信号Ｌ１を出力する。以下、図７に示す構成と同様に、マーク信号Ｌ１を基点に生成されるラッチパルスＬ２〜ＬＮにより多重化信号Ｄをラッチすることにより、第２チャネルのデータ信号Ｄ２〜第Ｎチャネルのデータ信号ＤＮを分離して出力することができる。
（パルス拡幅手段１２，２３およびラッチパルス生成手段４１の構成例）
第１の実施形態の実施形態で用いるパルス拡幅手段１２，２３、第２の実施形態で用いるパルス拡幅手段１２およびラッチパルス生成手段４１は、例えば単安定マルチバイブレータを用いて構成することができる。単安定マルチバイブレータは、トリガパルスの入力により、抵抗と容量からなる微分回路または積分回路、あるいは論理回路で実現される時定数に応じたパルス幅のパルスを出力する回路である。
図１１は、単安定マルチバイブレータの構成例および動作例を示す。図１１において、一例として示す単安定マルチバイブレータは、入力端子、インバータ回路５２、ＮＡＮＤ回路５１、容量５５、インバータ回路５３，５４、出力端子の順に接続し、容量５５とインバータ回路５３との接続点Ａを抵抗５６を介して接地し、インバータ回路５３の出力を分岐してＮＡＮＤ回路５１に接続する構成である。入力端子からトリガパルスがインバータ回路５２を介してＮＡＮＤ回路５１に入力すると、出力端子には容量５５および抵抗５６からなる微分回路の時定数（抵抗値×容量値）に応じたパルス幅Ｔのパルスが出力される。単安定マルチバイブレータでは、この時定数を調整することにより、パルス拡幅手段１２，２３およびラッチパルス生成手段４１としてパルス幅ｋ，ｐ，ｑ，Ｘ２〜ＸＮのパルスを生成することができる。
（微分手段１１，２１の構成例）
図１２は、微分手段１１の構成例および動作例を示す。図１２において、入力する多重化信号Ｄは２分岐し、その一方がＡＮＤ回路６１の一方の入力端子に入力され、他方が遅延回路６２、インバータ回路６３を介してＡＮＤ回路６１の他方の入力端子に入力される。ＡＮＤ回路６１は、多重化信号Ｄの前縁で遅延回路６２の遅延時間τに応じたパルス幅のパルス信号Ｐ１を出力される。
図１３は、微分手段２１の構成例および動作例を示す。図１３において、入力するパルス信号Ｐ２は２分岐し、その一方がインバータ回路６３を介してＡＮＤ回路６１の一方の入力端子に入力され、他方が遅延回路６２を介してＡＮＤ回路６１の他方の入力端子に入力される。ＡＮＤ回路６１は、パルス信号Ｐ２の後縁で遅延回路６２の遅延時間τに応じたパルス幅のパルス信号Ｐ３を出力する。
（信号分離回路の第３の実施形態）
図１４は、本発明の信号分離回路の第３の実施形態の構成例を示す。図１５は、本発明の信号分離回路の第３の実施形態の動作例を示すタイムチャートであり、横軸は時間を示す。
本実施形態では、Ｎチャネル（Ｎは３以上の整数）のＲＺデータ信号を時分割多重化した多重化信号Ｄを入力し、第１チャネルのＲＺデータ信号Ｄ１でリセットし、第２のＲＺデータ信号Ｄ２〜第ＮチャネルのＲＺデータ信号ＤＮでカウントするカウンタとして機能させる構成について説明する。なお、図１５ではＮ＝４とする。多重化信号Ｄにおける第１チャネルのＲＺデータ信号は常に論理「１」であり、パルス周期Ｔ、パルス幅ｍである。多重化信号Ｄにおける第２〜第Ｎチャネルの各ＲＺデータ信号は常に論理「１」であり、パルス周期Ｔ、パルス幅ｎである。ただし、ｎ＜ｍとする。
図１４および図１５において、第１の微分手段１１は多重化信号Ｄを入力し、各パルスの前縁のタイミングに応じてパルス幅の狭いパルス信号Ｐ１を生成する。第１のパルス拡幅手段１２はパルス信号Ｐ１を入力し、各パルスのパルス幅を拡幅したパルス幅ｋのパルス信号Ｐ２を生成する。ここで、パルス幅ｋは、
ｎ＜ｋ＜ｍ
の条件で設定される。第２の微分手段２１は、パルス信号Ｐ２を入力し、各パルスの後縁のタイミングに応じてパルス幅の狭いパルス信号Ｐ３を生成する。パルス信号Ｐ３は２分岐してＡＮＤ手段２２−１、２２−２のそれぞれ一方の入力端子に入力される。ＡＮＤ手段２２−１は、他方の入力端子に多重化信号Ｄを入力してパルス信号Ｐ３とのＡＮＤ演算を行い、第１チャネルに対応するＡＮＤ信号Ｐ４を出力する。一方、パルス信号Ｐ３を入力するＡＮＤ手段２２−２は、他方の入力端子にインバータ手段２４を介して論理反転した反転多重化信号Ｄを入力し、パルス信号Ｐ３とのＡＮＤ演算を行い、第２〜第Ｎチャネルに対応するＡＮＤ信号Ｐ５を出力する。カウンタ７１は、リセット端子に第１チャネルに同期したＡＮＤ信号Ｐ４を入力し、クロック端子に第２〜第Ｎチャネルに同期したＡＮＤ信号Ｐ５を入力する。
これにより、カウンタ７１は、多重化信号Ｄの第１チャネルのデータ入力時刻でリセットがかかり、第２〜第Ｎチャネルのデータ入力ごとにカウントアップまたはカウントダウンした信号を出力する。すなわち、第１〜第Ｎチャネルの全チャネルを論理「１」とした多重化信号Ｄを所定の間隔で定期的にまたは随時送信することにより、受信側で各チャネルの同期タイミングを精度よく検出することができる。
（信号多重回路の第１の実施形態）
図１６は、本発明の信号多重回路の第１の実施形態の構成例を示す。図１７は、本発明の信号多重回路の第１の実施形態の動作例を示すタイムチャートであり、横軸は時間を示す。ここでは２チャネルの多重化信号を生成する場合について示す。
図１６および図１７において、信号入力端子８１に入力されるチャネルＡのＲＺデータ信号Ａ０および信号入力端子８２に入力されるチャネルＢのＲＺデータ信号Ｂ０は、それぞれデューティ比50％とし、互いに同じタイミングで入力されるものとする。クロック入力端子８３に入力されるクロックＣＫの周期を２Ｔとしたときに、ＲＺデータ信号Ａ０，Ｂ０のパルス周期は16Ｔ（パルス幅：８Ｔ、ゼロ区間幅：８Ｔ）である。
ＲＺデータ信号Ａ０は、５個のＤフリップフロップ（ＤＦＦ）８４１〜８４５を縦続接続したシフトレジスタ８４に入力される。ＤＦＦ８４１〜８４４はクロックＣＫの立ち上がりで出力が遷移し、各出力端子Ｑから出力されるデータ信号をＡ１〜Ａ４とする。ＤＦＦ８４５はクロックＣＫの立ち下がりで出力が遷移し、反転出力端子Ｑから出力されるデータ信号をＡ５とする。
ＲＺデータ信号Ｂ０は、８個のＤフリップフロップ（ＤＦＦ）８５１〜８５８を縦続接続したシフトレジスタ８５に入力される。ＤＦＦ８５１〜８５７はクロックＣＫの立ち上がりで出力が遷移し、各出力端子Ｑから出力されるデータ信号をＢ１〜Ｂ７とする。ＤＦＦ８５８はクロックＣＫの立ち下がりで出力が遷移し、反転出力端子Ｑから出力されるデータ信号をＢ８とする。
ＡＮＤ回路８６は、シフトレジスタ８４のＤＦＦ８４１の出力端子Ｑから出力されるデータ信号Ａ１と、ＤＦＦ８４５の反転出力端子Ｑから出力されるデータ信号Ａ５を入力してＡＮＤ演算を行い、データ信号Ａ６を出力する。このデータ信号Ａ６は、信号入力端子８１に入力されるチャネルＡのＲＺデータ信号Ａ０に対して、ＤＦＦ８４１の出力タイミング（ｔ＝２Ｔ）で立ち上がり、ＤＦＦ８４５の出力タイミング（ｔ＝９Ｔ）で立ち下がり、そのパルス幅は８Ｔから７Ｔに短縮される。
一方、ＡＮＤ回路８７は、シフトレジスタ８５のＤＦＦ８５６の出力端子Ｑから出力されるデータ信号Ｂ６と、ＤＦＦ８５８の反転出力端子Ｑから出力されるデータ信号Ｂ８を入力してＡＮＤ演算を行い、データ信号Ｂ９を出力する。このデータ信号Ｂ９は、信号入力端子８２に入力されるチャネルＢのＲＺデータ信号Ｂ０に対して、ＤＦＦ８５６の出力タイミング（ｔ＝12Ｔ）で立ち上がり、ＤＦＦ８５８の出力タイミング（ｔ＝15Ｔ）で立ち下がり、そのパルス幅は８Ｔから３Ｔに短縮される。
ＡＮＤ回路８６から出力されるデータ信号Ａ６と、ＡＮＤ回路８７から出力されるデータ信号Ｂ９は、ＯＲ回路８８を介してチャネルＡとチャネルＢの各データ信号を時分割多重した多重化信号Ｄとなる。
この多重化信号Ｄの特徴は、光信号として伝送するための最小のパルス幅およびゼロ区間幅をそれぞれ３Ｔとしたときに、入力するＲＺデータ信号Ａ０，Ｂ０のパルス周期16Ｔ内で、パルス幅およびゼロ区間幅の最小値３Ｔを確保しながら各チャネルのデータ信号をパルス周期が異なるように多重化しているところにある。すなわち、チャネルＡについては、パルス周期10Ｔに対してパルス幅７Ｔおよびゼロ区間幅３Ｔ（デューティ比70％）となる。チャネルＢについては、パルス周期６Ｔに対してパルス幅３Ｔおよびゼロ区間幅３Ｔ（デューティ比50％）となる。このように、多重化信号Ｄの各チャネルのパルス幅およびゼロ区間幅の最小値が、光信号として伝送するための最小のパルス幅およびゼロ区間幅（ここでは３Ｔ）以上になるように多重化している。なお、少なくとも１つのチャネルのデータ信号のパルス幅およびゼロ区間幅が最小値（３Ｔ）であれば、その他のチャネルのデータ信号のパルス幅およびゼロ区間幅は最小値（３Ｔ）を超えるようにしてもよい。また、全チャネルのデータ信号の各ゼロ区間幅が最小値（３Ｔ）とし、各パルス幅が最小値（３Ｔ）を超えるようにしてもよい。
このような２チャネルの多重化信号Ｄは、例えば図１に示す信号分離回路により各チャネルのデータ信号を分離することができる。この場合に、図１の信号分離回路の第１のパルス拡幅手段１２で生成するパルス信号Ｐ２のパルス幅ｋは、第２チャネルのパルス周期が６Ｔであり、第１チャネルのパルス幅７Ｔより狭いので、
３Ｔ＜ｋ＜６Ｔ
とすればよい。
（信号多重回路の第１の実施形態の変形例）
図１８は、本発明の信号多重回路の第１の実施形態の変形例による多重化信号Ｄを示す。図１８(1) は、図１６に示した信号多重回路で生成される多重化信号Ｄを示す。
図１６に示す第１の実施形態の構成におけるシフトレジスタ８４のＤＦＦ８４２〜８４４の１つを省いた場合には、多重化信号Ｄは図１８(2) に示すように、チャネルＡについては、パルス周期１０Ｔに対してパルス幅５Ｔおよびゼロ区間幅５Ｔ（デューティ比50％）となる。チャネルＢについては、パルス周期６Ｔに対してパルス幅３Ｔおよびゼロ区間幅３Ｔ（デューティ比50％）となる。このような多重化信号Ｄを分離する場合には、図１の信号分離回路の第１のパルス拡幅手段１２で生成するパルス信号Ｐ２のパルス幅ｋは、
３Ｔ＜ｋ＜５Ｔ
とすればよい。
図１６に示す第１の実施形態の構成におけるシフトレジスタ８４のＤＦＦ８４２〜８４４の１つを省き、さらにシフトレジスタ８５のＤＦＦ８５１〜１５６の１つを省いた場合には、多重化信号Ｄは図１８(3) に示すように、チャネルＡについては、パルス周期８Ｔに対してパルス幅５Ｔおよびゼロ区間幅３Ｔ（デューティ比62.5％）となる。チャネルＢについては、パルス周期８Ｔに対してパルス幅３Ｔおよびゼロ区間幅５Ｔ（デューティ比37.5％）となる。このような多重化信号Ｄを分離する場合には、図１の信号分離回路の第１のパルス拡幅手段１２で生成するパルス信号Ｐ２のパルス幅ｋは、
３Ｔ＜ｋ＜５Ｔ
とすればよい。
図１６に示す第１の実施形態の構成におけるシフトレジスタ８４のＤＦＦ８４５を省き、ＤＦＦ８４４の反転出力端子Ｑから出力されるデータ信号Ａ４をＡＮＤ回路８６に入力する構成の場合には、多重化信号Ｄは図１８(4) に示すように、チャネルＡについては、パルス周期１０Ｔに対してパルス幅６Ｔおよびゼロ区間幅４Ｔ（デューティ比60％）となる。チャネルＢについては、パルス周期６Ｔに対してパルス幅３Ｔおよびゼロ区間幅３Ｔ（デューティ比50％）となる。このような多重化信号Ｄを分離する場合には、図１の信号分離回路の第１のパルス拡幅手段１２で生成するパルス信号Ｐ２のパルス幅ｋは、
３Ｔ＜ｋ＜６Ｔ
とすればよい。
以上示したいずれの多重化信号Ｄにおいても、光信号として伝送するための最小のパルス幅およびゼロ区間幅の３Ｔを確保しながら、図１に示す信号分離回路でチャネル分離できるように、各チャネルのデータ信号のパルス幅が異なるように多重化されている。図１８(2),(3) の例は、図１８(1),(4) の多重化信号Ｄに比べて、チャネルＡに対応するパルス幅が７Ｔまたは６Ｔから５Ｔに狭くなった分だけ送信する光信号電力を低減できるが、信号分離回路におけるパルス信号Ｐ２のパルス幅ｋのマージンが３Ｔから２Ｔに減る。
また、図１６に示す第１の実施形態の構成におけるシフトレジスタ８４，８５の初段のＤＦＦ８４１，８５１は、信号入力端子８１に入力されるチャネルＡのＲＺデータ信号Ａ０および信号入力端子８２に入力されるチャネルＢのＲＺデータ信号Ｂ０がクロック同期している場合には省略可能である。なお、初段のＤＦＦ８４１，８５１を配置することにより、データ信号Ａ０，Ｂ０に１クロック未満（２Ｔ未満）の遅延差があってもそれを吸収することができる。
また、信号入力端子８２に入力されるチャネルＢのＲＺデータ信号Ｂ０が、信号入力端子８１に入力されるチャネルＡのＲＺデータ信号Ａ０に対して、例えば４Ｔ遅れて入力されるような場合には、図１６の構成においてシフトレジスタ８５のＤＦＦ８５１〜８５６のうち４Ｔの遅延を与える２つのＤＦＦを省けばよい。同様にパルス周期16Ｔの１／２だけ遅れて入力されるような場合には、シフトレジスタ８５のＤＦＦ８５１〜８５６のうち８Ｔの遅延を与える４つのＤＦＦを省けばよい。
以上の変形例は、図１６の第１の実施形態の構成をベースに説明したが、入力するＲＺデータ信号Ａ０，Ｂ０のパルス周期内で、パルス幅およびゼロ区間幅の最小値を確保しながら各チャネルのデータ信号をパルス幅が異なるように多重化できれば、シフトレジスタ８４，８５の構成は図１６の構成に限定されるものではない。例えば、反転クロックで出力を遷移するＤＦＦの位置および数も変更が可能であり、例えば図１６のシフトレジスタ８４の場合にはＤＦＦ８４４にも反転クロックを入力しても同じ信号を生成することができる。
（信号多重回路の第２の実施形態）
図１９は、本発明の信号多重回路の第２の実施形態の構成例を示す。図２０は、本発明の信号多重回路の第２の実施形態の動作例を示すタイムチャートであり、横軸は時間を示す。ここでは２チャネルの多重化信号を生成する場合について示す。
図１９および図２０において、信号入力端子８１に入力されるチャネルＡのＲＺデータ信号Ａ０はデューティ比25％とし、信号入力端子８２に入力されるチャネルＢのＲＺデータ信号Ｂ０はデューティ比12.5％とし、ＲＺデータ信号Ｂ０がＲＺデータ信号Ａ０よりもパルス周期（16Ｔ）の１／２だけ遅れたタイミングで入力されるものとする。クロック入力端子８３に入力されるクロックＣＫの周期を２Ｔとしたときに、ＲＺデータ信号Ａ０，Ｂ０のパルス周期は16Ｔである。
ＲＺデータ信号Ａ０は、３個のＤフリップフロップ（ＤＦＦ）８４１〜８４３を縦続接続したシフトレジスタ８４に入力される。ＤＦＦ８４１，８４２はクロックＣＫの立ち上がりで出力が遷移し、各出力端子Ｑから出力されるデータ信号をＡ１，Ａ２とする。ＤＦＦ８４３はクロックＣＫの立ち下がりで出力が遷移し、出力端子Ｑから出力されるデータ信号をＡ３とする。
ＲＺデータ信号Ｂ０は、３個のＤフリップフロップ（ＤＦＦ）８５１〜８５３を縦続接続したシフトレジスタ８５に入力される。ＤＦＦ８５１，８５２はクロックＣＫの立ち上がりで出力が遷移し、各出力端子Ｑから出力されるデータ信号をＢ１，Ｂ２とする。ＤＦＦ８５３はクロックＣＫの立ち下がりで出力が遷移し、出力端子Ｑから出力されるデータ信号をＢ３とする。
ＯＲ回路８９は、シフトレジスタ８４のＤＦＦ８４１の出力端子Ｑから出力されるデータ信号Ａ１と、ＤＦＦ８４３の出力端子Ｑから出力されるデータ信号Ａ３を入力してＯＲ演算を行い、データ信号Ａ４を出力する。このデータ信号Ａ４は、信号入力端子８１に入力されるチャネルＡのＲＺデータ信号Ａ０に対して、ＤＦＦ８４１の出力タイミング（ｔ＝２Ｔ）で立ち上がり、ＤＦＦ８４３の出力タイミング（ｔ＝９Ｔ）で立ち下がり、そのパルス幅は２Ｔから７Ｔに拡張される。
一方、ＯＲ回路９０は、シフトレジスタ８５のＤＦＦ８５２の出力端子Ｑから出力されるデータ信号Ｂ２と、ＤＦＦ８５３の出力端子Ｑから出力されるデータ信号Ｂ３を入力してＯＲ演算を行い、データ信号Ｂ４を出力する。このデータ信号Ｂ４は、信号入力端子８２に入力されるチャネルＢのＲＺデータ信号Ｂ０に対して、ＤＦＦ８５２の出力タイミング（ｔ＝12Ｔ）で立ち上がり、ＤＦＦ８５３の出力タイミング（ｔ＝15Ｔ）で立ち下がり、そのパルス幅は２Ｔから３Ｔに拡張される。
ＯＲ回路８９から出力されるデータ信号Ａ４と、ＯＲ回路９０から出力されるデータ信号Ｂ４は、ＯＲ回路８８を介してチャネルＡとチャネルＢの各データ信号を時分割多重した多重化信号Ｄとなる。
この多重化信号Ｄの特徴は、光信号として伝送するための最小のパルス幅およびゼロ区間幅をそれぞれ３Ｔとしたときに、入力するＲＺデータ信号Ａ０，Ｂ０のパルス周期16Ｔ内で、パルス幅およびゼロ区間幅の最小値３Ｔを確保しながら各チャネルのデータ信号をパルス周期が異なるように多重化しているところにある。すなわち、各チャネルのデータ信号を単純に合成すれば従来例として示した多重化信号となるが、本実施形態ではチャネルＡのパルス周期を10Ｔ、チャネルＢのパルス周期を６Ｔとして多重化している。すなわち、チャネルＡのデータ信号はパルス幅７Ｔおよびゼロ区間幅３Ｔ（デューティ比70％）、チャネルＢのデータ信号はパルス幅３Ｔおよびゼロ区間幅３Ｔ（デューティ比50％）となる。
（信号多重回路の第２の実施形態の変形例）
図１９に示す第２の実施形態の構成におけるシフトレジスタ８４のＤＦＦ８４２を省いた場合には、多重化信号Ｄは図１８(2) に示すように、チャネルＡについては、パルス周期10Ｔに対してパルス幅５Ｔおよびゼロ区間幅５Ｔ（デューティ比50％）となる。チャネルＢについては、パルス周期６Ｔに対してパルス幅３Ｔおよびゼロ区間幅３Ｔ（デューティ比50％）となる。このような多重化信号Ｄを分離する場合には、図１の信号分離回路の第１のパルス拡幅手段１２で生成するパルス信号Ｐ２のパルス幅ｋは、
３Ｔ＜ｋ＜５Ｔ
とすればよい。
図１９に示す第２の実施形態の構成におけるシフトレジスタ８４のＤＦＦ８４２を省き、さらにシフトレジスタ８５のＤＦＦ８５１，８５２の１つを省いた場合には、多重化信号Ｄは図１８(3) に示すように、チャネルＡについては、パルス周期８Ｔに対してパルス幅５Ｔおよびゼロ区間幅３Ｔ（デューティ比62.5％）となく。チャネルＢについては、パルス周期８Ｔに対してパルス幅３Ｔおよびゼロ区間幅５Ｔ（デューティ比37.5％）となる。このような多重化信号Ｄを分離する場合には、図１の信号分離回路の第１のパルス拡幅手段１２で生成するパルス信号Ｐ２のパルス幅ｋは、
３Ｔ＜ｋ＜５Ｔ
とすればよい。
また、図１９に示す第２の実施形態の構成におけるシフトレジスタ８４，８５の初段のＤＦＦ８４１，８５１は、信号入力端子８１に入力されるチャネルＡのＲＺデータ信号Ａ０および信号入力端子８２に入力されるチャネルＢのＲＺデータ信号Ｂ０がクロック同期している場合には省略可能である。なお、初段のＤＦＦ８４１，８５１を配置することにより、ＲＺデータ信号Ａ０，Ｂ０に１クロック未満（２Ｔ未満）の遅延差があってもそれを吸収することができる。
また、信号入力端子８１に入力されるチャネルＡのＲＺデータ信号Ａ０と、信号入力端子８２に入力されるチャネルＢのＲＺデータ信号Ｂ０に８Ｔの遅延差がない場合には、図１９の構成においてシフトレジスタ８５のＤＦＦ８５１〜８５２の前段に８Ｔの遅延を与える４つのＤＦＦを追加すればよい。
以上の変形例は、図１９の第２の実施形態の構成をベースに説明したが、入力するＲＺデータ信号Ａ０，Ｂ０の繰り返し周期内で、パルス幅およびゼロ区間幅の最小値を確保しながら各チャネルのデータ信号をパルス幅が異なるように多重化できれば、シフトレジスタ８４，８５の構成は図１９の構成に限定されるものではない。
（信号多重回路の他の実施形態）
以上示した２つの実施形態において、例えばチャネルＡのＲＺデータ信号Ａ０が図１７に示すＲＺ信号であり、チャネルＢのＲＺデータ信号Ｂ０が図２０に示すＲＺ信号である場合には、図１６のシフトレジスタ８４およびＡＮＤ回路８６を用いてパルス幅を８Ｔから７Ｔに短縮し、図１９のシフトレジスタ８５とＯＲ回路９０を用いてパルス幅を２Ｔから３Ｔに拡張すればよい。このように、入力する各チャネルのデータ信号のパルス幅およびタイミングに応じて、シフトレジスタ等の構成を適宜調整することにより、同じ形態の多重化信号を生成することができる。
また、以上示した２つの実施形態では、２チャネルの多重化信号を生成する場合について説明した。この信号多重回路を３チャネル以上の多重化に対応させるには、多重化するチャネル数に応じて図１６および図１９に示すシフトレジスタと、ＡＮＤ回路またはＯＲ回路を設け、多重化信号の各チャネルのタイムスロット（パルス幅およびゼロ区間幅）の最小値に応じて、各チャネルのパルス周期を設定すればよい。例えば、パルス幅およびゼロ区間幅の最小値３Ｔを確保しながら３チャネルのデータ信号をパルス幅が異なるように多重化するには、３チャネルの繰り返し周期を24Ｔとし、第１チャネルについてはパルス周期10Ｔに対してパルス幅７Ｔおよびゼロ区間幅３Ｔ（デューティ比70％）、第２チャネルについてはパルス周期８Ｔに対してパルス幅５Ｔおよびゼロ区間幅３Ｔ（デューティ比62.5％）、第３チャネルについてはパルス周期６Ｔに対してパルス幅３Ｔおよびゼロ区間幅３Ｔ（デューティ比50％）とする構成が可能である。
本発明は、例えば１ビット量子化信号により音声データを伝送するシステムや、ＭＰＥＧの映像データを伝送するシステムのディジタルデータ伝送システムにおいて、複数チャネルのディジタルデータ信号を多重化伝送するシステムに利用することができる。特に、ディジタルデータ信号を光信号として伝送するシステムにおいて、データ伝送速度の低下による音声品質や画像品質を低下させることなく、複数チャネルの信号多重および信号分離が可能となる。また、２チャネル多重伝送の場合には、各チャネルのデータ信号のパルス幅を相違させるだけで、クロックを用いずに容易に信号分離が可能であり、受信側装置の簡易化およびコスト低減が可能となる。

Claims (19)

  1. ＲＺ（Return to Zero) 信号である第１チャネルのデータ信号をパルス周期Ｔ1 、論理「１」のパルス幅ｍとし、ＲＺ信号である第２チャネルのデータ信号をパルス周期Ｔ2 、論理「１」のパルス幅ｎとし、ｎ＜ｍである２チャネルのデータ信号を時分割多重した多重化信号Ｄを入力し、各チャネルのデータ信号Ｄ１，Ｄ２を分離する信号分離回路において、
    前記多重化信号Ｄを入力し、各チャネルの論理「１」のデータ信号の前縁を検出し、そのタイミングを示す第１のパルス信号Ｐ１を出力する第１の微分手段と、
    前記第１のパルス信号Ｐ１の各パルスをトリガとし、前記ｍと前記Ｔ2 の小さい方をmin(ｍ，Ｔ2)としたときに、各パルスのパルス幅ｋが
    ｎ＜ｋ＜min(ｍ，Ｔ2)
    の条件を満たす第２のパルス信号Ｐ２を出力する第１のパルス拡幅手段と、
    前記第２のパルス信号Ｐ２の後縁のタイミングで前記多重化信号Ｄが論理「１」であるか論理「０」であるかを判別し、論理「１」であるときに所定のパルス幅を有するパルス信号を生成し、前記第１チャネルのデータ信号Ｄ１として出力する第１のパルス生成手段と、
    前記第２のパルス信号Ｐ２の後縁のタイミングで前記多重化信号Ｄ１が論理「１」であるか論理「０」であるかを判別し、論理「０」であるときに所定のパルス幅を有するパルス信号を生成し、前記第２チャネルのデータ信号Ｄ２として出力する第２のパルス生成手段と
    を備えたことを特徴とする信号分離回路。
  2. 請求項１に記載の信号分離回路において、
    前記第１のパルス生成手段は、
    前記第２のパルス信号Ｐ２の各パルスの後縁を検出し、そのタイミングを示す第３のパルス信号Ｐ３を出力する第２の微分手段と、
    前記第３のパルス信号Ｐ３と前記多重化信号Ｄを入力して論理積をとり、その論理積信号Ｐ４を出力する論理積手段と、
    前記論理積信号Ｐ４を所定のパルス幅に拡幅し、前記第１チャネルのデータ信号Ｄ１を生成する第２のパルス拡幅手段と
    を備えたことを特徴とする信号分離回路。
  3. 請求項１に記載の信号分離回路において、
    前記第１のパルス生成手段は、
    前記第２のパルス信号Ｐ２を論理反転した反転パルス信号Ｐ２と前記多重化信号Ｄを入力して論理積をとり、その論理積信号Ｐ４を出力する論理積手段と、
    前記論理積信号Ｐ４を所定のパルス幅に拡幅し、前記第１チャネルのデータ信号Ｄ１を生成する第２のパルス拡幅手段と
    を備えたことを特徴とする信号分離回路。
  4. 請求項１に記載の信号分離回路において、
    前記第２のパルス生成手段は、
    前記第２のパルス信号Ｐ２の各パルスの後縁を検出し、そのタイミングを示す第３のパルス信号Ｐ３を出力する第２の微分手段と、
    前記第３のパルス信号Ｐ３と前記多重化信号Ｄを論理反転した反転多重化信号Ｄを入力して論理積をとり、その論理積信号Ｐ５を出力する論理積手段と、
    前記論理積信号Ｐ５を所定のパルス幅に拡幅し、前記第２チャネルのデータ信号Ｄ２を生成する第３のパルス拡幅手段と
    を備えたことを特徴とする信号分離回路。
  5. 請求項１に記載の信号分離回路において、
    前記第２のパルス生成手段は、
    前記第２のパルス信号Ｐ２と前記多重化信号Ｄを論理反転した反転多重化信号Ｄを入力して論理積をとり、その論理積信号Ｐ５を出力する論理積手段と、
    前記論理積信号Ｐ５を所定のパルス幅に拡幅し、前記第２チャネルのデータ信号Ｄ２を生成する第２のパルス拡幅手段と
    を備えたことを特徴とする信号分離回路。
  6. ＲＺ（Return to Zero) 信号である第１チャネルのデータ信号をパルス周期Ｔ1 、論理「１」のパルス幅ｍとし、ＲＺ信号である第２チャネルのデータ信号〜第Ｎチャネル（Ｎは３以上の整数）のデータ信号をパルス周期Ｔ2 〜ＴN 、論理「１」のパルス幅ｎ2 〜ｎN とし、ｎ2 〜ｎN の最大値をmax(ｎ2 〜ｎN ）としたときに、max(ｎ2 〜ｎN ) ＜ｍであるＮチャネルのデータ信号を時分割多重した多重化信号Ｄを入力し、第２チャネルのデータ信号Ｄ２〜第Ｎチャネルのデータ信号ＤＮを分離する信号分離回路において、
    前記第１チャネルのデータ信号を論理「１」とし、
    前記多重化信号Ｄを入力し、各チャネルの論理「１」のデータ信号の前縁を検出し、そのタイミングを示す第１のパルス信号Ｐ１を出力する第１の微分手段と、
    前記第１のパルス信号Ｐ１の各パルスをトリガとし、前記ｍと前記Ｔ2 〜ＴN の最小値をmin(ｍ，Ｔ2〜ＴN）としたときに、各パルスのパルス幅ｋが
    max(ｎ2〜ｎN) ＜ｋ＜min(ｍ，Ｔ2〜ＴN）
    の条件を満たす第２のパルス信号Ｐ２を出力するパルス拡幅手段と、
    前記第２のパルス信号Ｐ２の後縁のタイミングで前記多重化信号Ｄが論理「１」であるか論理「０」であるかを判別し、論理「１」であるときに前記第１チャネルのデータ信号のタイミングを示すマーク信号Ｌ１を出力するマーク信号生成手段と、
    前記マーク信号Ｌ１を基点に、前記第２チャネルのデータ信号〜第Ｎチャネルのデータ信号のパルス幅内に後縁が位置するようなパルス幅を有する第１のラッチパルス〜第（Ｎ−１）のラッチパルスを生成する第１のラッチパルス生成手段〜第（Ｎ−１）のラッチパルス生成手段と、
    前記第１のラッチパルス〜第（Ｎ−１）のラッチパルスの後縁で前記多重化信号Ｄをラッチし、前記第２チャネルのデータ信号Ｄ２〜第Ｎチャネルのデータ信号ＤＮとして出力する第１のラッチ手段〜第（Ｎ−１）のラッチ手段と
    を備えたことを特徴とする信号分離回路。
  7. 請求項６に記載の信号分離回路において、
    前記マーク信号生成手段は、
    前記第２のパルス信号Ｐ２の各パルスの後縁を検出し、そのタイミングを示す第３のパルス信号Ｐ３を出力する第２の微分手段と、
    前記第３のパルス信号Ｐ３と前記多重化信号Ｄを入力して論理積をとり、その論理積信号を前記マーク信号Ｌ１として出力する論理積手段と
    を備えたことを特徴とする信号分離回路。
  8. 請求項６に記載の信号分離回路において、
    前記マーク信号生成手段は、
    前記第２のパルス信号Ｐ２を論理反転した反転パルス信号Ｐ２と前記多重化信号Ｄを入力して論理積をとり、その論理積信号を前記マーク信号Ｌ１として出力する論理積手段である
    ことを特徴とする信号分離回路。
  9. 請求項１または請求項６に記載の信号分離回路において、
    前記第１の微分手段は、前記多重化信号Ｄを入力して２分岐し、その一方の多重化信号Ｄに所定の遅延量を与えかつ論理反転した遅延・反転多重化信号と、他方の多重化信号Ｄの論理積をとり、各チャネルの論理「１」のデータ信号の前縁のタイミングで、各パルスが前記遅延量に応じたパルス幅を有する前記第１のパルス信号Ｐ１を生成する構成である
    ことを特徴とする信号分離回路。
  10. 請求項２，請求項４，請求項７のいずれかに記載の信号分離回路において、
    前記第２の微分手段は、前記第２のパルス信号Ｐ２を入力して２分岐し、その一方の第２のパルス信号Ｐ２に所定の遅延量を与えた遅延パルス列と、他方の第２のパルス信号Ｐ２を論理反転した反転パルス列の論理積をとり、前記第２のパルス信号Ｐ２の各パルスの後縁のタイミングで、各パルスが前記遅延量に応じたパルス幅を有する前記第３のパルス信号Ｐ３を生成する構成である
    ことを特徴とする信号分離回路。
  11. ＲＺ（Return to Zero) 信号である第１チャネルのデータ信号をパルス周期Ｔ1 、論理「１」のパルス幅ｍとし、ＲＺ信号である第２チャネルのデータ信号をパルス周期Ｔ2 、論理「１」のパルス幅ｎとし、ｎ＜ｍである２チャネルのデータ信号を時分割多重した多重化信号Ｄを入力し、各チャネルのデータ信号Ｄ１，Ｄ２を分離する信号分離方法において、
    前記多重化信号Ｄを入力し、各チャネルの論理「１」のデータ信号の前縁を検出し、そのタイミングを示す第１のパルス信号Ｐ１を出力する第１の微分処理ステップと、
    前記第１のパルス信号Ｐ１の各パルスをトリガとし、前記ｍと前記Ｔ2 の小さい方をmin(ｍ，Ｔ2)としたときに、各パルスのパルス幅ｋが
    ｎ＜ｋ＜min(ｍ，Ｔ2)
    の条件を満たす第２のパルス信号Ｐ２を出力する第１のパルス拡幅処理ステップと、
    前記第２のパルス信号Ｐ２の後縁のタイミングで前記多重化信号Ｄが論理「１」であるか論理「０」であるかを判別し、論理「１」であるときに所定のパルス幅を有するパルス信号を生成し、前記第１チャネルのデータ信号Ｄ１として出力する第１のパルス生成処理ステップと、
    前記第２のパルス信号Ｐ２の後縁のタイミングで前記多重化信号Ｄ１が論理「１」であるか論理「０」であるかを判別し、論理「０」であるときに所定のパルス幅を有するパルス信号を生成し、前記第２チャネルのデータ信号Ｄ２として出力する第２のパルス生成処理ステップと
    を有することを特徴とする信号分離方法。
  12. ＲＺ（Return to Zero) 信号である第１チャネルのデータ信号をパルス周期Ｔ1 、論理「１」のパルス幅ｍとし、ＲＺ信号である第２チャネルのデータ信号〜第Ｎチャネル（Ｎは３以上の整数）のデータ信号をパルス周期Ｔ2 〜ＴN 、論理「１」のパルス幅ｎ2〜ｎNとし、ｎ2 〜ｎN の最大値をmax(ｎ2 〜ｎN ）としたときに、max(ｎ2 〜ｎN ) ＜ｍであるＮチャネルのデータ信号を時分割多重した多重化信号Ｄを入力し、第２チャネルのデータ信号Ｄ２〜第Ｎチャネルのデータ信号ＤＮを分離する信号分離方法において、
    前記第１チャネルのデータ信号を論理「１」とし、
    前記多重化信号Ｄを入力し、各チャネルの論理「１」のデータ信号の前縁を検出し、そのタイミングを示す第１のパルス信号Ｐ１を出力する第１の微分処理ステップと、
    前記第１のパルス信号Ｐ１の各パルスをトリガとし、前記ｍと前記Ｔ2 〜ＴN の最小値をmin(ｍ，Ｔ2〜ＴN）としたときに、各パルスのパルス幅ｋが
    max(ｎ2〜ｎN) ＜ｋ＜min(ｍ，Ｔ2〜ＴN）
    の条件を満たす第２のパルス信号Ｐ２を出力するパルス拡幅処理ステップと、
    前記第２のパルス信号Ｐ２の後縁のタイミングで前記多重化信号Ｄが論理「１」であるか論理「０」であるかを判別し、論理「１」であるときに前記第１チャネルのデータ信号のタイミングを示すマーク信号Ｌ１を出力するマーク信号生成処理ステップと、
    前記マーク信号Ｌ１を基点に、前記第２チャネルのデータ信号〜第Ｎチャネルのデータ信号のパルス幅内に後縁が位置するようなパルス幅を有する第１のラッチパルス〜第（Ｎ−１）のラッチパルスを生成する第１のラッチパルス生成処理ステップ〜第（Ｎ−１）のラッチパルス生成処理ステップと、
    前記第１のラッチパルス〜第（Ｎ−１）のラッチパルスの後縁で前記多重化信号Ｄをラッチし、前記第２チャネルのデータ信号Ｄ２〜第Ｎチャネルのデータ信号ＤＮとして出力する第１のラッチ処理ステップ〜第（Ｎ−１）のラッチ処理ステップと
    を有することを特徴とする信号分離方法。
  13. ＲＺ（Return to Zero) 信号である第１チャネルのデータ信号および第２チャネルのデータ信号を入力し、２チャネルの繰り返し周期Ｔで２チャネルのデータ信号を時分割多重した多重化信号を生成する信号多重回路において、
    Ｔ＝Ｔ1 ＋Ｔ2 としたときに、第１チャネルのデータ信号をパルス周期Ｔ1 、論理「１」のパルス幅ｍとし、第２チャネルのデータ信号をパルス周期Ｔ2 、論理「１」のパルス幅ｎとしたときに、ｎ＜ｍであり、パルス幅ｎ，ゼロ区間幅（Ｔ1 −ｍ），（Ｔ2 −ｎ）の最小値が所定値以上になるように２チャネルのデータ信号を生成し、時分割多重する構成である
    ことを特徴とする信号多重回路。
  14. ＲＺ（Return to Zero) 信号である第１チャネルのデータ信号〜第Ｎチャネル（Ｎは３以上の整数）のデータ信号を入力し、Ｎチャネルの繰り返し周期ＴでＮチャネルのデータ信号を時分割多重した多重化信号を生成する信号多重回路において、
    Ｔ＝Ｔ1 ＋Ｔ2 ＋…＋ＴN としたときに、第１チャネルのデータ信号を論理「１」としてパルス周期Ｔ1 、パルス幅ｍとし、第２〜第Ｎチャネルのデータ信号をパルス周期Ｔ2 〜ＴN 、論理「１」のパルス幅をｎ2 〜ｎN としたときに、ｎ2 〜ｎN の最大値がｍ未満であり、パルス幅ｎ2 〜ｎN ，ゼロ区間幅（Ｔ1 −ｍ），（Ｔ2 −ｎ2)〜（ＴN −ｎN ）の最小値が所定値以上になるようにＮチャネルのデータ信号を生成し、時分割多重する構成である
    ことを特徴とする信号多重回路。
  15. 請求項１３または請求項１４に記載の信号多重回路において、
    １つのチャネルのデータ信号のパルス幅およびゼロ区間幅が前記所定値に設定される構成である
    ことを特徴とする信号多重回路。
  16. 請求項１３または請求項１４に記載の信号多重回路において、
    全チャネルのデータ信号の各ゼロ区間幅が前記所定値に設定される構成である
    ことを特徴とする信号多重回路。
  17. 請求項１３または請求項１４に記載の信号多重回路において、
    前記所定値は、前記各チャネルのデータ信号が１ビット量子化信号であり、かつ光信号として送受信する光送受信機の特性で決まる値である
    ことを特徴とする信号多重回路。
  18. ＲＺ（Return to Zero) 信号である第１チャネルのデータ信号および第２チャネルのデータ信号を入力し、２チャネルの繰り返し周期Ｔで２チャネルのデータ信号を時分割多重した多重化信号を生成する信号多重方法において、
    Ｔ＝Ｔ1 ＋Ｔ2 としたときに、第１チャネルのデータ信号をパルス周期Ｔ1 、論理「１」のパルス幅ｍとし、第２チャネルのデータ信号をパルス周期Ｔ2 、論理「１」のパルス幅ｎとしたときに、ｎ＜ｍであり、パルス幅ｎ，ゼロ区間幅（Ｔ1 −ｍ），（Ｔ2 −ｎ）の最小値が所定値以上になるように２チャネルのデータ信号を生成し、時分割多重する
    ことを特徴とする信号多重方法。
  19. ＲＺ（Return to Zero) 信号である第１チャネルのデータ信号〜第Ｎチャネル（Ｎは３以上の整数）のデータ信号を入力し、Ｎチャネルの繰り返し周期ＴでＮチャネルのデータ信号を時分割多重した多重化信号を生成する信号多重方法において、
    Ｔ＝Ｔ1 ＋Ｔ2 ＋…＋ＴN としたときに、第１チャネルのデータ信号を論理「１」としてパルス周期Ｔ1 、パルス幅ｍとし、第２〜第Ｎチャネルのデータ信号をパルス周期Ｔ2 〜ＴN 、論理「１」のパルス幅をｎ2 〜ｎN としたときに、ｎ2 〜ｎN の最大値がｍ未満であり、パルス幅ｎ2 〜ｎN ，ゼロ区間幅（Ｔ1 −ｍ），（Ｔ2 −ｎ2)〜（ＴN −ｎN ）の最小値が所定値以上になるようにＮチャネルのデータ信号を生成し、時分割多重する
    ことを特徴とする信号多重方法。
JP2007549173A 2005-12-07 2006-12-07 信号分離回路、信号分離方法、信号多重回路および信号多重方法 Expired - Fee Related JP4612055B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005353399 2005-12-07
JP2005353399 2005-12-07
JP2006201807 2006-07-25
JP2006201807 2006-07-25
PCT/JP2006/324451 WO2007066722A1 (ja) 2005-12-07 2006-12-07 信号分離回路、信号分離方法、信号多重回路および信号多重方法

Publications (2)

Publication Number Publication Date
JPWO2007066722A1 JPWO2007066722A1 (ja) 2009-05-21
JP4612055B2 true JP4612055B2 (ja) 2011-01-12

Family

ID=38122867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007549173A Expired - Fee Related JP4612055B2 (ja) 2005-12-07 2006-12-07 信号分離回路、信号分離方法、信号多重回路および信号多重方法

Country Status (5)

Country Link
US (2) US7894490B2 (ja)
EP (1) EP1959605A4 (ja)
JP (1) JP4612055B2 (ja)
CN (1) CN101310471B (ja)
WO (1) WO2007066722A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4757780B2 (ja) * 2006-11-21 2011-08-24 日本電信電話株式会社 信号分離回路および方法
US8804800B2 (en) * 2010-10-08 2014-08-12 Electronics And Telecommunications Research Institute Frequency response measurement system and method
US9425949B2 (en) * 2013-09-03 2016-08-23 Mediatek Singapore Pte. Ltd. Communication unit and sliced radio frequency module therefor
KR20150082911A (ko) * 2014-01-08 2015-07-16 삼성전자주식회사 반도체 장치 및 그 제어 방법
US10148410B2 (en) * 2014-04-25 2018-12-04 Quadrac Co., Ltd. Communication system and communication device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303820A (ja) * 2004-04-14 2005-10-27 Nippon Telegr & Teleph Corp <Ntt> 信号多重回路および分離回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873777A (en) * 1972-05-23 1975-03-25 Japan Broadcasting Corp Signal transmission system for transmitting a plurality of series of signals
US3889293A (en) * 1973-03-05 1975-06-10 Us Navy Radar recording and reproducing system with pulse modulation and time division multiplexing
JPS6218140A (ja) * 1985-07-16 1987-01-27 Mitsubishi Electric Corp デジタル通信装置の受信装置
JP3658234B2 (ja) * 1999-03-17 2005-06-08 富士通株式会社 無線電話システムにおける遅延補正システム
JP2001285234A (ja) * 2000-04-04 2001-10-12 Sony Corp データ多重化装置およびデータ多重化方法、並びに記録媒体
JP2003069533A (ja) * 2001-08-23 2003-03-07 Oki Electric Ind Co Ltd 光多重伝送装置及び光多重伝送システム
CN100407603C (zh) * 2002-07-02 2008-07-30 华为技术有限公司 一种实现时隙复用解复用的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303820A (ja) * 2004-04-14 2005-10-27 Nippon Telegr & Teleph Corp <Ntt> 信号多重回路および分離回路

Also Published As

Publication number Publication date
EP1959605A1 (en) 2008-08-20
US20090175300A1 (en) 2009-07-09
US8731006B2 (en) 2014-05-20
CN101310471A (zh) 2008-11-19
CN101310471B (zh) 2011-10-05
EP1959605A4 (en) 2013-04-24
JPWO2007066722A1 (ja) 2009-05-21
WO2007066722A1 (ja) 2007-06-14
US7894490B2 (en) 2011-02-22
US20110170636A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
KR100913400B1 (ko) 직렬 송수신 장치 및 그 통신 방법
JP4612055B2 (ja) 信号分離回路、信号分離方法、信号多重回路および信号多重方法
US20210111859A1 (en) Clock data recovery circuit with improved phase interpolation
US5864250A (en) Non-servo clock and data recovery circuit and method
US7965143B2 (en) Digital phase detector and phase-locked loop
JP3292188B2 (ja) Ｐｌｌ回路
JP5086014B2 (ja) データリカバリ方法およびデータリカバリ回路
JP5286845B2 (ja) データリカバリ回路
JP2744690B2 (ja) フレーム同期回路
US6933866B1 (en) Variable data rate receiver
JP2008211742A (ja) クロック再生装置
JPWO2009069244A1 (ja) 送信方法および送信装置
JP4757781B2 (ja) 信号分離回路および方法
JP3705273B2 (ja) クロック抽出回路およびクロック抽出方法
JP4757780B2 (ja) 信号分離回路および方法
JP2005524142A (ja) クロックレスにデータを復旧するシステム及び方法
CN107710622A (zh) 一种时钟产生电路及产生时钟信号的方法
JPH08321772A (ja) Ｐｌｌ回路
JPH0546361Y2 (ja)
KR100189773B1 (ko) 디지털 위상 동기 회로
JP5515920B2 (ja) Ｄｐｌｌ回路
TWI300526B (en) Data recovery apparatus and method for reproducing recovery data
JP2002353927A (ja) 時分割分離システム
JP2007189445A (ja) クロック再生装置
JPH01138831A (ja) フレーム同期回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees