WO2007066566A1

WO2007066566A1 - 電力変換装置

Info

Publication number: WO2007066566A1
Application number: PCT/JP2006/323931
Authority: WO
Inventors: Koji Noda; Michika Uesugi; Hiroshi Mochikawa; Harunobu Nukushina; Keiichi Ishida; Takahisa Endo
Original assignee: Toshiba Carrier Corporation
Priority date: 2005-12-06
Filing date: 2006-11-30
Publication date: 2007-06-14
Also published as: JP2007159290A; US20090279335A1; DE112006003353T5; JP4729393B2; US7813152B2

Abstract

ダイオード（６）が接続された一対の主回路スイッチング素子（５）と、主回路スイッチング素子を駆動する第１のＰＷＭ基本信号を生成する手段（１３ｃ）と、この第１のＰＷＭ基本信号と位相のみが異なる第２のＰＷＭ基本信号をトリガーとして逆電圧印加回路（７）を動作させる。

Description

明細書

電力変換装置

技術分野

[0001] 本発明は、主回路スイッチング素子の少なくとも一方に FETが使用され、誘導性負荷に電力を供給する電力変換装置に関する。

背景技術

[0002] 近年、スーパージャンクション MOSFETのように ON抵抗が小さ!/、ことにより効率の良い MOSFETが開発されている。また従来、誘導性負荷を駆動する電力変換装置内のインバータ回路に設けられたスイッチング素子として MOSFETを使用する電力変換装置が提案されている (特開平 10— 327585号公報参照。以下、適宜「公報」という。）。

[0003] この提案における電力変換装置では、スイッチング素子である MOSFETの ON、 OFFに従って MOSFETに逆並列接続された寄生ダイオード（MOSFETの構造上、自然に回路上に作成されてしまうダイオード）に生じる逆方向電流による損失を低減するために逆電圧印加回路を設けている。すなわち、この逆電圧印加回路によつて一方の MOSFETが ONから OFFに変化した場合に、その MOSFETと対になる他方の FETの ONタイミング前に寄生ダイオードへ逆電圧を印加する。印加される逆電圧は、三角波信号と基準周波数及び基準電圧に基づく基準信号とを比較して生成された PWM(Pulse Wide Modulation：パルス幅変調)基本信号及び逆電圧を印加する MOSFETの OFF信号を組み合わせて生成される駆動信号を基にしている。発明の開示

[0004] ここで、上記公報では、 PWM基本信号を加工した信号と、スイッチング素子の同時 ONを防止するための遅延後のスイッチング信号とを逆電圧印加のための駆動信号の生成のために用いて、る。

[0005] し力しながら、一般に、 PWM基本信号のパルス幅と遅延回路の遅延時間との関係力逆電圧を印加するための駆動信号をうまく生成できない場合が生じる。

[0006] その状況を具体的に説明すると、図 13は基準信号及び三角波信号から生成された PWM基本信号に基づいて生成される各信号の ON又は OFFの状態を示すタイムチャートである。 PWM基本信号の各パルスには「tl」から「t6」までの符号が付されている。このタイムチャートにおいては、一対の主回路スイッチング素子をそれぞれ「上アーム」、「下アーム」と表記しており、「上アームスイッチング信号」及び「下アームスイッチング信号」は、スイッチング素子である各 MOSFETを駆動するために出力される信号である。また、「上アーム逆電圧印加信号」及び「下アーム逆電圧印加信号」は、逆電圧印加回路に設けられ、各寄生ダイオードに逆電圧を印加するスイッチング素子（以下、「逆電圧印加スイッチング素子」という。）に逆電圧の印加を指示するために出力される信号である。

[0007] 図 13のタイムチャートの一番上に示すような PWM基本信号が生成された場合に、上アームの MOSFETを駆動する上アームスイッチング信号が ONから OFFに変化した後、若干の遅延を設けた後、実線 aに示すように上アームの MOSFETの寄生ダィオードに逆電圧が印加される（上アーム逆電圧印加信号力 SONとなる）。また、同様に、下アームの MOSFETを駆動する下アームスイッチング信号が ONから OFFに変化した後、実線 bに示すように下アームの MOSFETの寄生ダイオードに逆電圧が印加される（下アーム逆電圧印加信号力 SONとなる)。

[0008] 通常、上下アームに設けられた一対の MOSFETに同時に ON信号が印加されると短絡してしまうことから、上下アームのそれぞれに対して印加される ON信号のタイミングをずらすために、遅延回路によって PWM基本信号から実際の MOSFETの ON 信号は所定の時間遅延される（この時間を以下、「デッドタイム」或いは「遅延時間」と言い、その時間幅を「td」と表記する。 ) o図 13の点線 cに示すように、このデッドタイムの時間幅 tdよりも PWM基本信号のパルス幅が小さくなると（PWM基本信号における「t5」のパルス参照）、下アームを駆動するための ON信号が生成されない。ところ力通常、逆電圧印加のための信号は基本的に遅延後のスイッチング素子の ONから OFFへの変化タイミングがベースに用いられる。従って、下アームスイッチング信号が OFFのままでは、 ONから OFFになったことを条件に出力されるはずの下アーム逆電圧印加信号が生成されず（図 13の「下アーム逆電圧印加信号」において点線で表示）、下アームの MOSFETの寄生ダイオードに逆電圧が印加されない。このため、このタイミングで生じる寄生ダイオードに流れる逆電流を制御することができなくなる

[0009] なお、上記公報に記載のシステムでは、 PWM基本信号を加工 (遅延)した信号と遅延後のスイッチング素子のスイッチング信号を用いて逆電圧印加のための信号を生成して、るが、同文献にぉ、てはカ卩ェされた PWM基本信号をどのように生成するのか不明なため、上記のようなスイッチング素子のスイッチング信号が出力されない状況に対処できるかどうか明らかではない。

[0010] また、上述した PWM基本信号のパルス幅と遅延回路の遅延時間との関係力逆電圧を印加するためのスイッチング信号をうまく生成できないという問題点の他、さらに以下のような問題点も指摘される。

[0011] 例えば、 PWM基本信号のデューティー比が 0%近くなつた場合、逆電圧印加スィツチング素子の ON時間が主回路スイッチング素子 (FET)の ON時間よりも長くなつてしまい、無駄な逆電流が流れてしまうことが起きる。

[0012] また、上述の公報等のように逆電圧印加回路をマイクロコンピュータを介さずロジック回路として構成していると、短絡確認等を行った場合、主回路スイッチング素子の異常か逆電圧印加回路の異常かを切り分けて判断することは困難である。また、これらを切り分けて判断しょうとすると新たな回路の追加を必要とし、実用的でない。

[0013] 本発明は上記課題を解決するためになされたものであり、本発明の目的は、デッドタイムよりも PWM基本信号のパルス幅が小さくなつた場合でも、確実に逆電圧印加回路を動作させることができるようにする電力変換装置を提供することにある。また、主回路スイッチング素子の駆動信号が OFFになっているにも拘わらず寄生ダイォードに印加される信号が ONのままとなり無駄な電流が流れてしまうことを防止することを可能とする電力変換装置を提供することである。さらに、インバータ回路の起動時に主回路スイッチング素子と逆電圧印加回路とを別個に異常診断することを可能とする電力変換装置を提供することである。

[0014] 本発明の実施の形態に係る第 1の特徴は、電力変換装置において、直流電圧源に接続され、 ON、 OFF駆動により誘導性負荷に電力を供給する少なくとも一方が FE Tからなる一対の主回路スイッチング素子と、一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、 FETに逆並列接続されたダイオードに前記直流電源の電圧より低!ヽ逆電圧を印加する逆電圧印加手段と、一対の主回路スイツチング素子を ON、 OFF駆動するための第 1の PWM基本信号を生成する第 1の PW M基本信号生成手段と、第 1の PWM基本信号に対して位相を進めた第 2の PWM 基本信号を生成する第 2の PWM基本信号生成手段と、第 2の PWM基本信号に基づき逆電圧印加手段を所定の期間駆動する逆電圧印加信号を生成するワンショットパルス生成手段とを備える。

[0015] 本発明の実施の形態に係る第 2の特徴は、電力変換装置において、直流電圧源に接続され、 ON、 OFF駆動により誘導性負荷に電力を供給する少なくとも一方が FE Tからなる一対の主回路スイッチング素子と、一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、 FETに逆並列接続されたダイオードに前記直流電源の電圧より低!ヽ逆電圧を印加する逆電圧印加手段と、一対の主回路スイツチング素子を ON、 OFF駆動するために PWM基本信号に基づき一対の主回路スィツチング素子のスイッチング信号を生成するスイッチング信号生成手段と、所定のタイミングで逆電圧印加手段を動作させるための逆電圧印加信号を生成するワンショットパルス生成手段と、逆電圧印加信号及びその逆電圧印加信号に基づき逆電圧が印加される FETに対するスイッチング信号が入力され、スイッチング信号が OFF時には入力された逆電圧印加信号をそのまま出力し、スイッチング信号が ON時には入力された逆電圧印加信号を OFFとする信号補正手段とを備える。

図面の簡単な説明

[0016] [図 1]図 1は、第 1の実施の形態における電力変換装置を示す全体構成図である。

[図 2]図 2は、第 1の実施の形態におけるマイクロコンピュータの構成を示すブロック図である。

[図 3]図 3は、マイクロコンピュータ内で生成される信号の波形を示すタイムチャートである。

[図 4]図 4は、第 2の実施の形態における電力変換装置を示す全体構成図である。

[図 5]図 5は、第 2の実施の形態におけるマイクロコンピュータの構成を示すブロック図である。 [図 6]図 6は、第 2の実施の形態における逆電圧印加信号補正手段の構成を示すブロック図である。

[図 7]図 7は、第 2の実施の形態における逆電圧印加信号補正手段による修正前後の逆電圧印加信号を示すタイムチャートである。

[図 8]図 8は、第 3の実施の形態における電力変換装置を示す全体構成図である。

[図 9]図 9は、第 3の実施の形態におけるマイクロコンピュータの一部の構成を示すブロック図である。

[図 10]図 10は、第 4の実施の形態におけるマイクロコンピュータの一部の構成を示すブロック図である。

[図 11]図 11は、第 5の実施の形態におけるマイクロコンピュータの一部の構成を示すブロック図である。

[図 12A]図 12Aは、第 5の実施の形態における判定手法を示すフローチャートである

[図 12B]図 12Bは、第 5の実施の形態における判定手法を示すフローチャートである

[図 13]図 13は、従来の実施の形態において主回路スイッチング素子及び寄生ダイォドに印加される信号を示すタイムチャートである。

発明を実施するための最良の形態

[0017] 以下、本発明の第 1の実施の形態について図面を参照して詳細に説明する。

[0018] (第 1の実施の形態）

図 1に示すように、本発明の第 1の実施の形態に係る電力変換装置 1においては、直流電圧源 2の電源ラインに直列にインバータ回路 3が接続され、このインバータ回路 3の出力側には、例えばモータなどの誘導性負荷 4が接続されている。

[0019] このインバータ回路 3には、主回路スイッチング素子である上側素子 MOSFET5U な！、し 5w及び下側素子 MOSFET5xな!、し 5zが三相ブリッジ接続される。ここでは MOSFET5U及び 5x、 MOSFET5v及び 5y、 MOSFET5w及び 5zがそれぞれ一対の主回路スイッチング素子を構成している。これらの MOSFET5は、スーパージャンクシヨン MOSFETからなる。 MOSFET5Uな!、し 5w及び 5xな!、し 5zのソース及びドレイン間には、ダイオード（寄生ダイオード） 6uな!、し 6w及び 6xな!、し 6zが逆並列に接続される。なお、これらのスイッチング素子は低 ON抵抗 MOSFETで構成されて、るが、、ずれか一対の主回路スイッチング素子の一方の MOSFETを IGBTとしてもよく、その場合、上側素子を IGBTに、下側素子を MOSFETにすることが好ましい。

[0020] 各主回路スイッチング素子 5のゲートにはドライブ手段 16uないし 16zが各々設けられ、各主回路スイッチング素子 5は、マイクロコンピュータ 13からそれぞれに対して出力されるスイッチング信号に基づくドライブ手段 16の出力によって ON、 OFF駆動される。

[0021] ダイオード 6uないし 6w及び 6xないし 6zには、それぞれ逆電圧印加手段としての逆電圧印加回路 7uな、し 7w及び 7xな、し 7zが接続されて、る。これら各逆電圧印加回路 7は、直流電圧源 2よりも電圧が低い低電圧直流電圧源 8を有し、逆電圧印加回路 7xな!、し 7zにお!/、ては低電圧直流電圧源 8xを共用して!/、る。 MOSFET5uな V、し 5w及び 5xな!、し 5zのソース及びドレイン間に低電圧直流電圧源 8がそれぞれ接続されている。

[0022] 逆電圧印加回路 7の低電圧直流電圧源 8と直列に抵抗 9uないし 9w及び 9xないし 9zが設けられ、さらにコンデンサ 10uないし 10w及び 10xないし 10zが並列に接続されている。抵抗 9は、コンデンサ 10のチャージに伴う突入電流を防止するために設けられている。また、逆電圧印加スイッチング素子 l luないし l lw及び l lxないし l lz、電流の逆流を防ぐダイオード 12uな!、し 12w及び 12xな!、し 12zが低電圧直流電圧源 8の電源ライン上に接続されて、る。ここで逆電圧印加スイッチング素子 11には、電力消費の少ない MOSFETが好適に使用される。

[0023] マイクロコンピュータ 13から出力されるスイッチング信号は、ワンショットパルス生成手段 14uないし 14w及び 14xないし 14z、ゲート駆動手段 15uないし 15w及び 15x ないし 15zを介して逆電圧印加回路 7に供給される。このワンショットパルス生成手段 14及びゲート駆動手段 15は、スイッチング信号が ON力も OFFに変化した時点から若干遅延して逆電圧印加スイッチング素子 11に ON信号を供給し、所定の短時間 O Nを継続し、その後、 OFFするものである。この結果、逆電圧印加スイッチング素子 1 1は、対応する MOSFETと対になる MOSFETの OFFから ONへ移行する前後の期間にわたって（寄生)ダイオード 6に対して逆電圧を印加することができる。この結果、 MOSFETに逆並列接続された (寄生)ダイオードに流れる逆電流を抑制できる。

[0024] マイクロコンピュータ 13は、 U相ないし W相及び X相ないし Z相の各主回路スィッチング素子 5に印加するスイッチング信号を出力する出力端子 xA、 uA、 vC、 yC、 wE 、 zEと、 U相ないし W相及び X相ないし Z相のワンショットパルス生成手段 14、ゲート駆動手段 15を介して逆電圧印加回路 7を駆動する信号を出力する出力端子 xB、u B、 yD、 vD、 zF、 wFとを介して、インバータ回路 3と接続されている。

[0025] 図 2に示すように、マイクロコンピュータ 13は、主回路スイッチング素子に印加するスイッチング信号を生成するために、基準信号を生成する基準信号生成手段 13aと、所定周期の三角波信号を生成する第 1の三角波信号生成手段 13baと、基準信号生成手段 13aの出力と第 1の三角波信号生成手段 13baの出力とを入力し、スィッチング信号を生成するための基本となる PWM基本信号 (以下、「第 1の PWM基本信号」という。）を生成する第 1の PWM基本信号生成手段 13cと、この第 1の PWM基本信号が入力される反転手段 13ecと、遅延手段 13ea、 ebとを備えている。この最終段の遅延手段 13ea、 ebの出力が主回路スイッチング素子を駆動するためのスイッチング信号となる。

[0026] さらにマイクロコンピュータ 13は、逆電圧印加スイッチング素子 11に印加する逆電圧印加信号のトリガーとなる PWM基本信号 (以下、「第 2の PWM基本信号」という。 ) を生成するために、第 1の三角波信号生成手段 13baの出力する三角波と同一周期で、所定時間だけ進んだ位相の三角波を出力する第 2の三角波信号生成手段 13bb と、基準信号生成手段 13aの出力する基準信号と第 2の三角波信号生成手段 13bb の出力する三角波信号との大小比較結果を出力する第 2の PWM基本信号生成手段 13dと、この第 2の PWM基本信号が入力される反転手段 13fcと、遅延手段 13fa、 13fbとを備えている。そして最終段の遅延手段 13fa、 fbの出力が逆電圧印加信号のトリガーとなる。なお、説明を簡単にするために図 2では U相と X相に対応する駆動信号生成部分のみを記載しているが、その他の V, Y相、 W, Z相にも基準信号生成手段 13aの出力位相が異なるのみで、同様の構成が設けられる。 [0027] 反転手段 13ec, 13fcは、それぞれ入力される各 PWM基本信号を反転させるインバータ回路で構成される。遅延手段 13ea、 13ebは、主回路スイッチング素子を駆動する際に、上下一対のスイッチング素子の両者に同時に ONとなるスイッチング信号 ( 以下、「ON信号」という。）が印加されることにより生じる短絡を防止するために、入力される PWM基本信号の ONタイミングのみを所定時間（デッドタイム)だけ遅延させる回路である。この所定時間（デッドタイム）は、効率面から、短絡を防止できる範囲で極力短い方が（例えば、 2ないし 3 s程度）望ましい。より具体的には遅延手段 13e は、 ON信号の開始を遅延させるが、その場合も主回路スイッチング素子を OFFさせるスイッチング信号 (以下、「OFF信号」という。）が優先される。すなわち、入力された ON信号を遅延している間に入力信号が ON力 OFFに変化すると、その場合には OFFが優先されるため、 ON信号の出力はマスクされ、遅延手段 13eの出力は OFF のまま継続される。このため、従来技術において説明したように PWM基本信号としては ON状態があるにもかかわらず、主回路スイッチング素子の ONが生じな、という状況が生じる。

[0028] 遅延手段 13fa、 13fbは、出力端子 uB、 xB (yD、 vD、 zF、 wF)から後述するワンショットパルス生成手段を介して逆電圧印加スイッチング素子を駆動して逆電圧印加回路 7を介して寄生ダイオードに逆電圧を印加するスイッチング信号を出力するためのもので、遅延手段 13ea、 13ebと同じ遅延回路で構成される。第 1の実施の形態ではすべての遅延手段に同じ遅延時間が設定されている。基準信号生成手段 13aと第 1の三角波信号生成手段 13baは、それぞれ第 1の PWM基本信号の基となる基準信号と第 1の三角波信号を生成する。第 1の実施の形態においては、これら基準信号生成手段 13aと第 1の三角波信号生成手段 13baは、マイクロコンピュータ 13内に設けた構成として、るが、マイクロコンピュータ 13の外に設けられて!/、てもよ!/、。

[0029] 第 1の PWM基本信号生成手段 13cは、基準信号と三角波信号との大小比較に基づき、主回路スイッチング素子に印加するスイッチング信号の基となる第 1の PWM基本信号を生成する。すなわち、前述した図 13に示すように、 PWM基本信号は基準信号と三角波信号との大小比較の結果を基準に ON又は OFFを行うように生成される。 [0030] 第 2の PWM基本信号生成手段 13dは、基本的に第 1の PWM基本信号生成手段 13cと同じ機能を有し、基準信号及び第 2の三角波信号から第 2の PWM基本信号を生成する。この第 2の PWM基本信号は、上述した遅延手段 13fa, 13fb、反転手段 13fc及び出力端子 uB、 xBを介してワンショットパルス生成手段 14に印加され、後述する逆電圧印加信号のトリガー信号としての役割を果たす。第 1の実施の形態においては、第 1の三角波信号と第 2の三角波信号との位相差力 S180度未満の小さな値が設定されており、この場合、第 2の PWM基本信号生成手段 13dから遅延手段 13f aを経由して出力される非反転出力力第 1の PWM基本信号生成手段 13cから反転して出力されるスイッチング信号が供給される主回路スイッチング素子 5xに対応する逆電圧印加回路 7xの逆電圧印加スイッチング素子 l lxを駆動する逆電圧印加信号のトリガーとなる。一方第 2の PWM基本信号生成手段 13dから反転手段 13fc、遅延手段 13fbを経由して出力される反転出力が、第 1の PWM基本信号生成手段 13cから非反転して出力されるスイッチング信号が供給される主回路スイッチング素子 5uに対応する逆電圧印加回路 7uの逆電圧印加スイッチング素子 l luを駆動する逆電圧印加信号のトリガーとなる。

[0031] なお、第 1の三角波信号と第 2の三角波信号との位相差を 180度以上（360度未満 )に設定すれば、第 2の PWM基本信号生成手段 13dからの非反転出力を、主回路スイッチング素子 5uに対応する逆電圧印加スイッチング素子 l luを駆動する逆電圧印加信号とし、逆に第 2の PWM基本信号生成手段 13dからの反転出力を主回路スイッチング素子 5xに対応する逆電圧印加スイッチング素子 l lxの逆電圧印加信号のトリガーとすることも可能である。

[0032] ここで、図 3に示すタイムチャートは、一対の主回路スイッチング素子、例えば 5u、 5 Xを対象とした各部の出力信号 (ON及び OFF)を示すものであり、 2本の横点線を境として大きく上段、中段、下段に分かれている。なお、このタイムチャートでは、ローァクティブ、すなわち、上が OFFを表し、下が ONとして表わされている。これは最終段のドライブ手段 16及びゲート駆動手段 15の回路をローアクティブに構成したためであり、これらすベてを反転したハイアクティブで構成することも容易に可能である。

[0033] 図 3の最上段には、基準信号生成手段 13aにおいて生成される基本信号と、第 1の三角波信号生成手段 13ba、第 2の三角波信号波形 13bbにおいて生成される基準信号及び第 1の三角波信号 c lと、第 2の三角波信号 c2との各々の波形が表わされている。第 1の三角波信号 c lと第 2の三角波信号 c2は第 2の三角波信号 c2が第 1の三角波信号 c lに対し位相のみが tl (例えば、 1 μ s)時間分だけ進んでいる点が相違する。

[0034] 続いて、図 3の中段は、第 1の PWM基本信号を基に生成される信号を示している。

ここで、一対の主回路スイッチング素子のうち、逆電圧が印加される（寄生)ダイォードを有する主回路スイッチング素子を自素子、この自素子と対になる主回路スィッチング素子の他方を相補素子として説明する。なお、一対の主回路スイッチング素子の両方を FETで構成すれば、自素子と相補素子の関係は、相対的なものとなる。

[0035] 第 1の PWM基本信号の原信号《1は基準信号よりも第 1の三角波信号が大きいときに ON (ロー）となる（図 3の Α点参照)。この原信号 α 1を基に、遅延手段 13eaで t2 時間（デッドタイム。例えば、 3 s)分遅延されてスイッチング信号 ex 1 'が生成され、自素子に供給される。一方、相補素子には、原信号 α 1を反転手段 13ecで反転した信号 ex 2を遅延手段 13ebで t2時間分遅延したスイッチング信号 oc 2 'が供給される。

[0036] 図 3の下段は、第 2の PWM基本信号を基に生成される信号を示している。第 2の P WM基本信号は、第 1の PWM基本信号と比べて tl時間位相が進んでいるので、第 2の PWM基本信号の原信号 13 1が ONとなるのも第 1の PWM基本信号の原信号 a 1より tl時間早くなつている。

[0037] この原信号の反転信号 β 2は、遅延手段 13fbで t2時間分遅延され反転信号 β 2 ' となり、ワンショットパルス生成手段 14に供給され、所定の ON時間幅 tcを有する自素子の逆電圧印加スイッチング素子 11に印加される信号 (逆電圧印加信号） β 2〃が生成される。一方、相補素子の逆電圧印加スイッチング素子 1 1には、第 2の PWM 基本信号生成手段 13dからの原信号 j8 1に遅延手段 13faで t2時間分遅延された信号 j8 1 'がワンショットパルス生成手段 14で所定の ON時間幅 tcを有する逆電圧印加信号 ι8 1 " となり、これが駆動回路 15Xを経由して供給される。なお、ワンショットパルス生成手段 14での |8 1 "信号生成は、遅延手段 13eの遅延時間に比べ極めて短時間で完了するため、この部分における遅延時間は無視しうる。 [0038] 第 1の PWM基本信号生成手段 13c及び第 2の PWM基本信号生成手段 13dにおいて生成される第 1及び第 2の PWM基本信号は同じ周波数、同じ指令値の下で生成されるが、第 2の PWM基本信号は、第 1の PWM基本信号を生成する第 1の三角波信号よりも tl時間分位相を進めた第 2の三角波信号を用いるため、第 2の PWM基本信号及びそれを基にした各種の信号は、それぞれ第 1の PWM基本信号及びそれを基にした各種の信号に対し、 tl時間だけ位相 (時間)が進んでいる。

[0039] その結果、自素子の逆電圧印加信号の ONタイミングは、第 1の PWM基本信号の反転出力に対し tl時間分だけ早めに出力された上で、遅延時間 t2だけ遅延された相補素子を ONするタイミングに対し、図 3に示すように、 tl時間分だけ早いものとなり、相補素子が ONする前に自素子のダイオードに対して逆電圧を印加することができる。ここで、逆電圧印加信号の ON時間幅 tcを tlよりも大きく設定しておくことで自素子の逆電圧印加信号の ON期間は、相補素子の ONタイミングよりも tl時間だけ早めに開始し、相補素子の ONタイミングよりも tb ( = tc— tl)時間だけ遅れて終了することになる。この結果、相補素子の ONした後の短期間 (tb時間）は、自素子と逆並列接続されたダイオードに対して逆電圧が印加する時間が確保できるため、確実にそのダイオードの逆電流を抑制することができる。たとえば、 ί1 = 1 μ sec、 tc = 2 /z sec に設定すれば、 tbとして 1 μ secが確保できる。

[0040] 以上のように位相の異なる 2つの PWM基本信号を用い、一方の PWM基本信号から逆電圧が印加される寄生ダイオードを有する MOSFETからなる主回路スィッチング素子のスイッチング信号を生成し、位相の進んだ他方の PWM基本信号からこの寄生ダイオードに逆電圧を印加する逆電圧印加信号を生成することで、自素子側の PWM基本信号のパルス幅がデッドタイムよりも小さくなつた場合に、寄生ダイオードに逆方向電流が流れる状況にあるにもかかわらず逆電圧印加回路が動作しないという状況が発生することを防止して、必要な場合は必ず寄生ダイオードに逆方向電流が流れることを抑制し、消費電力やノイズの低減を図ることができる電力変換装置を得ることができる。また、逆に相補素子側の PWM基本信号のパルス幅がデッドタイムよりも小さくなつた場合に、不必要に逆電圧印加回路が動作するという状況を発生することを防止して、無駄な電力消費を抑えることができる。 [0041] なお、上記実施例においては、遅延手段 13eの遅延時間をすベて同一に設定した力各遅延手段 13eの遅延時間を若干の範囲で変更することも可能である。この場合、両 PWM基本信号における位相差に加え、遅延手段での遅延時間の差の両方を用いて逆電圧印加信号の ONタイミングを調整することが可能となる。但し、遅延時間を異ならせると、自素子への ON信号がマスクされた時にも、相補素子の逆電圧印加回路 7が動作して無駄な逆電圧印加を行なったり、タイミングによっては逆電圧印加動作が行なわれな、ケースが生じたり、さらに自素子が ON中にその逆電圧印加回路 7が動作したりするため、少なくとも各主回路スイッチング素子 5に対応する遅延手段とその素子の逆電圧印加回路 7に対応した 1組の遅延手段、たとえば 13eaと 13 fb、 13ebと 13faの遅延時間を同じに設定しておくことが望ましい。

[0042] なお、近年空気調和機において、圧縮機モータを駆動するためのインバータ装置と、送風機モータを駆動するためのインバータ装置の 2つのインバータ装置を同時に動作させることができる 2組の三相 PWM出力を持つマイクロコンピュータが開発されており、このようなマイクロコンピュータを使用すれば、極めて容易に本実施例が構成可能となる。

[0043] (第 2の実施の形態）

次に本発明における第 2の実施の形態について説明する。なお、第 2の実施の形態において、上述の第 1の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。

[0044] 第 1の実施の形態と構成において相違するのは、第 1の実施の形態におけるワンシヨットパルス生成手段 14を組み込んだ逆電圧印加信号補正手段 20を設けた点と、図 2におけるマイクロコンピュータに逆電圧印加信号の出力 Z非出力を切換可能な切換手段 13hを設けた点である。切換手段 13hは逆電圧印加信号を許可する場合は「H」、許可しない場合は「L」出力を行なう。

[0045] 図 4に示すように、本発明の第 2の実施の形態に係る電力変換装置 1においては、インバータ回路 3とマイクロコンピュータ 13の間に逆電圧印加信号補正手段 20が接続されている。

[0046] 図 5の破線に示されているように、マイクロコンピュータ 13内には逆電圧印加信号 β "の発生を止めるためのクリア信号 Cmを生成する切換手段 13hが設けられる。すなわち、逆電圧印加信号 ι8〃を出力させるか、出力させなくするかが切換可能になつている。一般にマイクロコンピュータ内の PWM基本信号生成手段は、その内部に設けられたロジック回路で構成されているため、 6相分の全出力の入り切りは可能である力特定の主回路スイッチング素子に対応する PWM基本信号を出力させなくすることはできず、特定の逆電圧印加信号のみを動作させなくすることはできない。そこで、第 2の実施の形態においては、マイクロコンピュータ 13内部に切換手段 13hを設け、図示しないマイクロコンピュータ内の制御プロラムに基づき個々の逆電圧印加信号 β " に対してその出力 Ζ非出力を切換するための外部出力を可能にしている。

[0047] 図 6に逆電圧印加信号補正手段 20内部の回路構成を示す。なお、説明を簡略ィ匕するため、図 6には 1つの主回路スイッチング素子 5Uとそのスイッチング素子に対応した逆電圧印加回路 7Uに関係する部分のみを抜粋して示している。実際には、主回路スイッチング素子 5uないし 5ζごとにこの回路が設けられるため、三相インバータに対しては計 6個必要となる。

[0048] 逆電圧印加信号補正手段 20内には、ラッチ回路 20aと、ワンショットパルス生成手段 20bと、切換手段 13hからのクリア信号 Cm及びラッチ回路 20aからの信号を入力し、両信号のアンド出力をワンショットパルス生成手段 20bに供給するアンド回路 20cが設けられている。なお、この図においても基本的にアクティブ 'ローで構成されている

[0049] U相主回路スイッチング素子 5uへの出力端子 uAを介して出力されるスイッチング信号 (ここでは便宜上「uA信号」という。図 3及び図 5における α ΐ ' )は、ラッチ回路 2 Oaに入力される。このラッチ回路 20aは、いわゆる Dラッチ回路と言われる回路であり、 CLK端子に uA信号が入力され、 uA信号の「L」ONの期間中は入力端子 Dの値と同一の値が Q端子に与えられる回路である。一方、マイクロコンピュータ 13から出力端子 uBを介して出力される逆電圧印加信号 (ここでは便宜上「uB信号」という。）はヮンショットパルス生成手段となるワンショットパルス生成手段 20bに印加される。ワンシヨットパルス生成手段 20bは、逆電圧印加信号 uBの「L」入力があれば、その時点から、図示しない外部端子に接続された抵抗とコンデンサの CR時定数で定まる期間だけ Qバー出力から「L」信号を出力する。この Qバー出力は逆電圧印加スイッチング素子 l luの動作を制御する逆電圧印加信号 |8 2〃となる。また、クリア信号 Cmとラッチ回路 20aの Q出力はアンド回路 20cを経由してワンショットパルス生成手段 20bのタリァ端子 (CLR)に入力されている。このクリア端子に「L」が入力されているとワンショットパルス生成手段 20bはクリアされた状態、すなわち出力が「H」となる。したがって、アンド回路 20cの!、ずれかの入力に「L」が入力されるとワンショットパルス生成手段 2 Obの Qバー端子が出力する逆電圧印加信号 |8 2〃は常に「H」となり、逆電圧印加動作は行なわれない。

ここで、クリア信号 Cmは通常「H (許可）」出力となっているため、ワンショットパルス生成手段 20bが通常動作を行なって Qバーより所定期間の「L」の逆電圧印加信号を出力している状態で、自素子 5uを駆動するスイッチング信号 uAが ON (「H」力も「L」）に変化するとラッチ回路 20aは D端子に入力されるワンショットパルス生成手段 20bの Qバー端子力出力される逆電圧印加信号 β 2" の「L」出力を Q端子から出力する。そのため、アンド回路 20cはそれまでの「H」出力から「L」に出力が変化し、ワンショットパルス生成手段 20bはクリアされ、その Qバー端子の逆電圧印加信号 β 2" は「Η」となり、逆電圧印加動作は停止される。そして、 Qバー端子の出力はラツチ回路 20aの D端子に入力されて、るため、ラッチ回路 20aの Q端子は「L」から「H 」に復帰し、ワンショットパルス生成手段 20bのクリア状態は解除される力再び逆電圧印加信号 j8 2" が「L」になるまでは「H」出力を維持したままとなる。

[0050] したがって、逆電圧印加信号補正手段 20を設けたことで自素子 5uを駆動するスィツチング信号 uAが OFFカゝら ONになるタイミングがその素子に対応する逆電圧印加信号 j8 2 の OFFとなるタイミングよりも早くなつた場合、すなわち、ワンショットパルス生成手段 20bで設定された逆電圧印加信号の ON期間が長すぎて、自素子が ON になっても逆電圧印加動作力 SOFFとならず、無駄な電流が流れたままとなる状態を生じなくさせることができる。

[0051] 図 7に示すタイミングチャートは、上力も主回路スイッチング素子 5uを駆動するスィツチング信号 uA、マイクロコンピュータ 13から出力される逆電圧印加信号補正手段 2 0によって補正されていない逆電圧印加信号 |8 2'、逆電圧印加信号補正手段 20によって補正された逆電圧印加信号 j8 2 をそれぞれ示すものである。なお、このタイミングチャートもアクティブ ·ローの状態で記載されて、る。

[0052] このように、逆電圧が印加される寄生ダイオードを有する主回路スイッチング素子を駆動する信号が ONになるタイミングをトリガーとして、逆電圧印加回路によって生成される寄生ダイオードに逆電圧を印加する信号を OFFとすることで、主回路スィッチング素子の駆動信号が ONになっていたにも拘わらず逆電圧印加回路が動作し続けて無駄な電流が流れてしまうことを防止することができる。

[0053] なお、第 2の実施の形態においては、自素子のスイッチング信号の ON信号を基にその素子の逆電圧印加回路 7の動作を OFFするように構成した力この自素子のスイッチング信号の ON信号よりも遅延時間だけ早い相補素子のスイッチング信号の O FFタイミングで自素子の逆電圧印加回路 7の動作を OFFするように構成しても同様の効果を得ることができる。

[0054] また、クリア信号 Cmを「L」出力として、逆電圧印加動作を非出力 (禁止)を設定した場合、スイッチング信号 uA、逆電圧印加信号 uB ( |8 2' )の状態にかかわらず、アンド回路 20cの出力が常に「L」となるため、ワンショットパルス生成手段 20bの Qバー端子は常に「H」出力となって逆電圧印加回路 7の動作を禁止 (停止)できる。なお、この禁止動作は個々の逆電圧印加回路 7ごとに設定可能である。

[0055] (第 3の実施の形態）

次に本発明における第 3の実施の形態について説明する。以下説明において、上述の第 1或いは第 2の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は省略する。

[0056] 第 3の実施の形態は、図 8に示すように第 1の実施の形態においてインバータ回路側に設けられていたワンショットパルス生成手段 14をマイクロコンピュータ 43内部に取り込んだものである。

[0057] 図 9に示すように、マイクロコンピュータ 43内には、第 1の実施の形態における第 1 の PWM基本信号生成手段とその後に接続されて!ヽる遅延手段や反転手段を含めた第 1PWM信号生成手段 43cと、第 1の実施の形態における第 2の PWM基準信号生成手段とその後に接続されて!ヽる遅延手段や反転手段を含めた第 2PWM信号生成手段 43dと、逆電圧印加信号を出力するワンショットパルス生成手段とが含まれている。なお、図 9ないし図 11のマイクロコンピュータを示すブロック図においては、基準信号生成手段 13a、第 1の三角波信号生成手段 13ba、第 2の三角波信号生成手段 13bbを省略して示している。

[0058] 第 1PWM信号生成手段 43cでは、マイクロコンピュータの U相ないし Z相の相ごとに設けられた出力ポートから U相ないし Z相の各主回路スイッチング素子のスィッチング信号 α 1，〜ひ 6，が出力される。

[0059] 第 2PWM信号生成手段 43dでは、生成された第 2の PWM信号 β 1，〜β 6，をそれぞれが対応する相のワンショットパルス生成手段 43eのトリガー入力に入力される。

[0060] ワンショットパルス生成手段 43eは、機能的には第 1の実施の形態で説明したワンショットパルス生成手段 14を 6個並べたもので、各々 6個のトリガー入力及び出力を有する。トリガー入力は第 2PWM信号生成手段 43dからの第 2の PWM信号 |8 1 '〜 β 6 'を受け、この第 2の PWM信号をトリガー信号として所定時間のパルス幅を有する逆電圧印加信号 ΐ " 〜β を出力ポートから出力する。

[0061] このように、ワンショットパルス生成手段をマイクロコンピュータ 43内に設けることにより、図 8に示されるように外部回路を不要とし、インバータ回路 3側に設けられていた回路を削減することができる。また、市販されているマイクロコンピュータには、ワンシヨットパルスの出力端子を有するものもある力このようなマイクロコンピュータでは、ヮンショットパルスを出力するための元になる信号として外部トリガーを用いるため、外部トリガーのための入力端子が設けられている。第 3の実施の形態によれば、そのような入力端子を設ける必要がなくなるとともに外部での配線も省略できマイクロコンビユータをコンパクトにするとともに、マイクロコンピュータ周辺に付加される回路等を削減することができる。

[0062] (第 4の実施の形態）

次に本発明における第 4の実施の形態について説明する。本実施の形態において、上述の第 1ないし第 3の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。

[0063] 第 4の実施の形態は、図 10に示すように、第 2の実施の形態において独立して設けられていた逆電圧印加信号補正手段 20をマイクロコンピュータの内部に組み込んだものである。なお、この場合のハード的なブロック構成は第 3の実施の形態を表す図 8 と同じになる。

[0064] (第 5の実施の形態）

次に本発明における第 5の実施の形態について説明する。なお、第 5の実施の形態において、上述の第 1ないし第 4の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。

[0065] 第 5の実施の形態では、図 8に示すように、インバータ回路 3の主回路スイッチング素子と直列に接続された抵抗の両端間電圧を測定してスイッチング素子に流れる電流を検出する電流センサー 50を設けて電流を計測し、主回路スイッチング素子及び逆電圧印加回路の異常診断を行う。

[0066] 図 11に示すように、マイクロコンピュータ 43内には新たに電流検出手段 13fと、診断手段 13gと、判断 ·制御手段 13iとが設けられている。電流検出手段 13fは電流センサー 50と接続され、電流の検出結果は診断手段 13gに送られ、電流検出手段 13f で検出された電流が過電流である力否かを診断する。この診断手段 13gはさらに判断'制御手段 13iに接続されており、診断結果を送信する。判断'制御手段 13iは、診断手段 13gからの診断結果に基づいてさらにインバータ回路 3の各部を診断すベぐ診断フローを進めていく。そのため、診断フローに従って、第 1PWM生成手段 43c、切換手段 13hに対して、各々の信号出力を許可、或いは不許可とする制御を行う。なお、ここでは第 1PWM生成手段 43cは、インバータの動作チェックのために各主回路スイッチング素子に供給する PWM信号を各素子ごとに独立して自由に出力できるようになつている。また、第 2PWM生成手段 43dは上記第 1PWM生成手段 43c の出力する PWM信号に対応した逆電圧印加信号が出力できるように構成されている。さらに前述したとおり、第 2PWM生成手段 43dの逆電圧印加信号の出力は切換手段 43hの出力によって出力 Z非出力が切換可能になって、る。

[0067] 図 12Aに示すように、診断フローは、まずインバータ回路 3の電源が ONとなっているか否かを判断する（ST1)。電源が ONとなっていなければ（ST1の N)診断は行われない。この診断フローは、インバータ回路 3の起動時における主回路スイッチング素子及び逆電圧印加回路の異常診断を目的とする。

[0068] 電源が ONとなっている場合は（ST1の Y)、まず、切換手段 13hにおいて逆電圧印加信号の出力を禁止する（ST2)。なお、図 4のように出力の切換がマイクロコンピュータの外部で行われるものでは、マイクロコンピュータ力逆電圧印加信号補正手段 20に逆電圧印加信号の出力を禁止する信号 Cmが出力されることになる。このような制御を行うことで、最初に主回路スイッチング素子の異常診断を行うことができる。以下、 ST23までは主回路スイッチング素子の異常診断フローとなる。

[0069] まず、下相である X相、 Y相及び Z相の異常診断である。判断'制御手段 13iは、第 1PWM生成手段 43cに U相、 V相、 W相の主回路スイッチング素子 5u,5v、 5Wに対して PWM信号を短時間出力するよう制御を行い、主回路スイッチング素子 5u、 5v及び 5wを ONする（ST3)。そして、これらの素子に流れた電流を電流センサー 50を介して電流検出手段 13fで検出し、診断手段 13gにおいて過電流である力否かの診断 (チェック）を行なう（ST4)。判断'制御手段 13iは、この診断結果を受け取ると、主回路スイッチング素子 5u、 5v及び 5wに対する PWM信号の出力を OFFにするよう、第 1PWM生成手段 43cを制御する（ST5)。この間、下相のスイッチング素子 5x、 5y及び 5zは制御的に OFFしたままであるため、診断手段 13gにおいて過電流が検出された場合は、下相のスイッチング素子 5x、 5yまたは 5zのいずれかが勝手に ONまたは短絡故障して!/ヽると考えられる。

[0070] 判断 ·制御手段 13iは診断手段 13gからの診断結果が過電流であるか否かを判断し (ST6)、過電流であることを検出した場合には（ST6の Y)、下相の主回路スィッチング素子 5x、 5yある、は 5zが短絡して、る (破壊されて、る）可能性が高、と判断し (ST7)、以後、インバータ回路 3の動作を禁止する（ST8)。

[0071] 下相の主回路スイッチング素子 5x、 5yあるいは 5zが短絡して!/、な!/、場合（ST6の N)には、同様に上相である U相、 V相、 W相の異常診断を同じように行う。すなわち、主回路スイッチング素子 5u、 5v及び 5wを OFFしたまま、主回路スイッチング素子 5 x、 5y、及び 5zを短時間 ON状態にし（ST9)、この時に流れた電流が過電流であるか否かを診断 (チェック)する（ST10)。その後、主回路スイッチング素子 5x、 5y及び 5zを OFFするよう第 1PWM生成手段 43cを制御し (ST11)、診断手段 13gからの診断結果が過電流である力否かを判断し (ST12)、過電流であることを検出した場合には（ST12の Y)、上相の主回路スイッチング素子 5u、 5v或いは 5wが短絡している（破壊されている）可能性が高いと判断されることから（ST13)、この場合もインバータ回路 3の動作を禁止する（ST8)。

[0072] この後、 U相〜 W相と X相〜 Z相の各相間での短絡異常がないか否かを診断する。

まず U相及び Y相の間を診断する。判断，制御手段 13iは、第 1PWM生成手段 43c に U相及び Y相の主回路スイッチング素子 5u及び 5yに対して所定の PWM信号を短時間出力するよう制御を行い、主回路スイッチング素子 5u及び 5yを ON状態にする（ST14)。そして、これらの素子に流れた電流を電流センサー 50を介して診断 (チエック）を行い（ST15)、その診断結果を受信する。判断'制御手段 13iは、この診断結果を受信すると、 U相及び Y相の主回路スイッチング素子 5u及び 5yに対する PW M信号の出力を OFFにするよう、第 1PWM生成手段 43cを制御する（ST16)。

[0073] 判断 ·制御手段 13iは診断手段 13gからの診断結果が過電流であるか否かを判断し (ST17)、過電流であることを検出した場合には（ST17の Y)、本来モータ卷線を通じて流れるべき電流が、モータ卷線を経由して、な、で流れて、ることから主回路スイッチング素子 5uと 5yの間が短絡している可能性が高いと判断し (ST18)、この場合もインバータ回路 3の動作を禁止する（ST8)。

[0074] 図 12Bに示すように、電流検出手段 13fでの検出電流力モータ卷線を経由した所定の低レベル電流が流れるのみで、診断手段 13gにおいて過電流でないと診断された（主回路スイッチング素子 5u及び 5yの間が短絡してヽな、）場合（ST17の N) は、フローチャートから詳細ステップは省略した力次に U相〜 W相と X相〜 Z相の各相間での短絡異常が同様に診断される (ST19)。

[0075] 以上の処理で異常が見つからなかった場合、次に、逆電圧印加回路の異常診断を行う。

[0076] まず切換手段 13hに逆電圧印加信号の出力を許可する信号を送信し (ST20)、第 1PWM生成手段 43cに U相に対してデューティー比 50%の第 1PWM信号を短時間出力させる（ST21)。この際、 X相に対しては U相への出力を反転した信号を供給させる。この U相、 X相の主回路スイッチング素子の駆動に伴い各逆電圧印加信号も出力されている。そして、これらの素子が動作中の電流を電流センサー 50を介して電流検出手段 13fで検出し、診断手段 13gにおいて過電流である力否かの診断 (チエック）を行う（ST22)。すなわち、各素子の逆電圧印加手段 7が正常に動作していれば、逆並列接続されたダイオード 6に大きな逆電流が流れることがないため、電流検出手段 13fにおいて過電流は検出されない。一方、逆電圧印加手段 7が故障して V、る場合、相補素子の ONタイミングで逆並列接続されたダイオード 6に大きな逆電流が流れ、これが電流検出手段 13fにおいて検出されることになる。過流電流チェックが終わると、ー且、 U相及び X相に対する第 1PWM信号の出力を OFFにするよう、第 1PWM生成手段 43cを制御する（ST23)。

[0077] 判断 ·制御手段 13iは診断手段 13gからの診断結果が過電流であるか否かを判断し（ST24)、過電流であることを検出していた場合には（ST24の Y)、 U相及び X相の逆電圧印加回路に異常がある可能性が高、と判断されることから (ST25)、この場合は、図 12Aに示すように、インバータ回路 3の動作を禁止する（ST8)。

[0078] U相及び X相の逆電圧印加回路に異常がないと判断された場合には（ST24の N) 、 U相及び X相の逆電圧印加回路の異常診断と同じステップで、 V相及び Y相、 W相及び Z相の逆電圧印加回路の異常診断を行う (ST26、詳細ステップは省略)。

[0079] 以上のすべての動作で過電流が検出されない場合にはすべての回路において異常はないと判断されるので、インバータ回路 3の起動動作を許可する（ST27)。以上でインバータ回路 3の起動時における主回路スイッチング素子及び逆電圧印加回路の異常診断が終了する。

[0080] このように、逆電圧印加信号出力の許可又は不許可の制御が容易であることを利用して異常診断を行うことで、主回路スイッチング素子、逆電圧印加回路のいずれに異常があるのかを切り分けて診断することが可能となる。

[0081] なお、本発明の各実施の形態においては、モータを駆動する三相インバータを例としているが、モータに限らず誘導性負荷であれば本発明は適用可能である。また、単相インバータにも適用可能である。

[0082] また、この発明は、上記実施の形態そのままに限定されるものではなぐ実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体ィ匕できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。

産業上の利用の可能性

本発明は、例えば、インバータ装置やコンバータ装置などの種々の電力変換装置に用いることができる。

Claims

請求の範囲

[1] 直流電圧源に接続され、 ON、 OFF駆動により誘導性負荷に電力を供給する少なくとも一方力 SFETからなる一対の主回路スイッチング素子と、

前記一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、前記 FETに逆並列接続された前記ダイオードに前記直流電源の電圧より低い逆電圧を印加する逆電圧印加手段と、

前記一対の主回路スイッチング素子を ON、 OFF駆動するための第 1の PWM基本信号を生成する第 1の PWM基本信号生成手段と、

前記第 1の PWM基本信号に対して位相を進めた第 2の PWM基本信号を生成する第 2の PWM基本信号生成手段と、

前記第 2の PWM基本信号に基づき前記逆電圧印加手段を所定の期間駆動する逆電圧印加信号を生成するワンショットパルス生成手段と、

を備えることを特徴とする電力変換装置。

[2] 直流電圧源に接続され、 ON、 OFF駆動により誘導性負荷に電力を供給する少なくとも一方力 SFETからなる一対の主回路スイッチング素子と、

前記一対の主回路スイッチング素子を ON、 OFF駆動するために PWM基本信号に基づき前記一対の主回路スイッチング素子のスイッチング信号を生成するスィッチング信号生成手段と、

所定のタイミングで前記逆電圧印加手段を動作させるための逆電圧印加信号を生成するワンショットパルス生成手段と、

前記逆電圧印加信号及びその逆電圧印加信号に基づき逆電圧が印加される FET に対する前記スイッチング信号が入力され、前記スイッチング信号が OFF時には入力された前記逆電圧印加信号をそのまま出力し、前記スイッチング信号が ON時には入力された前記逆電圧印加信号を OFFとする信号補正手段と、

を備えることを特徴とする電力変換装置。

[3] 複数の PWM基本信号生成手段と、前記ワンショットパルス生成手段とをマイクロコンピュータ内に設けたことを特徴とする請求項 1に記載の電力変換装置。

[4] 前記誘導性負荷に流れる電流を検出する電流検出手段と、

前記電流検出手段によって検出された電流が過電流であるかを診断する診断手段と、

前記一対のスイッチング素子の ON、 OFFスイッチング信号と前記逆電圧印加信号の出力を許可又は不許可とする制御を行うとともに、前記診断手段によって診断された結果に基づいて前記一対の主回路スイッチング素子及び前記逆電圧印加手段に異常があるか否かを判断する判断，制御手段と、

を備えることを特徴とする請求項 1ないし請求項 3のいずれかに記載の電力変換装置。