WO2024142728A1 - インバータ、インバータの制御方法及びプログラム - Google Patents

インバータ、インバータの制御方法及びプログラム Download PDF

Info

Publication number
WO2024142728A1
WO2024142728A1 PCT/JP2023/042652 JP2023042652W WO2024142728A1 WO 2024142728 A1 WO2024142728 A1 WO 2024142728A1 JP 2023042652 W JP2023042652 W JP 2023042652W WO 2024142728 A1 WO2024142728 A1 WO 2024142728A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
switching elements
switching
inverter
leg
Prior art date
Application number
PCT/JP2023/042652
Other languages
English (en)
French (fr)
Inventor
茜 趙
Original Assignee
オムロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オムロン株式会社 filed Critical オムロン株式会社
Publication of WO2024142728A1 publication Critical patent/WO2024142728A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the present invention relates to an inverter, an inverter control method, and a program.
  • a control method known as two-phase modulation has been known for some time (see, for example, Patent Document 1) in which the switching element of one of the three phases is fixed to on or off and the switching elements of the remaining two phases are switched (i.e., there are four switches that simultaneously perform switching control).
  • This method can reduce the switching loss equivalent to two switches compared to the three-phase modulation control method.
  • Non-Patent Documents 1 and 2 above can reduce switching losses associated with switching control compared to conventional two-phase modulation control methods, but the inverter circuit alone can only control the output voltage (current) waveform, and a DCDC converter circuit must be provided in the upstream stage to control the voltage and current values.
  • the present invention was made in consideration of the above-mentioned circumstances, and aims to provide an inverter that can reduce switching losses more than conventional inverters.
  • An inverter that converts DC power into three-phase AC power and outputs the power, a power conversion circuit including three legs each including two switching elements corresponding to the three phases;
  • a control unit that controls the switching of each of the switching elements to control the conversion and the output by a PWM modulation method, The control unit is For any one of the three phases, both of the two switching elements included in the leg are switched and controlled, for one of the other phases, only one of the two switching elements included in the leg is switched and the other is fixed to off, and for the remaining phase, the two switching elements included in the leg are fixed to on or off complementarily, thereby generating a PWM modulation signal for sequentially modulating only two of the three phases.
  • An inverter that converts DC power into three-phase AC power and outputs the power, a power conversion circuit including three legs each including two switching elements corresponding to the three phases;
  • a control unit that controls the switching of each of the switching elements to control the conversion and the output by a PWM modulation method, The control unit is For any
  • inverter 1 has a positive bus P and a negative bus N connected to a DC power source E via a capacitor C, a U-phase output terminal U, a V-phase output terminal V, and a W-phase output terminal W that output AC power, a power conversion circuit 10, and a control unit 100.
  • inverter 1 may be incorporated into an electrical device to supply output power to a load such as an AC motor, or it may be used in a PCS (Power Conditioning Subsystem).
  • PCS Power Conditioning Subsystem
  • the power conversion circuit 10 includes six switching elements Q1, Q2, Q3, Q4, Q5, and Q6.
  • a MOSFET Metal-Oxide-Semiconductor Field Effect Transistor
  • the switching element Q1 constituting the U-phase upper arm and the switching element Q2 constituting the U-phase lower arm are connected in series between the positive bus P and the negative bus N to form the U-phase leg 11.
  • the switching element Q3 constituting the V-phase upper arm and the switching element Q4 constituting the V-phase lower arm are connected in series between the positive bus P and the negative bus N to form the V-phase leg 12.
  • the switching element Q5 constituting the W-phase upper arm and the switching element Q6 constituting the W-phase lower arm are connected in series between the positive bus P and the negative bus N to form the W-phase leg 13.
  • the U-phase output terminal is connected between switching element Q1 and switching element Q2
  • the V-phase output terminal is connected between switching element Q3 and switching element Q4
  • the W-phase output terminal is connected between switching element Q5 and switching element Q6.
  • FIG 2 is an explanatory diagram showing the relationship between the reference signal (sine wave) of each phase and the control state of each switching element when performing switching control using the two-phase modulation method.
  • one cycle of the sine wave is divided into six sections, and each section is indicated by a number in a circle from 1 to 6.
  • sections indicated by vertically hatched bars are sections in which switching control is performed, and sections without bars are sections in which switching control is not performed.
  • switching control of that phase is not performed.
  • the inverter 1 is characterized in that the number of switching elements that perform switching control is reduced by one to three. Specifically, during one sine wave cycle, the control unit 100 controls the switching of both of the two switching elements of the leg for one of the three phases, controls the switching of only one of the two switching elements of the leg for one of the other two phases and fixes the other to off, and fixes the two switching elements of the leg to on or off complementarily for the remaining phase, thereby generating a PWM modulation signal that sequentially modulates only two of the three phases.
  • FIG. 3 shows the relationship between the reference signal (sine wave) of each phase and the control state of each switching element when switching control is performed by the inverter 1 according to this application example.
  • FIG. 3 shows, in the PWM modulation according to this application example, in addition to the two-phase modulation method, a further 120° section in which switching control is not performed is added for the switching elements Q2, Q4, and Q6, which belong to the lower arm of each phase.
  • the switching element belonging to the upper arm e.g., Q1
  • the switching element belonging to the lower arm e.g., Q2
  • the switching element belonging to the lower arm is fixed at off.
  • the number of switching elements that perform constant switching control can be reduced to only three out of six. This makes it possible to reduce switching loss while maintaining the same circuit configuration as an inverter using a conventional PMW modulation method.
  • FIG. 4 is a diagram showing an example of the hardware configuration of the control unit 100 of the inverter 1 according to this embodiment.
  • the control unit 100 is a computer including components such as a processor 101, a main memory device 102, an auxiliary memory device 103, a communication IF 104, and an input/output IF 105, which are interconnected by a connection bus 106.
  • the main memory device 102 and the auxiliary memory device 103 are recording media that can be read by the control unit 100.
  • Each of the above components may be provided in multiples, or some of the components may not be provided.
  • the input/output IF 105 is an interface that inputs and outputs data between the input devices and output devices equipped in the inverter 1. Data is output to an output device such as a display device, such as an LCD, via the input/output IF 105. Operation instructions are also accepted via the input/output IF 105, and the processing intended by the operator is carried out based on the operation instructions.
  • FIGS. 5 and 6 show the on/off state of each switching element and the current flow when focusing on switching elements Q1 and Q2 of U-phase leg 11 in sections 5 and 6 of FIG. 3. Note that in FIGS. 5 and 6, unnecessary elements are omitted in order to simply explain the current flow related to switching elements Q1 and Q2.
  • switching control of U-phase leg 41 is stopped, switching element Q1 is fixed off, and switching element Q2 is fixed on.
  • the switching element of the lower arm corresponding to the phase that outputs the maximum voltage is fixed off.
  • switching element Q4 of V-phase leg 42 is fixed off for the first 30°
  • switching element Q6 of W-phase leg 43 is fixed off for the last 30°.
  • the use of the inverter according to the present invention is not particularly limited, and it can be incorporated into various devices for use. It is also possible, of course, to provide a converter in the preceding stage of the inverter according to the present invention and use the DC power converted from AC to DC as the target of conversion.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

直流電力を３相交流電力に変換して出力するインバータであって、前記３相に対応し、それぞれ２つのスイッチング素子を備えるレグを３つ有する電力変換回路と、前記の各スイッチング素子をスイッチング制御してＰＷＭ変調方式により前記変換及び前記出力の制御を行う制御部と、を含んでおり、前記制御部は、３相のうちいずれか１相については前記レグが備える２つの前記スイッチング素子のいずれをもスイッチング制御し、他の相のうち一方については前記レグが備える２つの前記スイッチング素子の一方のみをスイッチング制御して他方をオフに固定し、残りの相については前記レグが備える２つの前記スイッチング素子を相補的にオン又はオフに固定する、ことによって、３相のうち２相のみを順次変調するＰＷＭ変調信号を生成するインバータ。

Description

インバータ、インバータの制御方法及びプログラム
　本発明は、インバータ、インバータの制御方法及びプログラムに関する。
　従来から、直流電力を３相交流電力に変換して出力するインバータにおいて、トランジスタなどのスイッチング素子のスイッチングパルス幅（デューティサイクル）を変動させることにより、直流電力を交流の波形に変換して出力するＰＷＭ変調方式が知られている。スイッチング素子をスイッチング動作する際にはスイッチング損失が発生するため、高効率な出力制御を行うためには、スイッチング制御を行うスイッチの数は少ない方が望ましい。
　この点において、ＰＷＭ変調方式において、３相のうち１相のスイッチング素子をオン又はオフに固定し、残り２相のスイッチング素子スイッチング動作させる（即ち、同時にスイッチング制御を行うスイッチが４つになる）２相変調という制御方式が従来から知られている（例えば、特許文献１）。このような方式であれば、３相変調の制御方式に比べると、スイッチ２つ分のスイッチング損失を低減することができる。
　また、さらにスイッチング制御を行うスイッチの数を減らし、３相のうち１相のみスイッチング制御を行う制御方法も提案されている（非特許文献１、２）。
特開平７－４６８５５号公報
藤田英明「３相系統連系変換器の１相スイッチング制御法」，電気学会全国大会，２００７年ｖｏｌ．４，Ｎｏ．０７８，ｐ．１１８－１１９ 藤田英明，鈴木亮「１相ＰＷＭ制御法を用いた３相ソーラーパワーコンディショナ」，電気学会論文誌Ｄ（産業応用部門誌）２０１０年１３０巻２号ｐ．１７３－１８０
　上記非特許文献１、２に記載の技術によれば、従来の２相変調の制御方法に比べてスイッチング制御に係るスイッチング損失は低減することができるものの、インバータ回路だけでは出力電圧（電流）波形の制御しかできず、電圧・電流値の制御を行うためには前段にＤＣＤＣコンバータ回路を設ける必要がある、という問題があった。
　本発明は、上述した事情に鑑みてなされたものであり、従来よりもスイッチング損失を低減可能なインバータを提供することを目的とする。
　前記の課題を解決するために、本発明の一態様は次の構成を採用する。即ち、
　直流電力を３相交流電力に変換して出力するインバータであって、
　前記３相に対応し、それぞれ２つのスイッチング素子を備えるレグを３つ有する電力変換回路と、
　前記の各スイッチング素子をスイッチング制御してＰＷＭ変調方式により前記変換及び前記出力の制御を行う制御部と、を含んでおり、
　前記制御部は、
　３相のうちいずれか１相については前記レグが備える２つの前記スイッチング素子のいずれをもスイッチング制御し、他の相のうち一方については前記レグが備える２つの前記スイッチング素子の一方のみをスイッチング制御して他方をオフに固定し、残りの相については前記レグが備える２つの前記スイッチング素子を相補的にオン又はオフに固定する、ことによって、３相のうち２相のみを順次変調するＰＷＭ変調信号を生成する、
　インバータ、である。
　ここで、「レグ」とは、電力変換回路の直流（即ち入力）側の正極側と負極側の間に直列接続されているスイッチング素子を含むアーム２つ一組のことをいう。また、「相補的」とは一方がオンである場合には他方がオフであることを意味する。上記のような構成によれば、従来から採用されているのと同様の電力変換回路（スイッチング回路）を用いて、従来の２相変調方式に比べて同時にスイッチング制御を行うスイッチング素子を一つ減らすことができ、スイッチング損失を低減することができる。
　また、前記スイッチング素子はＭＯＳＦＥＴであり、
　一方の前記スイッチング素子をスイッチング制御して他方をオフに固定している前記レグにおいて、スイッチング制御されている前記一方の前記スイッチング素子がオフとなっている間は、オフに固定されている前記他方の前記スイッチング素子のボディダイオードを介して電流を通せるように構成されていてもよい。ただし、必ずしもボディダイオードを介して電流を通す必要はなく、後述のような方法により電流を通すこともできる。この構成によれば、スイッチング素子として一般的に採用されているＭＯＳＦＥＴを用いて電力変換回路を構成することができるため、好適である。
　また、前記電力変換回路は、前記レグが備える前記スイッチング素子の少なくとも一方と並列に配置されるダイオードを備えていてもよい。このような構成であれば、スイッチング素子をＭＯＳＦＥＴに限定せずとも、スイッチング素子がオフに固定されている際には並列配置されたダイオードを介して電流を通すことができる。また、ＭＯＳＦＥＴを用いる場合であっても、ボディダイオードにおいて導通損失が生じるため、より低抵抗のダイオードを並列配置して該ダイオードを介して電流を通すことで、導通損失を低減することができる。
　また、本発明は次のように捉えることもできる。即ち、
　それぞれ２つのスイッチング素子を備えるレグを３つ有する電力変換回路を備え、前記電力変換回路により直流電力を３相交流電力に変換して出力するインバータの制御方法であって、
　３相のうちいずれか１相については前記レグが備える２つの前記スイッチング素子のいずれをもスイッチング制御し、他の相のうち一方については前記レグが備える２つの前記スイッチング素子の一方のみをスイッチング制御して他方をオフに固定し、残りの相については前記レグが備える２つの前記スイッチング素子を相補的にオン又はオフに固定する、ことによって、３相のうち２相のみを順次変調するＰＷＭ変調を行う、
　インバータの制御方法、である。
　また、本発明は、上述の制御方法をプロセッサに実行させるためのプログラム、そのようなプログラムを非一時的に記録したコンピュータ読取可能な記録媒体、としても捉えることもできる。
　本発明によれば、従来よりもスイッチング損失を低減可能なインバータを提供することができる。
図１は、実施形態１に係るインバータの構成を概略的に示す模式図である。 図２は、従来の２相変調方式における基準信号と各スイッチング素子の制御状態との関係を示す説明図である。 図３は、実施形態１に係る変調方式における基準信号と各スイッチング素子の制御状態との関係を示す説明図である。 図４は、実施形態１に係る制御部のハードウェア構成の一例を示すブロック図である。 図５は、Ｕ相に着目した場合のスイッチング素子のオン／オフと電流の流れの関係を示す第１の説明図である。 図６は、Ｕ相に着目した場合のスイッチング素子のオン／オフと電流の流れの関係を示す第２の説明図である。 図７は、第１の変形例に係るインバータの構成を概略的に示す模式図である。 図８は、第１の変形例に係るスイッチング制御のタイミングを説明する説明図である。 図９は、第２の変形例に係るインバータの構成を概略的に示す模式図である。 図１０は、第２の変形例に係るスイッチング制御のタイミングを説明する説明図である。 図１１は、第３の変形例に係るインバータの構成を概略的に示す模式図である。 図１２は、第３の変形例に係るスイッチング制御のタイミングを説明する説明図である。
　＜適用例＞
　以下、本発明の実施形態の一例について説明する。本発明は、例えば図１に示すようなインバータ１として適用することができる。図１は、インバータ１の構成を概略的に示す模式図である。
　図１に示すように、インバータ１はコンデンサＣを介して直流電源Ｅに接続される正極母線Ｐと負極母線Ｎ、交流電力を出力するＵ相出力端Ｕ、Ｖ相出力端Ｖ及びＷ相出力端Ｗ、電力変換回路１０並びに制御部１００を有している。なお、インバータ１の用途に特に制限はなく、例えば電気機器に組み込まれてＡＣモータなどの負荷に出力電力を供給するのであってもよいし、ＰＣＳ（Ｐｏｗｅｒ　Ｃｏｎｄｉｔｉｏｎｉｎｇ　Ｓｕｂｓｙｓｔｅｍ）に用いるのであってもよい。
　電力変換回路１０は、６つのスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６を備えている。本適用例では、各スイッチング素子としてＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）を採用している。電力変換回路１０において、正極母線Ｐと負極母線Ｎとの間に、Ｕ相上側アームを構成するスイッチング素子Ｑ１とＵ相下側アームを構成するスイッチング素子Ｑ２とが直列接続されてＵ相レグ１１を構成している。また、正極母線Ｐと負極母線Ｎとの間に、Ｖ相上側アームを構成するスイッチング素子Ｑ３とＶ相下側アームを構成するスイッチング素子Ｑ４とが直列接続されてＶ相レグ１２を構成している。また、正極母線Ｐと負極母線Ｎとの間に、Ｗ相上側アームを構成するスイッチング素子Ｑ５とＷ相下側アームを構成するスイッチング素子Ｑ６とが直列接続されてＷ相レグ１３を構成している。また、図１に示すように、スイッチング素子Ｑ１とスイッチング素子Ｑ２との間はＵ相出力端に接続され、スイッチング素子Ｑ３とスイッチング素子Ｑ４との間はＶ相出力端に接続され、スイッチング素子Ｑ５とスイッチング素子Ｑ６との間はＷ相出力端に接続されている。
　制御部１００は、制御プログラムを格納する記憶媒体や、制御プログラムにしたがって制御手順を実行するＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）などのプロセッサを有するコンピュータである。制御部１００は、インバータ１の入力端、出力端などの各部に設置される各種センサ（図示せず）や通信線（図示せず）を介して外部から取得する各種情報を用いて、インバータの各構成を制御する。
　制御部１００は、直流電源Ｅから供給される直流電力を交流電力に変換してＵ相出力端Ｕ、Ｖ相出力端Ｖ及びＷ相出力端Ｗから出力するため、電力変換回路１０の各スイッチング素子Ｑ１乃至Ｑ６の制御を行う。より具体的にはＵ相レグ１１、Ｖ相レグ１２、Ｗ相レグ１３それぞれについて、所望の交流出力波形を示す基準信号と予め定められる搬送波（三角波）とを用いてＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）変調信号を生成し、当該ＰＷＭ変調信号に基づいて各スイッチング素子をスイッチング制御する。なお、ＰＷＭ変調の方式によるＤＣ（Ｄｉｒｅｃｔ　Ｃｕｒｒｅｎｔ）／ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ　Ｃｕｒｒｅｎｔ）変換は広く知られた技術であるため、詳細な説明は省略する。
　ここで、ＰＷＭ変調方式の中でも３相変調方式と２相変調方式の２種類の変調方式が従来からよく知られている。３相変調方式は、正弦波１周期（３６０°）の間、常時Ｕ相レグ１１、Ｖ相レグ１２、Ｗ相レグ１３の全てのスイッチング素子をスイッチング制御する方法である。一方、２相変調方式は、Ｕ、Ｖ、Ｗの各相について対応するレグのスイッチング素子をオン又はオフに固定してスイッチング制御を行わない区間を１周期のうち１２０°ずつ設け、各相の間で当該制御を行わない区間を順次交代していく方法である。２相変調方式によれば、３相変調方式に比べてスイッチング制御を行う素子の数が常時２つ減るため、スイッチング損失を低減することができる。
　図２は、２相変調方式のスイッチング制御を行う場合の、各相の基準信号（正弦波）と各スイッチング素子の制御状態との関係を示す説明図である。図２に示すように、正弦波１周期分を６つの区間に区切り、１から６の丸付き数字を振ってそれぞれの区間が示されている。図中において、縦線のハッチングの入ったバーが示されている区間がスイッチング制御の行われる区間であり、バーが示されていない区間がスイッチング制御の行われない区間である。図２に示すように、各相において基準信号が示す正弦波の位置が他の相の正弦波よりも下回っている区間では、当該相のスイッチング制御が行われないことがわかる。
　本適用例に係るインバータ１では、さらにスイッチング制御を行うスイッチング素子を１つ減らして３つとすることが特徴である。具体的には、制御部１００は、正弦波１周期の間、３相のうち１相についてはレグが備える２つのスイッチング素子のいずれをもスイッチング制御し、他の２相のうち一方についてはレグが備える２つのスイッチング素子の一方のみをスイッチング制御して他方をオフに固定し、残りの１相についてはレグが備える２つのスイッチング素子を相補的にオン又はオフに固定する、ことによって、３相のうち２相のみを順次変調するＰＷＭ変調信号を生成する。
　図３に、このような本適用例に係るインバータ１によるスイッチング制御を行う場合の、各相の基準信号（正弦波）と各スイッチング素子の制御状態との関係を、図２と同様に示す。図３が示すように、本適用例に係るＰＷＭ変調では、２相変調方式の場合に加えて、各相とも下側アームに属するスイッチング素子Ｑ２、Ｑ４、Ｑ６については、スイッチング制御が行われない区間がさらに１２０°分追加されていることがわかる。
　ここで、本適用例において、各相に対応するレグ（例えばＵ相レグ）はそれぞれ１周期の１／３に当たる１２０°の区間（例えば５及び６の区間）では、上側アームに属するスイッチング素子（例えばＱ１）がスイッチング制御を行われているものの、下側アームに属するスイッチング素子（例えばＱ２）についてはスイッチング制御が行われていないことがわかる。この間、下側アームに属するスイッチング素子はオフで固定されている。
　この場合、Ｕ相レグ１１を例にして説明を行うと、スイッチング素子Ｑ１がスイッチング制御によりオフになるタイミングでは、スイッチング素子Ｑ２はオフに固定されているものの、ＭＯＳＦＥＴのボディダイオードを介して電流を通すことができるため、負極母線Ｎの電流はスイッチング素子Ｑ２のボディダイオードを通って還流することができる。
　以上のような本適用例に係るインバータ１によれば、常時スイッチング制御を行うスイッチング素子を６つのうち３つのみにすることができる。これにより、従来のＰＭＷ変調方式によるインバータと同様の回路構成でありながら、スイッチング損失を低減させることができる。
　＜実施形態１＞
　続けて本発明の実施形態の一例についてさらに詳しく説明する。本実施形態に係るインバータ１は例えばＰＶ－ＰＣＳに実装され、太陽電池を直流電源Ｅとして出力された直流電力を商用電力系統と同期の取れた３相交流電力に変換して出力する。なお、本実施形態に係るインバータ１は、適用例において説明したものと同一の構成を有するものであるため、既に説明した構成についての改めての詳細な説明は省略する。
　図４は本実施形態に係るインバータ１の制御部１００のハードウェア構成の一例を示す図である。図４に示すように、制御部１００は、接続バス１０６によって相互に接続されたプロセッサ１０１、主記憶装置１０２、補助記憶装置１０３、通信ＩＦ１０４、入出力ＩＦ１０５を構成要素に含むコンピュータである。主記憶装置１０２および補助記憶装置１０３は、制御部１００が読み取り可能な記録媒体である。上記の構成要素はそれぞれ複数設けられてもよいし、一部の構成要素を設けないようにしてもよい。
　プロセッサ１０１は、制御部１００全体の制御を行う中央処理演算装置である。プロセッサ１０１は、例えば、ＣＰＵやＭＰＵ（Ｍｉｃｒｏ－Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）等である。プロセッサ１０１は、例えば、補助記憶装置１０３に記憶されたプログラムを主記憶装置１０２の作業領域に実行可能に展開し、当該プログラムの実行を通じて周辺機器の制御を行うことで所定の目的に合致した機能を提供する。但し、プロセッサ１０１が提供する一部または全部の機能が、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって提供されてもよい。同様にして、一部または全部の機能が、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、数値演算プロセッサ等の専用ＬＳＩ（ｌａｒｇｅ　ｓｃａｌｅ　ｉｎｔｅｇｒａｔｉｏｎ）、その他のハードウェア回路で実現されてもよい。
　主記憶装置１０２および補助記憶装置１０３は、制御部１００のメモリを構成する。主記憶装置１０２は、プロセッサ１０１が実行するプログラム、当該プロセッサが処理するデータ等を記憶する。主記憶装置１０２は、フラッシュメモリ、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）やＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）を含む。補助記憶装置１０３は、プロセッサ１０１等により実行されるプログラムや、動作の設定情報などを記憶する記憶媒体である。補助記憶装置１０３は、例えば、ＨＤＤ（Ｈａｒｄ－ｄｉｓｋ　Ｄｒｉｖｅ）やＳＳＤ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　ＲＯＭ）、フラッシュメモリ、ＵＳＢメモリ、ＳＤ（Ｓｅｃｕｒｅ　Ｄｉｇｉｔａｌ）メモリカード等を含む。通信ＩＦ１０４は、通信ネットワークとの通信インタフェースである。通信ＩＦ１０４は、接続される通信ネットワークとの接続方式に応じて適宜の構成を採用できる。
　入出力ＩＦ１０５は、インバータ１の備える入力デバイス、出力デバイスとの間でデータの入出力を行うインタフェースである。入出力ＩＦ１０５を通じて、ＬＣＤ等の表示デバイスなどの出力デバイスに出力される。また、入出力ＩＦ１０５を通じて、操作指示が受け付けられ、当該操作指示に基づいて操作者の意図する処理が行われる。
　上記のような制御部１００により、電力変換回路１０の各スイッチング素子Ｑ１乃至Ｑ６をスイッチング制御するためのＰＷＭ変調信号が生成される。具体的には、Ｕ相、Ｖ相、Ｗ相毎に交流出力波形を示す基準信号（正弦波）と予め定められるキャリア信号（三角波）とを比較して、上側アームに属するスイッチング素子と下側アームに属するスイッチング素子それぞれについて、オン／オフを切り替えるためのパルス波形を生成する。
　このようなＰＷＭ変調信号生成の基本的な方法は従来の３相変調方式の場合と同様である。即ち、レグの上側アームのスイッチング素子に着目した場合、基準信号の値がキャリア信号の値よりも上である場合にオンとなり、基準信号の値がキャリア信号の値よりも下である場合にはオフとなるパルス波を生成する。一方、レグの下側アームのスイッチング素子に着目した場合、基準信号の値がキャリア信号の値よりも上である場合にオフとなり、基準信号の値がキャリア信号の値よりも下である場合にはオンとなるパルス波を生成する。
　ただし、本実施形態に係るインバータ１では、各スイッチング素子についてスイッチング制御が行われない区間が、正弦波１周期あたり１２０°又は２４０°分存在する。即ち、本実施形態においては、制御部１００が生成するＰＷＭ変調信号は、このようなスイッチング制御を行わない区間については基準信号とキャリア信号の大小関係に関わらず、予め決まった開閉状態となるようにスイッチング素子を制御するパルス信号となる。
　例えば、図３に示すＵ相レグのスイッチング素子Ｑ１及びＱ２を例にすると、区間１及び４では通常通りの（即ち基準信号とキャリア信号の大小関係による）パルス信号が生成される。一方、２及び３の区間では、スイッチング素子Ｑ１については常時オフ、スイッチング素子Ｑ２については常時オンとなるようなパルス信号が生成される。そして、区間５及び６では、スイッチング素子Ｑ１については通常通り基準信号とキャリア信号の大小関係によるパルス信号が生成されるものの、スイッチング素子Ｑ２については常時オフとするパルス信号が生成される。
　図５及び図６に、図３の区間５及び６において、Ｕ相レグ１１のスイッチング素子Ｑ１、Ｑ２に着目した場合の、各スイッチング素子のオン／オフ状態と、電流の流れを示す。なお、図５及び図６においては、スイッチング素子Ｑ１、Ｑ２に係る電流の流れを簡略的に説明するために不要な要素については省略している。
　図５は、区間５及び６において、スイッチング素子Ｑ１がオンで、スイッチング素子Ｑ２がオフの場合の電流の流れを示す説明図である。図５が示すように、スイッチング素子Ｑ１がオン、スイッチング素子Ｑ２がオフの場合には、コンデンサＣを介して供給された直流電流がスイッチング素子Ｑ１を通ってＵ相レグ１１に流れ、Ｕ相出力端Ｕに電圧が印加される。
　図６は、図５の状態からスイッチング素子Ｑ１がオフになった状態の電流の流れを示す説明図である。スイッチング素子Ｑ２はＭＯＳＦＥＴでありボディダイオードを備えているため、スイッチング素子Ｑ２をオンにしなくとも、図６が示すように、負極母線Ｎの電流はスイッチング素子Ｑ２のボディダイオードを通って還流することができる。
　このような本実施形態のインバータ１によれば、常時スイッチング制御を行うスイッチング素子を３つに減らしつつ、実質的に２相変調方式と同様の変調を行うことができる。これにより、従来のＰＭＷ変調方式によるインバータと同様の回路構成でありながら、スイッチング損失を２５％低減させることができる。また、３つのレグのうち上下アームともスイッチング制御を行っているレグが１つだけとなるため、上下のアームが短絡するリスクを低減でき、さらにデッドタイムの影響を低減できる。また、同時にスイッチング制御を行うスイッチング素子を３つに減らすことができるため、演算に係る負荷を軽減することができる。
　＜変形例＞
　なお、上記の実施形態１では、各レグのうち一方のスイッチング素子のみをスイッチング制御する場合に、いずれのスイッチング素子もオフとなるタイミングでは、他方のスイッチング素子のボディダイオードを介して電流を還流させていたが、必ずしもこのようにする必要はない。また、ＰＷＭ変調信号の生成についても、キャリア信号と比較する信号は予め定める基準信号でなく、各相出力端において検出される出力電圧（電流）の値であってもよい。以下では、このような変形例について説明する。
　（変形例１）
　図７は、第１の変形例に係るインバータ２の構成を概略的に示す模式図である。なお、以下で説明する各変形例は、実施形態１のインバータ１と概ね同様の構成をしているため、同様の構成については同一の符号を付し、重複する説明については省略する。
　インバータ２は、インバータ１と比べ、電力変換回路２０の構成が異なっている。具体的には、Ｕ相レグ２１、Ｖ相レグ２２、Ｗ相レグ２３それぞれの上側アームに、それぞれ低抵抗のダイオードＤ１、ダイオードＤ３、ダイオードＤ５が設けられている。図７に示すように、ダイオードＤ１はスイッチング素子Ｑ１と、ダイオードＤ３はスイッチング素子Ｑ３と、ダイオードＤ５はスイッチング素子Ｑ５と、それぞれ並列に配置されている。
　ＭＯＳＦＥＴのボディダイオードを介して電流を還流させる場合、一定の導通損失が発生してしまう。このため、抵抗の低いダイオードをスイッチング素子と並列に配置し、低抵抗のダイオードを介して電流を還流する構成にすれば、損失を低減することができる。
　なお、２相変調によるＰＷＭ変調信号の作成には複数通りの方法が考えられるが、変形例１に係るインバータ２の構成は、Ｕ相、Ｖ相、Ｗ相の各相において、基準信号が他相と比べて最大となる１２０°の区間で、スイッチング制御を停止する方法に適した構成となっている。なお、本変形例を含む各変形例においては、各相における出力電圧値をＰＷＭ変調信号生成の基準信号としている。
　図８に、このような変調方法を行う場合のスイッチング制御について説明する図を示す。図８に示す通り、例えばＵ相の基準信号が最大（即ち他の２つの相よりも大きい）の区間においては、Ｕ相レグ２１のスイッチング制御は停止され、スイッチング素子Ｑ１はオン、スイッチング素子Ｑ２はオフで固定される。そしてこの間、最小の電圧を出力する相に対応する上側アームのスイッチング素子がオフで固定（スイッチング制御が停止）される。具体的には、前半の６０°についてはＶ相レグ２２のスイッチング素子Ｑ３がオフで固定され、後半の６０°についてはＷ相レグ２３のスイッチング素子Ｑ５がオフで固定される。
　即ち、Ｕ相、Ｖ相、Ｗ相の各相において、基準信号が他相と比べて最大となる１２０°の区間でスイッチング制御を停止する変調方法の場合には、上側アームのスイッチング素子がオフに固定されることになるため、これらのスイッチング素子と並列に低抵抗のダイオードを配置する本変形例の構成が好適となる。
　（変形例２）
　次に、図９及び図１０に基づいて第２の変形例について説明する。図９に示すように、本変形例に係るインバータ３は、インバータ１と比べ、電力変換回路３０の構成が異なっている。具体的には、Ｕ相レグ３１、Ｖ相レグ３２、Ｗ相レグ３３それぞれの下側アームに、それぞれ低抵抗のダイオードＤ２、ダイオードＤ４、ダイオードＤ６が設けられている。図９に示すように、ダイオードＤ２はスイッチング素子Ｑ２と、ダイオードＤ４はスイッチング素子Ｑ４と、ダイオードＤ６はスイッチング素子Ｑ６と、それぞれ並列に配置されている。
　このような本変形例の構成は、Ｕ相、Ｖ相、Ｗ相の各相において、基準信号が他相と比べて最小となる１２０°の区間で、スイッチング制御を停止する方法に適した構成となっている。図１０に、このような変調方法を行う場合の、スイッチング制御について説明する図を示す。図１０に示す通り、例えばＵ相の基準信号が最小の（即ち他の２つの相よりも小さい）区間においては、Ｕ相レグ３１のスイッチング制御は停止され、スイッチング素子Ｑ１はオフ、スイッチング素子Ｑ２はオンで固定される。そしてこの間、最大の電圧を出力する相に対応する下側アームのスイッチング素子がオフで固定（スイッチング制御が停止）される。具体的には、前半の６０°についてはＶ相レグ２２のスイッチング素子Ｑ４がオフで固定され、後半の６０°についてはＷ相レグ３３のスイッチング素子Ｑ６がオフで固定される。
　即ち、Ｕ相、Ｖ相、Ｗ相の各相において、基準信号が他相と比べて最小となる１２０°の区間でスイッチング制御を停止する変調方法の場合には、下側アームのスイッチング素子がオフに固定されることになるため、これらのスイッチング素子と並列に低抵抗のダイオードを配置する本変形例の構成が好適となる。
　（変形例３）
　次に、図１１及び図１２に基づいて第３の変形例について説明する。図１１に示すように、本変形例に係るインバータ４は、インバータ１と比べ、電力変換回路４０の構成が異なっている。具体的には、Ｕ相レグ４１、Ｖ相レグ４２、Ｗ相レグ４３それぞれにおいて、いずれのスイッチング素子にも並列してダイオードが設けられる構成である。即ち、変形例１と変形例２を組み合わせたような構成となっている。
　このような本変形例の構成は、Ｕ相、Ｖ相、Ｗ相の各相において、基準信号が最大となる６０°の区間と最小となる６０°の区間のそれぞれで、スイッチング制御を停止する方法に適した構成となっている。図１２に、このような変調方法を行う場合の、スイッチング制御について説明する図を示す。
　図１２に示す通り、例えばＵ相の基準信号が最大の６０°の区間において、Ｕ相レグ４１のスイッチング制御は停止され、スイッチング素子Ｑ１はオン、スイッチング素子Ｑ２はオフで固定される。そしてこの間、最小の電圧を出力する相に対応する上側アームのスイッチング素子がオフで固定される。具体的には、前半の３０°についてはＶ相レグ４２のスイッチング素子Ｑ３がオフで固定され、後半の３０°についてはＷ相レグ４３のスイッチング素子Ｑ５がオフで固定される。
　また、Ｕ相の基準信号が最小の６０°の区間においても、Ｕ相レグ４１のスイッチング制御は停止され、スイッチング素子Ｑ１はオフ、スイッチング素子Ｑ２はオンで固定される。そしてこの間、最大の電圧を出力する相に対応する下側アームのスイッチング素子がオフで固定される。具体的には、前半の３０°についてはＶ相レグ４２のスイッチング素子Ｑ４がオフで固定され、後半の３０°についてはＷ相レグ４３のスイッチング素子Ｑ６がオフで固定される。
　即ち、スイッチング制御を停止する相を６０°の区間で分割するようなＰＷＭ変調信号を生成するような場合には、本変形例の構成が好適となる。なお、本変形例では各相でスイッチング制御を停止する区間を６０°×２回としたが、これをさらに細分化して３０°×４回、１５°×８回、といったパターンとすることも可能である。
　＜その他＞
　上記各例は、本発明を例示的に説明するものに過ぎず、本発明は上記の具体的な形態には限定されない。本発明はその技術的思想の範囲内で種々の変形及び組み合わせが可能である。例えば、上記各例ではスイッチング素子としてＭＯＳＦＥＴを用いることを例示したが、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）など、上記以外のスイッチング素子を用いることも可能である。
　また、本発明に係るインバータの用途は特に限定されず、様々な機器に組み込んで用いることが可能である。また、本発明に係るインバータの前段にコンバータを設け、交流から直流に変換された直流電力を変換の対象とすることも、当然に可能である。
　＜付記１＞
　直流電力を３相交流電力に変換して出力するインバータ（１、２、３、４）であって、
　前記３相に対応し、それぞれ２つのスイッチング素子（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）を備えるレグ（１１、１２、１３、２１、２２、２３、３１、３２、３３、４１、４２、４３）を３つ有する電力変換回路（１０、２０、３０、４０）と、
　前記の各スイッチング素子をスイッチング制御してＰＷＭ変調方式により前記変換及び前記出力の制御を行う制御部（１００）と、を含んでおり、
　前記制御部は、
　３相のうちいずれか１相については前記レグが備える２つの前記スイッチング素子のいずれをもスイッチング制御し、他の相のうち一方については前記レグが備える２つの前記スイッチング素子の一方のみをスイッチング制御して他方をオフに固定し、残りの相については前記レグが備える２つの前記スイッチング素子を相補的にオン又はオフに固定する、ことによって、３相のうち２相のみを順次変調するＰＷＭ変調信号を生成する、
　インバータ。
　＜付記２＞
　それぞれ２つのスイッチング素子（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６）を備えるレグ（１１、１２、１３、２１、２２、２３、３１、３２、３３、４１、４２、４３）を３つ有する電力変換回路（１０、２０、３０、４０）を備え、前記電力変換回路により直流電力を３相交流電力に変換して出力するインバータ（１、２、３、４）の制御方法であって、
　３相のうちいずれか１相については前記レグが備える２つの前記スイッチング素子のいずれをもスイッチング制御し、他の相のうち一方については前記レグが備える２つの前記スイッチング素子の一方のみをスイッチング制御して他方をオフに固定し、残りの相については前記レグが備える２つの前記スイッチング素子を相補的にオン又はオフに固定する、ことによって、３相のうち２相のみを順次変調するＰＷＭ変調を行う、
　インバータの制御方法。
　１、２、３、４・・・インバータ
　１０、２０、３０、４０・・・電力変換回路
　１１、２１、３１、４１・・・Ｕ相レグ
　１２、２２、３２、４２・・・Ｖ相レグ
　１３、２３、３３、４３・・・Ｗ相レグ
　１００・・・制御部
　Ｅ・・・直流電源
　Ｃ・・・コンデンサ
　Ｐ・・・正極母線
　Ｎ・・・負極母線
　Ｕ・・・Ｕ相出力端
　Ｖ・・・Ｖ相出力端
　Ｗ・・・Ｗ相出力端
　Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６・・・スイッチング素子
　Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６・・・ダイオード

Claims (5)

  1. 　直流電力を３相交流電力に変換して出力するインバータであって、
    　前記３相に対応し、それぞれ２つのスイッチング素子を備えるレグを３つ有する電力変換回路と、
    　前記の各スイッチング素子をスイッチング制御してＰＷＭ変調方式により前記変換及び前記出力の制御を行う制御部と、を含んでおり、
    　前記制御部は、
    　３相のうちいずれか１相については前記レグが備える２つの前記スイッチング素子のいずれをもスイッチング制御し、他の相のうち一方については前記レグが備える２つの前記スイッチング素子の一方のみをスイッチング制御して他方をオフに固定し、残りの相については前記レグが備える２つの前記スイッチング素子を相補的にオン又はオフに固定する、ことによって、３相のうち２相のみを順次変調するＰＷＭ変調信号を生成する、
    　インバータ。
  2. 　前記スイッチング素子はＭＯＳＦＥＴであり、
    　一方の前記スイッチング素子をスイッチング制御して他方をオフに固定している前記レグにおいて、スイッチング制御されている前記一方の前記スイッチング素子がオフとなっている間は、オフに固定されている前記他方の前記スイッチング素子のボディダイオードを介して電流を通せるように構成されている、
    　請求項１に記載のインバータ。
  3. 　前記電力変換回路は、前記レグが備える前記スイッチング素子の少なくとも一方と並列に配置されるダイオードを備えている、
    　請求項１又は２に記載のインバータ。
  4. 　それぞれ２つのスイッチング素子を備えるレグを３つ有する電力変換回路を備え、前記電力変換回路により直流電力を３相交流電力に変換して出力するインバータの制御方法であって、
    　３相のうちいずれか１相については前記レグが備える２つの前記スイッチング素子のいずれをもスイッチング制御し、他の相のうち一方については前記レグが備える２つの前記スイッチング素子の一方のみをスイッチング制御して他方をオフに固定し、残りの相については前記レグが備える２つの前記スイッチング素子を相補的にオン又はオフに固定する、ことによって、３相のうち２相のみを順次変調するＰＷＭ変調を行う、
    　インバータの制御方法。
  5. 　請求項４に記載のインバータの制御方法を、プロセッサに実行させるためのプログラム。
PCT/JP2023/042652 2022-12-27 2023-11-29 インバータ、インバータの制御方法及びプログラム WO2024142728A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022210826A JP2024094083A (ja) 2022-12-27 2022-12-27 インバータ、インバータの制御方法及びプログラム
JP2022-210826 2022-12-27

Publications (1)

Publication Number Publication Date
WO2024142728A1 true WO2024142728A1 (ja) 2024-07-04

Family

ID=91717167

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/042652 WO2024142728A1 (ja) 2022-12-27 2023-11-29 インバータ、インバータの制御方法及びプログラム

Country Status (2)

Country Link
JP (1) JP2024094083A (ja)
WO (1) WO2024142728A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06319266A (ja) * 1993-04-30 1994-11-15 Sanyo Electric Co Ltd インバータのスイッチング制御方法
JP2011205764A (ja) * 2010-03-25 2011-10-13 Panasonic Corp インバータ装置およびそれをファンモータの駆動装置に用いた電気掃除機
WO2017086310A1 (ja) * 2015-11-16 2017-05-26 アイシン・エィ・ダブリュ株式会社 電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06319266A (ja) * 1993-04-30 1994-11-15 Sanyo Electric Co Ltd インバータのスイッチング制御方法
JP2011205764A (ja) * 2010-03-25 2011-10-13 Panasonic Corp インバータ装置およびそれをファンモータの駆動装置に用いた電気掃除機
WO2017086310A1 (ja) * 2015-11-16 2017-05-26 アイシン・エィ・ダブリュ株式会社 電力変換装置

Also Published As

Publication number Publication date
JP2024094083A (ja) 2024-07-09

Similar Documents

Publication Publication Date Title
De Rosa et al. On the interharmonic components generated by adjustable speed drives
KR20140092340A (ko) H-브리지 기반 전력 변환기
WO2018135045A1 (ja) 電力変換装置、および電力変換システム
WO2020045636A1 (ja) 回転電機制御装置
Ahmed et al. An improved space vector modulation for a three-to-seven-phase matrix converter with reduced number of switching vectors
JP5459304B2 (ja) 電流形電力変換装置
Lee et al. Predictive current control for a sparse matrix converter
JP5121755B2 (ja) 電力変換装置
JP2016123145A (ja) 電動車両
WO2024142728A1 (ja) インバータ、インバータの制御方法及びプログラム
JP2008086197A5 (ja)
CN113169679A (zh) 电力转换装置
JP2004222338A (ja) 電力変換装置
Baranwal et al. A modified four-step commutation to suppress common-mode voltage during commutations in open-end winding matrix converter drives
Ammaiyappan et al. Comparative analysis of two-level and three-level multilevel inverter for electric vehicle application using BLDC motor drive
JP4143918B2 (ja) 二相変調制御式インバータ装置
Allam et al. Control of three-to-five-phase matrix converter using carrier-based PWM algorithm
JP6053448B2 (ja) モータ制御装置
Le et al. Analyses, Modelling, and SVPWM Control of a Three-Level T-NPC Inverter to Reduce Common-Mode Voltage under Open-Circuit Fault in a Neutral-Point Switch
Bodo et al. A PWM method for seven-and nine-phase open-end winding motor drives
Gupta et al. Control of multilevel inverters with reduced device count
Munim et al. Switching technique comparison for multi-phase inverters
JP2016123141A (ja) 電動機システム
CN113302831A (zh) 电力变换装置
JP6512710B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23911509

Country of ref document: EP

Kind code of ref document: A1