JP6512710B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP6512710B2
JP6512710B2 JP2016062150A JP2016062150A JP6512710B2 JP 6512710 B2 JP6512710 B2 JP 6512710B2 JP 2016062150 A JP2016062150 A JP 2016062150A JP 2016062150 A JP2016062150 A JP 2016062150A JP 6512710 B2 JP6512710 B2 JP 6512710B2
Authority
JP
Japan
Prior art keywords
chopper
voltage
cell
cells
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016062150A
Other languages
English (en)
Other versions
JP2017175861A (ja
Inventor
宏信 金
宏信 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2016062150A priority Critical patent/JP6512710B2/ja
Publication of JP2017175861A publication Critical patent/JP2017175861A/ja
Application granted granted Critical
Publication of JP6512710B2 publication Critical patent/JP6512710B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、電力変換装置に関する。
一般に、電力変換装置として、モジュラーマルチレベル変換器(MMC)が知られている。MMCは、直列に接続されたセル(単位変換器)で構成される電力変換装置である。セルは、IGBT(insulated gate bipolar transistor)などのスイッチング素子とコンデンサで構成されている。
例えば、MMCとしては、セルに異常が生じた場合、各アームで動作させるセルが同数になるようにセルを停止し、出力電圧のアンバランスを抑制することが開示されている(特許文献1参照)。
特開2014−042396号公報
しかしながら、MMCは、階段状の電圧を出力するため、直列に接続される各セルから出力されるゲートパルス幅(時間幅)が異なる。従って、各セルの直流電圧の電圧変動を抑制するように各セルを制御しようとすると、制御が複雑になる。
そこで、本発明の目的は、直列に接続される単位変換器の直流電圧の電圧変動を抑制する電力変換装置を提供することにある。
本発明の観点に従った電力変換装置は、直列に接続される複数の単位変換器と、前記複数の単位変換器の出力電圧を固定パルスパターンで制御する制御手段と、前記複数の単位変換器にそれぞれ設けられ、前記固定パルスパターンの長さ長い順に容量が大きい複数のコンデンサとを備える。
本発明によれば、直列に接続される単位変換器の直流電圧の電圧変動を抑制する電力変換装置を提供することができる。
本発明の実施形態に係るMMCの構成を示す構成図。 実施形態に係るチョッパーセルの回路の構成を示す回路図。 実施形態に係るアームの出力電圧を示す波形図。
以下図面を参照して、本発明の実施形態を説明する。
(実施形態)
図1は、本発明の実施形態に係るMMC10の構成を示す構成図である。なお、図面における同一部分には同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。
MMC10は、直流電力を三相交流電力に変換する電力変換装置である。MMC10は、三相交流の電力系統7u,7v,7wに三相交流電力を供給する。MMC10は、予め決められた電圧波形(固定パルス波形)の三相交流電力を出力する。
MMC10は、直流電源2、制御装置3、6つのアーム4up,4um,4vp,4vm,4wp,4wm、三相分のリアクトル5u,5v,5w、及び三相分の連系リアクトル6u,6v,6wを備える。
MMC10の電力変換回路は、U相の上(正極側)アーム4up、U相の下(負極側)アーム4um、V相の上アーム4vp、V相の下アーム4vm、W相の上アーム4wp、及びW相の下アーム4wmで構成される。各アーム4up〜4vmは、3つのチョッパーセル(単位変換器)1a,1b,1cが直列に接続(カスケード接続)された回路である。ここでは、チョッパーセル1a、チョッパーセル1b及びチョッパーセル1cの順に正極側に接続されているものとするが、チョッパーセル1a〜1cは、どのような順番で接続されていてもよい。チョッパーセル1a〜1cは、最小単位の電力変換器である。各チョッパーセル1a,1b,1cには、それぞれ容量(コンデンサ容量)の異なるコンデンサ11a,11b,11cが設けられている。
直流電源2は、直流電力を6つのアーム4up〜4wmで構成される電力変換回路に供給する。直流電源2は、直流電力を出力するものであれば、発電機、コンバータ、又は蓄電池等、なんでもよい。
制御装置3は、光ファイバケーブル等の伝送路を介して、各チョッパーセル1a〜1cにゲートパルス(ゲート信号)Pgを出力して、各チョッパーセル1a〜1cを駆動し、MMC10の出力電力を制御する。制御装置3は、予め設定された固定パルスパターンに従ってゲートパルスPgを各チョッパーセル1a〜1cに出力する。即ち、制御装置3は、固定パルスパターン方式で、MMC10の出力電力を制御する。
U相のリアクトル5uは、U相の上アーム4upとU相の下アーム4umとの間に設けられる。V相のリアクトル5vは、V相の上アーム4vpとV相の下アーム4vmとの間に設けられる。W相のリアクトル5wは、W相の上アーム4wpとW相の下アーム4wmとの間に設けられる。各リアクトル5u〜5wの中間点は、それぞれMMC10の電力変換回路から出力される交流電力の各相の出力点となる。各リアクトル5u〜5wの中間点は、それぞれ連系リアクトル6u〜6wを介して、電力系統7u〜7wの各相に接続される。各リアクトル5u〜5wは、それぞれが設けられている相の上アーム4up〜4wpと下アーム4um〜4wmに流れる循環電流の直流成分を抑制する。
連系リアクトル6u〜6wは、それぞれの相の電力系統7u〜7wとリアクトル5u〜5wの中間点との間に設けられる。連系リアクトル6u〜6wは、電力系統7u〜7wと系統連系するために設けられるリアクトルである。なお、連系リアクトル6u〜6wの代わりに連系変圧器を設けてもよい。
図2は、本実施形態に係るチョッパーセル1aの回路の構成を示す回路図である。他のチョッパーセル1b,1cも、回路の構成は同様である。
チョッパーセル1aは、二重スターチョッパである。チョッパーセル1aは、2つのスイッチング素子12p,12m、2つの逆並列ダイオード13p,13m、及びコンデンサ11aにより構成された回路である。チョッパーセル1aは、制御装置3から送信されるゲートパルスPgにより、2つのスイッチング素子12p,12mがスイッチングすることで駆動する。
2つのスイッチング素子12p,12mは、直列に接続されている。2つのスイッチング素子12p,12mには、それぞれ逆並列ダイオード13p,13mが接続されている。コンデンサ11aは、2つの直列に接続されたスイッチング素子12p,12mと並列に接続されている。2つのスイッチング素子12p,12mの接続点は、チョッパーセル1aの正極端子となる。負極側のスイッチング素子12mの負極側の端子(エミッタ)は、チョッパーセル1aの負極端子となる。
次に、各チョッパーセル1a〜1cに設けるコンデンサ11a〜11cの容量の決定方法について説明する。
図3は、本実施形態に係るアーム4upの出力電圧を示す波形図である。図3は、アーム4upが正極の電圧を出力している時(2分の1周期)の波形である。各アーム4up〜4wmの出力電圧は、位相がずれる点以外は、全て同様の電圧波形である。従って、ここでは、代表して1つのアーム4upの出力電圧について説明する。また、アーム4upの出力電圧が負極の場合は、正極の出力電圧の極性を反対にしたものであるため、説明を省略する。
アーム4upの出力電圧は、アーム4upを構成する各チョッパーセル1a〜1cの出力電圧Va〜Vcの総和である。
アーム4upの出力電圧の最大値(波高値)をVpとし、各チョッパーセル1a〜1cの出力電圧をそれぞれ電圧Va〜Vcとする。
チョッパーセル1aは、時刻taからパルス幅(時間幅)Taで、1/3Vp(Vpの3分の1)の電圧Vaを出力する。チョッパーセル1bは、時刻tbからパルス幅Tbで、1/3Vpの電圧Vbを出力する。チョッパーセル1cは、時刻tcからパルス幅Tcで、1/3Vpの電圧Vcを出力する。ここでは、パルス幅Ta、パルス幅Tb、パルス幅Tcの順に長いものとする。
各コンデンサ11a〜11cは、パルス幅Ta〜Tcの長さが長い順(各チョッパーセル1a〜1cに流入又は流出する電流の大きさが大きい順)に大きい容量にする。従って、コンデンサ11a、コンデンサ11b、コンデンサ11cの順に、容量が大きくなる。各コンデンサ11a〜11cの容量の大きさは、各チョッパーセル1a〜1cの直流電圧(コンデンサ電圧)の変動が均一になるように決定する。
本実施形態によれば、MMC10のチョッパーセル1a〜1cに設けられたコンデンサ11a〜11cの容量を、パルス幅Ta〜Tcの長さが長い順又は各チョッパーセル1a〜1cに流入又は流出する電流の大きさが大きい順に従って大きくすることで、各チョッパーセル1a〜1cの直流電圧の変動を抑制することができる。例えば、固定パルスパターン方式のゲートパルス制御をするMMC10において、低周波スイッチングのチョッパーセルの直流電圧変動を抑制することができる。
なお、本実施形態では、アーム4up〜4wmは、3つのチョッパーセル1a〜1cで構成されているものとして説明したが、アーム4up〜4wmは、2つ以上であれば、いくつのチョッパーセルで構成されていてもよい。また、チョッパーセルの冗長性を確保するために、1周期の間に電圧を出力しないチョッパーセルがあってもよい。
本実施形態では、1つのアーム4upを構成するチョッパーセル1a〜1cの出力電圧(固定パルスパターン)の大きさ(高さ)を全て同じにし、出力電圧のパルス幅を全て異なるものとしたが、各チョッパーセル1a〜1c出力電圧の大きさが異なっていてもよいし、出力電圧のパルス幅が同じチョッパーセルがあってもよい。このような場合でも、各チョッパーセルに流入又は流出する電流の大きさに応じてコンデンサの容量を決定することで、各チョッパーセルの直流電圧の変動を抑制することができる。また、チョッパーセル1a〜1cの出力電圧は、1パルスでなくてもよい。このような場合でも、1周期においてチョッパーセルに流入又は流出する電流の大きさに応じてコンデンサの容量を決定することで、実施形態と同様の構成にすることができる。
本実施形態では、チョッパーセル1a〜1cが全て正常の場合について説明したが、チョッパーセル1a〜1cのいずれか1つでも異常になった場合は、本実施形態のように構成されていなくてもよい。例えば、1つのチョッパーセルが異常になった場合、残りの正常なチョッパーセルで、アームの電圧を出力する必要がある。このような場合は、正常な各チョッパーセルに設けられたコンデンサの容量と、パルス幅の長さ、又は各チョッパーセルに流入若しくは流出する電流の大きさが対応していなくてもよい。但し、このような異常時でも、正常な各チョッパーセルに設けられたコンデンサの容量と、パルス幅の長さ、又は各チョッパーセルに流入若しくは流出する電流の大きさが対応するように、制御装置3がゲートパルスPgを出力して、各チョッパーセルの出力電圧を制御することで、各チョッパーセルの直流電圧変動をある程度抑制することができる。
本実施形態では、単位変換器を二重スターチョッパで説明したが、これに限らない。直列に接続されることにより、MMCのような電力変換装置を構成するものであれば、どのような単位変換器でもよい。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
1a,1b,1c…チョッパーセル、2…直流電源、3…制御装置、4up,4um,4vp,4vm,4wp,4wm…アーム、5u,5v,5w…リアクトル、6u,6v,6w…連系リアクトル、7u,7v,7w…電力系統、10…MMC、11a,11b,11c…コンデンサ。

Claims (2)

  1. 直列に接続される複数の単位変換器と、
    前記複数の単位変換器の出力電圧を固定パルスパターンで制御する制御手段と、
    前記複数の単位変換器にそれぞれ設けられ、前記固定パルスパターンの長さが長い順に容量が大きい複数のコンデンサと
    を備えることを特徴とする電力変換装置。
  2. 電力変換装置を構成する直列に接続される複数の単位変換器の出力電圧を固定パルスパターンで制御し、
    複数のコンデンサを前記複数の単位変換器に、前記固定パルスパターンの長さが長い順に容量が大きくなるようにそれぞれ設けること
    を含むことを特徴とする電力変換装置の制御方法。
JP2016062150A 2016-03-25 2016-03-25 電力変換装置 Active JP6512710B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016062150A JP6512710B2 (ja) 2016-03-25 2016-03-25 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016062150A JP6512710B2 (ja) 2016-03-25 2016-03-25 電力変換装置

Publications (2)

Publication Number Publication Date
JP2017175861A JP2017175861A (ja) 2017-09-28
JP6512710B2 true JP6512710B2 (ja) 2019-05-15

Family

ID=59972391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016062150A Active JP6512710B2 (ja) 2016-03-25 2016-03-25 電力変換装置

Country Status (1)

Country Link
JP (1) JP6512710B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109120176A (zh) * 2018-11-01 2019-01-01 中电普瑞电力工程有限公司 电流二倍频重构方法、装置及电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642275A (en) * 1995-09-14 1997-06-24 Lockheed Martin Energy System, Inc. Multilevel cascade voltage source inverter with seperate DC sources
JP3872370B2 (ja) * 2001-03-30 2007-01-24 三菱電機株式会社 電圧変動補償装置
JP5205094B2 (ja) * 2008-03-24 2013-06-05 東芝三菱電機産業システム株式会社 インバータ制御装置
JP5443289B2 (ja) * 2010-07-12 2014-03-19 株式会社東芝 電力変換装置
JP2014042396A (ja) * 2012-08-22 2014-03-06 Toshiba Mitsubishi-Electric Industrial System Corp 自励式電力変換装置

Also Published As

Publication number Publication date
JP2017175861A (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
Antonio-Ferreira et al. Modulation techniques applied to medium voltage modular multilevel converters for renewable energy integration: A review
Ceballos et al. Three-level converter topologies with switch breakdown fault-tolerance capability
Massoud et al. Three-phase, three-wire, five-level cascaded shunt active filter for power conditioning, using two different space vector modulation techniques
Azer et al. A novel fault-tolerant technique for active-neutral-point-clamped inverter using carrier-based PWM
JP4959707B2 (ja) 分散配置されたエネルギー蓄積を有する多相電力変換器の故障時における冗長性利用のための制御方法
JP4969614B2 (ja) 電力変換装置
JP5849586B2 (ja) 3レベル電力変換回路システム
US20130088901A1 (en) Multilevel inverter
JP6516835B2 (ja) インバータ制御装置
Do et al. A PWM scheme for a fault-tolerant three-level quasi-switched boost T-type inverter
JP6666058B2 (ja) 系統連系インバータ装置及びその運転方法
JP6012387B2 (ja) 電力変換装置及び電力変換方法
JP5946291B2 (ja) 変換器、変換器の制御方法及び変換器の制御プログラム
KR102485705B1 (ko) 멀티 레벨 인버터의 3상 평형 전압 제어 방법
JP6681476B2 (ja) 電力変換装置および電力変換装置の制御方法
JP2014042396A (ja) 自励式電力変換装置
DK2807738T3 (en) Multicell CONVERT
JP5734083B2 (ja) 電力変換装置
JP6666636B2 (ja) 電力変換装置
JP6512710B2 (ja) 電力変換装置
Gulbudak et al. Model predictive control of two separate induction machines using dual-output indirect matrix converter
CN108604797B (zh) 多电平功率变流器及用于控制多电平功率变流器的方法
JP6690880B2 (ja) 電力変換装置
Park et al. A new scheme for nearest level control with average switching frequency reduction for modular multilevel converters
Maldonado et al. Simulation, design, hardware implementation, and control of a 9-level Flying Capacitor Multilevel Inverter with Particle Swarm Optimization algorithm

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190408

R150 Certificate of patent or registration of utility model

Ref document number: 6512710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250