WO2007052799A1 - 多層プリント配線基板及びその製造方法 - Google Patents

多層プリント配線基板及びその製造方法 Download PDF

Info

Publication number
WO2007052799A1
WO2007052799A1 PCT/JP2006/322126 JP2006322126W WO2007052799A1 WO 2007052799 A1 WO2007052799 A1 WO 2007052799A1 JP 2006322126 W JP2006322126 W JP 2006322126W WO 2007052799 A1 WO2007052799 A1 WO 2007052799A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
film
multilayer printed
printed wiring
paste
Prior art date
Application number
PCT/JP2006/322126
Other languages
English (en)
French (fr)
Inventor
Tadashi Nakamura
Fumio Echigo
Shogo Hirai
Toshio Sugawa
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to EP06823039A priority Critical patent/EP1811824B1/en
Priority to DE602006011710T priority patent/DE602006011710D1/de
Priority to CN200680001333XA priority patent/CN101069459B/zh
Priority to US11/577,957 priority patent/US20090229862A1/en
Publication of WO2007052799A1 publication Critical patent/WO2007052799A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1089Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092All laminae planar and face to face

Definitions

  • Multilayer printed wiring board and method of manufacturing the same
  • the present invention relates to a multilayer printed wiring board used for mobile phones, ultra-small mobile terminals, etc., and a multilayer printed wiring board used for interposers etc. used for bare chip mounting of semiconductor chips, and a method of manufacturing the same. .
  • FIG. 11 is a cross-sectional view showing an example of a conventional multilayer printed wiring board, which is an example of a multilayer wiring board on which a film is laminated using an adhesive. As shown in FIG. 11, a predetermined pattern of wiring 12 is formed on the film 10. The plurality of films 10 are bonded together with the wiring 12 by an adhesive 14. Further, by forming the IVH 8 in the necessary part, the wirings 12 formed in different layers are connected to each other.
  • the adhesive 14 has three layers, a film A total of 7 layers of 10 force layers were required, making thinning difficult.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2002-353619
  • a double-sided printed wiring board using a resin film having a wiring pattern formed on the front and back surfaces is integrated by pressing the film pre-plenders in between along the way.
  • the wiring is made using the film pre-preda in which the temporarily cured resin layer is formed on both sides of the film. Since the films formed on both sides are bonded to each other, short-circuiting between the wires can be prevented by the films contained in the film pre-preda even when pressed at high pressure. Also, by forming a through hole in the film pre-predder and filling it with a conductive paste beforehand, IVH can be formed simultaneously with the bonding of the two-sided printed wiring boards.
  • FIG. 1 is a cross-sectional view of the multilayer substrate in the first embodiment.
  • FIG. 2A is a cross-sectional view for explaining the method for producing a four-layer printed wiring board in Embodiment 2.
  • FIG. 2B is a cross-sectional view for explaining the method for producing the four-layer printed wiring board in Embodiment 2.
  • FIG. 2C is a cross-sectional view for explaining the method for producing the four-layer printed wiring board in Embodiment 2.
  • FIG. 3A is a cross-sectional view for explaining the method for producing a four-layer printed wiring board in Embodiment 2.
  • FIG. 3B is a cross-sectional view for explaining the method for manufacturing the four-layer printed wiring board in Embodiment 2.
  • FIG. 3C is a cross-sectional view for explaining the method for producing the four-layer printed wiring board in Embodiment 2.
  • FIG. 3C is a cross-sectional view for explaining the method for producing the four-layer printed wiring board in Embodiment 2.
  • FIG. 4 is a cross-sectional view of a multilayer printed wiring board in Embodiment 3.
  • FIG. 5A is a cross-sectional view for explaining the method for manufacturing a multilayer printed circuit board in accordance with Embodiment 4.
  • FIG. 5A is a cross-sectional view for explaining the method for manufacturing a multilayer printed circuit board in accordance with Embodiment 4.
  • FIG. 5B is a cross-sectional view for explaining the method for manufacturing a multilayer printed wiring board in Embodiment 4.
  • FIG. 6 is a cross-sectional view of a multilayer printed wiring board of Embodiment 5.
  • FIG. 7A is a cross-sectional view for explaining the method for manufacturing a multilayer printed wiring board in accordance with Embodiment 6.
  • FIG. 7A is a cross-sectional view for explaining the method for manufacturing a multilayer printed wiring board in accordance with Embodiment 6.
  • FIG. 7B is a cross-sectional view for explaining the method for manufacturing a multilayer printed wiring board in accordance with Embodiment 6.
  • FIG. 8 is a cross sectional view showing an example of a method of manufacturing a multilayer printed wiring board having a surface layer as a fine pattern in accordance with Embodiment 7.
  • FIG. 9A is a cross-sectional view showing an example of a method for producing a multilayer printed wiring board in which the surface layer in Embodiment 7 is a fine pattern.
  • FIG. 9B is a cross-sectional view showing an example of a method for producing a multilayer printed wiring board in which the surface layer in Embodiment 7 is a fine pattern.
  • FIG. 10A is a cross-sectional view showing an example of a method for producing a multilayer printed wiring board in which the surface layer is a fine pattern according to Embodiment 7.
  • FIG. 10B is a cross-sectional view showing an example of a method of manufacturing a multilayer printed wiring board in which the surface layer in Embodiment 7 is a fine pattern.
  • FIG. 11 is a cross-sectional view showing an example of a conventional multilayer printed wiring board.
  • FIG. 1 is a cross-sectional view of a multilayer substrate according to Embodiment 1 of the present invention.
  • the multilayer substrate is made of resin film 102a, 102b, first wiring 104a, 104b, second wiring 106a, 106b, insulating resin 108, IVH 110, interlayer connection portion 112, double-sided substrate 114a, 114b. , Paste connection layer 116 and protective film 118.
  • the first wire 104a is formed on one side of the film 102a, and the second wire 106a is formed on the remaining side. And, the first wiring 104a and the second The line 106 a is connected by the interlayer connection 112.
  • the first wiring 104b is formed on one side of the film 102b, and the second wiring 106b is formed on the other side. The first wiring 104 b and the second wiring 106 b are connected by the interlayer connection portion 112.
  • the first wires 104 a and 104 b correspond to the wires exposed on the surface of the printed wiring board of the first embodiment.
  • the second wires 106a and 106b are embedded in the insulating resin 108 in the state of being formed on the surface of the double-sided substrates 114a and 114b. Then, the wiring thickness of the second wires 106a and 106b is absorbed by being buried in the insulating resin 108, and is less likely to appear as irregularities on the surface of the sample.
  • IVH 110 is an inner via hole (interlayer connection).
  • the second wiring 106 a formed on the surface of the resin film 102 a and the second wiring 106 b formed on the surface of the resin film 102 b are electrically connected by the IVH 110.
  • the IVH 110 electrically connects the second wiring 106 a and the second wiring 106 b facing each other by penetrating the insulating resin 108 and the holding film 118.
  • the paste connection layer 116 is composed of the insulating resin 108 formed on both sides of the holding film 118 and the IVH 110 penetrating them.
  • the first layer, the first insulating layer (this corresponds to the surface) counting from the surface is the film 102a, and the layer 2 is the second layer, counting from the surface.
  • the insulating layer corresponds to the paste connection layer 116, and the surface layer force also corresponds to the third insulating layer of the third layer to the film 102b.
  • the first layer wiring of the first layer (this corresponds to the wiring of the surface layer) is the first wiring 104a
  • counting the surface layer the second layer wiring of the second layer
  • the third layer wiring in the third layer corresponds to the second wiring 106b
  • the fourth layer wiring in the fourth layer corresponds to the first wiring 104b in the second layer 106a.
  • FIG. 1 shows a four-layer structure in which four layers of electrodes are formed, and since they are vertically symmetrical, there is no substantial difference between when counting from top to bottom or when counting from bottom to top. In the first embodiment of the invention, in principle, it shall be counted from top to bottom.
  • the second insulating layer formed in the second layer counting from the surface layer becomes the paste connection layer 116, and the electrical connection force penetrating the paste connection layer 116 IV It corresponds to H110.
  • a second wiring 106a which is a second layer wiring formed from the surface layer
  • a second wiring 106b which is a third layer wiring formed from the surface layer, and the third layer. Will be buried in the insulating resin 108.
  • the second wires 106 a and 106 b formed in the portion without the IVH 110 are not short-circuited by the insulating resin 108 and the holding film 118.
  • the conductive paste is filled in the through holes formed in insulating resin 108.
  • the through holes 124 and the conductive paste 126 will be described with reference to FIGS. 2A, 2B, and 2C described later.
  • the IVH 110 is formed between the double-sided substrates 114a and 114b to connect the second wires 106a and 106b. Then, the IVH 110 can be formed at any position of the paste connection layer 116. As described above, in the multilayer substrate in the first embodiment, the thickness of a plurality of double-sided substrates 114a and 114b using the films 102a and 102b is absorbed by the insulating resin 108, and at the same time interlayer connection is performed by the IVH 110. ing.
  • Embodiment 1 as a member constituting paste connection layer 116, a predetermined resin is formed with a constant thickness on both sides of holding film 118, and this will be described later.
  • two double-sided substrates 114a and 114b may be attached to each other and integrated.
  • the holding film 118 embedded in the insulating resin 108 is formed on the double-sided substrates 114 a and 114 b. It is possible to significantly reduce the total thickness of the multilayer substrate itself that can not be done. The details of the resin will be described with reference to FIGS. 2A to 3C.
  • the electrical connection passing through the second insulating layer (corresponding to the paste connection layer 116 in FIG. 1) formed in the second layer counting from the surface is a conductive paste (FIG. 1 Equivalent to IVH 110).
  • the second layer wiring formed in the second layer counting from the surface layer corresponds to the second wiring 106a formed on the double-sided board 114a).
  • (From the bottom) corresponds to the second wiring 106b formed on the double-sided board 114b) and the third layer wiring formed on the third layer from the surface layer is the paste connection layer 116. Embedded and electrically connected.
  • the third layer The wiring corresponds to a second wiring 106b formed on the double-sided board 114b.
  • the third layer wiring corresponds to the second wiring 106a formed on the double-sided board 114a.
  • the insulating resin 108 is used to form a four-layer substrate (here, four layers means four layers of wiring), shorting of the electrodes facing each other is also possible. As a result, it is possible to thin the insulating resin 108 and thin the four-layer substrate.
  • the second embodiment is an example of a method of manufacturing a four-layer substrate, and corresponds to an example of the method of manufacturing a four-layer substrate described in the first embodiment, for example.
  • FIGS. 2A, 2B, 2C and FIGS. 3A, 3B, 3C are cross-sectional views for explaining a method of manufacturing a four-layer printed wiring board in the second embodiment.
  • the four-layer printed wiring board in the second embodiment has temporary cured resin 120, film pre-plender 122, through holes 124, and conductive paste 126.
  • a film pre-plender 122 is prepared, in which temporary curing resin 120 is formed to a predetermined film thickness on both sides of a holding film 118.
  • through holes 124 are formed in the temporary curing resin 120 and the holding film 118 that make up the film pre-plinder 122.
  • a mold, a drill, a laser or the like can be used to form the through holes 124.
  • the conductive paste 126 is filled in the through holes 124.
  • the conductive paste 126 is rubbed or filled with a squeegee or the like with the film pre-plinder 122 and a protective film (shown in FIG. In a self-aligned manner, only the through holes 1 24 formed in the film pre-plinder 122 can be filled with the conductive paste 126.
  • a protective film (not shown in FIGS. 2A and 2B) be attached in advance to the surface of the temporary cured resin 120.
  • a protective film for example, the formation of the through holes 124 as shown in FIG. 2B is facilitated, and by using this protective film as a kind of mask, it is easy to fill the through holes 124 with the conductive paste 126. Become. Then, after the conductive paste 126 is filled, the film pre-plinder 122 is processed as shown in FIG. 2C by peeling off a protective film (not shown) (hereinafter referred to as a product shown in FIG. 2C). ).
  • the thickness of the holding film 118 is preferably 100 m or less, particularly 5 m or more and 50 m or less, preferably 30 m or less, and more preferably 25 ⁇ m or less. By using such an extremely thin heat-resistant film, the total thickness of the finished multilayer substrate can be reduced. In addition, as shown in FIG. 3B and FIG.
  • a curable resin is applied to a predetermined thickness with a coating machine on both surfaces of the holding film 118 made of such a heat-resistant film, and temporarily cured. It can be heated together with a double-sided substrate to be fully cured.
  • temporary hardening is a state hardened
  • the resin in the pre-cured state is in a state of being softened when it is reheated, and can be fully cured by adjusting the re-heated state.
  • FIG. 3A is a cross-sectional view of the double-sided board 114a.
  • the first wiring 104a is formed on one side of the film 102a
  • the second wiring 106a is formed on the remaining side, to constitute a double-sided board 114a.
  • an interlayer connection portion 112 formed to penetrate the resin film 102a connects the first wiring 104a and the second wiring 106a to interlayer connection.
  • the material of the resin films 102a and 102b it is desirable to use a heat resistant film such as a polyimide film, a polyamide film, and an aramid film, as in the case of the holding film 118.
  • a heat resistant film such as a polyimide film, a polyamide film, and an aramid film
  • the thickness of these heat resistant films is preferably 100 ⁇ m or less, and more preferably 5 ⁇ m or more and 50 ⁇ m or less. Desirably 30 ⁇ m or less, further possible 25 ⁇ m or less, in particular in the case of the holding film 118, both sides are covered with temporary curing resin 120 or a protective film V, so it can be as much as 5 microns or so .
  • the total thickness of the finished multilayer substrate can be reduced.
  • a double-sided board 114a it is possible to select a substrate material in which a copper foil is formed on both sides of an extremely thin heat resistant film without using an adhesive, for example, CCL (Copper Clad Laminate) described later.
  • CCL Copper Clad Laminate
  • surface modification including surface roughening, plasma treatment, etc. is carried out to obtain a temporary cured resin 120 formed thereon. Adhesion can be enhanced.
  • copper foil should not be formed on at least one side. Thinning to 10 microns or 5 microns is possible.
  • FIG. 3B shows a state in which the double-sided boards 114a and 114b are aligned on both sides of the product shown in FIG. 2C.
  • the second wiring 106a of the double-sided board 114a and the second wiring 106b of the double-sided board 114b face the side facing the product of FIG. 2C.
  • the second wires 106 a and 106 b are aligned with the conductive paste 126.
  • heat and pressure are applied using a vacuum press (the vacuum press is not shown).
  • FIG. 3C corresponds to a cross-sectional view of the sample after the vacuum press is finished.
  • the sample or the predetermined laminate corresponding to FIG. 3C is heated and cured by a vacuum press with a predetermined temperature profile. Then, the temporary cured resin 120 is softened and cured to change to the insulating resin 108. Then, when the temporary curing resin 120 is softened, the second wires 106a and 106b formed on the double-sided substrates 114a and 114b are buried and the wire thickness is absorbed. Then, in a state in which the wiring thickness is absorbed, the temporary curing resin 120 cures to form an insulating resin 108, and the double-sided substrates 114a and 114b are firmly fixed.
  • the temporary curing resin 120 and the conductive paste 126 embedded in the holding film 118 are simultaneously cured to change into IVH110.
  • a four-layer substrate having the IVH 110 is configured.
  • the thickness of the second wirings 106 a and 106 b or unevenness due to the thickness is reduced or flattened.
  • the holding film 118 in the vacuum press even if the second wires 106a and 106b are strongly pressed against each other, no short circuit occurs.
  • a commercially available polyimide film having a thickness of about 10 microns is selected as the holding film 118, and an epoxy resin is thinly applied on both sides using a coater (coating machine). Then, after using the coater, place the resin in a temporary curing state by the dryer installed. Then, a protective film is attached to the surface of the temporary cured resin 120 for surface protection. Thus, a sample in the state of FIG. 2A is produced. In FIG. 2A, the protective film on the temporary curing resin 120 is not shown.
  • the through holes 124 are formed at predetermined positions in a state where a protective film (in FIG. 2B, the protective film is not shown) is formed on the pre-preder.
  • a protective film in FIG. 2B, the protective film is not shown
  • protect A predetermined amount of conductive paste 126 is added onto the film, and the conductive paste 126 is imprinted with a squeegee (rubber rubber) to fill the through holes 124.
  • the protective film is peeled off to process the film pre-plinder 122 as shown in FIG. 2C.
  • a double-sided board 114 a is prepared.
  • a double-sided copper-clad film is used for the double-sided board 114a. Specifically, use a 10 m thick polyimide film with copper foil on both sides without using an adhesive. Specifically, it is desirable to use commercially available CCL.
  • CCL commercially available copper foil portion of the double-sided copper-clad film is covered in a predetermined pattern to form the double-sided board 114a of FIG. 3A.
  • CCL it is desirable to select one without adhesive.
  • the double-sided boards 114a and 114b are aligned on both sides of the product shown in FIG. 2C by a predetermined jig (not shown). Thereafter, they are integrated by pressing at a predetermined temperature for a predetermined time with a vacuum press. At this time, it is desirable to heat and pressurize as necessary. Further, this pressing condition is set as a condition to be cured after the temporary curing resin 120 is softened. At the same time, the conductive paste 126 electrically connects the second wires 106a and 106b formed on the film pre-plinder 122 side of the double-sided substrates 114a and 114b.
  • an ultrathin multilayer substrate as shown in FIG. 3C is produced.
  • the thickness of the films 102a, 102b, the holding film 118, and the temporary curing resin 120 is reduced to, for example, 40 m, 20 m, or 10 m, and the total thickness is 100 m or less, or 60 m.
  • An ultra-thin multi-layer substrate having a thickness of 30 ⁇ m or less can be manufactured.
  • the surface force of the four-layer printed wiring board is counted, and the second insulating layer (the second insulating layer corresponds to paste connection layer 116 in FIG. 3C) is passed through as the second layer.
  • the second layer wiring (corresponding to the second wiring 106a in FIG. 3C) provided with the paste connection layer 116 whose electrical connection is the conductive paste 126 and counting from the surface layer and provided in the second layer;
  • Four-layer printed wiring characterized in that a third-layer wiring (corresponding to the second wiring 106 b in FIG. 3C) provided in the third layer counting from the surface is embedded in paste connection layer 116.
  • Substrate can be produced.
  • the surface layer force is counted and the second layer wiring of the second layer (FIG. 3C And “the third layer wiring in the third layer (corresponding to the second wiring 106b in FIG. 3C) from the surface layer” are both similar to the paste connection layer 116). It can be buried. Therefore, even when the substrate thickness is reduced, the wiring thickness can be absorbed, so that the chip can be applied to bare chip mounting using bumps and the like that require surface smoothness, and also to an interposer for CPU mounting. The mountability of parts and semiconductor chips can be enhanced.
  • the forming position of IVH 110 can be freely designed. As a result, the circuit board can be miniaturized and the performance can be improved.
  • the multilayer substrate in the third embodiment of the present invention will be described with reference to the drawings.
  • the difference between the first embodiment and the third embodiment is the number of films used for forming a multilayer, which is two in the first embodiment and three in the third embodiment.
  • FIG. 4 is a cross-sectional view of the multilayer printed wiring board in the third embodiment.
  • double-sided substrates 114a, 114b and 114c using films are bonded to each other using two paste connection layers 116a and 116b.
  • the second wiring 106a formed on the surface of the double-sided board 114a and the second wiring 106b formed on the surface of the double-sided board 114b are electrically connected by the force IVH 110.
  • the second wiring 106d formed on the double-sided board 114c, the second wiring 106c formed on the double-sided board 114b, and the force IVH 110 are electrically connected.
  • the three double-sided substrates 114a, 114b, and 114c are integrated using the paste connection layers 116a and 116b.
  • the wiring thickness of four layers out of the total of six layers of wiring can be buried and absorbed in the paste connection layers 116a and 116b, and a multilayer substrate with further thinning and a smooth surface can be manufactured.
  • the multilayer substrate is a six-layer substrate.
  • Paste connecting layers 116 a and 116 b are composed of insulating resin 108 and IVH 110.
  • the IVH 110 is an inner via hole, and in the case of this embodiment, the IVH 110 can be formed at an arbitrary position.
  • a film pre-plinder 122 can be used as an insulating member constituting the paste connection layer 116.
  • configure IVH110 It is desirable to use a curable conductive paste 126 as the conductive member.
  • the electrical connection between the at least one surface layer and the second-layer second-layer insulating layer (insulation resin 108 in FIG. 4) of the five or more-layer printed wiring board is conductive paste 126
  • This multilayer board has paste connection layers 116a and 116b, and a second layer wiring provided in the second layer from one surface layer and a third layer wiring provided in the third layer from the surface layer are paste connection layers 116a. Connected by Similarly, in FIG. 4, the second wiring 106c and the second wiring 106d are buried and embedded by the paste connection layer 116b.
  • the second layer wiring corresponds to the second wiring 106a formed on the double-sided board 114a when the upper force is also counted in FIG.
  • the third layer wiring corresponds to the second wiring 106b formed on the double-sided board 114b when the upper force is also counted in FIG.
  • the paste connection layer in which the electrical connection of the second insulating layer in the second layer from the surface layer is a conductive paste refers to the paste connection layers 116 a and 116 b in FIG. .
  • the surface layer force is counted and the first layer, the first insulating layer, corresponds to the film 102a in FIG.
  • the “second layer wiring provided in the second layer counting from the front layer” corresponds to the second wiring 106 a in FIG. 4.
  • the third layer wiring provided in the third layer counting from the surface is formed on the double-sided board 114b when counting from the top to the bottom in FIG. 4 (in the case of wiring, only the wiring is counted). And the second wiring 106b buried in the paste connection layer 116b.
  • the fourth embodiment is an example of a manufacturing method of forming a multilayer using a plurality of films, and shows an example of a manufacturing method of a multilayer substrate in the third embodiment, for example.
  • a conductive paste 126 is applied to the through holes of the film pre-plader 122. Prepare several pieces filled with. Similarly, double-sided substrates 114a, 114b, 114c using resin films 102a, 102b, 102c are prepared. Then, they are mutually aligned as shown in FIG. 5A.
  • FIG. 5B is a cross-sectional view showing the sample force of FIG. 5A after being integrated with each other.
  • FIG. 5B shows that the samples in the state shown in FIG. 5A are brought into close contact with each other using a vacuum heat press or the like, and are cured and integrated.
  • the temporary cured resin 120 softens and hardens, and changes to the insulating resin 108.
  • the conductive paste 126 embedded in the film pre-plinder 122 is simultaneously heated and cured to form IVH 110.
  • a method of manufacturing the multilayer substrate in the fourth embodiment will be described in detail.
  • a temporary curing resin 120 an epoxy-based resin is coated on the surface of a polyimide-based film, and a film pre-plinder 122 formed by temporary curing is prepared.
  • through holes 124 are formed at predetermined positions for each protective film on the temporary curing resin 120.
  • a predetermined amount of conductive paste 126 is added on the protective film, and the conductive paste 126 is filled with the squeegee (rubber rubber) into the through holes 124 formed in the temporary curing resin 120.
  • the film pre-plender 122 is processed as shown in FIG. 5A.
  • a double-sided copper-clad film is prepared. Specifically, a 10 m thick aramid film with copper foil stretched without using an adhesive is used. As such, you can use the CCL of marketing.
  • the copper foil portion of the double-sided copper-clad film is processed into a predetermined pattern to form the double-sided substrates 114a, 114b and 114c of FIG. 5A.
  • CCL it is desirable to select one without adhesive.
  • a double-sided copper-clad film that does not use an adhesive for bonding copper foil for example, using a thin film method as a base or the like, it is possible to prevent the occurrence of problems caused by the adhesive.
  • the film pre-plater 122 filled with the conductive paste 126 and the double-sided substrates 114 a, 114 b, 114 c are alternately stacked and aligned with each other. Thereafter, it is pressed at a predetermined temperature for a predetermined time by a vacuum press and integrally welded. At this time, if necessary, a vacuum heating press may be used. Further, by setting the pressing conditions to be conditions under which the temporary curing resin 120 is softened and further cured, the center of the plurality of double-sided substrates 114a, 114b, 114c are centered.
  • the plurality of double-sided substrates 114a, 114b and 114c can be integrally formed using the temporary curing resin 120 by setting them in Further, under this pressing condition, the conductive paste 126 electrically connects the second wires 106a and 106b formed on the film pre-preder 122 side of the double-sided substrates 114a, 114b and 114c.
  • an ultrathin multilayer substrate as shown in FIG. 5B can be produced.
  • the thickness of the films 102a, 102b, 102c and the temporary hard disk 120 is thin, if the f row is 40 ⁇ m, or 20 ⁇ m, and further 10 m, the total thickness is 100 m. It is possible to manufacture ultra-thin multi-layer substrates of less than or equal to 60 m or less and even 30 ⁇ m or less.
  • FIG. 6 is a cross-sectional view of the multilayer printed circuit board of the fifth embodiment.
  • the central portion is a two-layer substrate, but in the fifth embodiment, a multilayer substrate having three or more central portions is a difference between the fifth embodiment and the third embodiment. .
  • the multilayer substrate in the fifth embodiment has a multilayer substrate 128, an interlayer insulating layer 130, and an internal electrode 132.
  • the multilayer substrate 128 is composed of a plurality of layers of internal electrodes 132 insulated by the interlayer insulating layer 130, the interlayer connection portion 112, and the like, and the second wires 106b and 106c are exposed on the surface thereof. ing.
  • the second wires 106b and 106c which are wires formed on the surface of the multilayer substrate 128, are both embedded in the paste connection layers 116a and 116b.
  • the surface of the wiring board 102a, 102b [The first wiring 104a, 104b and the second wiring 106a, 106d are formed, and are electrically connected to each other by the interlayer connection portion 112. 114a, 114b are configured and crawled.
  • the double-sided boards 114a and 114b are formed on both sides or both sides with the multilayer board 128 at the center, and the wiring thickness is absorbed by the paste connection layer 116 and integral wiring is also performed between the layers. It can be carried out. Further, in the fifth embodiment, since the paste connection layers 116a and 116b made of the cured product of the film pre-plinder 122 are used, even if the paste connection layer is thinned, it is between the second wires 106a and 106b or the second one. It is possible to prevent a short circuit between wires 106c and 106d
  • FIGS. 7A and 7B are cross-sectional views for explaining the method of manufacturing a multilayer printed wiring board in the sixth embodiment, and correspond to, for example, the method of manufacturing the multilayer board of FIG. 6 described in the fifth embodiment.
  • a multilayer substrate 128 is prepared.
  • the internal electrode 132 is sandwiched between the interlayer insulating layers 130 and connected to each other via the interlayer connection portion 112.
  • the second wires 106 b and 106 c are exposed on the surface of the multilayer substrate 128.
  • a commercially available glass epoxy-based multilayer substrate can be used as such a multilayer substrate 128.
  • FIG. 7B is a cross-sectional view showing a double-sided board with a film set on both sides with the multilayer board at the center.
  • the film pre-plender 122 filled with the conductive paste 126 is set on both sides of the multilayer substrate 128 so that the conductive paste 126 is at a predetermined position.
  • the double-sided substrates 114a and 114b are set in alignment with each other outside the film pre-plinder 122. In this state, these members are integrated by heat and pressure bonding using a vacuum press or the like, and a multilayer substrate as shown in FIG. 6 is produced.
  • the conventional multilayer substrate for example, the multilayer substrate 128 of FIG. 7A may not be able to cope with it. Therefore, as shown in FIG. 7B, a fine pattern can be coped with by bonding the double-sided substrates 114a and 114b corresponding to the fine pattern to the necessary surfaces.
  • the lamination integration using the film pre-plinder 122 such as the double-sided substrates 114 a and 114 b is not limited to both sides. It may be performed only on the necessary side, for example, on one side only.
  • the curing temperature of the film pre-plinder 122 is preferably in the range of 85 ° C. to 220 ° C. When the temperature is 230 ° C. or more, variations in resin curing may occur, which may affect dimensionality. Also, if the temperature is lower than 85 ° C, resin curing time may increase, which may affect the curing state. Further, particularly when the thickness of the film constituting the holding film 118 is as thin as 50 m or less, it is desirable to cure the film pre-plender 122 in a temperature range of 180 ° C. or more and 220 ° C. or less.
  • the second wirings 106a and 106d formed on the side of the temporary curing resin 120 can be contained in the temporary curing resin 120 or It can be buried in the thickness of temporary cured resin 120.
  • the pressure range at the time of lamination of the film pre-plinder 122 is preferably 2 MPa (MPa is a unit of pressure in megapascals) or more and 6 MPa or less. If it is less than 2 MPa, the adhesion may vary in the multilayer substrate shown in FIG. 7B.
  • the pressure application time is preferably 1 minute or more and less than 3 hours. If the pressure application time is less than 1 minute, variations due to the press may occur. Also, if the press time exceeds 3 hours, productivity will be affected. For this reason, the pressure is preferably 2 MPa or more and 6 MPa or less, in particular, 4 MPa or more and 6 Mpa or less. In the case of a general multilayer substrate, lamination is often performed at 23 MPa to 3 MPa.
  • the lamination pressure is about 5 MPa, for example, 4 MPa or more, for example, using the conductive paste 126 which is susceptible to the thickness variation of the film 102. And it is desirable to make it as high as 6MPa or less.
  • thermosetting resin is applied to both sides of a long heat-resistant resin film with a constant thickness to prepare.
  • the coating thickness is preferably 5 microns or more and 100 microns or less, preferably 10 microns or more and 50 microns or less, and more preferably 15 microns or more and 30 microns or less.
  • the thickness of the resin is less than 2 microns, the thickness of the embedded electrode may only be as thin as 2 microns.
  • the thickness of the temporary curing resin 120 constituting the film pre-plinder 122 is, for example, approximately the same as the thickness of the embedded wiring corresponding to the second wiring 106a, 106b, 106c, 106d, etc. as shown in FIG. It is desirable that the force to be By so doing, the second wires 106a, 106b etc. It can be absorbed.
  • FIGS. 8, 9A, 9B, 10A, and 10B are cross-sectional views showing an example of a method for producing a multilayer printed wiring board with the surface layer as a fine pattern.
  • FIGS. 8, 9A, 9B, 10A, and 10B are cross-sectional views showing an example of a method for producing a multilayer printed wiring board with the surface layer as a fine pattern.
  • the seventh embodiment a case will be described where the interlayer connection and the wiring of the surface layer are made finer by using a plating technique using a multilayer substrate in which the surface layer is a film.
  • FIG. 8 is a cross-sectional view for explaining the method of manufacturing a multilayer substrate in accordance with the seventh embodiment.
  • the seventh embodiment is an example of a method of manufacturing the multilayer substrate described in, for example, the sixth embodiment, and can be applied to the first embodiment, the third embodiment, and the like.
  • the electrode on the surface layer of the multilayer substrate that is, the insulating base material forming the first layer insulating layer from the surface layer is a resin film, and the layer from the surface layer is the first layer. It is characterized in that the interconnections of the above and the interlayer connection parts connected to the interconnections are integrally connected using a plating technology, and a more sophisticated and fine pattern can be formed.
  • the single-sided board 134a is composed of a resin film 102a and a second wire 106a formed on one side thereof.
  • the single-sided board 134b is composed of a resin film 102b and a second wiring 106d formed on one side thereof.
  • the multilayer substrate 128 is composed of the internal electrode 132, the interlayer insulating layer 130, and the interlayer connection portion 112, and the second wires 106b and 106c are formed on the surface thereof.
  • FIG. 9A is a cross-sectional view showing the state of the multilayer substrate after being integrated.
  • FIG. 9B is a cross-sectional view showing a blind via formed on the surface.
  • the blind vias 136 are formed by forming holes in the first layer of the resin films 102a and 102b by counting the surface force.
  • the second wires 106a and 106d embedded in the insulating resin 108 are exposed at the bottom of the blind via 136 as shown in FIG. 9B.
  • FIGS. 10A and 10B a method of manufacturing the multilayer substrate in the seventh embodiment will be described in detail.
  • FIG. 10A is a cross-sectional view showing a blind via filled with a metal film.
  • the metal film 138 covers the blind vias 136 and the resin films 102a, 102b.
  • the metal film 138 is patterned into a predetermined shape.
  • the first wires 104a and 104b which are also the first layer wiring by counting surface forces, are formed by patterning the metal film 138. As shown in FIG.
  • a plating method, a thin film method or the like can be used.
  • the metal film 138 may be formed on both sides of the substrate as shown in FIG. 10A, but may be formed on only one side as required. Further, as shown in FIG. 10A, the metal film 138 formed to cover the blind via 136 is also electrically connected to the second wires 106a and 106d formed on the insulating resin 108 side of the films 102a and 102b. .
  • the metal film 138 in a portion covering the blind via 136 is also left as a via fill or a via filling material.
  • First interconnections 104a, 104b are formed.
  • the first wires 104 a and 104 b are also electrically connected to the second wires 106 a and 106 d via the blind vias 136.
  • the surface force is also counted and the electrical connection of the first insulating layer, ie, the first layer, ie, the film Since it becomes possible to electrically connect the first wiring 104 and the second wiring 106 through the blind vias 136 formed in 10 2, it is possible to make an interlayer connection with a high reliability and low wiring resistance. Become.
  • a thin film method or a combination of a thin film method and a plating method is used instead of the plating method.
  • the difference between Embodiment 8 and Embodiment 7 is that the thin film method is used in Embodiment 8 and the plating method is used in Embodiment 7. This is the only difference, and there are many common points, so it will be described with reference to FIG. 9 used in the seventh embodiment.
  • a laser such as YAG or CO is used.
  • an underlayer such as NiCr etc. It is possible to form about OA and to electroplate copper on this.
  • copper may be electrolessly deposited on the film 102 without a seed layer.
  • copper may be deposited directly on the film 102 using a thin film method such as electron beam or sputtering. In these cases, if the thickness is 10 A or more, preferably the degree of conductivity that can be used for electric plating, copper is electroplated on top of that using the conductivity. It can be formed with the required thickness.
  • the thickness required for the wiring is, for example, preferably 5 m to 30 m, and 3 m to 15 m if thinning is required.
  • At least one of the first layer wiring in the first layer and the second layer wiring provided in the second layer from the surface are counted from the surface through the sputtered film.
  • the adhesion of the metal film 138 to the surface of the film 102, the first wiring 104, the second wiring 106 and the like can be enhanced by fixing the first layer to the first insulating layer.
  • the second insulating layer (corresponding to paste connection layer 116 in FIG. 1), which has the third insulating layer and counts from the surface, passes through the electricity.
  • Connection is the paste connection layer 116, which is the conductive paste 126 (or its cured product IVH110), and the second layer wiring formed in the second layer counting from the surface layer and embedded in the paste connection layer ( A second wiring 106a in FIG. 1), and a third layer wiring (corresponding to a second wiring 106b in FIG. 1) formed in the third layer from the surface layer and buried in the paste connection layer;
  • the second insulating layer (corresponding to paste connection layer 116 in FIG. 1) of the second layer.
  • the electrical connection is with conductive paste 126, or paste connection layer 116 which is IVH 110 which is a cured product thereof, and the electrical connection through this paste connection layer 116 is a conductive paste or a cured product thereof.
  • a second layer wire (corresponding to the second wire 106a in FIG. 1) formed in the second layer counting from at least one of the surface layers and having the paste connection layer 116 which is a certain IVH 110 and counting from the surface layer
  • a third layer wiring (corresponding to the second wiring 106b in FIG. 1) formed in the third layer is embedded in the conductive paste connection layer to further thin the multilayer printed wiring board Can be realized.
  • the paste connection layer 116 is formed on the holding film 118 and the film pre-plender 122 made of the temporary curing resin 120 which is the thermosetting resin in the temporary curing state formed on both surfaces thereof.
  • the surface layer is also composed of a resin film force
  • the first layer is a first insulating layer, for example, the resin films 102a and 102b of FIG.
  • the first wiring 104a and 104b or the second wiring 106a and 106b of FIG. 1 or the like formed on the surface of the insulating layer without using an adhesive for example, a wiring formed using a thin film method on a base or the like.
  • an adhesive for example, a wiring formed using a thin film method on a base or the like.
  • first layer wiring formed in the first layer counting from the surface for example, the first wiring 104 a of FIG. 1
  • second layer wiring formed in the second layer counting from the surface for example
  • the connection strength is enhanced by fixing the second wiring 106a of FIG. 1 to the first insulating layer of the first layer, for example, the resin film 102a of FIG. It is possible to provide a multilayer printed wiring board which can be further thinned.
  • a first layer wiring formed in the first layer counting from the surface for example, the first wiring 104 a of FIG. 1
  • a second layer wiring formed in the second layer counting from the surface for example At least one of the second wires 106a in FIG. 1 is connected to each other by fixing to the first insulating layer in the first layer, for example, the resin film 102a in FIG. It is possible to provide a multilayer printed wiring board capable of increasing the strength and further reducing the thickness.
  • the first layer insulating layer formed in the first layer counting from the surface layer for example, the interlayer connection portion 112 which is an electrical connection penetrating the resin film 102a of FIG. 1, is plated.
  • the interlayer connection portion 112 which is an electrical connection penetrating the resin film 102a of FIG. 1
  • FIGS. 8, 9A, 9B, 10A, and 10B it is possible to thin the multilayer substrate with the surface layer refined.
  • a hole cover coating for processing the through holes 124 in the film pre-plinder 122 as an insulating base material, and a paste for filling the through holes 122 with the conductive paste 126 to form the paste connection layer 116 In addition, a hole cover coating for processing the through holes 124 in the film pre-plinder 122 as an insulating base material, and a paste for filling the through holes 122 with the conductive paste 126 to form the paste connection layer 116.
  • a heat pressing step to be used for heat pressing and integration, thinning of the multilayer printed wiring board can be realized.
  • the electrical connection of the wires formed on the front and back surfaces of the double-sided board is formed by plating as described in FIGS. 9A and 9B to FIGS. 10A and 10B, in particular for semiconductor bare chip mounting and the like. It is possible to manufacture a thin multilayer printed wiring board with fine patterns on the outermost layer of wiring that can be handled.
  • a conductive paste 126 can also be used for electrical connection on the front and back of the double-sided board 114 a and the like, as needed. In this case, it is possible to use the method in Figures 2A, 2B, 2C, etc.!
  • interlayer connection formation for forming an interlayer connection for electrically connecting the wiring on the front and back of double-sided board 114a, ie, the first wiring 104a and the second wiring 106b.
  • the dimensional accuracy and the handling property can be further improved by performing the step after the press integral process after the heat press step and after the dimensions are stabilized. Etc. can be improved.
  • the step of forming an interlayer connection of double-sided substrate 114a includes at least a via processing step of forming blind via 136, it can be particularly compatible with semiconductor bare chip mounting etc. It is possible to manufacture a multilayer printed wiring board with a fine pattern as a thin layer.
  • the multilayer substrate of the present invention As described above, according to the multilayer substrate of the present invention and the method for producing the same, by combining a film and a multilayer substrate, it is possible to produce an unprecedented ultra-thin multilayer substrate, various electronic devices and portable devices It can also be applied to the use of smaller and thinner products.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

明 細 書
多層プリント配線基板及びその製造方法
技術分野
[0001] 本発明は、携帯電話や超小型携帯端末等に使われる多層プリント配線基板や、半 導体チップをベアチップ実装する際に用いられるインターポーザ等に用いられる多 層プリント配線基板及びその製造方法に関する。
背景技術
[0002] 従来、この種の多層プリント配線基板 (以下、単に多層基板と呼ぶ)としては、任意 の位置に IVH (インナービアホール)を形成したもの力 例えば、特許文献 1に開示さ れている。
そして、市場力もは多層基板の更なる薄層化が望まれていた。以下、多層基板を薄 層化するための手段としてフィルムを使った多層基板について説明する。
[0003] 図 11は従来の多層プリント配線基板の一例を示す断面図であり、接着剤を用いて フィルムを積層する多層配線板の一例である。図 11に示すように、フィルム 10上には 配線 12よりなる所定パターンが形成されている。そして複数のフィルム 10は、接着剤 14によって配線 12と共に接着されている。また、必要部分に IVH8を形成することで 、異なる層に形成された配線 12同士を接続している。
[0004] しカゝしながら、従来の構成では、フィルム 10同士を接続するために接着剤 14を用 いているため、薄層化に限度があった。
[0005] 例えば、図 11で示した構成によれば、配線 12が片面に形成されたフィルム 10を用 いて積層するため、 4層の多層基板を作製する場合、接着剤 14が 3層、フィルム 10 力 層の合計 7層分の厚みが必要となり、薄層化が難し力つた。
[0006] 一方、図 11で示した構成の応用として、配線 12を両面に形成したフィルム 10を 2 枚用意し、接着剤 14で貼り付けて 4層の多層基板とすることも考えられた。この場合 には、両面に配線 12が形成されたフィルム 10同士を、接着剤 14によって貼り付ける ことになる。し力 この張り合わせの際に、接着剤 14が軟化、流動化するため、向き 合った配線 12同士を短絡させる可能性が生じるという課題があった。 特許文献 1 :特開 2002— 353619号公報
発明の開示
[0007] 本発明の多層プリント配線基板は、表裏面に配線パターンが形成された榭脂フィル ムを使った両面プリント配線基板同士を、途中にフィルムプリプレダを挟んでプレスし て、一体化することにより形成する。
[0008] このような構成により、従来の織布が榭脂で含浸されたプリプレダの代わりに、フィ ルムの両面に仮硬化状態の榭脂層が形成されたフィルムプリプレダを用いて、配線 が両面に形成されたフィルム同士を張り合わせるため、高圧でプレスした場合でもフ イルムプリプレダに含まれるフィルムによって配線同士の短絡が防止できる。また、予 めフィルムプリプレダに貫通孔を形成し導電性ペーストを充填しておくことで、両面プ リント配線基板同士の接着と同時に IVHの形成も可能となる。
[0009] また、本発明の多層プリント配線基板の製造方法は、絶縁基材に貫通孔を加工す る孔加工ステップと、貫通孔に導電性ペーストを充填してペースト接続層を形成する ペースト接続層形成ステップと、両面基板を作製する両面基板作製ステップと、ベー スト接続層の表裏面に両面基板を積層して積層体を形成する積層ステップと、積層 体を熱プレスカ卩ェする熱プレスステップとを少なくとも備えたことを特徴とする。
[0010] このようなステップを備えることにより、薄層化に対応する多層プリント配線基板を製 造できる。
図面の簡単な説明
[0011] [図 1]図 1は実施の形態 1における多層基板の断面図である。
[図 2A]図 2Aは実施の形態 2における 4層プリント配線基板の製造方法を説明する断 面図である。
[図 2B]図 2Bは実施の形態 2における 4層プリント配線基板の製造方法を説明する断 面図である。
[図 2C]図 2Cは実施の形態 2における 4層プリント配線基板の製造方法を説明する断 面図である。
[図 3A]図 3Aは実施の形態 2における 4層プリント配線基板の製造方法を説明する断 面図である。 圆 3B]図 3Bは実施の形態 2における 4層プリント配線基板の製造方法を説明する断 面図である。
圆 3C]図 3Cは実施の形態 2における 4層プリント配線基板の製造方法を説明する断 面図である。
[図 4]図 4は実施の形態 3における多層プリント配線基板の断面図である。
圆 5A]図 5Aは実施の形態 4における多層プリント配線基板の製造方法を説明する 断面図である。
圆 5B]図 5Bは実施の形態 4における多層プリント配線基板の製造方法を説明する断 面図である。
[図 6]図 6は実施の形態 5の多層プリント配線基板の断面図である。
圆 7A]図 7Aは実施の形態 6における多層プリント配線基板の製造方法を説明する 断面図である。
圆 7B]図 7Bは実施の形態 6における多層プリント配線基板の製造方法を説明する断 面図である。
[図 8]図 8は実施の形態 7における表層をファインパターンとした多層プリント配線基 板の製造方法の一例を示す断面図である。
[図 9A]図 9Aは実施の形態 7における表層をファインパターンとした多層プリント配線 基板の製造方法の一例を示す断面図である。
[図 9B]図 9Bは実施の形態 7における表層をファインパターンとした多層プリント配線 基板の製造方法の一例を示す断面図である。
[図 10A]図 10Aは実施の形態 7における表層をファインパターンとした多層プリント配 線基板の製造方法の一例を示す断面図である。
[図 10B]図 10Bは実施の形態 7における表層をファインパターンとした多層プリント配 線基板の製造方法の一例を示す断面図である。
[図 11]図 11は従来の多層プリント配線基板の一例を示す断面図である。
符号の説明
102, 102a, 102b, 102c 榭脂フィルム
104a, 104b 第 1の配線 106a, 106b, 106c, 106d 第 2の配線
108 絶縁榭脂
110 IVH (インナービアホール)
112 層間接続部
114a, 114b, 114c 両面基板
116 ペースト接続層
118 保持膜
120 仮硬化榭脂
122 フィルムプリプレダ
124 貫通孔
126 導電性ペースト
128 多層基板
130 層間絶縁層
132 内部電極
134a, 134b 片面基板
136 ブラインドビア
138 金属膜
発明を実施するための最良の形態
[0013] 以下、本発明の実施の形態について、図面を用いて説明する。
[0014] (実施の形態 1)
以下、本発明の実施の形態 1における多層基板について、図面を参照しながら説 明する。
[0015] 図 1は本発明の実施の形態 1における多層基板の断面図である。図 1に示すように 、多層基板は榭脂フィルム 102a、 102b,第 1の配線 104a、 104b,第 2の配線 106a 、 106b,絶縁榭脂 108、 IVH110、層間接続部 112、両面基板 114a、 114b,ぺー スト接続層 116、保護膜 118を有する。
[0016] 図 1に示すように、両面基板 114aには、フィルム 102aの片面に第 1の配線 104aが 、残りの面に第 2の配線 106aが形成されている。そして、第 1の配線 104aと第 2の配 線 106aは層間接続部 112によって接続されている。同様に、両面基板 114bには、 フィルム 102bの片面に第 1の配線 104bが、残りの面に第 2の配線 106bが形成され ている。そして、第 1の配線 104bと第 2の配線 106bは、層間接続部 112によって接 続されている。
[0017] ここで、第 1の配線 104a、 104bは、実施の形態 1のプリント配線基板の表面に露出 した配線に相当する。一方、第 2の配線 106a、 106bは両面基板 114a、 114bの表 面に形成された状態で、絶縁榭脂 108の内部に埋設されている。そして、第 2の配線 106a, 106bの配線厚みは、絶縁榭脂 108に埋没されることによって吸収され、サン プルの表面に凹凸として表れにくくなる。また、 IVH110はインナービアホール (層間 接続)である。榭脂フィルム 102aの表面に形成された第 2の配線 106aと、榭脂フィル ム 102bの表面に形成された第 2の配線 106bは、 IVH110によって電気的に接続さ れている。図 1に示すように、 IVH110は、絶縁榭脂 108と保持膜 118を貫通すること で、互いに向き合う第 2の配線 106aと、第 2の配線 106bを電気的に接続している。 また、ペースト接続層 116は、保持膜 118の両面に形成された絶縁榭脂 108と、これ らを貫通する IVH110から構成されて 、る。
[0018] なお、図 1を用いて配線や絶縁層の数え方について説明する。図 1を上から下に数 えた場合に、表層から数えて 1層目の 1層目絶縁層(これは表層に相当する)がフィ ルム 102aに、表層から数えて 2層目の 2層目絶縁層がペースト接続層 116に、表層 力も 3層目の 3層目絶縁層がフィルム 102bに、それぞれ相当する。
[0019] 同様に、表層から数えて 1層目の 1層目配線 (これは表層の配線に相当する)が第 1 の配線 104aに、表層カゝら数えて 2層目の 2層目配線が第 2の配線 106aに、表層から 数えて 3層目の 3層目配線が第 2の配線 106b、表層力も数えて 4層目の 4層目配線 が第 1の配線 104bに相当する。なお、図 1は、電極が 4層形成されている 4層構造で あり、上下対称であるため、上から下に数えても、下から上に数えても実質的な違い は無いが、本発明の実施の形態 1においては原則的に上から下に数えるものとする
[0020] このようにして図 1に示すように、表層から数えて 2層目に形成された 2層目絶縁層 がペースト接続層 116となり、このペースト接続層 116を貫通する電気的接続力 IV H110に相当する。そして、表層から数えて 2層目に形成された 2層目配線である第 2の配線 106aと、表層から数えて 3層目に形成された 3層目配線である第 2の配線 1 06bとが、絶縁榭脂 108に埋設されることになる。そして、 IVH110の無い部分に形 成された第 2の配線 106a、 106bは、絶縁榭脂 108や保持膜 118によって互いに短 絡することが無い。
[0021] なお、実施の形態 1における IVH110は、絶縁榭脂 108に形成された貫通孔の中 に導電性ペーストが充填されたものである。後述する図 2A、 2B, 2Cにおいて、貫通 穴 124や導電性ペースト 126について説明する。また、この IVH110が両面基板 11 4aと 114bの間に形成され、第 2の配線 106aと 106bを接続する。そして、ペースト接 続層 116の任意の位置に IVH110を形成できる。このように実施の形態 1における多 層基板では、フィルム 102a、 102bを用いた複数枚の両面基板 114a、 114bの厚み が絶縁榭脂 108に吸収されると同時に、層間の接続が IVH110によって行われてい る。
[0022] なお、実施の形態 1にお!/、てペースト接続層 116を構成する部材として、保持膜 11 8の両面に、所定の榭脂が一定厚みで形成されたものであり、これが後述する図 2A 〜図 3Cで説明するようにして 2枚の両面基板 114a、 114bを互いに貼り付け一体ィ匕 すること〖こなる。このように実施の形態 1では、絶縁榭脂 108の中に内蔵される保持 膜 118【こよって、両面基板 114a、 114bの上【こ形成された第 2の酉己線 106a、 106b が互いに短絡することがなぐ多層基板自身の総厚を大幅に薄層化できる。なお、榭 脂の詳細については、図 2A〜図 3Cで説明する。
[0023] 以上のように、表層から数えて 2層目に形成された 2層目絶縁層(図 1のペースト接 続層 116に相当)を貫通する電気的接続が導電性ペースト (図 1の IVH 110に相当) とする。
[0024] そして、表層から数えて 2層目に形成された 2層目配線(図 1において上力も数えた 場合は、両面基板 114aの上に形成された第 2の配線 106aに相当する。同様に下か ら数えた場合は、両面基板 114bの上に形成された第 2の配線 106bに相当する)と、 表層から数えて 3層目に形成された 3層目配線が、ペースト接続層 116によって埋設 されると共に、電気的に接続する。なお、図 1において上力も数えた場合には、 3層目 配線は両面基板 114bの上に形成された第 2の配線 106bに相当する。同様に下か ら数えた場合、 3層目配線は両面基板 114aの上に形成された第 2の配線 106aに相 当する。
[0025] このようにして実施の形態 1では、絶縁榭脂 108を用いて 4層基板 (ここで 4層とは 配線が 4層のこと)を構成する場合も、互いに向き合った電極同士の短絡を防止でき るため、絶縁榭脂 108の薄層化が可能となり、 4層基板の薄層が可能となる。
[0026] (実施の形態 2)
以下、本発明の実施の形態 2における多層基板の製造方法について説明する。実 施の形態 2は 4層基板の製造方法の一例であり、例えば実施の形態 1で説明した 4層 基板の製造方法の一例に相当する。図 2A、 2B, 2C、及び図 3A, 3B, 3Cは実施の 形態 2における 4層プリント配線基板の製造方法を説明する断面図である。
[0027] 図 2A、 2B, 2Cに示すように、実施の形態 2における 4層プリント配線基板は、仮硬 化榭脂 120、フィルムプリプレダ 122、貫通孔 124、導電性ペースト 126を有している 。まず、図 2Aに示すように、保持膜 118の両面に仮硬化榭脂 120を所定膜厚で形 成されてなるフィルムプリプレダ 122を用意する。そして、図 2Bに示すように、フィル ムプリプレダ 122を構成する仮硬化榭脂 120及び保持膜 118に、貫通孔 124を形成 する。貫通孔 124の形成には金型、ドリル、レーザー等を用いることができる。そして 次に、図 2Cに示すように貫通孔 124の内部に導電性ペースト 126を充填する。例え ばフィルムプリプレダ 122とその上に形成された保護フィルム(図示して!/ヽな 、)をマ スクとして、スキージ等で導電性ペースト 126を擦り付ける、もしくは充填することで、 セルファライメント的(自己整合的)に、フィルムプリプレダ 122に形成された貫通孔 1 24だけに導電性ペースト 126を充填することができる。
[0028] なお、仮硬化榭脂 120の表面には、保護フィルム(図 2A、 2Bには図示していない) を予め貼っておくことが望ましい。保護フィルムを使うことで、例えば図 2Bに示すよう な貫通孔 124の形成を容易にすると共に、この保護フィルムを一種のマスクとして使 うことで、貫通孔 124に導電性ペースト 126を充填しやすくなる。そして、導電性べ一 スト 126を充填した後に、保護フィルム(図示していない)を剥がすことで、図 2Cの状 態のようにフィルムプリプレダ 122が加工される(以下、図 2C品と呼ぶ)。 [0029] なお、保持膜 118として、ポリイミドフィルム、ポリアミドフィルム、ァラミドフィルム等の 耐熱性フィルムを使うことが望ましい。高耐熱性の榭脂フィルムを用いることで、出来 上がった多層基板の耐熱性を高められる。また、保持膜 118の厚みとしては 100 m以下、特に 5 m以上で、かつ 50 m以下、望ましくは 30 m以下、更に可能な れば 25 μ m以下を選ぶことが望ましい。このように極薄の耐熱性フィルムを用いるこ とで、出来上がった多層基板の総厚を薄くできる。なお、こうした耐熱性フィルムから なる保持膜 118の両面に、硬化型榭脂を塗工機で所定厚みに塗布し、仮硬化して おくことで、後述する図 3B、図 3Cに示すようにして、両面基板と共に加熱し、本硬化 させることができる。なお、仮硬化とは、僅かに硬化された状態であり、柔軟性が有る 状態である。また、仮硬化状態の榭脂は、再加熱すると軟化する状態であり、再加熱 状態を調整することで、本硬化させることができる。
[0030] 図 3Aは、両面基板 114aの断面図である。図 3Aにおいて、フィルム 102aの片面に 第 1の配線 104aが、残りの面に第 2の配線 106aが形成され、両面基板 114aを構成 している。そして、榭脂フィルム 102aを貫通するように形成された層間接続部 112が 、第 1の配線 104aと第 2の配線 106aを層間接続する。
[0031] ここで、榭脂フィルム 102a、 102bの材質として、保持膜 118と同様に、ポリイミドフィ ルム、ポリアミドフィルム、ァラミドフィルム等の耐熱性フィルムを使うことが望ましい。 高耐熱性の榭脂フィルムを用いることで、半田付けステップ等での熱影響を抑えられ る。また、これら耐熱性フィルムの厚みは 100 μ m以下、特に 5 μ m以上で、かつ 50 μ m以下を選ぶことが望ましい。望ましくは 30 μ m以下、更に可能なれば 25 μ m以 下、特に保持膜 118の場合には両面が仮硬化榭脂 120や保護フィルムで覆われて V、るため 5ミクロン程度も可能である。このように極薄の耐熱性フィルムを用いることで 、出来上がった多層基板の総厚を薄くできる。なお、こうした両面基板 114aとして、 極薄の耐熱性フィルムの両面に、接着剤を使うことなく銅箔を形成した基板材料、例 えば、後述する CCL (Copper Clad Laminate)を選ぶことができる。また、保持膜 118として極薄の耐熱性フィルムを用いる場合に、表面粗面化、プラズマ処理等を含 む表面改質を行っておくことで、その上に形成した仮硬化榭脂 120との密着性を高 められる。同様に、榭脂フィルム 102a、 102bも、少なくとも片面に銅箔を形成させな がら、 10ミクロンや、 5ミクロンといった薄層化が可能となる。
[0032] 図 3Bは、図 2C品の両面に、両面基板 114a、 114bを位置合わせした状態を示し ている。図 3Bにおいて、図 2C品に面する側に両面基板 114aの第 2の配線 106aと、 両面基板 114bの第 2の配線 106bとが面している。そして、第 2の配線 106a、 106b と、導電性ペースト 126を位置合わせする。そして位置合わせした状態で、真空プレ スで加熱圧着させる(真空プレスは図示していない)。そして、真空プレスが終了した 後、プレスしたサンプルを取り出す。図 3Cは、真空プレスが終了した後のサンプルの 断面図に相当する。
[0033] なお、真空プレスによって、所定の温度プロファイルでサンプル、もしくは図 3Cに相 当する所定の積層体を加熱硬化させる。そうすると、仮硬化榭脂 120が軟化、硬化し 絶縁榭脂 108と変化する。そして、仮硬化榭脂 120が軟化した際に、両面基板 114a 、 114bに形成された第 2の配線 106a、 106bを埋没させ、その配線厚みを吸収する 。そして、配線厚みを吸収した状態で仮硬化榭脂 120が硬化し、絶縁榭脂 108となり 両面基板 114a、 114bを強固に固定する。また、このとき仮硬化榭脂 120と保持膜 1 18に埋め込まれた導電性ペースト 126も同時に硬化し、 IVH110と変化する。こうよ うにして、 IVH110を有する 4層基板を構成する。そして、第 2の配線 106a、 106bの 厚み、もしくは厚みによる凹凸は低減、もしくは平坦ィ匕する。また、真空プレスの際、 保持膜 118が有るため、第 2の配線 106a、 106b同士が強く押し付けられても、短絡 することはない。
[0034] 更に、実施の形態 2における 4層基板の製造方法について詳しく説明する。まず保 持膜 118として、例えば、厚み約 10ミクロンの市販のポリイミドフィルムを選び、コータ 一(塗工機)を使って、この両面にエポキシ系の榭脂を薄く塗布する。そして、コータ 一を使用後に、設置した乾燥機によって榭脂を仮硬化状態とする。そして、仮硬化榭 脂 120の表面保護のため、その表面に保護フィルムを貼り付ける。こうして図 2Aの状 態のサンプルが作製される。なお、図 2Aでは、仮硬化榭脂 120の上の保護フィルム は図示していない。
[0035] 次に、図 2Bに示すように、プリプレダ上に保護フィルム(図 2Bで、保護フィルムは図 示していない)が形成された状態で所定位置に貫通孔 124を形成する。次に、保護 フィルムの上に導電性ペースト 126を所定量添カ卩し、スキージ (ゴムベラ)で導電性べ 一スト 126を刷り込むようにして、貫通孔 124に充填する。その後、保護フィルムを剥 離することで、図 2Cの状態のようにフィルムプリプレダ 122が加工される。
[0036] 次に、図 3Aに示すように両面基板 114aを用意する。両面基板 114aには両面銅 張りフィルムを用いる。具体的には、厚みが 10 mのポリイミドフィルムの両面に接着 剤を使うことなく銅箔を張ったものを用いる。なお、具体的には市販の CCLを使うこと が望ましい。次に、両面銅張りフィルムの銅箔部分を所定パターンにカ卩ェし、図 3A の両面基板 114aを形成する。なお CCLとして、接着剤を用いないものを選ぶことが 望ましい。このような接着剤を使っていない両面銅張りフィルム、例えば、下地等に薄 膜法を用いたものを選ぶことで、接着剤に起因する課題発生を防止できる。
[0037] 次に図 3Bに示すように、図 2C品両面に、両面基板 114a、 114bを所定治具(図示 していない)によって位置合わせをする。その後、真空プレスで所定時間、所定温度 でプレスして一体化する。この際、必要に応じて加熱、加圧することが望ましい。また このプレス条件を、仮硬化榭脂 120が軟化した後、硬化する条件とする。同時に導電 性ペースト 126によって、両面基板 114a、 114bのフィルムプリプレダ 122側に形成 された第 2の配線 106a、 106bを電気的に接続する。
[0038] こうして図 3Cに示すような、極薄の多層基板が作製される。ここで、フィルム 102a、 102b,保持膜 118、仮硬化榭脂 120の厚みを薄ぐ例えば、 40 m、あるいは 20 m、更には 10 mとすることで、総厚が 100 m以下、あるいは 60 m以下、更には 30 μ m以下と 、つた極薄の多層基板が製造できる。
[0039] 以上のようにして、 4層プリント配線基板の表層力 数えて 2層目の 2層目絶縁層 (2 層目絶縁層は、図 3Cにおいて、ペースト接続層 116に相当する)を貫通する電気的 接続が導電性ペースト 126であるペースト接続層 116を有し、表層から数えて 2層目 に設けられた 2層目配線(図 3Cにおいて、第 2の配線 106aに相当する)と、表層から 数えて 3層目に設けられた 3層目配線(図 3Cにおいて、第 2の配線 106bに相当する )とが、ペースト接続層 116に埋設されていることを特徴とする 4層プリント配線基板を 作製できる。
[0040] 以上のように、実施の形態 2において、「表層力も数えて 2層目の 2層目配線(図 3C の第 2の配線 106aに相当)」と、「表層から数えて 3層目の 3層目配線(図 3Cの第 2の 配線 106bに相当)」とは、両方とも同様にペースト接続層 116に埋没させることがで きる。このため基板厚みを薄くした場合でもその配線厚みを吸収できるため、表面平 滑 ^¾が要求されるバンプ等を用いたベアチップ実装、更には CPU実装用のインター ポーザにも適用できるように、チップ部品や半導体チップ等の実装性が高められる。
[0041] また、ペースト接続層 116を、仮硬化榭脂 120と仮硬化榭脂 120に形成された貫通 孔 124に充填された導電性ペースト 126とすることで、 IVH110の形成位置を自由に 設計できるため、回路基板の小型化、高性能化が可能となる。
[0042] (実施の形態 3)
以下、本発明の実施の形態 3における多層基板について、図面を参照しながら説 明する。実施の形態 1と実施の形態 3の違いは、多層化に用いているフィルムの枚数 であり、実施の形態 1では 2枚、実施の形態 3では 3枚である。
[0043] 図 4は実施の形態 3における多層プリント配線基板の断面図である。図 4ではフィル ムを用いた両面基板 114a、 114b, 114cを、 2枚のペースト接続層 116a、 116bを 用いて互いに貼り合わせたものである。そして、両面基板 114aの表面に形成された 第 2の配線 106aと、両面基板 114bの表面に形成された第 2の配線 106bと力 IVH 110によって電気的に接続される。同様に、両面基板 114cの上に形成された第 2の 配線 106dと、両面基板 114bの上に形成された第 2の配線 106cと力 IVH110によ つて電気的に接続される。
[0044] このように、 3枚の両面基板 114a、 114b、 114cをペースト接続層 116a, 116bを 用いて一体化する。ここで、配線の合計の層数は、配線 2層 X 3枚 =6層と計算でき る。そして、配線の合計 6層のうち 4層分の配線厚みを、ペースト接続層 116a、 116b に埋め込み吸収することができ、更なる薄層化と表面が平滑化された多層基板を製 造できる。ここで、図 4の場合には、多層基板は 6層基板である。
[0045] なお、ペースト接続層 116a、 116bは、絶縁榭脂 108と IVH110から構成されてい る。ここで、 IVH110はインナービアホールであり、本実施の形態の場合には、任意 の位置に IVH110を形成することができる。また、ペースト接続層 116を構成する絶 縁部材として、フィルムプリプレダ 122を使うことができる。また、 IVH110を構成する 導電部材として、硬化型導電性ペースト 126を用いることが望ましい。このように実施 の形態 3における多層基板において、フィルムプリプレダ 122に形成した貫通孔 124 に、硬化型導電性ペーストを充填して積層することで、多層基板の大幅な薄層化が 可能となる。
[0046] 以上のように、 5層以上のプリント配線基板の、少なくとも一方の表層から 2層目の 2 層目絶縁層(図 4における絶縁榭脂 108)間の電気的接続が導電性ペースト 126の 硬化物である IVH110である多層基板を作製できる。この多層基板は、ペースト接続 層 116a、 116bを有し、一方の表層から 2層目に設けられた 2層目配線と、表層から 3 層目に設けられた 3層目配線がペースト接続層 116aで接続される。同様に、図 4に おいて、ペースト接続層 116bによって、第 2の配線 106cと第 2の配線 106dが埋設、 埋め込まれる。なお、 2層目配線は、図 4において上力も数えた場合は、両面基板 11 4aの上に形成された第 2の配線 106aに相当する。また、 3層目配線は、図 4におい て上力も数えた場合は、両面基板 114bの上に形成された第 2の配線 106bに相当 する。
[0047] なお、ここで「表層から 2層目の 2層目絶縁層の電気的接続が導電性ペーストであ るペースト接続層」とは、図 4のペースト接続層 116a、 116bのことである。また、表層 力も数えて 1層目の 1層目絶縁層とは、図 4におけるフィルム 102aに相当する。「表 層から数えて 2層目に設けられた 2層目配線」とは、図 4における第 2の配線 106aに 相当する。また「表層から数えて 3層目に設けられた 3層目配線」とは、図 4において 上から下に数えた場合 (配線の場合、配線だけを数える)、両面基板 114bの上に形 成されてペースト接続層 116bに埋没された第 2の配線 106bに相当する。
[0048] (実施の形態 4)
以下、本発明の実施の形態 4における多層基板の製造方法について、図面を参照 しながら説明する。図 5A, 5Bは実施の形態 4における多層プリント配線基板の製造 方法を説明する断面図である。実施の形態 4は、複数枚のフィルムを用いて多層化 する製造方法の一例であり、例えば実施の形態 3での多層基板の製造方法の一例 を示すものである。
[0049] まず、図 5Aに示すように、フィルムプリプレダ 122の貫通孔に導電性ペースト 126 を充填したものを複数枚用意する。同様に、榭脂フィルム 102a、 102b, 102cを用い た両面基板 114a、 114b, 114cを用意する。そして、これらを図 5Aに示すように、互 いに位置合わせする。
[0050] 図 5Bは、図 5Aのサンプル力 互いに一体化した後の様子を示す断面図である。
具体的には、図 5Aで示した状態のサンプルを、真空熱プレス等を使って互いに密着 させ、硬化、一体化したものが図 5Bに示されている。このプレス積層時に、所定の温 度プロファイルで加熱することで、仮硬化榭脂 120が軟ィ匕し硬化することとなり、絶縁 榭脂 108に変化する。そして、フィルムプリプレダ 122に埋め込まれた導電性ペース ト 126も同時に加熱、硬化され IVH110となる。
[0051] 更に、実施の形態 4における多層基板の製造方法について、詳しく説明する。まず 、仮硬化榭脂 120としてはポリイミド系のフィルムの上に、エポキシ系の榭脂を表面に 塗布、仮硬化してなるフィルムプリプレダ 122を用意する。そして、図 2Bに示すように 、仮硬化榭脂 120上の保護フィルム毎、所定位置に貫通孔 124を形成する。次に保 護フィルムの上に導電性ペースト 126を所定量添加し、スキージ (ゴムベラ)で導電性 ペースト 126を、仮硬化榭脂 120に形成された貫通孔 124に充填する。そして保護フ イルムを剥離することで、図 5Aの状態のようにフィルムプリプレダ 122が加工される。
[0052] 次に、両面銅張りフィルムを用意する。具体的には、厚み 10 mのァラミドフィルム の両面に接着剤を使うことなく銅箔を張ったものを用いる。こうしたものとしては、巿販 の CCLを使うことができる。次に、両面銅張りフィルムの銅箔部分を所定パターンに 加工し、図 5Aの両面基板 114a、 114b, 114cを形成する。なお、 CCLとして、接着 剤を用いないものを選ぶことが望ましい。このように、両面銅張りフィルムにおける銅 箔の接合に接着剤を使わないもの、例えば、下地等に薄膜法を用いたものを選ぶこ とで、接着剤に起因する課題発生を防止できる。
[0053] こうして、図 5Aに示すように、導電性ペースト 126の充填されたフィルムプリプレダ 1 22と、両面基板 114a、 114b, 114cを互いに交互に積み重ねて位置合わせする。 その後、真空プレスで所定時間、所定温度でプレスして一体ィ匕する。この際、必要に 応じて真空加熱プレスとしても良い。また、このプレス条件を、仮硬化榭脂 120が軟 化し、さらに硬化する条件とすることで、複数の両面基板 114a、 114b, 114cを中央 にセットして仮硬化榭脂 120を用いて複数の両面基板 114a、 114b, 114cを一体ィ匕 できる。また、このプレス条件において、導電性ペースト 126が、両面基板 114a、 11 4b、 114cのフィルムプリプレダ 122側に形成された第 2の配線 106a、 106bを電気 的に接続する。
[0054] こうして、図 5Bに示すような、極薄の多層基板を作製できる。ここで、フィルム 102a 、 102b, 102cや仮硬ィ匕樹月旨 120の厚みを薄く、 f列えば、 40 μ m、あるいは 20 μ m、 更には 10 mとすることで、総厚が 100 m以下、あるいは 60 m以下、更には 30 μ m以下といった極薄の多層基板が製造できる。
[0055] (実施の形態 5)
以下、本発明の実施の形態 5における多層基板について説明する。図 6は実施の 形態 5の多層プリント配線基板の断面図である。実施の形態 3では中央部が 2層基板 であったが、実施の形態 5では中央部が 3層以上の多層基板であることが、実施の形 態 5と実施の形態 3の相違点である。このように、実施の形態 5を用いることで、フィル ム等を用いた両面基板以外でも、更に多様で、様々な形態の多層基板を形成できる
[0056] 図 6に示すように、実施の形態 5における多層基板は、多層基板 128、層間絶縁層 130、内部電極 132を有する。ここで、多層基板 128は、層間絶縁層 130によって層 間絶縁された複数層の内部電極 132や、層間接続部 112等から構成され、その表 面には第 2の配線 106b、 106cが露出している。なお、図 6に示すように、多層基板 1 28の表面に形成された配線である第 2の配線 106b、 106cは、共にペースト接続層 116a, 116b【こ埋め込まれて!/、る。同様【こ、フイノレム 102a、 102bの表面【こ ίま第 1の 配線 104a、 104bと第 2の配線 106a、 106dが形成され、互いが層間接続部 112で 電気的に接続されることで両面基板 114a、 114bが構成されて ヽる。
[0057] そして、図 6に示すように両面基板 114aのペースト接続層 116a側に形成した第 2 の配線 106aと、多層基板 130のペースト接続層 116a側に形成された第 2の配線 10 6bと力 共にペースト接続層 116aに埋没されて IVH110によって電気的に接続され る。同様に、両面基板 114b上の第 2の配線 106dと、多層基板 128表面の第 2の配 線 106cと力 ペースト接続層 116bを貫通する IVH110によって接続される。 [0058] このように、多層基板 128を中央にして、その両側、もしくは両面に両面基板 114a 、 114bを形成し、ペースト接続層 116にてその配線厚みを吸収すると共に一体ィ匕し 層間接続も行うことができる。また、実施の形態 5では、フィルムプリプレダ 122の硬化 物からなるペースト接続層 116a、 116bを使うため、ペースト接続層を薄層化しても、 第 2の配線 106a、 106b間、あるいは第 2の配線 106c、 106d間の短絡を防止できる
[0059] (実施の形態 6)
実施の形態 6では多層基板の製造方法について、図 7A, 7Bを用いて更に詳しく 説明する。図 7A, 7Bは実施の形態 6における多層プリント配線基板の製造方法を説 明する断面図であり、例えば実施の形態 5で説明した図 6の多層基板の製造方法に 相当する。
[0060] まず、図 7Aに示すように、多層基板 128を用意する。多層基板 128は、内部電極 1 32が層間絶縁層 130に挟まれ、互いに層間接続部 112を介して接続されている。ま た、多層基板 128の表面には第 2の配線 106b、 106cが露出している。こうした多層 基板 128としては、市販のガラスエポキシ系の多層基板を使うことができる。
[0061] 図 7Bは、多層基板を中央にして、その両側にフィルムを用いた両面基板をセットし た様子を示す断面図である。図 7Bにおいて、多層基板 128の両側に、導電性べ一 スト 126を充填したフィルムプリプレダ 122を、その導電性ペースト 126が所定位置に なるようにセットしている。そして、フィルムプリプレダ 122の外側に、両面基板 114a、 114bが互いに位置合わせしてセットされる。この状態で、真空プレス等を用いて、加 熱圧着させることで、これら部材が一体化され、図 6に示したような多層基板が作製さ れる。
[0062] 特に、多層基板の場合、表層にファインパターンが要求されることが多 、。こうした 場合には、従来の多層基板、例えば、図 7Aの多層基板 128では対応しきれない場 合がある。そこで、図 7Bに示すようにして、必要面にファインパターンに対応した両 面基板 114a、 114bを貼り付けることで、ファインパターンに対応できる。なお、両面 基板 114a、 114b等のフィルムプリプレダ 122を用いた積層一体化は、両面にこだわ るものではない。必要面だけ、例えば、片面だけに行っても良い。 [0063] なお、フィルムプリプレダ 122の硬化温度は 85°Cから 220°Cの範囲が望ましい。温 度が 230°C以上の場合には、榭脂硬化にバラツキが発生し、寸法性に影響を与える ことがある。また、温度が 85°Cより低い場合には、榭脂硬化の時間が増加し、硬化状 態に影響を与えることがある。また、特に保持膜 118を構成するフィルムの厚みが 50 m以下と薄い場合には、 180°C以上で、かつ 220°C以下の温度範囲でフィルムプ リプレダ 122の硬化を行うことが望ましい。こうすることで両面基板 114a、 114bの表 面に形成された配線のうち、仮硬化榭脂 120の側に形成された第 2の配線 106a、 1 06dを仮硬化榭脂 120の中に、あるいは仮硬化榭脂 120の厚みの中に埋没できる。
[0064] また、フィルムプリプレダ 122の積層時の圧力範囲は 2MPa (MPaは、メガパスカル で圧力の単位)以上で、かつ 6MPa以下が望ましい。 2MPa未満の場合、図 7Bに示 す多層基板に密着性にばらつきが発生する可能性がある。また、圧力の印加時間は 1分以上で、かつ 3時間未満が望ましい。圧力の印加時間が 1分未満の場合、プレス によるバラツキが発生する場合がある。また、プレス時間が 3時間を越えると、生産性 に影響を与えてしまう。このため、圧力 2MP以上 6MPa以下、特には、 4MPa以上で 、かつ 6Mpa以下が望ましい。一般的な多層基板の場合には、 23MPaから 3MPaで 積層されることが多い。しかし、実施の形態 6における多層プリント配線基板の製造方 法では、フィルム 102が薄ぐ厚みバラツキの影響を受け易い導電性ペースト 126を 用いる等のために積層圧力は 5Mpa程度、例えば、 4MPa以上で、かつ 6MPa以下 と高めにすることが望ましい。
[0065] 更に、具体的に説明する。まず、フィルムプリプレダ 122として、長尺の耐熱性榭脂 フィルムの両面に熱硬化性榭脂を一定厚みで塗布したものを作製する。なお、塗布 厚みは 5ミクロン以上で、かつ 100ミクロン以下、望ましくは 10ミクロン以上で、かつ 50 ミクロン以下、更に望ましくは 15ミクロン以上で、かつ 30ミクロン以下が望ましい。榭 脂の厚みが 2ミクロン未満の場合には、埋め込まれる電極の厚みは 2ミクロン程度の 薄いものしか対応できないことがある。このためフィルムプリプレダ 122を構成する仮 硬化榭脂 120の厚みは、例えば、図 6に示すように第 2の配線 106a、 106b, 106c, 106d等に相当する埋め込まれる配線の厚みと同程度にする力、それより厚いことが 望ましい。こうすることで、第 2の配線 106a、 106b等を埋め込むと同時にその厚みを 吸収することができる。
[0066] (実施の形態 7)
実施の形態 7について、図 8、図 9A、 9B、図 10A, 10Bを用いて説明する。図 8、 図 9A、 9B、図 10A, 10Bは表層をファインパターンとした多層プリント配線基板の製 造方法の一例を示す断面図である。実施の形態 7では、表層がフィルムである多層 基板を用いて、めっき技術を用いて、層間接続及び表層の配線をより微細に形成す る場合について説明する。
[0067] 図 8は実施の形態 7における多層基板の製造方法を説明する断面図である。実施 の形態 7は、例えば実施の形態 6で説明した多層基板の製造方法の一例であり、実 施の形態 1や実施の形態 3等にも応用可能なものである。特に実施の形態 7では、多 層基板の表層の電極、すなわち表層から数えて 1層目の 1層目絶縁層を形成する絶 縁基材が榭脂フィルムであり、表層から数えて 1層目の配線、及びその配線に接続さ れた層間接続部を、めっき技術を用いて一体ィ匕することに特徴があり、より高性能で 微細なパターンを形成できる。
[0068] 図 8に示すように、片面基板 134aは、榭脂フィルム 102aと、その片面に形成された 第 2の配線 106aから構成されている。同様に、片面基板 134bは、榭脂フィルム 102 bと、その片面に形成された第 2の配線 106dから構成されている。また、多層基板 12 8は、内部電極 132や層間絶縁層 130、層間接続部 112から構成されており、その 表面には第 2の配線 106b、 106cが形成されている。
[0069] また、フィルムプリプレダ 122を貫通する孔には、導電性ペースト 126が充填されて いる。そして、これらの部材を、図 8に示すように、位置合わせする。その後、真空プレ ス等を用いて、図 9Aに示すように多層基板が加熱され一体化される。図 9Aは一体 ィ匕された後の多層基板の状態を示す断面図である。
[0070] 図 9Bは表面にブラインドビアを形成した様子を示す断面図である。図 9Bに示すよ うに、ブラインドビア 136は、表層力も数えて 1層目の榭脂フィルム 102a、 102bにレ 一ザ一等で穴を形成したものである。ここで、レーザーパワーやその波長、パルス等 を調整することで、図 9Bに示すようにブラインドビア 136の底部には、絶縁榭脂 108 に埋め込まれた第 2の配線 106a、 106dを露出させる。 [0071] 次に、図 10A, 10Bを用いて、実施の形態 7における多層基板の製造方法につい て詳しく説明する。図 10Aはブラインドビアを金属膜で埋めた様子を示す断面図であ る。図 10Aにおいて、金属膜 138によって、ブラインドビア 136ゃ榭脂フィルム 102a 、 102bが覆われていることが判る。次に、図 10Bに示すように、金属膜 138を所定形 状にパター-ングする。図 10Bに示すように、表層力も数えて 1層目の配線である、 第 1の配線 104a、 104bは、金属膜 138がパターユングされてなるものである。
[0072] なお、このような金属膜 138の形成するために、めっき法や薄膜法等を用いることが できる。また、金属膜 138の形成は、図 10Aに示すように基板の両面でも良いが、必 要に応じて片面だけに形成しても良い。また、図 10Aより、ブラインドビア 136を覆うよ うに形成された金属膜 138は、フィルム 102a、 102bの絶縁榭脂 108側に形成された 第 2の配線 106a、 106dにも電気的に接続される。
[0073] そして、図 10Bに示すように、金属膜 138を所定形状にパターユングする際、ブライ ンドビア 136を覆う部分の金属膜 138もビアフィル、もしくはビア埋め材として、そのま ま残すことで、第 1の配線 104a、 104bが形成される。そして、第 1の配線 104a、 104 bは、ブラインドビア 136を介して、第 2の配線 106a、 106dとも電気的に接続される。
[0074] このように図 10A、図 10Bに示すように、ブラインドビア 136に金属膜 138を形成す ることで、表層力も数えて 1層目の 1層目絶縁層の電気的接続、すなわちフィルム 10 2に形成されたブラインドビア 136を介して第 1の配線 104と第 2の配線 106を電気的 に接続することが可能となるため、信頼性が高ぐ配線抵抗の低い層間接続が可能と なる。
[0075] (実施の形態 8)
実施の形態 8では、めっき法の代わりに薄膜法、あるいは薄膜法とめっき法の組合 せを用いた場合について説明する。実施の形態 8と実施の形態 7の違いは、実施の 形態 8では薄膜法を用い、実施の形態 7ではめつき法を用いることである。この違い だけであり、共通点が多いので、実施の形態 7で用いた図 9を参照して説明する。
[0076] まず、図 9Bに示すブラインドビア 136の形成するために、 YAG、 CO等のレーザ
2
一装置を使うことができる。また、ブラインドビア 136等の表面への金属膜 138の形成 するために、最初に、 NiCr等の下地層(シード層と呼ばれることもある)を 10Aから 5 OA程度形成し、この上に銅を電気めつきしても良い。あるいは、シード層無しにフィ ルム 102上に銅を無電解めつきしても良い。あるいは、フィルム 102上に電子ビーム 、スパッタ他による薄膜法を用いて、直接銅を析出(デポジション)しても良い。なお、 これらの場合には、その厚みが 10A以上、望ましくは電気めつきに使える程度の導 電性が得られる程度あれば、その導電性を利用してその上に銅を電気めつきで配線 として必要な厚みで形成できる。配線として必要な厚みは、例えば 5 mから 30 m 、薄層化が必要な場合 3 mから 15 m程度が望ましい。このようにシード層(あるい は金属下地)を使う、あるいは金属膜の形成方法を工夫することで、フィルム 102a、 1 02bに対する部材の密着力を高められる。
[0077] このように、表層から数えて 1層目の 1層目配線及び表層から数えて 2層目に設けら れた 2層目配線の少なくとも一方は、スパッタ膜を介して、表層から数えて 1層目の 1 層目絶縁層に固定することで、フィルム 102表面への金属膜 138や第 1の配線 104、 第 2の配線 106等の密着性を高められる。
[0078] 以上のようにして、 3層の絶縁層を有し、表層から数えて 2層目の 2層目絶縁層(図 1のペースト接続層 116に相当)には、それを貫通する電気的接続が導電性ペースト 126 (あるいはその硬化物である IVH110)であるペースト接続層 116となっており、 表層から数えて 2層目に形成され、ペースト接続層に埋設された 2層目配線(図 1の 第 2の配線 106aに相当)と、表層から数えて 3層目に形成され、ペースト接続層に埋 設された 3層目配線(図 1の第 2の配線 106bに相当)と、を少なくとも備えることによつ て、多層プリント配線基板の更なる薄層化を実現できる。
[0079] また、 4層以上の絶縁層を有し、少なくとも一方の表層力も数えて、 2層目の 2層目 絶縁層(図 1のペースト接続層 116に相当)には、それを貫通する電気的接続が導電 性ペースト 126、あるいはその硬化物である IVH110であるペースト接続層 116とな つており、このペースト接続層 116を貫通する電気的接続が導電性ペースト、あるい はその硬化物である IVH110であるペースト接続層 116を有し、少なくとも一方の表 層から数えて 2層目に形成された 2層目配線(図 1の第 2の配線 106aに相当)と、表 層から数えて 3層目に形成された 3層目配線(図 1の第 2の配線 106bに相当)とが、 導電性ペースト接続層に埋設することによって、多層プリント配線基板の更なる薄層 化を実現できる。
[0080] また、ペースト接続層 116は、保持膜 118とその両面に形成された仮硬化状態の熱 硬化性榭脂である仮硬化榭脂 120よりなるフィルムプリプレダ 122と、そこに形成され た貫通孔 124に充填された導電性ペースト 126とすることで、多層基板の更なる薄層 化に対応できる。
[0081] また、表層が榭脂フィルム力も構成され、榭脂フィルム力もなる表層から数えて 1層 目の 1層目絶縁層、例えば、図 1の榭脂フィルム 102a、 102b等と、 1層目絶縁層表 面に接着剤を介することなぐ例えば下地などに薄膜法を用いて形成された配線、例 えば、図 1の第 1の配線 104a、 104b,あるいは第 2の配線 106a、 106b等と、を有す ることで榭脂フィルムと配線との接続強度を高めると共に、その接合に接着剤を使わ ないことにより、薄層化が可能となる。
[0082] また、表層から数えて 1層目に形成された 1層目配線、例えば図 1の第 1の配線 10 4aと、表層から数えて 2層目に形成された 2層目配線、例えば図 1の第 2の配線 106a を、スパッタ膜を介して、表層から数えて 1層目の 1層目絶縁層、例えば図 1の榭脂フ イルム 102aに固定することで、互いに接続強度を高め、更に薄層化が可能な多層プ リント配線基板を提供できる。
[0083] また、表層から数えて 1層目に形成された 1層目配線、例えば図 1の第 1の配線 10 4aと、表層から数えて 2層目に形成された 2層目配線、例えば図 1の第 2の配線 106a の少なくとも一方は、めっき膜を介して、表層から数えて 1層目の 1層目絶縁層、例え ば図 1の榭脂フィルム 102aに固定することで、互いに接続強度を高め、更に薄層化 が可能な多層プリント配線基板を提供できる。
[0084] また、表層から数えて 1層目に形成された 1層目絶縁層、例えば図 1の榭脂フィルム 102aを貫通する電気的接続である層間接続部 112が、めっきで行うことで、例えば 図 8、図 9A, 9B,図 10A,図 10Bに示したように、表層をファイン化した多層基板の 薄層化が可能となる。
[0085] また、絶縁基材となるフィルムプリプレダ 122に貫通孔 124を加工する孔カ卩エステツ プと、貫通孔 122に導電性ペースト 126を充填してペースト接続層 116を形成するぺ 一スト接続層形成ステップと、図 3Aに示すような両面基板 114aを作製する両面基板 作製ステップと、フィルムプリプレダ 122の裏表面に両面基板 114a、 114bを積層し、 フィルムプリプレダ 122をペースト接続層 116として積層して積層体を形成する積層 ステップと、積層体を真空プレス等を用いて熱プレスし一体化カ卩ェする熱プレスステ ップとを備えることによって、多層プリント配線基板の薄層化を実現できる。
[0086] フィルムプリプレダ 122よりなる絶縁基材に貫通孔 124をカ卩ェする孔カ卩エステップと 、貫通孔 124に導電性ペースト 126を充填してペースト接続層 116を形成するぺー スト接続層形成ステップと、図 8に示すような 2層以上の層数を有する多層プリント配 線基板 128を作製する多層プリント配線基板作製ステップと、フィルムプリプレダ 122 に導電性ペースト 126を加えたペースト接続層の表裏面に、図 3A等で説明した両面 基板 114a等を積層して積層体を形成する積層ステップし、更に積層体を真空プレス 等を用いて熱プレスし一体化カ卩ェする熱プレスステップとを少なくとも備えることで、 薄層化に対応する多層プリント配線基板を製造できる。
[0087] また、両面基板 114a等の表裏面に形成された配線を、図 9A, 9Bから図 10A, 10 Bで説明した方法等で電気的に接続することで、特に半導体ベアチップ実装等に対 応できる、最表層の配線をファインパターンィ匕した多層プリント配線基板を薄層に製 造できる。
[0088] また、両面基板の表裏面に形成された配線の電気的接続が、図 9A, 9Bから図 10 A, 10Bで説明したようにめつきによって形成することで、特に半導体ベアチップ実装 等に対応できる、最表層の配線をファインパターンィ匕した多層プリント配線基板を薄 層に製造できる。
[0089] また必要に応じて、両面基板 114a等の表裏の電気的接続を、めっき以外に、導電 性ペースト 126を用いることもできる。この場合、図 2A, 2B, 2C等で工法を用いるこ とができることは 、うまでもな!/、。
[0090] また、図 10Bに示したように、両面基板 114aの表裏面の配線、すなわち第 1の配線 104aと第 2の配線 106bを電気的に接続するための層間接続を形成する層間接続 形成ステップを、図 9A, 9Bから図 10A, 10Bに説明したように、熱プレスステップ以 降のプレス一体ィ匕の後、寸法が安定した後の状態で行うことで、更に寸法精度、取り 扱い性等を向上できる。 [0091] また、図 10Bに示したように両面基板 114a層間接続形成ステップは、少なくともブ ラインドビア 136を形成するビア加工ステップとを含むので、特に半導体ベアチップ 実装等に対応できるとともに、最表層の配線をファインパターンィ匕した多層プリント配 線基板を薄層に製造できる。
産業上の利用可能性
[0092] 以上のように、本発明の多層基板及びその製造方法は、フィルムや多層基板を組 合せること〖こよって、従来に無い極薄の多層基板を作製できるため、各種電子機器、 携帯機器の小型化、薄型化の用途にも適用できる。

Claims

請求の範囲
[1] 3層の絶縁層を有し、
表層から数えて 2層目の 2層目絶縁層には、前記 2層目絶縁層を貫通する電気的接 続が導電性ペーストであるペースト接続層となっており、
表層から数えて 2層目に形成され、前記ペースト接続層に埋設された 2層目配線と、 表層から数えて 3層目に形成され、前記ペースト接続層に埋設された 3層目配線と を、少なくとも備えていることを特徴とする多層プリント配線基板。
[2] 4層以上の絶縁層を有し、
少なくとも一方の表層から数えて、 2層目の 2層目絶縁層には、前記 2層目絶縁層を 貫通する電気的接続が導電性ペーストであるペースト接続層となっており、 少なくとも一方の表層から数えて 2層目に形成された 2層目絶縁層を貫通する電気的 接続が導電性ペーストであるペースト接続層を有し、
少なくとも一方の表層から数えて 2層目に形成された 2層目配線と、表層から数えて 3 層目に形成された 3層目配線とが、前記導電性ペースト接続層に埋設されていること を特徴とする多層プリント配線基板。
[3] 前記ペースト接続層は、フィルムとその両面に形成された仮硬化状態の熱硬化性榭 脂よりなるフィルムプリプレダと、
前記フィルムプリプレダに形成された貫通孔に充填された導電性ペーストと を含むことを特徴とする請求項 1または請求項 2のいずれか 1項に記載の多層プリント 配線基板。
[4] 前記表層が榭脂フィルムから構成され、前記表層から数えて 1層目の 1層目絶縁層と 前記 1層目絶縁層表面に下地として薄膜法を用いて銅箔を接合して形成された配線 と
を有することを特徴とする請求項 1または請求項 2のいずれ力 1項に記載の多層プリ ント配線基板。
[5] 前記表層から数えて 1層目に形成された 1層目配線と、
前記表層から数えて 2層目に形成された 2層目配線の少なくとも一方は、スパッタ膜 を介して、表層から数えて 1層目の 1層目絶縁層に固定されていることを特徴とする 請求項 1または請求項 2のいずれか 1項に記載の多層プリント配線基板。
[6] 前記表層から数えて 1層目に形成された 1層目配線と、
前記表層から数えて 2層目に形成された 2層目配線の少なくとも一方は、めっき膜を 介して、前記表層から数えて 1層目の 1層目絶縁層に固定されていることを特徴とす る請求項 1または請求項 2のいずれか 1項に記載の多層プリント配線基板。
[7] 前記表層から数えて 1層目に形成された 1層目絶縁層を貫通する電気的接続が、め つきで行われて 、ることを特徴とする請求項 1または請求項 2の 、ずれか 1項に記載 の多層プリント配線基板。
[8] 絶縁基材に貫通孔を加工する孔加工ステップと、
前記貫通孔に導電性ペーストを充填してペースト接続層を形成するペースト接続層 形成ステップと、
両面基板を作製する両面基板作製ステップと、
前記ペースト接続層の表裏面に前記両面基板を積層して積層体を形成する積層ス テツプと、
前記積層体を熱プレス加工する熱プレスステップと
を少なくとも備えたことを特徴とする多層プリント配線基板の製造方法。
[9] 絶縁基材に貫通孔をカ卩ェする孔カ卩エステップと、
前記貫通孔に導電性ペーストを充填してペースト接続層を形成するペースト接続層 形成ステップと、
2層以上の層数を有する多層プリント配線基板を作製する多層プリント配線基板作製 ステップと、
前記ペースト接続層の表裏面に前記両面基板を積層して積層体を形成する積層ス テツプと、
前記積層体を熱プレス加工する熱プレスステップと
を少なくとも備えたことを特徴とする多層プリント配線基板の製造方法。
[10] 前記両面基板の表裏面に形成された配線が電気的に接続されていることを特徴とす る請求項 8または請求項 9のいずれか 1項に記載の多層プリント配線基板の製造方 法。
[11] 前記両面基板の表裏面に形成された配線の電気的接続力 めっきによることを特徴 とする請求項 8または請求項 9のいずれ力 1項に記載の多層プリント配線基板の製造 方法。
[12] 前記両面基板の表裏の電気的接続が、導電性ペーストによることを特徴とする請求 項 8または請求項 9のいずれか 1項に記載の多層プリント配線基板の製造方法。
[13] 前記両面基板の表裏面の配線を電気的に接続するための層間接続を形成する層間 接続形成ステップを、熱プレスステップ以降にも有することを特徴とする請求項 8また は請求項 9のいずれか 1項に記載の多層プリント配線基板の製造方法。
[14] 前記両面基板の表裏面の配線を電気的に接続するための層間接続を形成する層間 接続形成工程ステップは、少なくともブラインドビアを形成するビア加工ステップと、ブ ラインドビアにめっきを施すめっきステップとを含むことを特徴とする請求項 8または請 求項 9のいずれか 1項に記載の多層プリント配線基板の製造方法。
PCT/JP2006/322126 2005-11-07 2006-11-07 多層プリント配線基板及びその製造方法 WO2007052799A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP06823039A EP1811824B1 (en) 2005-11-07 2006-11-07 Multilayer printed wiring board and process for producing the same
DE602006011710T DE602006011710D1 (de) 2005-11-07 2006-11-07 Mehrschichtige leiterplatte und herstellungsverfahren dafür
CN200680001333XA CN101069459B (zh) 2005-11-07 2006-11-07 多层印刷线路基板及其制造方法
US11/577,957 US20090229862A1 (en) 2005-11-07 2006-11-07 Multilayer printed wiring board and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005321954A JP2007129124A (ja) 2005-11-07 2005-11-07 多層プリント配線基板及びその製造方法
JP2005-321954 2005-11-07

Publications (1)

Publication Number Publication Date
WO2007052799A1 true WO2007052799A1 (ja) 2007-05-10

Family

ID=38005950

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/322126 WO2007052799A1 (ja) 2005-11-07 2006-11-07 多層プリント配線基板及びその製造方法

Country Status (8)

Country Link
US (1) US20090229862A1 (ja)
EP (1) EP1811824B1 (ja)
JP (1) JP2007129124A (ja)
KR (1) KR100962837B1 (ja)
CN (1) CN101069459B (ja)
DE (1) DE602006011710D1 (ja)
TW (1) TWI392410B (ja)
WO (1) WO2007052799A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013031822A1 (ja) * 2011-08-29 2013-03-07 京セラ株式会社 薄膜配線基板およびプローブカード用基板
JP5196056B1 (ja) * 2012-06-14 2013-05-15 パナソニック株式会社 複合多層配線基板とその製造方法
WO2013186966A1 (ja) * 2012-06-14 2013-12-19 パナソニック株式会社 複合多層配線基板とその製造方法
CN103517583A (zh) * 2012-06-27 2014-01-15 富葵精密组件(深圳)有限公司 多层电路板及其制作方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
JPWO2011155162A1 (ja) * 2010-06-08 2013-08-01 パナソニック株式会社 多層配線基板および多層配線基板の製造方法
JP5581828B2 (ja) * 2010-06-09 2014-09-03 富士通株式会社 積層回路基板および基板製造方法
CN102378489B (zh) * 2010-08-24 2013-11-20 欣兴电子股份有限公司 软硬线路板的制造方法
CN103037637A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
CN103037636A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
US9532466B2 (en) 2011-12-22 2016-12-27 Haesung Ds Co., Ltd. Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
CN103369872A (zh) * 2012-03-30 2013-10-23 北大方正集团有限公司 多层印刷电路板的压合方法
WO2014127381A1 (en) * 2013-02-15 2014-08-21 Ormet Circuits, Inc. Structures for z-axis interconnection of multilayer electronic substrates
CN103258806B (zh) * 2013-05-08 2016-01-27 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
CN104902675B (zh) * 2014-03-05 2018-08-07 深南电路有限公司 一种台阶槽电路板及其加工方法
JP2016115823A (ja) * 2014-12-16 2016-06-23 イビデン株式会社 プリント配線板
CA3058455A1 (en) * 2017-03-31 2018-10-04 Magna Seating Inc. Electrical circuit board with low thermal conductivity and method of constructing thereof
EP3736852A1 (en) 2019-05-07 2020-11-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Aligning component carrier structure with known-good sections and critical section with other component carrier with components and dummies
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Fict株式会社 回路基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112118A (ja) * 1997-09-30 1999-04-23 Matsushita Electric Ind Co Ltd 回路基板接続用部材、回路基板の製造方法および回路基板
JP2004072125A (ja) * 2003-11-10 2004-03-04 Toshiba Corp 印刷配線板の製造方法および印刷配線板
JP2005129884A (ja) * 2003-10-20 2005-05-19 Samsung Electro Mech Co Ltd 層間電気接続が向上された多層印刷回路基板及びその作製方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69233259T2 (de) * 1991-12-31 2004-08-26 Tessera, Inc. Mehrlageschaltungsherstellung und Stuktur mit Anpassungsmöglichkeit und Komponenten dafür
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
USRE43509E1 (en) * 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP2002094200A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
EP1194020A3 (en) * 2000-09-27 2004-03-31 Matsushita Electric Industrial Co., Ltd. Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board
TW532050B (en) * 2000-11-09 2003-05-11 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
JP2002307608A (ja) * 2001-04-10 2002-10-23 Kanegafuchi Chem Ind Co Ltd 積層体の製造方法および多層プリント配線板
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US6756628B2 (en) * 2001-05-30 2004-06-29 Matsushita Electric Industrial Co., Ltd. Capacitor sheet with built in capacitors
JP2003017862A (ja) * 2001-07-02 2003-01-17 Nitto Denko Corp 多層配線基板の製造方法
WO2003009656A1 (en) * 2001-07-18 2003-01-30 Matsushita Electric Industrial Co., Ltd. Circuit-formed substrate and method of manufacturing circuit-formed substrate
JP2003163458A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd 多層配線基板及びその製造方法
US20040214006A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
TWI236324B (en) * 2004-04-08 2005-07-11 Phoenix Prec Technology Corp Insulating structure of circuit board and method for fabricating the circuit board by using the insulating structure
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
US20070088134A1 (en) * 2005-10-13 2007-04-19 Ajinomoto Co. Inc Thermosetting resin composition containing modified polyimide resin
TW200740334A (en) * 2005-10-20 2007-10-16 Matsushita Electric Ind Co Ltd Multilayer printed wiring board and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112118A (ja) * 1997-09-30 1999-04-23 Matsushita Electric Ind Co Ltd 回路基板接続用部材、回路基板の製造方法および回路基板
JP2005129884A (ja) * 2003-10-20 2005-05-19 Samsung Electro Mech Co Ltd 層間電気接続が向上された多層印刷回路基板及びその作製方法
JP2004072125A (ja) * 2003-11-10 2004-03-04 Toshiba Corp 印刷配線板の製造方法および印刷配線板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1811824A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013031822A1 (ja) * 2011-08-29 2013-03-07 京セラ株式会社 薄膜配線基板およびプローブカード用基板
JPWO2013031822A1 (ja) * 2011-08-29 2015-03-23 京セラ株式会社 薄膜配線基板およびプローブカード用基板
US9326378B2 (en) 2011-08-29 2016-04-26 Kyocera Corporation Thin-film wiring substrate and substrate for probe card
JP5196056B1 (ja) * 2012-06-14 2013-05-15 パナソニック株式会社 複合多層配線基板とその製造方法
WO2013186966A1 (ja) * 2012-06-14 2013-12-19 パナソニック株式会社 複合多層配線基板とその製造方法
CN103517583A (zh) * 2012-06-27 2014-01-15 富葵精密组件(深圳)有限公司 多层电路板及其制作方法

Also Published As

Publication number Publication date
JP2007129124A (ja) 2007-05-24
KR20080002956A (ko) 2008-01-04
EP1811824B1 (en) 2010-01-13
DE602006011710D1 (de) 2010-03-04
TWI392410B (zh) 2013-04-01
EP1811824A4 (en) 2007-12-12
EP1811824A1 (en) 2007-07-25
CN101069459A (zh) 2007-11-07
KR100962837B1 (ko) 2010-06-09
CN101069459B (zh) 2010-09-01
US20090229862A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
WO2007052799A1 (ja) 多層プリント配線基板及びその製造方法
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
KR100522385B1 (ko) 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법
US8178191B2 (en) Multilayer wiring board and method of making the same
US20050016764A1 (en) Wiring substrate for intermediate connection and multi-layered wiring board and their production
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JPH05198946A (ja) 多層プリント回路基板の製造方法
JP2857237B2 (ja) 多層回路基板の製造方法
JP4691763B2 (ja) プリント配線板の製造方法
JP2004186645A (ja) 回路基板およびその製造方法
JP2881270B2 (ja) 多層配線基板の製造方法
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP3926064B2 (ja) プリント配線基板及びプリント配線基板の製造方法
JPH11251703A (ja) 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
JP2004335934A (ja) フレキシブル回路基板及びその製造方法と、フレキシブル多層配線回路基板及びその製造方法。
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP4742409B2 (ja) プリント配線板の製造方法
WO2005094148A1 (ja) 多層配線基板及びその製造方法
JP2002305376A (ja) プリント配線基板の製造方法、プリント配線基板、及び、半導体装置
JPS63274199A (ja) 多層配線の形成方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JPH08279684A (ja) 金属ベース多層配線基板
JP2004214273A (ja) 片面積層配線基板の製造方法
JP2001144445A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2006823039

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11577957

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680001333.X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2006823039

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020077026340

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE