JPH11112118A - 回路基板接続用部材、回路基板の製造方法および回路基板 - Google Patents

回路基板接続用部材、回路基板の製造方法および回路基板

Info

Publication number
JPH11112118A
JPH11112118A JP26686697A JP26686697A JPH11112118A JP H11112118 A JPH11112118 A JP H11112118A JP 26686697 A JP26686697 A JP 26686697A JP 26686697 A JP26686697 A JP 26686697A JP H11112118 A JPH11112118 A JP H11112118A
Authority
JP
Japan
Prior art keywords
circuit board
prepreg
connecting member
resin
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26686697A
Other languages
English (en)
Other versions
JP3053790B2 (ja
Inventor
Takeshi Suzuki
武 鈴木
Hideo Hatanaka
秀夫 畠中
Kazunori Sakamoto
和徳 坂本
Toshiaki Takenaka
敏昭 竹中
Yukihiro Shimazaki
幸博 島崎
Masao Hasegawa
正生 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP26686697A priority Critical patent/JP3053790B2/ja
Publication of JPH11112118A publication Critical patent/JPH11112118A/ja
Application granted granted Critical
Publication of JP3053790B2 publication Critical patent/JP3053790B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 離型性フィルムにゴミが付着しにくい回路基
板接続用部材を提供する。 【解決手段】 離型性フィルム(101)を両面に備え
たプリプレグ(102)から成る回路基板接続用部材
(100)において、離型性フィルムのプリプレグから
離れた主表面は、帯電防止層(103)を有することに
より、静電気の発生が抑制され、ゴミ付着防止性に優れ
た回路基板接続用部材を提供することができる。 この
接続用部材を用いて、その表面の所望の位置に貫通孔を
あけて貫通孔に導電性樹脂組成物を充填し、その後、離
型性フィルムを剥離してプリプレグを得、このプリプレ
グにより回路基板を接続すると、優れた生産性で多層回
路基板を製造できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子機器に使用す
る回路基板どうしを電気的かつ機械的に接続する回路基
板接続用部材、それを用いた簡便で生産性に優れた回路
基板の製造方法およびその方法により得られる回路基板
に関する。
【0002】
【従来の技術】近年、電子機器の高性能化、小型化に伴
い、回路基板には多層化および高密度化が求められてい
る。IC間や部品間を最短距離で結合できる基板の層間
の接続方式としてインナーバイアホール接続によって高
密度化が図れることが知られている。インナーバイアホ
ール接続の多層基板は、導電性樹脂組成物(例えば、ペ
ースト状のもの、即ち、導電性ペースト)をバイアに充
填したプリプレグ等の回路基板接続材をパターン形成の
ための銅箔、或いは、あらかじめパターン形成されたコ
ア材により挟持し、熱プレス等の方法で加熱/加圧する
ことにより製造される。
【0003】導電性ペーストは、エポキシ樹脂等の合成
樹脂バインダーに、銅粉等の導電性フィラーを分散させ
たものが用いられ、離型性フィルムを両面に備えたプリ
プレグの所望の位置に形成した貫通孔に印刷等の方法で
充填される。離型性フィルムは、本発明の回路基板接続
用部材の孔加工、導電性ペーストの充填およびその後の
搬送時の汚染防止の役割を担い、かつ、回路基板の接続
時には剥離して使用することから、剥離工程までは充分
な接着強度が必要であり、回路基板接続用部材の使用時
には剥離し易いことが望ましい。プリプレグの孔加工に
は、ドリル方式や、レーザー加工方式が用いられるが、
いずれの加工法においても孔加工時に発熱作用を伴うこ
とから、前記離型性フィルムは、ある程度の耐熱性も求
められる。
【0004】これらの要求性能を満たす離型性フィルム
として、通常は、プリプレグと接する面に例えばシリコ
ン系の離型剤が塗布されたポリエチレンテレフタート
(PET)、ポリエチレンナフタレート(PEN)、ポ
リプロピレン(PP)等の合成樹脂フィルムが用いられ
る。導電性ペーストの充填後、離型性フィルム上に存在
する導電性ペーストは、スキージにて掻き取られ、次の
回路基板接続用部材の充填に用いられる。このように、
印刷工程に使用される導電性ペーストは、全量使い切る
か、あるいは粘度上昇等の原因で使用不能になるまで、
前記離型性フィルム上で充填・掻き取りが繰り返され
る。この時、離型性フィルム上にゴミ等の異物が存在す
ると、充填・掻き取り工程の中で、異物が組成物中に混
入して濃縮され、その充填性や導電性が劣化することか
ら、離型性フィルムは、常に清浄な状態に保つことが必
要とされる。
【0005】ところが、離型性フィルムとして通常用い
られるPET、PP等のフィルムは、静電気が生じ易
く、その表面に微小なゴミ、異物を吸着させる原因とな
っていた。このような離型性フィルムを用いて充填され
た導電性樹脂組成物は、混入異物のためにバイアの導通
が妨げられて充分な電気特性が得られないという問題が
あった。
【0006】
【発明が解決しようとする課題】このように離型性フィ
ルム上の異物は、バイアの導通不良の原因となり絶対に
避けなければならない問題である。ゴミを混入させない
対策としては、各工程をクリーンルーム内で行う、或い
は、各工程で発生するゴミを局所排気設備で吸引除去す
る等の方法が考えられるが、これらの方法を行っても静
電気によるゴミの吸着を100%防止することは極めて
困難であり、製品歩留を下げる原因となっていた。
【0007】このような理由から、離型性フィルム上に
ゴミを付着さなせい、或いは、ゴミの付着を少なくする
ような施策が望まれていた。そこで、本発明の課題は、
上述のような問題点を解決した回路基板接続用部材、即
ち、静電気によるゴミの付着を防止または抑制する機能
を持った回路基板接続用部材、これを用いた両面および
多層回路基板の製造方法、ならびにその方法により得ら
れる回路基板を提供することである。
【0008】
【発明を解決する手段】本発明は上記課題を達成するた
めに、離型性フィルムを両面に備えたプリプレグから成
る回路基板接続用部材を提供し、前記離型性フィルムの
少なくとも一方のプリプレグに接触していない主表面に
帯電防止層(導電性層であってもよい)を形成したもの
であり、この帯電防止層により静電気の発生、蓄積が抑
制または防止され、その結果、ゴミ付着防止(または抑
制)性に優れた回路基板(回路パターンも含む)接続材
用部材を得ることができる。特に、離型性フィルムをプ
リプレグに付着、あるいはプリプレグから剥離する際の
静電気発生が問題となることが多いので、それが抑制ま
たは防止される。従って、本発明の接続用部材におい
て、帯電防止層は、プリプレグの両側の離型性フィルム
に存在しても、あるいは片側の離型性フィルムに存在し
てもよい。例えば、コストの問題により片側に存在して
も、あるいは片側だけでも従来技術と比較して十分な効
果が得られるとの理由により、帯電防止層が片側のみに
存在してもよい。
【0009】本発明における、帯電防止層は、ゴミの付
着が防止(または抑制)できる程度に導電性であり、従
って、帯電防止性であり、具体的には、例えば約1012
Ω/□以下、好ましくは1011Ω/□以下程度の表面抵
抗を有する層、例えば塗膜、フィルム等の形態の層であ
る。従って、帯電防止層は、必ずしも一般的に言われる
導電性である必要はない。
【0010】また、本発明は、上述の回路基板接続用部
材の所定の位置に貫通孔を形成し、貫通孔に導電性組成
物、好ましくは導電性樹脂組成物を充填し、より好まし
くは離型性フィルムの帯電防止層の表面まで充填し、そ
の後、離型性フィルムを剥離して得られるプリプレグを
中間体として回路パターンおよび/または基板を少なく
とも2つ相互接続することにより形成される両面回路基
板または多層回路基板の製造方法を提供し、この方法に
より、生産性に優れた(高歩留の)両面回路基板または
多層回路基板等の回路基板を製造することができる。
【0011】
【発明の実施の形態】本発明の回路基板接続用部材にお
いて、プリプレグは、離型性フィルムを剥離した後に、
その両側に配置した回路基板を接続するように機能す
る。プリプレグは、回路基板接続用部材の形態におい
て、その両側の主表面に離型性フィルムを有して成り、
この離型性フィルムの少なくとも一方のプリプレグに接
触していない主表面に帯電防止層が形成されている。こ
の帯電防止層により、離型性フィルムをプリプレグに付
着、あるいはプリプレグから剥離する際の静電気発生が
抑制または防止され、その結果、ゴミ付着防止(または
抑制)性に優れた回路基板接続材用部材を得ることがで
きる。
【0012】本発明の回路基板接続用部材に使用するプ
リプレグとしては、一般的に回路基板を接続するために
使用されているプリプレグを使用することができる。具
体的には、芳香族ポリアミド等(アラミド)繊維、ポリ
イミド繊維または芳香族ポリエステル繊維等の高耐熱性
有機合成繊維、あるいはガラス繊維等の高耐熱性無機繊
維の織布あるいは不織布に、未硬化状態の熱硬化性樹
脂、例えばエポキシ樹脂、フェノール樹脂、ポリブタジ
エン樹脂、ポリエステル樹脂、ポリイミド樹脂等を1種
または複数種組み合わせた樹脂を含浸させたものを乾
燥、熱処理することにより前記樹脂を半硬化状態にさせ
たものをプリプレグとして用いることができる。また、
ポリイミドシートなどの合成樹脂シート、あるいはセラ
ミック基板、紙フェノールシートのように、単独では回
路基板の層間の接着に用いることができない場合は、シ
ートの表面に熱可塑性樹脂或いは熱硬化性樹脂を塗布す
ることにより、本発明の回路基板接続用部材に用いるプ
リプレグとすることができる。プリプレグの厚さは、通
常、20〜600μm、好ましくは40〜150μmで
あってよい。
【0013】本発明の回路基板接続用部材において、帯
電防止層を上に形成すべき離型性フィルムとしては、例
えば、合成樹脂フィルムにフッ素系またはシリコーン系
などの離型剤を塗布したもの、あるいは合成樹脂フィル
ムにフッ素樹脂加工などの表面処理を施して離型性を具
備させたもの、あるいはポリエチレン(PE)等の離型
性を有する合成樹脂フィルムなどを用いることができ
る。使用できる合成樹脂フィルムとしては、ポリエチレ
ンテレフタレート等のポリエステル、ポリエチレンおよ
びポリプロピレンなどのポリオレフィン、セルロースト
リアセテートおよびセルロースジアセテート等のセルロ
ース誘導体、ポリカーボネート、ポリ塩化ビニル、ポリ
イミド、芳香族ポリアミドなどの合成樹脂フィルムを例
示できる。離型性フィルムの厚さは、通常、4〜100
μm、好ましくは10〜40μmであってよい。
【0014】離型性フィルムに形成する帯電防止層とし
ては、エポキシ樹脂、フェノール樹脂、ポリイミド樹
脂、ポリウレタン樹脂、繊維素系樹脂、塩化ビニル系共
重合樹脂及びアクリル樹脂から選ばれる、バインダとし
ての少なくとも1つの合成樹脂、好ましくは熱硬化性樹
脂、ならびに金、銀、ニッケル、銅、パラジウム及びこ
れらの合金、酸化錫、酸化インジウム、酸化亜鉛のよう
な金属酸化物、ならびにカーボンブラックから選ばれる
少なくとも1つの導電性物質を配合した帯電防止層用組
成物、好ましくは上述の特定の抵抗値を有する層を形成
できるものにより形成されるものであってよい。帯電防
止層の厚さは、通常、0.01〜20μm、好ましくは
0.1〜2.0μmであってよい。
【0015】具体的には、例えば、そのような組成物を
必要に応じて適当な溶媒(例えばトルエン、メチルエチ
ルケトン)に溶解または分散させて溶液または分散液を
調製し、これを離型性フィルムに適用、例えば塗布し、
溶媒を蒸発させることにより、帯電防止層(塗膜)を形
成することができる。従って、このように帯電防止層を
形成する場合では、帯電防止層用組成物は、塗料の形態
で適用する。別法では、組成物を離型性フィルムにその
まま配置して加熱により溶着することもできる。また、
金属薄膜を帯電防止層用組成物の塗膜の代わりに使用で
きる。この薄膜は、通常の薄膜形成方法、例えば蒸着ま
たはスパッタリングにより形成できる。
【0016】帯電防止層を形成するための組成物(また
はそれを含む塗料)を調製する場合、混合分散には、例
えば、ボールミル、ロールミル、ニーダ、アトライタ、
ダブルプラネタリミキサ、高速ミキサ、高速ストーンミ
ル、アジテータミル、サンドミル、ピンミル、ペブルミ
ル、高速攪拌機、超音波分散機などを単独もしくは複数
種組み合わせて使用することができる。
【0017】従って、本発明の回路基板接続用部材にお
いて、離型性フィルム上に帯電防止層が形成されてお
り、そのような層が例えば塗膜であってよいが、本発明
の別の態様では、上述のような帯電防止層を有する離型
性フィルムの代わりに、帯電防止性を有するフィルム
(例えば導電性高分子フィルムまたは金属箔)に離型剤
を塗布したものを使用することができ、この場合、帯電
防止性フィルムが外側になるようにプリプレグに(即
ち、離型剤とプリプレグが接触するように)配置する。
即ち、この態様の回路基板接続用部材では、プリプレグ
と帯電防止性フィルムとの間に離型剤が離型性フィルム
として存在することになる。よって、本発明の最も広い
範囲において、離型性フィルムは離型剤により形成され
るもの(例えば塗膜層)を含み、また、その上の帯電防
止層は、金属箔のような導電性フィルムであってよい。
【0018】帯電防止層の耐擦り傷性を向上させる必要
がある場合には、帯電防止層を形成する組成物に研磨剤
を加えてよい。耐擦り傷性が向上した帯電防止層が存在
する場合、回路基板接続用部材に貫通孔をバイアホール
として形成して、その孔に導電性樹脂組成物、例えば導
電性ペーストを充填した後に、帯電防止層の上に残る余
分の組成物を除去するためにスキージングする際に、帯
電防止層が破損してゴミが新たに発生するのが抑制され
る。そのような研磨剤としては、例えばアルミナ、二酸
化クロム、酸化チタンなどの高硬度金属粉末(例えば、
粒径が0.01〜1.0μm程度のもの)を用いること
ができる。
【0019】回路基板接続材用部材の製造は、最初に、
離型性フィルムの片側に適当な方法で帯電防止層を形成
して帯電防止性離型性フィルムを得、プリプレグの両側
にこの帯電防止性離型性フィルムを、離型性フィルムの
帯電防止性を担う部分(例えば帯電防止層)が外側にな
るように重ねて、加熱しながら加圧して圧着する。例え
ば、熱プレス、加圧ローラーなどで加圧して熱圧着でき
る。別法では、最初にプリプレグに離型性フィルムを例
えば圧着し、その後、離型性フィルムに帯電防止層を形
成してよい。
【0020】本発明の回路基板の製造方法の1つの態様
では、両面回路基板を製造する。この場合、上述のよう
な回路基板接続用部材に少なくとも1つの貫通孔(バイ
アホールとして)を所定のように形成し、この貫通孔に
導電性樹脂組成物を充填し、好ましくは離型性フィルム
表面まで(離型性フィルムは帯電防止層を有するので、
実際には帯電防止層の表面まで)充填し、その後、接続
用部材から帯電防止層と一体の離型性フィルムを剥離し
てプリプレグを得、このプリプレグの両面に配線または
導体として用いる金属箔を重ねた後、加熱加圧してプリ
プレグおよびその両側の金属箔を一体に圧着し、金属箔
を加工して回路パターンを形成することにより両面回路
基板が得られる。
【0021】尚、貫通孔に充填する導電性樹脂組成物
は、一般的にバイアホールに充填される組成物であって
よく、例えば、平均粒径が0.5〜20μmの金、銀、
ニッケル、銅、パラジウム及びこれらの合金から選ばれ
る少なくとも1つの金属粉末80〜95重量%、ならび
にバインダー(主剤としてエポキシ樹脂、フェノール樹
脂、ポリイミド樹脂及びアクリル樹脂から選ばれる少な
くとも1つの合成樹脂)5〜20重量%を含むものを用
いることができる。導電性樹脂組成物としては、そのよ
うな特定の導電性樹脂組成物に限らず、貫通孔に充填可
能なものであれば、所定の電気特性を具備したいかなる
導電性組成物をも用いることができる。また、導電性組
成物に限らず、例えば抵抗体組成物あるいは熱伝導性組
成物なども必要に応じて用いることができる。導電性組
成物の混合分散は、上述の帯電防止層用組成物の場合と
同様に行うことができる。
【0022】また、配線または導体として用いる金属箔
は、通常銅を箔状にした状態のものを使用してよい。金
属箔の厚さは、9〜70μm程度のものが汎用的であ
り、電解銅箔が一般的であるが、これに特に限定される
ものではない。更に、金属箔の回路パターンの形成は、
フォトリソグラフィー法などの公知の方法で形成してよ
い。
【0023】本発明の回路基板の製造方法のもう1つの
態様では、多層回路基板を製造する。この場合、上述の
ような本発明の回路基板接続用部材に少なくとも1つの
貫通孔を所定のように形成し、貫通孔に導電性組成物を
充填し、好ましくは帯電防止層の表面まで充填し、その
後、接続用部材から離型性フィルムを剥離してプリプレ
グを得、このプリプレグを少なくとも2層の回路パター
ンを有する回路基板と少なくとも1層の回路パターンを
有する回路基板との間で挟持し、加熱加圧してプリプレ
グおよびその両側の回路基板を一体に圧着することによ
り多層回路基板が得られる。
【0024】この方法にて用いる少なくとも1層または
少なくとも2層の回路パターンを有する回路基板は、通
常の公知の方法で形成されるものであってよく、例えば
ガラスエポキシ回路基板、アラミドエポキシ回路基板、
紙フェノール回路基板等の樹脂系回路基板、セラミック
回路基板、あるいはポリイミドフィルム等合成樹脂フィ
ルムを用いたフィルム系回路基板等の一般的な単層、両
面または多層回路基板を用いることができる。回路基板
が1層の回路パターンを有する場合には、回路パターン
は上述のような両面回路基板に用いる金属箔を加工した
回路パターンであってよい。
【0025】更に、本発明は、上述の製造方法により得
られる両面回路基板および多層回路基板をも提供する。
以下、本発明の回路基板接続用部材およびその回路基板
接続用部材を用いた両面および多層回路基板の製造をよ
り具体的に説明する。
【0026】
【作用】上述のような本発明の回路基板接続用部材は、
離型性フィルムが帯電防止層を有するので、フィルムで
の静電気の発生が抑制され、好ましくは実質的に無く、
優れたゴミの付着防止性を実現できる。更に、帯電防止
層に研磨剤を必要に応じて配合することにより、帯電防
止層が優れた耐擦り傷性を有するので、新たなゴミの発
生が防止されるので、帯電防止層によるゴミの付着防止
性が一層効果的となる。また、このような回路基板接続
用部材を用いて回路基板を接続すると、接続用部材に付
着しているゴミが減少するので、そのようなゴミがもた
らす回路基板の接続不良の問題が解消する。
【0027】
【発明の実施の形態】
(第1の実施の形態)図1は、本発明の第1の実施の形
態である回路基板接続用部材を示す模式的断面図であ
る。接続用部材100は、プリプレグ102の両側に配
置された離型性フィルム101を有し、離型性フィルム
はその外側表面に形成された帯電防止(または導電性)
層103を有する。帯電防止層103は、一方の離型性
フィルム101に配置されているだけであってもよい
が、図示するように、帯電防止層103が両方の離型性
フィルムに配置されているのが好ましい。
【0028】本発明の回路基板接続用部材100におい
て、導電性または帯電防止層103が配置された離型性
フィルム101(以下、この帯電防止層103および離
型性フィルム101を併せて「帯電防止性離型フィル
ム」とも呼ぶ)の代わりに、導電性高分子フィルム、金
属箔など導電性(または帯電防止性)を有するフィルム
状のものに離型剤を塗布したもの(従って、この場合、
離型剤が離型性フィルム101に相当する)なども用い
ることができる。
【0029】(第2の実施の形態)図2は、本発明の回
路基板接続用部材を用いて形成される両面回路基板の製
造過程を示す模式的断面図である。最初に、上述の第1
の形態の本発明の回路基板接続用部材100の所定箇所
に公知の方法(例えば炭酸ガスレーザー、エキシマレー
ザー等のレーザー孔明け法、ドリルによる孔明け法)に
よりバイアホールとしての貫通孔203を形成し、そこ
に導電性組成物を(印刷、ダイ塗工等の方法などによ
り)充填したものを準備する(図2(a)の中央部参
照)。尚、図2(a)中、帯電防止塗膜103および離
型性フィルム101を一体で(即ち、帯電防止性離型フ
ィルムとして)破線にて示している。
【0030】次に、接続用部材100の両側から帯電防
止性離型フィルム(101+103)を剥離除去してプ
リプレグ202を露出させ、露出したプリプレグの両側
に配線パターン用としての金属箔204を配置する(図
2(a)参照)。この時まで、帯電防止性離型フィルム
は、静電気の発生を防止し、ゴミの吸着を防いでいる。
【0031】その後、これらを加熱加圧してプリプレグ
202及びバイアホール内の導電性ペースト203を硬
化させるとともに、金属箔204との接着を行う(図2
(b)参照)。最後に、金属箔204を適当な方法で所
定の配線パターン201に形成する(図2(c)参
照)。この最上層の配線パターンは、フォトリソグラフ
ィー法などの公知の方法で形成してよい。以上のように
して製造された両面回路基板は、使用する回路基板接続
用部材へのゴミの付着が防止されているので、優れた接
続信頼性と高歩留まりを容易に実現できる。
【0032】(第3の実施の形態)図3には、本発明の
回路基板接続用部材を用いて形成される多層回路基板3
00を模式的に断面図にて示す。多層回路基板300
は、本発明の回路接続用部材(例えば上述の実施の形態
1のもの)のプリプレグ302の一方の側に配置された
少なくとも2層の回路パターンを有する回路基板301
および他方の側に配置された少なくとも1層の回路パタ
ーンを有する回路基板303を有し、プリプレグには貫
通孔が形成され、その中には、導電性組成物304が充
填されている。
【0033】このような多層回路基板は、次のような方
法で製造できる。最初に、第1の実施の形態にて説明し
た本発明の回路基板接続用部材100から帯電防止性離
型フィルム(101+103)を取り除いてプリプレグ
302(または102)を露出させる。この時まで、帯
電防止性離型フィルムは、静電気の発生を防止しゴミの
吸着を防いでいる。
【0034】プリプレグ302を、少なくとも2層以上
の回路パターンを有する回路基板301と少なくとも1
層以上の回路パターンを有する回路基板303で両側か
ら挟み、加熱しながらプレス或いは加圧ローラーなどで
加圧する。プリプレグ302は、加熱加圧されることで
回路基板301および303との間で熱圧着され、ま
た、硬化して多層回路基板300を得ることができる。
【0035】このような製造方法により製造された多層
回路基板では、第1の回路基板301と第2の回路基板
303とが加熱加圧により回路基板接続用部材を用いて
相互接続されており、高積層基板を比較的容易に作製す
ることができる。また、このような多層回路基板の製造
方法においては、検査済みの回路基板と本発明の回路基
板接続用部材部材を用いるため、ゴミによる歩留まり低
下がなく、高い工程歩留まりが確保でき、コスト上昇が
抑えられる。
【0036】(第4の実施の形態)図5は、本発明の回
路基板接続用部材を用いて形成した多層回路基板500
の模式的断面図である。図5において、それぞれのプリ
プレグ502(第1の実施の形態の回路基板接続用部材
100から帯電防止性離型フィルム(101+103)
を剥離したもので、形成された貫通孔には導電性組成物
が充填されている)の片側にはパターン形成された金属
箔505が、反対の側には少なくとも2層の回路パター
ンを有する回路基板501が位置して一体の多層回路基
板500が形成されている状態を示す。
【0037】この実施形態において、導体としての金属
箔505には例えば銅箔を使用できる。また、少なくと
も2層以上の回路パターンを有する回路基板501は、
第3の実施の形態と同様に、一般の回路基板を用いるこ
とができる。次に、第4の実施の形態の多層回路基板の
製造方法を簡単に説明する。
【0038】第1の実施の形態で示した回路基板接続用
部材から帯電防止性離型フィルムを取り除いてプリプレ
グ502を露出させる。この時まで、帯電防止性離型フ
ィルムは、静電気の発生を防止しゴミの吸着を防いでい
る。帯電防止性離型フィルムをより容易に取り除くため
に、帯電防止性離型フィルムとプリプレグとの間に離型
剤が位置するように、プリプレグおよび離型性フィルム
のいずれかまたは両側に離型剤をあらかじめ塗布するな
ど離型性を持たせることもできる。
【0039】この露出したプリプレグ502を、少なく
とも2層以上の回路パターンを有する回路基板501の
両側に重ね、更に、プリプレグの反対側に表面に金属箔
505を配置する。これらを、第3の実施の形態と同様
に、加熱加圧して、表層の金属箔505に配線パターン
形成することで多層回路基板500を得ることができ
る。
【0040】また、更に積層数の多い多層回路基板を製
造するには、前記の工程を必要な回数繰り返し行うこと
でより多くの配線層を有する多層回路基板を作製するこ
とができる。また、多層回路基板501と回路基板接続
用部材のプリプレグ502をそれぞれ所定の枚数用意
し、所定のように重ねて一括して積層を行うことでも、
より多くの配線層を有する多層回路基板が得られる。ま
た、以上説明した多層回路基板の製造方法においては、
検査済みの回路基板と本発明の回路基板接続用部材を用
いて行うため、高い工程歩留まりが確保でき、コスト上
昇が抑えられる。
【0041】(実施例1〜20)上記第1の実施の形態
について説明する。実施例1では、次に示す材料をボー
ルミルにより30時間混合して分散させて帯電防止層用
の塗料を調製した: (材料) ニトロセルロース樹脂 BTH1/8 83重量部 (旭化成工業(株)製) ポリウレタン樹脂 UR−8200 83重量部 (東洋紡績(株)製) カーボンブラック MA−7B 100重量部 (三菱化成工業(株)製、粒子径24nm) 旭サーマル 10重量部 (旭カーボン(株)製、粒子径90nm) (溶剤) メチルエチルケトン 300重量部 トルエン 300重量部 シクロヘキサノン 100重量部 上記調製物にポリイソシアネート化合物(日本ポリウレ
タン(株)製コロネートL)を30重量部、添加混合し
たものを塗布用塗料とした。
【0042】片側にシリコーン系離型剤が既に塗布され
た厚さ15μmのポリエチレンテレフタレートフィルム
(離型性フィルム)101の他方の側(離型剤が塗布さ
れていない側)に、乾燥した帯電防止層の膜厚が1μm
になるように、上述の帯電防止層用塗料を塗布して乾燥
することにより、帯電防止性離型フィルム(101+1
03)を作製した。尚、この帯電防止層の表面電気抵抗
は、1×109Ω/□だった。
【0043】この帯電防止性離型フィルムを、デュポン
社製”ケブラー”を用いた不織布(繊維強度:2.2デ
ニール、繊維長:6mm、湿式法により不織布を作製
し、抄紙後、温度:300℃圧力:200kg/cm2
の条件でカレンダ処理を行った後、250℃で10分間
加熱処理した、目付:70g/m2、厚さ:100μm
の不織布)にエポキシ樹脂を含浸させた、アラミド(芳
香族ポリアミド)エポキシ不織布プリプレグ102の両
側に、温度:120℃、圧力:3kg/cm2の条件で
熱圧着して図1に示す回路基板接続用部材100を作製
した。
【0044】実施例2〜9では、実施例1の材料のフィ
ラーとしてのカーボンブラックの代わりに、それぞれ
金、銀、ニッケル、銅、パラジウム、酸化錫、酸化イン
ジウム、酸化亜鉛の粉末を用いた以外は、実施例1と同
様にして回路基板接続用部材を作製した。これらの帯電
防止層の表面電気抵抗は、5×108Ω/□〜5×10
11Ω/□だった。
【0045】実施例10〜14では、実施例1の材料の
ポリウレタン樹脂およびニトロセルロース樹脂の代わり
に、それぞれエポキシ樹脂、フェノール樹脂、ポリイミ
ド樹脂、塩化ビニル系縮合樹脂、アクリル樹脂を用いた
以外は、実施例1と同様に回路基板接続用部材を作製し
た。実施例15〜17では実施例1の材料に更に研磨剤
としてα−アルミナ、酸化クロム、二酸化珪素を3重量
部を配合した以外は、実施例1と同様に回路基板接続用
部材を作製した。実施例18〜19では乾燥後の塗膜の
厚さが0.1μmと2μmとなるようにした以外は、実
施例1と同様に回路基板接続用部材を作製した。実施例
20では、プリプレグの片面のみに帯電防止性離型フィ
ルムを熱圧着した以外は実施例1と同様に回路基板接続
用部材を作製した。これら実施例10〜20の帯電防止
層の表面電気抵抗は、5×108Ω/□〜5×1011Ω
/□だった。
【0046】実施例1〜20の回路基板接続用部材をそ
れぞれを3分割し、それぞれ、通常室内、クリーンルー
ム、局所排気を施したクリーンルームに5日間放置し
て、表面のゴミの付着状況を光学顕微鏡で観察してゴミ
吸着防止機能の評価をした。比較のために、実施例1の
帯電防止性離型フィルムの代わりに、実施例1で用いた
ものと同じポリエチレンテレフタレートフィルムの一方
の面にシリコン系離型剤を塗布した離型フィルム(従っ
て、帯電防止塗膜が存在しない)を用いて同様の評価を
行った(比較例1)。実施例1と実施例15〜17の回
路基板接続用部材上を、硬度90のウレタンゴムスキー
ジで連続してスキージングし、耐擦り傷性を評価した。
【0047】表1および2に評価結果を示す。
【表1】
【表2】
【0048】表1および2から明らかなように、本発明
の実施例による回路基板接続用部材は優れたゴミ付着防
止性を示した。また、実施例1と実施例15〜17とも
に、10回連続のスキージングでは擦り傷は生じず、良
好な耐擦り傷性を示した。また、実施例15〜17は、
30回連続のスキージングでも擦り傷がなく、耐擦り傷
性がより優れており、フィルム同士の積み重ねや取り扱
い時のこすれによる発塵を生じ難いといったハンドリン
グ性に優れていた。
【0049】(実施例21〜40)本発明の第2の実施
の形態である両面回路基板を製造した。実施例21で
は、以下の材料をシンプソンミルで15分予備混合した
後に、3本ロールにて5パス混練してバイアホール用導
電性組成物を調製した: 銅粉(平均粒径5μm) 87.5重量部 ビスフェノールFエポキシ樹脂 3.0重量部 ダイマー酸をグリシジルエステル化したエポキシ樹脂 7.0重量部 アミンアダクト型硬化剤 2.5重量部
【0050】実施例1で作製した回路基板接続用部材
に、炭酸ガスレーザーを用いて直径約150μmのバイ
アホールをあけて、前記導電性組成物を印刷法にて充填
し、導電性組成物の充填された回路基板接続用部材を得
た。実施例22〜40では、実施例2〜20で作製した
回路基板接続用部材を用いて、実施例21と同様にして
導電性ペーストの充填された回路基板接続用部材を得
た。ただし、実施例40の場合、帯電防止性離型フィル
ムが、配設された面をスキージングする面として、導電
性ペーストをバイアホールに充填した。
【0051】実施例21〜40において、両面回路基板
の作製は以下の方法で行った。上述のようにして得た回
路基板接続用部材の帯電防止性離型フィルム(101+
103)を剥離してプリプレグ202を得た後、厚さ3
5μmの銅箔204で挟持して、熱プレスを用いて真空
中にて200℃の温度で約1時間加熱加圧(50kg/
cm2)してプリプレグ202の硬化および銅箔204
との接着を実施して積層回路基板を得た(図2(b)参
照)。
【0052】次に、最上層配線201を形成するためフ
ォトリソグラフィー法にて回路パターンを形成して本発
明の両面回路基板を得た(図2(c)参照)。詳細に
は、前記積層基板の両面にドライフィルムを熱ロールに
て張り合わせ、パターンを紫外線露光して銅箔を残す部
分だけ硬化させた。その後、未硬化部分を現像処理で取
り除き、塩化銅溶液中でエッチングした。更に、余分な
ドライフィルムを剥離して配線パターンを形成する方法
により形成した。
【0053】このようにして、作製された両面回路基板
の電気導通試験を行い、断線の有無を確認した。電気導
通試験は評価用パターンを作製して500孔の接続抵抗
で判断した。比較のために、比較例1で作製した回路基
板接続用部材にバイアをあけた以外は、実施例21と同
様に、導電性組成物の充填された回路基板接続用部材か
ら得たプリグレグを用いて評価用の両面回路基板を作製
して同様に評価した(比較例2)。比較例2では50サ
ンプル中6サンプルで断線が生じていたのに対して、本
発明の実施例による両面回路基板は、いずれも断線が全
く無く(各50サンプル)優れた接続信頼性を示した。
【0054】(実施例41〜60)図4に示すように、
本発明の多層回路基板を製造した。実施例41では、プ
リプレグ406により接続する回路基板として、ガラス
エポキシ基材を用いた両面基板401および402を1
組用いた。このガラスエポキシ両面基板の作製条件は、
ガラス織布にFR−4相当の熱硬化性樹脂を含浸させた
プリプレグ(厚み約100μm)を4枚重ね、この両側
に、厚み35μmの両面を粗化処理した銅箔を両面に重
ね合わせた。熱プレスにより真空中にて170℃の温度
で約1時間加熱加圧(40 Kg/cm2)して基材の硬化お
よび銅箔との接着を行った。
【0055】このようにして作製された基板の所定の位
置にドリル加工機にて孔径0.6mmの貫通孔を形成
し、その孔の内側を銅メッキしてバイアホール内壁と上
層部(銅箔の表面)全面に銅メッキ皮膜を形成した。こ
の後、上層配線を形成するためにフォトリソグラフィー
法にて回路パターンを形成した。以上の様にして作製し
たガラスエポキシ両面板401と、同様にして作製した
別パターンのガラスエポキシ両面板402を用い、これ
らの両面基板の間で、実施例1の回路基板接続用部材の
両面から帯電防止性離型フィルムを剥離して露出させた
プリプレグ406を挟持し、位置合わせして一体に積層
し、熱プレスにより前記と同様の条件下で加熱加圧し
た。
【0056】図4は、積層前の本実施例の断面を模式的
に示す。403はドリル加工孔、404は銅メッキスル
ー、405は銅配線パターンである。回路基板接続用部
材のプリプレグ406を中間にし、前記両面基板401
および402で挟持する構造を示している。この時、前
記両面基板の電気的に接続すべき箇所には、接続のため
のランド407を設けており、このランド部分に前記回
路基板接続用部材のプリプレグ406の導電性組成物4
08が位置するようにした。従って、ドリル加工によっ
て形成されたバイア部403にはプリプレグの導電性組
成物部分が配置されないような構造にする必要がある。
【0057】以上の様にして作製した多層回路基板は、
配線層が4層存在する4層基板であり、前記両面基板の
バイア部403には、回路基板接続用部材のプリプレグ
のエポキシ樹脂が流入しており、完全に密閉された構造
を有していた。この4層基板の電気導通試験を実施例2
1と同様に行った。実施例42〜60では、回路基板接
続用部材として実施例2〜15の回路基板接続用部材を
用いた以外は、実施例41と同様に多層回路基板を作製
し、同様の評価を行った。
【0058】比較のために、比較例1の回路基板接続用
部材で、実施例41と同様に多層基板を作製し同様の評
価を行った(比較例3)。比較例3では50サンプル中
12サンプルで断線が生じたのに対して、本発明の実施
例による多層回路基板は、いずれも断線が無く(各50
サンプル)優れた接続信頼性を示した。
【0059】(実施例61〜80)実施例61では、回
路基板接続用部材としては、実施例21と同様のものを
用いた。組み合わせる回路基板として、次のように作製
したガラスエポキシ基材による4層基板を用いた。
【0060】この4層基板の作製条件は、ガラス織布に
前記と同様の熱硬化性樹脂を含浸させたプリプレグ(厚
み約100μm)を4枚重ね、更に厚み35μmの片面
を粗化処理した銅箔を両面に重ね合わせ、熱プレスによ
り真空中にて170℃の温度で約1時間加熱加圧(40
Kg/cm2 )して基材の硬化と銅箔の接着を行った。銅箔
の接着の後、フォトリソグラフィー法で配線パターンの
形成を行った。具体的には、ドライフィルムをラミネー
タを用いて両面に張り合わせ、パターンを露光後、現
像、エッチング、ドライフィルム剥離を行う方法を用い
た。
【0061】次に、前記パターン形成した基板の銅箔表
面を黒化処理し、更にその両面に、プリプレグを2枚ず
つ配置し、片面粗化銅箔を粗化面を内側にして同様に両
面に配置して再度熱プレスにより積層した。得られた基
板をドリル加工機で所望の位置に孔あけ加工を行った。
孔径0.6mmの孔加工を行い、更に、孔を銅メッキし
てバイア内壁と上層部全面に銅メッキ皮膜を形成した。
この後、上層配線を形成するためフォトリソ法にて回路
パターンを形成してガラスエポキシ4層基板を得た。
【0062】以上の様にして作製したガラスエポキシ4
層基板を中間層として、積層前の状態を図6に模式的断
面図にて示す多層回路基板600を製造した。本発明の
回路基板接続用部材の両面にある帯電防止性離型フィル
ムを剥離してプリプレグ603を得、これを4層回路基
板610の両面に位置合わせして重ね合わせ、再度片面
粗化銅箔605を配置して積層し、熱プレスにより前記
と同様の条件下で加熱加圧した。このようにして作製さ
れた多層回路基板の表層銅箔605を前記と同様フォト
リソ法でパターン形成を行った。
【0063】図6において610はガラスエポキシ4層
基板、607はドリル加工孔、608は銅メッキスル
ー、606はフォトリソ法で作製した銅配線パターンで
ある。回路基板接続用部材603を前記ガラスエポキシ
4層基板の両面に配し、更に、片面粗化銅箔605で挟
持した構造を有している。この時、前記4層回路基板6
10とプリプレグ603の電気的に接続すべき箇所に
は、接続のためのランド612および導電性組成物60
4を相互に対応させて形成し、ランド部分に回路基板接
続用部材の導電性組成物604が位置するようにした。
従って、前記ドリル加工によって形成されたバイア部に
は前記回路基板接続用部材の導電性組成物部分が流入し
ないような構造にする必要がある。
【0064】この様にして作製された多層回路基板60
0は、配線層が6層存在する6層回路基板であり、4層
回路基板のバイア607部分には、回路基板接続用部材
のエポキシ樹脂が流入しており、完全に密閉された構造
を有している。この6層基板の電気導通試験を実施例2
1と同様に行った。実施例62〜80では、回路基板接
続用部材として実施例2〜15の回路基板接続用部材を
用いた以外は、実施例61と同様に多層回路基板を作製
し、同様の評価を行った。
【0065】比較のために、比較例1の回路基板接続用
部材で、実施例61と同様に多層基板を作製し同様の評
価を行った(比較例4)。比較例4では50サンプル中
10サンプルで断線が生じたのに対して、本発明の実施
例による多層回路基板は、いずれも断線が無く(各50
サンプル)優れた接続信頼性を示した。なお、この多層
回路基板の製造において、プリプレグで挟持されたガラ
スエポキシ4層回路基板の代わりに、本発明の回路基板
接続用部材からのプリプレグより作製したアラミドエポ
キシ両面回路基板を使用した場合も良好な性能を示し
た。
【0066】
【発明の効果】以上説明した通り、本発明の構成、すな
わち、離型性フィルムを両面に備えた回路基板接続用部
材用プリプレグにおいて、前記離型性両フィルムの少な
くとも一方の表面に導電性または帯電防止性層を形成し
てなる回路基板接続用部材からのプリプレグを用いるこ
とにより、静電気の発生が抑制され、ゴミ付着防止性に
優れた回路基板接続用部材を得ることができる。
【0067】また、前記回路基板接続用部材を用い、こ
の部材の所望の位置に貫通孔をあけ、前記貫通孔に導電
性樹脂組成物を帯電防止性離型フィルム表面まで充填
し、その後、前記離型性フィルムを剥離して得られるプ
リプレグを用いて製造される両面回路基板または多層回
路基板の製造方法では、生産性に優れた(高歩留)両面
回路基板または多層回路基板の製造を実施することがで
きる。
【図面の簡単な説明】
【図1】 本発明の回路基板接続用部材の模式的断面図
である。
【図2】 本発明の実施例21〜40における両面回路
基板の模式的断面図で、(a)は未硬化回路基板接続材
に銅箔を両面に重ね合わせた工程、(b)は加熱プレス
後の工程、(c)はエッチング後の工程を示す。
【図3】 本発明の多層回路基板の製造方法を示す模式
図断面図である。
【図4】 本発明の実施例41〜60における多層回路
基板の製造方法を示す模式的断面図である。
【図5】 本発明の多層回路基板の製造方法を示す模式
的断面図である。
【図6】 本発明の実施例61〜80における多層回路
基板の製造方法を示す模式的断面図である。
【符号の説明】
101 離型性フィルム、102 プリプレグ、103
帯電防止層、201 最外層金属箔配線パターン、2
02 プリプレグ、203 導電性組成物、204 銅
箔、301 少なくとも2層以上の回路パターンを有す
る回路基板、302 プリプレグ、303 少なくとも
1層以上の回路パターンを有する回路基板、304 導
電性組成物、401,402 ガラスエポキシ両面基
板、403 ドリル加工孔、404 銅メッキスルー、
405 最外層金属箔配線パターン、406 プリプレ
グ、407 ランド、501 少なくとも2層以上の回
路パターンを有する回路基板、502 プリプレグ、5
04 導電性組成物、505 パターン形成された金属
箔、603 プリプレグ、604 導電性組成物、60
5 片面粗化銅箔、606 銅配線パターン、607
ドリル加工孔、608 銅メッキスルー、610 ガラ
スエポキシ4層基板、612 ランド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹中 敏昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 島崎 幸博 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 長谷川 正生 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 離型性フィルムを両面に備えたプリプレ
    グから成る回路基板接続用部材であって、少なくとも一
    方の離型性フィルムのプリプレグから離れた主表面は、
    帯電防止層を有することを特徴とする接続用部材。
  2. 【請求項2】 帯電防止層は、導電性粉末および熱硬化
    性樹脂を主成分とする組成物よりなることを特徴とする
    請求項1の接続用部材。
  3. 【請求項3】 帯電防止層は、研磨剤を更に含んで成る
    ことを特徴とする請求項2の接続用部材。
  4. 【請求項4】 プリプレグは、耐熱性有機繊維もしくは
    無機繊維の織布または不織布に未硬化状態の熱硬化性樹
    脂を含浸させた複合材であることを特徴とする請求項1
    〜3のいずれかの接続用部材。
  5. 【請求項5】 導電性粉末が、カーボンブラックである
    ことを特徴とする請求項2〜4のいずれかの接続用部
    材。
  6. 【請求項6】 導電性粉末が、金、銀、ニッケル、銅、
    パラジウムおよびこれらの合金、ならびに酸化錫、酸化
    インジウム、酸化亜鉛から選ばれる1種以上の金属また
    は金属酸化物であることを特徴とする請求項2〜4のい
    ずれかの接続用部材。
  7. 【請求項7】 帯電防止層を形成する組成物の熱硬化性
    樹脂が、エポキシ樹脂、フェノール樹脂、ポリイミド樹
    脂、繊維素系樹脂、ポリウレタン系樹脂、塩化ビニル系
    共重合樹脂及びアクリル樹脂から選ばれる1種以上の樹
    脂とその硬化剤を組み合わせたものであることを特徴と
    する請求項2〜6の接続用部材。
  8. 【請求項8】 請求項1〜7のいずれかに記載の回路基
    板接続用部材の所定の位置に貫通孔を形成し、貫通孔に
    導電性樹脂組成物を充填し、その後、離型性フィルムを
    剥離してプリプレグを得、このプリプレグの両面に金属
    箔を重ねた後、加熱加圧して一体に圧着し、金属箔を加
    工して回路パターンを形成することを特徴とする両面回
    路基板の製造方法。
  9. 【請求項9】 請求項1〜7のいずれかに記載の回路基
    板接続用部材の所定の位置に貫通孔を形成し、貫通孔に
    導電性樹脂組成物を充填し、その後、離型性フィルムを
    剥離してプリプレグを得、このプリプレグを少なくとも
    2層の回路パターンを有する回路基板と少なくとも1層
    の回路パターンを有する回路基板との間に挟持し、加熱
    加圧して一体に圧着することを特徴とする多層回路基板
    の製造方法。
  10. 【請求項10】 請求項1〜7のいずれかに記載の回路
    基板接続用部材の所定の位置に貫通孔を形成し、貫通孔
    に導電性樹脂組成物を充填し、その後、離型性フィルム
    を剥離してプリプレグを得、このプリプレグの間で少な
    くとも2層の回路パターンを有する回路基板を挟持する
    と共に、プリプレグの最外表面に金属箔を重ねた後、加
    熱加圧して一体に圧着し、金属箔を加工して回路パター
    ンを形成することを特徴とする多層回路基板の製造方
    法。
JP26686697A 1997-09-30 1997-09-30 回路基板接続用部材、回路基板の製造方法および回路基板 Expired - Fee Related JP3053790B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26686697A JP3053790B2 (ja) 1997-09-30 1997-09-30 回路基板接続用部材、回路基板の製造方法および回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26686697A JP3053790B2 (ja) 1997-09-30 1997-09-30 回路基板接続用部材、回路基板の製造方法および回路基板

Publications (2)

Publication Number Publication Date
JPH11112118A true JPH11112118A (ja) 1999-04-23
JP3053790B2 JP3053790B2 (ja) 2000-06-19

Family

ID=17436750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26686697A Expired - Fee Related JP3053790B2 (ja) 1997-09-30 1997-09-30 回路基板接続用部材、回路基板の製造方法および回路基板

Country Status (1)

Country Link
JP (1) JP3053790B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002204044A (ja) * 2000-10-23 2002-07-19 Ibiden Co Ltd 層間接続構造および製造方法
JP2003053896A (ja) * 2001-08-14 2003-02-26 Fujimori Kogyo Co Ltd 離型フィルム
JP2003062939A (ja) * 2001-08-29 2003-03-05 Fujimori Kogyo Co Ltd 離型フィルム
WO2007052799A1 (ja) * 2005-11-07 2007-05-10 Matsushita Electric Industrial Co., Ltd. 多層プリント配線基板及びその製造方法
JP2007115954A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
US7279412B2 (en) 2003-10-20 2007-10-09 Samsung Electro-Mechanics Co., Ltd. Parallel multi-layer printed circuit board having improved interconnection and method for manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002204044A (ja) * 2000-10-23 2002-07-19 Ibiden Co Ltd 層間接続構造および製造方法
JP2003053896A (ja) * 2001-08-14 2003-02-26 Fujimori Kogyo Co Ltd 離型フィルム
JP2003062939A (ja) * 2001-08-29 2003-03-05 Fujimori Kogyo Co Ltd 離型フィルム
US7279412B2 (en) 2003-10-20 2007-10-09 Samsung Electro-Mechanics Co., Ltd. Parallel multi-layer printed circuit board having improved interconnection and method for manufacturing the same
JP2007115954A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
WO2007052799A1 (ja) * 2005-11-07 2007-05-10 Matsushita Electric Industrial Co., Ltd. 多層プリント配線基板及びその製造方法
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法

Also Published As

Publication number Publication date
JP3053790B2 (ja) 2000-06-19

Similar Documents

Publication Publication Date Title
JP4300687B2 (ja) 接着フィルムを用いた多層プリント配線板の製造法
JP3197213B2 (ja) プリント配線板およびその製造方法
JP2587596B2 (ja) 回路基板接続材とそれを用いた多層回路基板の製造方法
WO2018026004A1 (ja) 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法
JP5883542B2 (ja) 保護層付銅張積層板及び多層プリント配線板
US20060210780A1 (en) Circuit board and production method therefor
JP3207663B2 (ja) プリント配線基板及びその製造方法
JP3053790B2 (ja) 回路基板接続用部材、回路基板の製造方法および回路基板
JP3014365B2 (ja) 配線板、中間接続体、配線板の製造方法および中間接続体の製造方法
JPH07106765A (ja) 多層化接着シート及びそれを用いた多層配線板の製造法
JP2001352171A (ja) 接着シート、接着シートを用いた回路基板及びその製造方法
JP3705370B2 (ja) 多層プリント配線板の製造方法
JP2001007530A (ja) 回路基板
JP2000068620A (ja) 回路基板及びその製造方法
JPH10173342A (ja) 多層フレックスリジッド配線板及びその製造方法
KR20080053911A (ko) 다층 프린트배선판 및 그 제조방법
JP3297721B2 (ja) 回路基板用部材及びこれを用いた回路基板の製造方法
JPH06252555A (ja) 多層配線基板
JPH05327209A (ja) 多層用接着シートおよび多層基板の製造方法
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
JPH1187923A (ja) 多層配線板の製造法
JP2008181914A (ja) 多層プリント配線板及びその製造方法
JP2006202889A (ja) リジッドフレックス多層プリント配線板の製造方法
JPH10335834A (ja) 多層配線基板
JP4207495B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080407

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140407

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees