WO2007032118A1 - 炭化ケイ素半導体装置 - Google Patents

炭化ケイ素半導体装置 Download PDF

Info

Publication number
WO2007032118A1
WO2007032118A1 PCT/JP2006/308531 JP2006308531W WO2007032118A1 WO 2007032118 A1 WO2007032118 A1 WO 2007032118A1 JP 2006308531 W JP2006308531 W JP 2006308531W WO 2007032118 A1 WO2007032118 A1 WO 2007032118A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
silicon carbide
carbide
type
conductivity type
Prior art date
Application number
PCT/JP2006/308531
Other languages
English (en)
French (fr)
Inventor
Hiroshi Sugimoto
Yoshinori Matsuno
Kenichi Ohtsuka
Noboru Mikami
Kenichi Kuroda
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to US12/066,366 priority Critical patent/US7847296B2/en
Priority to EP06745609A priority patent/EP1936695B1/en
Priority to DE602006017413T priority patent/DE602006017413D1/de
Priority to CN2006800340064A priority patent/CN101268555B/zh
Publication of WO2007032118A1 publication Critical patent/WO2007032118A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Definitions

  • the present invention relates to a carbide semiconductor device, and more particularly to a carbide semiconductor device that controls high-current and high-current power.
  • elements having a symmetric structure are generally formed in the plane of a semiconductor substrate from the viewpoint of equalizing the breakdown electric field strength and the like.
  • the elements are laid out so that the shape of the elements is symmetrical (line symmetry, point symmetry) when the semiconductor substrate is viewed directly above.
  • the element is formed in a predetermined crystal growth layer grown on the surface of the semiconductor substrate.
  • the semiconductor substrate is a semiconductor substrate in which the angle (off angle) between the substrate surface and the crystal plane in crystal growth is 0 degrees
  • the crystal grown epitaxially on the surface of the semiconductor substrate The angle between the surface of the growth layer and the crystal plane of the crystal growth layer is 0 degrees.
  • the symmetry of the shape of the element formed in the crystal growth layer is reflected, and a three-dimensionally symmetric element structure can be obtained.
  • the crystal plane of SiC does not have plane symmetry, and the limiting power of the conditions for epitaxial growth of SiC.
  • Patent Document 1 JP 2000-188406 A
  • the dielectric breakdown electric field strength varies depending on the crystal plane orientation. Therefore, in a semiconductor device using an inclined substrate having an angle between the substrate surface and the crystal plane of SiC, even if the elements are laid out so as to be symmetric when viewed from directly above the semiconductor substrate, In a portion located on one side of the inclined direction in the region forming the element, dielectric breakdown may occur at a lower voltage than the other portion in the inclined direction. Therefore, there is a problem that the performance of the semiconductor device is lowered.
  • the SiC semiconductor substrate includes a relatively large number of defects, the ratio of including these defects inside the element increases. In particular, if these defects are located in a region where the above-described breakdown is likely to occur, the breakdown occurs locally in the portion, and the element is destroyed or the lifetime of the element is reduced. There is a problem that the yield as a semiconductor device is lowered.
  • the present invention has been made to solve the above problems, and an object thereof is to provide a silicon carbide semiconductor device having a high dielectric breakdown resistance and a high yield. Means for solving the problem
  • a silicon carbide semiconductor device includes a tilted carbide substrate having a main surface, a first conductivity type carbide layer, and a second conductivity type region.
  • the first conductivity type carbide layer is grown on the main surface of the inclined carbide substrate.
  • the second conductivity type region is formed on the surface of the silicon carbide layer to form an element.
  • the outer periphery is formed so that the electric field component in the same direction is smaller than the electric field component that is not in the same direction as the crystal plane orientation.
  • the invention's effect in the silicon carbide semiconductor device according to the present invention is generated with respect to the electric field generated in the outer peripheral portion of the second conductivity type region.
  • the electric field component that is not in the same direction as the crystal plane orientation By making it smaller than the electric field component that is not in the same direction as the crystal plane orientation, the occurrence of avalanche breakdown can be suppressed.
  • the region where the avalanche breakdown occurs is narrowed and the probability that a defect or the like exists in this region is reduced, it is possible to reduce the destruction of the device or the life of the device.
  • the yield of elemental semiconductor devices can be improved.
  • FIG. 1 is a plan view of a silicon carbide semiconductor device according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view taken along a cross-sectional line VII-II shown in FIG. 1 in the embodiment.
  • FIG. 3 is a perspective view showing a crystal structure of the carbide carbide in the carbide carbide semiconductor device in the same embodiment.
  • FIG. 4 is a perspective view showing the positional relationship between the silicon carbide semiconductor device shown in FIGS. 2 and 3 and the crystal plane in the same embodiment.
  • FIG. 4 is a perspective view showing the positional relationship between the silicon carbide semiconductor device shown in FIGS. 2 and 3 and the crystal plane in the same embodiment.
  • FIG. 5 is a plan view of a silicon carbide semiconductor device according to a second embodiment of the present invention.
  • FIG. 6 is a cross-sectional view taken along a cross-sectional line VI-VI shown in FIG. 5 in the same embodiment.
  • FIG. 7 is a perspective view showing the positional relationship between the silicon carbide semiconductor device shown in FIGS. 5 and 6 and the crystal plane in the same embodiment.
  • FIG. 8 is a first plan view of the silicon carbide semiconductor device for illustrating the predetermined angle dependence of the avalanche breakdown in the embodiment.
  • FIG. 9 is a second plan view of the silicon carbide semiconductor device for illustrating the predetermined angle dependency of the avalanche breakdown in the embodiment.
  • a pn diode will be described as an example of the silicon carbide semiconductor device according to the first embodiment of the present invention.
  • an n-type pressure-resistant layer 3 having a carbon carbide element force is formed by an epitaxial growth method.
  • a p-type silicon carbide region 4 is formed in the n-type breakdown voltage layer 3.
  • a p-type contact electrode 5 is formed on the surface of the p-type carbide region 4.
  • an n-type contact electrode 6 is formed on the back surface of the inclined carbide carbide substrate 2.
  • the shape of the p-type carbide region 4 seen from the force directly above the tilted substrate 2 is rectangular (rectangular), and its corners suppress the concentration of the electric field. It is rounded.
  • the rectangle or polygon used in this specification is not intended to be a mathematical rectangle or the like, but includes, for example, those with rounded corners and those due to manufacturing variations. It means something that is stiff.
  • an n-type silicon carbide inclined substrate 2 is prepared in which the substrate surface and the crystal plane in crystal growth are shifted by a predetermined angle (about several degrees).
  • An n-type breakdown voltage layer 3 is formed by growing carbide on the main surface of the n-type carbide carbide inclined substrate 2 by an epitaxial growth method.
  • a p-type carbide region 4 is formed.
  • the p-type carbide region 4 is formed to a predetermined depth with the outer shape on the surface.
  • a p-type contact electrode 5 having an aluminum layer force is formed on the surface of the p-type carbide region 4 by, for example, sputtering.
  • an n- type contact electrode 6 having a nickel layer force is formed on the back surface of the tilted substrate 2 by, for example, sputtering.
  • the crystal structure 10 of the carbide carbide has a hexagonal crystal structure (hexagonal crystal).
  • the angle formed with the crystal plane 11 along the tilt direction (11-20) direction 13 of the (0001) crystal plane 11 of the carbide is, for example, 8 degrees.
  • the substrate surface is cut out. For this reason, an epitaxy is formed on the surface of the inclined carbide carbide substrate 2.
  • the angle formed between the (0001) crystal plane 11 of the carbide and the surface of the n-type withstand voltage layer 3 is 8 degrees.
  • the p-type carbide region 4 having a rectangular planar shape has a long side parallel to the inclination direction 16 and a short side defined as the inclination direction.
  • the n-type breakdown voltage layer 3 is formed so as to be orthogonal to each other.
  • the inclination direction 16 is shown as a projection line on the surface of the n-type pressure-resistant layer 3 in the (11-20) direction 13.
  • the (0001) axis 12 of the silicon carbide crystal is inclined with respect to the normal of the surface of the carbide substrate 2 or the normal of the surface of the n-type breakdown voltage layer 3.
  • An angle (8 degrees) corresponding to the angle is formed.
  • the (0001) plane 11 of the carbide carbide crystal also forms an angle (8 degrees) corresponding to the tilt angle with the surface of the carbide substrate 2 or the surface of the n-type breakdown voltage layer 3.
  • the arrangement relationship between the (11 20) faces 14a and 14b of the silicon carbide crystal and the side wall (outer peripheral part) located so as to face the inclination direction of the p-type carbide region 4 is located upstream in the inclination direction.
  • the outer peripheral portion 4a is different from the outer peripheral portion 4b located downstream in the tilt direction.
  • the p-type carbide region 4 is formed so that the surface force of the n-type breakdown voltage layer 3 also extends over a predetermined depth, and the side wall (side surface) constituting the outer peripheral portion of the p-type carbide region is formed. ) And the bottom (surface) form an angle, so that the electric field 21 tends to concentrate in the corner portion of the outer periphery.
  • the silicon carbide semiconductor device there is a crystal plane dependence on the avalanche breakdown field strength, and the avalanche breakdown field strength of the (11-20) plane 14 is higher than that of other crystal planes. And has a low nature.
  • the carbide semiconductor device there is a portion where dielectric breakdown is likely to occur due to the influence of the carbide tilt substrate. Since the p-type carbide region 4 in the silicon carbide semiconductor device is formed by implanting p-type impurities, depending on the implantation conditions, etc., the bottom portion of the outer periphery has a curved surface with a certain radius of curvature. Become.
  • the silicon carbide tilted substrate 2 has defects such as crystal defects and impurities, the n-type breakdown voltage layer 3 and the p-type carbide region 4 also have an area density with similar defects. Will do. If some or all of these defects are present in the above-described areas where avalanche breakdown is likely to occur, the lifetime of the device may be shortened or the device may be destroyed, resulting in a reduction in device manufacturing yield. .
  • the short side of the rectangular P-type carbide region 4 has a direction 17 perpendicular to the tilt direction 16.
  • the long side is made parallel to the tilt direction 16.
  • the direction 17 is parallel to the line of intersection between the (11-20) plane 14 and the surface of the n-type breakdown voltage layer 3.
  • a pn diode has been described as an example of an element.
  • the element is not limited to a pn diode, for example, a Schottky formed by contact between a semiconductor layer and a metal film. It can also be applied to diodes.
  • the above structure can be applied to a region in which a switching element such as a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor) or a thyristor is formed.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • An inclined substrate with the surface 11 inclined in the (1-100) direction 15 may be applied.
  • the carbide region located parallel to the line of intersection between the (1 100) plane orthogonal to the (1 100) direction 15 and the (0001) plane 11 orthogonal to this (direction orthogonal to the tilt direction) A similar effect can be obtained by making the length of the side wall surface of the side wall shorter than the length of the side wall surface located parallel to the tilt direction.
  • the pn diode will be described as the silicon carbide semiconductor device according to the second embodiment of the present invention.
  • the p-type carbide region 4 having a rectangular planar shape has both the long side and the short side inclined in the direction 16.
  • it is formed in the n-type withstand voltage layer 3 so as to intersect the direction 17 orthogonal to the tilt direction. Since the configuration other than this is the same as the configuration of the above-described carbonized semiconductor device, the same members are denoted by the same reference numerals and description thereof is omitted.
  • the electric field tends to be relatively concentrated in the corner portion of the outer peripheral portion of the p-type carbide region 4 formed in the n-type breakdown voltage layer 3 by ion implantation.
  • the (11 20) plane 14 has a low breakdown dielectric field strength compared to other crystal orientation planes, and dielectric breakdown occurs due to the influence of the tilted substrate of the carbide carbide. There is an easy part.
  • the present carbide semiconductor device 1 in order to further narrow the outer peripheral portion 44 of the p-type carbide region 4 that is parallel to the (11-20) plane 14a where avalanche breakdown is likely to occur.
  • the p-type carbide region 4 having a rectangular planar shape is a portion parallel to the (11 2 0) plane 14a described above. It is formed so as to be located at one corner.
  • the region where avalanche breakdown is likely to occur is narrowed, the probability that a defect or the like is present in this region is further reduced, so that the device is destroyed or the lifetime of the device is reduced. Can be reduced. As a result, the yield of the silicon carbide semiconductor device can be further improved.
  • the angle between the direction 17 perpendicular to the tilt direction 16 and the short side of the p-type carbide region 4 is 45.
  • the angle formed between the long side of the p-type carbide region 4 and the direction 17 perpendicular to the tilt direction 16 is smaller than 45 degrees (see FIG. 5). Therefore, the area of the outer periphery of the P-type carbide region 4 parallel to the (11-20) plane 11 is increased! ], There is a risk that avalanche ⁇ dielectric breakdown is likely to occur. Therefore, the positional relationship based on this angle is not preferable.
  • the crystal plane that is crystallographically equivalent to the (11-20) plane is at an angle of 120 degrees with the (11-20) plane.
  • Figure 8 shows the intersection of the two planes and the (1120) plane with the surface of the n-type breakdown voltage layer.
  • Intersection line 18 shows the intersection of the (11 20) plane and the surface, and intersection lines 19 and 20 represent the two planes and the surface that exist at an angle of 120 degrees with each (11-20) plane. Indicates the part where.
  • the line 19 of the other two lines 19, 20 is the long side. Parallel to the side. In this case, a parallel portion of the outer peripheral portion of the p-type carbide region 4 is located along the long side with respect to the crystal plane corresponding to the intersection line 19. Therefore, there is a possibility that avalanche breakdown is likely to occur, and the arrangement relationship of the p-type carbide region 4 based on this angle is not preferable.
  • the above-described silicon carbide semiconductor device can be applied to, for example, an element region constituting a Schottky diode, a MOSFET, an IGBT, or a thyristor as described above.
  • the (0001) plane in the silicon carbide crystal is
  • planar shape of the p-type carbide region constituting the element is rectangular (rectangular) has been described as an example, but the P-type carbide region is described as an example.
  • the planar shape is not limited to a rectangle, but may be a substantially polygonal shape.
  • the shortest side in the p-type carbide region is parallel to the direction orthogonal to the tilt direction, and any of the sides constituting the polygon is tilted (or tilted)
  • the formation of the avalanche breakdown can be suppressed by forming the n-type withstand voltage layer so as to intersect the direction perpendicular to the avalanche.
  • the present invention is effectively used for a carbide semiconductor device that controls high-current power at a high voltage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　ｎ型の炭化ケイ素傾斜基板（２）の主表面上に、エピタキシャル成長法によって炭化ケイ素からなるｎ型の耐圧層（３）が形成されている。ｎ型の耐圧層（３）に平面形状が長方形のｐ型炭化ケイ素領域（４）が形成されている。ｐ型炭化ケイ素領域（４）の表面にｐ型コンタクト電極（５）が形成されている。ｐ型炭化ケイ素領域（４）では、アバランシェ絶縁破壊が生じやすくなる炭化ケイ素結晶の（１１－２０）面（１４ａ）と平行になるｐ型炭化ケイ素領域（４）の外周部の部分が短辺側に位置する。これにより、炭化ケイ素半導体装置の絶縁耐性を高くすることができる。

Description

明 細 書
炭化ケィ素半導体装置
技術分野
[0001] 本発明は炭化ケィ素半導体装置に関し、特に、高電圧で大電流の電力を制御する 炭化ケィ素半導体装置に関するものである。
背景技術
[0002] 電力を制御するパワー用の半導体装置では、破壊電界強度等を等しくする観点か ら、一般的には半導体基板面内において対称な構造を有する素子が形成される。す なわち、半導体基板を真上力 見たときに、素子の形状が対称 (線対称、点対称）に なるように素子がレイアウトされる。素子は、半導体基板の表面に成長された所定の 結晶成長層に形成される。このとき、半導体基板として、基板表面と結晶成長におけ る結晶面とのなす角度 (オフ角度）が 0度である半導体基板の場合には、その半導体 基板の表面上にェピタキシャル成長された結晶成長層の表面と、その結晶成長層の 結晶面とのなす角度は 0度なる。そのため、その結晶成長層に形成される素子の形 状の対称性が反映されて、 3次元的にも対称な素子の構造が得られることになる。
[0003] ところが、半導体装置として SiC (炭化ケィ素）を用いた半導体装置では、 SiCの結 晶面が面対称性を有していないこと、そして、 SiCのェピタキシャル成長の条件の制 限力 基板面と結晶面とが数度の角度をなす傾斜基板が用いられることにより、半導 体基板を真上力も見たときに、たとえ線対称になるように素子の形状がレイアウトされ ていても、基板結晶方位を考慮すると、 3次元構造的には対称な素子の構造が得ら れることにはならない。
[0004] たとえば、ダイオード等を構成する注入領域の深さ方向に延在する面 (外周部の側 壁または側面）を考えると、傾斜方向に互いに対向する平行な外周部の面において 電圧印加時に形成される電界の方向は、結晶方位が 180度異なる結晶面方位の方 向に相当する。また、傾斜方向の下流側と上流側にそれぞれ位置する外周部の側 壁を考えると、下流側に位置する側壁と上流側に位置する側壁とでは、結晶面とのな す角度が異なることになる。このような SiCを用いた半導体装置を開示した文献として 特許文献 1がある。
特許文献 1 :特開 2000— 188406号公報
発明の開示
発明が解決しょうとする課題
[0005] SiCを用いた半導体装置では、絶縁破壊電界強度が結晶面方位により異なる。そ のため、基板面と SiCの結晶面とが角度を有する傾斜基板を用いた半導体装置では 、半導体基板を真上から見たときに、たとえ対称になるように素子がレイアウトされて いても、素子をなす領域において傾斜した方向の一方の側に位置する部分では、傾 斜方向の他方の部分より低い電圧で絶縁破壊が起こることがある。そのため半導体 装置の性能を下げるという問題がある。
[0006] また、 SiCの半導体基板では、欠陥を比較的多く含むため、素子の内部にこれらの 欠陥を含んでしまう割合が高くなる。特に、これらの欠陥が上述した絶縁破壊の起こり やす 、領域に位置して 、ると、その部分にぉ 、て局所的に絶縁破壊が生じて素子が 破壊されたり素子の寿命が低下するために、半導体装置としての歩留まりが低下す るという問題があった。
[0007] 本発明は上記問題点を解決するためになされたものであり、その目的は絶縁破壊 耐性の高ぐ高い歩留まりが得られる炭化ケィ素半導体装置を提供することである。 課題を解決するための手段
[0008] 本発明に係る炭化ケィ素半導体装置は、主表面を有する炭化ケィ素傾斜基板と第 1導電型の炭化ケィ素層と第 2導電型領域とを備えている。第 1導電型の炭化ケィ素 層は、炭化ケィ素傾斜基板の主表面に成長されている。第 2導電型領域は、炭化ケ ィ素層の表面に形成されて素子となる。その第 2導電型領域では、第 2導電型領域 に印加される電圧に伴って第 2導電型領域の外周部に生じる電界に対して、ァバラ ンシ 絶縁破壊に基づく所定の結晶面の面方位と同じ方向の電界の成分が、結晶 面の面方位と同じ方向でない電界の成分よりも小さくなるように外周部が形成されて いる。
発明の効果 [0009] 本発明に係る炭化ケィ素半導体装置では、第 2導電型領域の外周部に生じる電界 に対して、アバランシヱ絶縁破壊に基づく所定の結晶面の面方位と同じ方向の電界 の成分が、結晶面の面方位と同じ方向でない電界の成分よりも小さくされていること で、アバランシェ絶縁破壊が生じるのを抑制することができる。また、アバランシェ破 壊が生じる領域が狭められて、この領域内に欠陥等が存在する確率が低くなつて、 素子が破壊されたり素子の寿命が低下するのを低減することができる結果、炭化ケィ 素半導体装置の歩留まりを向上することができる。
図面の簡単な説明
[0010] [図 1]本発明の実施の形態 1に係る炭化ケィ素半導体装置の平面図である。
[図 2]同実施の形態において、図 1に示す断面線 Π— IIにおける断面図である。
[図 3]同実施の形態において、炭化ケィ素半導体装置における炭化ケィ素の結晶構 造を示す斜視図である。
[図 4]同実施の形態において、図 2および図 3に示す炭化ケィ素半導体装置と結晶面 との位置関係を示す斜視図である。
[図 5]本発明の実施の形態 2に係る炭化ケィ素半導体装置の平面図である。
[図 6]同実施の形態において、図 5に示す断面線 VI— VIにおける断面図である。
[図 7]同実施の形態において、図 5および図 6に示す炭化ケィ素半導体装置と結晶面 との位置関係を示す斜視図である。
[図 8]同実施の形態において、アバランシェ絶縁破壊の所定角度依存性を説明する ための炭化ケィ素半導体装置の第 1の平面図である。
[図 9]同実施の形態において、アバランシェ絶縁破壊の所定角度依存性を説明する ための炭化ケィ素半導体装置の第 2の平面図である。
符号の説明
[0011] 1 炭化ケィ素半導体装置、 2 炭化ケィ素傾斜基板、 3 n型の耐圧層、 4 p型の 炭化ケィ素領域、 5 p型のコンタクト電極、 6 n型のコンタクト電極、 10 炭化ケィ素 結晶、 11 (0001)面、 12 (0001)方向、 13, 13a, 13b (11— 20)方向、 14, 14 a, 14b (11— 20)面、 15 (1— 100)方向、 16 傾斜方向、 17 傾斜方向と直交 する方向、 18〜20 交線、 21 電界。 発明を実施するための最良の形態
[0012] 実施の形態 1
本発明の実施の形態 1に係る炭化ケィ素半導体装置として、 pnダイオードを例に挙 げて説明する。図 1および図 2に示すように、 n型の炭化ケィ素傾斜基板 2の主表面 上に、ェピタキシャル成長法によって炭化ケィ素力もなる n型の耐圧層 3が形成され ている。その n型の耐圧層 3に p型炭化ケィ素領域 4が形成されている。その p型炭化 ケィ素領域 4の表面に p型コンタクト電極 5が形成されている。
[0013] 一方、炭化ケィ素傾斜基板 2の裏面には n型コンタクト電極 6が形成されている。こ の炭化ケィ素半導体装置 1では、炭化ケィ素傾斜基板 2の真上力 見た p型炭化ケィ 素領域 4の形状は長方形 (矩形)とされ、その角部は電界の集中を抑制するために丸 みを帯びている。なお、この明細書でいう矩形あるいは多角形は、数学的な矩形等を 意図するものではなぐたとえば角部が丸みを帯びたものや製造上のばらつきによる ものも包含し、一見して矩形等とわ力る程度のものをいう。
[0014] 次に、上述した炭化ケィ素半導体装置 1の製造方法について簡単に説明する。ま ず、基板表面と結晶成長における結晶面とが所定の角度 (約数度)だけずれた n型の 炭化ケィ素傾斜基板 2が用意される。その n型の炭化ケィ素傾斜基板 2の主表面上 にェピタキシャル成長法によって、炭化ケィ素を成長させることにより n型の耐圧層 3 が形成される。
[0015] その n型の耐圧層 3の所定の領域に p型の不純物を注入することによって、 p型炭化 ケィ素領域 4が形成される。これにより、 p型炭化ケィ素領域 4は、表面における外形 形状をもって所定の深さにまで形成されることになる。その p型炭化ケィ素領域 4の表 面上に、たとえばスパッタ法等によってアルミニウム層力もなる p型コンタクト電極 5が 形成される。一方、炭化ケィ素傾斜基板 2の裏面には、たとえばスパッタ法等によつ てニッケル層力 なる n型コンタクト電極 6が形成される。
[0016] 図 3に示すように、炭化ケィ素の結晶構造 10は六角柱の結晶構造 (六方晶）を有し ている。炭化ケィ素傾斜基板 2では、その炭化ケィ素の（0001)結晶面 11の傾斜方 向（11— 20)方向 13に沿って、その結晶面 11とのなす角度がたとえば 8度となるよう に基板面が切り出されている。このため、その炭化ケィ素傾斜基板 2の表面にェピタ キシャル成長される n型の耐圧層 3においても、炭化ケィ素の（0001)結晶面 11と n 型の耐圧層 3の表面とがなす角度は 8度となる。
[0017] 本炭化ケィ素半導体装置では、図 1に示すように、平面形状が長方形の p型炭化ケ ィ素領域 4は、その長辺が傾斜方向 16に平行になり短辺が傾斜方向と直交するよう に n型の耐圧層 3に形成されている。傾斜方向 16は、（11— 20)方向 13の n型の耐 圧層 3の表面への投影線として示される。
[0018] 図 2〜図 4に示すように、炭化ケィ素結晶の（0001)軸 12は、炭化ケィ素基板 2の 表面の法線または n型の耐圧層 3の表面の法線とは傾斜角度に対応する角度（8度） をなしている。また、炭化ケィ素結晶の (0001)面 11も、炭化ケィ素基板 2の表面また は n型の耐圧層 3の表面とは傾斜角度に対応する角度（8度）をなして ヽる。炭化ケィ 素結晶の（11 20)面 14a, 14bと p型炭化ケィ素領域 4の傾斜方向に対向するよう に位置する側壁 (外周部）との配置関係は、傾斜方向の上流側に位置する外周部 4a と傾斜方向の下流側に位置する外周部 4bとで異なる。
[0019] ところで、 p型炭化ケィ素領域 4は、 n型の耐圧層 3の表面力も所定の深さにわたつ て形成されて、 p型炭化ケィ素領域の外周部を構成する側壁 (側面)と底 (面)とが角 度をなしているために、外周部の角の部分では電界 21が集中しやすくなる。
[0020] また、炭化ケィ素半導体装置では、アバランシェ絶縁破壊電界強度に対して結晶 面の依存性があり、 (11 - 20)面 14のアバランシヱ絶縁破壊電界強度が他の結晶方 位面に比べて低い性質がある。そして、炭化ケィ素半導体装置では、炭化ケィ素傾 斜基板の影響により絶縁破壊が起こりやすい部分がある。その炭化ケィ素半導体装 置における p型炭化ケィ素領域 4は p型不純物を注入することにより形成されるため、 注入条件等によっては外周部の底の部分ではある程度の曲率半径をもった曲面とな る。
[0021] そのため、図 4に示すように、特に、傾斜方向の下流側に位置する外周部の 4aと炭 化ケィ素結晶の（11 20)面 14aとの配置関係では、この曲面の一部には（11 20 )面 14aと平行になる部分 44が存在する。 p型炭化ケィ素領域 4に印加される電圧に 伴って p型炭化ケィ素領域 4の外周部に生じる電界のうち、その平行になっている部 分 44においては、（11 20)面 14aの面方位（11 20)方向 13と同じ方向の電界 の成分が生じることになり、この電界の成分がアバランシヱ絶縁破壊を招きやすくす る。
[0022] また、炭化ケィ素傾斜基板 2では、結晶欠陥や不純物等の欠陥が存在するため、 n 型の耐圧層 3や p型炭化ケィ素領域 4にも同様の欠陥がある面積密度をもって存在 することになる。この欠陥の一部あるいはその全部が上述したアバランシェ絶縁破壊 が生じやすい部分に存在すると、素子の寿命が短くなつたり素子が破壊されたりする 現象が生じて、素子の製造歩留まりを低下させることになる。
[0023] 上述した炭化ケィ素半導体装置では、アバランシヱ絶縁破壊が生じやすくなる（11 — 20)面 14aと平行になる p型炭化ケィ素領域 4の外周部の部分 44をより狭くするた めに、平面形状が長方形の p型炭化ケィ素領域 4は、上述した（11— 20)面 14aと平 行になる部分 44が短辺側に位置するように形成される。
[0024] これを n型の耐圧層 3および p型炭化ケィ素領域 4の表面において平面的に捉える と、長方形の P型炭化ケィ素領域 4における短辺側が傾斜方向 16と直交する方向 17 と平行にされ、長辺側が傾斜方向 16と平行にされる。なお、この方向 17は、（11— 2 0)面 14と n型の耐圧層 3の表面との交線と平行である。
[0025] こうすることで、 p型炭化ケィ素領域 4の長辺側が傾斜方向 16と直交する方向 17と 平行な炭化ケィ素半導体装置の場合と比べて、（11— 20)面 14と平行になる p型炭 化ケィ素領域 4の外周部の部分 (領域)をより狭めることができ、 p型炭化ケィ素領域 4 の外周部に生じる電界に対して、（11— 20)面 14の面方位（11— 20)方向 13と同じ 方向の電界の成分をより少なくすることができる。その結果、アバランシェ絶縁破壊が 生じるのを抑制することができる。
[0026] そして、さらに、そのアバランシェ絶縁破壊が生じやすい領域が狭められることで、 この領域内に欠陥等が存在する確率が低くなつて、素子が破壊されたり素子の寿命 が低下するのを低減することができる。これらの結果、炭化ケィ素半導体装置の歩留 まりを向上することができる。
[0027] なお、上述した炭化ケィ素半導体装置 1では、素子として pnダイオードを例に挙げ て説明したが、素子としては pnダイオードに限られず、たとえば半導体層と金属被膜 の接触によって形成されるショットキダイオードにも適用することができる。また、上述 した構造は、ダイオードの他に、 MOSFET (Metal Oxide Semiconductor Field Ef feet Transistor)、 IGBT (Insulated Gate Bipolar Transistor)ある ヽはサイリスタ等 のスッチング素子を構成する領域にも適用することが可能である。
[0028] さらに、上述した炭化ケィ素半導体装置 1では、炭化ケィ素結晶における（0001) 面 11を（11— 20)方向 13へ傾斜した傾斜基板を例に挙げて説明した力 その（000 1)面 11を（1— 100)方向 15へ傾斜させた傾斜基板を適用してもよ ヽ。この場合には 、（1 100)方向 15と直交する（1 100)面とこれに直交する（0001)面 11との交線 (傾斜方向と直交する方向）と平行に位置する炭化ケィ素領域の側壁の表面におけ る長さを、傾斜方向に平行に位置する側壁の表面における長さよりも短くすることで、 同様の効果を得ることができる。
[0029] 実施の形態 2
本発明の実施の形態 2に係る炭化ケィ素半導体装置として、 pnダイオードの他の 例に挙げて説明する。図 5および図 6に示すように、本実施の形態に係る炭化ケィ素 半導体装置 1では、平面形状が長方形の p型炭化ケィ素領域 4は、その長辺および 短辺の双方が傾斜方向 16または傾斜方向と直交する方向 17と交差するように n型 の耐圧層 3に形成されている。なお、これ以外の構成については前述した炭化ケィ素 半導体装置の構成と同様なので、同一部材には同一符号を付しその説明を省略す る。
[0030] 前述したように、イオン注入によって n型の耐圧層 3に形成される p型炭化ケィ素領 域 4の外周部の角の部分では、電界が比較的集中しやすくなる。また、炭化ケィ素半 導体装置では、（11 20)面 14のァバランシ 絶縁破壊電界強度が他の結晶方位 面に比べて低い性質があり、そして、炭化ケィ素傾斜基板の影響により絶縁破壊が 起こりやすい部分がある。
[0031] そのため、（11 20)面 14と平行な位置関係となる p型炭化ケィ素領域の外周部の 部分 (領域)では、（11 20)面 14aの面方位（11 20)方向 13と同じ方向の電界の 成分が生じることになり、この電界の成分がアバランシヱ絶縁破壊を招きやすくする。
[0032] 本炭化ケィ素半導体装置 1では、アバランシェ絶縁破壊が生じやすくなる（11— 20 )面 14aと平行になる p型炭化ケィ素領域 4の外周部の部分 44をさらに狭めるために 、図 7に示すように、平面形状が長方形の p型炭化ケィ素領域 4は、上述した（11 2 0)面 14aと平行になる部分 44力 外周部における底の 4隅の角のうちの一つの角の 部分に位置するように形成される。
[0033] こうすることで、 p型炭化ケィ素領域 4の長辺側が傾斜方向 16と直交する方向 17と 平行な炭化ケィ素半導体装置の場合と比べて、 (11 - 20)面 11と平行になる p型炭 化ケィ素領域 4の外周部の部分 (領域)をさらに狭めることができ、その結果、ァバラ ンシェ絶縁破壊が生じるのをさらに抑制することができる。
[0034] また、アバランシェ絶縁破壊が生じやすい領域がより狭められることで、この領域内 に欠陥等が存在する確率がさらに低くなつて、素子が破壊されたり素子の寿命が低 下するのをより低減することができる。これらの結果、炭化ケィ素半導体装置の歩留ま りをさらに向上することができる。
[0035] なお、 p型炭化ケィ素領域の平面形状として矩形 (長方形)を前提とする場合に、傾 斜方向と直交する方向と p型炭化ケィ素領域の短辺側とのなす角度と、ァバランシ 絶縁破壊との関係（ァバランシ 絶縁破壊の当該角度の依存性）については、次のよ うに考えられる。
[0036] n型の耐圧層および p型炭化ケィ素領域の表面において平面的に捉えると、傾斜 方向 16と直交する方向 17と p型炭化ケィ素領域 4の短辺側とのなす角度が 45度以 上の場合には、 p型炭化ケィ素領域 4の長辺側と傾斜方向 16と直交する方向 17との なす角度は 45度よりも小さくなる（図 5参照)。そのため、（11— 20)面 11と平行にな る P型炭化ケィ素領域 4の外周部の領域の面積が増力！]して、アバランシヱ絶縁破壊が 生じやすくなるおそれがある。したがって、この角度に基づく配置関係は好ましくない
[0037] また、炭化ケィ素基板にお!、て傾斜を考慮しなければ（ 11— 20)面と結晶的に等 位な結晶面は、（11— 20)面と 120度をなす角度で 2面存在する。その 2つの面およ び（11 20)面のそれぞれが n型の耐圧層の表面と交差する部分を交線として図 8 に示す。交線 18は（11 20)面と表面とが交差する部分を示し、交線 19, 20は、そ れぞれ（ 11— 20)面と 120度をなす角度で存在する 2面と表面とが交差する部分を 示す。 [0038] 平面形状が長方形の p型炭化ケィ素領域 4の短辺側と交線 18とのなす角度を 30 度にすると、他の 2つの交線 19, 20のうち交線 19が長辺側と平行になる。この場合 には、交線 19に対応する結晶面に対し、 p型炭化ケィ素領域 4の外周部において平 行になる部分が長辺側に沿って位置することになる。そのため、アバランシェ絶縁破 壊が生じやすくなるおそれがあって、この角度に基づく p型炭化ケィ素領域 4の配置 関係は好ましくない。
[0039] そこで、図 9に示すように、 p型炭化ケィ素領域 4の短辺側と交線 18とのなす角度を 15度にすることで、 2つの等位な結晶面のうちの一つの結晶面に対する交線 19と長 辺側とのなす角度 15度となり、他の一つの結晶面に対する交線 20と長辺側または 短辺側とのなす角度は 45度となる。これにより、 p型炭化ケィ素領域 4の外周部にお いて、（ 11 20)面および（ 11 20)面と 120度をなす角度で存在する 2面の 、ずれ に対しても、平行になる部分が大幅に低減される。したがって、アバランシェ絶縁破 壊を効果的に抑制する観点からは、当該角度に基づく p型炭化ケィ素領域 4の配置 関係が最も好まし 、と考えられる。
[0040] 上述した炭化ケィ素半導体装置では、 pnダイオードの他に、前述したように、たとえ ばショットキダイオード、 MOSFET、 IGBTあるいはサイリスタ等を構成する素子領域 にも適用することが可能である。
[0041] また、傾斜基板についても、前述したように、炭化ケィ素結晶における（0001)面を
(11— 20)方向へ傾斜した傾斜基板の他に、その（0001)面を（1— 100)方向へ傾 斜させた傾斜基板を適用しても同様の効果を得ることができる。
[0042] さらに、上述した各実施の形態では、素子を構成する p型炭化ケィ素領域の平面形 状が矩形状 (長方形)の場合を例に挙げて説明したが、 P型炭化ケィ素領域の平面 形状としては長方形に限られず、実質的に多角形状であればよい。
[0043] この場合にも、 p型炭化ケィ素領域において最も短い辺が傾斜方向と直交する方向 と平行にされるカゝ、多角形を構成する各辺のいずれもが傾斜方向（または傾斜方向と 直交する方向）と交差するように n型の耐圧層に形成されていることで、アバランシェ 絶縁破壊が生じるのを抑制することができる。
[0044] 今回開示された実施の形態はすべての点で例示にすぎず、これに制限されるもの ではない。本発明は上記で説明した範囲ではなぐ請求の範囲によって示され、請 求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。 産業上の利用可能性
この発明は、高電圧で大電流の電力を制御する炭化ケィ素半導体装置に有効に 利用される。

Claims

請求の範囲
[1] 主表面を有する炭化ケィ素傾斜基板 (2)と、
前記炭化ケィ素傾斜基板 (2)の前記主表面に成長された第 1導電型の炭化ケィ素 層（3)と、
前記炭化ケィ素層（3)の表面に形成された素子となる第 2導電型領域 (4)と を備え、
前記第 2導電型領域 (4)では、前記第 2導電型領域 (4)に印加される電圧に伴って 前記第 2導電型領域 (4)の外周部 (4a, 4b)に生じる電界に対して、アバランシェ絶 縁破壊に基づく所定の結晶面（14, 14a, 14b)の面方位と同じ方向の電界の成分 力 前記結晶面（14, 14a, 14b)の面方位と同じ方向でない電界の成分よりも小さく なるように前記外周部 (4a, 4b)が形成された、炭化ケィ素半導体装置。
[2] 前記結晶面（14, 14a, 14b)と平行に位置する前記第 2導電型領域 (4)の前記外 周部 (4a, 4b)の部分が、所定の前記結晶面（14, 14a, 14b)と平行でない前記第 2 導電型領域 (4)の前記外周部 (4a, 4b)の部分よりも狭く設定された、請求の範囲 1 記載の炭化ケィ素半導体装置。
[3] 前記炭化ケィ素層 3における所定の前記結晶面（14, 14a, 14b)は（11 20)結 晶面（14, 14a, 14b)である、請求の範囲 1記載の炭化ケィ素半導体装置。
[4] 前記第 2導電型領域 (4)は、前記外周部 (4a, 4b)の前記炭化ケィ素層（3)の表面 における平面形状が多角形とされて前記炭化ケィ素層（3)における所定の深さにま で形成された、請求の範囲 1記載の炭化ケィ素半導体装置。
[5] 前記第 2導電型領域 (4)は、所定の前記結晶面（14, 14a, 14b)と前記炭化ケィ 素層（3)の表面との交線が前記多角形をなす各辺と交差するように形成された、請 求の範囲 4記載の炭化ケィ素半導体装置。
[6] 前記第 2導電型領域 (4)は、所定の前記結晶面（14, 14a, 14b)と前記炭化ケィ 素層（3)の表面との交線が前記多角形をなす各辺のうち最も短い辺と平行になるよう に形成された、請求の範囲 4記載の炭化ケィ素半導体装置。
[7] 前記平面形状は長辺と短辺を有する長方形であり、
前記交線は前記短辺と略平行になるように配置された、請求の範囲 6記載の炭化 ケィ素半導体装置。
PCT/JP2006/308531 2005-09-14 2006-04-24 炭化ケイ素半導体装置 WO2007032118A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/066,366 US7847296B2 (en) 2005-09-14 2006-04-24 Silicon carbide semiconductor device
EP06745609A EP1936695B1 (en) 2005-09-14 2006-04-24 Silicon carbide semiconductor device
DE602006017413T DE602006017413D1 (de) 2005-09-14 2006-04-24 Siliciumcarbid-halbleiteranordnung
CN2006800340064A CN101268555B (zh) 2005-09-14 2006-04-24 碳化硅半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-267264 2005-09-14
JP2005267264A JP5068009B2 (ja) 2005-09-14 2005-09-14 炭化ケイ素半導体装置

Publications (1)

Publication Number Publication Date
WO2007032118A1 true WO2007032118A1 (ja) 2007-03-22

Family

ID=37864721

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/308531 WO2007032118A1 (ja) 2005-09-14 2006-04-24 炭化ケイ素半導体装置

Country Status (7)

Country Link
US (1) US7847296B2 (ja)
EP (1) EP1936695B1 (ja)
JP (1) JP5068009B2 (ja)
KR (1) KR101004230B1 (ja)
CN (1) CN101268555B (ja)
DE (1) DE602006017413D1 (ja)
WO (1) WO2007032118A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4921880B2 (ja) * 2006-07-28 2012-04-25 株式会社東芝 高耐圧半導体装置
US8221546B2 (en) 2008-03-26 2012-07-17 Ss Sc Ip, Llc Epitaxial growth on low degree off-axis SiC substrates and semiconductor devices made thereby
DE102008025243B3 (de) * 2008-05-27 2009-12-10 Siced Electronics Development Gmbh & Co. Kg Halbleiterbauelement mit asymmetrischem Randabschluss
JP2012146932A (ja) * 2011-01-14 2012-08-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JP2012146921A (ja) * 2011-01-14 2012-08-02 Denso Corp 炭化珪素半導体装置
JP2013239488A (ja) * 2012-05-11 2013-11-28 Rohm Co Ltd 半導体装置
CN105474403B (zh) * 2013-08-08 2018-10-23 富士电机株式会社 高耐压半导体装置及其制造方法
JPWO2022210255A1 (ja) * 2021-03-31 2022-10-06

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172187A (ja) * 1995-12-19 1997-06-30 Hitachi Ltd 接合型電界効果半導体装置およびその製造方法
JPH10107263A (ja) 1996-09-27 1998-04-24 Fuji Electric Co Ltd 絶縁ゲート型炭化ケイ素半導体装置
WO1999048153A1 (fr) * 1998-03-19 1999-09-23 Hitachi, Ltd. Dispositif de commutation a semi-conducteur au carbure de silicium
JP2001144288A (ja) 1999-11-17 2001-05-25 Denso Corp 炭化珪素半導体装置
JP2004079577A (ja) * 2002-08-09 2004-03-11 Denso Corp 炭化珪素半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4264857A (en) 1978-06-30 1981-04-28 International Business Machines Corporation Constant voltage threshold device
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
US6133587A (en) * 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
JP3635956B2 (ja) 1998-12-24 2005-04-06 富士電機ホールディングス株式会社 炭化けい素ショットキーバリアダイオードの製造方法
EP1689000A4 (en) * 2003-11-25 2008-06-11 Matsushita Electric Ind Co Ltd SEMICONDUCTOR ELEMENT

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172187A (ja) * 1995-12-19 1997-06-30 Hitachi Ltd 接合型電界効果半導体装置およびその製造方法
JPH10107263A (ja) 1996-09-27 1998-04-24 Fuji Electric Co Ltd 絶縁ゲート型炭化ケイ素半導体装置
WO1999048153A1 (fr) * 1998-03-19 1999-09-23 Hitachi, Ltd. Dispositif de commutation a semi-conducteur au carbure de silicium
EP1065726A1 (en) 1998-03-19 2001-01-03 Hitachi, Ltd. Silicon carbide semiconductor switching device
JP2001144288A (ja) 1999-11-17 2001-05-25 Denso Corp 炭化珪素半導体装置
JP2004079577A (ja) * 2002-08-09 2004-03-11 Denso Corp 炭化珪素半導体装置
US20040051136A1 (en) 2002-08-09 2004-03-18 Mitsuhiro Kataoka Silicon carbide semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1936695A4

Also Published As

Publication number Publication date
US7847296B2 (en) 2010-12-07
EP1936695A1 (en) 2008-06-25
KR20080038220A (ko) 2008-05-02
EP1936695A4 (en) 2008-10-22
EP1936695B1 (en) 2010-10-06
DE602006017413D1 (de) 2010-11-18
US20090134404A1 (en) 2009-05-28
JP2007081144A (ja) 2007-03-29
KR101004230B1 (ko) 2010-12-24
CN101268555B (zh) 2011-09-14
CN101268555A (zh) 2008-09-17
JP5068009B2 (ja) 2012-11-07

Similar Documents

Publication Publication Date Title
JP7241848B2 (ja) 絶縁ゲート型炭化珪素半導体装置
JP7259215B2 (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP6490305B2 (ja) 半導体装置および電力変換装置
JP5559530B2 (ja) 接合障壁ショットキー整流器およびその製造方法
JP5881322B2 (ja) 半導体装置
WO2007032118A1 (ja) 炭化ケイ素半導体装置
JP2006100593A (ja) 高耐圧半導体装置
US11031238B2 (en) Silicon carbide stacked substrate and manufacturing method thereof
JP2010045245A (ja) 半導体装置および半導体装置の製造方法
JP2007048842A (ja) 窒化物半導体素子
JP5999678B2 (ja) 半導体装置および半導体装置の製造方法
JP2004319974A (ja) 半導体装置及び半導体装置の製造方法
US8796694B2 (en) Semiconductor device
US20210134960A1 (en) Silicon Carbide Device with Trench Gate Structure and Method of Manufacturing
JP2019096795A (ja) 半導体装置
JP7455925B2 (ja) ショットキーバリアダイオード
JP5432488B2 (ja) バイポーラ型半導体装置
JP6932998B2 (ja) 炭化ケイ素ｍｏｓｆｅｔ及びその製造方法
JP6705670B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2024011224A (ja) 炭化珪素半導体装置
JP2010034220A (ja) バイポーラ半導体装置
JP2023132262A (ja) 半導体装置
JP5211479B2 (ja) 半導体装置および半導体装置の製造方法
JP2018064022A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680034006.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 12066366

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2006745609

Country of ref document: EP

Ref document number: 1020087006166

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE