WO2007026547A1 - 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 - Google Patents

回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 Download PDF

Info

Publication number
WO2007026547A1
WO2007026547A1 PCT/JP2006/316154 JP2006316154W WO2007026547A1 WO 2007026547 A1 WO2007026547 A1 WO 2007026547A1 JP 2006316154 W JP2006316154 W JP 2006316154W WO 2007026547 A1 WO2007026547 A1 WO 2007026547A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
ceramic substrate
metal
insulating ceramic
heat sink
Prior art date
Application number
PCT/JP2006/316154
Other languages
English (en)
French (fr)
Inventor
Youichirou Kaga
Hisayuki Imamura
Junichi Watanabe
Original Assignee
Hitachi Metals, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals, Ltd. filed Critical Hitachi Metals, Ltd.
Priority to JP2007533174A priority Critical patent/JP5326278B2/ja
Priority to US12/065,009 priority patent/US8563869B2/en
Priority to EP06782767.5A priority patent/EP1921675B1/en
Publication of WO2007026547A1 publication Critical patent/WO2007026547A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Definitions

  • Circuit board semiconductor module using the same, and circuit board manufacturing method
  • the present invention is used in a circuit board, particularly a power semiconductor module, in which a metal circuit board serving as a conductive circuit board is bonded to one surface of an insulating ceramic substrate, and a metal heat dissipation plate is bonded to the other surface.
  • the present invention relates to a bonded circuit board. In particular, it is a technology that can be effectively applied to power semiconductor modules that require high reliability for cooling and cooling cycles. Background art
  • a conductive metal plate (metal circuit plate) that becomes a circuit is joined to one surface (upper surface) of an insulating ceramic substrate made of aluminum nitride or silicon nitride, and the other surface ( Circuit boards with a heat-dissipating metal plate (metal heat-dissipating plate) bonded to the lower surface are widely used.
  • a copper plate or an aluminum plate is used as this metal plate.
  • a semiconductor element or the like is mounted on the upper surface of the metal circuit board.
  • the active ceramic method using brazing material and the V-free copper direct bonding method which directly bonds the copper plate, are used for bonding the insulating ceramic substrate and the metal plate.
  • the metal circuit board and the metal heat sink are provided so that a large current can flow.
  • the thickness of the plate is relatively thick, at least 0.5 mm.
  • the thermal expansion coefficient of insulating ceramic and copper differ greatly (for example, about 3. OX 10 _6 ZK for silicon nitride ceramics) in, copper 16. 7 X 10 "VK) o Therefore, great thermal stress is generated in the cooling process and the power semiconductor module operation when the thermal cycle after bonding.
  • Such a circuit board is required to have a reliability in which the heat radiation characteristic is guaranteed even after a predetermined number of times of a thermal cycle test from 55 ° C to 150 ° C. Depending on the field of use, for example, it is required to pass a thermal cycle test of 200 times or more, 1000 times or more, or even 3000 times or more. In particular, when it is mounted on a hybrid vehicle, an electric vehicle, a train, an aircraft, etc., high reliability with high heat and cold resistance is required.
  • the aluminum nitride substrate has high thermal conductivity, but its mechanical strength and fracture toughness are low and its reliability is low, so that application to an insulating ceramic substrate is difficult.
  • silicon nitride substrates have relatively high thermal conductivity and high mechanical properties as insulating ceramic substrates, so it is considered that circuit substrates can be realized with high reliability.
  • Patent Document 1 describes a technique in which a fracture toughness value of a silicon nitride substrate is 6.5 MPa'm 1/2 or more. Has been. By using a silicon nitride substrate with a three-point bending strength of 500 MPa or more and a high fracture toughness value of 6.5 MPa ⁇ m 1/2 or more, the occurrence of cracks due to thermal stress is suppressed.
  • the fracture toughness value is an amount indicating the difficulty of entering a crack when the insulating ceramic substrate is scratched.
  • Patent Document 2 discloses that a metal circuit board or the like is bonded to an insulating ceramic substrate.
  • the fracture toughness value of an insulating ceramic substrate is increased.
  • joining metal circuit boards increases the fracture toughness value, especially on the surface of the insulating ceramic substrate (the face on the side where the metal circuit boards are joined), thereby increasing the durability against the thermal cycle. It has been shown.
  • by improving the fracture toughness value of the surface of the insulating ceramic substrate particularly the surface ceramic surface force cracks are prevented from progressing and cracking.
  • Patent Document 1 JP 2002-201075
  • Patent Document 2 JP 2005-26252 A
  • the present invention has been made in view of such problems, and an object thereof is to provide an invention that solves the above problems.
  • the present invention has the following configurations to solve the above problems.
  • the gist of the invention described in claim 1 is that an insulating ceramic substrate, a metal circuit board bonded to one surface of the insulating ceramic substrate, a metal heat sink bonded to the other surface of the insulating ceramic substrate, In the circuit board, the apparent fracture toughness value in the in-plane direction of the circuit board is 3.0 to 6.5 MPa'm 1/2 .
  • the gist of the invention of claim 2 is that the difference between the fracture toughness value in the in-plane direction of the insulating ceramic substrate and the apparent fracture toughness value in the in-plane direction of the circuit board is 3.0 MPa'm 1/2
  • the gist of the invention described in claim 3 resides in the circuit board according to claim 1 or 2, wherein the absolute value of the warp amount of the circuit board is 80 mZinch or less.
  • the gist of the invention of claim 4 is that the fracture toughness value in the in-plane direction of the insulating ceramic substrate is 5.5 MPa'm 1/2 or more, and the thickness of the insulating ceramic substrate is 0.2 to 1.
  • the gist of the invention described in claim 5 is that the metal circuit board and the metal heat sink are copper plates having a thickness of 0.5 mm to 5. Omm. It exists in the described circuit board.
  • the gist of the invention described in claim 6 is that the ratio of the total area of the metal circuit board to the total area of the metal heat sink is 5Z9 or more, according to any one of claims 1 to 5. Lies on the circuit board.
  • the gist of the invention according to claim 7 resides in the circuit board according to any one of claims 1 to 6, wherein the insulating ceramic substrate is silicon nitride ceramics.
  • the gist of the present invention is that an insulating ceramic substrate, a metal circuit board bonded to one surface of the insulating ceramic substrate, a metal heat sink bonded to the other surface of the insulating ceramic substrate, and a circuit comprising In the substrate, the thickness of the insulating ceramic substrate is t (mm), the thickness of the metal circuit board is t (mm), the thickness of the metal heat sink is t (mm), and c 1 2 Existing in a circuit board characterized by (t 2 ⁇ t 2 ) / t 2 / ⁇ 1.5, where K (MPa'm 1/2 ) is the internal fracture toughness value of the porous ceramic substrate .
  • the gist of the invention according to claim 9 resides in the circuit board according to claim 8, wherein the ratio of the total area of the metal circuit board to the total area of the metal heat sink is 5Z9 or more.
  • the gist of the invention described in claim 10 resides in the circuit board according to claim 8 or 9, wherein the metal circuit board and the metal heat sink have a thickness of 0.5 to 5 mm.
  • the gist of the invention described in claim 11 resides in the circuit board according to claim 8 or 9, wherein the metal circuit board and the metal heat sink have a thickness of 0.8 to 5 mm.
  • the gist of the invention of claim 12 is the circuit board according to any one of claims 8 to 11, wherein the thickness of the insulating ceramic substrate is 0.2 to 1.0 mm. Exist.
  • the gist of the invention described in claim 13 is the force 1 according to any one of claims 8 to 12, wherein an apparent fracture toughness value inside the circuit board is 4.0 MPa'm 1/2 or more.
  • the circuit board is the force 1 according to any one of claims 8 to 12, wherein an apparent fracture toughness value inside the circuit board is 4.0 MPa'm 1/2 or more.
  • the gist of the invention of claim 14 is that the difference between the fracture toughness value inside the insulating ceramic substrate and the apparent fracture toughness value inside the circuit board is 2.5 MPa'm 1/2 or less.
  • the gist of the invention of claim 15 resides in the circuit board according to any one of claims 8 to 14, wherein the metal circuit board and the metal heat sink are copper.
  • the gist of the invention of claim 16 resides in the circuit board according to any one of claims 8 to 15, wherein the insulating ceramic substrate is silicon nitride ceramics.
  • the gist of the invention described in claim 17 is that the bonding between the insulating ceramic substrate and the metal circuit board and the bonding between the insulating ceramic substrate and the metal heat radiating plate are performed through an active metal filter material.
  • the subject matter of claim 18 is an insulating ceramic substrate, a metal circuit board bonded to one surface of the insulating ceramic substrate, a metal heat dissipation plate bonded to the other surface of the insulating ceramic substrate,
  • a circuit board manufacturing method comprising: joining an insulating ceramic substrate and the metal circuit board and joining the insulating ceramic substrate and the metal heat dissipation plate through an active metal brazing material.
  • the circuit board manufacturing method is characterized in that the brazing temperature is 600 ° C to 900 ° C.
  • the gist of the invention described in claim 19 is that the fracture toughness value in the in-plane direction of the insulating ceramic substrate is 5.5 MPa'm 1/2 or more, and the thickness of the insulating ceramic substrate is 0.2 to 1. 19.
  • the gist of the invention of claim 20 is that the metal circuit board and the metal heat sink are 0.5 m.
  • the method of manufacturing a circuit board according to claim 18, wherein the circuit board is a copper plate having a thickness of m to 5. Omm.
  • the gist of the invention described in claim 21 is that the ratio of the total area of the metal circuit board to the total area of the metal heat sink is 5/9 or more. It exists in the manufacturing method of the circuit board of description.
  • the gist of the invention described in claim 22 resides in the method for manufacturing a circuit board according to any one of claims 18 to 21, wherein the insulating ceramic substrate is silicon nitride ceramics.
  • the gist of the invention described in claim 23 is that the thickness of the insulating ceramic substrate is t (mm), the thickness of the metal circuit board is t (mm), and the thickness of the metal heat sink is t (mm). And said insulation
  • the gist of the invention described in claim 24 is that the ratio of the total area of the metal circuit board to the total area of the metal heat sink is 5Z9 or more. Exist.
  • the gist of the invention of claim 25 is the method for manufacturing a circuit board according to claim 23 or 24, characterized in that the thickness of the metal circuit board and the metal heat sink is 0.5 to 5 mm. Exist.
  • the gist of the invention described in claim 26 is that the thickness of the metal circuit board and the metal heat radiating plate is 0.8 to 5 mm, according to the method for manufacturing a circuit board according to claim 23 or 24. Exist.
  • the gist of the invention of claim 27 is the circuit board according to any one of claims 23 to 26, wherein the thickness of the insulating ceramic substrate is 0.2 to 1.0 mm. It exists in the manufacturing method.
  • the gist of the invention described in claim 28 resides in the method of manufacturing a circuit board according to any one of claims 23 to 27, wherein the metal circuit board and the metal heat sink are copper.
  • the gist of the invention described in claim 29 resides in the method for manufacturing a circuit board according to any one of claims 23 to 28, wherein the insulating ceramic substrate is silicon nitride ceramics.
  • the gist of the invention of claim 30 is a semiconductor module comprising the circuit board according to any one of claims 1 to 17 and a semiconductor chip mounted on the circuit board. Exist.
  • the present invention is configured as described above, even when a thick metal circuit board or a metal heat sink is used, it is highly durable against cracking of an insulating ceramic substrate even with respect to a thermal cycle. A circuit board and a semiconductor module having characteristics can be obtained.
  • the inventor has found that the fracture toughness value evaluated in the cross section of the insulating ceramic substrate is greater than the fracture toughness value evaluated on the surface of the insulating ceramic substrate for the durability of the semiconductor module against the thermal cycle. Have a stronger correlation.
  • the fracture toughness values evaluated in this section include the apparent fracture toughness value in the in-plane direction and the internal fracture strength. The inventors have invented a circuit board configuration capable of keeping these fracture toughness values high, thereby obtaining a semiconductor module having high durability against a thermal cycle.
  • FIG. 1 is a plan view of the circuit board 1 and a cross-sectional view in the II direction.
  • a metal circuit board 3 is bonded to one surface of an insulating ceramic substrate 2 and a metal heat sink 4 is bonded to the other surface via a brazing material 5.
  • the insulating ceramic substrate 2 for example, silicon nitride ceramic is used.
  • copper is used as the metal circuit board 3 and the metal heat sink 4.
  • the brazing filler metal 5 is an active metal typified by, for example, an Ag-Cu alloy to which Ti is added. To be joined.
  • the semiconductor module using the circuit board 1 is formed by mounting a semiconductor chip (not shown) connected to the metal circuit board 3 with solder.
  • the apparent fracture toughness value K in the in-plane direction of the circuit board 1 is 3.0 to 6.5 MPa'm 1/2 .
  • K is a value for the extension of cracks in the in-plane direction of the insulating ceramic substrate 2.
  • the toughness value K depends on the fracture toughness value of the insulating ceramic substrate 2 and the insulating ceramic substrate 2.
  • the apparent fracture toughness value causes cracks in the insulating ceramic substrate 2 in the circuit board 1 to which the metal circuit board 3 and the metal heat sink 4 are joined. It is possible to grasp the mechanical characteristics against extension. Further, the cracks generated in the insulating ceramic substrate 2 due to the stress caused by the difference in thermal expansion between the insulating ceramic substrate 2 and the metal plate are more easily extended in the in-plane direction of the insulating ceramic substrate 2. Therefore, the apparent fracture toughness value K in the in-plane direction is set to 3. OMPa-m 1
  • the apparent fracture toughness value in the thickness direction where the anisotropy of the fracture toughness value is high, becomes low, and cracks may extend in the thickness direction. Therefore, the apparent fracture toughness value K in the in-plane direction is desirably 6.5 MPa'm 1/2 or less.
  • FIG. 2 shows an outline of a method for measuring K 1 and K 2.
  • the direction of the diagonal is parallel to the surface of the insulating ceramic substrate 2 (horizontal direction) and the Vickers indenter specified in JISB7725 A square indentation 6 in the thickness direction (vertical direction) is formed.
  • the length of the diagonal line of the indent 6 is equal in both directions, and its length is 2a.
  • FIG. 2 cracks in the insulating ceramic substrate 2 occur in the diagonal direction, and the total length is 2c in the horizontal direction and 2c in the vertical direction.
  • the crack length c in the IF method compliant with JISR1607 c
  • the fracture toughness value calculated from the horizontal crack is the fracture toughness value K in the in-plane direction or the fracture toughness value K in the in-plane direction.
  • K becomes a smaller value.
  • FIG. 3 is a schematic diagram of cracks that occur in the actual circuit board 1 during the cooling and heating cycle.
  • the semiconductor chip 7 is mounted in contact with the metal circuit board 3 via a solder layer (not shown).
  • Cracks 8 occur in the insulating ceramic substrate 2, especially near the outer peripheral surface of the pattern of the metal circuit board 3, and extend in the horizontal direction inside the insulating ceramic substrate 2 as shown in FIG. 3.
  • the reason for this is that tensile stress tends to work particularly in the thickness direction in the insulating ceramic substrate 2 to which the metal circuit board 3 and the metal heat sink 4 are joined.
  • the difference between the apparent fracture toughness value in the in-plane direction of the plate 1 and the fracture toughness value in the in-plane direction of the insulating ceramic substrate 2 depends on the residual stress applied to the insulating ceramic substrate 2 in the circuit board 1 Value. Therefore, this reduces the residual stress applied to the insulating ceramic substrate 2.
  • the apparent fracture toughness value in the in-plane direction of the circuit board 1 is 3.0. It was ⁇ 6.5 MPa′m 1/2 , and the cracks that entered the insulating ceramic substrate 2 from the outer peripheral portion of the metal circuit board 3 bonded to the insulating ceramic substrate 2 were extended, leading to destruction.
  • the absolute value of the warp amount of the circuit board 1 was set to 80 / z mZincMlinch or less, and the residual stress applied to the insulating ceramic substrate 2 was reduced.
  • the apparent fracture toughness value K in the in-plane direction of the circuit board 1 is 3.0 to 6.5 MPa'm 1/2 , and the insulation
  • Figure 4 shows the creation of multiple circuit boards 1 with different thicknesses of the metal circuit board 3, and the relationship between the amount of warpage and the above-mentioned K.
  • the warpage amount is 80 mZinch or less, and it can be confirmed that the thermal cycle characteristics are improved.
  • the fracture toughness value K in the in-plane direction of the insulating ceramic substrate 2 is set to 5.5 MPa-m 1/2
  • the residual stress applied to the insulating ceramic substrate 2 was reduced by setting the thickness to 0.2 mm or more.
  • the lower limit of 0.2 mm it has been confirmed that cracks do not occur even within the range of 0.2 mm ⁇ 0.02 mm. Therefore, even within this range, it can be preferably used.
  • the apparent fracture toughness in the in-plane direction of the circuit board 1 becomes 3.0 to 6.5 MPa'm 1/2 , and the metal circuit bonded to the insulating ceramic substrate 2
  • the fracture toughness value varies depending on the type of raw material powder used, the composition of the sintering aid, the amount of added calories, the sintering conditions, and the like. Therefore, by optimizing the manufacturing conditions, the columnar particles can be grown, and the amount and composition of the grain boundary phase in the sintered body can be optimized to increase the grain boundary strength. . In addition, it is possible to increase the fracture toughness value in a certain direction by orienting crystal grains in a desired direction and imparting anisotropy. In addition, in order to ensure the heat dissipation of circuit board 1, the thickness of insulating ceramic substrate 2 is 1. Omm or less It is desirable that
  • the ratio (area ratio) of the total area of the metal circuit board 3 to the total area of the metal heat sink 4 was set to 5Z9 or more.
  • a circuit pattern is actually formed on the metal circuit board 3
  • a circuit forming portion in which the metal circuit board 3 is bonded to the one surface of the insulating ceramic substrate 2 and the metal circuit board are provided. When 3 is joined, there is a non-circuit forming part.
  • the apparent fracture toughness value K in the in-plane direction is 3.
  • a highly reliable circuit board 1 can be obtained at 0 to 6.5 MPa'm 1/2 .
  • cracks entering the insulating ceramic substrate 2 from the outer peripheral portion of the metal circuit board 3 bonded to the insulating ceramic substrate 2 were extended and could not be broken.
  • Figure 5 shows the results of investigating the relationship between this area ratio and K, as in Figure 4. From this result, if this area ratio is small
  • the area ratio should be 5Z9 or higher (0.556 or higher).
  • the metal circuit board 3 and the metal heat sink 4 are preferably copper plates having a thickness of 0.5 to 5. Omm.
  • the metal circuit board 3 and the metal heat sink 4 are preferably copper plates having a thickness of 0.5 to 5. Omm.
  • the metal circuit board 3 and the metal heat sink 4 a copper plate having a thickness of 0.5 mm or more and high thermal conductivity, it is possible to provide the circuit board 1 having a good heat dissipation and the thickness is 5 Omm or less can reduce the residual stress due to the difference in thermal expansion between the insulating ceramic substrate 2, the metal circuit board 3, and the metal heat sink 4, and the apparent fracture toughness value K in the in-plane direction is 3.0.
  • a highly reliable circuit board 1 can be obtained at ⁇ 6.5 MPa'm 1/2 .
  • thermal cycle characteristics can be improved.
  • Sarasako uses a brazing material 5 that is an active metal to bond the insulating ceramic substrate 2 and the metal circuit board 3 and the insulating ceramic substrate 2 and the metal heat sink 4 through a brazing material 5. This was done by heating at ⁇ 900 ° C.
  • the residual stress applied to the insulating ceramic substrate 2 is caused by the difference in thermal expansion between the insulating ceramic substrate 2, the metal circuit board 3, and the metal heat sink 4 at the time of bonding. Therefore, by reducing the bonding temperature to 900 ° C or lower. Therefore, the difference in thermal expansion between the insulating ceramic substrate 2 and the metal plate can be reduced, and the residual stress can be reduced.
  • the insulating ceramic substrate 2 and the metal circuit board are joined to each other through an active metal brazing material, and the brazing temperature is set to 600 ° C. to 900 ° C. 3 and the metal heat sink 4 can reduce the residual stress due to the difference in thermal expansion, and the apparent fracture toughness value K in the in-plane direction is 3.0 to 6.5 MPa'm 1/2 .
  • a highly reliable circuit board 1 can be obtained.
  • the outer peripheral force of the metal circuit board 3 bonded to the insulating ceramic substrate 2 was strong enough to cause cracks to enter the insulating ceramic substrate 2 and to break down.
  • thermal cycle characteristics are improved by setting the temperature to 900 ° C or lower.
  • an Ag-Cu alloy paste to which Ti, the active metal is added is printed on both sides of the insulating ceramic substrate 2 (silicon nitride ceramics) as an active metal brazing material.
  • the same rectangular metal plate (copper) is heated and bonded to both sides at a temperature of 600 ° C to 900 ° C.
  • the metal plate on one side of the insulating ceramic substrate 2 is etched to form a metal circuit plate 3 that forms a circuit pattern.
  • the metal plate bonded to the other surface may be used as it is as the metal heat radiating plate 4 without etching treatment, or the metal heat radiating plate 4 may be similarly formed by forming a pattern.
  • Ni-P plating is applied to the metal circuit board 3 and the metal heat sink 4 after the circuit pattern is formed, and the circuit board 1 is manufactured.
  • a semiconductor module is formed by mounting a semiconductor chip on the circuit board 1 described above.
  • the metal circuit board 3 and the semiconductor chip are, for example, soldered. Jointed.
  • This semiconductor module has high durability against thermal cycles.
  • the circuit board 11 according to the second embodiment of the present invention can be applied regardless of the strength of anisotropy of the insulating ceramic substrate.
  • the structure of the circuit board 11 is the same as that of the circuit board 1 according to the first embodiment, and FIG. 1 shows a plan view and a sectional view taken along line I-I.
  • a metal circuit board 13 is joined to one surface of an insulating ceramic substrate 12, and a metal heat radiating plate 14 is joined to the other face via a brazing material 15.
  • the thickness of the insulating ceramic substrate 12 is t
  • the thickness of the metal circuit board 13 is t
  • the thickness of the metal heat sink 14 is t.
  • the thickness of the brazing material 15 is negligible compared to these. Insulating cell
  • the brazing filler metal 15 is an active metal typified by, for example, an Ag-Cu alloy doped with Ti, and the metal circuit board 13 and the metal heat sink 4 are insulated at a temperature of about 750 ° C. Bonded to the conductive ceramic substrate 12.
  • the apparent fracture toughness value K inside the circuit board 11 is 4.0 MPa'm 1/2 or more.
  • the apparent fracture toughness value inside the circuit board 11 refers to the insulation in the circuit board 11 having a structure in which the metal circuit board 13 is bonded to one surface of the insulating ceramic substrate 12 and the metal heat sink 14 is bonded to the other surface. This is the amount measured by the IF method in which a Vickers indenter is pushed into the cross section of the ceramic substrate 12 in the direction A in FIG. 2 with a predetermined load (for example, 2 kgf) in accordance with JISR1607.
  • the internal fracture toughness value K is the fracture toughness value calculated in the same manner for the insulating ceramic substrate 12 before the metal circuit board 13 and the metal heat sink 14 are joined. These are amounts showing the difficulty of crack extension in the horizontal and vertical directions of the insulating ceramic substrate 12. K is an amount determined by the properties of the insulating ceramic substrate, but K depends on the fracture toughness value of the insulating ceramic substrate 12 itself and the residual stress applied to the insulating ceramic substrate 12. For example, if there is a residual stress in the tensile direction, cracks tend to extend especially in the direction perpendicular to the direction of the tensile stress. In this case, the apparent fracture toughness value K is Get smaller.
  • the internal apparent fracture toughness value K is a value obtained by applying metal to the insulating ceramic substrate 12. After the circuit board 13 and the metal heat radiating board 14 are joined, the apparent fracture toughness value K in the in-plane direction is calculated by the method shown in FIG. However, the crack length at this time c
  • the fracture toughness values calculated from the cracks in the straight direction are the internal apparent toughness value K and the internal fracture toughness value K. These are quantities indicating the difficulty of cracking the insulating ceramic substrate 12 in the horizontal and vertical directions.
  • the internal apparent fracture toughness value K depends on the internal fracture toughness value K of the insulating ceramic substrate 12.
  • the thickness t, the thickness t of the metal circuit board 13, and the thickness of the metal heat sink 14 It depends on t.
  • FIG. 7 shows the result of investigating the number of cycles (cycle life) until the insulating ceramic substrate 12 is cracked by applying a thermal cycle to the circuit board 11 and examining the correlation with the above-mentioned apparent fracture toughness value K. is there. From this, it was confirmed that there was a strong correlation between the cycle life and the apparent fracture toughness value K inside. In particular, in order to increase the cycle life to 3000 times or more, it was confirmed that the internal apparent fracture toughness value K was 4.0 MPa'm 1/2 .
  • the fracture toughness value of the surface of the insulating ceramic substrate 12 also changes by joining the metal circuit board 13 and the heat sink 14.
  • the fracture toughness value of the surface is the same as the internal fracture toughness value from the indentation and cracks that were obtained by injecting a Vickers indenter into the surface of the insulating ceramic substrate 12 in the direction B in FIG. Calculated by the method.
  • Figure 8 shows the results of investigating the correlation between the cycle life in this case and the fracture toughness value of this surface. It can be seen that the correlation is weaker than in Figure 7. That is, the cycle life has a greater influence on the internal apparent fracture toughness value K force than on the surface fracture toughness value. This fact shows that when the insulating ceramic substrate 12 is cracked by the thermal cycle, the influence of the internal crack extension is larger than that of the crack extension on the surface.
  • the internal apparent fracture toughness value K is gold
  • the fracture toughness value K of the inner part of the insulating ceramic substrate 12 becomes smaller. This is because residual stress in the tensile direction is generated inside the insulating ceramic substrate 12 due to the joining of the metal circuit board 13 and the metal heat sink 14. Therefore, in order to reduce this effect and keep the internal apparent fracture toughness value K high, the thickness (t and t) of the metal circuit board 13 and the metal heat sink 14 is small and close.
  • the inventor sets the thickness of the insulating ceramic substrate 12 to t (mm), the thickness of the metal circuit board 13 to t (mm), and the thickness of the metal heat sink 14 t (mm), insulating ceramic
  • ZK was the amount giving this guideline.
  • X is 1.5 (lZMPaZm 1/2 )
  • the apparent fracture toughness value K inside the insulating ceramic substrate 12 becomes 4.0 MPa'm 1/2 or more.
  • a high cycle life with respect to the thermal cycle was obtained.
  • the internal fracture toughness value K is 6.5 MPa'm 1/2 and the thickness t is 0.3 mm.
  • a silicon nitride ceramic substrate is used as the insulating ceramic substrate 12, and the metal circuit board 13 and the metal heat sink 14
  • Figure 9 shows the result of measuring the internal apparent fracture toughness value K after bonding the different thicknesses of copper (both copper) to this and examining the correlation with the above X value.
  • K was always smaller than K, but in particular, it was confirmed that as X increases, K tends to decrease. In the figure, white circles did not crack after 3000 heat cycles, and X points cracked. From this result, the internal apparent fracture toughness igK can be set to 4.0 MPa'm 1/2 or more when X is 1.5 (lZMPaZm 1/2 ), and a high cycle life against the thermal cycle is obtained. It was.
  • Fig. 10 shows the result of examining the correlation between the difference K-K between the internal fracture toughness value K and the apparent internal fracture toughness value K, and the above X.
  • K is always smaller than K (K-K> 0) force
  • X is 1.5 (lZMPaZm 1/2 )
  • K-K should be 2.5MPa'm 1/2 or less. It can be confirmed that a high cycle life with respect to the thermal cycle can be obtained.
  • the ratio (area ratio) of the total area of the metal circuit board 13 to the total area of the metal heat sink 14 was set to 5/9 or more (0.556 or more).
  • FIG. 11 shows the results of preparing a plurality of circuit boards 11 with different total areas of the metal circuit board 13 and examining the relationship between the area ratio and the KK. From this result, it can be confirmed that when this area ratio is small, KK becomes large, and by setting this area ratio to 5Z9 or more, a high cycle life and a cycle life can be obtained.
  • the thickness of the metal circuit board 13 and the metal heat sink 14 was in the range of 0.5 to 5. Omm. If it is thinner than 0.5 mm, the heat dissipation effect will be insufficient, and if it is thicker than Omm, the volume of the semiconductor module will increase and the weight will increase, which is not practical. In the case of circuit boards used in higher power semiconductor modules, the thickness of the metal circuit board 13 and the metal heat sink 14 is set to 0.8 to 5. Omm in order to improve the heat dissipation characteristics. In this case, the warp of the circuit board 11 due to the difference in thermal expansion is further increased, and the effect of setting X in the above range is remarkable.
  • the thickness of the insulating ceramic substrate 12 is preferably larger as described above, but specifically, it is preferably about 0.2 to 1. Omm. 0.
  • the thickness is less than 2 mm, the metal circuit board 13 and the metal heat sink 14 are easily broken even when the fracture toughness is high. Resistance and inductance increase, which is not preferable.
  • the internal fracture toughness value K is preferably 5.5 to 7.5 MPa'm 1/2 .
  • silicon nitride ceramics are preferably used as an insulating ceramic substrate having such characteristics.
  • the insulating ceramic substrate 12, the metal circuit board 13, and the metal heat sink 14 are joined by the brazing material 15.
  • the brazing material 15 is, for example, an Ag—Cu based alloy paste to which Ti as an active metal is added.
  • the brazing temperature is preferably 600 to 900 ° C. If the temperature is lower than 600 ° C, brazing will be poor.
  • the difference in thermal expansion between the mix substrate 12 and the metal circuit board 13 becomes particularly large, and the residual stress acting on the insulating ceramic substrate 12 becomes high.
  • FIG. 12 shows the result of investigating the relationship between this temperature and the KK as in the case of FIG. From this result, it can be confirmed that when this temperature is high, KK becomes large, and by making this temperature 900 ° C or less, the thermal cycle characteristics are improved.
  • the circuit board 11 can be manufactured by the same manufacturing method as the circuit board 1 described above.
  • a semiconductor module using the same can be manufactured in the same manner.
  • This semiconductor module has high durability against cold cycles.
  • the metal circuit board and the metal heat sink are joined to the insulating ceramic substrate by brazing.
  • high durability is obtained. be able to.
  • a circuit board and a semiconductor module were produced using a silicon nitride ceramic substrate as the insulating ceramic substrate and a copper plate as the metal circuit plate and the metal heat dissipation plate.
  • In-plane fracture toughness value K and internal fracture toughness value K of the silicon nitride ceramic substrate adopted,
  • Table 1 shows the thickness and thickness of the metal circuit board and metal heat sink.
  • An active metal brazing material was printed on both sides of the silicon nitride ceramic substrate, and a rectangular copper plate substantially the same as the silicon nitride ceramic substrate was heated and bonded to both sides at a temperature of 600 ° C to 900 ° C.
  • Table 1 shows the heat bonding temperatures (brazing temperatures) for each. After cooling, the metal circuit board and the metal heat sink are etched so as to have a predetermined pattern, and the metal circuit board and the metal heat sink A circuit board was fabricated by applying Ni-P plating to the substrate.
  • the apparent fracture toughness value K of the part was determined. Measurements were taken at any five locations, and the average value was taken as the apparent fracture toughness value. Circuit board warpage was measured diagonally using a three-dimensional measuring instrument, and the value obtained by dividing the maximum value of the warpage by the length of the diagonal line was taken as the amount of warpage. Table 1 shows these apparent fracture toughness values and warpage.
  • a semiconductor chip was soldered on the metal circuit board of the obtained circuit board, and then wire bonding was performed to obtain a semiconductor module.
  • the circuit board and the semiconductor module were subjected to a heat cycle test as shown below.
  • the heat cycle test the temperature increase / decrease cycle with cooling at 55 ° C for 20 minutes, holding at room temperature for 10 minutes and heating at 150 ° C for 20 minutes is one cycle, and this is repeated 3000 cycles. Then, it was evaluated whether cracks in the silicon nitride ceramic substrate and peeling of the metal circuit board occurred. Cracks were generated by fluorescent flaw detection. Table 1 shows whether cracks occurred after the heat cycle test.
  • the thickness was 0.5-5. Omm.
  • the area ratio of the total area of the metal circuit board to the total area of the metal heat sink is 5Z9 or more.
  • the brazing temperature is 600 or more and less than 900 ° C. In addition, this makes the fracture toughness value in the in-plane direction in the range of 3.0 to 6.5 MPa'm 1/2 .
  • Comparative Examples 1 to 7 change t, K, t, and t so that (t 2 -t 2 ) / t 2 / K ⁇ l.
  • Example 8 the ratio of the total area of the metal circuit board to the area of the metal heat sink is less than 5Z9.
  • the brazing temperature was 950 ° C.
  • Table shows the results of examining the internal apparent fracture toughness value in the examples and comparative examples, the difference between the internal fracture toughness value and the internal apparent fracture toughness value, and the presence or absence of cracks after the application of the thermal cycle. Shown in 1.
  • FIG. 1 is a plan view and a cross-sectional view of a circuit board according to first and second embodiments of the present invention.
  • FIG. 2 is a schematic diagram showing a method for measuring fracture toughness values in circuit boards according to first and second embodiments.
  • FIG. 3 is a schematic view showing a situation of cracks generated by applying a cooling cycle in the circuit boards according to the first and second embodiments.
  • FIG. 4 is a diagram showing the relationship between the amount of warpage of the circuit board and the apparent fracture toughness value K in the in-plane direction in the circuit board according to the first embodiment of the present invention.
  • FIG. 6 is a diagram showing the relationship between the brazing temperature and the apparent fracture toughness value K in the in-plane direction in the circuit board according to the first embodiment of the present invention.
  • FIG. 8 A graph showing the relationship between the life against the cold cycle and the fracture toughness value of the surface.
  • FIG. 9 is a diagram showing the relationship between an internal apparent fracture toughness value K and X in a circuit board according to a second embodiment of the present invention.
  • FIG. 10 is a diagram showing the relationship between the difference K ⁇ K between the apparent fracture toughness value and the internal fracture toughness value and X in the circuit board according to the second embodiment of the present invention. .
  • FIG. 11 is a diagram in which the relationship between the ratio of the total area of the metal circuit plate to the total area of the metal heat sink and KK in the circuit board according to the second embodiment of the present invention is examined.
  • FIG. 12 is a diagram showing the relationship between brazing temperature and KK in a circuit board according to a second embodiment of the present invention.

Abstract

　大電力での半導体チップの動作に対応するために厚い金属回路板や金属放熱板を用いた場合にも、冷熱サイクルに対しても絶縁性セラミックス基板の割れを生じにくく、高い耐久性をもった回路基板および半導体モジュールを得る。 　絶縁性セラミックス基板と、該絶縁性セラミックス基板の一面に接合された金属回路板と、前記絶縁性セラミックス基板の他面に接合された金属放熱板と、からなる回路基板において、前記絶縁性セラミックス基板の厚さをｔｃ（ｍｍ）、前記金属回路板の厚さを ｔ１（ｍｍ）、前記金属放熱板の厚さをｔ２（ｍｍ）とし、前記絶縁性セラミックス基板の内部の破壊靱性値をＫ（ＭＰａ・ｍ１／２）としたとき、（ｔ１ ２－ｔ２ ２）／ｔｃ ２／Ｋ＜１．５である。

Description

明 細 書
回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 技術分野
[0001] 本発明は、回路基板、特にパワー半導体モジュールに使用され、絶縁性セラミック ス基板の一方の面に導電性回路板となる金属回路板を接合し、他方の面に金属放 熱板を接合した回路基板に関する。特に冷熱サイクルに対する高信頼性が求められ るパワー半導体モジュールに有効に適用することができる技術である。 背景技術
[0002] 近年、電動車両用インバータとして高電圧、大電流動作が可能なパワー半導体モ ジュール（IGBT、パワー MOSFET等）が用いられている。パワー半導体モジュール に使用される基板としては、窒化アルミニウムゃ窒化珪素力 なる絶縁性セラミックス 基板の一方の面 (上面）に回路となる導電性金属板 (金属回路板)を接合し、他方の 面（下面）に放熱用の金属板 (金属放熱板)を接合した回路基板が広く用いられて 、 る。この金属板としては、銅板またはアルミニウム板等が使用されている。そして、金 属回路板の上面には、半導体素子等が搭載される。また、絶縁性セラミックス基板と 金属板との接合はろう材による活性金属法や銅板を直接接合する、 Vヽゎゆる銅直接 接合法が採用されている。
[0003] しカゝしながら、金属回路板および金属放熱板を絶縁性セラミックス基板に接合した 回路基板を用いたパワー半導体モジュールにお 、ては、大電流を流せるように金属 回路板および金属放熱板の厚さを 0. 5mm以上と比較的厚くしている場合がある。こ の際、特に金属回路板および金属放熱板に熱伝導率の高い銅を用いた場合、絶縁 性セラミックスと銅の熱膨張率は大きく異なる（例えば、窒化珪素セラミックスは 3. O X 10_6ZK程度で、銅は 16. 7 X 10"VK) oこのため、接合後の冷却過程やパワー 半導体モジュール稼動時の冷熱サイクルで多大な熱応力が発生する。この応力は絶 縁性セラミックス基板の接合部付近で圧縮と引張りの残留応力として存在する。この 残留応力は、絶縁性セラミックス基板にクラックを生じさせたり、絶縁耐圧不良を起こ したり、あるいは金属回路板および金属放熱板の剥離の発生原因となる。 [0004] 実際にはこうした回路基板に対しては、 55°Cから 150°Cまでの冷熱サイクル試験 を所定回数経た上でも放熱特性が保証される信頼性が要求されて ヽる。使用分野に 応じて、例えば、 200回以上、 1000回以上、さらには 3000回以上の冷熱サイクル試 験にパスすることが求められる。特に、ハイブリッド車、電気自動車、電車および航空 機等に搭載される場合には、高 ヽ耐冷熱サイクル性を有した高信頼性が要求されて いる。
[0005] この点で窒化アルミニウム基板は、高 、熱伝導性を有するが、機械的強度および 破壊靭性が低く信頼性が低 ヽことから、絶縁性セラミック基板への適用は困難である 。それに対して、窒化珪素基板は絶縁性セラミック基板として比較的高い熱伝導性と 高 、機械的特性を有することから、信頼性の高 、回路基板を実現できると考えられる
[0006] しかしながら、高い機械的特性を有する窒化珪素基板を絶縁性セラミックス基板に用 V、た場合にぉ 、ても、冷熱サイクル試験による熱応力でクラックが発生する可能性が めつに。
[0007] このクラックは、金属回路板のパターンの外周部、特に角部に発生することが多ぐ 窒化珪素基板の絶縁耐圧および強度を劣化させ、搭載した半導体素子に電圧を印 カロした場合、窒化珪素基板が絶縁破壊することもあった。従って、こうした回路基板 に半導体素子を搭載した半導体モジュールの信頼性は十分ではな力つた。
[0008] 力かる冷熱サイクルに対しての信頼性の向上を図る回路基板における技術として、 特許文献 1では、窒化珪素基板の破壊靭性値を 6. 5MPa'm1/2以上とする技術が 記載されている。 3点曲げ強度を 500MPa以上とするとともに破壊靭性値も 6. 5MP a · m1/2以上と高くした窒化珪素基板を用 V、ることで、熱応力に対するクラックの発生 を抑制している。ここで、破壊靱性値とは、絶縁性セラミックス基板に傷をつけたとき のクラックの入りにくさを示す量である。これは、ビッカース圧子を被測定点に打ち込 み、その際に発生した圧痕の寸法とクラックの大きさとから JISR1607に規定される IF 法によって算出される。すなわち、この場合には、絶縁性セラミックス基板材料自身の 破壊靱性値を高めることで、これが割れることを抑制して ヽる。
[0009] また、特許文献 2には、絶縁性セラミックス基板に金属回路板等を接合することによ り、絶縁性セラミックス基板の破壊靱性値を高めることが記載されている。ここでは、 金属回路板を接合することにより、特に絶縁性セラミックス基板の表面 (金属回路板 を接合した側の面）における破壊靱性値が高まり、それによつて冷熱サイクルに対す る耐久性が高まることが示された。この場合、絶縁性セラミックス基板の表面の破壊靱 性値を向上させることにより、特に絶縁性セラミックス基板表面力 クラックが進展して 割れることを抑制している。
[0010] 特許文献 1 :特開 2002— 201075
特許文献 2：特開 2005 - 26252
発明の開示
発明が解決しょうとする課題
[0011] し力しながら、近年、より大電力で動作する半導体モジュールが用いられるようにな つた。この場合、より大電力での半導体チップの動作に対応して、回路基板には、よ り高い放熱特性が要求されることになつたため、金属回路板や放熱板には、より厚い ものが使用されるようになった。このため、絶縁性セラミックス基板と金属回路板や金 属放熱板との熱膨張差の影響がさらに大きくなり、冷熱サイクルに際しての反りはさら に大きくなつている。このような場合には、前記の方法だけによつては、回路基板の充 分な耐久性を確保することは困難であった。
[0012] 本発明は、斯かる問題点に鑑みてなされたものであり、上記問題点を解決する発明 を提供することを目的とする。
課題を解決するための手段
[0013] 本発明は、上記課題を解決すベぐ以下に掲げる構成とした。
請求項 1記載の発明の要旨は、絶縁性セラミックス基板と、該絶縁性セラミックス基 板の一面に接合された金属回路板と、前記絶縁性セラミックス基板の他面に接合さ れた金属放熱板とからなる回路基板において、前記回路基板の面内方向の見かけ の破壊靭性値が 3. 0〜6. 5MPa'm1/2であることを特徴とする回路基板に存する。 請求項 2記載の発明の要旨は、前記絶縁性セラミックス基板の面内方向の破壊靭 性値と前記回路基板の面内方向の見かけの破壊靭性値との差が 3. 0MPa'm1/2以 下であることを特徴とする請求項 1に記載の回路基板に存する。 請求項 3記載の発明の要旨は、前記回路基板のそり量の絶対値が 80 mZinch 以下であることを特徴とする請求項 1または 2に記載の回路基板に存する。
請求項 4記載の発明の要旨は、前記絶縁性セラミックス基板の面内方向の破壊靭 性値が 5. 5MPa'm1/2以上、かつ前記絶縁性セラミックス基板の厚みが 0. 2〜1. 0 mmであることを特徴とする請求項 1乃至 3のいずれ力 1項に記載の回路基板に存す る。
請求項 5記載の発明の要旨は、前記金属回路板及び前記金属放熱板が 0. 5mm 〜5. Ommの厚さの銅板であることを特徴とする請求項 1乃至 4のいずれ力 1項に記 載の回路基板に存する。
請求項 6記載の発明の要旨は、前記金属回路板の総面積の前記金属放熱板の総 面積に対する比率が 5Z9以上であることを特徴とする請求項 1乃至 5のいずれか 1 項に記載の回路基板に存する。
請求項 7記載の発明の要旨は、前記絶縁性セラミックス基板が窒化珪素セラミック スであることを特徴とする請求項 1乃至 6のいずれか 1項に記載の回路基板に存する 請求項 8記載の発明の要旨は、絶縁性セラミックス基板と、該絶縁性セラミックス基 板の一面に接合された金属回路板と、前記絶縁性セラミックス基板の他面に接合さ れた金属放熱板と、カゝらなる回路基板において、前記絶縁性セラミックス基板の厚さ を t (mm)、前記金属回路板の厚さを t (mm)、前記金属放熱板の厚さを t (mm)と c 1 2 し、前記絶縁性セラミックス基板の内部の破壊靱性値を K (MPa'm1/2)としたとき、 (t 2— t 2) /t 2/Κ< 1. 5であることを特徴とする回路基板に存する。
1 2 c
請求項 9記載の発明の要旨は、前記金属回路板の総面積の前記金属放熱板の総 面積に対する比率が 5Z9以上であることを特徴とする請求項 8に記載の回路基板に 存する。
請求項 10記載の発明の要旨は、前記金属回路板および前記金属放熱板の厚さが 0. 5〜5mmであることを特徴とする請求項 8または 9に記載の回路基板に存する。 請求項 11記載の発明の要旨は、前記金属回路板および前記金属放熱板の厚さが 0. 8〜5mmであることを特徴とする請求項 8または 9に記載の回路基板に存する。 請求項 12記載の発明の要旨は、前記絶縁性セラミックス基板の厚さが 0. 2〜1. 0 mmであることを特徴とする請求項 8乃至 11のいずれか 1項に記載の回路基板に存 する。
請求項 13記載の発明の要旨は、前記回路基板の内部の見かけの破壊靱性値が 4 . 0MPa'm1/2以上であることを特徴とする請求項 8乃至 12のいずれ力 1項に記載の 回路基板に存する。
請求項 14記載の発明の要旨は、前記絶縁性セラミックス基板の内部の破壊靱性値 と前記回路基板の内部の見かけの破壊靱性値との差が 2. 5MPa'm1/2以下である ことを特徴とする請求項 8乃至 13のいずれか 1項に記載の回路基板に存する。 請求項 15記載の発明の要旨は、前記金属回路板および前記金属放熱板が銅で あることを特徴とする請求項 8乃至 14のいずれか 1項に記載の回路基板に存する。 請求項 16記載の発明の要旨は、前記絶縁性セラミックス基板が窒化珪素セラミック スであることを特徴とする請求項 8乃至 15のいずれか 1項に記載の回路基板に存す る。
請求項 17記載の発明の要旨は、前記絶縁性セラミックス基板と前記金属回路板と の接合および前記絶縁性セラミックス基板と前記金属放熱板との接合が活性金属ろ ぅ材を介して行われ、そのろう付け温度が 600°C〜900°Cであることを特徴とする請 求項 1乃至 16のいずれか 1項に記載の回路基板に存する。
請求項 18記載の発明の要旨は、絶縁性セラミックス基板と、該絶縁性セラミックス 基板の一面に接合された金属回路板と、前記絶縁性セラミックス基板の他面に接合 された金属放熱板と、カゝらなる回路基板の製造方法であって、前記絶縁性セラミック ス基板と前記金属回路板との接合および前記絶縁性セラミックス基板と前記金属放 熱板との接合を活性金属ろう材を介して行 ヽ、そのろう付け温度を 600°C〜900°Cと したことを特徴とする回路基板の製造方法に存する。
請求項 19記載の発明の要旨は、前記絶縁性セラミックス基板の面内方向の破壊靭 性値が 5. 5MPa'm1/2以上、かつ前記絶縁性セラミックス基板の厚みが 0. 2〜1. 0 mmであることを特徴とする請求項 18に記載の回路基板の製造方法に存する。 請求項 20記載の発明の要旨は、前記金属回路板及び前記金属放熱板が 0. 5m m〜5. Ommの厚さの銅板であることを特徴とする請求項 18または 19に記載の回路 基板の製造方法に存する。
請求項 21記載の発明の要旨は、前記金属回路板の総面積の前記金属放熱板の 総面積に対する比率が 5/9以上であることを特徴とする請求項 18乃至 20のいずれ か 1項に記載の回路基板の製造方法に存する。
請求項 22記載の発明の要旨は、前記絶縁性セラミックス基板が窒化珪素セラミック スであることを特徴とする請求項 18乃至 21のいずれか 1項に記載の回路基板の製 造方法に存する。
請求項 23記載の発明の要旨は、前記絶縁性セラミックス基板の厚さを t (mm)、前 記金属回路板の厚さを t (mm)、前記金属放熱板の厚さを t (mm)とし、前記絶縁
1 2
性セラミックス基板の内部の破壊靱性値を K (MPa'm1/2)としたとき、 (t 2— t 2) /t
1 2 c
2/Κ< 1. 5としたことを特徴とする請求項 18に記載の回路基板の製造方法に存す る。
請求項 24記載の発明の要旨は、前記金属回路板の総面積の前記金属放熱板の 総面積に対する比率が 5Z9以上であることを特徴とする請求項 23に記載の回路基 板の製造方法に存する。
請求項 25記載の発明の要旨は、前記金属回路板および前記金属放熱板の厚さが 0. 5〜5mmであることを特徴とする請求項 23または 24に記載の回路基板の製造方 法に存する。
請求項 26記載の発明の要旨は、前記金属回路板および前記金属放熱板の厚さが 0. 8〜5mmであることを特徴とする請求項 23または 24に記載の回路基板の製造方 法に存する。
請求項 27記載の発明の要旨は、前記絶縁性セラミックス基板の厚さが 0. 2〜1. 0 mmであることを特徴とする請求項 23乃至 26のいずれか 1項に記載の回路基板の製 造方法に存する。
請求項 28記載の発明の要旨は、前記金属回路板および前記金属放熱板が銅で あることを特徴とする請求項 23乃至 27のいずれか 1項に記載の回路基板の製造方 法に存する。 請求項 29記載の発明の要旨は、前記絶縁性セラミックス基板が窒化珪素セラミック スであることを特徴とする請求項 23乃至 28のいずれか 1項に記載の回路基板の製 造方法に存する。
請求項 30記載の発明の要旨は、請求項 1乃至 17のいずれか 1項に記載の回路基 板と、該回路基板上に搭載された半導体チップとからなることを特徴とする半導体モ ジュールに存する。
発明の効果
[0014] 本発明は以上のように構成されているので、厚い金属回路板や金属放熱板を用い た場合にも、冷熱サイクルに対しても絶縁性セラミックス基板の割れを生じにくぐ高 い耐久性をもった回路基板および半導体モジュールを得ることができる。
発明を実施するための最良の形態
[0015] 発明者は、冷熱サイクルに対する半導体モジュールの耐久性に対しては、絶縁性 セラミックス基板表面で評価した破壊靱性値よりも、絶縁性セラミックス基板の断面に おいて評価した破壊靱性値の方が、より強い相関をもつことを知見した。この断面に おいて評価した破壊靱性値としては、面内方向の見かけの破壊靱性値と、内部の見 力けの破壊靱性値がある。そして、これらの破壊靱性値を高く保つことのできる回路 基板の構成を発明し、これにより冷熱サイクルに対して高い耐久性をもつ半導体モジ ユールを得た。
[0016] 以下、本発明を実施するための最良の形態について説明する。
[0017] (第 1の実施の形態）
本発明の第 1の実施の形態に係る回路基板は、特に異方性の強い絶縁性セラミツ タス基板を用いた場合に有効である。この回路基板 1の平面図およびその I—I方向 における断面図が図 1である。この回路基板 1においては、絶縁性セラミックス基板 2 の一方の面に金属回路板 3が、他方の面に金属放熱板 4が、それぞれろう材 5を介し て接合されている。絶縁性セラミックス基板 2としては、例えば窒化珪素セラミックスが 用いられる。金属回路板 3および金属放熱板 4としては例えば銅が用いられる。ろう 材 5は、例えば Tiが添加された Ag—Cu系合金に代表される活性金属であり、これを 用いて金属回路板 3および放熱板 4は 750°C程度の温度で絶縁性セラミックス基板 2 に接合される。なお、この回路基板 1を用いた半導体モジュールは、金属回路板 3上 に半導体チップ（図示せず)がはんだで接続されて搭載されることによって形成され る。
[0018] この回路基板 1の面内方向の見かけの破壊靭性値 K が 3. 0〜6. 5MPa'm1/2で
HI
ある。 K は、絶縁性セラミックス基板 2の面内方向へのクラックの伸展に対する値で
HI
あり、絶縁性セラミックス基板 2自身の破壊靱性値と絶縁性セラミックス基板 2にかかる 残留応力に依存する。
[0019] 本発明にお ヽて、金属回路板 3および金属放熱板 4を接合しな 、状態の絶縁性セ ラミックス基板 2で評価するものを「絶縁性セラミックス基板 2の面内方向の破壊靭性 i K 」とし、絶縁性セラミックス基板 2に金属回路板 3および金属放熱板 4を接合した
H
状態の回路基板 1の絶縁性セラミックス基板部分で評価するものを「回路基板 1の面 内方向の見かけの破壊靭性値 K 」とする。回路基板 1の面内方向の見かけの破壊
HI
靭性値 K は、絶縁性セラミックス基板 2の破壊靭性値と絶縁性セラミックス基板 2に
HI
力かる残留応力の大きさに依存する残留応力拡大係数によって決まるため、見かけ の破壊靭性値によって金属回路板 3及び金属放熱基板 4を接合した回路基板 1にお ける絶縁性セラミックス基板 2のクラックの伸展に対する機械的特性を把握することが できる。また、絶縁性セラミックス基板 2と金属板の熱膨張差に起因する応力によって 絶縁性セラミックス基板 2に発生するクラックは絶縁性セラミックス基板 2の面内方向 に、より伸展しやすい。そこで、面内方向の見かけの破壊靭性値 K を 3. OMPa-m1
HI
/2以上とすることによって、クラックが発生し破壊に至ることがな 、絶縁性セラミックス 基板 2からなる高い信頼性の回路基板 1を提供することができる。また、面内方向の 見かけの破壊靭性値 K が極端に高ぐ 6. 5MPa'm1/2より大きい場合、見かけの
HI
破壊靱性値の異方性が高ぐ厚み方向の見かけの破壊靱性値が低くなり、厚み方向 にクラックが伸展してしまう恐れがある。そのため、面内方向の見かけの破壊靭性値 K は 6. 5MPa'm1/2以下であることが望ましい。
HI
[0020] K 、K の測定方法の概略を図 2に示す。絶縁性セラミックス基板 2の断面におい
HI HI
て、図中の Aに示した方向から、 JISB7725に規定されるビッカース圧子によって、そ の対角線の方向が絶縁性セラミックス基板 2の表面と平行な方向（水平方向）および 厚さ方向（垂直方向）となった正方形の圧痕 6を形成する。ここで、圧痕 6の対角線の 長さは両方向で等しくなり、その長さを 2aとする。絶縁性セラミックス基板 2のクラック は図 2に示すように、この対角線の方向に生じ、その全長は、水平方向では 2c、垂 直方向では 2cとなる。ここで、 JISR1607準拠の IF法におけるクラック長さ cとして、 c
2
= (2c 2a) /2として、ビッカース圧子の押し込み荷重 Pおよび絶縁性セラミックス 基板 2の弾性率 Eから K =0. 026 X E1/2 X P1/2 X a/c3/2より破壊靱性値を算出
HI
した。このように、水平方向のクラックから算出された破壊靱性値が面内方向の見か けの破壊靱性値 K または面内方向の破壊靱性値 Kである。これらは絶縁性セラミ
HI H
ックス基板 2の水平方向へのクラックの入りにくさを示す量となる。なお、 K には金属
HI
回路板 3等による残留応力の影響が加わるため、 K は よりも小さい値となる。
HI H
[0021] 本発明者らが鋭意検討した結果、回路基板 1の面内方向の見かけの破壊靭性値 K が 3. 0〜6. 5MPa'm1/2である場合に、絶縁性セラミックス基板 2に接合した金属
HI
回路板 3の外周部力 絶縁性セラミックス基板 2へ入るクラックが伸展して破壊に至る ことがなかった。
[0022] 実際の回路基板 1において、冷熱サイクルに際して発生するクラックの概略図が図 3である。ここで、半導体チップ 7がはんだ層（図示せず)を介して金属回路板 3に接 合して搭載されている。クラック 8は、絶縁性セラミックス基板 2において、特に金属回 路板 3のパターンの外周部の表面付近で発生し、図 3に示すように絶縁性セラミック ス基板 2の内部で水平方向に伸展する場合が多い。この理由は、金属回路板 3およ び金属放熱板 4を接合した絶縁性セラミックス基板 2においては特に厚み方向に引つ 張り応力が働きやすいためである。面内方向の見かけの破壊靱性値を 3. OMPa-m1 /2以上とすることにより、特にこの水平方向におけるクラックの伸展を抑制している。
[0023] また、絶縁性セラミックス基板 2の面内方向の破壊靭性値 K と回路基板 1の面内方
H
向の見かけの破壊靭性値 K との差 K — K を 3. 0MPa'm1/2以下とした。回路基
HI H HI
板 1の面内方向の見かけの破壊靭性値と絶縁性セラミックス基板 2の面内方向の破 壊靭性値の差は、回路基板 1において絶縁性セラミックス基板 2にかかる残留応力の 大きさに依存する値である。従って、これにより絶縁性セラミックス基板 2にかかる残留 応力を小さくした。この場合に回路基板 1の面内方向の見かけの破壊靭性値が 3. 0 〜6. 5MPa'm1/2となり、絶縁性セラミックス基板 2に接合した金属回路板 3の外周 部から絶縁性セラミックス基板 2へ入るクラックが伸展して破壊に至ることがな力つた。
[0024] さらには、回路基板 1のそり量の絶対値を 80 /z mZincMlinchは 0. 0254m)以 下とし、絶縁性セラミックス基板 2にかかる残留応力を小さくした。この場合に回路基 板 1の面内方向の見かけの破壊靭性値 K が 3. 0〜6. 5MPa'm1/2となり、絶縁性
HI
セラミックス基板 2に接合した金属回路板 3の外周部カゝら絶縁性セラミックス基板 2へ 入るクラックが伸展して破壊に至ることがな力つた。図 4に、金属回路板 3の厚さ等を 変えた回路基板 1を複数作成し、これらにおけるそり量と前記の K との関係を調べ
HI
た結果を示す。また、これらの回路基板については、冷熱サイクルを 3000サイクル印 加し、絶縁性セラミックス基板 2におけるクラックの発生を調べた。図 4中の白丸はクラ ックの発生が見られな力つた回路基板に対応し、 X印はクラックが発生した回路基板 に対応している。この結果より、 K とそり量には強い相関があり、 K が 3. 0〜6. 5
HI HI
MPa'm1/2の範囲の場合には、そり量が 80 mZinch以下となり、冷熱サイクル特 性が向上することが確認できる。
[0025] さらには、絶縁性セラミックス基板 2の面内方向の破壊靭性値 Kを 5. 5MPa-m1/2
H
以上とし、かつその厚みを 0. 2mm以上として絶縁性セラミックス基板 2にかかる残留 応力を小さくした。ただし、下限である 0. 2mmについては、 0. 2mm±0. 02mmの 範囲内であっても割れを発生しないことが確認されたため、この範囲内であっても好 ましく用いることができる。この場合に、回路基板 1の面内方向の見かけの破壊靭性 ί Κ が 3. 0〜6. 5MPa'm1/2となり、絶縁性セラミックス基板 2に接合した金属回
HI
路板 3の外周部力 絶縁性セラミックス基板 2へ入るクラックが伸展して破壊に至るこ とがな力つた。例えば絶縁性セラミックス基板 2として使用される窒化珪素セラミックス においては、その破壊靭性値は、使用する原料粉の種類、焼結助剤の組成や添カロ 量、焼結条件等によって変化する。従って、この製造条件を最適化することで、柱状 粒子を成長させ、また、焼結体中の粒界相の量及び組成が最適化されて粒界強度 を高めることで、高くすることができる。また、結晶粒を所望の方向に配向させて、異 方性をもたせることにより、ある方向の破壊靭性値を高くすることもできる。また、回路 基板 1の放熱性を確保するために、絶縁性セラミックス基板 2の厚みは 1. Omm以下 であることが望ましい。
[0026] さらには、金属回路板 3の総面積の金属放熱板 4の総面積に対する比率 (面積比） を 5Z9以上とした。金属回路板 3および金属放熱板 4の接合後の残留応力を低減す るためには、絶縁性セラミックス基板 2に接合する金属回路板 3と金属放熱板 4の構 造が均一に近いことが望ましい。し力しながら、実際には金属回路板 3には回路バタ ーンが形成されるため、絶縁性セラミックス基板 2の一面には、金属回路板 3が接合さ れた回路形成部分と金属回路板 3が接合されて 、な 、非回路形成部分が存在する 。この回路形成部分となる金属回路板 3の面積を金属放熱板 4の面積の 5Z9以上と することにより、絶縁性セラミックス基板 2と金属回路板 3及び金属放熱板 4の熱膨張 差による残留応力を低減することができ、面内方向の見かけの破壊靭性値 K が 3.
HI
0〜6. 5MPa'm1/2で、信頼性の高い回路基板 1を得ることができる。この場合に絶 縁性セラミックス基板 2に接合した金属回路板 3の外周部カゝら絶縁性セラミックス基板 2へ入るクラックが伸展して破壊に至ることがな力 た。図 5に、図 4の場合と同様に、 この面積比と K との関係を調べた結果を示す。この結果より、この面積比が小さいと
HI
K 力 、さくなり、この面積比を 5Z9以上 (0. 556以上）とすることによって、冷熱サ
HI
イタル特性が向上することが確認できる。
[0027] また、金属回路板 3および金属放熱板 4は 0. 5〜5. Ommの厚さの銅板であること が好ましい。金属回路板 3及び金属放熱板 4を厚さが 0. 5mm以上の熱伝導率の高 い銅板とすることで、放熱性の良い回路基板 1を提供することができ、かつ、厚さを 5 . Omm以下とすることで絶縁性セラミックス基板 2と金属回路板 3及び金属放熱板 4 の熱膨張差による残留応力を低減することができ、面内方向の見かけの破壊靭性値 K が 3. 0〜6. 5MPa'm1/2で、信頼性の高い回路基板 1を得ることができる。これ
HI
によって、冷熱サイクル特性を向上させることができる。
[0028] さら〖こは、絶縁性セラミックス基板 2と金属回路板 3との接合、並びに絶縁性セラミツ タス基板 2と金属放熱板 4の接合を、活性金属であるろう材 5を介して、 600〜900°C で加熱することにより行った。回路基板 1において、絶縁性セラミックス基板 2にかかる 残留応力は接合時の絶縁性セラミックス基板 2と金属回路板 3および金属放熱板 4の 金属板の熱膨張差に起因する。そのため、接合温度を 900°C以下と低くすることによ つて、絶縁性セラミックス基板 2と金属板の熱膨張差を少なくし、残留応力を低減する ことができる。しカゝしながら、 600°C未満の低温で接合する場合、接合の信頼性が不 十分となる可能性がある。そこで、絶縁性セラミックス基板 2と金属板の接合を活性金 属ろう材を介して行 、、そのろう付け温度が 600°C〜900°Cとすることで絶縁性セラミ ックス基板 2と金属回路板 3及び金属放熱板 4の熱膨張差による残留応力を低減す ることができ、面内方向の見かけの破壊靭性値 K が 3. 0〜6. 5MPa'm1/2で、信
HI
頼性の高い回路基板 1を得ることができる。この場合に、絶縁性セラミックス基板 2に 接合した金属回路板 3の外周部力 絶縁性セラミックス基板 2へ入るクラックが伸展し て破壊に至ることがな力つた。図 6に、図 4の場合と同様に、この温度と前記の K と
HI
の関係を調べた結果を示す。この結果より、この温度が高いと K 力 、さくなり、この
HI
温度を 900°C以下とすることによって、冷熱サイクル特性が向上することが確認できる
[0029] このように、この回路基板 1においては、特にクラックが絶縁性セラミックス基板 2の 表面に発生し、これが内部に伸展して力 水平方向（表面と水平な方向）に伸展する ことを抑制することができる。すなわち、この回路基板 1上に半導体チップを搭載して 半導体モジュールを製造した場合、この半導体モジュールの冷熱サイクルに対する 耐久性は高くなる。
[0030] 次に、この実施の形態に係る回路基板 1の製造方法について説明する。絶縁性セ ラミックス基板 2 (窒化珪素セラミックス）の両面に活性金属ろう材として例えば、活性 金属である Tiが添加された Ag— Cu系合金ペーストを印刷形成し、絶縁性セラミック ス基板 2とほぼ同じ長方形状の金属板 (銅）を両面に 600°C〜900°Cの温度で加熱 接合する。冷却後、絶縁性セラミックス基板 2上の一方の面の金属板をエッチング処 理して回路パターンをなす金属回路板 3を形成する。他方の面に接合された金属板 をそのままエッチング処理無しで金属放熱板 4としてもよ 、し、同様にパターンを形成 して金属放熱板 4とすることもできる。さらに回路パターン形成後の金属回路板 3及び 金属放熱板 4に Ni—Pメツキを施し、回路基板 1が作製される。
[0031] 上記の回路基板 1に半導体チップを搭載して半導体モジュールが形成される。この 半導体モジュールにお 、ては、金属回路板 3と半導体チップとが例えばはんだによ つて接合される。この半導体モジュールは冷熱サイクルに対する高 ヽ耐久性を有す る。
[0032] (第 2の実施の形態）
本発明の第 2の実施の形態に係る回路基板 11は、絶縁性セラミックス基板の異方 性の強弱に関わらず、適用できる。この回路基板 11の構造は前記の第 1の実施の形 態に係る回路基板 1と同様であり、その平面図およびその I-Iにおける断面図が図 1 である。この回路基板 11においては、絶縁性セラミックス基板 12の一方の面に金属 回路板 13が、他方の面に金属放熱板 14が、それぞれろう材 15を介して接合されて いる。ここで、絶縁性セラミックス基板 12の厚さは t、金属回路板 13の厚さは t、金属 放熱板 14の厚さは tである。ろう材 15の厚さはこれらに比べて無視できる。絶縁性セ
2
ラミックス基板 12としては、例えば窒化珪素セラミックスが用いられる。金属回路板 13 および金属放熱板 14としては例えば銅が用いられる。ろう材 15は、例えば Tiが添カロ された Ag - Cu系合金に代表される活性金属であり、これを用 、て金属回路板 13お よび金属放熱板 4は 750°C程度の温度で絶縁性セラミックス基板 12に接合される。
[0033] ここで、回路基板 11の内部の見かけの破壊靱性値 Kが 4. 0MPa'm1/2以上であ る。ここで、回路基板 11の内部の見かけの破壊靭性値とは、絶縁性セラミックス基板 12の一面に金属回路板 13、他面に金属放熱板 14を接合した構造の回路基板 11に おいて、絶縁性セラミックス基板 12の断面に JISR1607に準拠して、図 2における A の方向でビッカース圧子を所定荷重 (例えば、 2kgf)で押し込む IF法で測定した量 である。また、内部の破壊靱性値 Kは、金属回路板 13および金属放熱板 14が接合 される前に絶縁性セラミックス基板 12について同様に算出された破壊靱性値である 。これらは絶縁性セラミックス基板 12の水平方向および垂直方向におけるクラックの 伸展のしにくさを示す量である。 Kは絶縁性セラミックス基板の性質で決定される量で あるが、 Kは絶縁性セラミックス基板 12自身の破壊靱性値と絶縁性セラミックス基板 12にかかる残留応力に依存する。例えば、引っ張り方向の残留応力が存在する場 合、このこの引つ張り応力の方向と垂直な方向には特にクラックが伸展しやすくなるた め、この場合には内部の見かけの破壊靱性値 Kは小さくなる。
[0034] 具体的には、内部の見かけの破壊靱性値 Kは、絶縁性セラミックス基板 12に金属 回路板 13および金属放熱板 14が接合された後で、図 2に示した方法より、前記の面 内方向の見かけの破壊靱性値 K と同様に算出する。ただし、この際のクラック長さ c
HI
として、 c= ( (2c - 2a) 2+ (2c — 2a) 2) 1/2Z2とする。すなわち、水平方向および垂
1 2
直方向のクラックカゝら算出した破壊靱性値が内部の見かけの破壊靱性値 Kおよび 内部の破壊靱性値 Kである。これらは絶縁性セラミックス基板 12の水平方向および 垂直方向へのクラックの入りにくさを示す量である。内部の見かけの破壊靱性値 Kは 絶縁性セラミックス基板 12の内部の破壊靱性値 Kに依存するのにカ卩えて、その厚さ t 、金属回路板 13の厚さ tおよび金属放熱板 14の厚さ tにも依存する。
c 1 2
[0035] K、 t、 tおよび tを変えることにより、内部の見かけの破壊靱性値 Kを変えた回路 c 1 2 1 基板 11を多数作成した。この回路基板 11に冷熱サイクルを加え、絶縁性セラミックス 基板 12が割れるまでのサイクル数 (サイクル寿命）を調べ、前記の内部の見かけの破 壊靱性値 Kとの相関を調べた結果が図 7である。これより、サイクル寿命と、内部の 見かけの破壊靱性値 Kには強い相関があることが認められた。特に、サイクル寿命 を 3000回以上とするためには、内部の見かけの破壊靱性値 Kを 4. 0MPa'm1/2と すればょ 、ことが確認できた。
[0036] 一方、特許文献 2に記載されたように、絶縁性セラミックス基板 12の表面の破壊靱 性値も、金属回路板 13および放熱板 14を接合することにより変化する。ここで、表面 の破壊靱性値は、図 2における Bの方向カゝら絶縁性セラミックス基板 12の表面にビッ カース圧子を打ち込み、その圧痕およびクラックから、前記の内部の破壊靱性値と同 様の方法により算出した。この場合のサイクル寿命と、この表面の破壊靱性値との相 関を調べた結果が図 8である。図 7よりもその相関が弱いことが認められる。すなわち 、サイクル寿命に対しては、表面の破壊靱性値よりも、内部の見かけの破壊靱性値 K 力 り大きな影響を与える。この事実は、冷熱サイクルによって絶縁性セラミックス基 板 12が割れる際には、表面でのクラックの伸展と比べて、内部でのクラックの伸展の 影響が大き 、と 、うことを示して 、る。
[0037] 従って、サイクル寿命を向上させるためには、内部の見かけの破壊靱性値 Kを高く 保つことが有効である。このためには、金属回路板 13および金属放熱板 14の構成 については、最適な範囲が存在する。一般に、内部の見かけの破壊靱性値 Kは、金 属回路板 13、金属放熱板 14が接合されることにより、絶縁性セラミックス基板 12の内 部の破壊靱性値 Kよりも小さくなる。これは、金属回路板 13および金属放熱板 14と の接合によって、絶縁性セラミックス基板 12の内部に引っ張り方向の残留応力が発 生するためである。従って、この影響を小さくして、内部の見かけの破壊靱性値 Kを 高く保っためには、金属回路板 13と金属放熱板 14の厚さ (tと t )が小さぐかつ近
1 2
いことが要求される。また、絶縁性セラミックス基板 12の厚さ tが大きぐ内部の破壊 靱性値 Kが大き 、ことが必要である。
[0038] 発明者は、以上の事項を考慮して、絶縁性セラミックス基板 12の厚さを t (mm)、 金属回路板 13の厚さを t (mm)、金属放熱板 14の厚さを t (mm)、絶縁性セラミック
1 2
ス基板 12の内部の破壊靱性値を K(MPa'm1/2)としたときに、 x= (t 2— t 2) /t 2
1 2 c
ZKをこの指針を与える量とした。そして、 Xく 1. 5 (lZMPaZm1/2)とした場合に、 絶縁性セラミックス基板 12の内部の見かけの破壊靱性値 Kが 4. 0MPa'm1/2以上 となり、これによつて、この回路基板 11を用いた半導体モジュールにおいては冷熱サ イタルに対する高 、サイクル寿命を得られた。
[0039] 内部の破壊靱性値 Kが 6. 5MPa'm1/2で厚さ tが 0. 3mmの窒化珪素セラミックス 基板を絶縁性セラミックス基板 12として使用し、金属回路板 13および金属放熱板 14 (どちらも銅)の厚さを変えたものをこれに接合した後の内部の見かけの破壊靱性値 Kを測定し、上記の Xの値との相関を調べた結果を図 9に示す。 Kは常に Kよりも小 さいが、特に Xが大きいほど Kが小さくなる傾向が確認できた。なお、図中で白丸の 点では 3000回の冷熱サイクルに対してクラックを発生せず、 Xの点ではクラックを発 生した。この結果より、 Xく 1. 5 (lZMPaZm1/2)のときに内部の見かけの破壊靱性 igKを 4. 0MPa'm1/2以上とすることができ、冷熱サイクルに対する高いサイクル寿 命が得られた。
[0040] また、内部の破壊靱性値 Kと見かけの内部の破壊靱性値 Kとの差 K—Kと、上記 の Xとの相関を調べた結果が図 10である。 Kは常に Kよりも小さくなる（K— K >0) 力 この結果より、 Xく 1. 5 (lZMPaZm1/2)のときに K— Kを 2. 5MPa'm1/2以下 とすることができ、冷熱サイクルに対する高 、サイクル寿命を得られることが確認でき る。 [0041] また、金属回路板 13の総面積の金属放熱板 14の総面積に対する比率 (面積比） は 5/9以上 (0. 556以上）とした。この比が 5/9よりも小さいと、絶縁性セラミックス 基板 12の残留応力が大きくなるため、高いサイクル寿命は得られない。また、その定 義より、この面積比の最大値は 1である。図 11に、金属回路板 13の総面積を変えた 回路基板 11を複数作成し、これらにおけるこの面積比と前記の K Kとの関係を調 ベた結果を示す。この結果より、この面積比が小さいと K Kが大きくなり、この面積 比を 5Z9以上とすることによって、冷熱サイクルに対する高!、サイクル寿命を得られ ることが確認できる。
[0042] 金属回路板 13、金属放熱板 14は 0. 5〜5. Ommの範囲の厚さとした。 0. 5mmよ りも薄い場合には、放熱効果が不充分となり、 5. Ommよりも厚い場合には半導体モ ジュールの体積が大きくなり、重量も増すため、実用的ではない。より大電力の半導 体モジュールに用いられる回路基板の場合、放熱特性を向上させるために、金属回 路板 13、金属放熱板 14の厚さは 0. 8〜5. Ommとされるが、この場合には熱膨張差 に起因する回路基板 11の反りがさらに大きくなるため、 Xを上記の範囲とすることによ る効果は顕著である。
[0043] 絶縁性セラミックス基板 12の厚さは前記の通り大きな方が好ましいが、具体的には 、 0. 2〜1. Omm程度が好ましい。 0. 2mmよりも薄い場合には、破壊靱性が高くとも 金属回路板 13および金属放熱板 14を接合したときにかかる熱応力により割れやすく なり、 1. Ommよりも厚い場合には半導体モジュールの熱抵抗やインダクタンスが高く なり、好ましくない。ただし、下限である 0. 2mmについては、 0. 2mm±0. 02mmの 範囲内であっても割れを発生しないことが確認されたため、この範囲内であっても好 ましく用いることができる。この際、内部の破壊靱性値 Kが 5. 5〜7. 5MPa'm1/2で あることが好ま 、。特に窒化珪素セラミックスはこうした特性を持つ絶縁性セラミック ス基板として好ましく用いられる。
[0044] 本実施の形態においては絶縁性セラミックス基板 12と金属回路板 13、金属放熱板 14とはろう材 15によって接合される。ろう材 15は、例えば活性金属である Tiが添加さ れた Ag— Cu系合金ペーストである。その際のろう付け温度としては、 600〜900°C が好ましい。 600°Cよりも低いと、ろう付け不良となり、 900°Cよりも高いと、絶縁性セラ ミックス基板 12と金属回路板 13等との間の熱膨張差が特に大きくなり、絶縁性セラミ ックス基板 12に働く残留応力が高くなる。図 12に、図 11の場合と同様に、この温度と 前記の K Kとの関係を調べた結果を示す。この結果より、この温度が高いと K K が大きくなり、この温度を 900°C以下とすることによって、冷熱サイクル特性が向上す ることが確認できる。
[0045] 上記の回路基板 11は、前記の回路基板 1と同様の製造方法によって製造できる。
また、これを用いた半導体モジュールも同様にして製造できる。この半導体モジユー ルは冷熱サイクルに対する高 ヽ耐久性を有する。
[0046] なお、上記各実施の形態では金属回路板および金属放熱板として銅を用いて!/、た 1S これらに限られるものではなぐ同様の性質を持つ他の材料を代わりに用いた場 合でも、本発明を適用することによって同様に高い耐久性を得ることができる。
[0047] また、上記各実施の形態では金属回路板および金属放熱板は、ろう付けによって 絶縁性セラミックス基板に接合されたが、他の方法を用いた場合でも同様に高 ヽ耐 久性を得ることができる。
[0048] また、絶縁性セラミックス基板の代わりに同様な機械的性質をもつ他の絶縁基板を 用いた場合でも、本発明により同様に高い耐久性をもった回路基板を得ることができ る。
実施例
[0049] 以下、本発明の実施例について説明する。ただし、これらの実施例により本発明が 限定されるものではない。
[0050] 絶縁性セラミックス基板として窒化珪素セラミックス基板と、金属回路板及び金属放 熱板として銅板を用いて、回路基板及び半導体モジュールを作製した。採用した窒 化珪素セラミックス基板の面内方向の破壊靱性値 Kおよび内部の破壊靭性値 Kと、
H
厚み及び金属回路板と金属放熱板の厚みは表 1に示す。
[0051] 窒化珪素セラミックス基板の両面に活性金属ろう材を印刷形成し、窒化珪素セラミ ックス基板とほぼ同じ長方形状の銅板を両面に 600°C〜900°Cの温度で加熱接合し た。各々の加熱接合温度 (ろう付け温度)を表 1に示す。冷却後、金属回路板及び金 属放熱板が所定のパターンとなるようにエッチングし、金属回路板及び金属放熱板 に Ni—Pメツキを施し回路基板を作製した。
[0052] 得られた回路基板の金属回路板および金属放熱板が接合されている部分の断面 を取り出し、 JISR1607に準拠して、窒化珪素セラミックス基板の断面にビッカース圧 子を所定荷重 (例えば、 2kgf)で押し込む IF法で見かけの破壊靱性値を測定した。 このとき、ビッカース圧子はビッカース圧痕の一方の対角線が基板の厚さ方向と垂直 になるように押し込んだ。そして、ビッカース圧痕の面内方向の対角線の長さ、左端 部及び右端部から伸びるクラックの長さ、および上端部及び下端部から伸びるクラッ クの長さによりこの回路基板における面内方向の見かけの破壊靱性値 K および内
HI
部の見かけの破壊靭性値 Kを求めた。測定は任意の 5箇所について行い、その平 均値をこれらの見かけの破壊靭性値とした。また、回路基板のそりは 3次元測定器を 用いて対角線上で測定し、そのそりの大きさの最大値を対角線の長さで割った値を そり量とした。測定したこれらの見かけの破壊靭性値及びそり量は表 1に示す。
[0053] また、得られた回路基板の金属回路板上に半導体チップをはんだ接合した後、ワイ ャボンディングを施し、半導体モジュールを得た。この回路基板及び半導体モジユー ルについて、以下に示すようにヒートサイクル試験を行った。ヒートサイクル試験は 55°Cでの冷却を 20分、室温での保持を 10分及び 150°Cにおける加熱を 20分とす る昇温/降温サイクルを 1サイクルとし、これを 3000サイクル繰り返し付与し、窒化珪 素セラミックス基板のクラックや金属回路板の剥離が発生するか否かを評価した。クラ ックの発生は蛍光探傷法で行った。表 1にヒートサイクル試験後のクラックの発生の有 無を示す。
[0054] ここで、実施例 1〜14においては、窒化珪素セラミックス基板の厚さ t (mm)、内部 の破壊靱性値 K(MPa'm1/2)、金属回路板の厚さ t (mm)、放熱板の厚さ t (mm)
1 2 を、 (t 2-t 2) /t 2/Κ< 1. 5となる範囲で変えている。金属回路板、金属放熱板の
1 2 c
厚さは 0. 5〜5. Ommとした。金属回路板の総面積の金属放熱板の総面積に対する 面積比は 5Z9以上としている。ろう付け温度は 600以上 900°C未満としている。また 、これによつて面内方向の破壊靱性値を 3. 0〜6. 5MPa'm1/2の範囲としている。
[0055] 一方、比較例 1〜7は、 t、 K、 t 、 tを (t 2-t 2) /t 2/K≥l. 5となるように変え、
1 2 1 2
比較例 8は金属回路板の総面積の金属放熱板の面積に対する比を 5Z9未満、比較 例 9はろう付け温度を 950°Cとした。
[0056] 実施例と比較例における内部の見かけの破壊靱性値、内部の破壊靱性値と内部 の見かけの破壊靱性値との差、冷熱サイクル印加後のクラックの発生の有無を調べ た結果を表 1に示す。
[0057] [表 1]
Figure imgf000022_0001
[0058] いずれの比較例においても、上記の冷熱サイクル印加後にクラックが発生したのに 対し、すべての実施例にお!、てはクラックが発生しな 、ことが確認できた。
図面の簡単な説明
[0059] [図 1]本発明の第 1および第 2の実施の形態に係る回路基板の平面図および断面図 である。
[図 2]第 1および第 2の実施の形態に係る回路基板における破壊靱性値を測定する 方法を示した概略図である。
[図 3]第 1および第 2の実施の形態に係る回路基板における冷熱サイクル印加によつ て生ずるクラックの状況を示す概略図である。
[図 4]本発明の第 1の実施の形態に係る回路基板において、回路基板のそり量と面 内方向の見かけの破壊靱性値 K との関係を調べた図である。
HI
[図 5]本発明の第 1の実施の形態に係る回路基板において、金属回路板の総面積の 金属放熱板の総面積に対する比率と、面内方向の見かけの破壊靱性値 K との関
HI
係を調べた図である。
[図 6]本発明の第 1の実施の形態に係る回路基板において、ろう付け温度と面内方向 の見かけの破壊靱性値 K との関係を調べた図である。
HI
[図 7]冷熱サイクルに対する寿命と内部の見かけの破壊靱性値 Kとの関係を調べた 図である。
[図 8]冷熱サイクルに対する寿命と表面の破壊靱性値との関係を調べた図である。
[図 9]本発明の第 2の実施の形態に係る回路基板において、内部の見かけの破壊靱 性値 Kと Xとの関係を調べた図である。
[図 10]本発明の第 2の実施の形態に係る回路基板において、内部の見かけの破壊 靱性値と内部の破壊靱性値との差 K—Kと、 Xとの関係を調べた図である。
[図 11]本発明の第 2の実施の形態に係る回路基板において、金属回路板の総面積 の金属放熱板の総面積に対する比率と K—Kとの関係を調べた図である。
[図 12]本発明の第 2の実施の形態に係る回路基板において、ろう付け温度と K— K との関係を調べた図である。
符号の説明 、 11 回路基板
、 12 絶縁性セラミックス基板 、 13 金属回路板 、 14 金属放熱板 、 15 ろう材
圧痕
半導体チップ
クラック

Claims

請求の範囲
[1] 絶縁性セラミックス基板と、該絶縁性セラミックス基板の一面に接合された金属回路 板と、前記絶縁性セラミックス基板の他面に接合された金属放熱板とからなる回路基 板において、
前記回路基板の面内方向の見かけの破壊靭性値が 3. 0〜6. 5MPa'm1/2である ことを特徴とする回路基板。
[2] 前記絶縁性セラミックス基板の面内方向の破壊靭性値と前記回路基板の面内方向 の見かけの破壊靭性値との差が 3. 0MPa'm1/2以下であることを特徴とする請求項 1に記載の回路基板。
[3] 前記回路基板のそり量の絶対値が 80 μ m/inch以下であることを特徴とする請求 項 1または 2に記載の回路基板。
[4] 前記絶縁性セラミックス基板の面内方向の破壊靭性値が 5. 5MPa'm1/2以上、か つ前記絶縁性セラミックス基板の厚みが 0. 2〜1. Ommであることを特徴とする請求 項 1乃至 3のいずれか 1項に記載の回路基板。
[5] 前記金属回路板及び前記金属放熱板が 0. 5mn！〜 5. Ommの厚さの銅板であるこ とを特徴とする請求項 1乃至 4のいずれ力 1項に記載の回路基板。
[6] 前記金属回路板の総面積の前記金属放熱板の総面積に対する比率が 5Z9以上 であることを特徴とする請求項 1乃至 5のいずれか 1項に記載の回路基板。
[7] 前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項 1 乃至 6のいずれか 1項に記載の回路基板。
[8] 絶縁性セラミックス基板と、該絶縁性セラミックス基板の一面に接合された金属回路 板と、前記絶縁性セラミックス基板の他面に接合された金属放熱板と、カゝらなる回路 基板において、
前記絶縁性セラミックス基板の厚さを t (mm)、前記金属回路板の厚さを t (mm) 、前記金属放熱板の厚さを t (mm)とし、前記絶縁性セラミックス基板の内部の破壊
2
性値を K (MPa · m1/2)としたとき、
(t 2-t 2) /t 2/Κ< 1. 5
1 2 c
であることを特徴とする回路基板。
[9] 前記金属回路板の総面積の前記金属放熱板の総面積に対する比率が 5Z9以上 であることを特徴とする請求項 8に記載の回路基板。
[10] 前記金属回路板および前記金属放熱板の厚さが 0. 5〜5mmであることを特徴と する請求項 8または 9に記載の回路基板。
[11] 前記金属回路板および前記金属放熱板の厚さが 0. 8〜5mmであることを特徴と する請求項 8または 9に記載の回路基板。
[12] 前記絶縁性セラミックス基板の厚さが 0. 2〜1. Ommであることを特徴とする請求項
8乃至 11のいずれか 1項に記載の回路基板。
[13] 前記回路基板の内部の見かけの破壊靱'性値が 4. 0MPa'm1/2以上であることを 特徴とする請求項 8乃至 12のいずれか 1項に記載の回路基板。
[14] 前記絶縁性セラミックス基板の内部の破壊靱性値と前記回路基板の内部の見かけ の破壊靱性値との差が 2. 5MPa'm1/2以下であることを特徴とする請求項 8乃至 13 のいずれ力 1項に記載の回路基板。
[15] 前記金属回路板および前記金属放熱板が銅であることを特徴とする請求項 8乃至
14のいずれか 1項に記載の回路基板。
[16] 前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項 8 乃至 15のいずれか 1項に記載の回路基板。
[17] 前記絶縁性セラミックス基板と前記金属回路板との接合および前記絶縁性セラミツ タス基板と前記金属放熱板との接合が活性金属ろう材を介して行われ、そのろう付け 温度が 600°C〜900°Cであることを特徴とする請求項 1乃至 16のいずれ力 1項に記 載の回路基板。
[18] 絶縁性セラミックス基板と、該絶縁性セラミックス基板の一面に接合された金属回路 板と、前記絶縁性セラミックス基板の他面に接合された金属放熱板と、カゝらなる回路 基板の製造方法であって、
前記絶縁性セラミックス基板と前記金属回路板との接合および前記絶縁性セラミツ タス基板と前記金属放熱板との接合を活性金属ろう材を介して行 ヽ、そのろう付け温 度を 600°C〜900°Cとしたことを特徴とする回路基板の製造方法。
[19] 前記絶縁性セラミックス基板の面内方向の破壊靭性値が 5. 5MPa'm1/2以上、か つ前記絶縁性セラミックス基板の厚みが 0. 2〜1. Ommであることを特徴とする請求 項 18に記載の回路基板の製造方法。
[20] 前記金属回路板及び前記金属放熱板が 0. 5mn！〜 5. Ommの厚さの銅板であるこ とを特徴とする請求項 18または 19に記載の回路基板の製造方法。
[21] 前記金属回路板の総面積の前記金属放熱板の総面積に対する比率が 5Z9以上 であることを特徴とする請求項 18乃至 20のいずれか 1項に記載の回路基板の製造 方法。
[22] 前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項 1
8乃至 21のいずれか 1項に記載の回路基板の製造方法。
[23] 前記絶縁性セラミックス基板の厚さを t (mm)、前記金属回路板の厚さを t (mm)
、前記金属放熱板の厚さを t (mm)とし、前記絶縁性セラミックス基板の内部の破壊
2
性値を K (MPa · m1/2)としたとき、
(t 2-t 2) /t 2/Κ< 1. 5
1 2 c
としたことを特徴とする請求項 18に記載の回路基板の製造方法。
[24] 前記金属回路板の総面積の前記金属放熱板の総面積に対する比率が 5Z9以上 であることを特徴とする請求項 23に記載の回路基板の製造方法。
[25] 前記金属回路板および前記金属放熱板の厚さが 0. 5〜5mmであることを特徴と する請求項 23または 24に記載の回路基板の製造方法。
[26] 前記金属回路板および前記金属放熱板の厚さが 0. 8〜5mmであることを特徴と する請求項 23または 24に記載の回路基板の製造方法。
[27] 前記絶縁性セラミックス基板の厚さが 0. 2〜1. Ommであることを特徴とする請求項
23乃至 26のいずれか 1項に記載の回路基板の製造方法。
[28] 前記金属回路板および前記金属放熱板が銅であることを特徴とする請求項 23乃 至 27のいずれか 1項に記載の回路基板の製造方法。
[29] 前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項 2
3乃至 28のいずれか 1項に記載の回路基板の製造方法。
[30] 請求項 1乃至 17のいずれか 1項に記載の回路基板と、該回路基板上に搭載された 半導体チップとからなることを特徴とする半導体モジュール。
PCT/JP2006/316154 2005-08-29 2006-08-17 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 WO2007026547A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007533174A JP5326278B2 (ja) 2005-08-29 2006-08-17 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
US12/065,009 US8563869B2 (en) 2005-08-29 2006-08-17 Circuit board and semiconductor module using this, production method for circuit board
EP06782767.5A EP1921675B1 (en) 2005-08-29 2006-08-17 Circuit board and semiconductor module using this, production method for circuit board

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005247301 2005-08-29
JP2005-247301 2005-08-29
JP2006-091408 2006-03-29
JP2006091408 2006-03-29

Publications (1)

Publication Number Publication Date
WO2007026547A1 true WO2007026547A1 (ja) 2007-03-08

Family

ID=37808647

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/316154 WO2007026547A1 (ja) 2005-08-29 2006-08-17 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法

Country Status (4)

Country Link
US (1) US8563869B2 (ja)
EP (1) EP1921675B1 (ja)
JP (3) JP5326278B2 (ja)
WO (1) WO2007026547A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094264A (ja) * 2007-10-09 2009-04-30 Hitachi Metals Ltd 回路基板、半導体モジュール、半導体モジュールの設計方法
JP2013042165A (ja) * 2005-08-29 2013-02-28 Hitachi Metals Ltd 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
US20140106129A1 (en) * 2008-06-20 2014-04-17 Hitachi Metals, Ltd. Ceramic assembled board, method of manufacturing the same, ceramic substrate and ceramic circuit substrate
JP2016127279A (ja) * 2014-12-26 2016-07-11 株式会社東芝 配線基板および配線基板を含む半導体パッケージ
JP2019029637A (ja) * 2017-07-28 2019-02-21 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
WO2019167942A1 (ja) * 2018-02-27 2019-09-06 三菱マテリアル株式会社 絶縁回路基板
US10515868B2 (en) 2015-09-28 2019-12-24 Kabushiki Kaisha Toshiba Circuit substrate and semiconductor device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130060A (ja) * 2007-11-21 2009-06-11 Toyota Industries Corp 放熱装置
JP5070014B2 (ja) * 2007-11-21 2012-11-07 株式会社豊田自動織機 放熱装置
KR20110015544A (ko) * 2008-05-16 2011-02-16 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판, 파워 모듈, 및 파워 모듈용 기판의 제조 방법
DE102010039728A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
EP2811513B1 (en) 2012-02-01 2019-12-18 Mitsubishi Materials Corporation Method for producing substrate for power modules
CN102856266A (zh) * 2012-09-19 2013-01-02 张剑锋 一体化绝缘陶瓷基板
EP3109222B1 (en) * 2014-02-21 2018-09-26 Denka Company Limited Ceramic circuit board
JP6341822B2 (ja) * 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
CN107112299B (zh) * 2015-01-29 2019-10-01 京瓷株式会社 电路基板以及电子装置
JP6370257B2 (ja) 2015-04-27 2018-08-08 三菱電機株式会社 半導体装置
KR101708317B1 (ko) * 2015-06-17 2017-02-20 엘지전자 주식회사 스트레인 검사 소자 및 그 부착 방법
JP6829204B2 (ja) * 2015-09-28 2021-02-10 株式会社東芝 窒化珪素回路基板およびそれを用いた半導体モジュール
JP6137267B2 (ja) * 2015-10-08 2017-05-31 三菱マテリアル株式会社 ヒートシンク付きパワーモジュール用基板及びパワーモジュール
CN110226363B (zh) * 2017-03-30 2022-08-02 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置
JP7127641B2 (ja) * 2017-05-11 2022-08-30 住友電気工業株式会社 半導体装置
DE102018104521B4 (de) 2018-02-28 2022-11-17 Rogers Germany Gmbh Metall-Keramik-Substrate
EP3951854A4 (en) * 2019-03-29 2022-05-25 Denka Company Limited SILICON NITRIDE CIRCUIT BOARD AND ELECTRONIC COMPONENT MODULE
CN110012597B (zh) * 2019-04-12 2020-11-27 中国科学院电工研究所 一种陶瓷覆铜电路板及其制备方法
CN114303237A (zh) * 2019-08-29 2022-04-08 京瓷株式会社 电路基板及功率模块
WO2023204054A1 (ja) * 2022-04-18 2023-10-26 株式会社 東芝 セラミックス回路基板、半導体装置、セラミックス回路基板の製造方法、及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080063A (ja) * 1996-08-27 2004-03-11 Dowa Mining Co Ltd 高信頼性半導体用基板
JP2004119568A (ja) * 2002-09-25 2004-04-15 Kyocera Corp セラミック回路基板
JP2005026252A (ja) * 2003-06-30 2005-01-27 Ngk Spark Plug Co Ltd セラミック回路基板、放熱モジュール、および半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780164A (en) 1994-12-12 1998-07-14 The Dow Chemical Company Computer disk substrate, the process for making same, and the material made therefrom
US5672435A (en) * 1994-12-12 1997-09-30 The Dow Chemical Company Hard disk drive components and methods of making same
JP3100871B2 (ja) 1995-07-11 2000-10-23 株式会社東芝 窒化アルミニウム焼結体
JP3512977B2 (ja) 1996-08-27 2004-03-31 同和鉱業株式会社 高信頼性半導体用基板
JPH10107440A (ja) * 1996-09-30 1998-04-24 Sumitomo Kinzoku Electro Device:Kk セラミック基板及びその製造方法
JP2001010865A (ja) 1999-06-23 2001-01-16 Ngk Insulators Ltd 窒化珪素焼結体及びその製造方法
US6417563B1 (en) * 2000-07-14 2002-07-09 Advanced Micro Devices, Inc. Spring frame for protecting packaged electronic devices
DE10146227B4 (de) * 2000-09-20 2015-01-29 Hitachi Metals, Ltd. Siliciumnitrid-Sinterkörper, Leiterplatte und thermoelektrisches Modul
JP3797905B2 (ja) 2000-10-27 2006-07-19 株式会社東芝 窒化けい素セラミックス基板およびそれを用いた窒化けい素セラミックス回路基板並びにその製造方法
EP1201623B1 (en) 2000-10-27 2016-08-31 Kabushiki Kaisha Toshiba Silicon nitride ceramic substrate and silicon nitride ceramic circuit board using the substrate
JP2003101184A (ja) * 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板およびその製造方法
WO2007026547A1 (ja) * 2005-08-29 2007-03-08 Hitachi Metals, Ltd. 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080063A (ja) * 1996-08-27 2004-03-11 Dowa Mining Co Ltd 高信頼性半導体用基板
JP2004119568A (ja) * 2002-09-25 2004-04-15 Kyocera Corp セラミック回路基板
JP2005026252A (ja) * 2003-06-30 2005-01-27 Ngk Spark Plug Co Ltd セラミック回路基板、放熱モジュール、および半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042165A (ja) * 2005-08-29 2013-02-28 Hitachi Metals Ltd 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP2009094264A (ja) * 2007-10-09 2009-04-30 Hitachi Metals Ltd 回路基板、半導体モジュール、半導体モジュールの設計方法
US20140106129A1 (en) * 2008-06-20 2014-04-17 Hitachi Metals, Ltd. Ceramic assembled board, method of manufacturing the same, ceramic substrate and ceramic circuit substrate
JP2016127279A (ja) * 2014-12-26 2016-07-11 株式会社東芝 配線基板および配線基板を含む半導体パッケージ
US10515868B2 (en) 2015-09-28 2019-12-24 Kabushiki Kaisha Toshiba Circuit substrate and semiconductor device
US10790214B2 (en) 2015-09-28 2020-09-29 Kabushiki Kaisha Toshiba Circuit substrate and semiconductor device
JP2019029637A (ja) * 2017-07-28 2019-02-21 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP7073602B2 (ja) 2017-07-28 2022-05-24 サムソン エレクトロ－メカニックス カンパニーリミテッド． プリント回路基板
WO2019167942A1 (ja) * 2018-02-27 2019-09-06 三菱マテリアル株式会社 絶縁回路基板
JPWO2019167942A1 (ja) * 2018-02-27 2020-04-16 三菱マテリアル株式会社 絶縁回路基板

Also Published As

Publication number Publication date
EP1921675B1 (en) 2018-10-31
JP2012169678A (ja) 2012-09-06
JP5326278B2 (ja) 2013-10-30
US8563869B2 (en) 2013-10-22
JP5598522B2 (ja) 2014-10-01
JP2013042165A (ja) 2013-02-28
EP1921675A1 (en) 2008-05-14
EP1921675A4 (en) 2010-09-22
US20090101392A1 (en) 2009-04-23
JPWO2007026547A1 (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
WO2007026547A1 (ja) 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP4969738B2 (ja) セラミックス回路基板およびそれを用いた半導体モジュール
EP2214201B1 (en) Process for producing substrate for power module, substrate for power module, and power module
JP2008041752A (ja) 半導体モジュールおよび半導体モジュール用放熱板
EP2056344A1 (en) Electronic component storing package and electronic device
WO2002067324A1 (fr) Element pour circuit electronique, procede de fabrication d&#39;un tel element et portion electronique
KR101569421B1 (ko) 질화규소 기판 및 그 제조 방법, 그리고 그것을 사용한 질화규소 회로기판 및 반도체 모듈
WO2011149065A1 (ja) 回路基板およびこれを用いた電子装置
KR20150087334A (ko) 금속-세라믹스 접합 기판 및 그 제조 방법
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
KR101904538B1 (ko) 세라믹회로기판 및 이의 제조 방법
JP2006128286A (ja) 金属セラミック複合体とその接合方法およびこれを用いた放熱基板
JP5370460B2 (ja) 半導体モジュール
JP2016051778A (ja) 金属−セラミックス接合基板
TW201841310A (zh) 附有散熱片絕緣電路基板之製造方法
EP3761764A1 (en) Insulating circuit board
JP4124040B2 (ja) 半導体装置
EP2838326B1 (en) Electronic device
KR102250917B1 (ko) 구리-세라믹 복합체
JP2009088330A (ja) 半導体モジュール
US20200308072A1 (en) Copper/ceramic composite
JP5614127B2 (ja) パワーモジュール用基板及びその製造方法
JP2000294888A (ja) 放熱配線基板
JP4656126B2 (ja) 半導体装置
JP2000349400A (ja) 回路基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007533174

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2006782767

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12065009

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE