WO2007023911A1 - 半導体基板製造方法 - Google Patents

半導体基板製造方法 Download PDF

Info

Publication number
WO2007023911A1
WO2007023911A1 PCT/JP2006/316635 JP2006316635W WO2007023911A1 WO 2007023911 A1 WO2007023911 A1 WO 2007023911A1 JP 2006316635 W JP2006316635 W JP 2006316635W WO 2007023911 A1 WO2007023911 A1 WO 2007023911A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
manufacturing
semiconductor substrate
semiconductor
gan
Prior art date
Application number
PCT/JP2006/316635
Other languages
English (en)
French (fr)
Inventor
Takafumi Yao
Meoung-Whan Cho
Original Assignee
Tohoku Techno Arch Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Techno Arch Co., Ltd. filed Critical Tohoku Techno Arch Co., Ltd.
Priority to JP2007532177A priority Critical patent/JPWO2007023911A1/ja
Priority to US12/064,584 priority patent/US8119499B2/en
Priority to EP06796748.9A priority patent/EP1930486A4/en
Priority to KR1020087006102A priority patent/KR101060289B1/ko
Priority to CN2006800308730A priority patent/CN101248221B/zh
Publication of WO2007023911A1 publication Critical patent/WO2007023911A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Definitions

  • the present invention relates to a method for manufacturing a semiconductor substrate.
  • FIGS. 1 to 3 are process sectional views showing a method of manufacturing a GaN substrate.
  • a sapphire base substrate 110 is prepared as a base substrate.
  • a release layer (one layer of low-temperature GaN buffer) 120 is grown on the sapphire base substrate 110 at a temperature lower than 1000 ° C. (at a low temperature).
  • the release layer 120 can be composed of, for example, a GaN single crystal, polycrystal, or amorphous body.
  • the GaN layer 130 is grown at a temperature of about 1000 ° C. (at a high temperature).
  • the GaN layer 130 can be composed of, for example, a single crystal of GaN.
  • the structure 100 including the release layer 120 and the GaN layer 130 is formed on the sapphire base substrate 110.
  • the release layer 120 also has a function of a buffer (buffer).
  • the temperature of the sapphire base substrate 110 and the structure 100 (in the reaction chamber containing the sapphire) is lowered from about 1000 ° C. to room temperature.
  • the thermal expansion coefficient of the sapphire base substrate 110 is larger than the thermal expansion coefficient of the GaN layer 130.
  • thermal stress due to the difference in thermal expansion coefficient acts on the sapphire base substrate 110 and the GaN layer 130 and warpage occurs.
  • the release layer 120 is melted by a laser lift-off method or the like.
  • the GaN layer 130 is separated from the sapphire base substrate 110. That is, a GaN substrate is manufactured by making the GaN layer 130 stand alone from the sapphire base substrate 110.
  • a portion where the internal stress is relaxed and a portion where the internal stress remains are generated. This may cause cracks in the GaN layer 130.
  • the separated GaN layer 130 is warped because the strain distribution changes along the crystal growth direction. Therefore, the GaN layer is flattened by a mechanical polishing process. However, as shown in FIG. 3, the crystal orientation is shifted.
  • Patent Document 1 In order to reduce such warpage, a method of forming a gap between the sapphire base substrate 110 and the release layer 120 has been proposed (for example, Patent Document 1).
  • Patent Document 1 JP 2004-39810 A
  • An object of the present invention is to provide a semiconductor substrate manufacturing method capable of improving throughput.
  • the method for manufacturing a semiconductor substrate according to the first aspect of the present invention includes a preparation step of preparing a base substrate, and a stack in which at least two multilayer layers including a release layer and a semiconductor layer are stacked on the base substrate. And a separation step of separating the semiconductor layer.
  • the separation layer is selected using a chemical solution in the separation step. Etching is performed to make each of the at least two semiconductor layers self-supporting.
  • the semiconductor substrate manufacturing method according to the third aspect of the present invention is a continuous process without opening to the atmosphere in the stacking step. It is characterized by being laminated on.
  • the semiconductor substrate manufacturing method according to the fourth aspect of the present invention includes a stacking process within the same apparatus in the stacking step. It is characterized by doing.
  • the semiconductor substrate manufacturing method according to the fifth aspect of the present invention is characterized in that, in addition to the features of the semiconductor substrate manufacturing method according to any of the first to fourth aspects of the present invention, the base substrate and the half substrate
  • the conductor layer is a compound semiconductor single crystal.
  • a semiconductor substrate manufacturing method is characterized in that, in addition to the features of the semiconductor substrate manufacturing method according to the first aspect to the fifth aspect of the present invention, the base substrate and the half substrate The conductor layer is a compound of a group III element and nitrogen.
  • a semiconductor substrate manufacturing method is characterized in that, in addition to the features of the semiconductor substrate manufacturing method according to any of the first to sixth aspects of the present invention, the base substrate and the half substrate The conductor layer is formed of the same material.
  • the release layer includes a metal layer and a metal layer. And at least one of a metal nitride layer.
  • the semiconductor substrate manufacturing method according to the ninth aspect of the present invention includes, in the stacking step, in a growth reactor of the semiconductor layer, The metal nitride layer is formed by nitriding the metal layer.
  • a semiconductor substrate manufacturing method is characterized in that, in addition to the characteristics of the semiconductor substrate manufacturing method according to any one of the first to ninth aspects of the present invention, the multiple layer is formed of the peeling layer.
  • a buffer layer is included between the separation layer and the semiconductor layer.
  • the buffer layer is a single crystal of a compound semiconductor.
  • a semiconductor substrate manufacturing method is characterized in that, in addition to the characteristics of the semiconductor substrate manufacturing method according to the tenth aspect or the eleventh aspect of the present invention, the buffer layer includes a group III element. It is a compound with nitrogen.
  • the semiconductor substrate manufacturing method according to the thirteenth aspect of the present invention includes the buffer layer and the semiconductor in addition to the characteristics of the semiconductor substrate manufacturing method according to whether the tenth side force of the present invention is a deviation of the twelfth side surface.
  • the layers are formed of the same material, and are characterized in that
  • FIG. 1 is a process cross-sectional view illustrating a method for manufacturing a conventional GaN substrate.
  • FIG. 2 is a process cross-sectional view showing a conventional method for manufacturing a GaN substrate.
  • FIG. 3 is a process cross-sectional view showing a conventional method for manufacturing a GaN substrate.
  • FIG. 5 is a process cross-sectional view illustrating a problem of the present invention.
  • FIG. 6 is a process cross-sectional view illustrating the problem of the present invention.
  • FIG. 7 is a process cross-sectional view illustrating the semiconductor substrate manufacturing method according to the embodiment of the present invention.
  • FIG. 8 is a process cross-sectional view illustrating a semiconductor substrate manufacturing method according to an embodiment of the present invention.
  • FIG. 9 is a process cross-sectional view illustrating the semiconductor substrate manufacturing method according to the embodiment of the present invention.
  • FIG. 10 is a process cross-sectional view illustrating the semiconductor substrate manufacturing method according to the embodiment of the present invention.
  • FIG. 11 is a process cross-sectional view illustrating the semiconductor substrate manufacturing method according to the embodiment of the present invention.
  • FIG. 12 is a cross-sectional SEM photograph of the sample obtained by the steps shown in FIGS.
  • FIG. 13 is a process cross-sectional view illustrating the semiconductor substrate manufacturing method according to the embodiment of the present invention.
  • FIG. 14 is a process cross-sectional view illustrating the semiconductor substrate manufacturing method according to the embodiment of the present invention.
  • FIG. 15 is a process cross-sectional view illustrating the semiconductor substrate manufacturing method according to the embodiment of the present invention.
  • FIGS. 4 to 6 are process sectional views showing the problems of the present invention.
  • a method of manufacturing a GaN substrate (semiconductor substrate) using a GaN base substrate (base substrate) will be described as an example.
  • the present invention manufactures another semiconductor substrate using another base substrate. It is applicable also to the method of doing.
  • other base substrates include, for example, nitrides such as InN, A1N, InGaN, AlGaN, ⁇ 1 ⁇ , AlInGaN, group IV materials such as SiC and Si, oxides such as A1203, MgA1204, LiGa204, and ZnO, Alternatively, it can be composed of a nitridable metal such as Fe, Cr, Mo, Ta, Nb, Ti, or Cu.
  • the other semiconductor substrate can be made of, for example, a nitride such as A1N, InN, and AlGalnN, or an oxide such as ZnO, ZnMgO, Zn CdO, and ZnMgCdO.
  • a GaN base substrate 210 is prepared as a base substrate.
  • a release layer (single metal buffer layer) 220 is formed on the GaN base substrate 210.
  • the release layer 220 can be made of a nitridable metal such as Fe, Cr, Mo, Ta, Nb, Ti, or Cu.
  • a GaN layer (semiconductor layer) 230 is grown on the release layer 220 at about 1000 ° C.
  • the GaN layer 230 can be composed of, for example, a single crystal of GaN.
  • the structure 200 including the release layer 220 and the GaN layer 230 is formed on the GaN base substrate 210.
  • the release layer 220 also has a buffer function.
  • the temperature of the GaN base substrate 210 and the structure 200 (in the reaction chamber in which the GaN substrate is placed) is lowered from about 1000 ° C. to room temperature.
  • the thermal expansion coefficient of the GaN base substrate 210 is substantially equal to the thermal expansion coefficient of the GaN layer 230.
  • the thermal stress due to the difference in thermal expansion coefficient hardly acts on the GaN base substrate 210 and the GaN layer 230, and warpage hardly occurs.
  • the peeling layer 220 is selectively etched using a chemical solution.
  • the GaN layer 230 is separated from the GaN base substrate 210. That is, the GaN substrate is manufactured by allowing the GaN layer 230 to stand up from the GaN base substrate 210.
  • the internal stress is in a substantially uniform state. This reduces the risk of cracking in the GaN layer 130.
  • FIGS. 7 to 11 and FIGS. 13 to 15 are process cross-sectional views illustrating a method for manufacturing a semiconductor substrate according to an embodiment of the present invention.
  • FIG. 12 is a cross-sectional SEM photograph of the sample obtained by the steps shown in FIGS.
  • a method of manufacturing a GaN substrate (semiconductor substrate) using a GaN base substrate (base substrate) will be described as an example, but a method of manufacturing another semiconductor substrate using another base substrate is also described. Applicable.
  • other base substrates include, for example, InN, A1N, InGaN, AlGaN, Al ⁇ 1 ⁇ , nitrides such as AlInGaN, Group IV materials such as SiC and Si, oxides such as A1203, MgA1204, LiGa204, and ZnO, Alternatively, it can be made of a nitridable metal such as Fe, Cr, Mo, Ta, Nb, Ti, or Cu.
  • the other semiconductor substrate can be made of, for example, a nitride such as A1N, InN, or AlGalnN, or an oxide such as ZnO, ZnMgO, ZnCdO, or Zn MgCdO.
  • a GaN base substrate 310 is prepared as a base substrate.
  • the thickness of the GaN base substrate 310 is preferably 100 ⁇ m to 500 ⁇ m.
  • multilayer means a layer including two or more layers.
  • a release layer (one metal buffer layer) 320 a is deposited on the GaN base substrate 310 by a sputtering method.
  • the release layer 320a is a nitridable metal layer.
  • the release layer 320a can be made of a nitridable metal such as Fe, Cr, Mo, Ta, Nb, Ti, or Cu.
  • the thickness of the release layer 320a is preferably in the range of 15 nm to 75 nm.
  • the release layer 320a is formed by an electron beam evaporation method (E-beam eva porator), a thermal evaporation method (Thermal evaporator), or a crystal growth method such as CVD, MOCVD, or MBE instead of the sputtering method. May be.
  • E-beam eva porator electron beam evaporation method
  • Thermal evaporation method Thermal evaporator
  • crystal growth method such as CVD, MOCVD, or MBE instead of the sputtering method. May be.
  • a part (upper layer) of the release layer 320a is nitrided in an atmosphere such as hydrogen gas containing ammonia at a substrate temperature in the range of 500 to 1000 ° C. Due to the strong reducing action of ammonia, even if there is a natural oxide film on the surface of the release layer 320a, the natural oxide film is reduced and nitrided. Then, the release layer 320a becomes the first release layer 320 and the second release layer 322.
  • the first release layer (one metal buffer layer) 320 is a non-nitrided layer of the release layer 320a.
  • the first release layer 320a is made of a nitridable metal such as Fe, Cr, Mo, Ta, Nb, Ti, or Cu. Can be configured.
  • the second release layer (metal nitride layer) 322 is a nitrided layer of the release layer 320a, and may be composed of a metal nitride such as Fe2N, CrN, MoN, TaN, NbN, TiN, or CuN.
  • the first release layer 320 is preferably Cr.
  • the second release layer 322 is preferably CrN.
  • the first release layer 320 also has a buffer function.
  • the second release layer 322 also has a noffer (buffer) function.
  • the release layer 320a may be entirely nitrided to form the second release layer 322.
  • the thickness of the second release layer 322 is preferably in the range of 15 to 75 nm when the entire release layer 320a is formed by nitriding. However, the thickness of the second release layer 322 may be thinner than the thickness of the release layer 320a depending on the nitrogen condition.
  • Process conditions for forming uniform second release layer 322 on the surface of release layer 320a Is mainly determined by the flow rate of ammonia, the nitriding temperature, and the nitriding time.
  • the process conditions for this are preferably an ammonia flow rate l (lZmin), a nitriding temperature of 1000 ° C. or higher, and a nitriding time of 5 minutes or longer.
  • the second release layer 322 functions as a nucleus for forming the GaN layer (the buffer layer 332 and the GaN layer 330) in the step shown in FIG. 9 described later. Accordingly, it is preferable that the process shown in FIG. 8 and the process shown in FIG. 9 are continuously performed without opening to the atmosphere as described later.
  • a buffer layer 332 is grown on the second release layer 322 at a temperature of about 600 to 1000 ° C. (at a low temperature).
  • HC1 gas is supplied to a Ga metal source box installed upstream of the reaction chamber via a reaction tube.
  • HC1 gas and Ga undergo a chemical reaction to produce GaCl gas.
  • the GaCl gas is supplied from the Ga metal source box to the reaction chamber via the reaction tube.
  • hydrogen gas containing ammonia used in the process of FIG. 8 remains near the surface of the second release layer 322.
  • GaCl gas and ammonia gas cause a chemical reaction, and a buffer layer 332 is formed on the second release layer 322.
  • the buffer layer (GaN buffer layer) 332 can be composed of, for example, a single crystal body, a polycrystalline body, or an amorphous body of GaN.
  • the thickness of the notfer layer 332 is preferably several tens A to several tens / zm.
  • the temperature at which the buffer layer 332 is grown is preferably from 800 to: L 100 ° C, particularly preferably around 900 ° C.
  • the buffer layer 332 is formed of the same material (GaN) as a GaN layer (semiconductor layer) 330 described later, the GaN layer (semiconductor layer) 330 is easily grown.
  • the nother layer 332 may be formed of a material different from a GaN layer (semiconductor layer) 330 described later.
  • the buffer layer 332 is formed of nitrides of A1N, AlxGayN, InxGayN, AlxGaynzN (0 ⁇ ⁇ 1, 0 ⁇ y ⁇ l, 0 ⁇ ⁇ 1, respectively), or an oxide such as ZnO. It ’s okay to go.
  • a GaN layer (semiconductor layer) 330 is grown on the buffer layer 332 at a temperature of 1000 ° C. or higher (at a high temperature).
  • the GaN layer (GaN thick film) 330 can be composed of, for example, a single crystal of GaN.
  • the specific conditions are basically the same as in the process shown in FIG. 9 except that the flow rate of supplying HC1 gas to the strong Ga metal source box is large and the temperature in the reaction chamber is high. This makes it faster than the process shown in Figure 9 (eg, about 100 / z mZh or higher)
  • the thickness of the GaN layer 330 is preferably 100 m to 500 m.
  • the temperature at which the GaN layer 330 is grown is preferably 1000 ° C. or higher.
  • a multilayer ML1 including the first release layer 320, the second release layer 322, the buffer layer 332, and the GaN layer 330 is formed on the GaN base substrate 310.
  • the GaN layer 330 may be controlled to have a conductivity type such as n-type or p-type by doping a small amount of impurities such as Si and Mg during or after the growth.
  • the temperature of the GaN base substrate 310 and the multilayer ML1 (inside the reaction chamber in which the GaN substrate is placed) is lowered from about 1000 ° C. to room temperature.
  • the thermal expansion coefficient of the GaN base substrate 310 is substantially equal to the thermal expansion coefficient of the GaN layer 330.
  • the GaN base substrate 310 and the GaN layer 330 are hardly subjected to thermal stress due to the difference in thermal expansion coefficient, and hardly warp.
  • the multilayer ML1 as shown in the cross-sectional SEM photograph of FIG. 12 is obtained by the same process as that shown in FIGS.
  • the GaN base substrate 310 and the GaN layer 330 have a flat shape. Accordingly, it can be estimated that almost no warpage occurs in the GaN base substrate 310 and the GaN layer 330.
  • a plurality of multilayers ML1 to ML3 are formed on the Ga N base substrate 310 as shown in FIG.
  • a structure 300 including a plurality of multilayers ML1 to ML3 is formed on the GaN base substrate 310.
  • the steps of FIGS. 7 to 11 may be performed in the same apparatus or in different apparatuses.
  • the reaction chambers When performed in different devices, the reaction chambers must be connected by a mechanism that can be transported without being exposed to the atmosphere.
  • the plurality of first release layers 320 and the plurality of second release layers 322 are selectively etched simultaneously using a chemical solution. That is, as shown in FIG. 13, the plurality of first release layers 320 and the plurality of second release layers 322 are respectively etched from the side.
  • the etchant is a mixed aqueous solution of perchloric acid (HC104) and second cerium nitrate ammonium.
  • HC104 perchloric acid
  • second cerium nitrate ammonium is preferred.
  • an etchant chemical The solution is preferably an aqueous nitric acid (HN03) solution.
  • Etchant chemical solution etch rate can be controlled by temperature and concentration.
  • a plurality of units of the GaN layer 330 and the buffer layer 332 are respectively formed on the GaN foundation substrate. Separate from 310. That is, a plurality of GaN substrates SB1 to SB3 are simultaneously manufactured by independently supporting a plurality of units of the GaN layer 330 and the buffer layer 332 from the GaN base substrate 310, respectively. At this time, in each GaN layer 330, the internal stress is in a substantially uniform state. As a result, the risk of cracking in each GaN layer 330 is reduced.
  • the buffer layer 332 is not etched by the etchant (chemical solution) and becomes a part of the Ga N substrates SB1 to SB3.
  • the multiple multilayers ML1 to ML3 and the GaN base substrate 310 may be held by a viscous substance. Then, after the plurality of first release layers 320 and the plurality of second release layers 322 are etched, the viscous substance is melted, so that the plurality of GaN substrates SB1 to SB3 can be manufactured simultaneously. Good. In this case, a plurality of GaN substrates SB1 to SB3 can be manufactured stably.
  • a plurality of GaN substrates SB1 to SB3 are manufactured at the same time, so that the throughput when manufacturing the GaN substrates SB1 to SB3 can be improved.
  • the processes in FIGS. 7 to 11 are continuously repeated without opening to the atmosphere, it is possible to save time for evacuation and opening to the atmosphere (purging), and further increase the throughput when manufacturing a GaN substrate. It can be improved.
  • the manufacturing conditions of the GaN substrates SB1 to SB3 can be made uniform, and variations in quality of the GaN substrates SB1 to SB3 can be reduced.
  • steps of FIGS. 7 to 11 and the steps shown in FIGS. 14 and 15 may be performed continuously without opening to the atmosphere. In this case, the time for transferring the sample (lot) can be saved, and the throughput when manufacturing the GaN substrate can be further improved.
  • the number of multiple layers included in the structure is not limited to three, and may be a number other than two or more. If the number of multiple layers included in the structure is large, the throughput in manufacturing the GaN substrate can be further improved. (Experimental example)
  • the single first release layer 320 and the single second release layer 322 as shown in FIG. 11 are formed under the same conditions as in FIG. Etching was performed to make the single unit of the GaN layer 330 and the buffer layer 332 self-supporting from the GaN base substrate 310, and separately manufactured the GaN substrates S B1 to SB3.
  • the time from loading the sample and unloading it as the GaN substrates SB1 to SB3 was 52 hours.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

　本発明の第１側面に係る半導体基板製造方法は、下地基板を準備する準備工程と、前記下地基板の上に、剥離層及び半導体層を含む多重層を少なくとも２つ積層する積層工程と、前記半導体層を分離する分離工程とを含むことを特徴とする。

Description

明 細 書
半導体基板製造方法
技術分野
[0001] 本発明は、半導体基板製造方法に関する。
背景技術
[0002] 従来から、サファイア下地基板を用いて GaN基板を製造する方法が提案されてい る。従来の GaN基板を製造する方法を、図 1〜図 3を用いて説明する。図 1〜図 3は 、 GaN基板を製造する方法を示す工程断面図である。
[0003] 図 1に示す工程では、下地基板として、サファイア下地基板 110を準備する。サファ ィァ下地基板 110に、剥離層（低温 GaNバッファ一層） 120を 1000°Cより低い温度 で (低温で)成長させる。剥離層 120は、例えば、 GaNの単結晶体、多結晶体又はァ モルファス体で構成されうる。そして、約 1000°Cの温度で（高温で）、 GaN層 130を 成長させる。 GaN層 130は、例えば、 GaNの単結晶体で構成されうる。これにより、 剥離層 120及び GaN層 130を含む構造体 100がサファイア下地基板 110の上に形 成される。なお、剥離層 120は、ノ ッファー (緩衝)の機能も有する。
[0004] 図 2に示す工程では、サファイア下地基板 110及び構造体 100 (が入れられた反応 室内）を約 1000°Cから室温まで降温する。ここで、サファイア下地基板 110の熱膨張 係数は、 GaN層 130の熱膨張係数よりも大きい。これにより、約 1000°Cから室温まで 降温させた際に、サファイア下地基板 110及び GaN層 130に、熱膨張率の差に起因 した熱応力が働き、反りが発生する。
[0005] 図 3に示す工程では、レーザーリフトオフ法などにより剥離層 120を溶かす。これに より、 GaN層 130がサファイア下地基板 110から分離する。すなわち、 GaN層 130を サファイア下地基板 110から自立させて GaN基板を製造する。このとき、 GaN層 130 において、内部応力が緩和された部分と、内部応力が残留した部分とが発生する。こ れにより、 GaN層 130にクラックが生じるおそれがある。
[0006] そして、分離された GaN層 130は、結晶成長方向に沿って歪みの分布が変化して いるため反りが発生する。したがって GaN層を機械的研磨工程によって平坦ィ匕して も、図 3に示すように、結晶方位がずれた状態になる。
[0007] このような反りを低減するために、サファイア下地基板 110と剥離層 120との間に空 隙を形成する方法が提案されている (例えば、特許文献 1)。
特許文献 1 :特開 2004— 39810号公報
発明の開示
[0008] 特許文献 1に示された技術では、下地基板から 1枚の半導体基板しか製造されな Vヽため、半導体基板を製造する際のスループット（生産性）が良くな!/ヽ。
[0009] 本発明の目的は、スループットを向上できる半導体基板製造方法を提供することに ある。
[0010] 本発明の第 1側面に係る半導体基板製造方法は、下地基板を準備する準備工程と 、前記下地基板の上に、剥離層及び半導体層を含む多重層を少なくとも 2つ積層す る積層工程と、前記半導体層を分離する分離工程とを含むことを特徴とする。
[0011] 本発明の第 2側面に係る半導体基板製造方法は、本発明の第 1側面に係る半導体 基板製造方法の特徴に加えて、前記分離工程では、化学溶液を用いて前記剥離層 を選択的にエッチングして、少なくとも 2つの前記半導体層をそれぞれ自立させること を特徴とする。
[0012] 本発明の第 3側面に係る半導体基板製造方法は、本発明の第 1側面又は第 2側面 に係る半導体基板製造方法の特徴に加えて、前記積層工程では、大気開放しない で連続的に積層することを特徴とする。
[0013] 本発明の第 4側面に係る半導体基板製造方法は、本発明の第 1側面又は第 2側面 に係る半導体基板製造方法の特徴に加えて、前記積層工程では、同一装置内で積 層することを特徴とする。
[0014] 本発明の第 5側面に係る半導体基板製造方法は、本発明の第 1側面から第 4側面 の!ヽずれかに係る半導体基板製造方法の特徴に加えて、前記下地基板及び前記半 導体層は、化合物半導体の単結晶であることを特徴とする。
[0015] 本発明の第 6側面に係る半導体基板製造方法は、本発明の第 1側面から第 5側面 の!ヽずれかに係る半導体基板製造方法の特徴に加えて、前記下地基板及び前記半 導体層は、 III族元素と窒素との化合物であることを特徴とする。 [0016] 本発明の第 7側面に係る半導体基板製造方法は、本発明の第 1側面から第 6側面 の!ヽずれかに係る半導体基板製造方法の特徴に加えて、前記下地基板及び前記半 導体層は、同一の材料で形成されて ヽることを特徴とする。
[0017] 本発明の第 8側面に係る半導体基板製造方法は、本発明の第 1側面から第 7側面 のいずれかに係る半導体基板製造方法の特徴に加えて、前記剥離層は、金属層及 び金属窒化物層の少なくとも一方を有することを特徴とする。
[0018] 本発明の第 9側面に係る半導体基板製造方法は、本発明の第 8側面に係る半導体 基板製造方法の特徴に加えて、前記積層工程では、前記半導体層の成長反応炉内 において、前記金属層を窒化することにより前記金属窒化物層を形成することを特徴 とする。
[0019] 本発明の第 10側面に係る半導体基板製造方法は、本発明の第 1側面から第 9側 面のいずれかに係る半導体基板製造方法の特徴に加えて、前記多重層は、前記剥 離層と前記半導体層との間にバッファ一層を含むことを特徴とする。
[0020] 本発明の第 11側面に係る半導体基板製造方法は、本発明の第 10側面に係る半 導体基板製造方法の特徴に加えて、前記バッファ一層は、化合物半導体の単結晶 であることを特徴とする。
[0021] 本発明の第 12側面に係る半導体基板製造方法は、本発明の第 10側面又は第 11 側面に記載の半導体基板製造方法の特徴に加えて、前記バッファ一層は、 III族元 素と窒素との化合物であることを特徴とする。
[0022] 本発明の第 13側面に係る半導体基板製造方法は、本発明の第 10側面力も第 12 側面の ヽずれかに係る半導体基板製造方法の特徴に加えて、前記バッファ一層及 び前記半導体層は、同一の材料で形成されて 、ることを特徴とする。
[0023] 本発明によれば、スループットを向上できる。
図面の簡単な説明
[0024] [図 1]従来の GaN基板を製造する方法を示す工程断面図。
[図 2]従来の GaN基板を製造する方法を示す工程断面図。
[図 3]従来の GaN基板を製造する方法を示す工程断面図。
圆 4]本発明の課題を示す工程断面図。 [図 5]本発明の課題を示す工程断面図。
[図 6]本発明の課題を示す工程断面図。
[図 7]本発明の実施形態に係る半導体基板製造方法を示す工程断面図。
[図 8]本発明の実施形態に係る半導体基板製造方法を示す工程断面図。
[図 9]本発明の実施形態に係る半導体基板製造方法を示す工程断面図。
[図 10]本発明の実施形態に係る半導体基板製造方法を示す工程断面図。
[図 11]本発明の実施形態に係る半導体基板製造方法を示す工程断面図。
[図 12]図 7〜図 11に示す工程により得られた試料の断面 SEM写真。
[図 13]本発明の実施形態に係る半導体基板製造方法を示す工程断面図。
[図 14]本発明の実施形態に係る半導体基板製造方法を示す工程断面図。
[図 15]本発明の実施形態に係る半導体基板製造方法を示す工程断面図。
発明を実施するための最良の形態
[0025] 本発明の課題を、図 4〜図 6を用いて詳細に説明する。図 4〜図 6は、本発明の課 題を示す工程断面図である。以下の説明では、 GaN下地基板 (下地基板)を用いて GaN基板 (半導体基板)を製造する方法を例に説明するが、本発明は、他の下地基 板を用いて他の半導体基板を製造する方法にも適用可能である。ここで、他の下地 基板は、例えば、 InN、 A1N、 InGaN、 AlGaN、 ΙηΑ1Ν、 AlInGaNなどの窒化物、 S iC, Siなどの IV族系物質、 A1203、 MgA1204、 LiGa204、 ZnOなどの酸化物、又 は、 Fe, Cr, Mo, Ta, Nb, Ti, Cuなどの窒化可能な金属で構成されうる。他の半導 体基板は、例えば、 A1N、 InN、 AlGalnNなどの窒化物、又は、 ZnO、 ZnMgO、 Zn CdO、 ZnMgCdOなどの酸化物で構成されうる。
[0026] 図 4に示す工程では、下地基板として、 GaN下地基板 210を準備する。 GaN下地 基板 210の上に剥離層（金属バッファ一層） 220を形成する。剥離層 220は、例えば 、 Fe, Cr, Mo, Ta, Nb, Ti, Cuなどの窒化可能な金属で構成されうる。
[0027] そして、剥離層 220の上に、約 1000°Cで GaN層（半導体層） 230を成長させる。 G aN層 230は、例えば、 GaNの単結晶体で構成されうる。これにより、剥離層 220及び GaN層 230を含む構造体 200が GaN下地基板 210の上に形成される。なお、剥離 層 220は、バッファー (緩衝)の機能も有する。 [0028] 図 5に示す工程では、 GaN下地基板 210及び構造体 200 (が入れられた反応室内 )を約 1000°Cから室温まで降温する。ここで、 GaN下地基板 210の熱膨張係数は、 GaN層 230の熱膨張係数と略等しい。これにより、約 1000°Cから室温まで降温され た際に、 GaN下地基板 210及び GaN層 230に、熱膨張率の差に起因した熱応力が ほとんど働かず、反りもほとんど発生しない。
[0029] 図 6に示す工程では、化学溶液を用いて剥離層 220を選択的にエッチングする。こ れにより、 GaN層 230が GaN下地基板 210から分離する。すなわち、 GaN層 230を GaN下地基板 210から自立させて GaN基板を製造する。このとき、 GaN層 130にお いて、内部応力が略均等な状態になっている。これにより、 GaN層 130にクラックが 生じるおそれが低減して 、る。
[0030] 以上のように、図 4〜図 6に示される GaN基板を製造する方法では、 GaN下地基板 210基板から 1枚の GaN基板し力製造されない傾向にある。これにより、 GaN基板を 製造する際のスループットが十分でな 、傾向にある。
[0031] 次に、本発明の実施形態に係る半導体基板製造方法を、図 7〜図 15を用いて説 明する。図 7〜図 11及び図 13〜図 15は、本発明の実施形態に係る半導体基板製 造方法を示す工程断面図である。図 12は、図 7〜図 11に示す工程により得られた試 料の断面 SEM写真である。以下の説明では、 GaN下地基板 (下地基板)を用いて G aN基板 (半導体基板)を製造する方法を例に説明するが、他の下地基板を用いて他 の半導体基板を製造する方法にも適用可能である。ここで、他の下地基板は、例え ば、 InN、 A1N、 InGaN、 AlGaN、 ΙηΑ1Ν、 AlInGaNなどの窒化物、 SiC, Siなどの IV族系物質、 A1203、 MgA1204、 LiGa204、 ZnOなどの酸化物、又は、 Fe, Cr, Mo, Ta, Nb, Ti, Cuなどの窒化可能な金属で構成されうる。他の半導体基板は、 例えば、 A1N、 InN、 AlGalnNなどの窒化物、又は、 ZnO、 ZnMgO、 ZnCdO、 Zn MgCdOなどの酸ィ匕物で構成されうる。
[0032] また、 HVPE (Hydride Vapor Phase Epitaxy)成長法を用いた方法を例とし て説明するが、 MOCVD (Metal— Organic Chemical Vaper Deposition)法 、 MOVPE (Metal— Organic Vapor Phase Epitaxy)法、 MBE (Molecular Beam Epitaxy)法、溶解成長法等を用いた方法にも適用可能である。 [0033] 図 7に示す工程では、下地基板として、 GaN下地基板 310を準備する。 GaN下地 基板 310の厚みは、 100 μ m〜500 μ mであることが好ましい。
[0034] なお、本明細書では、「多重層」という用語は、 2層以上の層を含むものを意味する
[0035] GaN下地基板 310の上に、剥離層（金属バッファ一層） 320aを、スパッタ (Sputter )法によって蒸着する。剥離層 320aは、窒化可能な金属の層である。剥離層 320aは 、例えば、 Fe, Cr, Mo, Ta, Nb, Ti, Cuなどの窒化可能な金属で構成されうる。剥 離層 320aの厚みは、 15nm〜75nmの範囲であることが好ましい。
[0036] なお、剥離層 320aは、スパッタ法の代わりに、電子ビーム蒸着法（E— beam eva porator)、熱蒸着法（Thermal evaporator)、あるいは、 CVD, MOCVD, MBE などの結晶成長法によって形成されても良い。
[0037] 図 8に示す工程では、基板温度 500〜1000°Cの範囲でアンモニアを含む水素ガ スなどの雰囲気で、剥離層 320aの一部（上層）を窒化する。アンモニアによる強力な 還元作用により、剥離層 320aの表面に自然酸ィ匕膜があってもその自然酸化膜は還 元 '窒化される。そして、剥離層 320aが第 1剥離層 320と第 2剥離層 322とになる。 第 1剥離層（金属バッファ一層） 320は、剥離層 320aのうち窒化されなカゝつた層であ り、例えば、 Fe, Cr, Mo, Ta, Nb, Ti, Cuなどの窒化可能な金属で構成されうる。 第 2剥離層（金属窒化物層） 322は、剥離層 320aのうち窒化された層であり、例えば 、 Fe2N, CrN, MoN, TaN, NbN, TiN, CuNなどの金属窒化物で構成されうる。 ここで、第 1剥離層 320は、 Crであることが好ましい。第 2剥離層 322は、 CrNである ことが好ましい。
[0038] なお、第 1剥離層 320は、バッファー (緩衝)の機能も有する。同様に、第 2剥離層 3 22は、ノ ッファー (緩衝)の機能も有する。また、図 8に示す工程において、剥離層 3 20aが全て窒化されて第 2剥離層 322になってもよい。第 2剥離層 322の厚みは、剥 離層 320aの全体が窒化されて形成される場合、 15〜75nmの範囲であることが好ま しい。しかし、第 2剥離層 322の厚みは、窒素条件によって、剥離層 320aの厚みより 薄くなる場合もある。
[0039] 剥離層 320aの表面上に、均一な第 2剥離層 322を形成するためのプロセスの条件 は、主に、アンモニアの流量、窒化温度、および窒化時間で決められる。そのための プロセスの条件は、アンモニアの流量 l (lZmin)、窒化温度 1000°C以上、および窒 化時間 5分以上であることが好ましい。
[0040] ここで、第 2剥離層 322は、後述の図 9に示す工程で GaN層（バッファ一層 332及 び GaN層 330)を形成するための核として作用する。これにより、図 8に示す工程と図 9に示す工程とは、後述のように大気開放せずに連続的に行うことが好ましい。
[0041] 図 9に示す工程では、第 2剥離層 322の上に、約 600〜1000°Cの温度で (低温で )、バッファ一層 332を成長する。具体的には、反応管を介して反応室の上流側に設 けられた Ga金属原料箱に HC1ガスを供給する。 Ga金属原料箱では、 HC1ガスと Ga とが化学反応を起こし、 GaClガスを製造する。その GaClガスを、 Ga金属原料箱から 反応管を介して反応室へ供給する。反応室では、第 2剥離層 322の表面近傍に、図 8の工程で使用したアンモニアを含む水素ガスが残留している。そして、反応室では 、 GaClガスとアンモニアガスとが化学反応を起こし、第 2剥離層 322の上にバッファ 一層 332が形成される。バッファ一層（GaNバッファ一層） 332は、例えば、 GaNの単 結晶体、多結晶体又はアモルファス体で構成されうる。ノ ッファー層 332の厚さは、 数十 A〜数十/ z mであることが好ましい。バッファ一層 332を成長させる温度は、 80 0〜： L 100°Cであることが好ましぐ特に 900°C付近であることが好ましい。
[0042] ここで、バッファ一層 332は、後述の GaN層（半導体層） 330と同一の材料（GaN) で形成されているので、 GaN層（半導体層） 330が成長しやすくなつている。
[0043] なお、ノ ッファー層 332は、後述の GaN層（半導体層） 330と異なる材料で形成さ れていても良い。例えば、バッファ一層 332は、 A1N、 AlxGayN, InxGayN, AlxG aylnzNの窒化物（それぞれ、 0<χ< 1、 0<y< l、 0< ζ< 1)、又は、 ZnOなどの酸 化物で形成されて ヽても良 、。
[0044] 図 10に示す工程では、バッファ一層 332の上に、 1000°C以上の温度で（高温で） 、 GaN層（半導体層） 330を成長する。 GaN層（GaN厚膜） 330は、例えば、 GaNの 単結晶体で構成されうる。具体的な条件は、基本的に図 9に示す工程と同様である 力 Ga金属原料箱に HC1ガスを供給する流量が多い点と、反応室内の温度が高い 点とが異なる。これにより、図 9に示す工程よりも高速 (例えば、約 100 /z mZh以上） で GaN層 330が成長する。 GaN層 330の厚みは、 100 m〜500 mであること力 好ましい。 GaN層 330を成長させる温度は、 1000°C以上であることが好ましい。この 結果、第 1剥離層 320、第 2剥離層 322、バッファ一層 332及び GaN層 330を含む 多重層 ML1が GaN下地基板 310の上に形成される。
[0045] なお、 GaN層 330は、成長する際又は成長後に、微量の Siや Mgなどの不純物が ドーピングされて、 n型あるいは p型などの伝導型に制御されてもょ 、。
[0046] 図 11に示す工程では、 GaN下地基板 310及び多重層 ML1 (が入れられた反応室 内）を約 1000°Cから室温まで降温する。ここで、 GaN下地基板 310の熱膨張係数は 、 GaN層 330の熱膨張係数と略等しい。これにより、約 1000°C力も室温まで降温さ れた際に、 GaN下地基板 310及び GaN層 330に、熱膨張率の差に起因した熱応力 がほとんど働かず、反りもほとんど発生しない。
[0047] 例えば、図 7〜図 11に示す工程と同様の工程により、図 12の断面 SEM写真に示 すような多重層 ML1が得られる。図 12に示すように、 GaN下地基板 310及び GaN 層 330は、平坦な形状をしている。これにより、 GaN下地基板 310及び GaN層 330 に反りがほとんど発生して 、な 、と推定することができる。
[0048] 図 7〜図 11の工程を大気開放せずに連続的に繰り返すと、図 13に示すように、 Ga N下地基板 310に複数の多重層 ML1〜ML3が形成される。これにより、複数の多 重層 ML1〜ML3を含む構造体 300が GaN下地基板 310の上に形成される。
[0049] ここで、図 7〜図 11の工程は、同一の装置内で行われても良いし、異なる装置内で 行われても良い。異なる装置内で行われる場合、それぞれの反応室どうしが大気開 放されずに搬送可能な機構で接続されて ヽるものとする。
[0050] 図 14及び図 15に示す工程では、化学溶液を用いて複数の第 1剥離層 320及び複 数の第 2剥離層 322を選択的に同時にエッチングする。すなわち、図 13に示すよう に、複数の第 1剥離層 320及び複数の第 2剥離層 322を、それぞれ、側方からエッチ ングする。
[0051] ここで、例えば、第 1剥離層 320が Crで形成されている場合、エツチャント (化学溶 液）は、過塩素酸 (HC104)と第 2硝酸セリウムアンモ-ゥムとの混合水溶液が好適で ある。また、例えば、第 1剥離層 320が Cuで形成されている場合、エツチャント (化学 溶液）は、硝酸 (HN03)水溶液が好適である。エツチャント (化学溶液）〖こよるエッチ ング速度は、温度と濃度とによって制御可能である。
[0052] 複数の第 1剥離層 320及び複数の第 2剥離層 322がエッチングされると、図 15に示 すように、 GaN層 330及びバッファ一層 332の複数単位を、それぞれ、 GaN下地基 板 310から分離する。すなわち、 GaN層 330及びバッファ一層 332の複数単位を Ga N下地基板 310からそれぞれ自立させて複数の GaN基板 SB1〜SB3を同時に製造 する。このとき、各 GaN層 330において、内部応力が略均等な状態になっている。こ れにより、各 GaN層 330にクラックが生じるおそれが低減している。
[0053] ここで、バッファ一層 332は、エツチャント（化学溶液）によりエッチングされずに、 Ga N基板 SB1〜SB3の一部となる。
[0054] なお、図 13に示す工程において、複数の多重層 ML1〜ML3と GaN下地基板 31 0とは、粘性のある物質で保持されていてもよい。そして、複数の第 1剥離層 320及び 複数の第 2剥離層 322がエッチングされた後に、その粘性のある物質が溶力されるこ とにより、複数の GaN基板 SB1〜SB3を同時に製造してもよい。この場合、複数の G aN基板 SB1〜SB3を安定して製造することができる。
[0055] 以上のように、図 14及び図 15に示す工程において、複数の GaN基板 SB1〜SB3 を同時に製造するので、 GaN基板 SB1〜SB3を製造する際のスループットを向上で きる。また、図 7〜図 11の工程を大気開放せずに連続的に繰り返すので、真空引き の時間や大気開放 (パージ)の時間を節約することができ、 GaN基板を製造する際 のスループットをさらに向上できる。さらに、複数の GaN基板 SB1〜SB3を同時に製 造するので、 GaN基板 SB1〜SB3の製造条件を揃えることができ、 GaN基板 SB1 〜SB3の品質のばらつきを低減できる。
[0056] なお、図 7〜図 11の工程と図 14及び図 15に示す工程とを大気開放せずに連続的 に行ってもよい。この場合、試料 (ロット）を移し変える時間を節約でき、 GaN基板を製 造する際のスループットをさらに向上できる。
[0057] また、構造体（図 13に示す構造体 300参照）が含む多重層の数は、 3つに限定され ず、 2つ以上の 3つ以外の数であっても良い。構造体が含む多重層の数が多ければ 、 GaN基板を製造する際のスループットをさらに向上できる。 (実験例）
上述の図 7〜図 15に示す工程 (本発明の実施形態に係る半導体基板製造方法） を行って 3枚の GaN基板 SB1〜SB3を同時に作成した。試料を投入してから GaN基 板 SB1〜SB3として搬出するまでの時間は、 26時間であった。
[0058] 一方、図 7〜図 11に示す工程を行った後、図 13と同様の条件で、図 11に示すよう な単一の第 1剥離層 320及び単一の第 2剥離層 322をエッチングして、 GaN層 330 及びバッファ一層 332の単一単位を GaN下地基板 310から自立させて、 GaN基板 S B1〜SB3を別々に製造した。試料を投入して力も GaN基板 SB1〜SB3として搬出 するまでの時間は、 52時間であった。
[0059] このように、半導体基板を 3枚同時に作成する場合は、半導体基板を 3枚別々に作 成する場合に比べて、スループットが約 2倍に向上する。

Claims

請求の範囲
[I] 下地基板を準備する準備工程と、
前記下地基板の上に、剥離層及び半導体層を含む多重層を少なくとも 2つ積層す る積層工程と、
前記半導体層を分離する分離工程と、
を含むことを特徴とする半導体基板製造方法。
[2] 前記分離工程では、化学溶液を用いて前記剥離層を選択的にエッチングして、少 なくとも 2つの前記半導体層をそれぞれ自立させる
ことを特徴とする請求項 1に記載の半導体基板製造方法。
[3] 前記積層工程では、大気開放しないで連続的に積層する
ことを特徴とする請求項 1又は 2に記載の半導体基板製造方法。
[4] 前記積層工程では、同一装置内で積層する
ことを特徴とする請求項 1又は 2に記載の半導体基板製造方法。
[5] 前記下地基板及び前記半導体層は、化合物半導体の単結晶である
ことを特徴とする請求項 1から 4のいずれか 1項に記載の半導体基板製造方法。
[6] 前記下地基板及び前記半導体層は、 III族元素と窒素との化合物である
ことを特徴とする請求項 1から 5のいずれか 1項に記載の半導体基板製造方法。
[7] 前記下地基板及び前記半導体層は、同一の材料で形成されて ヽる
ことを特徴とする請求項 1から 6のいずれか 1項に記載の半導体基板製造方法。
[8] 前記剥離層は、金属層及び金属窒化物層の少なくとも一方を有する
ことを特徴とする請求項 1から 7のいずれか 1項に記載の半導体基板製造方法。
[9] 前記積層工程では、前記半導体層の成長反応炉内において、前記金属層を窒化 することにより前記金属窒化物層を形成する
ことを特徴とする請求項 8に記載の半導体基板製造方法。
[10] 前記多重層は、前記剥離層と前記半導体層との間にバッファ一層を含む
ことを特徴とする請求項 1から 9のいずれか 1項に記載の半導体基板製造方法。
[II] 前記バッファ一層は、化合物半導体の単結晶である
ことを特徴とする請求項 10に記載の半導体基板製造方法。 前記バッファ一層は、 III族元素と窒素との化合物である
ことを特徴とする請求項 10又は 11に記載の半導体基板製造方法。
前記バッファ一層及び前記半導体層は、同一の材料で形成されている ことを特徴とする請求項 10から 12のいずれか 1項に記載の半導体基板製造方法。
PCT/JP2006/316635 2005-08-25 2006-08-24 半導体基板製造方法 WO2007023911A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007532177A JPWO2007023911A1 (ja) 2005-08-25 2006-08-24 半導体基板製造方法
US12/064,584 US8119499B2 (en) 2005-08-25 2006-08-24 Semiconductor substrate fabrication by etching of a peeling layer
EP06796748.9A EP1930486A4 (en) 2005-08-25 2006-08-24 METHOD FOR PRODUCING A SEMICONDUCTOR SUBSTRATE
KR1020087006102A KR101060289B1 (ko) 2005-08-25 2006-08-24 반도체 기판의 제조 방법
CN2006800308730A CN101248221B (zh) 2005-08-25 2006-08-24 半导体基板制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-244021 2005-08-25
JP2005244021 2005-08-25

Publications (1)

Publication Number Publication Date
WO2007023911A1 true WO2007023911A1 (ja) 2007-03-01

Family

ID=37771654

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/316635 WO2007023911A1 (ja) 2005-08-25 2006-08-24 半導体基板製造方法

Country Status (6)

Country Link
US (1) US8119499B2 (ja)
EP (1) EP1930486A4 (ja)
JP (1) JPWO2007023911A1 (ja)
KR (1) KR101060289B1 (ja)
CN (1) CN101248221B (ja)
WO (1) WO2007023911A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008308349A (ja) * 2007-06-12 2008-12-25 Tohoku Techno Arch:Kk Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
EP2031642A2 (en) * 2007-08-28 2009-03-04 Tohoku Techno Arch Co., Ltd. Group III nitride semiconductor and a manufacturing method thereof
JP2009184838A (ja) * 2008-02-01 2009-08-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法
KR20140057249A (ko) * 2011-06-28 2014-05-12 쌩-고벵 크리스톡스 에 드테끄퇴르 반도체 기판 및 그 형성 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9068278B2 (en) * 2008-12-08 2015-06-30 Alta Devices, Inc. Multiple stack deposition for epitaxial lift off
FR2978601B1 (fr) * 2011-07-29 2016-05-13 Nanovation Procede de fabrication d'un substrat de gan ou d'un dispositif a base de gan sur substrat natif de type gan, utilisant une fine couche tampon sacrificielle
US8492187B2 (en) * 2011-09-29 2013-07-23 International Business Machines Corporation High throughput epitaxial liftoff for releasing multiple semiconductor device layers from a single base substrate
KR101505121B1 (ko) 2013-06-21 2015-03-23 비비에스에이 리미티드 3족 질화물 반도체층을 제조하는 방법
CN104134608A (zh) * 2014-08-06 2014-11-05 上海世山科技有限公司 一种利用化学蚀刻的GaN基板的制作方法
KR102399346B1 (ko) * 2014-12-19 2022-05-18 글로 에이비 백플레인 상에 발광 다이오드 어레이 제조 방법
CN109427538B (zh) * 2017-08-24 2021-04-02 中国科学院上海微系统与信息技术研究所 一种异质结构的制备方法
CN113270358B (zh) * 2021-07-15 2021-09-14 苏州浪潮智能科技有限公司 一种制作GaN芯片的方法及GaN芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297023A (ja) * 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JP2000049092A (ja) * 1998-05-29 2000-02-18 Matsushita Electron Corp 窒化物半導体の結晶成長方法および窒化物半導体装置並びにその製造方法
JP2002316898A (ja) * 2001-04-13 2002-10-31 Hitachi Cable Ltd 窒化物半導体基板の製造方法及び窒化物半導体基板
JP2004039810A (ja) 2002-07-02 2004-02-05 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2005001928A (ja) * 2003-06-11 2005-01-06 Fujikura Ltd 自立基板およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP3184717B2 (ja) 1993-10-08 2001-07-09 三菱電線工業株式会社 ＧａＮ単結晶およびその製造方法
DE69431333T2 (de) * 1993-10-08 2003-07-31 Mitsubishi Cable Ind Ltd GaN-Einkristall
US6218207B1 (en) * 1998-05-29 2001-04-17 Mitsushita Electronics Corporation Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same
TW449937B (en) * 1999-02-26 2001-08-11 Matsushita Electronics Corp Semiconductor device and the manufacturing method thereof
US6852161B2 (en) * 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP4710139B2 (ja) * 2001-01-15 2011-06-29 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3812368B2 (ja) * 2001-06-06 2006-08-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
US6818061B2 (en) * 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
US7033961B1 (en) * 2003-07-15 2006-04-25 Rf Micro Devices, Inc. Epitaxy/substrate release layer
JP4218597B2 (ja) * 2003-08-08 2009-02-04 住友電気工業株式会社 半導体発光素子の製造方法
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04297023A (ja) * 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JP2000049092A (ja) * 1998-05-29 2000-02-18 Matsushita Electron Corp 窒化物半導体の結晶成長方法および窒化物半導体装置並びにその製造方法
JP2002316898A (ja) * 2001-04-13 2002-10-31 Hitachi Cable Ltd 窒化物半導体基板の製造方法及び窒化物半導体基板
JP2004039810A (ja) 2002-07-02 2004-02-05 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2005001928A (ja) * 2003-06-11 2005-01-06 Fujikura Ltd 自立基板およびその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Tohokudai Chikka Galium Template Kiban Kagaku Etching de Anka ni", NIKKAN KOGYO SHINEUN, 7 April 2005 (2005-04-07), pages 24, XP003009120 *
KYOKUGEN RI ET AL.: "MBE-ho yoru Teion CrxN Buffer-so o Mochiita GaN no Seicho", DAI 51 KAI OYO BUTSURIGAKU KANKEI RENGO KOENKAI KOEN YOKOSHU, no. 1, 28 March 2004 (2004-03-28), pages 364, 28P-YK-5, XP003006018 *
See also references of EP1930486A4 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008308349A (ja) * 2007-06-12 2008-12-25 Tohoku Techno Arch:Kk Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
EP2031642A2 (en) * 2007-08-28 2009-03-04 Tohoku Techno Arch Co., Ltd. Group III nitride semiconductor and a manufacturing method thereof
JP2009054888A (ja) * 2007-08-28 2009-03-12 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体とその製造方法
US8216869B2 (en) 2007-08-28 2012-07-10 Dowa Electronics Material Co., Ltd. Group III nitride semiconductor and a manufacturing method thereof
EP2031642A3 (en) * 2007-08-28 2014-07-02 DOWA Electronics Materials Co., Ltd. Group III nitride semiconductor and a manufacturing method thereof
JP2009184838A (ja) * 2008-02-01 2009-08-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法
KR20140057249A (ko) * 2011-06-28 2014-05-12 쌩-고벵 크리스톡스 에 드테끄퇴르 반도체 기판 및 그 형성 방법
JP2014521212A (ja) * 2011-06-28 2014-08-25 サン‐ゴバン、クリストー、エ、デテクトゥール 半導体基板及び形成する方法
KR101983412B1 (ko) 2011-06-28 2019-05-28 쌩-고벵 크리스톡스 에 드테끄퇴르 반도체 기판 및 그 형성 방법

Also Published As

Publication number Publication date
CN101248221B (zh) 2012-06-06
CN101248221A (zh) 2008-08-20
EP1930486A4 (en) 2014-01-01
KR101060289B1 (ko) 2011-08-29
US8119499B2 (en) 2012-02-21
US20080299746A1 (en) 2008-12-04
KR20080043833A (ko) 2008-05-19
EP1930486A1 (en) 2008-06-11
JPWO2007023911A1 (ja) 2009-03-26

Similar Documents

Publication Publication Date Title
WO2007023911A1 (ja) 半導体基板製造方法
US6924159B2 (en) Semiconductor substrate made of group III nitride, and process for manufacture thereof
US7674699B2 (en) III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
JP4117156B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
TWI395259B (zh) 成長於金屬層上之複合半導體基板、其製造方法及利用該複合半導體基板形成之複合半導體元件
JP5938428B2 (ja) 半導体ウェハ、および半導体ウェハの作製のためのプロセス
US8148753B2 (en) Compound semiconductor substrate having multiple buffer layers
JP2006523033A (ja) シリコン上に単結晶ＧａＮを成長させる方法
JP2009505938A (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
CN109768127A (zh) GaN基发光二极管外延片及其制备方法、发光二极管
WO1998024129A1 (en) Iii-v nitride semiconductor devices and process for the production thereof
JP3895410B2 (ja) Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
JP2002299267A (ja) 半導体基板の製造方法
CN103918061A (zh) 结晶层叠结构体及其制造方法以及半导体元件
CN115986008A (zh) 一种外延片及其制备方法
CN114883458A (zh) 外延结构及其生长方法
JP2008162887A (ja) Ｉｉｉ族窒化物半導体基板
KR102556712B1 (ko) 고순도 AlxGa1-xN (0.5≤x≤1) 압전 박막 및 이 박막을 이용하는 소자를 제조하는 방법
JP4084539B2 (ja) Ｉｉｉ族窒化物系化合物半導体の結晶成長基板の製造方法
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
KR102480141B1 (ko) 압전 박막을 제조하는 방법 및 이 박막을 이용하는 소자
WO2007078065A1 (en) Gallium nitride-based compound semiconductor
JP2004345868A (ja) エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法
WO2020175971A1 (ko) 고순도 압전 박막 및 이 박막을 이용하는 소자를 제조하는 방법
JP2011222778A (ja) 積層体の製造方法、ｉｉｉ族窒化物単結晶自立基板の製造方法、および、積層体

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680030873.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2007532177

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020087006102

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006796748

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12064584

Country of ref document: US