JP5938428B2 - 半導体ウェハ、および半導体ウェハの作製のためのプロセス - Google Patents

半導体ウェハ、および半導体ウェハの作製のためのプロセス Download PDF

Info

Publication number
JP5938428B2
JP5938428B2 JP2014043708A JP2014043708A JP5938428B2 JP 5938428 B2 JP5938428 B2 JP 5938428B2 JP 2014043708 A JP2014043708 A JP 2014043708A JP 2014043708 A JP2014043708 A JP 2014043708A JP 5938428 B2 JP5938428 B2 JP 5938428B2
Authority
JP
Japan
Prior art keywords
layer
scn
single crystal
semiconductor wafer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014043708A
Other languages
English (en)
Other versions
JP2014209576A (ja
Inventor
サラド・バハドゥール・タパ
トーマス・シュレーダー
リディア・タルノフスカ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2014209576A publication Critical patent/JP2014209576A/ja
Application granted granted Critical
Publication of JP5938428B2 publication Critical patent/JP5938428B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02516Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02609Crystal orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、(111)表面配向を有するシリコンから本質的になる単結晶基板ウェハと、(0001)表面配向を有するAlzGa1−zN、なお0≦z≦1、の単結晶層とを備える半導体ウェハに関する。
単結晶窒化ガリウム(GaN)は、高電力および高周波適用例のための発光ダイオード(LED)および電界効果トランジスタ(FET)を作製するための基板としてますます重要になっている。基板の表面積は、製造プロセスの生産性、およびしたがってLEDまたはFETのコストにとって重要な課題である。結晶品質および表面品質が高い、直径が300mmまでまたは450mmまでですらある単結晶シリコン基板を現在利用可能であり、GaNのエピタキシャル成長のための基板として単結晶シリコンを用いる取組がなされている。しかしながら、GaN(0001)とSi(111)との間の17%という大きな格子不整合と2つの材料の熱膨張係数(TEC)の大きな差とにより、高品質のGaN層をシリコン(Si)上に直接に成長させることができない。
この理由により、エピタキシャルに成長されるGaN層の品質を向上させるために、多くの種類の中間またはバッファ層が提案されている。
たとえば、モラム他(M. Moram et al.)、結晶成長(J. Crystal Growth)、(オランダ)308 (2007), 302-308(非特許文献1)は、GaNエピタキシの基礎としてのエピタキシャル(111)配向窒化スカンジウム(ScN)バッファ層の使用を教示する。窒素前駆体としてのアンモニアによるガスソース分子線エピタキシ(GS−MBE)を用いて、n型Si(111)ウェハ上に厚みが50〜450nmの範囲のScN層が成長された。100Torrで動作するThomas Swan社の緊密結合シャワーヘッドMOVPE反応器を用いてScN/Si(111)テンプレート上にGaN層が成長された。GaN成長のための準備では、用いられる各々のテンプレートは、ScN層の表面からいずれの天然の酸化物も除去するように、10slm(1分あたり標準リットル)のアンモニア(NH3)および10slmの水素(H2)の流れの下、1K/sの速度で成長温度に加熱された。ScNバッファ層は粗く、欠陥だらけであった。GaNは、転位のないアイランドの形態でScN表面上に成長した。GaNの成長温度を変えることにより、GaNのアイランドを合体させて滑らかなGaN膜を生じさせることができたが、同時に、GaN層の表面上の貫通転位の密度は5×109cm-2までかなり上昇した。
リー他(W. C. Lee et al.)、結晶成長(J. Crystal Growth)、(オランダ)311 (2009), 2006-2009(非特許文献2)は、GaNエピタキシのためのテンプレートとしての単結晶酸化スカンジウム(Sc23)を開示する。高純度、粉末充填焼結Sc23酸化物源からのeビーム蒸着を用いてSc23膜が堆積された。分子線エピタキシ(MBE)を用いて、Sc23表面上にアルミニウム(Al)の単層が数層堆積され、その後で窒素プラズマに露出して窒化を行ない、薄い窒化アルミニウム(AlN)の層を形成した。この層の上にGaNが堆積された。AlNを成長させるための基板温度は最初は約645℃であり、720℃に上昇された。この温度は、GaN成長の残余のためにも用いられた。当該方法は、Sc23バッファの欠陥密度が高く、またGaN層の品質が限られるという結果となった。転位は1010cm-3の範囲の密度で発生した。転位はSc23/Si界面から始まって層を通って伝播した。
欧州特許第1975988A1号明細書
モラム他(M. Moram et al.)、結晶成長(J. Crystal Growth)、(オランダ)308 (2007), 302-308 リー他(W. C. Lee et al.)、結晶成長(J. Crystal Growth)、(オランダ)311 (2009), 2006-2009 島田他(K. Shimada et al.)、半導体科学技術(Semicond. Sci. Technol.)、(英国)27 (2012), 105014 秋山他(M. Akiyama et al)、アプライドフィジックスレターズ(Appl. Phy. Lett.)、(米国)95, 162107 (2009) リトル他(M. E. Little et al)、アプライドフィジックスレターズ(Appl. Phy. Lett.)、(米国)78, 2891 (2001) コンスタンティン他(C. Constantin et al.)、フィジカル・レビュー(Phys. Rev.)、(米国)B 70, 193309 (2004)
したがって、発明の目的は、シリコン基板上に成長する、欠陥密度が低減されたGaN層を提供することである。
本発明は半導体ウェハに関し、半導体ウェハは、所与の順序で、
−本質的にシリコンからなり、(111)表面配向を有する単結晶基板ウェハと、
−(111)表面配向を有するSc23の単結晶層と、
−(111)表面配向を有するScNの単結晶層と、
−(0001)表面配向を有するAlzGa1−zN、なお0≦z≦−1、の単結晶層とを備える。
本発明は当該半導体ウェハの作製のためのプロセスにも関し、プロセスは、所与の順序で、
a)基板ウェハを設けるステップと、
c)Sc23の層をエピタキシャルに堆積するステップと、
d)ScNの層を作製するステップと、
f)AlzGa1−zNの層をエピタキシャルに堆積するステップとを備える。
以上で言及したように、後のGaNの堆積のためのSc23バッファ層は既に公知である。バルク結晶格子に従うと、Sc23バッファ層は理論的に、GaNと基板との間の格子不一致を17%(GaN/Si)から8%(GaN/Sc23)へ低減することができる。しかしながら、残余の格子不整合は依然としてGaN層中の高密度の欠陥(主に転位)の生成につながり、したがってこの層の品質を限ってしまう。
このように、発明者らは、その格子定数がGaNにより近い、良好な結晶品質でSc23上に成長させることができる別の中間層を挿入する必要があることを見出した。ScN(111)がそのような層である。ScN(111)とGaN(0001)との間の格子不整合はわずかに約−0.1%である。Scは、エピタキシャル層の形態のSiの上に直接に、第1にその酸化物を成長させることができ、第2にGaNの格子定数に完全に一致する格子定数を有する窒化物に変換可能な唯一の金属であることがわかった。ScNとGaNとの間の格子不整合が極めて小さいことはScN表面上へのGaNの層ごとの成長に有利であり、アイランドの合体によって生じる欠陥の密度を低減する。さらに、Sc23表面の窒化ステップは、成長するAlzGa1−zN(0001)層の極性を制御可能にし、その後の高温処理ステップのためのヘテロ構造の熱収支を向上させる。
さらに、GaNはより大きなSc23格子上に、引っ張り歪下で成長する。成長温度でのGaNの面内格子定数aは緩和されたバルク値よりも大きく、この歪は、異なる熱膨張係数の値により、室温への冷却の際にさらに増大する。付加的なScN中間層を挿入することにより、成長の際に格子によって誘導される引っ張り歪が低減され、このことは、室温でのGaN層の歪の状況を改善する。ScN層は、層の厚みに依存して、緩められたり引っ張られたりし得る。しかしながら、GaN堆積のためには、緩められたScNが好ましい。引っ張られたScN層は、次の層のエピタキシャル堆積の間にさらに緩むことができる。
SiとScNとの間の極めて大きな格子不整合により、(非特許文献1が開示するように)シリコン基板上に直接に堆積されるScN層は粗く、欠陥だらけである。GaはSi表面をエッチングするので、GaNの成長の際、SiをGaおよびNH3から保護する必要がある。シリコン基板上の品質の劣ったScN層はシリコンを完全に被覆しないことがあり、このために、GaN上部層の成長の際に、シリコンがGaとNH3とに露出されることがある。ScNバッファ層の結晶性は、後で成長されるGaNの形態、残留歪、および結晶性に影響を及ぼすことが示された。
本発明に従う層の積層体において、Si上のScNの格子不一致と比較して、Sc23上のScNの格子不一致は低減される。したがって、ScNの結晶品質が向上し、品質が劣ったScN層の上述の影響は発生しない。最終的に、発明に従って高品質のGaN層をScN層の上に成長させることができる。
本発明の実施形態を概略的に図示する図である。 Sc23(111)/Y23(111)/Si(111)ヘテロ構造上の岩塩構造の(111)配向ScNの成長を実証する鏡面反射θ/2θXRD測定の結果を示す図である。 ScN(111)の双晶のない成長を実証する{111}SiおよびScN格子平面のファミリーにわたるXRDφスキャンの結果を示す図である。
発明および好ましい実施形態の詳細な説明
第1のステップa)(図1を参照)で、単結晶基板ウェハ1が設けられ、これは本質的に単結晶シリコンからなり、好ましくはこれは90%〜100%のシリコン、より好ましくは98%〜100%のシリコンからなる。基板ウェハ1はシリコン技術分野で一般的に公知の通常のドーパントまたは不純物を備えることがある。基板ウェハ1はSi(111)の結晶表面配向を有する。基板ウェハ1の直径は100mm〜450mmであり得る。300mm以下の直径が好ましい。基板ウェハの表面は好ましくは研磨される。
高品質のシリコン表面を得るために、好ましくは、基板ウェハ1は高温でアニールされる。好ましくは、アニールは、第1のエピタキシャル層の堆積に用いられる堆積チャンバ中でインサイチュで行なわれる。アニール温度は600〜1250℃の間である。アニールは、真空中でまたは好ましくは水素を備える還元雰囲気下で30秒〜30分間、好ましくは1〜10分間行なわれ得る。
その後のオプションのステップb)で、基板ウェハ1の少なくとも1つの表面上に単結晶金属酸化物層2をエピタキシャルに堆積してもよい。金属酸化物は、スピネル、ペロブスカイト、パイロクロア、岩塩、蛍石、または鉄マンガン鉱構造を有し得る。
ステップc)でのSc23層3の堆積の前に、基板ウェハ1の表面上に金属酸化物層2を堆積することが好ましい。なぜなら、Sc23とSiの間の格子定数を有する中間層によってSc23とSiとの間の約9%の格子不一致を低減可能であるからである。このことは、Sc23層3の中の欠陥密度を低減し、したがってAlzGa1−zNの層6の品質を向上させる。
先行技術で公知の化学気相成長(CVD)、分子線エピタキシ(MBE)、パルスレーザ堆積(PLD)、またはスパッタリング技術を用いて、Siの上に金属酸化物層2を堆積することができる。MBEの場合、堆積は好ましくは0.1〜10nm/分の速度で400〜800℃の温度で行なわれる。オプションで、10-4〜10-1Paの圧力で酸素が存在してもよい。
金属酸化物層2は、(Me1wMe21−w23、なお0≦w≦1、の組成と(111)格子配向とを有し得る。Me1は第1の金属であり、Me2は第2の金属である。好ましくは、そのMe23酸化物が立方晶系Ia−3構造となる金属が選択される。この構造はSi(111)表面の構造に適合し、後続のSc23の層3の構造と同一である。Me1、Me2、およびwは、金属酸化物層2の格子定数が基板ウェハ1の格子定数以下であり、かつSc23の層3の格子定数以上であるように選択される。
1つの実施形態では、wは、基板ウェハ1との境界で値w1で始まり、金属酸化物層2の厚みにわたって変化してその厚みにわたって金属酸化物層2の材料の格子定数の変化を達成し、Sc23の層3との境界で値w2で終わる。この実施形態では、値w1は好ましくは、基板ウェハ1および金属酸化物層2の面内格子定数が基板ウェハ1と金属酸化物層2との間の境界で0%〜4%(および好ましくは0〜2%)だけ異なるように選択される。値w2は好ましくは、金属酸化物層2およびその後のステップc)で堆積すべきSc23の層3の面内格子定数が当該層同士の間の境界で0%〜4%だけ(および好ましくは0〜2%だけ)異なるように選択される。好ましくはwは段階的に変えられる。すなわち、ある厚み分はwは一定に保たれ、次に急激にwが変更され、再びある厚みについては一定に保たれる。金属酸化物層2は、層のw一定部分内の格子緩和とwが急激に変わる界面での欠陥消滅とを可能にするように、好適な数のそのようなステップを備えてもよい。段階的に傾斜が緩くなる(step-graded)層の場合、一定の組成の個別のサブ層の厚みは好ましくは少なくとも10nmである。これは、格子不整合が1%〜10%の間である場合の層の完全な緩和という結果をもたらす最小限の厚みである。一般的に、金属酸化物層2の合計厚みは100nmを超えてはならない。
第1の金属Me1はイットリウム(Y)であってもよく、第2の金属Me2はスカンジウム(Sc)であってもよい。Y23の面内格子定数はSi(111)の面内格子定数よりも約2%小さい。したがって、基板ウェハ1との界面では純粋なY23(すなわち、w=1)で始まって、金属酸化物層2の厚みが増すにつれてSc23の割合(fraction)を(好ましくは段階的に)増し、層の頂部で純粋なSc23(すなわちw=0)で終わることが好ましい。特許文献1の教示に従って他の組合せおよび組成を選択してもよい。
w=1を選択することも可能である。すなわち、金属酸化物層2はたとえばY23などの二元酸化物から単になる。そのような層の厚みは典型的に1〜100nmの範囲にある。これは一方ではGaNの過成長の際のガリウムによる攻撃からSi基板ウェハ1を保護し、他方では高品質Sc23ヘテロ構造堆積のための平坦な表面を設けなければならない。
オプションの金属酸化物層2の挿入は有利である。そうすると、基板ウェハ1からGaNの層6に向けて格子定数を段階的に調整することができるからである。Sc23の層3と基板ウェハ1との間の格子不一致は約−8%である。金属酸化物層2は、この比較的大きな不一致を少なくとも2つの相境界でより小さな部分に分ける。
次に、格子定数が異なる酸化物層の積層体(金属酸化物層2および後続のSc23の層3)は、高温でのGaNとSiとの間の強い化学反応に対する改良されたバッファとして働く。Sc23層のみの場合、後続のGaNのまたは一般的にAlzGa1−zNの層との界面に多数の転位が伝播する。ガリウムは主に転位に沿って酸化物層を通って拡散し、シリコン基板ウェハ1との界面に達することがある。いくつかの酸化物層の積層体の場合、形成される転位はより少なく、転位は各々の相境界で部分的に消滅し、Sc23の層の表面に達する転位の数が減少する。これは、酸化物層を通るガリウム原子の拡散を妨げ、シリコン界面をガリウムによる攻撃から保護する。
その後のステップc)で、基板ウェハ1の表面の少なくとも1つの上、またはステップb)が行なわれた場合は金属酸化物層2の頂面上のいずれかに、(111)表面配向を有するSc23の単結晶層3がエピタキシャルに堆積される。層が緩められて下地層を完全に覆うのを確実にするには厚みは十分に大きくなければならないが、成長速度論の効果(kinetic growth effects)による表面粗面化を避けるためには必ずしも大きくない。したがって、Sc23の層3の厚みは、少なくとも2nmであって500nm以下、好ましくは200nm以下である。
Sc23の層3を堆積するのにCVD、MBE、PLD、またはスパッタリング技術を用いる。MBEの場合、標準的なMBE源を用いてもよい。堆積は0.1〜10nm/分の速度で400〜800℃の温度で行なわれ得る。オプションで、10-4〜10-1Paの圧力で酸素が存在してもよい。
その後のステップd)で、Sc23の層3の頂面上に(111)表面配向を有するScNの単結晶層4が作製される。この層の効果は上述した。層の厚みは好ましくは、少なくとも2であって500nm以下、より好ましくは200nm以下である。Si(111)上のScN(111)膜は、円柱状構造の特性を有して成長する傾向があり、その結果、厚みが増すにつれて表面の粗面化が顕著になる。その結果、ScNとSiとに対するScNとSc23との間の格子不整合をより小さくすると、欠陥および粗さに対する層厚みの関数としてScN層の品質を最適化することができる。これらの観察に鑑みて、ScNの層4の厚みは2〜200nmの範囲になければならない。
Sc23の層3とScNの層4との間の界面に、プロセス条件に依存して、酸窒化スカンジウムの薄い層を形成してもよい。この中間層はScN層の機能に不利ではない。
ステップd)の第1の実施形態では、ScNの層4は、200〜1200℃の温度で窒素源を備える雰囲気に表面を露出することによってSc23の層3の表面をScNに変換することによって作製される。Sc23(111)表面のこの窒化は、数nm厚のScN(111)層4を設ける。材料の顕著な粗面化傾向のために、薄い層が好ましい。この方法により、2〜10nmの厚みを有する単結晶層を得ることができる。
窒素源は窒素含有ガス、好ましくは(水素(H2)または窒素(N2)の雰囲気で希釈される)NH3、または窒素含有プラズマのいずれかである。プラズマ源は、たとえば電子サイクロトロン共鳴(ECR)または無線周波数(rf)プラズマ源などの公知のプラズマ源から選択され得る。
窒素含有ガスまたはプラズマはSc23の層3の表面と反応し、ScNの層4を形成する窒素(N)原子で酸素(O)原子を部分的にまたは完全に置き換える。ScNの層4の厚みは窒素ガスまたはプラズマ源の窒化時間、温度、流量、および分圧に依存する。ScNの層4の残留歪または緩和は層の厚みに依存する。
さまざまな表面上へのNH3の吸着の研究で、温度が上昇するにつれて、NH3の脱水素の速度が増し、これにより最終的に窒素原子のみが表面上に残されることが観察された。温度が上昇したSc23上では、吸着したNH3の大部分は完全に脱水素され、表面には吸着した窒素原子しか残らない。一部の水素原子は再結合して表面からH2として脱着し、一部の水素原子はSc23表面から拡散する酸素と結合し、H2Oとして脱着することがある。吸着した窒素原子の一部はSc23中に拡散し、スカンジウムおよび酸素原子のネットワークと反応する。拡散した窒素が酸素の代わりに用いられてスカンジウムと結合し、ScNの薄い層を形成する。
ステップd)の第2の実施形態では、Sc23の層3の表面上にスカンジウムの層を堆積し、その後スカンジウム層を窒化することによってScNの層4が作製される。
Scの層の堆積は、Sc23の層3の表面上への、窒素環境中でのSc金属の薄い層の蒸着によって達成可能である。好適なプロセスは、分子線エピタキシ(MBE)、有機金属化学気相成長(MOCVD)、またはスパッタリング技術である。次に、ステップd)の第1の実施形態で上述されたように、Sc被覆テンプレートに窒化プロセスを施し、200〜1200℃の温度で窒素源を備える雰囲気にスカンジウムの層の表面を露出する。所望の厚みを有するScN層を得るために、これらの2つのステップを数回繰り返すことができる。
ステップd)の第3の実施形態では、ScNの層4は、Sc23の層3の表面上へのエピタキシャル堆積によって作製される。1300〜1450℃の温度に加熱されるスカンジウム放出セル(effusion cell)および(好ましくはプラズマの形態の)NH3を備える環境を用いたMBE技術を用いてScN層を堆積してもよい。基板温度は好ましくは450〜650℃の間である。
第2および第3の実施形態は、Sc23表面の窒化によって作製することができない厚みが10nmを超えるScN膜が所望される場合は特に好ましい。
ScN層4は好ましくは、ステップe)またはf)におけるその後のIII族窒化物成長のための温度上昇の際、NH3またはH2またはNH3とH2との混合物を備える環境でアニールされる。アニールは、ScN層を完全に緩和し、表面粗さを低減し、点欠陥を補うのを助けることができる。雰囲気に依存して、次の層の成長のための表面終端を最適化することができる。たとえば、NH3はN終端表面という結果を与える。さらに、(ステップe)またはf)の1つで)ステップd)の温度よりも高温で次の層が成長される場合、温度上昇の際のScNからの窒素分解を最小限にするには、NH3を備える環境でScNの層4をアニールすることが好ましい。
その後のオプションのステップe)で、(AlxGa1−xySc1−yN、なお0≦x≦1かつ0<y<1、の組成を有する単結晶金属窒化物層5をScNの層4の表面上にエピタキシャルに堆積してもよい。島田他(K. Shimada et al.)、半導体科学技術(Semicond. Sci. Technol.)、(英国)27 (2012), 105014(非特許文献3)の理論的研究によると、(AlxGa1−xySc1−yNの合金は六方晶ウルツ鉱構造に結晶化し、単位セル中のScおよびIIIA−V原子の配置は合金の組成に依存する。このオプションの層は、スパッタリング(秋山他(M. Akiyama et al)、アプライドフィジックスレターズ(Appl. Phy. Lett.)、(米国)95, 162107 (2009)(非特許文献4)およびリトル他(M. E. Little et al)、アプライドフィジックスレターズ(Appl. Phy. Lett.)、(米国)78, 2891 (2001)(非特許文献5))、またはMBE(コンスタンティン他(C. Constantin et al.)、フィジカル・レビュー(Phys. Rev.)、(米国)B 70, 193309 (2004)(非特許文献6))、またはMOCVD技術を用いて成長させることができる。xおよびyの実際の値は、層が堆積される目的に鑑みて選択される。
実際の組成に拘わらず、ある割合のScNを備える遷移層はAlzGa1−zNによる表面のより大きな濡れを促進し、成長の早期段階での、成長するAlzGa1−zNの完全な合体を可能にする。
第1の実施形態では、金属窒化物層5は、組成の傾斜を緩くされて、ScNの層4からAlzGa1−zNからなる頂部層6への滑らかな遷移を達成する。この場合、xおよびyはScNの層4との境界でそれぞれ値x1およびy1で始まり、金属窒化物層5の厚みにわたって変化してその厚みにわたって金属窒化物層5の材料の格子定数の変化を達成し、AlzGa1−zNの層との境界でそれぞれ値x2およびy2で終わる。好ましくは、値x1およびy1は、金属窒化物層5およびScNの層4の格子定数が当該層同士の間の境界で0%〜1%だけ異なるように選択される。好ましくは、値x2およびy2は、金属窒化物層5およびAlzGa1−zNの層6の格子定数が当該層同士の間の境界で0%〜1%だけ異なるように選択される。最も好ましくは、y2=1およびx2はAlzGa1−zNの層6の組成に対応し、これにより、金属窒化物層5とAlzGa1−zNの層6との間の完全な格子整合が可能になる。
第2の実施形態では、金属窒化物層5の組成は、金属窒化物層5の格子定数が後で堆積されるAlzGa1−zNの層6の格子定数よりも小さくなるように選択される。これは、AlzGa1−zNの層6と比較して金属窒化物層5のAl含有量をより大きくすることによって達成可能である。さらに、金属窒化物層5は少なくとも部分的にまたは好ましくは完全に緩和されなければならない。この場合、後続のAlzGa1−zNの層6は、圧縮歪下で金属窒化物層5の表面上に成長する。これは、AlzGa1−zNの層の高い熱膨張係数により、AlzGa1−zNの層6の堆積後にウェハが室温に冷却された後に発生するウェハの反りを低減する。
その後のステップf)で、ScNの層4の上に、またはステップe)が行なわれた場合は金属窒化物層5の上に、(0001)表面配向を有するAlzGa1−zN(0≦z≦1)からなる単結晶層6がエピタキシャルに堆積される。合計層厚みは10μmまでであり得る。この層は、Alの割合zが0〜1の範囲の、組成が異なるいくつかの(1〜20の)サブ層からなり得る。サブ層の厚みは1〜1000nmに異なり得る。
AlzGa1−zNの層6を堆積するのにMOCVDまたはMBEシステムを用いる。基板試料は、1000〜1150℃の範囲のAlzGa1−zN堆積温度まで加熱される。MOCVDの場合、先に堆積された層を濡らすには、有機金属を5秒〜2分予め流すことが好ましい。成長温度、反応器圧力(3×103−4×104Pa)、および気体流量は、層中のAl含有量に依存して、1つのサブ層から別のサブ層へ異なってもよい。
本発明の特に好ましい実施形態では、AlzGa1−zNの層6はGaN(すなわちz=0)の層である。この場合、ステップe)を省略し、GaNをScNの層4の表面上に直接に堆積することが好ましい。というのも、GaNおよびScNの面内格子定数は完全に一致しているからである。
AlzGa1−zNの層6の上に、半導体ウェハ上に作製すべき電子デバイスまたは光電子デバイスの機能に必要なさらなる層を堆積することができる。
本発明は、1つの層から次の層へ段階的に系統的に不一致を低減することにより、多層構造に伴う格子不整合の課題を扱う。格子定数がGaNの格子定数に非常に近いScNをSc23とGaNとの間に挿入することは、酸化物バッファとGaN層との間の格子不一致を低減するのを助ける。結晶品質が高く欠陥密度が低いGaN(または一般的にAlzGa1−zN)の頂部層を堆積することができる。
ステップa)で、(111)表面および直径100mmを有する研磨された単結晶シリコン基板ウェハを準備する。ウェハは、フッ化アンモニウム(NH4F)干渉水溶液で洗浄される。基板ウェハは、プロセスの残余が行なわれるMBEシステムに入れられる。ウェハは、まず、200℃の温度で20分間MBEシステムのロードロックで脱ガスされ、次にプロセスチャンバに移され、ここでこれは、700℃の温度で超高真空で10分間アニールされる。
ステップb)で、単結晶Y23(111)の20nm厚の層が基板ウェハの片面上に堆積される。標準的なMBE源を用いる。堆積は600℃の温度で1nm/分の速度で行なわれる。
ステップc)で、単結晶Sc23(111)の20nm厚の層がY23の層の表面上に堆積される。堆積は500℃の温度で1nm/分の速度で行なわれる。
ステップd)で、窒素プラズマ中でのスカンジウムの蒸着により、単結晶ScN(111)の200nm厚の層がSc23(111)の層の表面上に岩塩結晶構造に成長される。基板温度は600℃に固定される。スカンジウム放出セルの温度は1400℃である。
ScN層はX線回折(XRD)によって特徴付けられる。図2および図3はそれぞれの角度の関数としての(秒あたりカウント、cpsでの)強度Iを示す。図2は、鏡面反射θ/2θ測定の結果を示す。これは、ScN層が(111)表面配向を有することを実証する。他のScNの配向は検出されない。しかしながら、Sc23(111)表面上の(111)配向のfcc状岩塩ScN膜の立方晶積層順序(cubic stacking order)ばらつきによる双晶の可能性が依然として存在する。そのような双晶層は非常に欠陥的であり、回避する必要がある。図3に示される{111}SiおよびScN格子平面のファミリーにわたるφスキャンは、双晶が完全に抑制され、真に単結晶のScN(111)がこうして入手可能であることを実証する。
最後のステップf)で、単結晶GaN(0001)の500nm厚の層がScNの層の表面上に堆積される。基板温度720℃、Gaビーム透過圧力(BEP)2×10-5Pa、窒素流量0.4sccm(1分あたり標準立方センチメートル)、および無線周波数プラズマ源のパワー300Wで、Nに富んだ領域でGaNが成長される。滑らかなGaNの単結晶層が得られる。
1 基板ウェハ、2 金属酸化物層、3 Sc23の層、4 ScNの層、5 金属窒化物層、6 AlzGa1−zNの層。

Claims (15)

  1. 半導体ウェハであって、所与の順序で、
    −本質的にシリコンからなり、(111)表面配向を有する単結晶基板ウェハ(1)と、
    −(111)表面配向を有するSc23の単結晶層(3)と、
    −(111)表面配向を有するScNの単結晶層(4)と、
    −(0001)表面配向を有するAlzGa1−zN、なお0≦z≦1、の単結晶層(6)とを備える、半導体ウェハ。
  2. 前記基板ウェハ(1)とSc23の前記層(3)との間に単結晶金属酸化物層(2)をさらに備える、請求項1に記載の半導体ウェハ。
  3. 前記金属酸化物層(2)は、立方晶系Ia−3結晶構造と(Me1wMe21−w23、なお0≦w≦1、の組成とを有し、Me1は第1の金属であり、Me2は第2の金属であり、前記金属酸化物層(2)は前記基板ウェハ(1)とSc23の前記層(3)との間に位置し、Me1、Me2、およびwは、前記金属酸化物層(2)の格子定数が前記基板ウェハ(1)の格子定数以下でありかつSc23の前記層(3)の格子定数以上であるように選択される、請求項2に記載の半導体ウェハ。
  4. Sc23の前記層(3)は2〜500nmの厚みを有する、請求項1から請求項3のいずれか1項に記載の半導体ウェハ。
  5. ScNの前記層(4)は2〜500nmの厚みを有する、請求項1から請求項4のいずれか1項に記載の半導体ウェハ。
  6. (AlxGa1−xySc1−yN、なお0≦x≦1かつ0<y<1、の組成を有する単結晶金属窒化物層(5)をさらに備え、前記金属窒化物層(5)はScNの前記層(4)とAlzGa1−zNの前記層(6)との間に位置する、請求項1から請求項5のいずれか1項に記載の半導体ウェハ。
  7. z=0である、請求項1から請求項6のいずれか1項に記載の半導体ウェハ。
  8. 請求項1に記載の半導体ウェハの作製のためのプロセスであって、所与の順序で、
    a)前記基板ウェハ(1)を設けるステップと、
    c)Sc23の前記層(3)をエピタキシャルに堆積するステップと、
    d)ScNの前記層(4)を作製するステップと、
    f)AlzGa1−zNの前記層(6)をエピタキシャルに堆積するステップとを備える、プロセス。
  9. ステップa)の後であってステップc)の前の付加的なステップb)で単結晶金属酸化物層(2)がエピタキシャルに堆積される、請求項8に記載のプロセス。
  10. ステップc)は、CVD、MBE、PLD、またはスパッタリング技術によって行なわれる、請求項8または請求項9に記載のプロセス。
  11. ステップd)で、ScNの前記層(4)は、200〜1200℃の温度で窒素源を備える雰囲気にSc23の前記層(3)の表面を露出することによって前記層(3)の表面をScNに変換することによって作製される、請求項8から請求項10のいずれか1項に記載のプロセス。
  12. ステップd)で、ScNの前記層(4)は、Sc23の前記層(3)の表面上にScの層を堆積し、その後200〜1200℃の温度で窒素源を備える雰囲気にScの前記層の表面を露出し、こうしてScの前記層をScNの前記層(4)に変換することによって作製される、請求項8から請求項10のいずれか1項に記載のプロセス。
  13. ステップd)で、ScNの前記層(4)は、Sc23の前記層(3)の表面上にScNの前記層(4)をエピタキシャルに堆積することによって作製される、請求項8から請求項10のいずれか1項に記載のプロセス。
  14. ステップd)の後であってステップf)の前の付加的なステップe)で、(AlxGa1−xySc1−yN、なお0≦x≦1かつ0<y<1、の組成を有する単結晶金属窒化物層(5)がエピタキシャルに堆積される、請求項8から請求項13のいずれか1項に記載のプロセス。
  15. ステップf)はMOCVDまたはMBEによって行なわれる、請求項8から請求項14のいずれか1項に記載のプロセス。
JP2014043708A 2013-03-12 2014-03-06 半導体ウェハ、および半導体ウェハの作製のためのプロセス Active JP5938428B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20130158844 EP2779213B1 (en) 2013-03-12 2013-03-12 Semiconductor wafer with a layer of AlzGa1-zN and process for producing it
EP13158844.4 2013-03-12

Publications (2)

Publication Number Publication Date
JP2014209576A JP2014209576A (ja) 2014-11-06
JP5938428B2 true JP5938428B2 (ja) 2016-06-22

Family

ID=47877882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014043708A Active JP5938428B2 (ja) 2013-03-12 2014-03-06 半導体ウェハ、および半導体ウェハの作製のためのプロセス

Country Status (8)

Country Link
US (1) US9147726B2 (ja)
EP (1) EP2779213B1 (ja)
JP (1) JP5938428B2 (ja)
KR (1) KR101556054B1 (ja)
CN (1) CN104051232B (ja)
MY (1) MY185237A (ja)
SG (1) SG10201400531YA (ja)
TW (1) TWI524552B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
EP3051575A1 (en) 2015-01-30 2016-08-03 Siltronic AG Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
USRE49869E1 (en) 2015-02-10 2024-03-12 iBeam Materials, Inc. Group-III nitride devices and systems on IBAD-textured substrates
US9735318B2 (en) 2015-02-10 2017-08-15 iBeam Materials, Inc. Epitaxial hexagonal materials on IBAD-textured substrates
US10243105B2 (en) 2015-02-10 2019-03-26 iBeam Materials, Inc. Group-III nitride devices and systems on IBAD-textured substrates
US10581398B2 (en) * 2016-03-11 2020-03-03 Akoustis, Inc. Method of manufacture for single crystal acoustic resonator devices using micro-vias
WO2017165197A1 (en) * 2016-03-23 2017-09-28 IQE, plc Epitaxial metal oxide as buffer for epitaxial iii-v layers
WO2018004666A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Techniques for monolithic co-integration of polycrystalline thin-film bulk acoustic resonator devices and monocrystalline iii-n semiconductor transistor devices
US10283597B2 (en) * 2016-11-10 2019-05-07 The United States Of America, As Represented By The Secretary Of The Navy Scandium-containing III-N etch-stop layers for selective etching of III-nitrides and related materials
EP3352199B1 (en) * 2017-01-23 2021-07-14 IMEC vzw Iii-n based substrate for power electronic devices and method for manufacturing same
US11557716B2 (en) * 2018-02-20 2023-01-17 Akoustis, Inc. Method and structure of single crystal electronic devices with enhanced strain interface regions by impurity introduction
US11054673B2 (en) 2018-05-11 2021-07-06 Raytheon Bbn Technologies Corp. Photonic devices
US11262604B2 (en) 2018-05-11 2022-03-01 Raytheon Bbn Technologies Corp. Photonic devices
CN110491771A (zh) * 2019-07-11 2019-11-22 华南理工大学 金属氧化物薄膜晶体管及其制备方法和钝化层的制备方法
CN112735944A (zh) * 2021-01-05 2021-04-30 西安电子科技大学 氮极性面GaN材料及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Tdk株式会社 電子デバイス用基板
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
EP1975988B1 (en) 2007-03-28 2015-02-25 Siltronic AG Multilayered semiconductor wafer and process for its production
WO2010110489A1 (ja) 2009-03-27 2010-09-30 Dowaホールディングス株式会社 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
WO2012176411A1 (ja) * 2011-06-24 2012-12-27 住友化学株式会社 トランジスタ用半導体基板、トランジスタ及びトランジスタ用半導体基板の製造方法

Also Published As

Publication number Publication date
TWI524552B (zh) 2016-03-01
MY185237A (en) 2021-04-30
EP2779213A1 (en) 2014-09-17
US9147726B2 (en) 2015-09-29
CN104051232B (zh) 2017-04-12
SG10201400531YA (en) 2014-10-30
KR101556054B1 (ko) 2015-09-25
CN104051232A (zh) 2014-09-17
KR20140111971A (ko) 2014-09-22
JP2014209576A (ja) 2014-11-06
US20140264776A1 (en) 2014-09-18
EP2779213B1 (en) 2015-05-06
TW201436282A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
JP5938428B2 (ja) 半導体ウェハ、および半導体ウェハの作製のためのプロセス
JP5451280B2 (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP5842057B2 (ja) 半導体装置の製造方法
US8728938B2 (en) Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
US8268646B2 (en) Group III-nitrides on SI substrates using a nanostructured interlayer
US6967355B2 (en) Group III-nitride on Si using epitaxial BP buffer layer
JP2005019872A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
JP2009524251A (ja) 有機金属化学気相成長を介して半極性(Al,In,Ga,B)Nの成長を促進させるための方法
US8507947B2 (en) High quality GaN high-voltage HFETS on silicon
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
US6906351B2 (en) Group III-nitride growth on Si substrate using oxynitride interlayer
CN115000161A (zh) 半导体外延结构和半导体外延结构的制备方法
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
WO2011099469A1 (ja) 構造体、及び半導体基板の製造方法
TW202118884A (zh) 積層膜結構體、半導體元件、電子設備、及積層膜結構體的製造方法
Thapa et al. Semiconductor wafer with a layer of Al z Ga 1-z N and process for producing it
US20240047203A1 (en) Monolithic remote epitaxy of compound semi conductors and 2d materials
WO2020075852A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法
KR20120073045A (ko) 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막
TW202029522A (zh) 氮化物半導體基板
JP2000247789A (ja) シリコン基板およびその製造方法
JP2005259990A (ja) InN半導体及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160516

R150 Certificate of patent or registration of utility model

Ref document number: 5938428

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250