CN101248221B - 半导体基板制造方法 - Google Patents

半导体基板制造方法 Download PDF

Info

Publication number
CN101248221B
CN101248221B CN2006800308730A CN200680030873A CN101248221B CN 101248221 B CN101248221 B CN 101248221B CN 2006800308730 A CN2006800308730 A CN 2006800308730A CN 200680030873 A CN200680030873 A CN 200680030873A CN 101248221 B CN101248221 B CN 101248221B
Authority
CN
China
Prior art keywords
mentioned
substrate
semiconductor substrate
layer
manufacturing semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800308730A
Other languages
English (en)
Other versions
CN101248221A (zh
Inventor
八百隆文
曹明焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Co Ltd
Dowa Holdings Co Ltd
Tohoku Techno Arch Co Ltd
Mitsubishi Kasei Corp
Wavesquare Inc
Original Assignee
Furukawa Co Ltd
Dowa Holdings Co Ltd
Tohoku Techno Arch Co Ltd
Mitsubishi Kasei Corp
Wavesquare Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Co Ltd, Dowa Holdings Co Ltd, Tohoku Techno Arch Co Ltd, Mitsubishi Kasei Corp, Wavesquare Inc filed Critical Furukawa Co Ltd
Publication of CN101248221A publication Critical patent/CN101248221A/zh
Application granted granted Critical
Publication of CN101248221B publication Critical patent/CN101248221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Abstract

本发明提供一种半导体基板制造方法，本发明的第1技术方案的半导体基板制造方法，其特征在于，该半导体基板制造方法包含：准备基底基板的准备工序；在上述基底基板上叠层至少2层多重层的叠层工序，该多重层包含剥离层及半导体层；分离上述半导体层的分离工序。

Description

半导体基板制造方法
技术领域
本发明涉及一种半导体基板制造方法。
背景技术
以往，提出一种使用蓝宝石(sapphire)基底基板制造GaN基板的方法。使用图1～图3说明以往制造GaN基板的方法。图1～图3为表示制造GaN基板的方法的工序剖视图。
在图1所示的工序中，准备蓝宝石基底基板110作为基底基板。在蓝宝石基底基板110上，使剥离层(低温GaN缓冲层)120在低于1000℃的温度(低温)下生长。剥离层120例如能由GaN的单晶体、多晶体或非结晶体构成。并且，使GaN层130在大约1000℃的温度(高温)下生长。GaN层130例如能由GaN的单晶体构成。由此，在蓝宝石基底基板110上形成包含剥离层120及GaN层130的结构体100。另外，剥离层120也具有缓冲功能。
在图2所示的工序中，将蓝宝石基底基板110及结构体100(将蓝宝石基底基板110及结构体100放入反应室内)从大约1000℃降温到室温。在此，蓝宝石基底基板110的热膨胀系数大于GaN层130的热膨胀系数。由此，在使蓝宝石基底基板110及结构体100从大约1000℃降温到室温时，在蓝宝石基底基板110及GaN层130上，作用由于热膨胀率之差引起的热应力，从而会产生翘曲。
在图3所示的工序中，通过激光剥离(1aser liftoff)法等溶化剥离层120。由此，GaN层130与蓝宝石基底基板110分离。即，使GaN层130从蓝宝石基底基板110独立来制造GaN基板。此时，在GaN层130上产生缓和了内部应力的部分、和残留有内部应力的部分。由此，有可能在GaN层130上产生裂纹。
并且，由于分离下来的GaN层130上的应变的分布沿结晶生长方向变化，因此会产生翘曲。因此，如图3所示，即使通过机械性研磨工序使GaN层平坦化，其GaN层也呈结晶方位错开的状态。
为了减少这样的翘曲，提出了一种在蓝宝石基底基板110与剥离层120之间形成空隙的方法(例如，专利文献1)。
专利文献1：日本特开2004-39810号公报
在专利文献1公开的技术中，由基底基板仅能制造一张半导体基板，因此，制造半导体基板时的生产能力(生产率)不良。
发明内容
本发明的目的在于提供一种能提高生产能力的半导体基板制造方法。
本发明的第1技术方案的半导体基板制造方法，其特征在于，该半导体基板制造方法包含：准备基底基板的准备工序；在上述基底基板上叠层至少2个多重层的叠层工序，该多重层包含剥离层及半导体层；用于分离上述半导体层的分离工序。
本发明的第2技术方案的半导体基板制造方法，在本发明的第1技术方案所述的半导体基板制造方法的特征的基础上，其特征在于，在上述分离工序中，使用化学溶液有选择地对上述剥离层进行蚀刻，分别使至少2个上述半导体层独立。
本发明的第3技术方案的半导体基板制造方法，在本发明的第1或第2技术方案所述的半导体基板制造方法的特征的基础上，其特征在于，在上述叠层工序中，与大气隔绝并连续地进行叠层。
本发明的第4技术方案的半导体基板制造方法，在本发明的第1或第2技术方案所述的半导体基板制造方法的特征的基础上，其特征在于，上述叠层工序在相同装置内进行叠层。
本发明的第5技术方案的半导体基板制造方法，在本发明的第1～第4技术方案中任一项所述的半导体基板制造方法的特征的基础上，其特征在于，上述基底基板及上述半导体层为化合物半导体的单晶体。
本发明的第6技术方案的半导体基板制造方法，在本发明的第1～第5技术方案中任一项所述的半导体基板制造方法的特征的基础上，其特征在于，上述基底基板及上述半导体层为III族元素与氮的化合物。
本发明的第7技术方案的半导体基板制造方法，在本发明的第1～第6技术方案中任一项所述的半导体基板制造方法的特征的基础上，其特征在于，上述基底基板及上述半导体层由相同材料形成。
本发明的第8技术方案的半导体基板制造方法，在本发明的第1～第7技术方案中任一项所述的半导体基板制造方法的特征的基础上，其特征在于，上述剥离层具有金属层及金属氮化物层中的至少一方。
本发明的第9技术方案的半导体基板制造方法，在本发明的第8技术方案所述的半导体基板制造方法的特征的基础上，其特征在于，在上述叠层工序中，通过在上述半导体层的生长反应炉内对上述金属层进行氮化来形成上述金属氮化物层。
本发明的第10技术方案的半导体基板制造方法，在本发明的第1～第9技术方案中任一项所述的半导体基板制造方法的特征的基础上，其特征在于，上述多重层在上述剥离层与上述半导体层之间包含缓冲层。
本发明的第11技术方案的半导体基板制造方法，在本发明的第10技术方案所述的半导体基板制造方法的特征的基础上，其特征在于，上述缓冲层为化合物半导体的单晶体。
本发明的第12技术方案的半导体基板制造方法，在本发明的第10或第11技术方案所述的半导体基板制造方法的特征的基础上，其特征在于，上述缓冲层为为III族元素与氮的化合物。
本发明的第13技术方案的半导体基板制造方法，在本发明的第10～第12技术方案中任一项所述的半导体基板制造方法的特征的基础上，其特征在于，上述缓冲层及上述半导体层由相同材料形成。
采用本发明，能提高生产能力。
附图说明
图1是表示以往的制造GaN基板方法的工序剖视图。
图2是表示以往的制造GaN基板方法的工序剖视图。
图3是表示以往的制造GaN基板方法的工序剖视图。
图4是表示本发明的课题的工序剖视图。
图5是表示本发明的课题的工序剖视图。
图6是表示本发明的课题的工序剖视图。
图7是表示本发明的实施方式的半导体基板制造方法的工序剖视图。
图8是表示本发明的实施方式的半导体基板制造方法的工序剖视图。
图9是表示本发明的实施方式的半导体基板制造方法的工序剖视图。
图10是表示本发明的实施方式的半导体基板制造方法的工序剖视图。
图11是表示本发明的实施方式的半导体基板制造方法的工序剖视图。
图12是通过图7～图11所示的工序得到的试样的截面S EM照片。
图13是表示本发明的实施方式的半导体基板制造方法的工序剖视图。
图14是表示本发明的实施方式的半导体基板制造方法的工序剖视图。
图15是表示本发明的实施方式的半导体基板制造方法的工序剖视图。
具体实施方式
使用图4～图6详细地说明本发明的课题。图4～图6是表示本发明的课题的工序剖视图。在以下的说明中，虽然以使用GaN基底基板(基底基板)制造GaN基板(半导体基板)的方法为例进行说明，但本发明也可适用于使用其他基底基板制造其他半导体基板的方法。在此，其他基底基板，例如能由InN、AlN、InGaN、AlGaN、InAlN、AlI nG aN等氮化物、SiC、Si等IV族系物质、Al2O3、MgAl2O4、LiGa2O4、ZnO等氧化物、或Fe、Cr、Mo、Ta、Nb、Ti、Cu等可氮化的金属构成。其他半导体基板，例如能由AlN、InN、AlGaInN等氮化物、或ZnO、ZnMgO、ZnCdO、ZnMgCdO等氧化物构成。
在图4所示的工序中，准备GaN基底基板210作为基底基板。在GaN基底基板210上形成剥离层(金属缓冲层)220。剥离层220例如能由Fe、Cr、Mo、Ta、Nb、Ti、Cu等可氮化的金属构成。
并且，在剥离层220上，使G aN层(半导体层)230在大约1000℃下生长。GaN层230例如能由GaN的单晶体构成。由此，在GaN基底基板210上形成有包含剥离层220及GaN层230的结构体200。另外，剥离层220也具有缓冲功能。
在图5所示的工序中，将GaN基底基板210及结构体200(将GaN基底基板210及结构体200放入反应室内)从大约1000℃降温到室温。在此，GaN基底基板210的热膨胀系数与Ga N层230的热膨胀系数大致相等。由此，在使GaN基底基板210及结构体200从大约1000℃降温到室温时，在GaN基底基板210及GaN层230上几乎未作用由于热膨胀率之差引起的热应力，也几乎不会产生翘曲。
在图6所示的工序中，使用化学溶液有选择地对剥离层220进行蚀刻。由此，GaN层230与GaN基底基板210分离。即，使GaN层230从GaN基底基板210独立以制造GaN基板。此时，在GaN层130上的内部应力呈大致均匀的状态。由此，降低了在GaN层130上产生裂纹的可能性。
如上所述，在图4～图6所示的制造GaN基板的方法中，存在由GaN基底基板210基板仅能制造1张GaN基板的倾向。由此，存在制造GaN基板时的生产能力不足的倾向。
接着，使用图7～图15说明本发明的实施方式的半导体基板制造方法。图7～图11及图13～图15是表示本发明的实施方式的半导体基板制造方法的工序剖视图。图12是通过图7～图11所示的工序得到的试样的截面SEM照片。在以下的说明中，虽然以使用GaN基底基板(基底基板)制造GaN基板(半导体基板)的方法为例进行说明，但本发明也可适用于使用其他基底基板制造其他半导体基板的方法。在此，其他基底基板，例如能由InN、AlN、InGaN、AlGaN、InAlN、AlInGaN等氮化物、SiC、Si等IV族系物质、Al2O3、MgAl2O4、LiGa2O4、ZnO等氧化物、或Fe、Cr、Mo、Ta、Nb、Ti、Cu等可氮化的金属构成。其他半导体基板，例如能由AlN、InN、AlGaInN等氮化物、或ZnO、ZnMg O、ZnCdO、ZnMgCdO等氧化物构成。
另外，本发明以使用了HVPE(Hydride Vapor PhaseEpitaxy)生长法的方法为例进行说明，但也可适用于使用了MOCVD(Metal-Organic Chemical Vaper Deposition)法、MOVPE(Metal-Organic Vapor Phase Epitaxy)法、MBE(Molecular Beam Epitaxy)法、溶解生长法等的方法。在图7所示的工序中，准备GaN基底基板310作为基底基板。GaN基底基板310的厚度优选为100μm～500μm。
另外，在本说明书中，所谓“多重层”的用语是指包含两层以上的层。
在GaN基底基板310上，通过溅射(Sputter)法对剥离层(金属缓冲层)320a进行蒸镀。剥离层320a为可氮化的金属层。剥离层320a例如能由Fe、Cr、Mo、Ta、Nb、Ti、Cu等可氮化的金属构成。剥离层320a的厚度优选为15nm～75nm的范围。
另外，也可以代替溅射法，而通过电子束蒸镀法(E-beamevaporator)、热蒸镀法(Thermal evaporator)、或CVD、MOCVD、MBE等结晶生长法来形成剥离层320a。
在图8所示的工序中，在基板温度500～1000℃的范围内，在含氨的氢气等的环境中，对剥离层320a的一部分(上层)进行氮化。借助氨的强力还原作用，即使在剥离层320a的表面有自然氧化膜，也能将该自然氧化膜还原、氮化。然后，剥离层320a成为第1剥离层320和第2剥离层322。第1剥离层(金属缓冲层)320是剥离层320a中的未被氮化的层，例如能由Fe、Cr、Mo、Ta、Nb、Ti、Cu等可氮化的金属构成。第2剥离层(金属氮化物层)322是剥离层320a中的被氮化了的层，例如能由Fe2N、CrN、MoN、TaN、NbN、TiN、CuN等金属氮化物构成。在此，第1剥离层320优选为Cr。第2剥离层322优选为C rN。
另外，第1剥离层320也具有缓冲功能。同样地，第2剥离层322也具有缓冲功能。另外，在图8所示的工序中，剥离层320a也可以全部被氮化而成为第2剥离层322。在整个剥离层320a被氮化而形成第2剥离层322的情况下，第2剥离层322的厚度优选为15～75nm的范围。但是，第2剥离层322的厚度，根据氮条件，也有时薄于剥离层320a的厚度。
用于在剥离层320a的表面上形成均匀的第2剥离层322的工艺条件，主要由氨的流量、氮化温度、及氮化时间决定。因此，该工艺条件优选为氨的流量1(l/min)、氮化温度1000℃以上、及氮化时间5分钟以上。
在此，第2剥离层322在后述的图9所示的工序中作为用于形成GaN层(缓冲层332及GaN层330)的核起作用。由此，图8所示的工序与图9所示的工序优选像后述那样与大气隔绝且连续地进行。
在图9所示的工序中，在第2剥离层322上，使缓冲层332在大约600～1000℃的温度(低温)下生长。具体地讲，通过反应管将HCl气体供给到设于反应室上游侧的Ga金属原料箱中。在Ga金属原料箱中，HCl气体与Ga发生化学反应，从而制造GaCl气体。通过反应管将该GaCl气体从Ga金属原料箱供给到反应室。在反应室中，在第2剥离层322的表面附近，残留有包含在图8的工序中使用了的氨的氢气。并且，在反应室中，GaCl气体与氨气发生化学反应，在第2剥离层322上形成缓冲层332。缓冲层(GaN缓冲层)332例如能由GaN的单晶体、多晶体或非结晶体构成。缓冲层332的厚度优选为数十
Figure 2006800308730_0
～数十μm。使缓冲层332生长的温度优选为800～1100℃，特别优选为900℃附近。
在此，由于缓冲层332是由与后述的GaN层(半导体层)330相同的材料(GaN)形成的，因此，容易使GaN层(半导体层)330生长。
另外，缓冲层332也可以由与后述的GaN层(半导体层)330不同的材料形成。例如，缓冲层332也可以由AlN、AlxGayN、InxGayN、AlxGayInzN的氮化物(分别为0＜x＜1、0＜y＜1、0＜z＜1)、或ZnO等氧化物形成。
在图10所示的工序中，在缓冲层332上，使GaN层(半导体层)330在1000℃以上的温度(高温)下生长。GaN层(GaN厚膜)330，例如能由GaN的单晶体构成。具体的条件基本与图9所示的工序相同，但有以下两点与之不同：对Ga金属原料箱供给的H Cl气体的流量较多，反应室内的温度较高。由此，GaN层330以高于图9所示的工序的速度(例如，大约100μm/h以上)生长。GaN层330的厚度优选为100μm～500μm。使GaN层330生长的温度优选为1000℃以上。结果，在GaN基底基板310上形成包含第1剥离层320、第2剥离层322、缓冲层332及GaN层330的多重层ML1。
另外，GaN层330也可以在生长时或生长后，掺杂微量的Si、Mg等的杂质，将其控制为n型或p型等的传导型。
在图11所示的工序中，使GaN基底基板310及多重层ML1(将GaN基底基板310及多重层ML1放入反应室内)从大约1000℃降温到室温。在此，GaN基底基板310的热膨胀系数与GaN层330的热膨胀系数大致相等。由此，在使GaN基底基板310及多重层ML1从大约1000℃降温到室温时，在GaN基底基板310及GaN层330上几乎未作用热膨胀率之差引起的热应力，因而几乎不会产生翘曲。
例如，通过与图7～图11所示工序相同的工序，能得到图12的截面SEM照片上所示的多重层ML1。如图12所示，GaN基底基板310及GaN层330为平坦的形状。由此，能推断出在GaN基底基板310及GaN层330上几乎不会产生翘曲。
若将图7～图11的工序与大气隔绝且连续地反复进行，则如图13所示，在GaN基底基板310上形成多个多重层ML1～ML3。由此，在GaN基底基板310上形成包含多个多重层ML1～ML3的结构体300。
在此，图7～图11的工序既可以在相同的装置内进行，也可以在不同的装置内进行。在不同的装置内进行时，各自的反应室彼此之间由在与大气隔绝的状态下可进行输送的机构连接。
在图14及图15所示的工序中，使用化学溶液有选择地同时对多个第1剥离层320及多个第2剥离层322进行蚀刻。即，如图13所示，分别从侧面对多个第1剥离层320及多个第2剥离层322进行蚀刻。
在此，例如，在第1剥离层320由Cr形成时，腐蚀剂(化学溶液)适用高氯酸(HClO4)与第2硝酸铈氨的混合水溶液。另外，例如，在第1剥离层320由Cu形成时，腐蚀剂(化学溶液)适用硝酸(HNO3)水溶液。可通过温度和浓度控制腐蚀剂(化学溶液)的蚀刻速度。
如图15所示，若多个第1剥离层320及多个第2剥离层322被蚀刻，则GaN层330及缓冲层332的多个单位分别与GaN基底基板310分离。即，使GaN层330及缓冲层332的多个单位从GaN基底基板310分别独立，同时制造多个GaN基板SB1～SB3。此时，各GaN层330上的内部应力呈大致均匀的状态。由此，降低了在各GaN层330上产生裂纹的可能性。
在此，缓冲层332未被腐蚀剂(化学溶液)蚀刻，而成为GaN基板SB1～SB3的一部分。
另外，在图13所示的工序中，多个多重层ML1～ML3与GaN基底基板310，也可以由具有粘性的物质保持。并且，多个第1剥离层320及多个第2剥离层322被蚀刻后，该具有粘性的物质被溶化，从而也可以同时制造多个GaN基板SB1～SB3。在该情况下，能稳定地制造多个GaN基板SB1～SB3。
以上所述，在图14及图15所示的工序中，由于同时制造多个GaN基板SB1～SB3，因此，能提高制造GaN基板SB1～SB3时的生产能力。另外，由于与大气隔绝且连续地反复进行图7～图11的工序，因此，能节约真空吸引的时间、放气(净化)的时间，能进一步提高制造GaN基板时的生产能力。并且，由于同时制造多个GaN基板SB1～SB3，因此，能统一GaN基板SB1～SB3的制造条件，能降低GaN基板SB1～SB3的品质的不均匀。
另外，也可以与大气隔绝且连续地进行图7～图11的工序与图14及图15所示的工序。在该情况下，能节约更换试样(批量)的时间，能更加提高制造GaN基板时的生产能力。
另外，结构体(参照图13所示的结构体300)所包含的多重层的数量，并不限定于3个，也可以为2个以上的、3个以外的数量。若增多结构体所包含的多重层的数量，则能更加提高制造GaN基板时的生产能力。
实验例
进行上述图7～图15所示的工序(本发明的实施方式的半导体基板制造方法)，同时制成了3张GaN基板SB1～SB3。从投入试样之后到输出GaN基板SB1～SB3的时间为26个小时。
另一方面，在进行了图7～图11所示的工序之后，在与图13相同的条件下，对图11所示那样的单一的第1剥离层320及单一的第2剥离层322进行蚀刻，使GaN层330及缓冲层332的单一单位从GaN基底基板310独立，分别制造出GaN基板SB1～SB3。从投入试样之后到输出GaN基板SB1～SB3的时间为52个小时。
这样，同时制作3张半导体基板的情况与分别制作3张半导体基板的情况相比，生产能力大约提高到原来的2倍。

Claims (11)

1.一种半导体基板制造方法，其特征在于，该半导体基板制造方法包含：
准备工序，其准备基底基板；
叠层工序，其在上述基底基板上叠层多个多重层，该多个多重层分别由剥离层、半导体层以及配置在上述剥离层与上述半导体层之间的缓冲层组成；
分离工序，其分离上述半导体层；
上述剥离层具有金属层及金属氮化物层这两方，上述多个多重层是在上述半导体层的上表面接合上述金属层，在上述半导体层的下表面接合上述缓冲层，上述金属氮化物层配置于上述缓冲层与上述金属层之间而构成的。
2.根据权利要求1所述的半导体基板制造方法，其特征在于，在上述分离工序中，使用化学溶液有选择地对上述剥离层进行蚀刻，使2个以上上述半导体层分别独立。
3.根据权利要求1所述的半导体基板制造方法，其特征在于，在上述叠层工序中，与大气隔绝且连续地进行叠层。
4.根据权利要求1所述的半导体基板制造方法，其特征在于，在上述叠层工序中，在相同装置内进行叠层。
5.根据权利要求1所述的半导体基板制造方法，其特征在于，上述基底基板及上述半导体层为化合物半导体的单晶体。
6.根据权利要求1所述的半导体基板制造方法，其特征在于，上述基底基板及上述半导体层为III族元素与氮的化合物。
7.根据权利要求1所述的半导体基板制造方法，其特征在于，由相同的材料形成上述基底基板及上述半导体层。
8.根据权利要求1所述的半导体基板制造方法，其特征在于，在上述叠层工序中，通过在上述半导体层的生长反应炉内对上述金属层进行氮化来形成上述金属氮化物层。
9.根据权利要求1所述的半导体基板制造方法，其特征在于，上述缓冲层为化合物半导体的单晶体。
10.根据权利要求1或9所述的半导体基板制造方法，其特征在于，上述缓冲层为III族元素与氮的化合物。
11.根据权利要求1或9所述的半导体基板制造方法，其特征在于，由相同材料形成上述缓冲层及上述半导体层。
CN2006800308730A 2005-08-25 2006-08-24 半导体基板制造方法 Active CN101248221B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP244021/2005 2005-08-25
JP2005244021 2005-08-25
PCT/JP2006/316635 WO2007023911A1 (ja) 2005-08-25 2006-08-24 半導体基板製造方法

Publications (2)

Publication Number Publication Date
CN101248221A CN101248221A (zh) 2008-08-20
CN101248221B true CN101248221B (zh) 2012-06-06

Family

ID=37771654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800308730A Active CN101248221B (zh) 2005-08-25 2006-08-24 半导体基板制造方法

Country Status (6)

Country Link
US (1) US8119499B2 (zh)
EP (1) EP1930486A4 (zh)
JP (1) JPWO2007023911A1 (zh)
KR (1) KR101060289B1 (zh)
CN (1) CN101248221B (zh)
WO (1) WO2007023911A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5076094B2 (ja) * 2007-06-12 2012-11-21 株式会社 東北テクノアーチ Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
JP5060875B2 (ja) * 2007-08-28 2012-10-31 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体とその製造方法
JP4877241B2 (ja) * 2008-02-01 2012-02-15 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体基板の製造方法
KR20110099029A (ko) * 2008-12-08 2011-09-05 알타 디바이씨즈, 인크. 에피택셜 리프트 오프를 위한 다중 스택 증착
JP6117199B2 (ja) * 2011-06-28 2017-04-19 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 半導体基板及び形成する方法
FR2978601B1 (fr) * 2011-07-29 2016-05-13 Nanovation Procede de fabrication d'un substrat de gan ou d'un dispositif a base de gan sur substrat natif de type gan, utilisant une fine couche tampon sacrificielle
US8492187B2 (en) * 2011-09-29 2013-07-23 International Business Machines Corporation High throughput epitaxial liftoff for releasing multiple semiconductor device layers from a single base substrate
KR101505121B1 (ko) 2013-06-21 2015-03-23 비비에스에이 리미티드 3족 질화물 반도체층을 제조하는 방법
CN104134608A (zh) * 2014-08-06 2014-11-05 上海世山科技有限公司 一种利用化学蚀刻的GaN基板的制作方法
CN107210351B (zh) 2014-12-19 2021-01-08 Glo公司 在背板上制造发光二极管阵列的方法
CN109427538B (zh) * 2017-08-24 2021-04-02 中国科学院上海微系统与信息技术研究所 一种异质结构的制备方法
CN113270358B (zh) * 2021-07-15 2021-09-14 苏州浪潮智能科技有限公司 一种制作GaN芯片的方法及GaN芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1486513A (zh) * 2001-01-15 2004-03-31 丰田合成株式会社 Iii族氮化物半导体器件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JPH088217B2 (ja) * 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
DE69431333T2 (de) * 1993-10-08 2003-07-31 Mitsubishi Cable Ind Ltd GaN-Einkristall
JP3184717B2 (ja) 1993-10-08 2001-07-09 三菱電線工業株式会社 ＧａＮ単結晶およびその製造方法
JP2000049092A (ja) 1998-05-29 2000-02-18 Matsushita Electron Corp 窒化物半導体の結晶成長方法および窒化物半導体装置並びにその製造方法
US6218207B1 (en) * 1998-05-29 2001-04-17 Mitsushita Electronics Corporation Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same
TW449937B (en) * 1999-02-26 2001-08-11 Matsushita Electronics Corp Semiconductor device and the manufacturing method thereof
US6852161B2 (en) * 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2002316898A (ja) 2001-04-13 2002-10-31 Hitachi Cable Ltd 窒化物半導体基板の製造方法及び窒化物半導体基板
JP3812368B2 (ja) * 2001-06-06 2006-08-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
US6818061B2 (en) * 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
JP2005001928A (ja) 2003-06-11 2005-01-06 Fujikura Ltd 自立基板およびその製造方法
US7033961B1 (en) * 2003-07-15 2006-04-25 Rf Micro Devices, Inc. Epitaxy/substrate release layer
JP4218597B2 (ja) * 2003-08-08 2009-02-04 住友電気工業株式会社 半導体発光素子の製造方法
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1486513A (zh) * 2001-01-15 2004-03-31 丰田合成株式会社 Iii族氮化物半导体器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2000-49092A 2000.02.18
JP特开2005-1928A 2005.01.06

Also Published As

Publication number Publication date
US20080299746A1 (en) 2008-12-04
WO2007023911A1 (ja) 2007-03-01
US8119499B2 (en) 2012-02-21
CN101248221A (zh) 2008-08-20
EP1930486A1 (en) 2008-06-11
EP1930486A4 (en) 2014-01-01
KR20080043833A (ko) 2008-05-19
JPWO2007023911A1 (ja) 2009-03-26
KR101060289B1 (ko) 2011-08-29

Similar Documents

Publication Publication Date Title
CN101248221B (zh) 半导体基板制造方法
US6290774B1 (en) Sequential hydride vapor phase epitaxy
CN101217110B (zh) Ⅲ族氮化物半导体衬底及其生产工艺
CN101410950B (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
US8946674B2 (en) Group III-nitrides on Si substrates using a nanostructured interlayer
EP2779213B1 (en) Semiconductor wafer with a layer of AlzGa1-zN and process for producing it
US9105471B2 (en) Rare earth oxy-nitride buffered III-N on silicon
US8148753B2 (en) Compound semiconductor substrate having multiple buffer layers
US20090057835A1 (en) Group III nitride semiconductor and a manufacturing method thereof
JP2022552024A (ja) ＳｃＡｌＭｇＯ４基板に基づく窒化ガリウム単結晶及びその製造方法
US20050211988A1 (en) Method for production of a layer of silicon carbide or a nitride of a group III element on a suitable substrate
JP3758537B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
KR100226829B1 (ko) 질화갈륨 반도체 단결정 기판의 제조방법
KR100809243B1 (ko) 질화물막 제조방법 및 질화물 구조
JP4084539B2 (ja) Ｉｉｉ族窒化物系化合物半導体の結晶成長基板の製造方法
US8026517B2 (en) Semiconductor structures
JP4507810B2 (ja) 窒化物半導体基板の製造方法及び窒化物半導体基板
JP2004345868A (ja) エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法
EP3050075A1 (en) A semiconductor wafer and a method for producing the semiconductor wafer
JP2002164292A (ja) 化合物半導体基板およびその製造方法
Thapa et al. Semiconductor wafer with a layer of Al z Ga 1-z N and process for producing it
JP2016164108A (ja) 窒化物半導体積層体の製造方法及び窒化物半導体積層体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FURUKAWA CO.,LTD. MITSUBISHI CHEMICAL CO.,LTD. DOW

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100505

Address after: Miyagi Prefecture in Japan

Applicant after: Tohoku Techno Arch Co., Ltd.

Co-applicant after: Furukawa Co., Ltd.

Co-applicant after: Mitsubishi Kasei Corporation

Co-applicant after: Dowa Holding Co., Ltd.

Co-applicant after: Dowa Holdings Co. Ltd

Co-applicant after: Wavesquare Inc.

Address before: Miyagi Prefecture in Japan

Applicant before: Tohoku Techno Arch Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant