WO2006095422A1

WO2006095422A1 - 歪補償装置

Info

Publication number: WO2006095422A1
Application number: PCT/JP2005/004129
Authority: WO
Inventors: Hideharu Shako; Yasuhito Funyu; Takeshi Ohba
Original assignee: Fujitsu Limited
Priority date: 2005-03-09
Filing date: 2005-03-09
Publication date: 2006-09-14
Also published as: JP4786644B2; CN101189792B; EP1858158A4; CN101189792A; US20070296495A1; JPWO2006095422A1; EP1858158A1; EP1858158B1; US7430250B2

Abstract

　歪補償装置における記憶部の参照回数を平均化し，一時的な歪特性の劣化を回避する。歪補償装置は、歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と，歪補償前の送信信号と歪デバイスの出力側からフィードバックされるフィードバック信号とに基づいて歪補償係数を演算する歪補償演算部と，前記送信信号に対応するアドレスを生成するアドレス生成回路と，前記演算された歪補償係数を前記生成されたアドレスに更新記憶する記憶部を有し，前記アドレス生成回路は，前記送信信号のパワーに所定係数を乗算して送信信号に対応するアドレスを生成し，且つ前記所定係数を変化させる。

Description

明細書

歪補償装置

技術分野

[0001] 本発明は，増幅前の送信信号に対して予め歪補償処理を施す前置歪補償装置に関する。

背景技術

[0002] 近年，無線通信において，ディジタルィ匕による高能率伝送が多く採用されるようになっている。無線通信に多値位相変調方式を適用する場合，送信側で特に送信用電力増幅器の増幅特性を直線ィ匕して非線形歪を抑え，隣接チャネル漏洩電力を低減する技術が重要である。

[0003] また線形性に劣る増幅器を使用し電力効率の向上を図る場合は，そのために生じる非線形歪を補償する技術が必須である。

[0004] 図 1は従来の無線機における送信装置の一例を示すブロック図である。送信信号発生装置 1はシリアルのディジタルデータ列を送出し，シリアル/パラレル変換器 (SZ

P変換器) 2はディジタルデータ列を 1ビットづっ交互に振り分けて同相成分信号 (I信号: In- Phase

component)と直交成分信号 (Q信号： Quadrature component)の 2系列に変換する。

[0005] DZA変換器 3は I信号， Q信号のそれぞれをアナログのベースバンド信号に変換して直交変調器 4に入力する。直交変調器 4は入力された I信号， Q信号 (送信ベースバンド信号)に，それぞれ基準搬送波 8とこれを 90° 移相した搬送波を乗算し，乗算結果を加算することにより直交変換を行って出力する。

[0006] 周波数変換器 5は直交変調信号と局部発振信号をミキシングして無線周波数に変換し，送信用電力増幅器 6は周波数変換器 5から出力された無線周波数信号を電力増幅して空中線 (アンテナ) 7より空中に放射する。

[0007] ここで， W— CDMA等の移動通信においては，送信装置の送信電力は 10mW— 数 10mWと大きく，送信用電力増幅器 6の入出力特性 (歪関数 f(p)を持つ)は図 2の点線で示すように非直線性になる。この非直線特性により非線形歪が発生し，送信周波数 f周辺の周波数スペクトラムは図 3の波線特性 aから実線 bに示すようにサイド

0

ローブが持ち上がり，隣接チャネルに漏洩し，隣接妨害を生じる。すなわち，図 2に示す非線形歪により図 3に示すように，送信波が隣接周波数チャネルに漏洩する電力が大きくなつてしまう。

[0008] 漏洩電力の大きさを示す ACPR(Adjacent

Channel Power Ratio)は，図 3の A-A，線間のスペクトラム面積である着目チャネルの電力と， B-B，線間の隣接チャネルに漏れるスペクトラム面積である隣接漏洩電力の比である。このような漏洩電力は，他チャネルに対して雑音となり，そのチャネルの通信品質を劣化させてしまう。よって，厳しく規定されている。

[0009] 漏洩電力は，例えば電力増幅器の線形領域 (図 2,線形領域 I参照)で小さく，非線形領域 IIで大きくなる。そこで，高出力の送信用電力増幅器とするためには，線形領域 Iを広くする必要がある。しかし，このためには実際に必要な能力以上の増幅器が必要となり，コスト及び装置サイズにおいて不利となる問題がある。そこで，送信電力の歪を補償する歪補償機能を無線装置に付することが行われている。

[0010] 図 4はディジタル非線形歪補償機能を備えた送信装置のブロック図である。送信信号発生装置 1から送出されるディジタルデータ群 (送信信号)は， SZP変翻2において I信号， Q信号の 2系列に変換され，好ましい例として DSP (デジタルシグナルプロセッサ）で構成される歪補償部 9に入力される。

[0011] 歪補償部 9は，図 4の下部に拡大して示すように，送信信号 x (t)のパワー pi(i=0— 1023)に応じた歪補償係数 h(pi)を記憶する歪補償係数記憶部 90,送信信号のパヮ一レベルに応じた歪補償係数 h(pi)を用いて送信信号に歪補償処理 (プリディスト一シヨン)を施すプリディストーション部 91,更に送信信号 x (t)と後述する直交検波器で復調された復調信号 (フィードバック信号) y (t)を比較し，その差が零となるように歪補償係数 h(pi)を演算し，歪補償係数記憶部 90の歪補償係数を更新する歪補償係数演算部 92を備えている。

[0012] 歪補償部 9でディストーション処理を施された信号は DZA変 3に入力される。

DZA変 3は入力された I信号と Q信号をアナログのベースバンド信号に変換して直交変調器 4に入力する。直交変調器 4は入力された I信号， Q信号にそれぞれ基準搬送波 8とこれを 90° 移相した信号を乗算し，乗算結果を加算することにより直交変調を行って出力する。

[0013] 周波数変換器 5は直交変調信号と局部発振信号をミキシングして周波数変換し，送信用電力増幅器 6は周波数変換器 5から出力された無線周波数信号を電力増幅して空中線 (アンテナ) 7より空中に放射する。

[0014] 送信信号の一部は方向性結合器 10を通して周波数変^ ^11に入力される。この周波数変換器 11で周波数変換されて直交検波器 12に入力される。直交検波器 12 は送信信号にそれぞれ基準搬送波とこれを 90° 移相した信号を乗算して直交検波を行い，送信側におけるベースバンドの I,Q信号を再現して AZD変 3に入力する。

[0015] AZD変 13は入力された I,Q信号をディジタル信号に変換して歪補償部 9〖こ入力する。歪補償部 9の歪補償係数演算部 92により LMS(Least

Mean Square)アルゴリズムを用いた適応信号処理により歪補償前の送信信号と直交検波器 12で復調されたフィードバック信号を比較し，その差が零となるように歪補償係数 h(pl)を演算して歪補償係数記憶部 90に記憶された係数を更新する。以後，上記動作を繰り返すことにより，送信用電力増幅器 6の非線形歪を抑えて隣接チャネル漏洩電力を低減する。

[0016] 図 4における歪補償部 9の実施例構成として図 5に示すような適応 LMSによる歪補償処理を行う場合の構成例が，例えば特許文献 1に記載されてヽる。

[0017] 図 5において，図 4のプリディストーション部 91は，乗算器 15aが対応し，送信信号 x

(t)に歪補償係数 h (p)を乗算する。図 4の送信用電力増幅器 6は，歪関数 f(p)を有

n-l

する歪みデバイス 15bとして対応されている。

[0018] また，図 4における送信用電力増幅器 15bからの出力信号を帰還する周波数変換器 11,直交検波器 12及び AZD変換器 13を含む部分は，図 5において，帰還系 15 cとして示されている。

[0019] さらに，図 5では図 4における歪補償係数記憶部 90をルックアップテーブル (LUT) 15eにより構成している。ルックアップテーブル 15eに格納された歪補償係数に対する更新値を生成する図 4の歪補償係数演算部 92は歪補償係数演算部 16により構成される。

[0020] 力かる図 5に示す構成の歪補償装置において，ルックアップテーブル 15eは，送信信号 x (t)の離散的な各パワーに対応して，歪デバイス 15bである送信用電力増幅器 6の歪みを打ち消すための歪補償係数を記憶している。

[0021] 送信信号 x(t)が入力されると、アドレス生成回路 15dは、送信信号 x(t)のパワー p(

=x²(t》を演算し，演算された送信信号 x (t)のパワー p(=x²(t》に一意に対応するァドレスを生成し、読み出しアドレスの指定情報 (AR)として出力する。

[0022] そして、この読み出しアドレスに格納された歪補償係数 h (p)がルックアップテープ n-1

ル 15eから読み出され、 15aにおける歪補償処理に利用される。

[0023] ルックアップテーブル 15eに格納した歪補償係数の更新のための更新値は、歪補償係数演算部 16により演算される。

[0024] 即ち、歪補償係数演算部 16は，共役複素信号出力部 15f及び乗算器 15h— 1¾ を有して構成される。減算器 15gにより，送信信号 x(t)と帰還復調信号 y(t)の差 e(t) を出力する。乗算器 15hは，歪補償係数 h (p)と y*(t)の乗算を行い，出力 u*(t) (=h n-1 y*(t))を得る。乗算器 15iは，減算器 15gの差出力 e(t)と u*(t)との乗算を行う。乗算器 15jは，ステップサイズパラメータと乗算器 15iの出力を乗算する。

[0025] ついで，加算器 15kは，歪補償係数 h (p)と乗算器 1¾の出力 μ e(t) u*(t)を加算 n-1

し，ルックアップテーブル 15eの更新値を得る。

[0026] そして、この更新値は、アドレス生成回路 15dが送信信号のパワー p(=x²(t))に一意に対応するアドレスとして指定した書き込みアドレス (AW)に記憶される。

[0027] 尚、読み出しアドレスと書き込みアドレスは同じアドレスであるが、更新値を得るまでに演算時間等が必要とされるため、遅延部 15mにより、読み出しアドレスを遅延させて書き込みアドレスとして用いて、る。

[0028] 遅延部 15m, 15n,15pは，送信信号 x (t)が入力して力帰還復調信号 y(t)が減算器 15gに入力するまでの遅延時間 Dを送信信号に付加する。遅延部 15m, 15n, 15p に設定する遅延時間 Dは，例えば，送信用電力増幅器 15bにおける遅延時間を DO

,帰還系 15cの遅延時間を D1とすれば， D = D0 + D1を満足するように決定する。 [0029] 上記構成により，以下に示す演算が行われる。

[0030] h (p)=h (ρ)+ ^ Θ(ΐ)υ*(ΐ)

η η-1

e(t) = x (t)-y(t)

y(t) =h (p)x (t) f(p)

n-1

u*(t)=x (t) f(p)=h (p)

n-1

y*(t)

P= I x (t) I ²

ただし， x, y, f, h, u, eは複素数， *は共役複素数である。

[0031] 上記演算処理を行うことにより，送信信号 x (t)と帰還復調信号 y(t)の差信号 e(t)が最小となるように歪補償係数 h(p)が更新され，最終的に最適の歪補償係数値に収束し，送信用電力増幅器 6の歪が補償される。

特許文献 1 : PCT国際公開 WO2003Z103163号公報

発明の開示

発明が解決しょうとする課題

[0032] ここで，歪デバイスである送信用電力増幅器 6の特性と，ルックアップテーブル 15e に記憶される歪補償係数について考察する。図 6Aは送信用電力増幅器 6の振幅対利得特性を示す図であり，図 6Bは送信用電力増幅器 6の振幅対位相特性を示す図である。

[0033] 振幅対利得特性及び振幅対位相特性の!/、ずれも振幅が大きくなると，利得が減少し，位相回転量が大きくなるという歪特性を有する。したがって，かかる送信信号の振幅，即ち送信信号パワーに応じた利得減少及び，位相回転量を打ち消す方向の歪補償係数値を与えることが必要である。

[0034] 従って、ルックアップテーブルは、送信信号のレベルに一意に対応するアドレスに歪補償係数を記憶し、送信信号のレベルに一意に対応するアドレスから歪補償係数を出力するが、歪補償係数は、先に示した更新処理を十分に行うことで洗練され、最適な歪補償係数となる。

[0035] しかし、送信信号のレベルは一様に変化するのではなぐ偏りを持っているため、更新される確率が低い歪補償係数も存在する。このように、更新される頻度が少ないと、歪補償係数としての信頼度も低ぐ散発的な更新により最適値力離れた値に更新されているとすると、送信周波数の変化等により、突如、頻繁に歪補償係数として適用すると、歪補償処理が安定するまで時間が掛カつたり、更新処理により係数の値が発散してしまうこともある。

[0036] したがって，本発明の目的は，更新頻度が少ない歪補償係数により歪補償処理に悪影響が生じることを回避することを目的とする。

課題を解決するための手段

[0037] 上記の本発明の目的を達成する歪補償装置は，第 1の態様として，指定された書き込みアドレスに歪補償係数を記憶し、指定された読み出しアドレスに記憶して、る歪み補償係数を出力する記憶部と、前記記憶部から出力された歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と，前記歪補償処理の前の送信信号と、増幅器による増幅後の送信信号とに基づいて歪補償係数を演算する歪補償演算部と，前記歪補償処理前の送信信号のレベルに応じて書き込みアドレスを指定するアドレス生成部とを備え、前記アドレス生成部は、同じレベルであっても異なる書き込みアドレスを指定可能であることを特徴とする。

[0038] 上記の本発明の目的を達成する歪補償装置は，第 2の態様として，第 1の態様において，前記アドレス生成部は、前記送信信号のパワーに異なる係数を乗算、又は、異なるオフセット値を加算することで、同じレベルであっても異なる書き込みアドレスを指定することを特徴とする。

[0039] 上記の本発明の目的を達成する歪補償装置は，第 2の態様として，第 1の態様において，前記係数又は前記オフセット値は、定期的に変更されることを特徴とする。上記の本発明の目的を達成する歪補償装置は，第 4の態様として，前記アドレス生成部は、少なくとも 2次元のアドレスを書き込みアドレスとして指定し、第 1の次元のァドレスは、現在の送信信号のパワーに応じたアドレスを指定し、第 2の次元のァドレスは、現在の送信信号のパワーと前回の送信信号のパワーの変化量に応じたァドレスを指定することを特徴とする。

[0040] さらに，上記の本発明の目的を達成する歪補償装置は，第 5の態様として，歪補償処理前の前記送信信号のパワーを Pとするとき，前記アドレス生成部は、前記第 1の次元のアドレスを、 P(t) = Gl X log(p)+Nlにより求め、前記第 2の次元のアドレスを、 A P = G2 X {P(t)-P(t-l) } +N2により求め、少なくとも係数 Gl、 G2、オフセット値 N 1、 N2の内のいずれかの値を変化させることで、歪補償処理前の前記送信信号のレベルが同じであっても異なる書き込みアドレスを指定することを特徴とする。

発明の効果

[0041] 本発明によれば，送信信号のレベルが同じであっても、歪補償係数を記憶させるための書き込みアドレスが、変化可能となるので、更新頻度が少ない歪補償係数により歪補償処理に悪影響が生じることを回避できる。。

[0042] また，記憶部の有効利用と，入力データが変化したときの一時的な歪特性の劣化を回避することが可能である。

図面の簡単な説明

[0043] [図 1]従来の無線機における送信装置の一例を示すブロック図である。

[図 2]送信用電力増幅器の入出力特性 (歪関数 f(p)を持つ)を示す図である。

[図 3]非直線特性により発生する非線形歪を説明する図である。

[図 4]DSP(digital SignalProcessor)を用いたディジタル非線形歪補償機能を備えた送信装置のブロック図である。

[図 5]図 4における歪補償部 9において適応 LMSによる歪補償処理を行う場合の説明図である。

[図 6A]送信用電力増幅器 6の振幅対利得特性を示す図である。

[図 6B]送信用電力増幅器 6の振幅対位相特性を示す図である。

[図 7A]ルックアップテーブル 15eにおける歪補償係数値の参照回数の分布を示す図である。

[図 7B]図 7Aの断面 Aにおける参照回数を示す図である。

[図 8]本発明に従うディジタル非線形歪補償機能を有する歪補償装置の実施例構成を備える送信装置のブロック図である。

[図 9A]アドレス生成回路 15dの第 1の実施例を示す図である。

[図 9B]アドレス生成回路 15dの第 2の実施例を示す図である。

[図 10A]図 7Aに対応する本発明を適用したときの，各アドレス位置におけるルックァップテーブルの参照回数 (更新書き込み）を示す図である。

[図 10B]図 7Bに対応する本発明を適用したときの，ルックアップテーブルの参照回数 (更新書き込み)の平均化を示す図である。

符号の説明

[0044] 1 送信信号発生装置

2 シリアル Zパラレル変換回路

9 歪補償部

3, 52 DZA変

4 直交変調器

5 周波数変換器

6 送信用電力増幅器

13 AZD変

7 アンテナ

6 歪補償係数生成回路

30 制御ブロック

31 バス

32 CPU

33 不揮発性メモリ

発明を実施するための最良の形態

[0045] 以下に図面に従い本発明の実施の形態例を説明する。なお，実施の形態例は本発明の理解のためのものであり，本発明の技術的範囲がこれに限定されるものではない。

[0046] 図 8は，本発明に従うディジタル非線形歪補償機能を有する歪補償装置の実施例構成を備える送信装置のブロック図である。

[0047] 図 4及び，図 5と同様の機能を有する部位には同じ参照番号を付している。

[0048] 図 8において、歪補償装置 9は、制御ブロック 30を有し，制御ブロック 30は，バス 31 に接続された CPU32及び不揮発性メモリ 33を有する。アドレス生成回路 15qを有する。 [0049] 歪補償係数生成回路 16は，図 5における回路と同様に動作するが，図 8に示す実施の形態例では，歪補償係数生成回路 16と歪補償係数を格納するルックアップテ一ブル 15eとの間に更新スィッチ 21を有している。

[0050] アドレス生成回路 15qの例として、図 9Aに示す回路を用いることができる。

[0051] ここで、図 9Aを用いて、アドレス生成回路の 1例を説明する。

[0052] 尚、以下の例では、アドレス生成回路は、 2次元のアドレスを指定する力 1次元とすることもできる。この場合、例えば、後述する P (t)を 1次元のアドレスとして使用すればよい。

[0053] さて、送信信号発生装置 1から入力される送信信号 X(t)は複素信号であり，その実部を Xre(t),虚部を Xim(t)で表すとき，アドレス生成回路 15qは，二乗和演算部 150で二乗値を演算し，更にその和 p (=Xre(t)²+Xim(t)²)を求めて出力する。

[0054] ついで， pは LOG変換部 151で対数値（=log(p))に変換される。対数値（=log(p)) は，遅延部 152と Δ ρ計算部 153に入力される。遅延部 152は，対数値（=log(p))を Δ ρ計算部 153における処理時間分遅延して出力する。

[0055] Δ ρ計算部 153は，今回の送信信号のパワー P(t)と前回のパワー P(t-1)との差分 {Ρ

(t)-p(t-i)

}を計算する。

[0056] したがって，遅延部 152からの出力 log(p)及び， Δ ρ計算部 153からの出力 {P(t)-P

(t-1)}が同期して得られる。

[0057] 遅延部 152からの出力及び Δ ρ計算部 153からの出力に対し，更に乗算回路 154 a, 154bによりそれぞれ乗算係数 Gl, G2が掛け算され，加算器 155a, 155bでオフセット値 N1,N2が加算される。

[0058] 加算器 155aから出力 P(t) ( = Gl X log(p)+Nl)力ルックアップテーブル 15eの X 軸方向アドレス（第 1の次元のアドレス）として与えられる。

[0059] 一方，加算器 155bから出力 A P ( = G2 X (Pt- Pt- 1) +N2P(t))がルックアップテーブル 15eの Y軸方向アドレス（第 2の次元のアドレス）として与えられる。

[0060] 従って、送信信号 x(t)が入力されると、 P(t) ( = Gl X log(p)+Nl)、 A P ( = G2 X (P t- Pt- 1 ) + N2P(t))の組が読み出しアドレス ( AR)としてアドレス生成回路 15qから出力され、その読み出しアドレスに格納された歪補償係数が読み出され、 15aにおける歪み補償処理が行われる。

[0061] そして、読み出しアドレスを 15mにより遅延させた書き込みアドレスに、その送信信号 x (t)と帰還した送信信号との差分に応じて歪補償係数生成回路力出力された歪補償係数の更新値をルックアップテーブル 15eが記憶する。

[0062] 但し、この実施形態では、力かる乗算係数 Gl, G2及びオフセット値 N1,N2のうちのいずれか 1以上の変化させることにより、歪補償処理の前における送信信号のパワーが同じパワーであっても、異なるアドレスとして出力可能とする。

•「アドレス制御の第 1の例」

即ち、 CPU32は、乗算係数 Gl, G2及びオフセット値 N1,N2のいずれ力 1以上を、所定の周期で変化させる制御を行うことで、送信信号が同じレベルであっても、異なる読み出し (書き込み)アドレスを生成するのである。

[0063] 尚、この例では、書き込みアドレスは読み出しアドレスを単に遅延させることで生成するため、乗算係数、オフセット値の変化は読み出しアドレス、書き込みアドレス共に同様の変化となる。

[0064] 例えば， Nの値をアドレス生成毎に + 1、 0、—1の間で順に切り替えるように CPUにより制御することで、歪補償係数の更新値の書き込みアドレスを変化させるのである。

[0065] これにより、隣接するアドレスを変化させて、出現頻度の少ないアドレスに変換することができ、更新頻度の少な!、歪補償係数が発生することを抑制することができる。

[0066] 尚、このとき、隣接するアドレスを変化させて、出現頻度の少ないアドレスに変換しているので、送信信号のパワーとしてもあまり差はないため、歪補償係数の更新値としても最適値に近、値となる。

[0067] もちろん、 X軸方向だけでなぐ Y軸方向についても、送信信号のパワーの変化の量が近似する隣接するアドレスを変化させているので、同様に歪補償係数の更新値としても最適値に近、値となる。

[0068] 乗算係数 Gを変化させた場合も、出現頻度の少ないアドレスを強制的に生成することができることとなる。尚、 Gを大きくすると、パワーの変化に対するアドレスの変化量が大きくなる。また、 Gを小さくするとパワーの変化に対するアドレスの変化量力 S小さくなる。

•「アドレス制御の第 2の例」

この例では、読み出しアドレスの生成の際には、このように、乗算係数 Gl, G2及びオフセット値 N1,N2を変化させる必要はなぐ歪補償処理前の送信信号のパワーにより一意に定まるアドレスを出力する。即ち、 Gl、 G2、 Nl、 N2は固定の値とする。

[0069] そして、書き込みアドレスの生成の際には、乗算係数として、 Gl，， G2，、オフセット値 Ν ,Ν2'を用い、少なくともいずれか Gl、 G2、 Nl、 N2に対して変化させた値とする。

[0070] 図 9Bは，制御の第 2の例に対応するアドレス生成回路 15qの例を示す図である。

動作について簡単に説明すると、読み出しアドレス生成の際には、 CPUは、 Nl、 N 2として 0を設定し、書き込みアドレスの生成の際には、 Nl，、 N2，の値を + 1、 0、 -1 間で切り替えることで、歪補償係数の更新値の書き込みアドレスを変化させるのである。

[0071] これにより、隣接するアドレスを変化させて、出現頻度の少ないアドレスに変換することができ、更新頻度の少な!、歪補償係数が発生することを抑制することができる。

[0072] 尚、このとき、隣接するアドレスを変化させて、出現頻度の少ないアドレスに変換しているので、送信信号のパワーとしてもあまり差はないため、歪補償係数の更新値としても最適値に近、値となる。

[0073] 一方，歪補償係数生成回路 16において，先に図 5において説明したように，送信信号 (t)と，歪デバイスである送信用電力増幅器 6のフィードバック出力とに基づいて，これらの差を零に近づける歪補償係数が求められる。

[0074] 尚、好ましくは、歪補償係数の更新期間と、非更新期間を形成するために、更新スイッチ 21を設け、このスィッチが ON状態にある時に，ルックアップテーブル 15eに更新値を送り歪補償係数の更新を行なヽ、 OFFのときには更新を差し控えることが望ましい。

[0075] 従って、更新処理 OFFの期間では、 CPU32は、上述したアドレス制御の第 1の例、第 2の例の動作を行わず、乗算係数、オフセット値を固定の所定値として歪補償係数の読み出しアドレスを生成すればよい。 [0076] 以上のように、アドレス生成回路 15qによれば、歪補償処理前の送信信号の同じパヮ一であったとしても歪補償係数生成回路 16により求められた更新用の歪み補償係数を複数の異なるアドレスに書き込むことができる。

[0077] 図 7Aは，先に説明したように，上述の本発明に従うアドレス制御を行わない場合のルックアップテーブルにおける歪補償係数値の参照回数の分布を示す図であり，図

7Bは，図 7Aの断面 Aにおける参照回数を示す図である。

[0078] この断面 Aにおける参照回数を見て理解できるように，ルックアップテーブルの歪補償係数の更新が少な、部分では歪補償係数更新が行われな、アドレスが存在する

[0079] このような状態では，隣り合うアドレス位置の歪補償係数の更新頻度が極端に異なつてしまう。これにより，入力データに大きなが変化 (例えば，パワーの変動やキャリア周波数の変更）が発生したときに，ルックアップテーブルおいてこれまで歪補償係数がほとんど更新されな力つたアドレスポイントを高、確率で参照する可能性がある。このような場合，一時的に歪特性が劣化してしまうば力りか場合によっては係数が増大して収束しな、状態が発生してしまう。

[0080] 一方、上述アドレス制御を行うことで図 10A,図 10Bに示すようにルックアップテーブル 15eの各アドレス位置における参照回数 (更新書き込み）を平均化させることが可能である。

産業上の利用可能性

[0081] したがって，本発明により，更新頻度が少ない歪補償係数により歪補償処理に悪影響が生じることを回避でき、本発明の補償装置における適用により高品質の送信器の提供が可能である。

Claims

請求の範囲

[1] 指定された書き込みアドレスに歪補償係数を記憶し、指定された読み出しアドレスに記憶している歪み補償係数を出力する記憶部と、

該記憶部から出力された歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部と，

該歪補償処理の前の送信信号と、増幅器による増幅後の送信信号とに基づいて歪補償係数を演算する歪補償演算部と，該歪補償処理前の送信信号のレベルに応じて書き込みアドレスを指定するアドレス生成部とを備え、

該アドレス生成部は、同じレベルであっても異なる書き込みアドレスを指定可能である、

ことを特徴とする歪補償装置。

[2] 前記アドレス生成部は、前記送信信号のパワーに異なる係数を乗算、又は、異なるオフセット値を加算することで、同じレベルであっても異なる書き込みアドレスを指定する、

ことを特徴とする請求項 1記載の歪補償装置。

[3] 前記係数又は前記オフセット値は、定期的に変更される、

ことを特徴とする請求項 1記載の歪補償装置。

[4] 前記アドレス生成部は、少なくとも 2次元のアドレスを書き込みアドレスとして指定し第 1の次元のアドレスは、現在の送信信号のパワーに応じたアドレスを指定し、第 2の次元のアドレスは、現在の送信信号のパワーと前回の送信信号のパワーの変化量に応じたアドレスを指定する、

ことを特徴とする請求項 1記載の歪補償装置。

[5] 歪補償処理前の前記送信信号のパワーを pとするとき，

前記アドレス生成部は、

前記第 1の次元のアドレスを、 P(t) = Gl X log(p)+Nlにより求め、

前記第 2の次元のアドレスを、 A P = G2 X {P(t)-P(t-l)

} +N2により求め、少なくとも係数 Gl、 G2、オフセット値 Nl、 N2の内のいずれかの値を変化させることで、歪補償処理前の前記送信信号のレベルが同じであっても異なる書き込みァドレスを指定する、

ことを特徴とする請求項 4記載の歪補償装置。