WO2006070833A1 - 画像表示装置およびその駆動方法、並びに電子機器の駆動方法 - Google Patents

画像表示装置およびその駆動方法、並びに電子機器の駆動方法 Download PDF

Info

Publication number
WO2006070833A1
WO2006070833A1 PCT/JP2005/023967 JP2005023967W WO2006070833A1 WO 2006070833 A1 WO2006070833 A1 WO 2006070833A1 JP 2005023967 W JP2005023967 W JP 2005023967W WO 2006070833 A1 WO2006070833 A1 WO 2006070833A1
Authority
WO
WIPO (PCT)
Prior art keywords
image display
display device
reverse bias
driving
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/023967
Other languages
English (en)
French (fr)
Inventor
Taro Hasumi
Yoshinao Kobayashi
Keigo Kanoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to CN2005800412458A priority Critical patent/CN101069226B/zh
Priority to JP2006550819A priority patent/JP5173196B2/ja
Publication of WO2006070833A1 publication Critical patent/WO2006070833A1/ja
Priority to US11/768,673 priority patent/US8289244B2/en
Anticipated expiration legal-status Critical
Priority to US13/616,513 priority patent/US8907876B2/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional [2D] radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Definitions

  • the present invention relates to an image display device, a driving method thereof, and an electronic device driving method.
  • the present invention relates to an image display apparatus including a light emitting element, a driving method thereof, and a driving method of an electronic device, and more particularly to an image display apparatus capable of suppressing deterioration of a light emitting element with time. is there.
  • light-emitting elements electoric luminescence light-emitting elements
  • a thin film transistor formed of, for example, amorphous silicon, polycrystalline silicon, or the like together with the light emitting element. Etc. constitute each pixel, and by controlling the TFT, an appropriate current value is set in the light emitting element, and the luminance, hue, or saturation of each pixel is appropriately controlled.
  • aSi-TFT TFTs formed of amorphous silicon
  • Vth shift or “degradation” of aSi-TFT.
  • the progress of deterioration of aSi- TFT greatly changes depending on its application and operating conditions.
  • Degradation of aSi-TFT has two adverse effects on images. One is that the uniformity of the image deteriorates as the degradation progresses from pixel to pixel, and the other is that the pixel deteriorates and the pixel becomes unresponsive and has a longer life. is there.
  • Vth correction which reduces the Vth shift of aSi-TFT. This is a technology that obtains a uniform image regardless of the deterioration of Vth by taking out the circuit and superimposing the video signal on it. It is said that when Vth correction is performed, the effect of Vth variation can be compressed to about 1Z5 to LZ10.
  • Non-Patent Document 1 As a conventional technique for performing Vth correction, for example, Non-Patent Document 1 shown below is available.
  • Non-Patent Document 1 an image display device using four TFTs and four control lines is used.
  • Vth correction technology is disclosed.
  • Non-Patent Document 1 S. Ono et al., Proceedings of IDW '03, 255 (2003) Disclosure of the Invention
  • FIG. 13 is a diagram illustrating an example in which the variation varies depending on the current characteristic force stress with respect to the gate-source voltage of the aSi-TFT.
  • Vth threshold voltage
  • the current characteristics of the aSi-TFT are leftmost by continuing to apply a positive bias voltage (a bias voltage for turning on the aSi-TFT) to the gate of the aSi-TFT. It shifts from the curve (initial characteristic) to the right.
  • the second curve from the right has Vth of about 10V, while the rightmost curve has Vth of about 15V, the difference is about 5V, and the threshold voltage of the drive element shifts rapidly. It can be seen that progress has been made. Therefore, in such a region where the threshold voltage shift of the drive element progresses rapidly, there is a limit to the Vth correction, and the Vth correction range is naturally limited.
  • the present invention has been made to solve the above-described problem, and provides an image display device with improved reliability by reducing the shift amount of the threshold voltage of the drive element.
  • Another object of the present invention is to provide an image display device and an image display device in which the uniformity of the image is improved by making the shift amount of the threshold voltage of the drive element uniform for each pixel.
  • the image display device includes: a light-emitting element that emits light when energized; and the light-emitting element connected in series; A drive element for controlling light emission of the light emitting element, and applying a reverse bias to the drive element when the light emitting element is not emitting light.
  • a reverse bias is applied to the drive element every frame period.
  • the reverse bias voltage force applied to the drive element is applied for at least lmsec for each frame period.
  • the image display device is characterized in that it is 5% or more of a time force frame period in which an inverse bias is applied to the drive element.
  • the time force for applying a reverse bias to the drive element is an average that is an average value of the light emission time for each frame period of the light emitting element. It is characterized by being 50% or more of the emission time.
  • the light emitting element includes a plurality of light emitting elements, and the driving is performed when all of the plurality of light emitting elements are in a non-light emitting state.
  • a reverse bias is applied to the element.
  • the image display device according to claim 7 of the present invention is characterized in that a reverse bias is applied to the drive element when the device is not used.
  • the absolute value of the reverse bias voltage applied to the drive element is IV or more.
  • the time for applying the reverse bias to the drive element is at least the time of the frame period. [0024] Further, in the image display device according to claim 10 of the present invention, the time for applying the reverse bias to the driving element is 20% or less of the usage time of the device.
  • the reverse bias voltage waveform applied to the drive element is a waveform having a predetermined period.
  • the voltage waveform of the reverse bias applied to the drive element is an attenuation wave.
  • the electric field strength force generated between the application electrodes of the drive element by a reverse bias applied to the drive element is 1 MV.
  • the light emitting element includes a plurality of light emitting elements, and a reverse bias voltage force applied to the driving elements is applied to all the driving elements. On the other hand, it is substantially the same.
  • the reverse bias applied to the drive element is a source of the drive element when the drive element is an n-type transistor.
  • the voltage of the gate electrode with respect to the electrode is lower than the threshold voltage of the transistor.
  • the driving element is a p-type transistor
  • the voltage of the gate electrode with respect to the source electrode of the driving element is higher than the threshold voltage of the transistor.
  • a light emitting element that emits light when energized
  • a drive element that is connected to the light emitting element and drives the light emitting element, and the light emitting element.
  • a control means for applying a reverse bias to the drive element when the element is not emitting light.
  • a step of causing the light emitting element to emit light and applying a reverse bias to the driving element when the light emitting element is not emitting light are provided. And a step of performing.
  • a reverse bias voltage applied to the driving element is applied every frame period.
  • the electronic device driving method according to claim 19 of the present invention after inputting the power OFF information to the image display device, and after inputting the power OFF information, Applying a reverse bias to the drive element of the image display device; and turning off the power of the image display device after the reverse bias is applied to the drive element.
  • the step of inputting power-on information to the image display device, and after the input of the power-on information A step of applying a reverse bias to the drive element of the image display device, and a step of performing image display of the image display device after the reverse bias is applied to the drive element.
  • a step of setting a display screen configured by the image display device to a standby state, and the display screen being in a standby state And a step of applying a reverse bias to the drive element of the image display device.
  • the shift amount of the threshold voltage of the drive element can be reduced, the threshold voltage can be easily compensated for a long period of time, and the reliability of the image quality of the image display device can be improved.
  • variation in the threshold voltage shift amount of the drive element in each pixel can be suppressed, so that uniformity in image quality can be improved.
  • FIG. 1 is a diagram showing a configuration example of a pixel circuit corresponding to one pixel of an image display device according to the present invention.
  • FIG. 2 is a diagram showing an example of a driving waveform of an organic light-emitting element that is controlled to emit light and not emit light.
  • FIG. 3 is a graph showing the characteristics of Ids and (Ids) 1/2 with respect to changes in TFT Vgs.
  • FIG. 4 is a diagram showing a configuration example of a pixel circuit different from that in FIG. 1 according to the present invention.
  • FIG. 5 is a diagram showing a configuration example of a pixel circuit different from FIGS. 1 and 2 according to the present invention.
  • FIG. 6 is a diagram showing a configuration example of a pixel circuit different from those in FIGS. 1 to 3 according to the present invention.
  • FIG. 7 shows the relationship between the lighting time of the driving element Q1 and the threshold voltage shift when the reverse bias is not applied to the driving element Q1 in the image circuit shown in FIG. 1 (continuous lighting, reverse (Bias: Unmarked Caro)).
  • Fig. 8 shows the relationship between the lighting time of drive element Q1 and the threshold voltage shift in the pixel circuit shown in Fig. 1 (lit: 10 minutes, unlit: 20 minutes, unlit: reverse bias (one IV ) Imprint!]).
  • Fig. 9 shows the relationship between the lighting time of drive element Q1 and the threshold voltage shift in the pixel circuit shown in Fig. 1 (lit: 10 minutes, unlit: 20 minutes, unlit: reverse bias (-5V ) Imprint!]).
  • Figure 10 shows the relationship between the lighting time of drive element Q1 and the threshold voltage shift in the pixel circuit shown in Figure 1 (daytime 16 hours (lighted: 3 minutes, unlit: 17 minutes), nighttime 8 hours ( FIG. 6 is a diagram illustrating non-lighting) and reverse bias: non-application).
  • Fig. 11 shows the relationship between the lighting time of drive element Q1 and the threshold voltage shift in the pixel circuit shown in Fig. 1 (daytime 16 hours (lit: 3 minutes, non-lit: 17 minutes), nighttime 8 hours ( It is a diagram showing the time of non-lighting and non-lighting (initially 1 hour: reverse bias (15 V applied), other: reverse bias non-printing force!]).
  • FIG. 12 shows the relationship between the lighting time of drive element Q1 and the threshold voltage shift in the pixel circuit shown in Fig. 1 (lit: 3 minutes, unlit: 17 minutes, unlit (initial 5 minutes: reverse FIG. 5 is a diagram showing a bias (-5 V) application)).
  • FIG. 13 is a diagram showing an example of fluctuation due to the current characteristic force stress with respect to the gate-source voltage of an aSi-TFT.
  • FIG. 14 is a flowchart for explaining a method for driving an electronic apparatus according to an embodiment of the present invention.
  • FIG. 15 is a flowchart for explaining a method of driving an electronic apparatus according to another embodiment of the present invention.
  • FIG. 16 is a diagram for explaining a method for driving an electronic device according to another embodiment of the present invention. It is a flowchart for this.
  • FIG. 17 is a circuit diagram of a pixel circuit constituting the image display apparatus according to the fourth embodiment.
  • FIG. 18 is a time chart for explaining the operation of the image display device of FIG. Explanation of symbols
  • a plurality of pixels are arranged in a matrix, and a light emitting element and a driving element are arranged in each pixel.
  • FIG. 1 is a diagram showing a configuration example of a pixel circuit corresponding to one pixel of the image display device according to the present invention.
  • the pixel circuit shown in the figure is a diagram for explaining mainly the operation of the drive element Q1, and is shown as a simplified circuit configuration.
  • the pixel circuit shown in FIG. 1 includes a light emitting element D1, a driving element Q1 connected in series to the light emitting element D1, and a controller U1 that controls the driving element Q1.
  • the light-emitting element D1 is, for example, an organic light-emitting element.
  • the power sword end is connected to the drain end side of the driving element Q1, which is an aSi-TFT, for example.
  • the source end side of the driving element Q1 is connected to the low voltage side terminal (hereinafter referred to as “VN terminal”) of the applied voltage, and the gate end side is connected to the output end of the controller U1.
  • the controller U1 is a control means for controlling the gate voltage of the driving element Q1 and applying a reverse noise to the driving element Q1, for example, controlling one or a plurality of TFTs, capacitive elements such as capacitors, and TFTs. It consists of control lines to be used.
  • the connection configuration shown in the figure is a “voltage control type” configuration in which the light emitting element D1 is connected to the drain side of the driving element Q1 and the gate terminal of the driving element Q1 is controlled. It is called “Control Z Drain Drive”.
  • a pixel circuit having a light-emitting element operates through four periods: a preparation period, a threshold voltage detection period, a writing period, and a light-emitting period.
  • the VP terminal and the VN terminal are set to substantially the same potential, and the gate-source voltage Vth generated at this time is detected, and the illustration is omitted.
  • Memory Z is stored in the capacitor. Note that the operation of storing the threshold voltage in this capacitor element Z is performed using the charge accumulated in the light emitting element D1 during the preparation period.
  • a predetermined voltage in which a data signal is superimposed on Vth detected in the threshold voltage detection period is stored in a capacitor Z (not shown).
  • the controller U1 performs a series of these operations based on a predetermined sequence.
  • controller U1 controls to apply a reverse bias to drive element Q1 when light emitting element D1 is not emitting light. This control may be performed for each frame period. Also, apply reverse bias when the image display device is not in use.
  • the frame period is defined as a period for rewriting an image displayed on the display of the image display device. For example, if the display is driven at 60Hz, one frame period is 16.67ms. In general, during this one-frame period of 16.67 ms, the sequence in which the organic light-emitting element emits light based on the driving voltage determined according to the gradation level is repeated.
  • FIG. 2 is a diagram showing an example of a driving waveform of an organic light emitting device that is controlled to emit light and not emit light.
  • Vgs is the potential difference between the gate and the source of the driving transistor (gate-source voltage)
  • Voled is the potential difference between the anode and the force sword of the organic light emitting element.
  • the organic light-emitting element is driven at a period of 16.67 ms (60 Hz), and the non-light-emitting operation is repeatedly performed at this period.
  • the image display device when the image display device is not used as described above, it means that the image data is not supplied to each pixel circuit and all the light emitting elements are energized.
  • the driving element Q1 is a P-type transistor, it generally means that the gate-source voltage Vgs (the definition is the same as in the case of an N-type transistor) of the transistor is higher than the threshold voltage of the transistor. .
  • the value of the threshold voltage Vth is important as to whether or not the voltage applied to the drive element Q1 is a reverse bias force. Therefore, driving composed of TFT
  • the method for obtaining the threshold voltage Vth of element Ql will be described below using an N-type transistor as an example.
  • the gate-source voltage of the TFT is Vgs
  • the threshold voltage is Vth.
  • the drain-source current flowing in TFT is expressed as Ids. At this time, this Ids is approximated by the following equation in each of the saturation region and the linear region.
  • Ids ⁇ X [(Vgs -Vth) 2 ] (1)
  • Ids 2X j8 X [(Vgs— Vth) XVds— (lZ2XVds 2 )] ⁇ ⁇ ⁇ (2)
  • Equation (1) and Equation (2) is a TFT characteristic coefficient
  • TFT channel width W: unit cm
  • channel length L: unit cm
  • insulation film When defined as capacity per unit area (hereinafter Cox: unit F / cm 2 ) and mobility ( ⁇ : unit cm 2 ZVs), it is expressed by the following equation.
  • the power to define the Vth of the TFT is a commonly used technique. In the present invention, this technique can also be used to calculate the Vth of the TFT.
  • FIG. 3 is a graph showing the characteristics of Ids and (Ids) 1/2 with respect to changes in TFT Vgs.
  • the graph shown in the figure is an example of plotting Ids and (Ids) 1/2 when TFT Vds is 10V (fixed) and Vgs is varied from 10V to 15V.
  • the left side of the vertical axis is a logarithmic plot of the drain current Ids, and the right side of the vertical axis is a linear plot of the square root (Ids) 1 2 of the drain current.
  • Vth is 5 V or less.
  • the application time when applying a reverse bias to the drive element Q1 will be described. More specifically, the application time when applying a reverse bias to the driving element Q1 within the frame period is preferably 5% or more of the frame period, and the frame period is also preferable. It is more preferable if it is 10% or more of the period. The reason for this is as follows.
  • the average value of the time during which the light emitting element emits light in the above light emission period is about 5 ms. This is about 30% of the frame period. It can be seen that it is sufficiently effective to suppress the drive element deterioration by setting the reverse bias application time to approximately 1Z10 (lms) or more of the light emission period (that is, the period during which the positive noise is applied to the drive element). ing. In other words, even when reverse bias is applied at 5% of the frame period, the degradation prevention effect can be obtained.
  • the reverse bias application time is closer to the light emission time, the deterioration suppression effect is obtained. Therefore, it is more preferable that the reverse bias application time is 10% or more of the frame period.
  • the reverse bias application time is effective even if it is not more than lms but not less than 0.1 lms.
  • applying a reverse bias within the frame period also has an effect of pulling back the Vth shift of the drive element at an early stage.
  • the current characteristic with respect to the gate-source voltage of aSi- TF T shown in FIG. 13 a phenomenon Vt h shifting to thus degrade rapidly the accumulation of the applied stress is appeared.
  • correcting the Vth shift at an early stage has the effect of not applying applied stress. Therefore, even if the time is less than about 10% of the frame period corresponding to the light emission time of the light emitting element (average light emission time within the frame period), there is an effect of correcting the Vth shift, and such an effect is expected.
  • Place In this case for example, it may be set to about 5% of the frame period (about 50% of the average light emission time within the frame period).
  • the drive element is reverse-biased.
  • the advantage in this case is that the time for applying the reverse bias can be ensured intensively and reliably. For example, when a reverse bias is applied at a predetermined time within the frame period, it is necessary to secure a free time during which the reverse noise can be applied. It becomes difficult to secure time.
  • Vth shift correction effect can be increased.
  • the application time of the reverse bias applied to the drive element can be applied for a time longer than the frame period.
  • the application time is extremely long from the viewpoint of power consumption. It is not a good idea to do it.
  • the time for applying the reverse bias to the driving element is preferably at least the time of the frame period, and is preferably 20% or less of the usage time of the apparatus.
  • the reverse noise application time is sufficient even if it is about 30 to 60 seconds.
  • FIG. 7 is a diagram showing the relationship between the lighting time of the drive element Q1 and the threshold voltage shift ⁇ when no reverse bias is applied to the drive element Q1 in the image circuit shown in FIG.
  • FIG. 9 is a diagram showing the relationship between the lighting time of the driving element Q1 and the threshold voltage shift when an inverse noise is applied to the driving element Q1 in the pixel circuit shown in FIG. 8 and 9 operate with a lighting time of 10 minutes and a non-lighting time of 20 minutes.
  • FIG. 8 shows the case of reverse bias voltage force S "-IV"
  • FIG. The case of reverse noise voltage force '5V' is shown.
  • the channel layer composed of a—Si: H tends to be in a thermally unstable state, but this unstable state is stabilized by applying a reverse bias.
  • FIG. 10 and FIG. 11 are diagrams showing the same positioning characteristics as FIG. 7 and FIG. However, the characteristics shown in Fig. 10 are as follows: lighting time 3 minutes, non-lighting time 17 minutes, continuous use for 16 hours during the day, no light for 8 hours at night, and simple when no light is turned on at night.
  • Fig. 5 shows the case where the gate, source and drain voltages of the drive element are opened.
  • Fig. 5 shows the case where the gate, source and drain voltages of the drive element are opened.
  • the lighting time is 3 minutes and the non-lighting time is 17 minutes.
  • the light source is continuously used for 16 hours during the day, turned off for 8 hours at night, and the drain-source voltage is The same potential is maintained, and a reverse bias of –5V is applied to the gate-source voltage for the first hour when the lamp is not lit, and OV is maintained during other periods.
  • Fig. 12 shows the characteristics when operating with a turn-on time of 3 minutes and a turn-off time of 17 minutes, and applying a reverse bias of 5V between the gate and source for the initial 5 minutes when the lamp is not turned on. As shown in the figure, it is clear that the deterioration of the threshold voltage over time can be prevented even if the reverse bias is applied only for the first 5 minutes out of the 17 minutes when the lamp is not lit. [0086] When the characteristics shown in FIG. 12 and the characteristics shown in FIG. 9 are compared, even when the reverse bias voltage is the same 5V, FIG. 9 shows a long reverse bias application time (FIG. 9: 20 minutes, FIG. : 5 minutes) The variation of threshold voltage shift is getting smaller. In addition, comparing the characteristics shown in Fig.
  • the threshold voltage shift is shorter in Fig. 9 (Fig. 9: continuous 20 minutes, Fig. 11: continuous 1 hour) where the reverse bias is continuously applied.
  • the variation is getting smaller. Therefore, in order to effectively reduce the variation in the threshold voltage shift, it is necessary to consider the power consumption viewpoint and to change the waveform of the reverse bias voltage applied to the drive element intermittently. .
  • the voltage waveform of the reverse bias applied to the drive element can be an attenuated sine wave centered on a predetermined voltage that is a reverse bias.
  • the degree of reverse bias with respect to the drive element can be gradually relaxed, and the deterioration of the drive element and the variation in the deterioration of the drive element can be effectively reduced while reducing power consumption.
  • reverse bias can be applied intermittently by setting a predetermined voltage for reverse bias and the amplitude of a sine wave to suitable values.
  • the voltage waveform of the reverse noise applied to the drive element may be a rectangular wave centered on a predetermined voltage that is a reverse bias.
  • the same effect as that in the case of the attenuated sine wave can be obtained.
  • a sine wave, a triangular wave, or the like may be a waveform that changes with a predetermined period.
  • the upper limit of the absolute value of the reverse noise voltage can be set, for example, to a value that is less than or equal to the electric field strength force lMVZcm generated between the applied electrodes of the drive element by the reverse bias applied to the drive element.
  • lMVZcm generated between the applied electrodes of the drive element by the reverse bias applied to the drive element.
  • the insulation film may be destroyed if a voltage of -40V or higher is applied. Therefore, by setting the electric field strength generated between the application electrodes of the drive element by the reverse bias applied to the drive element to be less than lMVZcm. Therefore, it is possible to avoid the dangerous area of aSi-TFT, which is generally used as TFT of image display devices.
  • the electric field strength generated between the application electrodes of the drive element by the reverse bias applied to the drive element can be set to a value that is 0.1 MVZcm or less. In this case, it can be widely applied to other TFTs other than the aSi-TFT described above as a practical range of values.
  • FIG. 17 is a circuit diagram of a pixel circuit constituting the image display apparatus according to Embodiment 1 of the present invention.
  • the image display apparatus of Example 4 has a configuration in which the pixel circuits shown in FIG. is doing.
  • the pixel circuit shown in the figure has an organic light emitting element D1, a drive transistor Q1 that controls light emission of the organic light emitting element D1, a first electrode, and a second electrode, and the first electrode serves as a gate of the drive transistor Q1.
  • the configuration includes a connected capacitive element Cs and a switching transistor Qth that selectively short-circuits the gate and drain of the driving transistor Q1.
  • the pixel circuit shown in the figure includes a power supply line VP connected to the anode side of the organic light emitting element D1, a power supply line VN connected to the source side of the drive transistor Q1, and a scanning that controls driving of the switching transistor Qth.
  • the line S and the image signal line VD connected to the second electrode of the capacitor Cs and supplying an image signal to the pixel circuit are provided.
  • the power supply line VP, the power supply line VN, and the scanning line S are commonly connected to the pixel circuits arranged in the row direction, and the image signal line VD is connected to the pixel circuits arranged in the column direction. Are connected in common.
  • FIG. 18 shows fluctuations in the potentials of the power supply line VP, power supply line VN, scanning line S, image signal line VD, and drive transistor Vgs of the image display apparatus according to the fourth embodiment during operation. It is a time chart.
  • a first reset process is performed in which the potential applied to the gate of the driving transistor Q1 during past light emission is reset.
  • the driving transistor Q1 is connected to the source side and the drain side. Are substantially equal to each other, so that they are substantially turned off. Since the switching transistor Qt h is in the on state, the gate potential of the driving transistor Q1 is V ⁇ V. did
  • Vgs of the drive transistor Q1 becomes ⁇ V. In addition, it accumulates in organic light emitting device D1.
  • the power line VP is set to 1 Vp (Vp).
  • the shoreline S is held at the off potential (VgL). Also, the potential of the power supply line VN is V ⁇ 0V
  • the Vgs of the drive transistor Q1 is V ⁇ V + V
  • the power supply lines VP and VN are set to 0 V
  • the scanning line S is set to the ON potential (VgH)
  • the image signal line is set to V
  • the switching transistor is turned on, and a current flows from the gate of the drive transistor Q1 to the source through the drain. This current flows until Vgs of the drive transistor Q 1 becomes substantially Vth, and finally the gate potential of the drive transistor Q 1 becomes Vth. Therefore, Vgs of drive transistor Q1 is Vth.
  • a reverse bias is applied to the driving transistor Q1.
  • the power supply lines VP and VN are held at 0V
  • the scanning line S is held at an off potential (VgL)
  • the image signal line is held at 0V.
  • a large charge is stored in the capacitor Cs, and the gate potential of the drive transistor Q1 changes to V + V -V according to the change in the potential of the image signal line, and Vgs becomes V + V -V.
  • the image signal line V is set to V (0 ⁇ V ⁇ V) at the timing when the scanning line S is set to the ON potential (VgH) while the power line VP and VN force S0V are held respectively.
  • the gate potential of the star Q1 is ⁇ (V-V) + Vth. ⁇ C / (Cs + C
  • Vgs of the drive transistor Q 1 is ⁇ (V —
  • a second reset process is performed to reset the charge accumulated in the organic light emitting element D1.
  • the power supply line VP is held at the low level
  • the scanning line S is held at the off potential (VgL)
  • the image signal line is held at the V level.
  • the potential of the power supply line VN is changed from 1 Vp to 0.
  • the power supply line VP is V
  • VN is OV
  • the scanning line S is off potential (VgL)
  • a reverse bias is applied to the driving transistor Q1. Specifically, the power supply lines VP and VN are held at V, the scanning line S is held at an off potential (VgL), and the image signal line is held at OV.
  • the gate potential of the drive transistor Q 1 becomes V + a (V-V) — V th DH DATA DH
  • Vgs becomes V + ⁇ (V — V) -V -V.
  • the reverse bias (Vgs) is preferably 3V to 10V.
  • FIG. 4 is a diagram showing a configuration example of a pixel circuit different from FIG. 1 according to the present invention.
  • the pixel circuit shown in FIG. 4 has the same or equivalent configuration as the image display device shown in FIG. 1 except that the light emitting element D2 is connected to the source side of the driving element Q2.
  • the image display device shown in FIG. 4 is the same as FIG. 1 in that it has a “voltage control type” configuration that controls the gate terminal of the driving element Q2, and is called “gate control Z source drive”. ing.
  • the feature of the pixel circuit shown in FIG. 4 is that the write voltage is higher than that of the pixel circuit of FIG. 1. However, there is also the advantage that the progress of variation in deterioration between pixels is slightly slow. Exists.
  • the controller U2 includes one or a plurality of TFTs, a capacitive element such as a capacitor, and a control line for controlling the TFT.
  • FIG. 5 is a diagram showing a configuration example of a pixel circuit different from FIGS. 1 and 4 according to the present invention.
  • the pixel circuit shown in FIG. 5 is similar to FIG. 4 in that the light emitting element D3 is connected to the source side of the driving element Q3a, but the gate terminal of the driving element Q3a is grounded and the driving element Q3a The difference is that the current at the source end is controlled by controller U3.
  • the switching element Q3b is a switching element for separating the drive element Q3a and the light emitting element D3 when writing the gate-source voltage of the drive element Q3a.
  • the controller U 3 has a “current control type” configuration for controlling the source end of the drive element Q3a, and is particularly called “source control Z source drive”.
  • the controller U 3 includes one or a plurality of TFTs, a capacitive element such as a capacitor, a control line for controlling the TFT, a power supply line, and the like.
  • the pixel circuit shown in Fig. 5 also has the same problems as the pixel circuits shown in Figs. 1 and 4, such as degradation caused by the Vth shift of the drive elements and poor image uniformity due to variations in degradation. It cannot be avoided. Therefore, the above-described technique can be applied to the pixel circuit shown in FIG. 5, and the same effect as the pixel circuit shown in FIGS.
  • FIG. 6 is a diagram showing a configuration example of a pixel circuit different from FIGS. 1, 4 and 5 according to the present invention.
  • the pixel circuit shown in FIG. 6 is similar to FIG. 1 in that the light emitting element D4 is connected to the drain side of the driving element Q4. The gate terminal of the driving element Q4 is grounded and the source terminal of the driving element Q4 The difference is that the side current is controlled by the controller U4. .
  • the image display device shown in FIG. 6 has a “current control type” configuration for controlling the source end of the drive element Q4, and is particularly called “source control Z drain” drive.
  • the controller U4 includes one or a plurality of TFTs, a capacitive element such as a capacitor, a control line for controlling the TFT, a power supply line, and the like.
  • the pixel circuit shown in FIG. 6 also avoids the deterioration caused by the Vth shift of the drive element and the poor image uniformity due to the variation in the deterioration, similar to the pixel circuit of FIGS. I can't. Therefore, the above-described technique can be applied to the pixel circuit shown in FIG. 6, and the same effect as that of the pixel circuit shown in FIGS.
  • Example 1 When applying a reverse bias to the drive element when turning ON the power of the image display device (see Fig. 14)
  • step S101 the image display device is in operation and image display is being performed.
  • step S102 power-off information is input to the image display device, and the image display device enters the power-off mode.
  • the power-off mode the power-off information is input.
  • the power-off is actually turned off.
  • step S104 the application of the reverse bias to the drive element is completed, the power supply SOFF of the image display device is turned off, and the non-operating state is entered (step S104).
  • the electronic device can be applied even when the reverse bias is applied.
  • the user of the vessel can use the electronic device without a sense of incongruity.
  • Example 2 State power when the image display device is turned off When applying a reverse bias to the drive element before image display is performed (see Fig. 15)
  • the image display device is in a non-operating state, and the image display device is turned off (step S201).
  • the power is turned off, voltage is supplied to the power line electrically connected to the light emitting element, and the power supply is in a state of caution.
  • step S202 power-on information is input to the image display device, and the image display device enters the power-on mode.
  • the power-on mode the power-on information is input, but the image is actually displayed on the image display device.
  • step S 203 when the image display device is in the power-on mode, reverse bias application information is input to the drive element of the image display device, and the reverse bias is applied to the drive element by the controller (step S 203).
  • step S204 the application of the reverse bias to the drive element is completed, and the image display of the image display device is performed.
  • the electronic device can be applied even when the reverse bias is applied. Device users can use electronic devices without feeling uncomfortable.
  • Example 3 When the image display device is powered on but reverse bias is applied to the drive element while the display screen is in standby mode (see Figure 16)
  • the image display device is in an operating state, and the first image is displayed by the image display device (step S301).
  • the display screen of the image display device enters a standby state (step S302).
  • the standby state is lower than the first image when the image is not displayed on the display screen, when the screen saver is activated, or when the image is displayed on the display screen. If the display is in brightness, the force that the image is displayed on the display screen is when the image cannot be seen from the outside (the image is hidden) (for example, on a foldable mobile phone) The screen is hidden by the case when the case is folded. And so on).
  • reverse bias application information is input to the drive element of the image display device, and the reverse bias is applied to the drive element by the controller (step S303).
  • step S304 application of the reverse bias to the drive element is completed, the standby state of the display screen is released (step S304), and image display is performed on the image display device (step S305). Note that the display screen may be in a standby state even after application of the reverse bias is completed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

　画像表示装置において、駆動素子の閾値電圧のシフト量を低減し、あるいは駆動素子の閾値電圧のシフト量を画素ごとに均一化すること。 　通電により発光する発光素子Ｄ１と、発光素子Ｄ１に直列接続され、発光素子Ｄ１を発光制御する駆動素子Ｑ１と、を備え、発光素子Ｄ１の非発光時に駆動素子Ｑ１に逆バイアスを印加する。なお、駆動素子Ｑ１に印加する逆バイアスは、フレーム周期ごとに印加するか、あるいは全ての発光素子が非発光のとき（フレーム全体が非発光のときを含む）に印加する。

Description

画像表示装置およびその駆動方法、並びに電子機器の駆動方法 技術分野
[0001] 本発明は、発光素子を備えた画像表示装置およびその駆動方法、並びに電子機器 の駆動方法に関するものであり、特に、発光素子の経時的劣化を抑制可能な画像表 示装置に関するものである。
背景技術
[0002] 近時、エレクト口ルミネッセンス発光素子（以下「発光素子」と呼称）に多くの研究者 が注目しており、特に、この発光素子を画像表示装置や照明装置に適用しょうとする 研究が活発化している。
[0003] 上述のような発光素子を備えた画像表示装置では、この発光素子とともに、例えば 、アモルファス ·シリコンや多結晶シリコン等で形成された薄膜トランジスタ (Thin Fil m Transistor:以下「TFT」と略記）などが各画素を構成しており、この TFTの制御 によって発光素子には適切な電流値が設定され、各画素の輝度、色相、あるいは彩 度などが適切に制御される。
[0004] ところで、アモルファス ·シリコンで形成された TFT (以下「aSi—TFT」と略記）は、 使用経過とともにゲート閾値が上昇して動作条件が変化することが知られている。こ の現象は、 aSi— TFTの" Vthシフト"、または"劣化"と呼ばれている。また、 aSi— T FTは、その用途や、動作条件などによってその劣化の進行が大きく変化することも 知られている。
[0005] 例えば、液晶ディスプレイのように aSi—TFTをスィッチとして使用し、ごく短時間だ けパルス状の電流が流れるような用途の場合には劣化の進行が遅ぐ一方、有機発 光素子のように、大きな定常電流を流すような用途であれば劣化の進行が速 、。
[0006] aSi—TFTの劣化は、画像に対して 2つの悪影響を与える。その一つは、劣化が画 素ごとにばらばらに進むことにより画像の均一性が悪ィ匕することであり、もう一つは、 劣化が大きく進んで画素が応答しなくなり、寿命がつきることにある。
[0007] 一方、 Vth補正と呼ばれる回路技術があり、この技術は aSi— TFTの Vthシフトを 回路的に取り出し、これにビデオ信号を重畳することにより、 Vthの劣化によらず均一 な画像を得る技術である。 Vth補正を行うと Vthのばらつきの影響を 1Z5〜： LZ10 程度に圧縮することができると言われて 、る。
[0008] なお、 Vth補正を行う従来技術として、例えば下記に示す非特許文献 1などがある
。この非特許文献 1では、 4つの TFTと 4つの制御線とを用いた画像表示装置による
Vth補正技術が開示されて 、る。
[0009] 非特許文献 1 : S. Ono et al. , Proceedings of IDW '03, 255 (2003) 発明の開示
発明が解決しょうとする課題
[0010] し力しながら、 Vthの補正範囲には限界があり、 Vthの変化が補正範囲を超えて進 むと Vth補正をすることが非常に困難となるという問題点があった。
[0011] 例えば、図 13は、 aSi— TFTのゲート'ソース間電圧に対する電流特性力 ストレス によって変動する一例を示す図である。同図において、各曲線が横軸と交わる点が a Si— TFTの閾値電圧 (Vth)となる。同図に示すように、印加ストレスとなる正のバイァ ス電圧（aSi—TFTをオンさせるためのバイアス電圧）を aSi—TFTのゲートに印加し 続けることによって、 aSi—TFTの電流特性が最も左の曲線 (初期特性)から、右側に 向かってシフトしている。
[0012] 例えば、右側から 2番目の曲線の Vthは約 10Vであるのに対して最も右側の曲線 では Vthが約 15Vであり、その差は約 5Vあり、駆動素子の閾値電圧のシフトが急速 に進展していることがわかる。したがって、このような駆動素子の閾値電圧のシフトが 急速に進展するような領域では、 Vthの補正を行うことには限界があり、 Vthの補正 範囲には自ずと限界があった。
[0013] また、上述のような駆動素子の閾値電圧のシフトが急速に進展するような領域に達 して ヽな 、場合であつても、駆動素子の閾値電圧のシフトが画素ごとにばらばらに進 むようなときには、各画素において適切な Vth補正をすることが非常に困難となるとい つた問題点があった。
[0014] 本発明は、上述した課題を解決するためになされたものであり、駆動素子の閾値電 圧のシフト量を低減することで、信頼性を向上させた画像表示装置を提供することを 目的とする。また、駆動素子の閾値電圧のシフト量を画素ごとに均一化することで画 像の均一性の改善した画像表示装置および画像表示装置を提供することを目的と する。
課題を解決するための手段
[0015] 上述した課題を解決し、目的を達成するため、本発明の請求項 1に記載の画像表 示装置にあっては、通電により発光する発光素子と、前記発光素子に直列接続され 、該発光素子を発光制御する駆動素子と、を備え、前記発光素子の非発光時に前 記駆動素子に逆バイアスを印加することを特徴とする。
[0016] また、本発明の請求項 2に記載の画像表示装置にあっては、前記駆動素子は、フ レーム周期ごとに逆バイアスが印加されることを特徴とする。
[0017] また、本発明の請求項 3に記載の画像表示装置にあっては、前記駆動素子に印加 される逆バイアス電圧力 フレーム周期ごとに少なくとも lmsec以上印加されることを 特徴とする。
[0018] また、本発明の請求項 4に記載の画像表示装置にあっては、前記駆動素子に逆バ ィァスを印加する時間力 フレーム周期の 5%以上であることを特徴とする。
[0019] また、本発明の請求項 5に記載の画像表示装置にあっては、前記駆動素子に逆バ ィァスを印加する時間力 前記発光素子のフレーム周期ごとの発光時間の平均値で ある平均発光時間の 50%以上であることを特徴とする。
[0020] また、本発明の請求項 6に記載の画像表示装置にあっては、前記発光素子が複数 の発光素子からなり、該複数の発光素子の全てが非発光時のときに、前記駆動素子 に逆バイアスを印加することを特徴とする。
[0021] また、本発明の請求項 7に記載の画像表示装置にあっては、装置の非使用時に前 記駆動素子に逆バイアスを印加することを特徴とする。
[0022] また、本発明の請求項 8に記載の画像表示装置にあっては、前記駆動素子に印加 する逆バイアス電圧の絶対値が IV以上であることを特徴とする。
[0023] また、本発明の請求項 9に記載の画像表示装置にあっては、前記駆動素子に逆バ ィァスを印加する時間は、少なくともフレーム周期の時間以上であることを特徴とする [0024] また、本発明の請求項 10に記載の画像表示装置にあっては、前記駆動素子に逆 バイアスを印加する時間は、装置の使用時間の 20%以下であることを特徴とする。
[0025] また、本発明の請求項 11に記載の画像表示装置にあっては、前記駆動素子に印 カロされる逆バイアスの電圧波形が、所定の周期を有する波形であることを特徴とする
[0026] また、本発明の請求項 12に記載の画像表示装置にあっては、前記駆動素子に印 カロされる逆バイアスの電圧波形は、減衰波であることを特徴とする。
[0027] また、本発明の請求項 13に記載の画像表示装置にあっては、前記駆動素子に印 カロされる逆バイアスによって該駆動素子の印加電極間に生ずる電界強度力 1MV
Zcm以下であることを特徴とする。
[0028] また、本発明の請求項 14に記載の画像表示装置にあっては、前記発光素子が複 数の発光素子からなり、前記駆動素子に印加される逆バイアス電圧力 全ての駆動 素子に対して略等 、ことを特徴とする。
[0029] また、本発明の請求項 15に記載の画像表示装置にあっては、前記駆動素子に印 カロされる逆バイアスは、前記駆動素子が n型のトランジスタの場合、前記駆動素子の ソース電極に対するゲート電極の電圧をトランジスタの閾値電圧よりも低ぐ前記駆動 素子が p型のトランジスタの場合、前記駆動素子のソース電極に対するゲート電極の 電圧をトランジスタの閾値電圧よりも高いことを特徴とする。
[0030] また、本発明の請求項 16に記載の画像表示装置にあっては、通電により発光する 発光素子と、前記発光素子に接続され、該発光素子を駆動する駆動素子と、前記発 光素子の非発光時に前記駆動素子に対して逆バイアスを印加する制御手段と、を有 することを特徴とする。
[0031] また、本発明の請求項 17に記載の画像表示装置の駆動方法にあっては、発光素 子を発光させるステップと、発光素子の非発光時に、駆動素子に対して逆バイアスを 印加するステップと、を備えたことを特徴とする。
[0032] また、本発明の請求項 18に記載の画像表示装置の駆動方法にあっては、前記駆 動素子に印加される逆バイアス電圧がフレーム周期毎に印加されることを特徴とする [0033] また、本発明の請求項 19に記載の電子機器の駆動方法にあっては、前記画像表 示装置に対して電源 OFF情報を入力するステップと、前記電源 OFF情報の入力後 に、前記画像表示装置の前記駆動素子に対して逆バイアスを印加するステップと、 前記駆動素子に対する逆バイアスの印加後に、前記画像表示装置の電源が OFFと なるステップと、を有する。
[0034] また、本発明の請求項 20に記載の電子機器の駆動方法にあっては、前記画像表 示装置に対して電源 ON情報を入力するステップと、前記電源 ON情報の入力後に、 前記画像表示装置の前記駆動素子に対して逆バイアスを印加するステップと、前記 駆動素子に対する逆バイアスの印加後に、前記画像表示装置の画像表示が行われ るステップと、を有する。
[0035] また、本発明の請求項 21に記載の電子機器の駆動方法にあっては、前記画像表 示装置によって構成される表示画面を待機状態とするステップと、前記表示画面が 待機状態中に前記画像表示装置の前記駆動素子に対して逆バイアスを印加するス テツプと、を有する。
発明の効果
[0036] 本発明によれば、駆動素子の閾値電圧のシフト量を低減し、長期にわたり閾値電 圧の補償を容易に行うことができ、画像表示装置の画質の信頼性を向上させることが できる。また、本発明によれば、各画素における駆動素子の閾値電圧のシフト量のば らっきを抑制できるため、画質の均一化を改善することもできる。
図面の簡単な説明
[0037] [図 1]図 1は、本発明にかかる画像表示装置の 1画素に対応する画素回路の構成例 を示す図である。
[図 2]図 2は、発光，非発光制御された有機発光素子の駆動波形の一例を示す図で ある。
[図 3]図 3は、 TFTの Vgsの変化に対する Idsおよび（Ids) 1/2の特性を示すグラフで ある。
[図 4]図 4は、本発明にかかる図 1とは異なる画素回路の構成例を示す図である。
[図 5]図 5は、本発明にかかる図 1, 2とは異なる画素回路の構成例を示す図である。 [図 6]図 6は、本発明にかかる図 1〜図 3とは異なる画素回路の構成例を示す図であ る。
[図 7]図 7は、図 1に示す画像回路にぉ 、て駆動素子 Q 1に逆バイアスを印加しな ヽ 場合の駆動素子 Q1の点灯時間と閾値電圧シフトとの関係 (連続点灯、逆バイアス： 非印カロ）を示す図である。
[図 8]図 8は、図 1に示す画素回路における駆動素子 Q1の点灯時間と閾値電圧シフ トとの関係 (点灯： 10分、非点灯 : 20分、非点灯時:逆バイアス（一 IV)印力!])を示す 図である。
[図 9]図 9は、図 1に示す画素回路における駆動素子 Q1の点灯時間と閾値電圧シフ トとの関係 (点灯： 10分、非点灯 : 20分、非点灯時:逆バイアス（- 5V)印力!])を示す 図である。
[図 10]図 10は、図 1に示す画素回路における駆動素子 Q1の点灯時間と閾値電圧シ フトとの関係 (昼間 16時間 (点灯 : 3分、非点灯：17分)、夜間 8時間 (非点灯)、逆バ ィァス：非印加）を示す図である。
[図 11]図 11は、図 1に示す画素回路における駆動素子 Q1の点灯時間と閾値電圧シ フトとの関係 (昼間 16時間 (点灯 : 3分、非点灯：17分)、夜間 8時間 (非点灯)、非点 灯時（当初 1時間：逆バイアス（一 5V)印加、その他：逆バイアス非印力!])を示す図で ある。
[図 12]図 12は、図 1に示す画素回路における駆動素子 Q1の点灯時間と閾値電圧シ フトとの関係 (点灯: 3分、非点灯：17分、非点灯時 (当初 5分間:逆バイアス（- 5V) 印加)）を示す図である。
[図 13]図 13は、 aSi— TFTのゲート'ソース間電圧に対する電流特性力 ストレスによ つて変動する一例を示す図である。
[図 14]図 14は、本発明の一実施形態にカゝかる電子機器の駆動方法を説明するため のフローチャートである。
[図 15]図 15は、本発明の他の実施形態にカゝかる電子機器の駆動方法を説明するた めのフローチャートである。
[図 16]図 16は、本発明の他の実施形態にカゝかる電子機器の駆動方法を説明するた めのフローチャートである。
[図 17]図 17は、実施例 4にかかる画像表示装置を構成する画素回路の回路図であ る。
[図 18]図 18は、図 17の画像表示装置の動作を説明するタイムチャートである。 符号の説明
[0038] Dl, D2, D3, D4 発光素子
Ql, Q2, Q3a, Q4 駆動素子
Q3b スイッチング素子
Qth スイッチングトランジスタ
Ul, U2, U3, U4 コントローラ
発明を実施するための最良の形態
[0039] <画像表示装置 >
従来技術では、駆動素子の Vthシフトに起因して、使用経過とともに駆動素子の劣 化が急速に進展するという問題点と、劣化の程度が画素ごとにばらばらに進んで画 像の均一性が悪ィ匕するといつた問題点と、があった。本願発明者は、画像表示装置 における発光素子および駆動素子の動作を詳細に分析することにより、これらの問題 点を解決する本発明を導き出すに至ったものである。
[0040] 以下、図面を参照して、本発明にかかる画像表示装置の実施の形態および実施例 を図面に基づいて詳細に説明する。なお、以下の実施の形態および実施例により本 発明が限定されるものではない。
[0041] 本実施形態における画像表示装置は、複数の画素がマトリックス状に配置されてお り、各画素に発光素子および駆動素子が配置されて 、る。
[0042] 図 1は、本発明にかかる画像表示装置の 1画素に対応する画素回路の構成例を示 す図である。同図に示す画素回路は、特に、駆動素子 Q1の動作を中心に説明する ための図であり、簡略ィ匕した回路構成として示している。
[0043] 図 1に示す画素回路は、発光素子 D1と、発光素子 D1に直列に接続される駆動素 子 Q1と、駆動素子 Q1を制御するコントローラ U1と、を備えている。発光素子 D1は、 例えば有機発光素子であり、自身のアノード端が印加電圧の高圧側の端子 (以下「V P端子」という）に接続され、自身の力ソード端が例えば aSi— TFTである駆動素子 Q 1のドレイン端側に接続されている。一方、駆動素子 Q1のソース端側は印加電圧の 低圧側の端子 (以下「VN端子」という）に接続されるとともに、ゲート端側はコントロー ラ U1の出力端に接続されている。コントローラ U1は、駆動素子 Q1のゲート電圧を制 御し、駆動素子 Q1に逆ノ ィァスを印加するための制御手段であり、例えば単数また は複数の TFTや、コンデンサなどの容量素子、 TFTを制御する制御線などで構成さ れる。なお、同図に示すような接続構成は、発光素子 D1を駆動素子 Q1のドレイン側 に接続するとともに、駆動素子 Q1のゲート端を制御する「電圧制御型」の構成であり 、特に「ゲート'コントロール Zドレイン ·ドライブ」と呼ばれて 、る。
[0044] つぎに、図 1に示す画素回路の動作について説明する。発光素子を有する画素回 路にあっては、一般的に、準備期間、閾値電圧検出期間、書き込み期間および発光 期間という 4つの期間を経て動作する。
[0045] まず、準備期間では、発光素子 D1 (より詳細には発光素子 D1自身が有する寄生 容量)に所定の電荷が蓄積される。この準備期間に発光素子 D1に電荷を蓄積する 理由は、駆動素子 Q1の閾値電圧検出時に、駆動素子 Q1のドレイン ソース間電流 が零となるまで電流を供給するためである。
[0046] つぎに、閾値電圧検出期間では、 VP端子と VN端子とが略同電位に設定され、こ のときに生ずる駆動素子 Q1のゲート ソース間電圧である Vthが検出され、図示を 省略した容量素子などに記憶 Z保持される。なお、この容量素子に閾値電圧が記憶 Z保持される動作は、準備期間に発光素子 D1に蓄積した電荷を利用して行われる
[0047] さらに、書き込み期間では、閾値電圧検出期間において検出された Vthにデータ 信号が重畳された所定電圧が図示を省略した容量素子などに記憶 Z保持される。
[0048] 最後に、発光期間では、書き込み期間において記憶 Z保持された所定電圧が駆 動素子 Q1に印加され、発光素子 D1が発光制御される。
[0049] コントローラ U1は、これらの一連の動作を所定のシーケンスに基づいて発光素子 D
1に流す電流を制御する。この制御によって、画像表示装置の各画素の輝度（階調）
、色相および彩度などが適切な値に設定される。 [0050] つぎに、本発明に力かるコントローラ Ulの制御動作について説明する。まず、コン トローラ U1は、発光素子 D1の非発光時に駆動素子 Q1に逆バイアスを印加するよう に制御する。なお、この制御は、フレーム周期ごとに行ってもよい。また、画像表示装 置の非使用時に逆バイアスを印加してもょ 、。
[0051] ここで、フレーム周期とは、画像表示装置のディスプレイに表示される画像を書き換 える周期として定義される。例えば、 60Hzで駆動されるディスプレイであれば、 1フレ ーム周期が 16. 67msとなる。一般的に、この 16. 67msの 1フレーム周期の間に、階 調レベルに応じて決定された駆動電圧に基づいて有機発光素子が発光するといぅシ 一ケンスが繰り返される。
[0052] 図 2は、発光'非発光制御された有機発光素子の駆動波形の一例を示す図である 。同図において、 Vgsは、駆動トランジスタのゲート'ソース間の電位差（ゲート'ソース 間電圧）であり、 Voledは、有機発光素子のアノード '力ソード間の電位差である。同 図に示すように、有機発光素子は 16. 67ms (60Hz)の周期で駆動されるとともに、 この周期で非発光 '発光の動作が繰り返し行われる。
[0053] また、上記でいう画像表示装置の非使用時とは、画像データが各画素回路に供給 されず、全ての発光素子に通電が行われて ヽな 、状態を意味するものである。
[0054] また、上記でいう逆バイアスとは、駆動素子 Q1が N型トランジスタの場合には、一般 的にトランジスタのゲート'ソース間電圧 Vgs (Vgs =Vg (ゲート電位） Vs (ソース電 位)）がトランジスタの閾値電圧 Vthよりも低いことを意味する。
[0055] また、駆動素子 Q1が P型トランジスタの場合、一般的にトランジスタのゲート'ソース 間電圧 Vgs (定義は N型トランジスタの場合と同様)がトランジスタの閾値電圧よりも高 いことを意味する。
[0056] 例えば、 N型トランジスタの場合に、閾値電圧 Vthが 2V、ゲート電位 Vgが— 3V、ド レイン電位 Vdが 10V、ソース電位 Vsが 0Vであれば、 Vgs=Vg— Vs=— 3Vであり、 Vgsく Vthであるため、逆バイアスに相当する。なお、逆バイアス電圧の値自体は Vg sの値で示される。
[0057] 上記のような逆バイアスの定義によれば、駆動素子 Q1に印加される電圧が逆バイ ァス力否かは閾値電圧 Vthの値が重要となってくる。そこで、 TFTで構成される駆動 素子 Qlの閾値電圧 Vthの求め方について、 N型トランジスタを例にとり、以下に説明 する。
[0058] 前述の表記のように、 TFTのゲート'ソース間電圧を Vgs、ドレイン 'ソース間電圧を Vds(Vds=Vd (ドレイン電位）— Vs (ソース電位））、閾値電圧を Vthとする。また、 T FTに流れるドレイン 'ソース間電流を Idsで表す。このとき、この Idsは、飽和領域およ び線形領域のそれぞれにお 、て、以下に示すような式で近似される。
(a) Vgs— Vth<Vds (飽和領域）のとき
[0059] Ids= β X [(Vgs -Vth)2] ··· (1)
(b) Vgs— Vth≥Vds (線形領域）のとき
[0060] Ids = 2X j8 X[(Vgs— Vth)XVds— (lZ2XVds2)] · · · (2)
[0061] ここで、式（1)および式（2)に表れる βは TFTの特性係数であり、 TFTのチャネル 幅（以下 W：単位 cm)、チャネル長 (L：単位 cm)、絶縁膜の単位面積あたり容量 (以 下 Cox:単位 F/cm2)、移動度（以下 μ：単位 cm2ZVs)と定義したときに、次式のよ うに表される。
[0062] β =1/2XWX μ/iLXCox) · · · (3)
[0063] ここでは飽和領域について考える。式（1)において、 Idsの平方根をとると、次式の ように表される。
[0064] (Ιάδ)1 2 = (|8)1 2Χ (Vgs -Vth) …（4)
[0065] 式 (4)に示されるように、（Ids) 1/2は（Vgs— Vth)に比例する。すなわち、 TFTのド レイン電流 Idsの平方根がゲート電圧 (Vgs)に対して線形であることを意味する。また 、式 (4)から明らかなように、（Ids) 1/2=0となる Vgsが Vthと等しくなる。この関係を用 いて、 TFTの Vthを定義するの力 一般的に用いられる手法であり、本発明におい ても、この手法を用 、て TFTの Vthを算出することができる。
[0066] 図 3は、 TFTの Vgsの変化に対する Idsおよび（Ids) 1/2の特性を示すグラフである。
同図に示すグラフは、 TFTにおいて、 Vdsを 10V (固定）とし、 Vgsを一 10Vから 15V まで変動させたときの Idsと (Ids) 1/2をプロットした一例である。縦軸の左側はドレイン 電流 Idsを対数プロットしたものであり、縦軸の右側はドレイン電流の平方根 (Ids) 1 2 を線形プロットしたものである。同図に示されるように、 TFTがオン動作する飽和領域 のうちの Vgs = 3〜10Vの範囲内において、（Ids) 1/2の直線性が保持されている。
[0067] なお、一般的な、アモルファス ·シリコンの n型 TFTであれば、 Vthは 5V以下である 。因みに、図 3を用いて Vthを求めるとつぎのように算出することができる。同図の（Id s) 1/2特性曲線上の '〇，で示された点では、 Vgs = 6Vおよび 8Vであり、これらの 2点 を通る直線の X切片は、式 (4)における (Ids) 1/2 = 0、つまり（Vgs—Vth) =0となると きの Vgsとなるので、この X切片が TFTの閾値電圧 Vthとなる。同図に示すグラフから 読みとると、 Vth= 2. 13Vとなる。
[0068] つぎに、駆動素子 Q1に逆バイアスを印加する際の印加時間について説明する。よ り具体的な数値で示すと、フレーム周期内において、駆動素子 Q1に逆バイアスを印 加する際の印加時間は、フレーム周期の 5%以上であることが好適であり、また、フレ ーム周期の 10%以上であればより好適である。この理由は、つぎのとおりである。
[0069] 例えば、画像表示装置は、上述のように 1フレーム周期が 60Hzでスキャンされるの が一般的であり、フレーム周期は lZ60s= 16. 67msとなる。一方、発光素子が上 述発光期間において発光する時間の平均値 (フレーム周期内平均発光時間）は、 5 ms程度である。これはフレーム周期の略 30%にあたる。駆動素子劣化の抑制には、 逆バイアスの印加時間を発光期間（つまり駆動素子に正ノ ィァスが印加されている 期間）の略 1Z10 (lms)以上に設定すれば十分に効果があることが解っている。つ まり、フレーム周期の 5%の逆バイアス印加でも劣化防止効果が得られる。逆バイァ スの印加時間は発光時間に近いほど劣化抑制効果があるので、逆バイアスの印加 時間はフレーム周期の 10%以上あればさらに好適である。なお、逆バイアスの印加 時間は、 lms以下であっても 0. lms以上であれば効果がある。
[0070] ところで、フレーム周期内において逆バイアスを印加するということは、早期の段階 に駆動素子の Vthシフトを引き戻すという作用もある。例えば、図 13に示す aSi— TF Tのゲート ·ソース間電圧に対する電流特性では、 Vthシフトが印加ストレスの蓄積に よって急速に劣化する現象が現れている。つまり、早期の段階に Vthシフトを修正す ることは、印加ストレスを蓄積させないという効果がある。したがって、発光素子の発 光時間に相当するフレーム周期の 10%程度 (フレーム周期内平均発光時間）以下の 時間であっても、 Vthシフトを修正するという効果があり、このような効果を期待する場 合には、例えばフレーム周期の 5%程度 (フレーム周期内平均発光時間の 50%程度 )に設定してもよい。
[0071] 上述の考え方とは異なり、例えば、全ての発光素子が非発光のとき (フレーム全体 が非発光のときを含む、例えば、画像表示装置の非使用時）に、駆動素子に逆バイ ァスを印加することもできる。この場合の利点は、逆バイアスを印加する時間を集中 的かつ確実に確保できる点にある。例えば、フレーム周期内の所定の時間に逆バイ ァスを印加する場合には、逆ノ ィァスが印加可能な空き時間を確保する必要があり、 画素回路の構成が複雑になるにしたがって、この空き時間の確保が困難となる。
[0072] 一方、画像表示装置の非使用時に逆バイアスを印加するような場合には、このよう な問題点が生ずることはなぐ逆に、逆バイアスの印加時間をより多く確保することが できるので、 Vthシフトの修正効果を増大させることができる。例えば、駆動素子に印 カロされる逆バイアスの印加時間をフレーム周期以上の時間印加することができる。
[0073] 他方、全ての発光素子が非発光時 (例えば画像表示装置の非使用時)のときに駆 動素子に逆バイアスを印加する場合については、消費電力の観点から印加時間を 極端に長くすることは得策ではない。具体的に、駆動素子に逆バイアスを印加する時 間は、少なくともフレーム周期の時間以上であることが好ましぐまた装置の使用時間 の 20%以下であることが好まし 、。また逆ノ ィァスの印加時間は 30〜60秒程度でも 十分効果がある。
[0074] また、これまで、画素回路のある一つの発光素子あるいは当該発光素子に接続さ れる TFTに着目して説明してきたが、画素回路を構成する複数の駆動素子に印加さ れる逆バイアス電圧が、全ての駆動素子に対して略等しくなるように設定することで、 逆バイアスを各駆動素子に印加する動作制御を簡略ィ匕できる。また画素間で駆動素 子の閾値電圧のシフト量を均一化でき、画質の均一化を測ることができる。なお、駆 動素子に印加される逆バイアス電圧の画素間でのばらつきの範囲は好ましくは ±0. 5V、より好ましくは ±0. 3V、更に好ましくは ±0. IV以内である。
[0075] 以下に説明する実施例 1〜3ではいずれも駆動素子が N型トランジスタである場合 について説明する。
[0076] (実施例 1) 図 7は、図 1に示す画像回路にぉ 、て駆動素子 Q1に逆バイアスを印加しな 、場合 の駆動素子 Q1の点灯時間と閾値電圧シフト Δνとの関係を示す図であり、図 8およ び図 9は、図 1に示す画素回路における駆動素子 Q 1に逆ノ ィァスを印加した場合の 駆動素子 Q1の点灯時間と閾値電圧シフトとの関係を示す図である。なお、図 8およ び図 9は、点灯時間 10分、非点灯時間 20分の繰り返しで稼働し、特に、図 8は逆バ ィァス電圧力 S"— IV"の場合を示し、図 9は逆ノ ィァス電圧力 ' 5V"の場合を示して いる。
[0077] 図 7に示すように、逆バイアスを印加しない場合には、約 60時間の連続稼働で 0. 8 V程度の閾値電圧シフトが観測されている。一方、図 8では、閾値電圧シフトは 0. 45 V程度に低減され、逆バイアス印加の効果が現れている。他方、閾値電圧シフトのバ ラツキは若干増大しており、零バイアス付近の電圧の場合には、多少のバラツキが生 ずる傾向にあることが伺われる。しかしながら、閾値電圧シフトの最悪値が 0. 54V程 度であり、—IV程度の低い逆ノ ィァス電圧であっても、閾値電圧シフトを低減させる 効果が存在することが明らかである。
[0078] これとは逆に、図 9では、閾値電圧シフトのバラツキは小さぐまた、自身の大きさも 緩やかに減少している。この後半の事実は、逆バイアスの印加電圧の大きさによって は、閾値電圧の劣化を防止する効果に加え、閾値電圧の劣化を回復させる効果もあ ることが推察される。なお、後述する実施例 2の結果と比較すれば明らかとなるが、逆 ノ^ァスを印加する周期を短くした方が、閾値電圧の劣化を回復させる効果が高くな る。
[0079] なお、逆バイアスを印加することにより、閾値電圧シフトが抑制される要因としては、 aSi— TFTの場合、以下の 2点が考えられる。
[0080] 1. a— Si:Hからなるチャネル層は熱的に不安定な状態となりやすいが、この不安 定な状態が逆バイアスを印加することにより安定ィ匕する。
2. SiN等力もなるゲート絶縁膜に補足された電荷が、逆ノ ィァスを印加することに より除去される。
[0081] このうち、 1.については、 230°Cでァニールすることにより閾値電圧シフトが抑制さ れる現象が確認されている。この現象は、閾値電圧シフトの抑制がチャネル層の熱的 に不安定状態が安定ィ匕された結果であることを示すものと思われる。
[0082] (実施例 2)
図 10および図 11は、それぞれ図 7または図 9と同様な位置づけの特性を示す図で ある。ただし、図 10に示す特性は、点灯時間 3分、非点灯時間 17分の繰り返しで、日 中の 16時間継続使用し、夜間の 8時間は非点灯にし、かつ、夜間の非点灯時に単 純に駆動素子のゲート ·ソース ·ドレインの電圧を開放した場合を示して 、る。一方、 図 11は、点灯時間 3分、非点灯時間 17分の繰り返しで、日中の 16時間継続使用し 、夜間の 8時間は非点灯にし、かつ、夜間の非点灯時にドレイン ソース間電圧を同 電位に保持するとともに、非点灯時の初期 1時間だけゲート ソース間電圧に—5V の逆バイアスを印加し、その他の時間帯は OVを維持した場合を示して 、る。
[0083] 図 10に示すように、夜間の非点灯時に単純に駆動素子のゲート 'ソース'ドレインの 電圧を開放した場合では、閾値電圧シフトがリニアに増加しており、閾値電圧の劣化 が観測される。また、図 7に示す連続点灯の場合と比較した場合に、閾値電圧シフト のバラツキが極端に大きくなつているのが分かる。このことは、点灯と非点灯とを繰り 返すような現実的な運用では、閾値電圧シフトのノ ツキが大きくなるものと推察され る。
[0084] 一方、図 11に示すように、夜間の非点灯時の初期 1時間だけゲート ソース間電 圧に 5Vの逆バイアスを印加した場合には、閾値電圧シフトの増加率が減少すると ともに、閾値電圧シフトのバラツキも小さくなつている。このことは、比較的長時間運用 した場合であっても、稼働後の非稼働時間に、所定の逆バイアスを印加することによ つて、閾値電圧の劣化を改善できることが分かる。また、このような場合、逆バイアス の印加時間が稼働時間に比して極端に少ない場合であっても、所定の改善効果が 得られることが分かる。
[0085] (実施例 3)
図 12は、点灯時間 3分、非点灯時間 17分の繰り返しで動作させ、非点灯時の初期 5分間だけゲート ソース間に 5Vの逆バイアスを印加した場合の特性を示す図で ある。同図に示すように、非点灯時の 17分のうち、当初 5分間のみの逆バイアスの印 加であっても、閾値電圧の経時的劣化を防止できることがわかる。 [0086] なお、図 12に示す特性と図 9に示す特性とを比較すると、同じ 5Vの逆バイアス 電圧であっても、逆バイアスの印加時間の長い図 9 (図 9 : 20分間、図 12: 5分間）の 方力 閾値電圧シフトのバラツキが小さくなつている。また、図 11に示す特性と図 9に 示す特性とを比較すると、逆バイアスの連続印加時間の短い図 9 (図 9 :連続 20分間 、図 11 :連続 1時間）の方が、閾値電圧シフトのバラツキが小さくなつている。このこと から、閾値電圧シフトのバラツキを効果的に小さくするためには、消費電力の観点を も併せて考慮し、駆動素子に印加する逆バイアス電圧の波形を断続的に変化させる ことちでさる。
[0087] 例えば、駆動素子に印加する逆バイアスの電圧波形を逆バイアスとなる所定電圧を 中心とする減衰正弦波することができる。この場合には、駆動素子に対する逆バイァ スの程度徐々に緩めていくことができ、消費電力を低減させつつ、駆動素子の劣化と 駆動素子の劣化のバラツキとを効果的に低減させることができる。また、逆バイアスと なる所定電圧や、正弦波の振幅を好適な値に設定することにより、逆バイアスの印加 を断続的に行うこともできる。
[0088] また、例えば、駆動素子に印加する逆ノ ィァスの電圧波形を逆バイアスとなる所定 電圧を中心とする矩形波とすることもできる。この場合にも、上記の減衰正弦波の場 合と同様な効果が得られる。また減衰正弦波、矩形波以外にも正弦波、三角波等、 所定の周期をもって変化する波形であってもよ 、。
[0089] ところで、上述の説明の中では、駆動素子に印加する逆ノ ィァス電圧の上限 (絶対 値）については、特に触れていな力つた。そこで、つぎに、駆動素子に印加する逆バ ィァス電圧の上限 (絶対値）について説明する。この逆ノ ィァス電圧の絶対値上限と して、例えば、駆動素子に印加される逆バイアスによって該駆動素子の印加電極間 に生ずる電界強度力 lMVZcm以下となるような値に設定することができる。この 1 MVZcmという電界強度では、例えば、ゲート絶縁膜の厚さが 4000 A程度の一般 的な aSi— TFTの場合、この絶縁膜に一 40V程度の逆バイアスが印加されることに なる。一般的な aSi— TFTであれば、—40V以上の電圧が印加された場合には絶縁 膜が破壊される可能性がある。したがって、駆動素子に印加される逆バイアスによつ て該駆動素子の印加電極間に生ずる電界強度を lMVZcm以下に設定することで 、画像表示装置の TFTとして一般的に用いられる aSi— TFTの危険領域を回避する ことができる。
[0090] また、例えば、駆動素子に印加される逆バイアスによって該駆動素子の印加電極 間に生ずる電界強度が、 0. lMVZcm以下となるような値に設定することもできる。 この場合には、上述の aSi— TFT以外の他の TFTに対しても、現実的な使用範囲の 値として幅広く適用することができる。
[0091] (実施例 4)
図 17は、本発明の実施形態 1にかかる画像表示装置を構成する画素回路の回路 図であり、本実施例 4の画像表示装置は同図に示す画素回路をマトリックス状に配置 した構成を有している。また同図に示す画素回路は、有機発光素子 D1と、有機発光 素子 D1の発光を制御する駆動トランジスタ Q1と、第 1電極および第 2電極を有し、第 1電極が駆動トランジスタ Q1のゲートに接続される容量素子 Csと、駆動トランジスタ Q 1のゲートとドレインとを選択的に短絡するスイッチングトランジスタ Qthと、を備えた構 成を有している。また同図に示す画素回路は、有機発光素子 D1のアノード側に接続 される電源線 VPと、駆動トランジスタ Q1のソース側に接続される電源線 VNと、スイツ チングトランジスタ Qthの駆動を制御する走査線 Sと、容量素子 Csの第 2電極に接続さ れ、画素回路に対して画像信号を供給する画像信号線 VDと、を備えている。これら の配線のうち、電源線 VP、電源線 VN、走査線 Sは行方向に配列される画素回路に対 して共通に接続され、画像信号線 VDは列方向に配列される画素回路に対して共通 に接続されている。
[0092] 図 18は、動作時における本実施例 4にかかる画像表示装置の電源線 VP、電源線 V N、走査線 S、画像信号線 VDの電位の変動、および駆動トランジスタの Vgsの変動を 示すタイムチャートである。
[0093] (第 1リセット工程）
まず、過去の発光の際に駆動トランジスタ Q1のゲートに印加された電位をリセットす る第 1リセット工程が行われる。具体的には、図 18に示す通り、電源線 VP,VNの電位 力 〖こ、画像信号線 VDが 0電位に、走査線 Sがハイレベルの電位 (オン電位: VgH)
DD
にそれぞれ保持される。これにより、駆動トランジスタ Q1はソース側およびドレイン側 の電位が略等しくなるため、実質的にオフ状態となる。またスイッチングトランジスタ Qt hはオン状態であるため、駆動トランジスタ Q1のゲート電位は V -V となる。した
DD OLED
がって、駆動トランジスタ Q1の Vgsは— V となる。なお、有機発光素子 D1に蓄積し
OLED
た電荷は徐々に減少していくので、結局、 V 0 (ただし、 V く 0)、すなわち Vg
OLED OLED
s = 0 (ただし、 Vgs < 0)となる。
[0094] (準備工程）
つぎに、準備工程において、電源線 VPが一 Vp (Vpく Vth)、画像信号線が V に、走
DH
查線 Sがオフ電位 (VgL)に、それぞれ保持される。また電源線 VNの電位が V →0V
DD
に変動される。その結果、駆動トランジスタ Q1のゲート電位は V +V となる。一方、
DD DH
電源線 VNは V →0Vと変動するから、駆動トランジスタ Q1の Vgsは、 V →V +V
DD DH DD DH
となる。
[0095] (閾値電圧検出工程）
続いて、電源線 VP,VNが 0Vに、走査線 Sがオン電位 (VgH)に、画像信号線が V
DH
に、それぞれ保持される。その結果、スイッチングトランジスタが ON状態となり、駆動ト ランジスタ Q1のゲートからドレインを介してソースに電流が流れる。この電流は、駆動 トランジスタ Q 1の Vgsが実質的に Vthとなるまで流れ、最終的に駆動トランジスタ Q 1の ゲート電位は Vthとなる。それ故、駆動トランジスタ Q1の Vgsは Vthとなる。
[0096] (逆バイアス印加工程）
つぎに、逆バイアスを駆動トランジスタ Q1に印加する。具体的には、電源線 VP,VN が 0Vに、走査線 Sがオフ電位 (VgL)に、画像信号線が 0Vに、それぞれ保持される。 容量素子 Csには大きな電荷が蓄積されており、画像信号線の電位の変化に応じて 駆動トランジスタ Q1のゲート電位が V +V -V に変化し、 Vgsが V +V -V
th DATA DH th DATA
DHとなる。
[0097] (書き込み工程）
つぎに、電源線 VP,VN力 S0Vに、それぞれ保持された状態で、走査線 Sがオン電位（ VgH)に設定されるタイミングで画像信号線 Vが V (0≤V ≤V )に設定され、
D DATA DATA DH
V が書き込まれる。ここで、有機発光素子 D1の容量を C とすると、駆動トランジ
DATA OLED
スタ Q1のゲート電位は α (V - V ) +Vthとなる。なお、 α C / (Cs+C
DH DATA OLED OLE )である。一方、電源線 VN = 0Vであるから、駆動トランジスタ Q 1の Vgsは α (V —
D DH
V ) +Vthとなる。
DATA
[0098] (第 2リセット工程）
つぎに、有機発光素子 D 1に蓄積した電荷をリセットするための第 2リセット工程が行 われる。具体的には、電源線 VPが— に、走査線 Sがオフ電位 (VgL)に、画像信号 線が V に、それぞれ保持される。また電源線 VNは一 Vp→0に電位が変動される。
DH
電源線 VN =—Vpの時、駆動トランジスタ Q 1はソース側およびドレイン側の電位が略 等しくなるため、実質的にオフ状態となる。このため、駆動トランジスタ Q 1のゲート電 位は α (V — V ) +Vthとなり、 Vgsは α (V — V ) +Vth +Vp→ a (V —V
DH DATA DH DATA DH DAT
) +Vthとなる。
A
[0099] (発光工程）
続 、て、電源線 VPが V に、 VNが OVに、走査線 Sがオフ電位 (VgL)に、画像信号
DD
線が V に、それぞれ保持される。その結果、有機発光素子 D 1に電流 Id= ( β /2) [
DH
( l - a ) (V -V )〕2が流れ、有機発光素子 D1が発光する。
DH DATA
[0100] (逆バイアス印加工程）
そして、逆バイアスを駆動トランジスタ Q 1に印加する。具体的には、電源線 VP,VN が V に、走査線 Sがオフ電位 (VgL)に、画像信号線が OVに、それぞれ保持される。
DD
その結果、駆動トランジスタ Q 1のゲート電位が V + a (V - V )— V となり th DH DATA DH
、 Vgsが V + α (V — V ) -V -V となる。
th DH DATA DD DH
[0101] その後、上述した各工程を繰り返すことにより、順次、 1フレーム毎に駆動トランジス タ Q 1に逆バイアスを印加した駆動が行われる。なお、 1フレーム毎に逆バイアスを印 加する場合、逆バイアス (Vgs)は、 3V〜一 10Vであることが好ましい。
[0102] (他の実施の形態 (その 1) )
図 4は、本発明にかかる図 1とは異なる画素回路の構成例を示す図である。図 4に 示す画素回路は、発光素子 D2が駆動素子 Q2のソース側に接続されている点を除 いて、図 1に示した画像表示装置と同一、あるいは同等な構成である。なお、図 4に 示す画像表示装置は、駆動素子 Q2のゲート端を制御する「電圧制御型」の構成で ある点は図 1と同一であり、「ゲート'コントロール Zソース'ドライブ」と呼ばれている。 [0103] 図 4に示す画素回路の特徴は、図 1の画素回路と比較して、書き込み電圧が高くな るという短所が存在するが、画素間の劣化のバラツキの進行が若干遅いという長所も 存在する。し力しながら、図 1の画素回路と同様に、駆動素子の Vthシフトに起因する 急速な劣化や、劣化のバラツキによる画像の均一性の悪ィ匕の問題を回避することは できない。したがって、図 4に示す画素回路に対しても、上述の技術を適用することが でき、図 1の画素回路と同様な効果が得られる。なお、コントローラ U2としては、単数 または複数の TFTや、コンデンサなどの容量素子、 TFTを制御する制御線などで構 成される。
[0104] (他の実施の形態 (その 2) )
図 5は、本発明にかかる図 1,図 4とは異なる画素回路の構成例を示す図である。図 5に示す画素回路は、発光素子 D3が駆動素子 Q3aのソース側に接続されている点 は図 4と同様であるが、駆動素子 Q3aのゲート端が接地されるとともに、駆動素子 Q3 aのソース端側の電流をコントローラ U3で制御するところが相違している。なお、スィ ツチング素子 Q3bは、駆動素子 Q3aのゲート ソース間電圧を書き込む際に、駆動 素子 Q3aと発光素子 D3とを切り離すためのスイッチング素子である。また、図 5に示 す画像表示装置は、駆動素子 Q3aのソース端を制御する「電流制御型」の構成であ り、特に「ソース'コントロール Zソース'ドライブ」と呼ばれている。なお、コントローラ U 3としては、単数または複数の TFTや、コンデンサなどの容量素子、 TFTを制御する 制御線、電源線などで構成される。
[0105] 図 5に示す画素回路も、図 1,図 4の画素回路と同様に、駆動素子の Vthシフトに起 因する劣化や、劣化のバラツキによる画像の均一性の悪ィ匕の問題を回避することは できない。したがって、図 5に示す画素回路に対しても、上述の技術を適用することが でき、図 1,図 4の画素回路と同様な効果が得られる。
[0106] (他の実施の形態 (その 3) )
図 6は、本発明にかかる図 1,図 4および図 5とは異なる画素回路の構成例を示す 図である。図 6に示す画素回路は、発光素子 D4が駆動素子 Q4のドレイン側に接続 されている点は図 1と同様である力 駆動素子 Q4のゲート端が接地されるとともに、 駆動素子 Q4のソース端側の電流をコントローラ U4で制御するところが相違している 。なお、図 6に示す画像表示装置は、駆動素子 Q4のソース端を制御する「電流制御 型」の構成であり、特に「ソース'コントロール Zドレイン 'ドライブ」と呼ばれている。な お、コントローラ U4としては、単数または複数の TFTや、コンデンサなどの容量素子 、 TFTを制御する制御線、電源線などで構成される。
[0107] 図 6に示す画素回路も、図 1〜図 3の画素回路と同様に、駆動素子の Vthシフトに 起因する劣化や、劣化のバラツキによる画像の均一性の悪ィ匕の問題を回避すること はできない。したがって、図 6に示す画素回路に対しても、上述の技術を適用すること ができ、図 1〜図 3の画素回路と同様な効果を得ることができる。
[0108] <電子機器の駆動方法 >
つぎに、上述の画像表示装置を有する電子機器の駆動方法について説明する。こ こではフレーム周期毎に駆動素子に対して逆バイアスを印加する方法とは異なる駆 動方法について説明する。なお、ここでいう電子機器とは、携帯電話、パーソナルコ ンピュータ、デジタルカメラ、カーナビゲーシヨン、 PDA, POS端末、計測機器、複写 機等を当然に含むものとする。
[0109] (例 1)：画像表示装置の電源を ON力 OFFにする際に駆動素子に逆バイアスを 印加する場合 (図 14参照）
(1)まず、画像表示装置が稼動状態にあり、画像表示が行われている (ステップ S1 01)。
(2)つぎに、画像表示装置に対して電源 OFFの情報が入力され、画像表示装置が 電源 OFFモードとなる（ステップ S 102)。電源 OFFモードとは電源 OFFの情報が入 力されて 、るが、実際には電源 OFFとはなって 、な 、状態を 、う。
(3)ここで、画像表示装置が電源 OFFモードである状態で、画像表示装置の駆動 素子に対して逆バイアス印加の情報が入力され、コントローラによって駆動素子に逆 バイアスが印加される（ステップ S 103)。
(4)そして、駆動素子に対する逆バイアスの印加が終了し、画像表示装置の電源 力 SOFFとなり、非稼動の状態となる (ステップ S 104)。
[0110] このように、画像表示装置の電源 OFFとするための期間内に、駆動素子に対して 逆バイアスを印加するようにすれば、逆バイアスを印加する場合であっても、電子機 器のユーザーが違和感なく電子機器を使用できる。
[0111] (例 2)：画像表示装置の電源が OFFの状態力 画像表示を行うまでの間に駆動素 子に逆バイアスを印加する場合（図 15参照）
(1)まず、画像表示装置が非稼動状態にあり、画像表示装置の電源が OFFとなつ ている (ステップ S201)。電源が OFFでは、発光素子に電気的に接続される電源線 に対して電圧が供給されて!ヽな!ヽ状態である。
(2)つぎに、画像表示装置に対して電源 ONの情報が入力され、画像表示装置が 電源 ONモードとなる（ステップ S 202)。電源 ONモードとは電源 ONの情報が入力さ れて 、るが、実際には画像表示装置にお 、て画像表示が行われて 、な 、状態を ヽ
(3)ここで、画像表示装置が電源 ONモードの状態で、画像表示装置の駆動素子 に対して逆バイアス印加の情報が入力され、コントローラによって駆動素子に逆バイ ァスが印加される（ステップ S 203)。
(4)そして、駆動素子に対する逆バイアスの印加が終了し、画像表示装置の画像 表示が行われる（ステップ S204)。
[0112] このように、画像表示装置を電源 ON状態とするための期間内に、駆動素子に対し て逆ノ ィァスを印加するようにすれば、逆バイアスを印加する場合であっても、電子 機器のユーザーが違和感なく電子機器を使用できる。
[0113] (例 3)：画像表示装置の電源は ONであるが、表示画面が待機状態である期間に 駆動素子に逆バイアスを印加する場合（図 16参照）
(1)まず、画像表示装置が稼動状態にあり、画像表示装置によって第 1画像の表示 が行われて 、る（ステップ S 301)。
(2)つぎに、画像表示装置の表示画面が待機状態となる (ステップ S302)。ここで、 待機状態とは、例えば、表示画面に画像表示が行われていない場合、スクリーンセ 一バーが起動している場合、表示画面に画像表示が行われている力 第 1画像よりも 低い輝度で表示が行われている場合、表示画面に画像表示が行われている力 そ の画像を外部より視認できない状態 (画像が隠された状態）にある場合 (例えば、折り 畳み式携帯電話にお 、て、筐体が折り畳まれることで画面が筐体によって隠されて いる場合)等をいう。
(3)ここで、画像表示装置の駆動素子に対して逆バイアス印加の情報が入力され、 コントローラによって駆動素子に逆バイアスが印加される（ステップ S303)。
(4)そして、駆動素子に対する逆バイアスの印加が終了し、表示画面の待機状態 が解除され (ステップ S304)、画像表示装置に画像表示が行われる (ステップ S305) 。なお、逆バイアスの印加が終了しても、表示画面が待機状態であってもよい。
[0114] このように、画像表示装置の表示画面が待機状態である期間に駆動素子に対して 逆バイアスを印加するようにすれば、逆バイアスを印加する場合であっても、電子機 器のユーザーが違和感なく電子機器を使用できる。
[0115] なお、本発明は上述の実施形態に限定されるものではなぐ本発明の範囲内にお いて種々の改良、変更が可能である。

Claims

請求の範囲
[I] 通電により発光する発光素子と、
前記発光素子に接続され、該発光素子を発光制御する駆動素子と、
を備え、
前記発光素子の非発光時に前記駆動素子に逆バイアスを印加することを特徴とす る画像表示装置。
[2] 前記駆動素子は、フレーム周期ごとに逆バイアスが印加されることを特徴とする請 求項 1に記載の画像表示装置。
[3] 前記駆動素子に印加される逆ノ ィァス電圧が、フレーム周期ごとに少なくとも lmse c以上印加されることを特徴とする請求項 2に記載の画像表示装置。
[4] 前記駆動素子に逆バイアスを印加する時間が、フレーム周期の 5%以上であること を特徴とする請求項 2または 3に記載の画像表示装置。
[5] 前記駆動素子に逆バイアスを印加する時間が、前記発光素子のフレーム周期ごと の発光時間の平均値である平均発光時間の 50%以上であることを特徴とする請求 項 2または 3に記載の画像表示装置。
[6] 請求項 1に記載の画像表示装置において、
前記発光素子および前記駆動素子を有する画素が複数個配列され、
全ての前記発光素子が非発光時のときに、前記駆動素子に逆バイアスが印加される ことを特徴とする画像表示装置。
[7] 装置の非使用時に前記駆動素子に逆バイアスを印加することを特徴とする請求項
1に記載の画像表示装置。
[8] 前記駆動素子に印加する逆バイアス電圧の絶対値が IV以上であることを特徴とす る請求項 1、 2、 6または 7のいずれか一つに記載の画像表示装置。
[9] 前記駆動素子に逆バイアスを印加する時間は、少なくともフレーム周期の時間以上 であることを特徴とする請求項 6または 7に記載の画像表示装置。
[10] 前記駆動素子に逆バイアスを印加する時間は、装置の使用時間の 20%以下であ ることを特徴とする請求項 6または 7に記載の画像表示装置。
[II] 前記駆動素子に印加される逆バイアスの電圧波形が、所定の周期を有する波形で あることを特徴とする請求項 1〜10のいずれか一つに記載の画像表示装置。
[12] 前記駆動素子に印加される逆ノ ィァスの電圧波形は、減衰波であることを特徴とす る請求項 11に記載の画像表示装置。
[13] 前記駆動素子に印加される逆バイアスによって該駆動素子の印加電極間に生ずる 電界強度が、 lMVZcm以下であることを特徴とする請求項 1〜12のいずれか一つ に記載の画像表示装置。
[14] 前記発光素子および前記駆動素子を有する画素が複数個配列され、
前記駆動素子に印加される逆バイアス電圧が、全ての駆動素子に対して略等 、こ とを特徴とする請求項 1に記載の画像表示装置。
[15] 前記駆動素子に印加される逆バイアスは、前記駆動素子が n型のトランジスタの場 合、前記駆動素子のソース電極に対するゲート電極の電圧をトランジスタの閾値電圧 よりも低ぐ前記駆動素子が p型のトランジスタの場合、前記駆動素子のソース電極に 対するゲート電極の電圧をトランジスタの閾値電圧よりも高いことを特徴とする請求項
1〜 14に記載の画像表示装置。
[16] 通電により発光する発光素子と、
前記発光素子に接続され、該発光素子を駆動する駆動素子と、
前記発光素子の非発光時に前記駆動素子に対して逆バイアスを印加する制御手 段と、を有することを特徴とする画像表示装置。
[17] 通電により発光する発光素子と、
前記発光素子に接続され、該発光素子を発光制御する駆動素子と、を有する画像 表示装置の駆動方法にお!、て、
前記発光素子を発光させるステップと、
前記発光素子の非発光時に、前記駆動素子に対して逆バイアスを印加するステツ プと、を備えたことを特徴とする画像表示装置の駆動方法。
[18] 前記駆動素子に印加される逆バイアス電圧がフレーム周期毎に印加されることを特 徴とする請求項 17に記載の画像表示装置の駆動方法。
[19] 請求項 1に記載の画像表示装置を有する電子機器の駆動方法にお!、て、
前記画像表示装置に対して電源 OFF情報を入力するステップと、 前記電源 OFF情報の入力後に、前記画像表示装置の前記駆動素子に対して逆バ ィァスを印加するステップと、
前記駆動素子に対する逆バイアスの印加後に、前記画像表示装置の電源が OFFと なるステップと、
を有する電子機器の駆動方法。
[20] 請求項 1に記載の画像表示装置を有する電子機器の駆動方法にお!、て、
前記画像表示装置に対して電源 ON情報を入力するステップと、
前記電源 ON情報の入力後に、前記画像表示装置の前記駆動素子に対して逆バイ ァスを印加するステップと、
前記駆動素子に対する逆バイアスの印加後に、前記画像表示装置の画像表示が行 われるステップと、
を有する電子機器の駆動方法。
[21] 請求項 1に記載の画像表示装置を有する電子機器の駆動方法において、
前記画像表示装置によって構成される表示画面を待機状態とするステップと、 前記表示画面が待機状態中に前記画像表示装置の前記駆動素子に対して逆バイ ァスを印加するステップと、
を有する電子機器の駆動方法。
PCT/JP2005/023967 2004-12-27 2005-12-27 画像表示装置およびその駆動方法、並びに電子機器の駆動方法 Ceased WO2006070833A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2005800412458A CN101069226B (zh) 2004-12-27 2005-12-27 图像显示装置及其驱动方法
JP2006550819A JP5173196B2 (ja) 2004-12-27 2005-12-27 画像表示装置およびその駆動方法、並びに電子機器の駆動方法
US11/768,673 US8289244B2 (en) 2004-12-27 2007-06-26 Pixel circuit, image display apparatus, driving method therefor and driving method of electronic device utilizing a reverse bias voltage
US13/616,513 US8907876B2 (en) 2004-12-27 2012-09-14 Pixel circuit, image display apparatus, driving method therefor and driving method of electronic device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004-377347 2004-12-27
JP2004377347 2004-12-27
JP2005-344987 2005-11-30
JP2005344987 2005-11-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/768,673 Continuation US8289244B2 (en) 2004-12-27 2007-06-26 Pixel circuit, image display apparatus, driving method therefor and driving method of electronic device utilizing a reverse bias voltage

Publications (1)

Publication Number Publication Date
WO2006070833A1 true WO2006070833A1 (ja) 2006-07-06

Family

ID=36614945

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/023967 Ceased WO2006070833A1 (ja) 2004-12-27 2005-12-27 画像表示装置およびその駆動方法、並びに電子機器の駆動方法

Country Status (4)

Country Link
US (2) US8289244B2 (ja)
JP (1) JP5173196B2 (ja)
KR (1) KR100885573B1 (ja)
WO (1) WO2006070833A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009300592A (ja) * 2008-06-11 2009-12-24 Hitachi Displays Ltd 画像表示装置
JP2010048863A (ja) * 2008-08-19 2010-03-04 Hitachi Displays Ltd 画像表示装置
JPWO2008136229A1 (ja) * 2007-04-27 2010-07-29 京セラ株式会社 画像表示装置およびその駆動方法
JP2011039157A (ja) * 2009-08-07 2011-02-24 Global Oled Technology Llc 表示装置
WO2015012216A1 (ja) * 2013-07-23 2015-01-29 凸版印刷株式会社 Ｅｌ表示装置、および、ｅｌ表示装置の駆動方法
WO2015063981A1 (ja) * 2013-10-30 2015-05-07 株式会社Ｊｏｌｅｄ 表示装置の電源断方法および表示装置
KR20150059897A (ko) * 2013-11-25 2015-06-03 엘지디스플레이 주식회사 유기발광표시장치 및 그 표시패널
WO2015162651A1 (ja) * 2014-04-21 2015-10-29 株式会社Ｊｏｌｅｄ 表示装置及び表示装置の駆動方法
JP2017005188A (ja) * 2015-06-15 2017-01-05 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法
US11013087B2 (en) 2012-03-13 2021-05-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having circuits and method for driving the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007491B2 (ja) * 2005-04-14 2012-08-22 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP5183336B2 (ja) * 2008-07-15 2013-04-17 富士フイルム株式会社 表示装置
KR101533741B1 (ko) * 2008-09-17 2015-07-03 삼성디스플레이 주식회사 표시패널의 구동방법 및 이를 이용한 표시장치
JP5282970B2 (ja) * 2009-07-14 2013-09-04 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
TWI421834B (zh) * 2009-10-26 2014-01-01 Ind Tech Res Inst 有機二極體顯示面板的驅動方法
GB2495117A (en) * 2011-09-29 2013-04-03 Cambridge Display Tech Ltd Display driver circuits for OLED displays
KR102106863B1 (ko) * 2013-07-25 2020-05-07 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
JP2015087725A (ja) * 2013-11-01 2015-05-07 株式会社Ｊｏｌｅｄ 表示装置および表示装置の駆動方法
US9806098B2 (en) 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR20150142943A (ko) * 2014-06-12 2015-12-23 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2016027425A1 (ja) * 2014-08-20 2016-02-25 株式会社Ｊｏｌｅｄ 表示装置及びその駆動方法
KR102640572B1 (ko) * 2016-12-01 2024-02-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20250151580A (ko) 2018-05-18 2025-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치의 구동 방법
EP4030497B1 (en) 2021-01-18 2024-12-11 Samsung Electronics Co., Ltd. Display device including a light emitting element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328791A (ja) * 1991-04-30 1992-11-17 Fuji Xerox Co Ltd アクティブｅｌマトリックスおよびその駆動方法
JPH09138659A (ja) * 1995-08-21 1997-05-27 Motorola Inc アクティブ駆動型ｌｅｄマトリクス
JPH11305727A (ja) * 1998-04-21 1999-11-05 Pioneer Electron Corp 発光ディスプレイの駆動方法
JP2002169510A (ja) * 2000-09-20 2002-06-14 Seiko Epson Corp アクティブマトリクス型表示装置の駆動回路及び電子機器及び電子装置の駆動方法及び電子装置
JP2003216104A (ja) * 2001-09-21 2003-07-30 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP2001326569A (ja) * 2000-05-16 2001-11-22 Toshiba Corp Ｌｅｄ駆動回路及び光送信モジュール
JP3877049B2 (ja) * 2000-06-27 2007-02-07 株式会社日立製作所 画像表示装置及びその駆動方法
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
KR100714513B1 (ko) * 2001-09-07 2007-05-07 마츠시타 덴끼 산교 가부시키가이샤 Ｅｌ 표시 장치, 전자 표시 기기 및 ｅｌ 표시 장치의 구동 회로
US7167169B2 (en) * 2001-11-20 2007-01-23 Toppoly Optoelectronics Corporation Active matrix oled voltage drive pixel circuit
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP2003216100A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
JP4024557B2 (ja) * 2002-02-28 2007-12-19 株式会社半導体エネルギー研究所 発光装置、電子機器
TW558699B (en) * 2002-08-28 2003-10-21 Au Optronics Corp Driving circuit and method for light emitting device
JP2004118132A (ja) * 2002-09-30 2004-04-15 Hitachi Ltd 直流電流駆動表示装置
US8937580B2 (en) * 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
JP4055679B2 (ja) * 2003-08-25 2008-03-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法及び電子機器
JP2005099714A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
US20050057455A1 (en) * 2003-09-02 2005-03-17 Jen-Chun Peng Driving device and method for display period control of organic light emitting diode
JP2005164894A (ja) * 2003-12-02 2005-06-23 Sony Corp 画素回路及び表示装置とこれらの駆動方法
KR20050115346A (ko) * 2004-06-02 2005-12-07 삼성전자주식회사 표시 장치 및 그 구동 방법
US7397448B2 (en) * 2004-07-16 2008-07-08 E.I. Du Pont De Nemours And Company Circuits including parallel conduction paths and methods of operating an electronic device including parallel conduction paths
KR100752289B1 (ko) * 2004-12-28 2007-08-29 세이코 엡슨 가부시키가이샤 단위 회로, 그 제어 방법, 전자 장치 및 전자 기기
US7239296B2 (en) * 2005-07-25 2007-07-03 Chunghwa Picture Tubes, Ltd. Circuit for driving pixels of an organic light emitting display
JP4328791B2 (ja) 2006-09-20 2009-09-09 エルピーダメモリ株式会社 被測定素子の特性測定方法及び半導体装置の特性管理システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328791A (ja) * 1991-04-30 1992-11-17 Fuji Xerox Co Ltd アクティブｅｌマトリックスおよびその駆動方法
JPH09138659A (ja) * 1995-08-21 1997-05-27 Motorola Inc アクティブ駆動型ｌｅｄマトリクス
JPH11305727A (ja) * 1998-04-21 1999-11-05 Pioneer Electron Corp 発光ディスプレイの駆動方法
JP2002169510A (ja) * 2000-09-20 2002-06-14 Seiko Epson Corp アクティブマトリクス型表示装置の駆動回路及び電子機器及び電子装置の駆動方法及び電子装置
JP2003216104A (ja) * 2001-09-21 2003-07-30 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8842112B2 (en) 2007-04-27 2014-09-23 Lg Display Co., Ltd. Image display device and driving method of the same
JPWO2008136229A1 (ja) * 2007-04-27 2010-07-29 京セラ株式会社 画像表示装置およびその駆動方法
JP5330232B2 (ja) * 2007-04-27 2013-10-30 エルジー ディスプレイ カンパニー リミテッド 画像表示装置およびその駆動方法
JP2009300592A (ja) * 2008-06-11 2009-12-24 Hitachi Displays Ltd 画像表示装置
JP2010048863A (ja) * 2008-08-19 2010-03-04 Hitachi Displays Ltd 画像表示装置
US8933973B2 (en) 2009-08-07 2015-01-13 Global Oled Technology Llc Display device
JP2011039157A (ja) * 2009-08-07 2011-02-24 Global Oled Technology Llc 表示装置
US11013087B2 (en) 2012-03-13 2021-05-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having circuits and method for driving the same
WO2015012216A1 (ja) * 2013-07-23 2015-01-29 凸版印刷株式会社 Ｅｌ表示装置、および、ｅｌ表示装置の駆動方法
JPWO2015063981A1 (ja) * 2013-10-30 2017-03-09 株式会社Ｊｏｌｅｄ 表示装置の電源断方法および表示装置
WO2015063981A1 (ja) * 2013-10-30 2015-05-07 株式会社Ｊｏｌｅｄ 表示装置の電源断方法および表示装置
US11164520B2 (en) 2013-10-30 2021-11-02 Joled Inc. Power off method of display device, and display device
US10482813B2 (en) 2013-10-30 2019-11-19 Joled Inc. Power off method of display device, and display device
JP2015102873A (ja) * 2013-11-25 2015-06-04 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置及びその駆動方法
KR101603300B1 (ko) 2013-11-25 2016-03-14 엘지디스플레이 주식회사 유기발광표시장치 및 그 표시패널
KR20150059897A (ko) * 2013-11-25 2015-06-03 엘지디스플레이 주식회사 유기발광표시장치 및 그 표시패널
JPWO2015162651A1 (ja) * 2014-04-21 2017-04-13 株式会社Ｊｏｌｅｄ 表示装置及び表示装置の駆動方法
US10699634B2 (en) 2014-04-21 2020-06-30 Joled Inc. Display device and method for driving display device
US11004392B2 (en) 2014-04-21 2021-05-11 Joled Inc. Display device and method for driving display device
WO2015162651A1 (ja) * 2014-04-21 2015-10-29 株式会社Ｊｏｌｅｄ 表示装置及び表示装置の駆動方法
JP2017005188A (ja) * 2015-06-15 2017-01-05 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法

Also Published As

Publication number Publication date
US20080007547A1 (en) 2008-01-10
KR100885573B1 (ko) 2009-02-24
JPWO2006070833A1 (ja) 2008-06-12
US8907876B2 (en) 2014-12-09
US8289244B2 (en) 2012-10-16
KR20070091165A (ko) 2007-09-07
US20130002637A1 (en) 2013-01-03
JP5173196B2 (ja) 2013-03-27

Similar Documents

Publication Publication Date Title
JP5173196B2 (ja) 画像表示装置およびその駆動方法、並びに電子機器の駆動方法
US9286834B2 (en) Organic light emitting diode display device with threshold voltage compensation
US7616178B2 (en) Driving device and driving method for a light emitting device, and a display panel and display device having the driving device
US9852687B2 (en) Display device and driving method
US20070285359A1 (en) Display apparatus
JP4580775B2 (ja) 表示装置及びその駆動方法
JP5565098B2 (ja) 電気光学装置および電子機器
US9595232B2 (en) Liquid crystal display device and driving method thereof
CN112313732A (zh) 显示设备
KR20140011388A (ko) 표시 장치 및 그 구동 방법
KR101338312B1 (ko) 유기전계 발광 디스플레이 장치 및 그 구동방법
JP2010107732A (ja) 液晶表示装置
US20090231308A1 (en) Display Device and Driving Method Thereof
CN111937065A (zh) 显示装置的驱动方法以及显示装置
CN100570685C (zh) 主动矩阵型显示装置及其驱动方法
CN101663698B (zh) 图像显示装置及其驱动方法
US8421717B2 (en) Active matrix type display apparatus
JP2011022462A (ja) 表示装置およびその駆動方法ならびに電子機器
CN101069226B (zh) 图像显示装置及其驱动方法
US9412324B2 (en) Drive device and display device
JP5321304B2 (ja) 表示装置およびその駆動方法ならびに電子機器
JP5182382B2 (ja) 表示装置
JP2008180836A (ja) パーシャル表示機能を有する表示装置
US9064454B2 (en) Display device and method of driving the same
JP4984863B2 (ja) 表示装置とその駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006550819

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200580041245.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11768673

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077014755

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 11768673

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 05822374

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 5822374

Country of ref document: EP