WO2006016449A1 - 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法 - Google Patents

電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法 Download PDF

Info

Publication number
WO2006016449A1
WO2006016449A1 PCT/JP2005/011009 JP2005011009W WO2006016449A1 WO 2006016449 A1 WO2006016449 A1 WO 2006016449A1 JP 2005011009 W JP2005011009 W JP 2005011009W WO 2006016449 A1 WO2006016449 A1 WO 2006016449A1
Authority
WO
WIPO (PCT)
Prior art keywords
bump
film
bonding
metal material
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/011009
Other languages
English (en)
French (fr)
Inventor
Sadamasa Fujii
Taro Nishioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to KR1020067013645A priority Critical patent/KR101140481B1/ko
Priority to US10/577,450 priority patent/US7612456B2/en
Publication of WO2006016449A1 publication Critical patent/WO2006016449A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/859—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Definitions

  • the present invention relates to an electronic device such as a semiconductor chip or a wiring board, a semiconductor device configured using the same, and a method for manufacturing the semiconductor device.
  • a semiconductor device configured by bonding another semiconductor chip to a semiconductor chip or flip-chip bonding the semiconductor chip to the surface of a wiring board
  • gold (Au) or copper (Cu ) Bumps that are powerful are provided.
  • the top surface of this bump has a lower melting point (melting temperature) than the bump material, and a thin film of tin (Sn) or indium (In) is formed as a metal film for bonding.
  • the bonding metal film is heated and melted and then cooled and cured. This achieves mechanical joining and electrical connection with the counterpart device.
  • the bonding metal film be formed as thin as possible. Specifically, it is necessary to form a thin film in the range of 0.1 to 5 m. This is because if the metal film for bonding is made thick, heat generation during use of the semiconductor device causes volume expansion, and melting and diffusion cause adverse effects on other devices. It is also a force that impairs stability.
  • the bump material (specifically, Au or Cu) is a metal that easily diffuses
  • the metal film for bonding is an alloy film (for example, Au-Sn alloy film), and the metal film for bonding
  • the melting point (for example, 280 ° C) is higher than the melting point of the single material (for example, Sn has a melting point of 232 ° C). For this reason, high-temperature heat treatment is required at the time of fusion bonding, and there is a concern about adverse effects on the characteristics of the semiconductor chip.
  • An object of the present invention is to provide an electronic device capable of melt bonding at a relatively low temperature even with a thin bonding film, and a semiconductor device using the same.
  • Another object of the present invention is to provide a semiconductor device manufacturing method capable of bonding a semiconductor chip to a semiconductor substrate while suppressing the influence on element characteristics.
  • An electronic device according to the present invention is formed on a substrate and a surface of the substrate, and a first metal material (for example,
  • a second metal material for example, Sn, In or Sn-In
  • Alloy and is interposed between the top surface of the bump and the bonding film, and has a diffusion coefficient with respect to the first metal material.
  • a diffusion prevention film made of a third metal material (for example, TiW) lower than the two metal materials and formed to cover at least a part of the top surface of the bump.
  • the "single state” means a state in which an alloy (particularly an alloy caused by mutual diffusion) of the first metal material and the second metal material is not formed, and is composed of a single metal element.
  • the second metal material includes alloys containing metal elements other than the first metal material.
  • the bonding film formed on the diffusion preventing film does not cause mutual diffusion with the material of the bump even in a thin film state
  • the single metal of the second metal material that is the material metal is used. State is maintained. Therefore, although it is a thin bonding film, it can be melted at a low melting point, and melt bonding at a relatively low temperature is possible at the time of bonding with an electrical connection part of another device.
  • the second metal material constituting the bonding film is preferably a material having a lower melting point than the third metal material constituting the diffusion barrier film.
  • the diffusion prevention film preferably covers the entire top surface of the bump, and the entire bonding film is preferably formed on the diffusion prevention film.
  • the interdiffusion between the bump material and the bonding film material can be surely prevented, so that the bonding film is held in a state of a relatively low melting point second metal material alone in the entire area.
  • the diffusion preventing film may be formed so as to cover a part of the top surface of the bump and to expose the remaining part.
  • the bonding film preferably has a portion formed on the diffusion preventing film and a portion formed in contact with the top surface of the bump.
  • the portion formed on the diffusion prevention film in the bonding film is held in the state of the second metal material alone, and the portion formed in contact with the top surface of the bump is the first due to mutual diffusion. It becomes an alloy film of the first and second metal materials.
  • the part of the second metal material alone contributes to the low temperature fusion bonding, and the part of the alloy film improves the bonding strength between the bump and the bonding film (and improves the bonding strength with the counterpart device). Will contribute. In this way, it is possible to achieve both low temperature fusion bonding and sufficient bonding strength.
  • the substrate may be a semiconductor substrate, and the electronic device may be a semiconductor chip! /.
  • the substrate may be a wiring substrate in which a wiring conductor is formed on an insulating substrate.
  • the bump is provided on the wiring substrate in a state of being bonded to the wiring conductor. It is preferable. With this configuration, a wiring board having bumps that can be melt-bonded at a low temperature can be obtained. Other electronic devices such as a semiconductor chip can be bonded to the wiring board using the bumps.
  • the semiconductor device of the present invention is a semiconductor device having a chip-on-chip structure in which a first semiconductor chip and a second semiconductor chip each having a bump are joined by bonding the bumps to each other. At least one of the semiconductor chip and the second semiconductor chip also has the electronic device power configured as described above. With this configuration, a semiconductor device having a chip “on” chip structure can be obtained, and bonding between the bumps of both chips can be performed by a low-temperature melt bonding process.
  • another semiconductor device of the present invention includes a wiring board in which a wiring conductor is formed on an insulating substrate, and the above-described electronic device joined to the wiring conductor with the bumps facing the wiring board. Including the device. With this configuration, a so-called flip chip bonding type semiconductor device can be obtained, and the flip chip bonding of the semiconductor chip onto the wiring substrate can be performed at a low temperature fusion bonding step. You can do it.
  • the method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device by bonding a semiconductor chip to a semiconductor substrate (for example, a semiconductor wafer) via a bump.
  • the bump is formed on at least one surface of the semiconductor substrate and the semiconductor chip, the bump serves as a first metal material force, and the melting point in a single state on the top surface of the bump is the first metal.
  • a bonding film made of a second metal material lower than the melting point of the alloy with the material is formed, and covers a part of the top surface of the bump between the top surface of the bump and the bonding film.
  • a diffusion preventive film having a third metal material force having a diffusion coefficient with respect to the first metal material lower than that of the second metal material is formed so that the remaining portion is exposed.
  • the semiconductor chip is disposed on the semiconductor substrate with the bumps interposed therebetween, and the melting point is not lower than the melting point of the single state of the second metal material, and the first metal material and A temporary bonding step of temporarily bonding the semiconductor chip to the semiconductor substrate by heating the bonding film to a first temperature lower than the melting point of the alloy of the second metal material, and after the temporary bonding step, the first metal And a main bonding step of bonding the semiconductor chip to the semiconductor substrate by heating the bonding film to a second temperature equal to or higher than the melting point of the alloy of the material and the second metal material.
  • the bonding film (film in the state of the second metal material alone) on the diffusion prevention film is melted by heating at a relatively low temperature. Bonding with the semiconductor substrate is achieved. After that, the bonding film (alloy film of the first and second metal materials) in contact with the top surface of the bump is melted by heating at a relatively high temperature, thereby bonding between the bonding film and the diffusion prevention film.
  • the semiconductor chip can be firmly bonded to the semiconductor substrate by compensating for the insufficient strength.
  • the main bonding step is performed after a plurality of semiconductor chips are temporarily bonded onto the semiconductor substrate.
  • the manufacturing process can be shortened and the semiconductor substrate can be shortened. Since the number of high temperature heating processes that the plate and the semiconductor chip will experience are reduced, the characteristics of the elements formed on them can be maintained well.
  • a semiconductor device having a plurality of chip-on-chip structures can be obtained by cutting (dicing) the semiconductor substrate into regions each including the semiconductor chip.
  • FIG. 1 is an illustrative sectional view for explaining a configuration of a semiconductor device according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view for explaining a detailed configuration of bumps formed on a parent chip constituting the semiconductor device.
  • FIG. 3 (a) is a cross-sectional view showing another configuration example of the bump
  • FIG. 3 (b) is a plan view thereof.
  • FIG. 4 (a) is a sectional view showing still another configuration example of the bump
  • FIG. 4 (b) is a plan view thereof.
  • FIG. 5 (a) is a cross-sectional view showing still another example of the configuration of the bump
  • FIG. 5 (b) is a plan view thereof.
  • FIG. 6 is a schematic cross-sectional view for explaining the configuration of a semiconductor device according to another embodiment of the present invention.
  • FIG. 7 is an illustrative cross-sectional view showing an enlarged configuration in the vicinity of a bump on the wiring board side in the semiconductor device of FIG. 6.
  • FIG. 8 is an illustrative perspective view for explaining a manufacturing process of a semiconductor device according to still another embodiment of the present invention.
  • FIG. 1 is an illustrative view for explaining the configuration of a semiconductor device according to an embodiment of the invention.
  • FIG. This semiconductor device has a so-called chip-on-chip structure.
  • the child chips 2 and 3 are joined to the parent chip 1.
  • the parent chip 1 and the child chips 2 and 3 are both semiconductor chips (for example, silicon chips), and the active surface of the child chips 2 and 3 is opposed to the active surface of the parent chip 1 (the active region side surface on which the device is formed).
  • Joined in a face-to-face state More specifically, the parent chip 1 is die-bonded to the island portion 6 of the lead frame 5 with the active surface facing upward, and the child chips 2 and 3 face down on the upper surface of the parent chip 1.
  • the parent chip 1 has an external connection node (not shown) on the active surface, and this pad is electrically connected to the lead portion 7 of the lead frame 5 through the bonding wire 8. .
  • the parent chip 1, the child chips 2 and 3, the bonding wire 8 and the lead frame 5 are sealed with a sealing resin 9 to constitute a semiconductor package.
  • a part of the lead part 7 is exposed from the sealing resin 9 and functions as an external connection part (outer lead part).
  • a plurality of bumps Bl, B2, B3 are formed on the active surfaces of the parent chip 1 and the child chips 2, 3, respectively.
  • Bump B1 of parent chip 1 and bump B2 of child chip 2 are joined together, and bump B1 of parent chip 1 and bump B3 of child chip 3 are joined together.
  • the parent chip 1 and the child chip 2 are electrically connected via the bumps Bl and B2 and mechanically joined.
  • the parent chip 1 and the child chip 3 are electrically connected via the bumps Bl and B3 and mechanically joined.
  • FIG. 2 is a cross-sectional view for explaining a detailed configuration of the bump B 1 formed on the parent chip 1.
  • a multilayer wiring structure is formed on the surface of a semiconductor substrate (for example, a silicon substrate) 11 constituting the main body of the parent chip 1.
  • a part of the uppermost wiring layer (or metal pad) 12 also exposes the opening force formed in the surface protection film 13, and, for example, a bump that also has gold (Au) force to cover this opening.
  • B1 is formed to protrude from the surface protective film 13.
  • a diffusion prevention film 14 for preventing the diffusion of the material of the bump B1 is formed in the entire area.
  • a bonding made of, for example, tin (Sn) is formed.
  • a film 15 is formed. That is, the entire bonding film 15 is formed on the diffusion preventing film 14.
  • the film thickness of the bonding film 15 is not less than 0.1 lm and not more than 5 m.
  • Sn melting point: 232 ° C
  • Au gold
  • the bump B1 is made of a material having a lower melting point than the material of the diffusion preventing film 14.
  • the diffusion preventing film 14 is made of, for example, a TiW film.
  • Ti W which is the material of the diffusion prevention film 14
  • Sn which is the material of the bonding film 15 for the diffusion coefficient force against Au, which is the material of the bump B1.
  • the thickness of the diffusion preventing film 14 is 200 A or more. When the thickness of the diffusion barrier film 14 is less than 200 A, the diffusion prevention of Au and Sn becomes insufficient.
  • the bump B1 can be formed by a plating process. Further, the diffusion prevention film 14 can be formed by a plating process or a sputtering process. Further, the bonding film 15 can be formed by a plating process or a sputtering process.
  • the bumps B2 and B3 of the child chips 2 and 3 are made of Au, for example.
  • a diffusion prevention film and a bonding film similar to those of the bump B1 may be provided on the surface, but in general, these are not necessary.
  • the bump B1 and the bumps B2 and B3 are aligned and their top surfaces are butted together. Thereafter, for example, when the parent chip 1 is heated by heat, the bonding film 15 is heated to a temperature equal to or higher than the melting point of Sn as the material. Thereby, since the bonding film 15 is melted, if the heating is stopped thereafter, the bonding film 15 is cooled and solidified, and the bump B1 and the bumps B2 and B3 are bonded.
  • the bonding film 15 formed thereon is maintained in a state of Sn alone without causing mutual diffusion with the material of the bump B1. Therefore, the bonding film 15 can be easily melted by heating at a temperature (about 232 ° C.) much lower than the melting point of the Au—Sn alloy. As a result, good bonding can be achieved by a low-temperature melt bonding process, so that the characteristics of the elements formed on the parent chip 1 and the child chips 2 and 3 can be maintained well.
  • FIG. 3 (a) is a cross-sectional view showing another configuration example of the bump B1
  • FIG. 3 (b) is a plan view thereof.
  • the diffusion preventing film 14 is formed only in the central region of the top surface of the bump B1, and the peripheral region of the top surface of the bump B1 is exposed.
  • the bonding film 15 is expanded.
  • the anti-scattering film 14 is covered and the exposed area of the top surface of the bump Bl is also covered. That is, in this configuration example, the bonding film 15 exists in the single region 15A existing in the central region located on the diffusion prevention film 14 and the annular region (peripheral region) in contact with the top surface of the bump B1. Alloy region 15B.
  • the single region 15A is composed of a single Sn because interdiffusion with Au, which is the material of the bump B1, does not occur. Therefore, the melting point of this single region 15A is about 232 ° C.
  • the alloy region 15B is made of an Au—Sn alloy generated by mutual diffusion with Au, which is the material of the bump B1. Therefore, the melting point of this alloy region 15B is about 280 ° C.
  • the structure as described above can be formed by forming the diffusion prevention film 14 over the entire top surface of the bump B1, and then patterning the diffusion prevention film 14 by a lithographic process.
  • the bonding strength (adhesion) between the Sn bonding film 15 and the TiW diffusion barrier film 14 is not necessarily good. Therefore, a sufficient bonding strength can be obtained by performing a temporary bonding process between the bumps using the single region 15A and then performing a main bonding process using the alloy region 15B.
  • the bump B1 and the bumps B2 and B3 are aligned and their top surfaces are brought into contact with each other.
  • the bonding film 15 is heated to a temperature equal to or higher than the melting point of Sn as the material (however, lower than the melting point of Au—Sn).
  • the bonding film 15 is cooled and solidified, and the bump B1 and the bumps B2 and B3 are temporarily bonded.
  • the temperature of the bonding film 15 and the alloy region 15B can be melted by heating the parent chip 1 (about 280 ° C) or higher).
  • the bonding film 15 is cooled and solidified, and in the alloy region 15B, the bump B1, the bump B2, B3 and the force S are strongly bonded.
  • this bonding is achieved because the insufficient bonding strength in the single region 15A in which the diffusion preventing film 14 is interposed is compensated by the bonding in the alloy region 15B in which the diffusion preventing film 14 is not interposed.
  • the main joining step which is a high-temperature melt joining step, is performed after all the child chips 2 and 3 are joined to the parent chip 1, and is therefore a one-time process. Therefore, since the number of heating times for the parent chip 1 and the child chips 2 and 3 can be minimized, the characteristics of the elements formed on them can be maintained well.
  • FIG. 4 (a) is a cross-sectional view showing still another configuration example of the bump B1
  • FIG. 4 (b) is a plan view thereof.
  • the diffusion preventing film 14 is formed in an annular pattern that exposes the central portion and the peripheral portion of the top surface of the bump B1 and covers the remaining annular region.
  • Such a diffusion prevention film 14 is obtained by forming the diffusion prevention film 14 over the entire top surface of the bump B1 and then patterning it by a lithographic process.
  • the bonding film 15 covers the diffusion prevention film 14 as described above, and is formed so as to be in contact with the exposed portion of the bump B1. Therefore, the bonding film 15 includes a central alloy region 151 corresponding to the central region on the inner side of the diffusion prevention film 14, an annular single region 152 that is a region on the diffusion prevention film 14, and an outer side of the diffusion prevention film 14. Of the peripheral alloy region 153.
  • the single region 152 is a single Sn region, and the central alloy region 151 and the peripheral alloy region 153 are regions where the Au—Sn alloy force generated by the mutual diffusion between the material of the bump B1 and the material of the bonding film 15 It is.
  • the joining process of the parent chip 1 and the child chips 2 and 3 is the same as that in the configuration example of FIGS. 3 (a) and 3 (b). However, in the case of the configuration example in FIGS. 4 (a) and 4 (b), a strong bond without the diffusion prevention film 14 is obtained at the center and the peripheral part of the bump B1, so that the bonding strength is increased. This can be further improved.
  • FIG. 5 (a) is a cross-sectional view showing still another configuration example of the bump B1
  • FIG. 5 (b) is a plan view thereof.
  • an annular first diffusion prevention film 14 (thickness of 200 A or more) similar to the configuration of FIGS. 4 (a) and 4 (b) is formed on the top surface of the bump B1.
  • a first bonding film 15 (thickness 0.1 111 to 5 111) is formed so as to cover the first diffusion prevention film 14 and to cover the exposed portion of the top surface of the bump B1, and further, the first bonding film
  • a second diffusion barrier film 24 (thickness of 200 A or more) that covers the central region and exposes the peripheral annular region is formed on the second diffusion barrier film 24 and the first bonding film.
  • a second bonding film 25 (thickness 0.1 111 to 5 111) is laminated so as to cover 15 exposed portions.
  • First and second diffusion For example, both of the prevention films 14 and 24 are made of TiW.
  • the first bonding film 15 is made of Sn
  • the second bonding film 25 also has Sn—In alloy strength. The melting point of Sn-In alloy is about 200 ° C.
  • the region between the first diffusion preventing film 14 and the second diffusion preventing film 24 is a Sn simple region 34.
  • Au as the material of the bump B1 and Sn as the material of the first bonding film 15 are used. This region is an Au—Sn alloy region 35.
  • the Sn-rich Sn—In alloy region 32 can be melted by heating at about 200 ° C., so that the temporary bonding step can be performed at a lower temperature.
  • FIG. 6 is a schematic cross-sectional view for explaining the configuration of a semiconductor device according to another embodiment of the present invention.
  • This semiconductor device is configured by flip-chip bonding semiconductor chips 50 and 60 to the surface of a wiring board 40.
  • the wiring substrate 40 includes an insulating substrate 41, a wiring conductor (for example, made of Cu) 42 formed on the insulating substrate 41, and a plurality of bumps B40 formed to protrude on the wiring conductor 42. And.
  • the surface of the insulating substrate 41 is covered with a resist or grease (hereinafter referred to as “resist or the like”) 44 except for the bump B40.
  • resist or the like a resist or grease
  • the semiconductor chips 50 and 60 are bonded to the wiring board 40 in a face-down posture with the active surface facing the surface of the wiring board 40.
  • a plurality of bumps B50 and B60 are provided on the active surfaces of these semiconductor chips 50 and 60, respectively. These bumps B50 and B60 are respectively joined to the bump B40 where the opening force formed in the resist etc. 44 is also exposed. As a result, the bonding of the semiconductor chips 50 and 60 to the wiring substrate 40 is achieved.
  • FIG. 7 is an illustrative cross-sectional view showing an enlarged configuration in the vicinity of the bump B 40 of the wiring board 40.
  • the bump B40 is composed of, for example, an Au plating layer formed on the wiring conductor 42.
  • the entire top surface of the bump B40 is covered with a diffusion prevention film 70 made of, for example, TiW and having a thickness of 200 A or more, and the film thickness of, for example, Sn made of 0.1 ⁇ m or more is formed on the diffusion prevention film 70.
  • a bonding film 55 of 5 ⁇ m or less is formed. That is, the configuration related to the bump B40 is the same as the configuration related to the bump B1 shown in FIG.
  • the bonding film 55 is a film of Sn alone. Therefore, the bonding film 55 can be melted by heating at a low temperature of the melting point of Sn (about 232 ° C.), and the bumps B50 and B60 of the semiconductor chips 50 and 60 can be bonded to the bump B40.
  • the semiconductor chips 50 and 60 have their nonops B50 and B60 made of, for example, Au.
  • a laminated structure of a diffusion prevention film and a bonding film may be formed on the surface of these bumps B50 and B60, but it is usually unnecessary.
  • the bump B40 is provided with Fig. 3 (a), Fig. 3 (b), Fig. 4 (a) and A stacked structure similar to that shown in FIG. 4 (b) or FIG. 5 (a) and FIG. 5 (b) may be provided.
  • melting of the single regions of the bonding films 15 and 25 is caused by heating at a relatively low temperature (for example, around 232 ° C.), and all the semiconductor chips 50 and 60 to be bonded are wired.
  • Temporary bonding to the substrate 40 is performed, and then the Au—Sn alloy portion or Au—Sn—In alloy portion is melted by high-temperature heating for a short time (about 280 ° C.) to perform the main bonding.
  • FIG. 8 is an illustrative perspective view for explaining a manufacturing process for a semiconductor device according to still another embodiment of the present invention.
  • a semiconductor device with a chip 'on' chip structure is manufactured. More specifically, a plurality of chip areas A corresponding to a plurality of semiconductor chips are formed in advance on a semiconductor wafer (for example, a silicon wafer) W, and the chip area A has the above-described FIG. 3 (a). 3 (b), FIG. 4 (a) and FIG. 4 (b), or bump B having the laminated film shown in FIG. 5 (a) and FIG. 5 (b) on the top surface is formed in advance.
  • This state With respect to the semiconductor wafer w in the state, a plurality of semiconductor chips are sequentially arranged in the plurality of chip areas A by an automatic mounting machine.
  • a bump (not shown) to be bonded to the bump B is formed on the active surface directed downward of the semiconductor chip C.
  • the semiconductor terminals W and W are held at a predetermined low temperature (for example, around 232 ° C) corresponding to the temporary bonding process. It is done. As a result, on the bump B, the single part of the bonding film is melted and temporarily bonded to the bump of the semiconductor chip.
  • the semiconductor wafer W is then transferred to a predetermined high temperature corresponding to the main bonding process. It is heated for a predetermined short time (for example, about 280 ° C). As a result, the alloy portion of the bonding film is melted and a strong bond is achieved. Since the semiconductor wafer W is heated to a high temperature of about 280 ° C for a short time in the main bonding process, the influence on the characteristics of the elements formed on the semiconductor wafer W and the semiconductor chip C is minimized. However, the semiconductor chip C can be bonded to the semiconductor wafer W.
  • the semiconductor wafer W is cut along the scribe lines L and separated into chip regions A. As a result, a plurality of pieces of semiconductor devices having a chip “on” chip structure can be obtained.
  • the force described above with respect to the three embodiments of the present invention has been described above.
  • the present invention can also be implemented in other forms.
  • the force-proof chips 2 and 3, the semiconductor chip, and the diffusion-preventing film and the bonding film formed on the top surfaces of the bumps provided on the parent chip 1, the wiring substrate 40 and the semiconductor wafer W side. 50, 60 and the top surface of the bump provided on the side of the semiconductor chip C are provided with a diffusion prevention film and a bonding film, and the top surface of the bump on the side of the parent chip 1, the wiring board 40 and the semiconductor wafer W is diffused. Do not provide a protective film and bonding film.
  • the bump force to be bonded to each other and the force described in the example in which the deviation also becomes Au force.
  • the material of the bump may be bonded to each other, for example, Cu.
  • bumps may be provided only on the semiconductor chip side, and the bumps may be bonded to wiring conductors on the wiring board.
  • a laminated structure of a diffusion prevention film and a bonding film should be formed on the top surface of the bump on the semiconductor chip side.
  • Sn and Sn—In alloy are exemplified as the material of the bonding film, but in addition to these, indium (In) can be used.
  • a bonding film having a melting point lower than that of the bump material may be formed on the top surface of the bump. More specifically, examples of the combination of materials for the bonding film Z bump include SnZAu, Sn / Cu, In / Au, In / Cu, and InZSn.
  • the film thickness is preferably 200 A or more.
  • a Ni layer is interposed between the wiring conductor 42 made of Cu and the bump B40 that also has Au force to suppress mutual diffusion between them. Yes.

Landscapes

  • Wire Bonding (AREA)

Abstract

　この電子装置は、基板と、基板の表面に形成され、第１金属材料からなるバンプと、このバンプの頂面に形成され、単体の状態の融点が上記第１金属材料との合金の融点よりも低い第２金属材料からなり、他の装置の電気接続部との接合のための接合膜と、上記バンプの頂面と上記接合膜との間に介在され、上記第１金属材料に対する拡散係数が上記第２金属材料よりも低い第３金属材料からなり、上記バンプの頂面の少なくとも一部を覆うように形成された拡散防止膜とを備えている。

Description

電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造 方法
技術分野
[0001] この発明は、半導体チップや配線基板などの電子装置およびそれを用いて構成し た半導体装置、ならびに半導体装置の製造方法に関する。
背景技術
[0002] 半導体チップに別の半導体チップを接合したり、半導体チップを配線基板の表面 にフリップチップボンディングしたりして構成される半導体装置では、半導体チップの 表面に金 (Au)や銅（Cu)力もなるバンプが設けられる。このバンプの頂面には、バン プ材料よりも融点 (溶融温度)の低 、接合用の金属膜としての錫 (Sn)やインジウム (I n)の薄膜が形成されていて、相手側の半導体チップや配線基板との接合時には、こ の接合用金属膜が加熱溶融させられ、その後に冷却硬化させられる。これにより、相 手側装置との機械的接合および電気的接続が達成される。
[0003] 接合用金属膜は、可能な限り薄膜に形成されることが望まれ、具体的には、 0. 1〜 5 mの範囲の薄膜とする必要がある。これは、接合用金属膜を厚膜にすると、半導 体装置の使用時の発熱によって体積膨張が生じたり、溶融および拡散して他の装置 への悪影響が生じたりするうえ、溶融接合時の安定性も損なわれる力もである。
ところが、バンプの材料 (具体的には Auまたは Cu)は拡散しやすい金属であるため 、接合用金属膜の大半が合金膜 (たとえば、 Au— Sn合金膜)となっていて、接合用 金属膜の材料の単体の状態の融点（たとえば、 Sn単体の融点は 232°C)よりも高融 点（たとえば、 280°C)となってしまっている。そのため、溶融接合時には、高温の熱 処理が必要になり、半導体チップの特性への悪影響が懸念される。
[0004] この問題は、接合用金属膜を厚膜にすることによって解決できるが、その場合には 上述のとおりの不具合が生じることになる。
発明の開示 課題を解決するための手段
[0005] この発明の目的は、薄 、接合膜であっても比較的低温での溶融接合が可能な電 子装置およびそれを用いた半導体装置を提供することである。
さらに、この発明の他の目的は、素子特性への影響を抑制しつつ、半導体チップを 半導体基板に接合することができる半導体装置の製造方法を提供することである。 この発明の電子装置は、基板と、基板の表面に形成され、第 1金属材料 (たとえば、
Auまたは Cu)力 なるバンプと、このバンプの頂面に形成され、単体の状態の融点 が上記第 1金属材料との合金の融点よりも低い第 2金属材料 (たとえば Sn、 Inまたは Sn— In合金)からなり、他の装置の電気接続部との接合のための接合膜と、上記バ ンプの頂面と上記接合膜との間に介在され、上記第 1金属材料に対する拡散係数が 上記第 2金属材料よりも低い第 3金属材料 (たとえば、 TiW)からなり、上記バンプの 頂面の少なくとも一部を覆うように形成された拡散防止膜とを含む。
[0006] ここで、「単体の状態」とは、第 1金属材料と第 2金属材料との合金 (とくに相互拡散 により生じる合金）が形成されていない状態を意味し、単一金属元素からなっている 場合のほか、第 2金属材料が第 1金属材料以外の金属元素を含む合金の場合も含 む。
上記の構成によれば、拡散防止膜上に形成された接合膜は、薄膜の状態でも、バ ンプの材料との相互拡散が生じな 、ので、その材料金属である第 2金属材料の単体 の状態が保持される。したがって、薄い接合膜でありながら、低融点で溶融させること ができ、他の装置の電気接続部との接合時において、比較的低温での溶融接合が 可會 になる。
[0007] また、上記接合膜を構成する第 2金属材料は、上記拡散防止膜を構成する第 3金 属材料よりも融点の低 、材料であることが好ま 、。
上記拡散防止膜は、上記バンプの頂面全域を覆っており、上記接合膜の全部が上 記拡散防止膜上に形成されて 、ることが好ま 、。
この構成によれば、バンプの材料と接合膜の材料との相互拡散を確実に阻止でき るから、接合膜は、その全域において比較的低融点の第 2金属材料単体の状態に保 持されることになり、低温での溶融接合が可能になる。 [0008] 上記拡散防止膜は、上記バンプの頂面の一部を覆うとともに残余の部分を露出す るように形成されていてもよい。この場合に、上記接合膜は、上記拡散防止膜上に形 成された部分と、上記バンプの頂面に接して形成された部分とを有していることが好 ましい。
この構成によれば、接合膜において拡散防止膜上に形成された部分は第 2金属材 料単体の状態に保持され、バンプの頂面に接して形成された部分は相互拡散によつ て第 1および第 2金属材料の合金膜となる。そして、第 2金属材料単体の部分は、低 温での溶融接合に寄与し、合金膜の部分はバンプと接合膜との接合強度の向上（ひ いては相手側装置との接合強度の向上）に寄与することになる。こうして、低温での 溶融接合と充分な接合強度とを両立できる。
[0009] 上記基板は、半導体基板であり、上記電子装置は、半導体チップであってもよ!/、。
この構成により、低温での溶融接合が可能なバンプを有する半導体チップが得られ る。
また、上記基板は、絶縁基板上に配線導体が形成された配線基板であってもよぐ この場合に、上記バンプは、上記配線導体に接合された状態で上記配線基板上に 設けられていることが好ましい。この構成により、低温での溶融接合が可能なバンプ を有する配線基板が得られる。この配線基板に対して、上記バンプを利用して半導 体チップ等の他の電子装置を接合することができる。
[0010] この発明の半導体装置は、それぞれバンプを有する第 1半導体チップおよび第 2半 導体チップをバンプ同士を接合させて結合したチップ ·オン ·チップ構造の半導体装 置であって、上記第 1半導体チップおよび第 2半導体チップのうちの少なくともいずれ か一方が、上記の構成の電子装置力もなつている。この構成により、チップ 'オン'チ ップ構造の半導体装置が得られ、両チップのバンプ間の接合を低温の溶融接合ェ 程によって行える。
[0011] また、この発明の他の半導体装置は、絶縁基板上に配線導体が形成された配線基 板と、この配線基板に上記バンプを対向させて上記配線導体に接合された上記の電 子装置とを含む。この構成により、いわゆるフリップチップ接合型の半導体装置が得 られ、配線基板上への半導体チップのフリップチップ接合を、低温の溶融接合工程 によって行える。
この発明の半導体装置の製造方法は、半導体基板 (たとえば半導体ウェハ）にバン プを介して半導体チップを接合させることによって半導体装置を製造するための方法 である。上記バンプが上記半導体基板および半導体チップの少なくとも 、ずれか一 方の表面に形成されており、上記バンプが第 1金属材料力 なり、このバンプの頂面 に単体の状態の融点が上記第 1金属材料との合金の融点よりも低い第 2金属材料か らなる接合膜が形成されており、上記バンプの頂面と上記接合膜との間に、上記バン プの頂面の一部を覆うとともに残余の部分を露出するように、上記第 1金属材料に対 する拡散係数が上記第 2金属材料よりも低い第 3金属材料力 なる拡散防止膜が形 成されており、上記接合膜は、上記拡散防止膜上に形成された部分と、上記バンプ の頂面に接して形成された部分とを有している。そして、上記方法は、上記半導体チ ップが上記バンプを挟んで上記半導体基板上に配置された状態で、上記第 2金属 材料の単体の状態の融点以上であって、上記第 1金属材料および第 2金属材料の 合金の融点未満の第 1温度に上記接合膜を加熱することにより、上記半導体チップ を上記半導体基板に仮接合させる仮接合工程と、この仮接合工程の後に、上記第 1 金属材料および第 2金属材料の合金の融点以上の第 2温度に上記接合膜を加熱す ることにより、上記半導体チップを上記半導体基板に本接合させる本接合工程とを含 む。
[0012] この方法によれば、仮接合工程では、比較的低温での加熱によって、拡散防止膜 上の接合膜 (第 2金属材料単体の状態の膜)を溶融させることによって、半導体チッ プと半導体基板との接合が達成される。その後、比較的高温での加熱によって、バン プの頂面に接している接合膜 (第 1および第 2金属材料の合金膜)を溶融させること によって、接合膜と拡散防止膜との間の接合強度不足を補って、半導体チップを半 導体基板に強固に接合させることができる。
[0013] 上記本接合工程は、複数個の半導体チップを上記半導体基板上に仮接合させた 後に行われることが好まし 、。
この方法によれば、仮接合された複数個の半導体チップに関して、上記本接合ェ 程を一括して行うことができるから、製造工程を短縮することができるうえ、半導体基 板および半導体チップが経験することになる高温加熱プロセスの数が少なくなるから 、それらに形成された素子の特性を良好に保持することができる。
[0014] たとえば、半導体ウェハに複数個の半導体チップを上記仮接合によって接合した 後、これらの複数個の半導体チップに対して上記本接合を一括して行い、その後に 、 1個以上の所定個数の半導体チップを含む領域毎に半導体基板を切断 (ダイシン グ)して個片化すれば、複数個のチップ ·オン 'チップ構造の半導体装置を得ることが できる。
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を 参照して次に述べる実施形態の説明により明らかにされる。
図面の簡単な説明
[0015] [図 1]この発明の一実施形態に係る半導体装置の構成を説明するための図解的な断 面図である。
[図 2]上記半導体装置を構成する親チップに形成されたバンプの詳しい構成を説明 するための断面図である。
[図 3]図 3(a)は上記バンプの他の構成例を示す断面図であり、図 3(b)はその平面図 である。
[図 4]図 4(a)は上記バンプのさらに他の構成例を示す断面図であり、図 4(b)はその平 面図である。
[図 5]図 5(a)は上記バンプのさらに他の構成例を示す断面図であり、図 5(b)はその平 面図である。
[図 6]この発明の他の実施形態に係る半導体装置の構成を説明するための図解的な 断面図である。
[図 7]図 6の半導体装置における配線基板側のバンプの近傍の構成を拡大して示す 図解的な断面図である。
[図 8]この発明のさらに他の実施形態に係る半導体装置の製造工程を説明するため の図解的な斜視図である。
発明の実施の形態
[0016] 図 1は、この発明の一実施形態に係る半導体装置の構成を説明するための図解的 な断面図である。この半導体装置は、いわゆるチップ ·オン 'チップ構造を有していて
、親チップ 1上に子チップ 2, 3を接合して構成されている。親チップ 1および子チップ 2, 3はいずれも半導体チップ (たとえばシリコンチップ)であり、親チップ 1の活性面（ デバイスが形成された活性領域側表面）に子チップ 2, 3の活性面を対向させたフエ ース 'ツー 'フェース状態で接合されている。より具体的には、親チップ 1は、活性面を 上方に向けた姿勢でリードフレーム 5のアイランド部 6にダイボンディングされており、 この親チップ 1の上面に、子チップ 2, 3がフェースダウン姿勢で接合されている。親 チップ 1は、外部接続用のノ ッド（図示せず)を活性面に有しており、このパッドがリー ドフレーム 5のリード部 7に、ボンディングワイヤ 8を介して電気接続されている。そして 、親チップ 1、子チップ 2, 3、ボンディングワイヤ 8およびリードフレーム 5が、封止榭 脂 9によって封止されて、半導体パッケージが構成されている。リード部 7の一部は、 封止榭脂 9から露出し、外部接続部 (アウターリード部)として機能する。
[0017] 親チップ 1および子チップ 2, 3の活性面には、複数のバンプ Bl, B2, B3がそれぞ れ形成されている。親チップ 1のバンプ B1と子チップ 2のバンプ B2とが互いに接合さ れ、また、親チップ 1のバンプ B1と子チップ 3のバンプ B3とが互いに接合されている 。これにより、親チップ 1および子チップ 2はバンプ Bl, B2を介して電気的に接続さ れ、かつ、機械的に接合されている。同様に、親チップ 1および子チップ 3は、バンプ Bl, B3を介して電気的に接続され、かつ、機械的に接合されている。
[0018] 図 2は、親チップ 1に形成されたバンプ B1の詳しい構成を説明するための断面図 である。親チップ 1の本体部をなす半導体基板 (たとえばシリコン基板） 11の表面に は、たとえば、多層配線構造が形成されている。その最上層の配線層（または金属パ ッド） 12の一部は、表面保護膜 13に形成された開口力も露出しており、この開口を覆 うように、たとえば金 (Au)力もなるバンプ B1が、表面保護膜 13から隆起して形成さ れている。このバンプ B1の頂面には、バンプ B1の材料の拡散を防止するための拡 散防止膜 14が全域に形成されており、この拡散防止膜 14上に、たとえば錫 (Sn)か らなる接合膜 15が形成されている。つまり、接合膜 15は、その全部が拡散防止膜 14 上に形成されている。接合膜 15は、その膜厚が、 0. l m以上、 5 m以下とされる [0019] 接合膜 15の材料である Sn (融点は 232°C)は、バンプ B1の材料である Auよりも融 点が低ぐかつ、バンプ B1の材料である Auとの合金 (Au— Sn。融点は 280°C)より も、単体の状態の方が融点が低い。また、バンプ B1は、拡散防止膜 14の材料よりも 低融点の材料からなる。
拡散防止膜 14は、たとえば、 TiW膜からなる。この拡散防止膜 14の材料である Ti Wは、バンプ B1の材料である Auに対する拡散係数力 接合膜 15の材料である Snよ りも低い。また、拡散防止膜 14の膜厚は、 200 A以上とされる。拡散防止膜 14の膜 厚が 200 A未満であると、 Auや Snの拡散防止が不十分になる。
[0020] バンプ B1の形成は、めっき工程によって行える。また、拡散防止膜 14の形成は、 めっき工程またはスパッタエ程によって行える。さらに、接合膜 15の形成は、めっき 工程またはスパッタエ程によって行える。
子チップ 2, 3のバンプ B2, B3は、たとえば、 Auで構成されている。これらのバンプ B2, B3に関しては、その表面に、バンプ B1の場合と同様な拡散防止膜や接合膜が 設けられていてもよいが、一般的には、これらは必要ではない。
[0021] 親チップ 1に子チップ 2, 3を接合するときには、バンプ B1とバンプ B2, B3とを位置 合わせしてそれらの頂面を互いに突き合わせる。その後、たとえば、親チップ 1がカロ 熱されることにより、接合膜 15が、その材料である Snの融点以上の温度に加熱され る。これにより、接合膜 15が溶融するから、その後に、加熱を停止すれば、接合膜 15 が冷却して固化し、バンプ B1とバンプ B2, B3とが接合されることになる。
[0022] 拡散防止膜 14の働きにより、その上に形成されている接合膜 15は、バンプ B1の材 料との相互拡散が生じることなぐ Sn単体の状態に保持される。したがって、接合膜 1 5は、 Au— Sn合金の融点よりも遙かに低い温度（232°C程度）の加熱で容易に溶融 させることができる。これにより、低温での溶融接合工程によって良好な接合を達成 できるから、親チップ 1や子チップ 2, 3に形成された素子の特性を良好に保持するこ とがでさる。
[0023] 図 3(a)は、バンプ B1の他の構成例を示す断面図であり、図 3(b)はその平面図であ る。この構成例では、拡散防止膜 14が、バンプ B1の頂面の中央領域のみに形成さ れており、バンプ B1の頂面の周縁部領域は露出している。そして、接合膜 15は、拡 散防止膜 14を覆うとともに、バンプ Blの頂面の露出領域をも覆うように形成されてい る。すなわち、この構成例では、接合膜 15は、拡散防止膜 14の上に位置する中央領 域に存在する単体領域 15Aと、バンプ B1の頂面に接触した環状領域 (周縁部領域） に存在する合金領域 15Bとを有している。単体領域 15Aは、バンプ B1の材料である Auとの相互拡散が生じないので、単体の Snで構成されている。したがって、この単 体領域 15Aの融点は、約 232°Cである。合金領域 15Bは、バンプ B1の材料である A uとの相互拡散により生じた Au—Sn合金で構成されている。したがって、この合金領 域 15Bの融点は、約 280°Cである。
[0024] 上記のような構造は、拡散防止膜 14をバンプ B1の頂面の全域に形成した後に、そ の拡散防止膜 14をリソグラフイエ程によってパターユングすることによって形成できる
Snからなる接合膜 15と TiWからなる拡散防止膜 14との接合強度 (密着性)は必ず しも良くない。そこで、単体領域 15Aを利用してバンプ間の仮接合工程を行い、その 後に、合金領域 15Bを利用して本接合工程を行うことにより、充分な接合強度が得ら れる。
[0025] 親チップ 1に子チップ 2, 3を接合するときには、バンプ B1とバンプ B2, B3とを位置 合わせしてそれらの頂面を互いに突き合わせ、たとえば、親チップ 1を加熱することに より、接合膜 15が、その材料である Snの融点以上の温度 (ただし、 Au—Snの融点よ りも低い温度）に加熱される。これにより、接合膜 15の単体領域 15Aが溶融するから 、その後に、加熱を停止すれば、接合膜 15が冷却して固化し、バンプ B1とバンプ B2 , B3とが仮接合されることになる。
[0026] 親チップ 1に接合すべき全ての子チップ 2, 3を仮接合した後に、親チップ 1を加熱 して、接合膜 15を、合金領域 15Bを溶融させることができる温度 (約 280°C以上）に 加熱する。これにより、合金領域 15Bが溶融するから、その後に加熱を停止すれば、 接合膜 15が冷却して固化し、合金領域 15Bにおいてバンプ B1とバンプ B2, B3と力 S 強固に接合される。こうして、拡散防止膜 14が介在する単体領域 15Aにおける接合 強度不足が、拡散防止膜 14の介在のない合金領域 15Bにおける接合によって補わ れること〖こより、本接合が達成される。 [0027] 高温の溶融接合工程となる本接合工程は、全ての子チップ 2, 3を親チップ 1に接 合した後に行われるので、 1回のみの工程となる。したがって、親チップ 1および子チ ップ 2, 3に対する加熱回数を最小限に抑えることができるから、それらに形成された 素子の特性を良好に保持できる。
図 4(a)は、バンプ B1のさらに他の構成例を示す断面図であり、図 4(b)はその平面 図である。この構成例では、拡散防止膜 14が、バンプ B1の頂面の中央部および周 縁部を露出させ、残余の環状領域を覆う環状パターンに形成されている。このような 、拡散防止膜 14は、拡散防止膜 14をバンプ B1の頂面の全域に形成した後に、リソ グラフイエ程によってパターユングすることにより得られる。
[0028] 接合膜 15は、上記のような拡散防止膜 14を覆い、さらに、バンプ B1の露出部分に 接するように形成される。したがって、接合膜 15は、拡散防止膜 14よりも内側の中央 領域に対応する中央合金領域 151と、拡散防止膜 14上の領域である環状の単体領 域 152と、拡散防止膜 14よりも外側の周縁合金領域 153とを有することになる。単体 領域 152は、 Sn単体の領域であり、中央合金領域 151および周縁合金領域 153は 、バンプ B1の材料と接合膜 15の材料との相互拡散により生じた Au—Sn合金力ゝらな る領域である。
[0029] 親チップ 1および子チップ 2, 3の接合工程は、図 3(a)および図 3(b)の構成例の場合 と同様である。ただし、図 4(a)および図 4(b)の構成例の場合には、バンプ B1の中央 部および周縁部において、拡散防止膜 14の介在のない強固な接合が得られるので 、接合強度をさらに向上することができる。
図 5(a)は、バンプ B1のさらの他の構成例を示す断面図であり、図 5(b)はその平面 図である。この構成例では、図 4(a)および図 4(b)の構成の場合と同様な環状の第 1拡 散防止膜 14 (膜厚 200 A以上)がバンプ B1の頂面に形成され、この第 1拡散防止膜 14を覆い、さらにバンプ B1の頂面の露出部分を覆うように第 1接合膜 15 (膜厚 0. 1 111〜5 111)が形成されており、さらに、第 1接合膜 15上に、その中央領域を覆うと ともに周縁の環状領域を露出させる第 2拡散防止膜 24 (膜厚 200 A以上)が形成さ れ、さらに、この第 2拡散防止膜 24および第 1接合膜 15の露出部分を覆うように第 2 接合膜 25 (膜厚 0. 1 111〜5 111)が積層して形成されてぃる。第 1および第 2拡散 防止膜 14, 24は、たとえば、いずれも、 TiWからなる。また、たとえば、第 1接合膜 15 は、 Snからなり、第 2接合膜 25は Sn- In合金力もなる。 Sn-In合金の融点は、約 2 00°Cである。
[0030] 第 1拡散防止膜 14よりも外方の領域では、バンプ B1の材料である Auと、第 1接合 膜 15の材料である Snと、第 2接合膜 25の材料である Sn— Inとの拡散が生じていて 、この領域は、 Au— Sn— In合金領域 31となっている。この合金領域 31の内側であ つて、第 2拡散防止膜 24よりも外方の環状の領域では、第 1接合膜 15の材料である Snと第 2接合膜 25の材料である Sn— In合金との相互拡散が生じていて、この領域 は、 Snリッチな Sn-In合金領域 32となっている。また、第 2拡散防止膜 24上の領域 は、 Sn— In合金の単体領域 (Au元素が実質的に混入していない状態の領域） 33と なっている。さらに、第 1拡散防止膜 14と第 2拡散防止膜 24との間の領域 (Snリッチ な Sn-In合金領域 32の内側）は、 Sn単体領域 34となっている。そして、第 2拡散防 止膜 24の直下の中央領域であって、第 1拡散防止膜 14よりも内側の領域では、バン プ B1の材料である Auと第 1接合膜 15の材料である Snとの相互拡散が生じ、この領 域は、 Au— Sn合金領域 35となっている。
[0031] この構成の場合、 Snリッチな Sn— In合金領域 32は、約 200°C程度の加熱で溶融 させることができる力ゝら、上記の仮接合工程をより低温で行うことができる。
図 6は、この発明の他の実施形態に係る半導体装置の構成を説明するための図解 的な断面図である。この半導体装置は、配線基板 40の表面に半導体チップ 50, 60 をフリップチップ接合して構成されている。配線基板 40は、絶縁性基板 41と、この絶 縁性基板 41上に形成された配線導体 (たとえば、 Cuからなる） 42と、この配線導体 4 2上に突出して形成された複数のバンプ B40とを備えている。絶縁性基板 41の表面 は、バンプ B40の部位を除き、レジストまたは榭脂（以下「レジスト等」という。）44で被 覆されている。
[0032] 半導体チップ 50, 60は、活性面を配線基板 40の表面に対向させたフェースダウン 姿勢で配線基板 40に接合されている。これらの半導体チップ 50, 60の活性面には、 バンプ B50, B60がそれぞれ複数設けられている。これらのバンプ B50, B60は、レ ジスト等 44に形成された開口力も露出しているバンプ B40にそれぞれ接合されてお り、これにより、半導体チップ 50, 60の配線基板 40への接合が達成されている。
[0033] 図 7は、配線基板 40のバンプ B40の近傍の構成を拡大して示す図解的な断面図 である。バンプ B40は、たとえば、配線導体 42上に形成された Auめっき層で構成さ れている。このバンプ B40の頂面は、たとえば TiWからなる膜厚 200 A以上の拡散 防止膜 70によって全域が被覆されており、この拡散防止膜 70上にたとえば Snからな る膜厚 0. 1 μ m以上 5 μ m以下の接合膜 55が形成されている。すなわち、バンプ B4 0に関連する構成は、上述の図 2に示されたバンプ B1に関連する構成と同様になつ ている。
[0034] したがって、バンプ B40の材料と接合膜 55の材料との相互拡散が生じることはなく 、接合膜 55は、 Sn単体の膜となっている。したがって、 Snの融点 (約 232°C)程度の 低温の加熱によって接合膜 55を溶融させることができ、半導体チップ 50, 60のバン プ B50, B60をバンプ B40に接合することができる。
半導体チップ 50, 60のノンプ B50, B60は、たとえば、 Auで構成されている。これ らのバンプ B50, B60の表面にも拡散防止膜と接合膜との積層構造を形成してもよ いが、通常は不要である。
[0035] 拡散防止膜 70と接合膜 55との密着力のみでは接合強度が不足する場合には、バ ンプ B40上に、図 3(a)および図 3(b)、図 4(a)および図 4(b)または図 5(a)および図 5(b) の場合と同様な積層構造を設ければよい。この場合には、まず、比較的低温 (たとえ ば 232°C前後）の加熱によって接合膜 15, 25の単体領域の溶融を生じさせて、接合 すべきすベての半導体チップ 50, 60を配線基板 40に仮接合し、その後に、短時間 の高温加熱（ 280°C程度）によって Au— Sn合金部分や Au— Sn— In合金部分の溶 融を生じさせて、本接合を行えばよい。
[0036] 図 8は、この発明のさらに他の実施形態に係る半導体装置の製造工程を説明する ための図解的な斜視図である。この実施形態では、チップ 'オン'チップ構造の半導 体装置が製造される。具体的に説明すると、半導体ウェハ (たとえばシリコンウェハ） Wには、複数個の半導体チップに対応した複数のチップ領域 Aが予め形成され、こ のチップ領域 Aには、上述の図 3(a)および図 3(b)、図 4(a)および図 4(b)または図 5(a) および図 5(b)に示す積層膜を頂面に有するバンプ Bが予め形成されている。この状 態の半導体ウェハ wに対して、自動実装機械によって、複数個の半導体チップじが 複数のチップ領域 Aにそれぞれ順次配置されていく。半導体チップ Cの下方に向け られた活性面には、バンプ Bに接合すべきバンプ（図示せず）が形成されている。
[0037] 複数個の半導体チップ Cを複数のチップ領域 Aに順次配置していくとき、半導体ゥ エノ、 Wは、上記仮接合工程に対応した所定の低温 (たとえば、 232°C前後）に保持さ れる。これにより、バンプ B上では、接合膜の単体部分が溶融して、半導体チップじの バンプと仮接合されることになる。
半導体ウェハ W上の所定の複数のチップ領域 A (たとえば、すべてのチップ領域 A )に半導体チップ Cを仮接合し終えると、次に、半導体ウェハ Wは、上記本接合工程 に対応した所定の高温 (たとえば、 280°C程度）に所定の短時間だけ加熱される。こ れにより、接合膜の合金部分が溶融し、強固な結合が達成される。半導体ウェハ W が 280°C程度の高温に加熱されるのは、本接合工程における短時間に限定されるか ら、半導体ウェハ Wや半導体チップ Cに形成された素子特性に対する影響を最小限 に抑制しつつ、半導体チップ Cを半導体ウェハ Wに接合することができる。
[0038] その後、半導体ウェハ Wは、スクライブライン Lに沿って切断され、チップ領域 Aごと に分離される。これにより、チップ 'オン'チップ構造の半導体装置の個片が複数個得 られること〖こなる。
以上、この発明の 3つの実施形態について説明した力 この発明はさらに他の形態 で実施することもできる。たとえば、上記の実施形態では、親チップ 1、配線基板 40 および半導体ウェハ Wの側に設けられるバンプの頂面に拡散防止膜および接合膜 を形成することとした力 子チップ 2, 3、半導体チップ 50, 60および半導体チップ C の側に設けられるバンプの頂面に拡散防止膜および接合膜を設けることとし、親チッ プ 1、配線基板 40および半導体ウェハ W側のバンプの頂面には、拡散防止膜およ び接合膜を設けな 、ようにしてもょ 、。
[0039] また、上記の実施形態では、互いに接合されるバンプカ^、ずれも Au力 なって ヽ る例について説明した力 バンプの材料は、たとえば、 Cuであってもよぐ互いに接 合されるバンプの材料が共通している必要もない。すなわち、たとえば、 Auバンプと Cuバンプとが接合膜を介して接合されてもょ 、。 また、互いに接合される電子装置 (配線基板または半導体チップ)の両方にバンプ を設けておく必要はなぐいずれか一方にのみバンプを設けておいてもよい。たとえ ば、配線基板上に半導体チップをフリップチップ接合する場合に、半導体チップ側に のみバンプを設けておき、このバンプを配線基板上に配線導体に接合するようにして もよい。この場合には、半導体チップ側のバンプの頂面に、拡散防止膜および接合 膜の積層構造を形成しておけばょ 、。
[0040] さらに、上記の実施形態では、接合膜の材料として、 Snおよび Sn— In合金を例示 したが、これらのほかにも、インジウム（In)を用いることができる。一般に、バンプの頂 面に、バンプの材料よりも低融点の接合膜を形成すればよい。より具体的には、接合 膜 Zバンプの材料の組み合わせとしては、 SnZAu、 Sn/Cu, In/Au, In/Cu, I nZSnなどを例示できる。
[0041] また、上記の実施形態では、拡散防止膜として TiW膜を例示した力 ほかにも、 Ni 膜、 Ti膜および Cr膜などを拡散防止膜として用いることができる。ただし、いずれの 薄膜の場合にも、十分な拡散防止機能を得るためには、 200 A以上の膜厚とするこ とが好ましい。
また、上記図 6および図 7の構成の場合、 Cuからなる配線導体 42と Au力もなるバ ンプ B40との間に Ni層を介在させて、これらの間の相互拡散を抑制することが好まし い。
[0042] 本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容 を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定 して解釈されるべきではなぐ本発明の精神および範囲は添付の請求の範囲によつ てのみ限定される。
この出願は、 2004年 8月 11日に日本国特許庁に提出された特願 2004— 23470 7号に対応しており、この出願の全開示はここに引用により組み込まれるものとする。

Claims

請求の範囲
[1] 基板と、
基板の表面に形成され、第 1金属材料からなるバンプと、
このバンプの頂面に形成され、単体の状態の融点が上記第 1金属材料との合金の 融点よりも低い第 2金属材料力 なり、他の装置の電気接続部との接合のための接 合膜と、
上記バンプの頂面と上記接合膜との間に介在され、上記第 1金属材料に対する拡 散係数が上記第 2金属材料よりも低い第 3金属材料力 なり、上記バンプの頂面の少 なくとも一部を覆うように形成された拡散防止膜とを含む、電子装置。
[2] 上記拡散防止膜は、上記バンプの頂面全域を覆っており、
上記接合膜の全部が上記拡散防止膜上に形成されている、請求項 1記載の電子 装置。
[3] 上記拡散防止膜は、上記バンプの頂面の一部を覆うとともに残余の部分を露出する ように形成されており、
上記接合膜は、上記拡散防止膜上に形成された部分と、上記バンプの頂面に接し て形成された部分とを有している、請求項 1記載の電子装置。
[4] 上記基板は、半導体基板であり、
上記電子装置は、半導体チップである、請求項 1記載の電子装置。
[5] 上記基板は、絶縁基板上に配線導体が形成された配線基板であり、
上記バンプは、上記配線導体に接合された状態で上記配線基板上に設けられて いる、請求項 1記載の電子装置。
[6] それぞれバンプを有する第 1半導体チップおよび第 2半導体チップをバンプ同士を 接合させて結合したチップ ·オン ·チップ構造の半導体装置であって、
上記第 1半導体チップおよび第 2半導体チップのうちの少なくともいずれか一方が、 請求項 4記載の電子装置からなっている、半導体装置。
[7] 絶縁基板上に配線導体が形成された配線基板と、
この配線基板に上記バンプを対向させて上記配線導体に接合された請求項 4記載 の電子装置とを含む、半導体装置。
[8] 半導体基板にバンプを介して半導体チップを接合させることによって半導体装置を 製造するための方法であって、
上記バンプが上記半導体基板および半導体チップの少なくともいずれか一方の表 面に形成されており、上記バンプが第 1金属材料からなり、このバンプの頂面に単体 の状態の融点が上記第 1金属材料との合金の融点よりも低い第 2金属材料力 なる 接合膜が形成されており、上記バンプの頂面と上記接合膜との間に、上記バンプの 頂面の一部を覆うとともに残余の部分を露出するように、上記第 1金属材料に対する 拡散係数が上記第 2金属材料よりも低い第 3金属材料力 なる拡散防止膜が形成さ れており、上記接合膜は、上記拡散防止膜上に形成された部分と、上記バンプの頂 面に接して形成された部分とを有しており、
上記方法は、
上記半導体チップが上記バンプを挟んで上記半導体基板上に配置された状態で 、上記第 2金属材料の単体の状態の融点以上であって、上記第 1金属材料および第 2金属材料の合金の融点未満の第 1温度に上記接合膜を加熱することにより、上記 半導体チップを上記半導体基板に仮接合させる仮接合工程と、
この仮接合工程の後に、上記第 1金属材料および第 2金属材料の合金の融点以上 の第 2温度に上記接合膜を加熱することにより、上記半導体チップを上記半導体基 板に本接合させる本接合工程とを含む、半導体装置の製造方法。
[9] 上記本接合工程は、複数個の半導体チップを上記半導体基板上に仮接合させた後 に行われる、請求項 8記載の半導体装置の製造方法。
PCT/JP2005/011009 2004-08-11 2005-06-16 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法 Ceased WO2006016449A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020067013645A KR101140481B1 (ko) 2004-08-11 2005-06-16 전자 장치 및 이를 이용한 반도체 장치, 및 반도체 장치의제조 방법
US10/577,450 US7612456B2 (en) 2004-08-11 2005-06-16 Electronic device, semiconductor device using same, and method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-234707 2004-08-11
JP2004234707A JP4718809B2 (ja) 2004-08-11 2004-08-11 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2006016449A1 true WO2006016449A1 (ja) 2006-02-16

Family

ID=35839225

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/011009 Ceased WO2006016449A1 (ja) 2004-08-11 2005-06-16 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7612456B2 (ja)
JP (1) JP4718809B2 (ja)
KR (1) KR101140481B1 (ja)
CN (1) CN100511613C (ja)
TW (1) TW200616127A (ja)
WO (1) WO2006016449A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4431606B2 (ja) * 2007-10-05 2010-03-17 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
FI122217B (fi) * 2008-07-22 2011-10-14 Imbera Electronics Oy Monisirupaketti ja valmistusmenetelmä
JP5273073B2 (ja) * 2010-03-15 2013-08-28 オムロン株式会社 電極構造及び当該電極構造を備えたマイクロデバイス用パッケージ
US8803001B2 (en) 2011-06-21 2014-08-12 Toyota Motor Engineering & Manufacturing North America, Inc. Bonding area design for transient liquid phase bonding process
US9044822B2 (en) 2012-04-17 2015-06-02 Toyota Motor Engineering & Manufacturing North America, Inc. Transient liquid phase bonding process for double sided power modules
US10058951B2 (en) 2012-04-17 2018-08-28 Toyota Motor Engineering & Manufacturing North America, Inc. Alloy formation control of transient liquid phase bonding
JP6044885B2 (ja) * 2012-08-08 2016-12-14 パナソニックＩｐマネジメント株式会社 実装方法
JP2014116367A (ja) * 2012-12-06 2014-06-26 Fujitsu Ltd 電子部品、電子装置の製造方法及び電子装置
TWI600129B (zh) 2013-05-06 2017-09-21 奇景光電股份有限公司 玻璃覆晶接合結構
US9773711B2 (en) * 2014-12-01 2017-09-26 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54159173A (en) * 1978-06-07 1979-12-15 Hitachi Ltd Construction of bump electrode
JPS62117346A (ja) * 1985-11-18 1987-05-28 Fujitsu Ltd 半導体装置
JP2004079685A (ja) * 2002-08-13 2004-03-11 Rohm Co Ltd 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
US20020047217A1 (en) * 1995-03-01 2002-04-25 Elke Zakel Metallic undercoating for solder materials
KR100467946B1 (ko) * 1997-01-24 2005-01-24 로무 가부시키가이샤 반도체 칩의 제조방법
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
JP3420917B2 (ja) * 1997-09-08 2003-06-30 富士通株式会社 半導体装置
US6387793B1 (en) * 2000-03-09 2002-05-14 Hrl Laboratories, Llc Method for manufacturing precision electroplated solder bumps
JP2002289768A (ja) 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP2002190490A (ja) 2000-12-20 2002-07-05 Denso Corp バンプを有する電子部品
US7053479B2 (en) * 2001-03-26 2006-05-30 Citizen Watch Co., Ltd. Package of semiconductor device and its manufacturing method
TW531873B (en) * 2001-06-12 2003-05-11 Advanced Interconnect Tech Ltd Barrier cap for under bump metal
JP3787295B2 (ja) 2001-10-23 2006-06-21 ローム株式会社 半導体装置
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6914332B2 (en) * 2002-01-25 2005-07-05 Texas Instruments Incorporated Flip-chip without bumps and polymer for board assembly
US6835593B2 (en) 2002-08-01 2004-12-28 Rohm Co., Ltd. Method for manufacturing semiconductor device
US20050151268A1 (en) * 2004-01-08 2005-07-14 Boyd William D. Wafer-level assembly method for chip-size devices having flipped chips
KR100597993B1 (ko) * 2004-04-08 2006-07-10 주식회사 네패스 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
US7176583B2 (en) * 2004-07-21 2007-02-13 International Business Machines Corporation Damascene patterning of barrier layer metal for C4 solder bumps

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54159173A (en) * 1978-06-07 1979-12-15 Hitachi Ltd Construction of bump electrode
JPS62117346A (ja) * 1985-11-18 1987-05-28 Fujitsu Ltd 半導体装置
JP2004079685A (ja) * 2002-08-13 2004-03-11 Rohm Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2006054311A (ja) 2006-02-23
US20070075422A1 (en) 2007-04-05
KR101140481B1 (ko) 2012-04-30
CN1906745A (zh) 2007-01-31
KR20070042492A (ko) 2007-04-23
TW200616127A (en) 2006-05-16
US7612456B2 (en) 2009-11-03
CN100511613C (zh) 2009-07-08
JP4718809B2 (ja) 2011-07-06

Similar Documents

Publication Publication Date Title
KR100846270B1 (ko) 반도체장치 및 그 제조방법
JP4908750B2 (ja) 半導体装置
US20060170089A1 (en) Electronic device and method for fabricating the same
JP3787295B2 (ja) 半導体装置
TW200427040A (en) Chip structure and method for fabricating the same
KR20060053168A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP5894092B2 (ja) 半導体装置の実装構造および半導体装置の製造方法
JP2002164498A (ja) 半導体装置およびその製法
US20110198750A1 (en) Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device
US7420814B2 (en) Package stack and manufacturing method thereof
JP4718809B2 (ja) 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP5300470B2 (ja) 半導体パッケージ及び同パッケージを形成する方法
JPS6189657A (ja) 半導体装置およびその製造方法
JP3670625B2 (ja) 半導体装置およびその製造方法
WO2007023747A1 (ja) 半導体チップおよびその製造方法ならびに半導体装置
JP2004063804A (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
JP2021034600A (ja) 半導体装置
JP2004047537A (ja) 半導体装置及びその製造方法
JP7382167B2 (ja) 電子装置、および電子装置の製造方法
JP2018088505A (ja) 半導体装置およびその製造方法
JP4668608B2 (ja) 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP7416607B2 (ja) 半導体装置
JP4791104B2 (ja) 半導体チップおよび半導体チップの製造方法
JP2018190782A (ja) 半導体装置の製造方法および半導体装置
JP6722371B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580001708.8

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007075422

Country of ref document: US

Ref document number: 10577450

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020067013645

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 10577450

Country of ref document: US

122 Ep: pct application non-entry in european phase