WO2005116307A1 - 炭化ケイ素単結晶ウェハの製造方法 - Google Patents

炭化ケイ素単結晶ウェハの製造方法 Download PDF

Info

Publication number
WO2005116307A1
WO2005116307A1 PCT/JP2005/009568 JP2005009568W WO2005116307A1 WO 2005116307 A1 WO2005116307 A1 WO 2005116307A1 JP 2005009568 W JP2005009568 W JP 2005009568W WO 2005116307 A1 WO2005116307 A1 WO 2005116307A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
silicon carbide
single crystal
carbide single
source gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/009568
Other languages
English (en)
French (fr)
Inventor
Takayuki Maruyama
Toshimi Chiba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bridgestone Corp
Original Assignee
Bridgestone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bridgestone Corp filed Critical Bridgestone Corp
Priority to US11/597,568 priority Critical patent/US7785414B2/en
Priority to JP2006513917A priority patent/JPWO2005116307A1/ja
Priority to EP05743804A priority patent/EP1752567B1/en
Publication of WO2005116307A1 publication Critical patent/WO2005116307A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide

Definitions

  • the present invention relates to a silicon carbide single crystal wafer particularly suitable as an electronic device, an optical device, and the like, and a method for efficiently manufacturing the above silicon carbide single crystal wafer.
  • silicon carbide Since silicon carbide has a larger band gap than silicon and has excellent dielectric breakdown characteristics, heat resistance, radiation resistance, and the like, it is used as a small and high-output electronic device material such as a semiconductor. Due to its excellent bondability with other compound semiconductors having excellent optical properties, it has been attracting attention as an optical device material.
  • silicon carbide crystals silicon carbide single crystals have the advantage over silicon carbide polycrystals in that they are particularly excellent in uniformity of the characteristics within the wafer when applied to devices such as wafers. .
  • a light emitting device, an electronic device, or the like is manufactured using a silicon carbide single crystal wafer, it is usually necessary to epitaxially grow a thin film on the wafer.
  • CVD growth is performed at a high temperature of 1700 to 1800 ° C or more. This is because growth at a temperature lower than 1700 ° C significantly deteriorates the flatness of the growth surface due to the occurrence of triangular pit defects.
  • members such as susceptors that maintain the wafer are greatly consumed, and the consumed members generate impurities, which lower the electrical characteristics of the epitaxially grown film Tend to.
  • a wafer with a crystal polymorphism of 6H and an off-angle of 3.5 degrees, which is currently common for wafers with a polymorphism of 6H is provided.
  • the utilization rate of Balta single crystal is 84%, which is equivalent to 16% unused.
  • the utilization rate is further 69%. , Which leads to an increase in wafer price, which is not preferable.
  • the off-angle is large, the C-plane dislocation density on the growth surface increases, which causes a problem of deterioration of device characteristics. Further, when the off-angle is large, it becomes difficult to separate the manufactured device by cleavage. This is a particularly important problem in an optical device such as a laser diode that uses the cleavage plane itself.
  • Patent Document 1 US Patent No. 4912064
  • the ⁇ -type (hexagonal) silicon carbide single crystal has an off-state of 0.4 to 2 degrees as a whole with respect to a plane obtained orthogonally to the [0001] c-axis of the silicon carbide single crystal.
  • a silicon carbide single crystal wafer obtained by a manufacturing method comprising: a step of epitaxially growing a crystal.
  • the supply ratio (C / Si) of the carbon source gas (C) to the silicon source gas (Si) is 0.5 to 1.4.
  • FIG. 1 is a schematic diagram showing a (0001) plane of a hexagonal silicon carbide single crystal.
  • FIG. 2 is a view showing a differential interference microscope image of the surface of the silicon carbide single crystal wafer according to Example 1.
  • FIG. 3 is a view showing an atomic force microscope image of L m angle on the surface of the silicon carbide single crystal wafer according to Example 1.
  • FIG. 4 is a diagram showing a roughness curve on a white line in FIG. 3.
  • FIG. 5 is a view showing a differential interference microscope image of the surface of the silicon carbide single crystal wafer according to Comparative Example 1.
  • FIG. 6 is a view showing a differential interference microscope image of the surface of a silicon carbide single crystal wafer according to Comparative Example 2.
  • FIG. 7 is a diagram showing the relationship between the off-angle and the surface roughness (relative value) of the wafer according to Examples 1 to 3 and Comparative Examples 3 to 5.
  • FIG. 8 is a view showing a differential interference microscope image of the surface of a silicon carbide single crystal wafer according to Example 5.
  • FIG. 9 is a view showing an atomic force microscope image of L m angle on the surface of the silicon carbide single crystal wafer according to Example 5.
  • FIG. 10 is a diagram showing a roughness curve on a white line in FIG. 9.
  • FIG. 11 is a view showing a differential interference microscope image of the surface of a silicon carbide single crystal wafer according to Comparative Example 6.
  • FIG. 12 is a diagram showing a 1.4 m square atomic force microscope image of the surface of a silicon carbide single crystal wafer according to Example 8.
  • FIG. 13 is a diagram showing a roughness curve on a white line in FIG.
  • FIG. 14 is a view showing a differential interference microscope image of the surface of a silicon carbide single crystal wafer according to Comparative Example 7.
  • FIG. 15 is a diagram showing a differential interference microscope image of the surface of a silicon carbide single crystal wafer according to Example 9.
  • FIG. 16 is a diagram showing a 1.4 m square atomic force microscope image of the surface of a silicon carbide single crystal wafer according to Example 9.
  • FIG. 17 is a diagram showing a roughness curve on a white line in FIG. 16;
  • FIG. 18 is a view showing a differential interference microscope image of the surface of a silicon carbide single crystal wafer according to Comparative Example 8.
  • a plane obtained orthogonal to the [0001] c-axis of a silicon carbide single crystal refers to the [0001] c-axis of a hexagonal silicon carbide single crystal as shown in FIG. Means any one surface that goes directly to
  • the “off angle” refers to the angle of inclination of the hexagonal silicon carbide single crystal when tilted from the (0001) c plane.
  • a wafer is cut from the prepared silicon carbide single crystal at an off angle of 0.4 to 2 degrees as a whole with respect to a plane obtained orthogonally to the [0001] c-axis of the silicon carbide single crystal. . If the off angle is less than 0.4 degrees, as shown in FIG. 7, many irregularities of 1.5 nm or more are generated on the epitaxial growth surface of silicon carbide, and it becomes difficult to manufacture a good device. Also, if the off-angle exceeds 2 degrees, the decrease in the utilization rate of the Balta crystal cannot be ignored.
  • the off angle is preferably 0.4 to 1.2 force, and more preferably 0.4 to 0.8.
  • the cut-out ueno is subjected to surface treatment to remove processing damage on the wafer surface.
  • the surface treatment method include chemical mechanical polishing (CMP) and hydrogen etching.
  • the wafer is placed in a chemical vapor deposition (CVD) apparatus.
  • the chemical vapor deposition apparatus include a horizontal hot wall CVD apparatus.
  • heat resistance is high and the member can be directly induction-heated at a high frequency.
  • High purity graphite is desirable.
  • a silicon source gas and a carbon source gas are supplied.
  • the silicon source gas include monosilane, monochlorosilane, dichlorosilane, trichlorosilane, and the like.
  • monosilane gas because it has high reactivity and does not generate corrosive by-products.
  • propane gas in view of the power S such as acetylene, ethylene, ethane, and propane, and the high efficiency of the carbon source.
  • hydrogen (H 2) gas as the carrier gas.
  • the supply ratio (CZSi) of carbon (C) in the source gas to silicon (Si) in the silicon source gas is preferably 0.5 to 1.4. If CZSi is less than 0.5, silicon is precipitated in the gas phase to make good epitaxial growth difficult.If it exceeds 1.4, macroscopic triangular pit defects that can be seen from slight crystal defects on the substrate surface This is because such a phenomenon easily occurs. It is possible to grow on the above-mentioned CZSi in the early stage of growth, and then to continuously grow different layers under different conditions from the above-mentioned CZSi. It is also preferable to etch the substrate surface during the heating or cooling, or to introduce an appropriate gas for the purpose of suppressing the etching. It is also possible to mix a gas containing an appropriate amount of impurities so as to obtain desired electric characteristics during growth.
  • the silicon source gas and the carbon source gas are reacted to epitaxially grow a silicon carbide single crystal on the wafer.
  • an appropriate amount of propane gas is introduced when the temperature exceeds 1300 to 1400 ° C. Further, the temperature is raised to 1550 to 1700 ° C and maintained at such a temperature, and under a reduced pressure suitable for a desired growth rate or the like, an appropriate amount of the above silane gas and propane gas to become CZSi is introduced to obtain a desired film thickness. Perform epitaxy growth for the time needed to be completed.
  • the growth rate of the epitaxy layer increases as the growth temperature increases and as the amount of silane gas and propane gas introduced increases. In this case, if the growth rate is too high, defects are likely to occur, and it is difficult to obtain a mirror-finished film. Therefore, defects It is also desirable in terms of manufacturing efficiency to select conditions under which the growth rate is as high as possible within a range that does not occur. Adjusting the growth rate for the purpose of obtaining a flatter epitaxial growth surface is particularly effective for the 4H key surface.
  • a silicon carbide single crystal wafer is manufactured.
  • OEOl In epitaxy growth of silicon carbide single crystal using a substrate perpendicular to the c-axis, the epitaxy growth using the silicon plane is generally wider than the epitaxy growth on the carbon plane. Is easy to control. For this reason, the epitaxial characteristics of the epitaxial growth film on the key surface can control the electrical characteristics in a wider range than that of the carbon surface. On the other hand, bunching of surface steps is generally more likely to occur on the C surface than on the C surface. In other words, it is generally more difficult to obtain a flat epitaxial growth surface than a carbon surface. However, according to the manufacturing method of the embodiment of the present invention, it is possible to obtain an extremely flat epitaxial growth surface without depending on either the silicon surface or the carbon surface.
  • a silicon carbide single crystal wafer having a wafer diameter of 50 mm or more even when manufacturing a large-diameter ueno, for example, a silicon carbide single crystal wafer having a wafer diameter of 50 mm or more, an extremely flat epitaxy. A growth surface can be obtained. That is, a silicon carbide single crystal wafer having a wafer diameter of 50 mm or more is provided. Further, regardless of whether the ⁇ -type silicon carbide single crystal is 4H or 6 °, a silicon carbide single crystal wafer can be manufactured in the same manner as described above.
  • the off-angle has a distribution in the wafer plane
  • the silicon carbide single crystal should have an off-angle of 0.4 to 2 degrees at least 80% of the total area of the wafer cut from the silicon carbide single crystal.
  • the force also cuts the wafer. Specifically, when it is difficult to set a constant off angle over the entire surface of the wafer, the off angle is increased from 0 degrees in a substantially concentric manner toward the periphery of the central force of the wafer, and the off angle is 0.4 degrees. It is convenient to limit the area less than a narrow area near the center of the wafer (less than 20% of the total area).
  • the off-angle is increased by approximately 0 ° in a substantially concentric manner from one end of the wafer toward the center, and the area where the off-angle is less than 0.4 ° is near the one end of the wafer (20% or less of the entire area).
  • Narrow It is similarly convenient to limit the area to a smaller area.
  • the silicon carbide single crystal wafer is manufactured by the method for manufacturing a silicon carbide single crystal according to the above embodiment.
  • Nomarski (differential interference) optical microscope observation of the surface of silicon carbide single crystal wafer shows no surface defects such as macroscopic triangular pits as reported previously, despite the extremely small off-angle. Absent.
  • the silicon carbide single crystal wafer has an extremely flat surface with an asperity of less than 2 nm as measured by an atomic force microscope (AFM) in a region where the off angle is 0.4 degrees or more. Also, no linear or dot-like macroscopic irregularities exceeding the micron length, which occur when the off angle is less than 0.4 degrees, are not seen at all.
  • AFM atomic force microscope
  • the number of basal plane dislocations inherited from the substrate is extremely small, less than lOZcm 2 . Therefore, high-quality elements can be manufactured.
  • the surface roughness when the detection area or the measurement spot diameter is large as in the optical measurement, the roughness is averaged and estimated to be small. In general, the smaller the measurement area, the smaller the maximum value of the roughness (maximum height: Ry). Therefore, in this specification, ⁇ surface roughness '' is defined as Ry determined by AFM in a measurement area of 1 m square or more.Ry is sufficiently small and the macro unevenness as described above is not observed. Is defined.
  • a MOS (Meta 1 Oxide Semiconductor) field effect transistor is expected as an electronic device using a silicon carbide single crystal wafer.
  • the gate oxide film (insulating film) of the MOS structure is usually formed on the surface of the epitaxially grown film by thermally oxidizing the epitaxially grown film. Therefore, in order to produce an oxide film having a constant film thickness and a constant withstand voltage, the surface of the epitaxial growth film before oxidation is sufficiently flat compared to the order of the oxide film thickness. U, which is preferred. Since the thickness of the gate oxide film is generally 20 to 60 nm, if the allowable variation width of the oxide film thickness is 10%, the surface roughness of the epitaxial growth film is about 2 to 6 nm or less.
  • the surface roughness of the silicon carbide single crystal according to the present invention does not exceed 2 nm as described above. Therefore, the book
  • the silicon carbide single crystal according to the invention is suitably used for manufacturing electronic devices, particularly MOS field-effect transistors.
  • the silicon carbide single crystal wafer of the present invention has a very flat surface with no macroscopic triangular pits or polymorphs mixed therein, and has extremely low quality with few basal plane dislocations. Therefore, it is suitable for use in electronic devices, particularly power devices and light emitting diodes, which are excellent in high voltage resistance, dielectric breakdown characteristics, heat resistance, radiation resistance and the like.
  • Wafer A 6H wafer (diameter: 50.8 mm) with an off-angle of 0.4 degrees was prepared as a wafer, and the prepared wafer surface was mirror-polished and then heated and etched at 1400 ° C for 30 minutes in hydrogen. Was used.
  • the film thickness was 6. As shown in Fig. 5, a large number of linear undulations with a height of 5 nm to 10 nm were generated almost in parallel at intervals of about 20 ⁇ m on the entire surface of the wafer.
  • Wafer A 6H wafer with an off angle of 0.04 degrees (diameter: 50.8 mm) was prepared, and the silicon wafer surface was mirror-polished and then CMP-polished with silica colloid for 8 hours. was used.
  • the film thickness was 7. As shown in Fig. 6, a large number of point-like raised portions (diameter: 100 to 200 ⁇ m) with a height of about 20 nm were generated on the entire surface of the wafer.
  • Example 3 The off angles were 0.1 degree (Comparative Example 3), 0.2 degree (Comparative Example 4), 0.3 degree (Comparative Example 5), 0.6 degree (Example 2), and 1.2 degrees, respectively.
  • the surface roughness of the obtained epitaxy film was measured in a 20 m square range using an atomic force microscope, and the maximum value of irregularities (Ry) was obtained.
  • Fig. 7 shows the relationship between the off angle of the wafer and the surface roughness (relative value). It was shown that by setting the off angle to 0.4 degrees or more, a silicon carbide single crystal with an extremely flat surface can be obtained even when the off angle is small.
  • Wafer A 6H wafer (diameter: 50.8 mm) with an off angle of 0.4 degrees is prepared, and the prepared wafer is mirror-polished on its key surface and then CMP polished with silica colloid for 8 hours.
  • the prepared wafer is mirror-polished on its key surface and then CMP polished with silica colloid for 8 hours.
  • Wafer A 6H wafer (diameter: 50.8 mm) with an off angle of 0.4 degrees is prepared as a wafer, and after polishing the carbon surface of the prepared wafer to a mirror-like surface, it is heated in oxygen at 1100 ° C for 5 hours. An oxide film formed on the surface was removed with hydrofluoric acid, and CMP polishing was performed for 8 hours using silica colloid.
  • a mirror-like film without macro triangular pits was obtained on the entire surface of the wafer.
  • the thickness of the epitaxial layer was 3.7 m.
  • the surface roughness was measured with an atomic force microscope, as shown in FIG. 9: In the m-square range, the maximum value of the unevenness (Ry) was 0.748 nm.
  • the roughness curve on the white line in FIG. 9 is as shown in FIG.
  • the carbon surface as in the case of the silicon surface, a plurality of wafers having off angles were prepared and epitaxially grown. As a result, it was confirmed that a tendency similar to the result shown in FIG. 7 was obtained.
  • Wafer The same wafer as in Example 4 was used except that CMP polishing was not performed.
  • Example 6 An experiment was performed in the same manner as in Example 1 except that the supply ratios (CZSi) of the source gases were set to 0.8 (Example 6) and 1.4 (Example 7), respectively.
  • Example 2 As a result, the same results as in Example 1 were obtained, and the surface roughness measured by an atomic force microscope did not exceed 2 nm and was flat.
  • Wafer A 4H wafer (diameter: 50.8 mm) with an off-angle of 0.4 degrees was prepared, and the prepared wafer was mirror-polished and heat-etched at 1300 ° C for 60 minutes in hydrogen. Was used.
  • the wafer was placed in the same hot wall CVD apparatus as in Example 1. Then, 70slm of hydrogen was flowed while rotating the wafer, and the temperature was raised while maintaining the pressure at 120mbar. did. At a temperature exceeding 1400 ° C., 8 sccm of propane gas was introduced. The temperature was further raised to 1650 ° C, and while maintaining the temperature at 1650 ° C, 34 sccm of monosilane gas and 8 sccm of propane gas were introduced to perform epitaxy growth for 1.5 hours. The source gas supply ratio (CZSi) was 0.7. Thereafter, the temperature was lowered under the same pressure and atmosphere as when the temperature was raised.
  • CZSi source gas supply ratio
  • a mirror-like film without defects such as macro triangular pits was obtained over the entire surface of the wafer.
  • the film thickness of the epitaxal layer was 3.8 ⁇ m.
  • Observation with a Nomarski (differential interference) optical microscope revealed that, as in Example 1, the central force of the wafer showed no linear or dot-like area up to the periphery, showing macroscopic irregularities exceeding the micron order. Unacceptable strength.
  • the maximum value of the unevenness (Ry) was 1.85 nm in the 1.angular range.
  • the roughness curve on the white line in FIG. 12 is as shown in FIG.
  • Wafer A 4H wafer (diameter: 50.8 mm) with an off angle of 0.3 ° was prepared, and the prepared wafer was mirror-polished and heat-etched in hydrogen at 1300 ° C for 60 minutes. Was used.
  • Wafer A 4H wafer (diameter: 50.8 mm) with an off-angle of 0.4 degrees is prepared as a wafer, and the carbon surface of the prepared wafer is mirror-polished and heated in oxygen at 1100 ° C for 5 hours. The oxide film formed on the surface was removed with hydrofluoric acid, and after heat etching in hydrogen at 1400 ° C. for 30 minutes, CMP polishing with silica colloid for 8 hours was used.
  • a mirror-like film having no defects such as macro triangular pits was obtained on the entire surface of the wafer.
  • the thickness of the epitaxal layer was 2.8 ⁇ m.
  • the central force of the wafer also reached the peripheral portion, with a linear or dot-like length exceeding the micron order. There is no area showing macro unevenness I could't help.
  • the maximum value of irregularities (Ry) was 1.63 nm in the 1.angle range.
  • the roughness curve on the white line in FIG. 16 was as shown in FIG.
  • Wafer A 4H wafer (diameter: 50.8 mm) with an off-angle of 0.3 degrees is prepared as a wafer, and after polishing the carbon surface of the prepared wafer to a mirror surface, it is heated in oxygen at 1100 ° C for 5 hours. The oxide film formed on the surface was removed with hydrofluoric acid, and after heat etching in hydrogen at 1400 ° C. for 30 minutes, CMP polishing with silica colloid for 8 hours was used.
  • a method for manufacturing a silicon carbide single crystal wafer capable of improving the utilization rate of a silicon carbide single crystal, improving device characteristics, and improving cleavage properties, and manufacturing the same A silicon carbide single crystal wafer obtained by the method is obtained.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

　α型（六方晶）炭化ケイ素単結晶から、前述の炭化ケイ素単結晶の〔０００１〕ｃ軸に直交して得られる平面に対し全体として０．４～２度のオフ角となるようにウェハを切り出す工程と、上記ウェハを反応容器内に配置する工程と、上記反応容器内にケイ素源ガスと炭素源ガスを供給する工程と、上記ケイ素源ガスと前記炭素源ガスとを反応させて、上記ウェハ上にα型（六方晶）炭化ケイ素単結晶をエピタキシャル成長させる工程と、を備える炭化ケイ素単結晶ウェハの製造方法。かかる製造方法によれば、絶縁破壊特性、耐熱性、耐放射線性等に優れたパワーデバイス等の電子デバイスや、レーザーダイオード等の光学デバイスやその基板などに特に好適であり、マクロな三角ピットや多型の混入がなく表面が平坦で基底面転位も少なく劈開性も良好な高品質のα型（六方晶）炭化ケイ素単結晶ウェハが提供される。

Description

炭化ケィ素単結晶ウェハの製造方法
技術分野
[0001] 本発明は、電子デバイス、光学デバイス等として特に好適な炭化ケィ素単結晶ゥヱ ハ並びに上記炭化ケィ素単結晶ウェハを効率よく製造し得る方法に関する。
背景技術
[0002] 炭化ケィ素は、ケィ素に比し、バンドギャップが大きぐ絶縁破壊特性、耐熱性、耐 放射線性等に優れることから、小型で高出力の半導体等の電子デバイス材料として 、また、光学的特性に優れた他の化合物半導体との接合性に優れることから、光学 デバイス材料として注目されてきている。カゝかる炭化ケィ素の結晶の中でも、炭化ケィ 素単結晶は、炭化ケィ素多結晶に比し、ウェハ等のデバイスに応用した際にウェハ内 特性の均一性等に特に優れるという利点がある。
[0003] 炭化ケィ素単結晶ウェハを用いて発光デバイス、電子デバイスなどを作製する場合 、通常ウェハに薄膜をェピタキシャル成長させる必要がある。例えば α型炭化ケィ素 単結晶ウェハの（0001) c面上に α型炭化ケィ素をェピタキシャル成長させるには、 1 700〜1800°C以上の高温で CVD成長が行われている。これは 1700°Cより低温で 成長を行うと三角ピット欠陥の発生等により成長表面の平坦性が著しく損なわれるか らである。し力し、 1700〜1800°C以上で成長させた場合、ウェハを維持するサセプ ター等部材の消耗が激しぐまた消耗した部材力 発生する不純物により、ェピタキ シャル成長した膜の電気特性が低下する傾向がある。
[0004] 一方、ウェハの（0001) c面に対し数度傾いた、いわゆるオフ角を有するウェハを用 いると、 1500〜1600°Cでも欠陥のないェピタキシャル成長が可能になる。しかし、 オフ角が大きいとバルタ単結晶の利用率の低下が著しくなり、特にウェハが大口径に なるほど問題となる。例えば〔0001〕 c軸方向に成長させた、結晶径が 50mmで結晶 高さ 20mmのバルタ単結晶から、結晶多型が 6Hのウェハで現在一般的な 3. 5度の オフ角を設けてウェハを作製する場合、バルタ単結晶の利用率は 84%となり 16%相 当が未利用となる。そして結晶径が 100mmに拡大した場合には利用率が更に 69% にまで低下することとなり、ウェハ価格の上昇につながって好ましくない。また、オフ角 が大きいと成長面の C面転位密度が大きくなるため、素子特性の低下が問題となる。 更にオフ角が大きいと作製された素子を劈開により分離することが困難になる。これ はレーザーダイオード等劈開面そのものを利用する光学デバイスにおいては特に重 要な問題である。
[0005] 上記問題を解決する手段としていくつかの技術が提案されているが、バルタ炭化ケ ィ素単結晶の利用率の向上と素子特性の向上の点で改善の余地が残されている（ 例えば、特許文献 1参照。）。
特許文献 1：米国特許 4912064号
発明の開示
発明が解決しょうとする課題
[0006] そのため、バルタ炭化ケィ素単結晶の利用率の向上と素子特性の向上、さらに劈 開性の向上を図ることができる炭化ケィ素単結晶ウェハの製造方法及びその製造方 法により得られた炭化ケィ素単結晶ウェハが求められていた。
課題を解決するための手段
[0007] (1) α型 (六方晶)炭化ケィ素単結晶から、上記炭化ケィ素単結晶の〔0001〕 c軸に 直交して得られる平面に対し全体として 0. 4〜2度のオフ角となるようにウェハを切り 出す工程と、上記ウェハを反応容器内に配置する工程と、上記反応容器内にケィ素 源ガスと炭素源ガスを供給する工程と、上記ケィ素源ガスと上記炭素源ガスとを反応 させて、上記ウェハ上に α型（六方晶）炭化ケィ素単結晶をェピタキシャル成長させ る工程と、を備える炭化ケィ素単結晶ウェハの製造方法。
[0008] (2)上記炭化ケィ素単結晶から切り出された上記ウェハは、上記ウェハの全面積の 8 0%以上でオフ角が 0. 4〜2度である上記（1)記載の炭化ケィ素単結晶ウェハの製 造方法。
[0009] (3)上記炭化ケィ素単結晶から切り出したウェハ表面が加工損傷を含まな 、ようにェ ピタキシャル成長前に表面処理を行う上記（1)または（2)に記載の炭化ケィ素単結 晶ウェハの製造方法。
[0010] (4)上記炭素源ガス (C)と上記ケィ素源ガス (Si)の供給比（C/Si)は、 0. 5〜1. 4で ある上記（1)〜（3)の 、ずれかに記載の炭化ケィ素単結晶ウェハの製造方法。
[0011] (5) 1550〜1700°Cにおいて、上記炭素源ガスと上記ケィ素源ガスとを反応させる 上記（1)〜 (4)の 、ずれかに記載の炭化ケィ素単結晶ウェハの製造方法。
[0012] (6)ウェハの中心力 周辺に向けて略同心円状にオフ角を 0度力 増加させ、オフ角 が 0. 4度未満の面積をウェハ中心付近の領域に限定する上記（1)〜（5)の 、ずれ かに記載の炭化ケィ素単結晶ウェハの製造方法。
[0013] (7)上記オフ角が 0. 4〜1度である上記（1)〜（6)のいずれかに記載の炭化ケィ素 単結晶ウェハの製造方法。
[0014] (8)ゥ ハ表面の全面で表面粗さが 2nm以下であり、かつ平坦である炭化ケィ素単 結晶ウェハ。
[0015] (9)上記表面粗さが 1. 5nm以下である上記（8)に記載の炭化ケィ素単結晶ウェハ。
[0016] (10) α型（六方晶）炭化ケィ素単結晶から、上記炭化ケィ素単結晶の〔0001〕 c軸に 直交して得られる平面に対して全体として 0. 4〜2度のオフ角となるようにウェハを切 り出す工程と、上記ウェハを反応容器内に配置する工程と、
上記反応容器内にケィ素源ガスと炭素源ガスを供給する工程と、上記ケィ素源ガスと 上記炭素源ガスとを反応させて、上記ウェハ上に (X型 (六方晶)炭化ケィ素単結晶を ェピタキシャル成長させる工程と、を備える製造方法により得られる炭化ケィ素単結 晶ウェハ。
[0017] (11)上記炭化ケィ素単結晶から切り出された上記ウェハは、上記ウェハの全面積の 80%以上でオフ角が 0. 4〜2度である上記（10)記載の炭化ケィ素単結晶ウェハ。
[0018] (12)上記炭化ケィ素単結晶から切り出したウェハ表面が加工損傷を含まないように ェピタキシャル成長前に表面処理を行う上記（10)または（11)に記載の炭化ケィ素 単結晶ウェハ。
[0019] (13)上記炭素源ガス (C)と上記ケィ素源ガス (Si)の供給比（C/Si)は、 0. 5〜1. 4 である上記（10)〜（12)のいずれかに記載の炭化ケィ素単結晶ウェハ。
[0020] (14) 1550〜1700°Cにおいて、上記炭素源ガスと上記ケィ素源ガスとを反応させる 上記（10)〜（13)のいずれかに記載の炭化ケィ素単結晶ウェハ。
図面の簡単な説明 [図 1]図 1は、六方晶炭化ケィ素単結晶の（0001)面を示すための概略図である。
[図 2]図 2は、実施例 1にかかる炭化ケィ素単結晶ウェハ表面の微分干渉顕微鏡像を 示す図である。
[図 3]図 3は、実施例 1にかかる炭化ケィ素単結晶ウェハ表面の： L m角の原子間力 顕微鏡像を示す図である。
[図 4]図 4は、図 3中の白線上での粗さ曲線を示す図である。
[図 5]図 5は、比較例 1にかかる炭化ケィ素単結晶ウェハ表面の微分干渉顕微鏡像を 示す図である。
[図 6]図 6は、比較例 2にかかる炭化ケィ素単結晶ウェハ表面の微分干渉顕微鏡像を 示す図である。
[図 7]図 7は、実施例 1〜3、比較例 3〜5にかかるウェハのオフ角と表面粗さ（相対値) との関係を示す図である。
[図 8]図 8は、実施例 5にかかる炭化ケィ素単結晶ウェハ表面の微分干渉顕微鏡像を 示す図である。
[図 9]図 9は、実施例 5にかかる炭化ケィ素単結晶ウェハ表面の： L m角の原子間力 顕微鏡像を示す図である。
[図 10]図 10は、図 9中の白線上での粗さ曲線を示す図である。
[図 11]図 11は、比較例 6にかかる炭化ケィ素単結晶ウェハ表面の微分干渉顕微鏡 像を示す図である。
[図 12]図 12は、実施例 8にかかる炭化ケィ素単結晶ウェハ表面の 1. 4 m角の原子 間力顕微鏡像を示す図である。
[図 13]図 13は、図 12中の白線上での粗さ曲線を示す図である。
[図 14]図 14は、比較例 7にかかる炭化ケィ素単結晶ウェハ表面の微分干渉顕微鏡 像を示す図である。
[図 15]図 15は、実施例 9にかかる炭化ケィ素単結晶ウェハ表面の微分干渉顕微鏡 像を示す図である。
[図 16]図 16は、実施例 9にかかる炭化ケィ素単結晶ウェハ表面の 1. 4 m角の原子 間力顕微鏡像を示す図である。 [図 17]図 17は、図 16中の白線上での粗さ曲線を示す図である。
[図 18]図 18は、比較例 8にかかる炭化ケィ素単結晶ウェハ表面の微分干渉顕微鏡 像を示す図である。
発明を実施するための最良の形態
[0022] 以下に実施の形態を挙げて本発明を説明する。尚、本発明は以下の実施の形態 に限定されな 、ことは 、うまでもな!/、。
[0023] 本明細書において、「炭化ケィ素単結晶の〔0001〕 c軸に直交して得られる平面」と は、図 1に示すような六方晶炭化ケィ素単結晶の〔0001〕 c軸に直行するいずれか一 つの面をいう。また、「オフ角」とは、六方晶炭化ケィ素単結晶の（0001) c面から、傾 斜させた際の傾斜角度をいう。
[0024] 炭化ケィ素単結晶ウェハの製造方法の実施形態について説明する：
(ィ)まずバルタ状の (X型 (六方晶)炭化ケィ素単結晶を用意する。
[0025] (口）用意した炭化ケィ素単結晶から、炭化ケィ素単結晶の〔0001〕 c軸に直交して得 られる平面に対し全体として 0. 4〜2度のオフ角でウェハを切り出す。オフ角が 0. 4 度未満になると図 7に示すように炭化ケィ素のェピタキシャル成長表面に 1. 5nm以 上の凹凸が多数発生して良好な素子の作製が困難となるからである。またオフ角が 2 度を超えるとバルタ結晶の利用率低下が無視できなくなるからである。例えば〔0001 〕c軸方向に成長させた、結晶径が 50mmで結晶高さ 20mmのバルタ単結晶から、結 晶多型が 6Hのウェハで現在一般的な 3. 5度のオフ角を設けてウェハを作製する場 合のバルタ単結晶の利用率は 84%であり、オフ角が 2度の場合は 91%である。一方 、オフ角が 0. 4度の場合は 98%にまで結晶利用率の増加を図ることが出来る。以上 よりウェハの利用率の観点からは、オフ角は 0. 4〜1. 2力好ましく、 0. 4〜0. 8がさら に好ましい。そして、基板欠陥由来の欠陥発生を防止するために、切り出したウエノ、 に表面処理を行いウェハ表面の加工損傷を取り除く。表面処理方法としては、例え ば化学的機械的研磨 (CMP)、水素エッチング等が挙げられる。
[0026] (ハ)次に、上記ウェハを化学蒸着 (CVD)装置内に配置する。化学蒸着装置として は横型ホットウォール CVD装置等が挙げられる。上記ウェハを配置するサセプター の構成部材としては、耐熱性が高ぐまた部材を直接高周波で誘導加熱できる点で、 高純度黒鉛が望ましい。金属不純物等の漏出や高温下での損耗を更に小さくするた め、部材表面を高純度の炭化ケィ素や炭化タンタル等でコーティングすることも、好 適に行われる。
[0027] (二)そして、反応容器内を反応温度まで加熱した後、ケィ素源ガスと炭素源ガスを供 給する。ケィ素源ガスとしては、モノシラン、モノクロロシラン、ジクロロシラン、トリクロ口 シラン等が挙げられるが、反応性が高く腐食性副生成物が発生しない点でモノシラン ガスを用いることが好ましい。炭素源ガスとしては、アセチレン、エチレン、ェタン、プ 口パン等が挙げられる力 S、炭素源として高効率である点でプロパンガスを用いること が好ましい。また、キャリアガスとしては水素 (H )ガスを用いることが好ましい。炭素
2
源ガス中の炭素 (C)と、ケィ素源ガス中のケィ素（Si)の供給比 (CZSi)は 0. 5〜1. 4とすることが好ましい。 CZSiが 0. 5未満となると気相中でケィ素が析出して良好な ェピタキシャル成長が困難になり、 1. 4を超えると基板表面の僅かな結晶欠陥から目 視できるマクロな三角ピット欠陥等が容易に発生するようになるからである。なお、成 長初期に上記 CZSiで成長を行い、その後上記 CZSiと異なる条件で異なる層を引 き続き成長させること等が可能である。また、昇温や降温の途中に基板表面のエッチ ングを行ったり、あるいはエッチングを抑える目的で適当なガスを導入する等が好適 に行われる。また、成長中に目的の電気特性が得られるように適量の不純物を含む ガスを混入することも可能である。
[0028] (ホ)ケィ素源ガスと炭素源ガスとを反応させて、ウェハ上に炭化ケィ素単結晶をェピ タキシャル成長させる。例えば、ウェハを回転させながら水素ガスを流し、圧力を 0〜 200mbarに保ったまま昇温することが好ましい。基板のエッチングを抑える目的で、 1300〜1400°Cを超えたところで適量のプロパンガスを導入する。さらに、 1550〜1 700°Cまで昇温し、かかる温度に維持し目的の成長速度等に好適な減圧状態で上 記 CZSiとなる適量のシランガスとプロパンガスを導入して目的の膜厚が得られるの に必要な時間ェピタキシャル成長を行う。一般に 1700°Cまでの温度範囲内であれ ば、成長温度を高めるにつれて、また導入するシランガスとプロパンガスの量を増加 させるにつれて、ェピタキシャル層の成長速度は速くなる。この場合、成長速度が早 すぎると欠陥が発生しやすくなり、鏡面膜を得ることが困難になる。そのため、欠陥が 発生しない範囲で、成長速度ができるだけ早くなる条件を選ぶことが製造効率の面 力も望ましい。また、より平坦なェピタキシャル成長面を得る目的から成長速度を調 整することは特に 4Hのケィ素面において有効である。
[0029] 以上のようにして、炭化ケィ素単結晶ウェハが製造される。（OOOl) c軸に垂直な基 板を用いた炭化ケィ素単結晶のェピタキシャル成長では、ケィ素面を用いたェピタキ シャル成長の方が一般に炭素面でのェピタキシャル成長よりも広い範囲で不純物量 の制御が容易である。そのため、ケィ素面でのェピタキシャル成長膜の方が炭素面 に比較してより広い範囲で電気特性の制御が可能である。一方、ケィ素面では一般 的に炭素面に比較して表面ステップのバンチングが生じやすい。つまり、平坦なェピ タキシャル成長面を得ることは一般に炭素面よりも困難とされている。しかしながら、 本発明の実施形態に力かる製造方法によれば、ケィ素面及び炭素面のいずれかに 依存せずに極めて平坦なェピタキシャル成長面を得ることができる。
[0030] また本発明の実施形態に力かる製造方法によれば、大口径のウエノ、、例えばゥヱ ハの直径が 50mm以上の炭化ケィ素単結晶ウェハの製造に際しても、極めて平坦な ェピタキシャル成長面を得ることができる。即ち、ウェハの直径が 50mm以上の炭化 ケィ素単結晶ウェハが提供される。さらに、 α型炭化ケィ素単結晶が 4H, 6Ηのいず れであっても、上記と同様にして炭化ケィ素単結晶ウェハを製造することができる。
[0031] (実施形態の変形例）
バルタ結晶の利用率の向上と、基板欠陥の伝播を低減する観点からは、オフ角を 0 . 4〜1度で出来るだけ小さくしたウェハを炭化ケィ素単結晶から切り出すことが好ま しい。また、ウェハ面内でオフ角が分布を持つ場合、炭化ケィ素単結晶から切り出し たウェハの全面積の 80%以上でオフ角が 0. 4〜2度となるように、炭化ケィ素単結晶 力もウェハを切り出すことが好ましい。具体的には、ウェハの全面で一定のオフ角とす ることが困難な場合、ウェハの中心力 周辺に向けて略同心円状にオフ角を 0度から 増加させ、オフ角が 0. 4度未満の面積をウェハ中心付近 (全体の面積の 20%以下） の狭 、領域に限定すると都合がょ 、。
[0032] またはウェハの一端部から中心に向けて略同心円状にオフ角を 0度力 増加させ、 オフ角が 0. 4度未満の面積をウェハの一端部付近 (全体の面積の 20%以下）の狭 い領域に限定することも同様に都合がよい。実施形態に沿って実質的にウェハの全 面でオフ角を 0. 4度以上とすることで、ウェハの面内に通常存在するオフ角やオフ方 向の分布に依らず、常にウェハの全面でマクロな凹凸のない極めて平坦なェピタキ シャル成長面を得ることができる。
[0033] (炭化ケィ素単結晶ウェハ）
炭化ケィ素単結晶ウェハは、上記実施形態にかかる炭化ケィ素単結晶の製造方法 により製造される。ノマルスキー (微分干渉)光学顕微鏡により炭化ケィ素単結晶ゥ ハの表面観察を行うと、オフ角が極めて小さいにも関わらず従来報告されているよう なマクロな三角ピット等の表面欠陥は全く見られない。さらに上記炭化ケィ素単結晶 ウェハは、オフ角が 0. 4度以上の領域において、原子間力顕微鏡 (AFM)による表 面の凹凸が 2nmを超えず極めて平坦である。また、オフ角が 0. 4度未満の場合に発 生するような線状あるいは点状の、長さがミクロンオーダーを越えるマクロな凹凸は一 切見られない。さら〖こ、基板から引き継がれる基底面転位の数も lOZcm2以下と極 めて少ない。そのため、高品質な素子の製造が可能となる。なお、表面粗さについて は光学的測定のように検出領域もしくは測定スポット径が大きいと粗さが平均化され 小さく見積もられる。また測定領域が狭いほど一般的には粗さの最大値 (最大高さ: R y)は小さくなる。そこで、本明細書において「表面粗さ」とは AFMにより 1 m角以上 の測定領域で求められた Ryとし、 Ryが十分小さく上記のようなマクロな凹凸も見られ な ヽ表面を平坦な面と定義する。
[0034] 炭化ケィ素単結晶ウェハを用いた電子デバイスで期待されるものとして MOS (Meta 1 Oxide Semiconductor)電界効果トランジスタが挙げられる。 MOS構造のゲート酸化 膜 (絶縁膜)は通常ェピタキシャル成長膜を熱酸ィ匕することによりェピタキシャル成長 膜表面に形成される。したがって、一定膜厚で耐圧が一定の酸ィ匕膜を作製するため には、酸ィ匕前のェピタキシャル成長膜表面は、この酸ィ匕膜厚のオーダーに比較して 十分に平坦にすることが好ま U、。上記ゲート酸ィ匕膜の厚みは 20〜60nmが一般的 であることから、酸化膜厚の許容される変動幅が 10%とすると、ェピタキシャル成長 膜の表面粗さは 2〜6nm程度以下であることが必要となる。この場合、本発明にかか る炭化ケィ素単結晶の表面粗さは上記の通り 2nmを超えることがない。そのため、本 発明にかかる炭化ケィ素単結晶は電子デバイス、特に MOS電界効果トランジスタの 製造に好適に用いられる。
[0035] (用途）
本発明の炭化ケィ素単結晶ウェハは、マクロな三角ピットや多型の混入がなぐ表 面が平坦で基底面転位も少なぐ極めて高品質である。そのため、耐高電圧、絶縁 破壊特性、耐熱性、耐放射線性等に優れた、電子デバイス、特にパワーデバイスや 発光ダイオード等に好適に用いられる。
実施例
[0036] 以下に実施例及び比較例を示して本発明につ 、て具体的に説明する力 本発明 が以下の実施例に限定されるものでな ヽことは言うまでもな 、。
[0037] (実施例 1)ケィ素面
ウェハ：ウェハとしては、オフ角 0. 4度の 6Hウェハ（直径 50. 8mm)を用意し、用意 したウェハのケィ素面表面を鏡面研磨後、水素中 1400°Cで 30分間、加熱エツチン グしたものを用いた。
成長条件:炭化タンタルでコーティングした黒鉛力 なり、ガス流路の断面が縦 3cm 、横 17cmであるサセプターを備えた、横型ホットウォール CVD装置内に上記ウェハ を配置した。そして、ウェハを回転させながら水素 70slmを流し、圧力を 120mbarに 保ったまま昇温した。 1400°Cを超えたところでプロパンガス 8sccmを導入した。さら に 1650。Cまで昇温し、 1650。Cを維持して、モノシランガス 20sccmを導入して 1. 5 時間ェピタキシャル成長を行った。原料ガスの供給比（CZSi)は 1. 2であった。 結果：図 2に示すように、ウェハ全面でマクロな三角ピット等の欠陥のない鏡面膜が 得られた。また、高さ 2nm以上、幅 2 m以上の凹凸が容易に観察、認識可能である ノマルスキー (微分干渉)光学顕微鏡で観察したところ、ウェハの中心力も周辺部に 至るまで線状または点状の凹凸を示す領域が全く認められず、平坦であることが確 認された。ェピタキシャル層の膜厚は 7. 2 mであった。表面粗さを原子間力顕微 鏡で測定した結果、図 3に示すように： L m角範囲で、凹凸最大値 (Ry)は 1. 165η mであった。また図 3中の白線上の粗さ曲線は図 4に示す通りとなった。
[0038] (比較例 1)ケィ素面 ウェハ：ウェハとしては、オフ角 0. 2度の 6Hウエノ、（直径 50. 8mm)を用意し、用意 したウェハのケィ素面表面を鏡面研磨後、水素中 1400°Cで 30分間加熱エッチング したものを用いた。
成長条件：実施例 1と同様に行った。
結果：膜厚は 6. だ力 図 5に示すように、ウェハ全面に高さ 5nm〜10nmの 線状起伏部が約 20 μ m間隔でほぼ平行に多数発生した。
[0039] (比較例 2)ケィ素面
ウェハ：ウェハとしては、オフ角 0. 04度の 6Hウエノ、（直径 50. 8mm)を用意し、用 意したウェハのケィ素面表面を鏡面研磨後、シリカコロイドにより CMP研磨を 8時間 行ったものを用いた。
成長条件：実施例 1と同様に行った。
結果:膜厚は 7. だ力 図 6に示すように、ウェハ全面に高さ 20nm程度の点 状降起部（直径 100〜200 μ m)が多数発生した。
[0040] (実施例 2、 3、比較例 3、 4、 5)ケィ素面
実験:オフ角がそれぞれ 0. 1度 (比較例 3)、0. 2度 (比較例 4)、 0. 3度 (比較例 5) 、 0. 6度（実施例 2)、 1. 2度（実施例 3)である 6Hウェハ（直径 50. 8mm)を用意した 他は実施例 1と同様に実験を行った。得られたェピタキシャル膜の表面粗さを原子間 力顕微鏡を用いて 20 m角範囲で測定し、凹凸最大値 (Ry)を求めた。
結果:ウェハのオフ角と表面粗さ (相対値）との関係を図 7に示す。オフ角を 0. 4度 以上に設定することでオフ角が小さくても極めて平坦な表面の炭化ケィ素単結晶が 得られることが示された。
[0041] (実施例 4)ケィ素面
ウェハ：ウェハとしては、オフ角 0. 4度の 6Hウェハ（直径 50. 8mm)を用意し、用意 したウェハのケィ素面表面を鏡面研磨後、シリカコロイドにより CMP研磨を 8時間行 つたものを用いた。
成長条件：実施例 1と同様に行った。
結果:ウェハ全面でマクロな三角ピット等の欠陥のない鏡面膜が得られた。ェピタキ シャル層の膜厚は 7. であった。 [0042] (実施例 5)炭素面
ウェハ：ウェハとしては、オフ角 0. 4度の 6Hウェハ（直径 50. 8mm)を用意し、用意 したウェハの炭素面表面を鏡面研磨後、酸素中に 1100°Cで 5時間加熱した後に表 面の生成した酸ィ匕膜をフッ酸で除去し、さらにシリカコロイドにより CMP研磨を 8時間 行ったものを用いた。
成長条件：実施例 1と同様の条件でェピタキシャル成長を行った。
結果：図 8に示したようにウェハ全面でマクロな三角ピット等のない鏡面膜が得られ た。ェピタキシャル層の膜厚は 3. 7 mであった。表面粗さを原子間力顕微鏡で測 定した結果、図 9に示すように: m角範囲で、凹凸最大値 (Ry)は 0. 748nmであつ た。また図 9中の白線上の粗さ曲線は図 10に示す通りとなった。その他、炭素面につ いて、ケィ素面と同様に、オフ角度をもつウェハを複数用意してェピタキシャル成長さ せた結果、図 7に示す結果と類似する傾向が得られることを確認した。
[0043] (比較例 6)ケィ素面
ウェハ： CMP研磨を行なわなかった以外は実施例 4と同様のものを用いた。
成長条件：実施例 1と同様に行った。
結果：図 11に示すように、 1辺の長さが 1mm前後で深さ 1 μ m前後の三角形状のピ ット欠陥がウェハ全面に多数発生した。
[0044] (実施例 6, 7)ケィ素面
原料ガスの供給比 (CZSi)をそれぞれ 0. 8 (実施例 6)、 1. 4 (実施例 7)にした以 外は、実施例 1と同様に実験を行った。
その結果、実施例 1と同様の結果が得られ、原子間力顕微鏡による表面粗さも 2n mを超えず平坦であった。
[0045] (実施例 8)ケィ素面
ウェハ：ウェハとしては、オフ角 0. 4度の 4Hウェハ（直径 50. 8mm)を用意し、用意し たウェハのケィ素面表面を鏡面研磨後、水素中 1300°Cで 60分間、加熱エッチング したものを用いた。
[0046] 成長条件：実施例 1と同様のホットウォール CVD装置内に上記ウェハを配置した。そ して、ウェハを回転させながら水素 70slmを流し、圧力を 120mbarに保ったまま昇温 した。 1400°Cを超えたところでプロパンガス 8sccmを導入した。さらに 1650°Cまで 昇温し、 1650°Cを維持して、モノシランガス 34sccmとプロパンガス 8sccmを導入し て 1. 5時間ェピタキシャル成長を行った。原料ガスの供給比（CZSi)は 0. 7であつ た。その後昇温時と同じ圧力と雰囲気のもとで降温した。
[0047] 結果:ウェハ全面でマクロな三角ピット等の欠陥のない鏡面膜が得られた。ェピタキシ ャル層の膜厚は 3. 8 μ mであった。ノマルスキー (微分干渉)光学顕微鏡で観察した ところ、実施例 1と同様に、ウェハの中心力も周辺部に至るまで線状又は点状の、長 さがミクロンオーダーを越えるマクロな凹凸を示す領域が全く認められな力つた。得ら れたェピタキシャル膜の表面粗さを原子間力顕微鏡で測定した結果、図 12に示すよ うに 1. 角範囲で、凹凸最大値 (Ry)は 1. 85nmであった。また図 12中の白線 上の粗さ曲線は図 13に示す通りとなった。
[0048] (比較例 7)ケィ素面
ウェハ：ウェハとしては、オフ角 0. 3度の 4Hウェハ（直径 50. 8mm)を用意し、用意し たウェハのケィ素面表面を鏡面研磨後、水素中 1300°Cで 60分間、加熱エッチング したものを用いた。
[0049] 成長条件：実施例 8と同様に行った。
[0050] 結果：膜厚は 3. だが、図 14に示すように、ウェハのほぼ全面に高さ 10nm〜2 Onmの線状起伏部が 100〜200 μ m間隔でほぼ平行に多数発生した。
[0051] (実施例 9 :炭素面）
ウェハ：ウェハとしては、オフ角 0. 4度の 4Hウェハ（直径 50. 8mm)を用意し、用意し たウェハの炭素面表面を鏡面研磨後、酸素中に 1100°Cで 5時間加熱した後に表面 の生成した酸ィ匕膜をフッ酸で除去し、さらに水素中 1400°Cで 30分間、加熱エツチン グした後に、シリカコロイドにより CMP研磨を 8時間行ったものを用いた。
[0052] 成長条件：実施例 1と同様の条件でェピタキシャル成長を行った。
[0053] 結果:ウェハ全面でマクロな三角ピット等の欠陥のない鏡面膜が得られた。ェピタキシ ャル層の膜厚は 2. 8 μ mであった。ノマルスキー (微分干渉)光学顕微鏡で観察した ところ、図 15に示したように、実施例 1と同様に、ウェハの中心力も周辺部に至るまで 線状又は点状の、長さがミクロンオーダーを越えるマクロな凹凸を示す領域が全く認 められな力つた。得られたェピタキシャル膜の表面粗さを原子間力顕微鏡で測定した 結果、図 16に示すように 1. 角範囲で、凹凸最大値 (Ry)は 1. 63nmであった 。また図 16中の白線上の粗さ曲線は図 17に示す通りとなった。
[0054] (比較例 8)炭素面
ウェハ：ウェハとしては、オフ角 0. 3度の 4Hウェハ（直径 50. 8mm)を用意し、用意し たウェハの炭素面表面を鏡面研磨後、酸素中に 1100°Cで 5時間加熱した後に表面 の生成した酸ィ匕膜をフッ酸で除去し、さらに水素中 1400°Cで 30分間、加熱エツチン グした後に、シリカコロイドにより CMP研磨を 8時間行ったものを用いた。
[0055] 成長条件:実施例 9と同様に行った。
[0056] 結果：膜厚は 3. O /z mだが、図 18に示すように、ウェハのほぼ全面に高さ 5nm〜10 nmの線状起伏部が 20〜： LOO μ m間隔でほぼ平行に多数発生した。
[0057] 本出願は、同出願人により先にされた日本国特許出願、すなわち、特願 2004— 1 58113号（出願曰 2004年 5月 27曰）及び特願 2004— 338058号（出願曰 2004年 11月 22日）に基づく優先権主張を伴うものであって、これらの明細書を参照のため にここに組み込むものとする。
産業上の利用の可能性
[0058] 本発明によれば、バルタ炭化ケィ素単結晶の利用率の向上と素子特性の向上、及 び劈開性の向上を図ることができる炭化ケィ素単結晶ウェハの製造方法及びその製 造方法により得られた炭化ケィ素単結晶ウェハが得られる。

Claims

請求の範囲
[1] a型 (六方晶)炭化ケィ素単結晶から、前記炭化ケィ素単結晶の〔0001〕 c軸に直 交して得られる平面に対し全体として 0. 4〜2度のオフ角となるようにウェハを切り出 す工程と、
前記ゥ ハを反応容器内に配置する工程と、
前記反応容器内にケィ素源ガスと炭素源ガスを供給する工程と、
前記ケィ素源ガスと前記炭素源ガスとを反応させて、前記ウェハ上に α型 (六方晶) 炭化ケィ素単結晶をェピタキシャル成長させる工程と、を備える炭化ケィ素単結晶ゥ ェハの製造方法。
[2] 前記炭化ケィ素単結晶から切り出された前記ウェハは、前記ウェハの全面積の 80 %以上でオフ角が 0. 4〜2度であることを特徴とする請求項 1記載の炭化ケィ素単結 晶ウェハの製造方法。
[3] 前記炭化ケィ素単結晶から切り出したウェハ表面が加工損傷を含まな 、ようにェピ タキシャル成長前に表面処理を行うことを特徴とする請求項 1または 2に記載の炭化 ケィ素単結晶ウェハの製造方法。
[4] 前記炭素源ガス (C)と前記ケィ素源ガス (Si)の供給比 (C/Si)は、 0. 5〜1. 4であ ることを特徴とする請求項 1〜3のいずれか 1項に記載の炭化ケィ素単結晶ウェハの 製造方法。
[5] 1550〜1700°Cにおいて、前記炭素源ガスと前記ケィ素源ガスとを反応させること を特徴とする請求項 1〜4のいずれか 1項に記載の炭化ケィ素単結晶ウェハの製造 方法。
[6] ウェハの中心力 周辺に向けて略同心円状にオフ角を 0度力 増加させ、オフ角が 0. 4度未満の面積をウェハ中心付近の領域に限定することを特徴とする請求項 1〜 5のいずれか 1項に記載の炭化ケィ素単結晶ウェハの製造方法。
[7] 前記オフ角が 0. 4〜1度であることを特徴とする請求項 1〜6のいずれか 1項に記 載の炭化ケィ素単結晶ウェハの製造方法。
[8] ウェハ表面の全面で表面粗さが 2nm以下であり、かつ平坦であることを特徴とする 炭化ケィ素単結晶ウェハ。
[9] 前記表面粗さが 1. 5nm以下であることを特徴とする請求項 8に記載の炭化ケィ素 単結晶ウェハ。
[10] a型 (六方晶)炭化ケィ素単結晶から、前記炭化ケィ素単結晶の〔0001〕 c軸に直 交して得られる平面に対して全体として 0. 4〜2度のオフ角となるようにウェハを切り 出す工程と、
前記ゥ ハを反応容器内に配置する工程と、
前記反応容器内にケィ素源ガスと炭素源ガスを供給する工程と、
前記ケィ素源ガスと前記炭素源ガスとを反応させて、前記ウェハ上に α型 (六方晶) 炭化ケィ素単結晶をェピタキシャル成長させる工程と、を備える製造方法により得ら れることを特徴とする炭化ケィ素単結晶ウェハ。
[11] 前記炭化ケィ素単結晶から切り出された前記ウェハは、前記ウェハの全面積の 80
%以上でオフ角が 0. 4〜2度であることを特徴とする請求項 10記載の炭化ケィ素単 結晶ウェハ。
[12] 前記炭化ケィ素単結晶から切り出したウェハ表面が加工損傷を含まな 、ようにェピ タキシャル成長前に表面処理を行うことを特徴とする請求項 10または 11に記載の炭 化ケィ素単結晶ウェハ。
[13] 前記炭素源ガス (C)と前記ケィ素源ガス (Si)の供給比（C/Si)は、 0. 5〜1. 4であ ることを特徴とする請求項 10〜 12のいずれか 1項に記載の炭化ケィ素単結晶ウェハ
[14] 1550〜1700°Cにおいて、前記炭素源ガスと前記ケィ素源ガスとを反応させること を特徴とする請求項 10〜 13のいずれ力 1項に記載の炭化ケィ素単結晶ウェハ。
PCT/JP2005/009568 2004-05-27 2005-05-25 炭化ケイ素単結晶ウェハの製造方法 Ceased WO2005116307A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/597,568 US7785414B2 (en) 2004-05-27 2005-05-25 Process for manufacturing wafer of silicon carbide single crystal
JP2006513917A JPWO2005116307A1 (ja) 2004-05-27 2005-05-25 炭化ケイ素単結晶ウェハの製造方法
EP05743804A EP1752567B1 (en) 2004-05-27 2005-05-25 Process for producing wafer of silicon carbide single-crystal

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004-158113 2004-05-27
JP2004158113 2004-05-27
JP2004338058 2004-11-22
JP2004-338058 2004-11-22

Publications (1)

Publication Number Publication Date
WO2005116307A1 true WO2005116307A1 (ja) 2005-12-08

Family

ID=35450921

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/009568 Ceased WO2005116307A1 (ja) 2004-05-27 2005-05-25 炭化ケイ素単結晶ウェハの製造方法

Country Status (4)

Country Link
US (1) US7785414B2 (ja)
EP (1) EP1752567B1 (ja)
JP (1) JPWO2005116307A1 (ja)
WO (1) WO2005116307A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220888A (ja) * 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind 超格子構造による耐放射線性を有する炭化珪素半導体素子およびその運転方法
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
JP2008115034A (ja) * 2006-11-02 2008-05-22 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2009544171A (ja) * 2006-07-19 2009-12-10 ダウ コ−ニング コ−ポレ−ション キャリアライフタイムが改善された基板を製造する方法
JP2011219298A (ja) * 2010-04-07 2011-11-04 Nippon Steel Corp 炭化珪素エピタキシャル膜の製造方法
WO2012017958A1 (ja) * 2010-08-03 2012-02-09 住友電気工業株式会社 半導体装置の製造方法
WO2013094287A1 (ja) * 2011-12-19 2013-06-27 住友電気工業株式会社 半導体装置
WO2014038282A1 (ja) * 2012-09-06 2014-03-13 住友電気工業株式会社 ワイドギャップ半導体装置およびその製造方法
WO2014122768A1 (ja) * 2013-02-08 2014-08-14 日新電機株式会社 単結晶炭化珪素基板およびその製造方法
US9000447B2 (en) 2011-09-26 2015-04-07 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
US8999854B2 (en) 2011-11-21 2015-04-07 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
US9012922B2 (en) 2011-09-14 2015-04-21 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP2016171348A (ja) * 2014-11-12 2016-09-23 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素エピタキシャル基板
JP2018082053A (ja) * 2016-11-16 2018-05-24 富士電機株式会社 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
US10435813B2 (en) 2015-02-12 2019-10-08 Showa Denko K.K. Epitaxial growth method for silicon carbide
JP2024103565A (ja) * 2021-03-26 2024-08-01 株式会社プロテリアル 炭化ケイ素エピタキシャル基板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1752567B1 (en) * 2004-05-27 2011-09-14 Bridgestone Corporation Process for producing wafer of silicon carbide single-crystal
JP4964672B2 (ja) * 2007-05-23 2012-07-04 新日本製鐵株式会社 低抵抗率炭化珪素単結晶基板
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
US8445386B2 (en) * 2010-05-27 2013-05-21 Cree, Inc. Smoothing method for semiconductor material and wafers produced by same
JP5445694B2 (ja) * 2011-04-21 2014-03-19 新日鐵住金株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP2013247251A (ja) * 2012-05-25 2013-12-09 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282451A (ja) * 2002-03-22 2003-10-03 National Institute Of Advanced Industrial & Technology ＳｉＣ単結晶薄膜の作製法
JP2005064383A (ja) * 2003-08-19 2005-03-10 National Institute Of Advanced Industrial & Technology 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP2005109408A (ja) * 2003-10-02 2005-04-21 Toyo Tanso Kk 縦型ホットウォールＣＶＤエピタキシャル装置、ＳｉＣエピタキシャル成長方法及びＳｉＣエピタキシャル成長膜

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011549A (en) * 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4912064A (en) 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US5248385A (en) 1991-06-12 1993-09-28 The United States Of America, As Represented By The Administrator, National Aeronautics And Space Administration Process for the homoepitaxial growth of single-crystal silicon carbide films on silicon carbide wafers
CA2113336C (en) 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
US5501173A (en) * 1993-10-18 1996-03-26 Westinghouse Electric Corporation Method for epitaxially growing α-silicon carbide on a-axis α-silicon carbide substrates
JPH11162850A (ja) * 1997-08-27 1999-06-18 Matsushita Electric Ind Co Ltd 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子
US6270573B1 (en) 1997-08-27 2001-08-07 Matsushita Electric Industrial Co., Ltd. Silicon carbide substrate, and method for producing the substrate, and semiconductor device utilizing the substrate
JP2002220299A (ja) * 2001-01-19 2002-08-09 Hoya Corp 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料
US7553373B2 (en) * 2001-06-15 2009-06-30 Bridgestone Corporation Silicon carbide single crystal and production thereof
JP3823801B2 (ja) * 2001-10-12 2006-09-20 株式会社デンソー 炭化珪素半導体基板の製造方法
US20040134418A1 (en) * 2002-11-08 2004-07-15 Taisuke Hirooka SiC substrate and method of manufacturing the same
JP4480349B2 (ja) * 2003-05-30 2010-06-16 株式会社ブリヂストン 炭化ケイ素単結晶の製造方法及び製造装置
US20050059247A1 (en) * 2003-09-16 2005-03-17 Matsushita Electric Industrial Co., Ltd. Method for manufacturing SiC substrate
EP1752567B1 (en) * 2004-05-27 2011-09-14 Bridgestone Corporation Process for producing wafer of silicon carbide single-crystal
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP2007182330A (ja) * 2004-08-24 2007-07-19 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282451A (ja) * 2002-03-22 2003-10-03 National Institute Of Advanced Industrial & Technology ＳｉＣ単結晶薄膜の作製法
JP2005064383A (ja) * 2003-08-19 2005-03-10 National Institute Of Advanced Industrial & Technology 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP2005109408A (ja) * 2003-10-02 2005-04-21 Toyo Tanso Kk 縦型ホットウォールＣＶＤエピタキシャル装置、ＳｉＣエピタキシャル成長方法及びＳｉＣエピタキシャル成長膜

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1752567A4 *

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220888A (ja) * 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind 超格子構造による耐放射線性を有する炭化珪素半導体素子およびその運転方法
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
US9337027B2 (en) * 2006-07-19 2016-05-10 Dow Corning Corporation Method of manufacturing substrates having improved carrier lifetimes
JP2009544171A (ja) * 2006-07-19 2009-12-10 ダウ コ−ニング コ−ポレ−ション キャリアライフタイムが改善された基板を製造する方法
JP2013047181A (ja) * 2006-07-19 2013-03-07 Dow Corning Corp キャリアライフタイムが改善された基板を製造する方法
JP2008115034A (ja) * 2006-11-02 2008-05-22 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2011219298A (ja) * 2010-04-07 2011-11-04 Nippon Steel Corp 炭化珪素エピタキシャル膜の製造方法
WO2012017958A1 (ja) * 2010-08-03 2012-02-09 住友電気工業株式会社 半導体装置の製造方法
JP5741584B2 (ja) * 2010-08-03 2015-07-01 住友電気工業株式会社 半導体装置の製造方法
US9054022B2 (en) 2010-08-03 2015-06-09 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor device
US8981384B2 (en) 2010-08-03 2015-03-17 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
US9012922B2 (en) 2011-09-14 2015-04-21 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
US9000447B2 (en) 2011-09-26 2015-04-07 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
US8999854B2 (en) 2011-11-21 2015-04-07 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
WO2013094287A1 (ja) * 2011-12-19 2013-06-27 住友電気工業株式会社 半導体装置
WO2014038282A1 (ja) * 2012-09-06 2014-03-13 住友電気工業株式会社 ワイドギャップ半導体装置およびその製造方法
US8969993B2 (en) 2012-09-06 2015-03-03 Sumitomo Electric Industries, Ltd. Wide gap semiconductor device and method for manufacturing same
WO2014122768A1 (ja) * 2013-02-08 2014-08-14 日新電機株式会社 単結晶炭化珪素基板およびその製造方法
JP2016171348A (ja) * 2014-11-12 2016-09-23 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素エピタキシャル基板
US10435813B2 (en) 2015-02-12 2019-10-08 Showa Denko K.K. Epitaxial growth method for silicon carbide
JP2018082053A (ja) * 2016-11-16 2018-05-24 富士電機株式会社 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2024103565A (ja) * 2021-03-26 2024-08-01 株式会社プロテリアル 炭化ケイ素エピタキシャル基板
JP2024138063A (ja) * 2021-03-26 2024-10-07 株式会社プロテリアル 炭化ケイ素エピタキシャル基板
JP7632731B2 (ja) 2021-03-26 2025-02-19 株式会社プロテリアル 炭化ケイ素エピタキシャル基板
JP7754238B2 (ja) 2021-03-26 2025-10-15 株式会社プロテリアル 炭化ケイ素エピタキシャル基板

Also Published As

Publication number Publication date
EP1752567A4 (en) 2009-05-06
EP1752567A1 (en) 2007-02-14
US20080032880A1 (en) 2008-02-07
US7785414B2 (en) 2010-08-31
JPWO2005116307A1 (ja) 2008-04-03
EP1752567B1 (en) 2011-09-14

Similar Documents

Publication Publication Date Title
WO2005116307A1 (ja) 炭化ケイ素単結晶ウェハの製造方法
US8790461B2 (en) Silicon carbide single crystal wafer and method for manufacturing the same
US8221549B2 (en) Silicon carbide single crystal wafer and producing method thereof
CN1324168C (zh) SiC结晶的制造方法以及SiC结晶
US7479443B2 (en) Germanium deposition
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
CN101536157B (zh) 用于制造碳化硅衬底的方法以及碳化硅衬底
JP2010030896A (ja) 高品質化合物半導体材料を製造するためのナノ構造適応層及びｈｖｐｅを使用する成長法
JP4915282B2 (ja) Ｉｉｉ族窒化物半導体成長用の下地基板およびｉｉｉ族窒化物半導体の成長方法
JP7610934B2 (ja) 炭化珪素エピタキシャルウエハの製造方法
CN100468631C (zh) 衬托器
JP3508519B2 (ja) エピタキシャル成長装置およびエピタキシャル成長法
JP7796020B2 (ja) 高品質なヘテロエピタキシャル単斜晶ガリウム酸化物結晶の成長方法
JP2024071774A (ja) 窒化物結晶基板の製造方法、窒化物結晶基板および半導体積層物
JP7457486B2 (ja) エピタキシャルウェーハの製造方法
WO2012090268A1 (ja) 単結晶炭化珪素エピタキシャル基板とその製造方法および単結晶ＳｉＣデバイス
JP2633403B2 (ja) 炭化珪素単結晶の製造方法
JP2005223215A (ja) Ｓｉ基板上への炭化珪素単結晶膜の製造方法及びそれを用いて製造される炭化珪素半導体装置
JP2012006830A (ja) Ｉｉｉ族窒化物半導体成長用の下地基板およびｉｉｉ族窒化物半導体の成長方法
KR101474373B1 (ko) 반도체 기판 및 그 제조 방법
CN119710914A (zh) 3C-SiC外延层及其制备方法和半导体器件
JP2010052978A (ja) ３族窒化物単結晶体の製造方法
JP2010126392A (ja) 窒化物単結晶体の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2006513917

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11597568

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 2005743804

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2005743804

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11597568

Country of ref document: US