WO2005076352A1

WO2005076352A1 - 半導体装置および半導体装置の製造方法

Info

Publication number: WO2005076352A1
Application number: PCT/JP2005/000905
Authority: WO
Inventors: Keiichiro Wakamiya
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-02-05
Filing date: 2005-01-25
Publication date: 2005-08-18
Anticipated expiration: 2006-08-05
Also published as: JPWO2005076352A1

Abstract

　半導体装置は、半導体チップ（２）と、表面同士が互いに略平行になるように、間隙を空けて半導体チップ（２）に固定された半導体チップ（１）と、上記の間隙に充填されたアンダーフィル樹脂（２０）とを備える。半導体チップ（２）において、半導体チップ（１）を半導体チップ（２）に投影した領域の外側には、凹部（２７）が形成されている。

Description

明細書

半導体装置および半導体装置の製造方法

技術分野

[0001] 本発明は、半導体装置および半導体装置の製造方法に関する。特に、半導体チップを基板などにフリップチップ接合した半導体装置に関する。

背景技術

[0002] 半導体チップを基板などに搭載する方法には、金線などのワイヤボンディングによらず、半導体チップの電極パッドにバンプを形成して、このバンプを基板のランドなどに直接的に結合するフリップチップによる結合方法がある。たとえば、半導体チップの主表面に形成されたアルミニウム (A1)力もなる複数の電極パッドの主表面上に、バンプ (突起部）をそれぞれ形成する。このバンプと基板などに形成されたランドとを直接結合する。バンプには、ワイヤボンディング技術を用いて金 (Au)で形成される、いわゆるスタツトバンプや、電極パッドの主表面に予めバリアメタルを形成しておいて、このバリアメタルに半田を用いて形成されるバンプなどがある。

[0003] フリップチップによる結合方法は、半導体チップまたは基板などに対してフヱイスダゥン方式で、熱圧着による結合方法や超音波を併用した熱圧着による結合方法などが用いられる。フリップチップによって半導体チップを別の半導体チップまたは基板に対して実装した後には、半導体チップ同士の間または半導体チップと基板との間 ( 隙間）にアンダーフィル樹脂が注入される。アンダーフィル樹脂は、半導体チップ同士の間の隙間全体または半導体チップと基板との間の隙間全体を埋めるように注入される。

[0004] 特開 2003— 234362号公報にぉレ、ては、アンダーフィルの流出を防止するために、フリップチップの周囲に高粘度の樹脂でダムを形成してからアンダーフィルを注入する製造方法が開示されている。基板とフリップチップとは、複数の半田バンプによつてボンディングされる。基板とフリップチップとの間であって、ダムに囲まれた半田バンプが存在しない部分には、アンダーフィルが注入されて固化される、と開示されている。 [0005] また、同公報においては、基板と基板上に形成された複数個の半田バンプと、これらの半田バンプにより基板にボンディングされるフリップチップと、基板とフリップチップとの間に注入され固化する樹脂と、基板上にフリップチップの周囲を囲むように形成され、基板上への樹脂の流出を堰き止める半田ダムとを備えた半導体装置が開示されている。この半導体装置によれば、樹脂の流出を防ぐダムの形成に必要な面積を減少させることが可能になり、また、半田バンプの形成の工程と同じ工程で半田ダムを形成することができるので、コストアップの要因を排除することが可能になる、と開示されている。

特許文献 1：特開 2003 - 234362号公報

発明の開示

発明が解決しょうとする課題

[0006] フリップチップ接合において、一の半導体チップと他の半導体チップとの隙間、または半導体チップと基板との隙間は、装置の小型化に伴って狭くなつてきている。すなわち、狭ギャップ化が進行している。この狭ギャップ化に伴って、隙間へのアンダーフィル樹脂の侵入性は悪化する。アンダーフィル樹脂の侵入性を向上させるために、ァンダーフィル樹脂の粘度を下げることが行なわれている。しかし、粘度を下げると、隙間へのアンダーフィル樹脂の侵入性が向上する一方で、半導体チップまたは基板の周辺部に配置されている電極パッドや外部ランドに向かってアンダーフィル樹脂が流れてしまレ、、電極パッドや外部ランドが汚染されるという問題があった。

[0007] たとえば、上側に配置される半導体チップと下側に配置される半導体チップとを、フリップチップによって結合する後に、上側の半導体チップと下側の半導体チップとの間隙にアンダーフィル樹脂を注入する。この後に、下側の半導体チップの外周に形成された電極パッドとインターポーザ (基板）のボンディングパッドとをワイヤボンディングによって接続する。この際に、下側の半導体チップの電極パッドが、アンダーフィル榭脂によって汚染されていると、電極パッドに形成される金 (Au)ボールの接合強度が小さくなつてしまう。このため、接合された金ボールが剥がれる、または、ワイヤボンデイングによって接合することができないという問題があった。

課題を解決するための手段 [0008] 本発明は、アンダーフィル樹脂によって、基板や半導体チップの表面に形成された電極パッドなどの部品が汚染されることを防止した半導体装置および半導体装置の製造方法を提供することを目的とする。

[0009] 本発明に基づく半導体装置の第 1の局面では、第 1の部材と、表面同士が互いに略平行になるように、間隙を空けて第 1の部材に固定された第 2の部材と、上記の間隙に充填されたアンダーフィル樹脂とを備える。第 1の部材において、第 2の部材を第 1の部材に投影した領域の外側に、第 1の部材を保護するための保護膜が形成され、保護膜は、第 1の部材の表面から突出して、堰になるように形成されている。

[0010] または、本発明に基づく半導体装置の第 2の局面では、第 1の部材と、表面同士が互いに略平行になるように、間隙を空けて第 1の部材に固定された第 2の部材と、上記の間隙に充填されたアンダーフィル樹脂とを備える。第 1の部材において、第 2の部材を第 1の部材に投影した領域の外側に凹部が形成されている。

[0011] または、本発明に基づく半導体装置の第 3の局面では、第 1の部材と、表面同士が互いに略平行になるように、間隙を空けて第 1の部材に固定された第 2の部材と、上記の間隙に充填されたアンダーフィル樹脂とを備える。第 1の部材において、第 2の部材を第 1の部材に投影した領域の外側に、領域を取り囲むように第 1の部材を貫通する貫通孔が形成されてレ、る。

[0012] 本発明に基づく半導体装置の製造方法は、第 1の部材と、表面同士が互いに略平行になるように、間隙を空けて第 1の部材に固定された第 2の部材と、間隙に配置されたアンダーフィル樹脂とを備える半導体装置の製造方法において、第 2の部材の表面において、第 1の部材が配置されるべき領域の外側に第 1のパッドを形成するェ程と、第 2の部材の表面において、第 1の部材を接続するための第 2のパッドを形成する工程と、第 1のパッドの表面に導電性部材を配置して力 ^上げ部を形成するかさ上げ部形成工程と、力、さ上げ部形成工程の後に、第 1の部材と第 2の部材との間にァンダーフィル樹脂を配置するアンダーフィル樹脂配置工程とを含む。

発明の効果

[0013] 本発明によれば、電極パッドなどの部品がアンダーフィル樹脂によって汚染されることを防止した半導体装置および半導体装置の製造方法を提供することができる。図面の簡単な説明

[図 1]実施の形態 1における第 1の半導体装置の概略断面図である。

[図 2]実施の形態 1における第 1の半導体装置の概略平面図である。

[図 3]実施の形態 1における第 2の半導体装置の概略断面図である。

[図 4]実施の形態 1における第 3の半導体装置の概略平面図である。

[図 5]実施の形態 1における第 4の半導体装置の概略平面図である。

[図 6]実施の形態 1における第 5の半導体装置の概略平面図である。

[図 7]実施の形態 1における半導体装置の製造方法の第 1工程説明図である。

[図 8]実施の形態 1における半導体装置の製造方法の第 2工程説明図である。

[図 9]実施の形態 1における半導体装置の製造方法の第 3工程説明図である。

[図 10]実施の形態 1における半導体装置の製造方法の第 4工程説明図である。

[図 11]実施の形態 1における半導体装置の製造方法の第 5工程説明図である。

[図 12]実施の形態 1における半導体装置の製造方法の第 6工程説明図である。

[図 13]実施の形態 2における半導体装置の概略断面図である。

[図 14]実施の形態 2における半導体装置の製造方法の第 1工程説明図である。

[図 15]実施の形態 2における半導体装置の製造方法の第 2工程説明図である。

[図 16]実施の形態 2における半導体装置の製造方法の第 3工程説明図である。

[図 17]実施の形態 2における半導体装置の製造方法の第 4工程説明図である。

[図 18]実施の形態 2における半導体装置の製造方法の第 5工程説明図である。

[図 19]実施の形態 2における半導体装置の製造方法の第 6工程説明図である。

[図 20]実施の形態 2における半導体装置の製造方法の第 7工程説明図である。

[図 21]実施の形態 3における半導体装置の概略断面図である。

[図 22]実施の形態 4における半導体装置の概略断面図である。

[図 23]実施の形態 4における半導体装置の概略平面透視図である。

[図 24]実施の形態 4における半導体装置の下面図である。

[図 25]実施の形態 4における半導体装置の製造方法の第 1工程説明図である。

[図 26]実施の形態 4における半導体装置の製造方法の第 2工程説明図である。

[図 27]実施の形態 4における半導体装置の製造方法の第 3工程説明図である。園 28]実施の形態 4における半導体装置の製造方法の第 4工程説明図である。園 29]実施の形態 4における半導体装置の製造方法の第 5工程説明図である。園 30]実施の形態 4における半導体装置の製造方法の第 6工程説明図である。園 31]実施の形態 4における半導体装置の製造方法の第 7工程説明図である。園 32]実施の形態 4における半導体装置の製造方法の第 8工程説明図である。園 33]実施の形態 4における半導体装置の製造方法の第 9工程説明図である。園 34]実施の形態 4における半導体装置の製造方法の第 10工程説明図である。園 35]実施の形態 5における半導体装置の概略断面図である。

園 36]実施の形態 5における半導体装置の製造方法の第 1工程説明図である。園 37]実施の形態 5における半導体装置の製造方法の第 2工程説明図である。園 38]実施の形態 5における半導体装置の製造方法の第 3工程説明図である。園 39]実施の形態 5における半導体装置の製造方法の第 4工程説明図である。園 40]実施の形態 5における半導体装置の製造方法の第 6工程説明図である。園 41]実施の形態 6における第 1の半導体装置の製造方法の説明図である。

園 42]実施の形態 6における第 2の半導体装置の製造方法の説明図である。

園 43]実施の形態 6における第 3の半導体装置の製造方法の第 1工程説明図である園 44]実施の形態 6における第 3の半導体装置の製造方法の第 2工程説明図である園 45]実施の形態 6における半導体装置の部分拡大図である。

符号の説明

1 , 2, 3 半導体チップ、 4, 31 有機基板、 5, 8 貫通孑し、 6， 7, 9, 10， 27, 28 凹き ^ 11 ノンプ、 12, 13 電極ノッド、 14 外咅 Bランド、 15， 16 金泉、 17, 18, 2 5, 35 蓋、 19 保護膜、 20 アンダーフィル樹脂、 21 Si基板、 22 層間絶縁膜、 2 3 SiN膜、 24, 30 Cu膜、 26, 37 切欠き部、 32 絶縁膜、 33 無電解 Cuめっき膜、 34 電解 Cuめっき部、 36 Cuめっき膜、 51, 52 半導体チップ、 55, 56 ポリイミド莫、 58 半導体基板、 61 金 ,線、 63一 65 ノヽ。ッド、 71 金ボーノレ咅 72, 72a, 72b, 79 バリアメタノレ層、 73a, 73b, 80 Auバンプ、 74a, 74b, 75 力さ上げ咅 77 フォトレジスト層、 78 開口部、 81 配線基板、 82, 84 ランド、 83 半田ボール、 85 キヤビラリ、 86 供給ノス、ノレ、 88 NCP、 89 NCF、 90 封止榭)!旨、 91 接着材、 92 アンダーフィル樹脂、 93— 100 矢印。

発明を実施するための最良の形態

[0016] (実施の形態 1)

図 1から図 12を参照して、本発明に基づく実施の形態 1における半導体装置について説明する。

[0017] 図 1は、本実施の形態における第 1の半導体装置の概略断面図である。第 1の半導体装置は、第 1の部材としての半導体チップ 2と、第 2の部材としての半導体チップ 1 とを備える。半導体チップ 1および半導体チップ 2は、板状に形成されている。半導体チップ 1は、主表面が半導体チップ 2の主表面とほぼ平行になるように、間隙をあけて半導体チップ 2に固定されている。

[0018] 半導体チップ 1の主表面には、アルミニウム（A1)からなる複数の電極パッド 12が形成され、電極パッド 12の表面には、バンプ（突起） 11が形成されている。バンプ 11は、それぞれの電極パッド 12に 1つずつ形成されている。バンプ 11としては、たとえば、金 (Au)の金属を用いて形成されたスタッドバンプが用いられている。

[0019] 半導体チップ 2の主表面のうち、半導体チップ 1が結合される側の主表面には、半導体チップ 1の電極パッド 12の位置に対応するように電極パッドが形成され（図示せず）、この電極パッドにバンプ 11が結合固定されている。

[0020] 半導体チップ 1は、フリップチップによって半導体チップ 2に固定されている。半導体チップ 1と半導体チップ 2との間の間隙には、アンダーフィル樹脂 20が充填されている。アンダーフィル樹脂 20は、流動性の高い低粘度のエポキシ樹脂が主に用いられる。

[0021] 半導体チップ 2の主表面において、半導体チップ 1を半導体チップ 2に投影した領域の外側には、凹部 27が形成されている。凹部 27は、貫通孔 5および蓋 17を含み、半導体チップ 2の主表面よりも窪んでいる。貫通孔 5は、半導体チップ 2を貫通するように形成されている。貫通孔 5の内壁には、図示しない銅からなるめっき膜が形成されている。 [0022] 半導体チップ 2の主表面のうち、半導体チップ 1が結合されている側と反対側の主表面には、貫通孔 5の開口部を覆うように、蓋 17が配置されている。蓋 17は、平板状に形成され、貫通孔 5の平面形状に沿って形成されている。本実施の形態においては、蓋 17は銅から形成されている。このように、半導体チップ 2を貫通する貫通孔 5と貫通孔 5の一方の開口部を封止するように形成された蓋 17とによって、凹部 27が形成されている。貫通孔 5の内壁に配置されためつき膜は、蓋 17に接合して電気的に接続されている。

[0023] 電極パッド 13は、半導体チップ 2の主表面のうち、半導体チップ 1が結合されている側の主表面において、貫通孔 5の外側に形成されている。すなわち、凹部 27は、電極パッド 13と半導体チップ同士の隙間が形成されている領域との間に配置されている。電極パッド 13には、外部の電気回路との接続のための金線 15が接続固定されている。

[0024] アンダーフィル樹脂 20は、半導体チップ 1と半導体チップ 2との間隙から、外側に向力うように配置されている。アンダーフィル樹脂 20は、半導体チップ 2の主表面に沿つて配置され、一部が凹部 27の内部に配置されている。

[0025] 図 2に、本実施の形態における第 1の半導体装置の平面図を示す。本実施の形態における第 1の半導体装置の半導体チップ 1および半導体チップ 2は、平面形状がほぼ正方形になるように形成されてレ、る。

[0026] 凹部 27は、半導体チップ 1の平面形状の正方形の一辺に沿うように、溝状に形成されている。凹部 27は、半導体チップ 1が配置される領域の周りを取り囲むように配置されている。また、凹部 27は、半導体チップ 1を半導体チップ 2に投影したときの領域の周りを取り囲むように形成されている。凹部 27は、平面形状においてほぼ長方形になるように形成されている。第 1の半導体装置における凹部 27の幅は、 100 x m程度である。凹部 27の外側には、複数の電極パッド 13が形成され、それぞれの電極パッド 13には金線 15が接続されている。

[0027] 図 3に、本実施の形態における第 2の半導体装置の概略断面図を示す。半導体チップ 1と半導体チップ 2とがフリップチップによって結合され、 2つの半導体チップ 1， 2 同士の隙間にアンダーフィル樹脂 20が充填されていることは、第 1の半導体装置と同様である。

[0028] 第 2の半導体装置においては、第 1の半導体装置における貫通孔を含む凹部の代わりに、凹部 10が形成されている。凹部 10は、半導体チップ 2を貫通しないように、半導体チップ 2の一部が切り欠かれて形成されている。凹部 10は、溝状に形成されている。第 2の半導体装置においては、凹部 10の内壁のめっき膜は形成されていなレ、。凹部 10は、半導体チップ 1を半導体チップ 2の主表面に投影したときの領域の周りに、この領域を取り囲むように形成されている。アンダーフィル樹脂 20は、一部が凹部 10の内部に配置されている。その他の構成については、第 1の半導体装置と同様である。

[0029] 図 4に、本実施の形態における第 3の半導体装置の平面図を示す。図 4においては、説明のためアンダーフィル樹脂を省略して記載している。半導体チップ 1と半導体チップ 2とがフリップチップによって結合され、 2つの半導体チップ 1， 2同士の隙間にアンダーフィル樹脂が充填されていることは、第 1の半導体装置と同様である。

[0030] 第 3の半導体装置においては、凹部 6が断続的に形成されている。凹部 6は、半導体チップ 2の貫通孔を含み、半導体チップ 2の主表面のうち半導体チップ 1が配置されている側と反対側の主表面には、貫通孔の開口部を覆うように蓋が形成されている。

[0031] それぞれの凹部 6は、平面形状が長方形になるような溝状に形成され、この長方形の長辺が、半導体チップ 1の平面形状である正方形の一辺にほぼ平行になるように配置されている。凹部 6は、 1つの凹部 6が 2つの電極パッド 13に対応するように形成されている。凹部 6は、ほぼ等間隔で配置され、半導体チップ 1を半導体チップ 2に投影したときの領域の周りを囲むように形成されている。すなわち、第 3の半導体装置における凹部 6は、第 1の半導体装置における凹部を複数に分断した形状を有する。図示しないアンダーフィル樹脂は、一部が凹部 6の内部に配置されている。その他の構成については、第 1の半導体装置と同様である。

[0032] 図 5に、本実施の形態における第 4の半導体装置の平面図を示す。図 5においては、説明のためアンダーフィル樹脂を省略して記載している。半導体チップ 1と半導体チップ 2とがフリップチップによって結合され、 2つの半導体チップ 1， 2同士の隙間にアンダーフィル樹脂が充填されていることは、第 1の半導体装置と同様である。

[0033] 第 4の半導体装置においては、円形の平面形状を有する凹部 7が形成されている。

凹部 7は、半導体チップ 2を貫通する貫通孔を含む。半導体チップ 2の主表面のうち、半導体チップ 1が結合されている側と反対側の主表面には、貫通孔の開口部を覆うように、蓋が形成されている。

[0034] 凹部 7は、複数個形成され、凹部 7が配列している方向と半導体チップ 1の平面形状である正方形の一辺とが、ほぼ平行になるように配置されている。凹部 7は、電極パッド 13と半導体チップ 1との間に形成され、それぞれの 1つの電極パッド 13に対応するように、 1つの凹部 7が形成されている。また、半導体チップ 1を半導体チップ 2に投影した領域の周りを取り囲むように、凹部 7が配置されている。図示しないアンダーフィル樹脂は、一部が凹部 7の内部に配置されている。その他の構成については、第 1の半導体装置と同様である。

[0035] 図 6に、本実施の形態における第 5の半導体装置の平面図を示す。図 6においては、説明のためアンダーフィル樹脂を省略して記載している。半導体チップ 1と半導体チップ 2とがフリップチップによって結合され、 2つの半導体チップ 1, 2同士の隙間にアンダーフィル樹脂が充填されていることは、第 1の半導体装置と同様である。

[0036] 第 5の半導体装置においては、平面形状がほぼ正方形の凹部 9が、半導体チップ同士の間隙と電極パッド 13との間に 2列形成されている。すなわち、凹部 9は、複数個形成され、半導体チップ 1の側に配置された列と、電極パッド 13の側に配置された歹 IJとを有するように配置されている。それぞれの列は、半導体チップ 1の平面形状である正方形の一辺に対して、ほぼ平行になるように形成されている。

[0037] 電極パッド 13の側に形成された列の凹部 9は、電極パッド 13に対応するように配置されている。すなわち、それぞれの 1つの電極パッド 13と半導体チップ 1との間に、 1 つの凹部 9が形成されている。半導体チップ 1の側に形成された凹部 9は、電極パッド 13の側に配置された列の凹部 9同士の間に対応するように配置されている。このように、第 5の半導体装置においては、凹部 9が形成されている複数の列が、互いにずれるように形成されている。その他の構成については、第 1の半導体装置と同様である。 [0038] 本実施の形態における半導体装置は、フリップチップによって、 2つ部材が結合されている。特に本実施の形態においては、平板状の部材が主表面同士が互いに平行になるように結合されている。半導体装置の製造工程においては、半導体チップ 1 、熱圧着工法または超音波を併用した熱圧着工法によって、半導体チップ 2にフリップチップ接合される。次に、半導体チップ 1と半導体チップ 2との隙間に、低粘度のアンダーフィル樹脂 20が注入される。

[0039] 図 1および図 2に示す第 1の半導体装置においては、アンダーフィル樹脂 20を隙間に注入する際に、アンダーフィル樹脂 20のうち一部力 S、半導体チップ 2の外側に向かつて流れようとする。この一部のアンダーフィル樹脂 20は、凹部 27に流れ込む。このため、アンダーフィル樹脂 20が、電極パッド 13まで到達することを防止できる。この結果、電極パッド 13が、アンダーフィル樹脂 20によって汚染されない半導体装置を得ること力 Sできる。

[0040] このように、第 1の部材において第 2の部材を第 1の部材に投影した領域の外側に、凹部が形成されていることによって、電極パッドなどの部品がアンダーフィル樹脂で汚染されることを防止した半導体装置を提供することができる。本実施の形態においては、有底の凹部が形成されている力凹部の代わりに、第 1の部材を貫通して第 1 の部材の表裏に開口部を有する貫通孔のみが形成され、蓋が形成されていなくても同様の効果を有する。

[0041] また、図 1に示すように、第 1の半導体装置においては、凹部が第 1の部材を貫通する貫通孔と、貫通孔の一方の開口部を封止するように形成された蓋とを含む。本実施の形態においては、貫通孔の内壁にめっき膜が形成され、めっき膜および蓋は、共に導電性を有する銅から形成されている。このような構成を採用することにより、凹部を第 1の部材の表裏の主表面に形成された電気回路を接続するためのビアとして用いることができる。また、蓋 25が導電性材料で形成されていることによって、蓋 25を電極パッドとして用いることができる。

[0042] また、貫通孔に対して蓋を形成することによって、アンダーフィル樹脂が半導体チップの裏面に付着することを防止できる。特に、半導体チップの表裏に貫通孔を介して接続された配線が形成されてレ、る場合には、裏面にも配線や電極パッドが形成されている。このため、基板や半導体チップの裏面に対しても、アンダーフィル樹脂で部品が汚染されることを防止することが好ましぐ蓋を形成することによってこの汚染を防止することができる。

[0043] また、図 2に示すように、第 1の半導体装置においては、凹部が溝状に形成され、第 2の部材を第 1の部材に投影した領域の周りを取り囲むように形成されてレ、る。この構成を採用することにより、より効果的に外側に向かって流れるアンダーフィル樹脂を凹部に導くことができ、より効果的に電極パッドなどの汚染を防止できる。

[0044] 図 3に示す第 2の半導体装置においては、凹部 10が半導体チップ 2を貫通しないように切欠かれた部分によって形成されている。この構成を採用することによつても、半導体チップ 2の外側に向かって流れるアンダーフィル樹脂 20を凹部 10に導くことができ、電極パッド 13が汚染することを防止できる。また、第 1の半導体装置に比べて、半導体チップ 2の片方の主表面に形成する蓋が不要であるため構成が簡単になる。

[0045] 第 2の半導体装置においては、単一の半導体チップを単一の半導体チップや基板に接続固定する場合には有用である。一方で、半導体チップを三次元的に積層する場合には、図 1に示した第 1の半導体装置のように、凹部を半導体チップ同士を接続するためのビアとして用いることができるため、貫通孔に対して蓋が配置されていることが好ましい。その他の作用および効果については第 1の半導体装置と同様である。

[0046] 図 4に示す第 3の半導体装置においては、平面形状が長方形になるような貫通孔が断続的に形成されている。また、図 5に示す第 4の半導体装置においては、平面形状が円形になるような凹部 7が形成されている。これらのうち、いずれかの構成を採用することによつても、アンダーフィル樹脂が外側に配置された電極パッドに到達して電極パッドが汚染されることを防止できる。

[0047] 第 3の半導体装置および第 4の半導体装置においては、それぞれの貫通孔が電極パッドの位置に対応するように配置されている。すなわち、第 3の半導体装置においては、 2つの電極パッド 13に対して、 1つの凹部 6が対応するように形成され、外側に向力アンダーフィル樹脂が電極パッド 13に到達しないように凹部 6が配置されている。また、第 4の半導体装置においては、 1つの電極パッド 13に対応するように 1つの凹部 7が形成され、それぞれの凹部 7は、外側に向力うアンダーフィル樹脂が電極パッド 13に到達しなレ、ように配置されてレ、る。これらのうちいずれかの構成を採用することにより、電極パッドがアンダーフィル樹脂によって汚染されることをより効果的に防止できる。その他の作用および効果については、第 1の半導体装置と同様である。

[0048] 図 6に示す第 5の半導体装置においては、半導体チップ 1と電極パッド 13との間に、 2列になるように複数の凹部 9が形成されている。このように、複数列の凹部を形成することによって、アンダーフィル樹脂が電極パッド 13に到達することをより確実に防止できる。

[0049] 本実施の形態においては、 2つの半導体チップ同士を結合するバンプ材に、金 (A u)から形成されたものを用いたが、特にこの形態に限られず、たとえば、半田からなるバンプ材が用いられていても構わなレ、。また、第 1の部材および第 2の部材は、半導体チップに限られず、任意の部品を用いることができる。特に、フリップチップ接合を行なう装置に本発明を適用することができる。

[0050] また、第 1の半導体装置、第 2の半導体装置および第 4の半導体装置においては、形成されている凹部の平面形状が、四角形になるように形成されているが、特にこの形態に限られず、平面的に見たときに、曲線を含む形状であっても構わない。

[0051] 本実施の形態における凹部に含まれる貫通孔は、形成されている方向が半導体チップ 2の主表面に垂直になっている力特にこの形態に限られず、半導体チップ 2の主表面に対して傾斜するように形成されていても構わない。また、それぞれの凹部は、断面形状が長方形になるように形成されているが、特にこの形態に限られず、たとえば、断面形状が台形になるように形成されていても構わない。

[0052] また、本実施の形態においては、アンダーフィル樹脂の一部力凹部の内部に配置されているが、特にこの形態に限られず、アンダーフィル樹脂が凹部まで到達せずに、凹部の内部にアンダーフィル樹脂が配置されていなくてもよい。

[0053] 図 7から図 12を参照して、本実施の形態における半導体装置に含まれる凹部の製造方法の例を示す。図 7から図 12は、それぞれの製造工程を説明する概略断面図である。図 7に示すように、 Si基板 21の上面に開口部を有する層間絶縁膜 22を形成する。層間絶縁膜 22をマスクにして、 Si基板 21に対してエッチングを行なって切欠き部 26を形成する。

[0054] 次に、図 8に示すように、 CVD (Chemical Vapor D印 osition)法によって、 SiN膜 2 3を層間絶縁膜 22の上面および切欠き部 26の内壁を覆うように形成する。

[0055] 次に、 SiN膜 23の表面に、 CVD法によって、図示しない TiN膜を形成する。さらに、TiN膜の上面に、 CVD法によって図示しない Cu膜を形成する。この後に、図 9に示すように、 CVD法で形成された Cu膜を電極として、電解 Cuめっき法にて、 Cu膜 2 4を形成する。

[0056] 次に、図 10に示すように、 Cu膜 24のうち切欠き部 26の内部に形成されている部分以外の部分を、 CMP (化学機械研磨）法によって除去する。また、 SiN膜 23のうち切欠き部 26の内部に形成されている部分以外の部分についても、 CMP法によって除去する。

[0057] 次に、図 11に示すように、 Si基板 21の裏面に対して研磨を行なって、切欠き部の底部に形成された Cu膜 24を露出させる。

[0058] 最後に、図 12に示すように、 Si基板 21の裏面に露出した Cu膜 24に対して、 TiN で形成された拡散防止膜を介して、 Cuで形成された蓋 25を配置する。このように、フリップチップ接合を行なう前に、凹部を形成することができる。

[0059] (実施の形態 2)

図 13から図 20を参照して、本発明に基づく実施の形態 2における半導体装置について説明する。実施の形態 2における半導体装置は、実施の形態 1における第 1の部材としての半導体チップが有機基板に置き換えられ、さらに、第 2の部材としての半導体チップが積層された半導体装置である。

[0060] 図 13は、本実施の形態における半導体装置の概略断面図である。本実施の形態における半導体装置は、第 1の部材としての有機基板 4と、第 2の部材として半導体チップ 1とを備える。有機基板 4と半導体チップ 1とは、それぞれの主表面が互いにほぼ平行になるように、間隙をあけて固定されている。

[0061] 半導体チップ 1は、バンプ 11を介して、フリップチップによって有機基板 4に結合されている。半導体チップ 1に形成された電極パッド 12は、アルミニウム (A1)で形成されている。バンプ 11は、たとえば、金 (Au)などの金属から形成されたスタッドバンプが用いられている。

[0062] 半導体チップ 1には他の半導体チップ 3が接合されて、半導体チップが積層されている。半導体チップ 3は、金線 16によって、有機基板 4の主表面に形成された外部ランド 14と電気的に結合されている。

[0063] 有機基板 4において、半導体チップ 1を有機基板 4に投影した領域の外側には、凹部 28が形成されている。凹部 28は、貫通孔 8、 Cu膜 30および Cuから形成された蓋 18を含む。貫通孔 8は、有機基板 4を貫通するように形成され、貫通孔 8の半導体チップ 1が配置されている側と反対側の開口部には、この開口部を封止する（塞ぐ）ように、蓋 18が形成されている。蓋 18は、貫通孔 8の開口部の形状に沿うように形成されている。

[0064] 有機基板 4と半導体チップ 1との間の間隙には、アンダーフィル樹脂 20が充填されている。アンダーフィル樹脂 20は、有機基板 4の外側に向かって延在している。アンダーフィル樹脂 20の一部は、凹部 28の内部に配置されている。

[0065] 凹部 28は、配線層が形成されている有機基板 4の主表面よりも窪んでいる。凹部 2 8の平面形状は、長方形になるように形成されている。凹部 28は、平面形状における長手方向が、半導体チップ 1の外形に沿うように形成されている。すなわち、凹部 28 の平面形状は、実施の形態 1における第 1の半導体装置の凹部と同様になるように形成されている。（図 2参照）。

[0066] 本実施の形態における有機基板 4は、ガラスエポキシ樹脂を用いて形成されている。バンプ 11が接合される有機基板 4に形成されたランド（図示せず）は、銅（Cu)箔の上面に、ニッケル (Ni)および金 (Au)のめつきが施されている。有機基板 4に形成されているランドは、半導体チップ 1に形成されている電極パッド 12の位置に対応するように配置されている。

[0067] その他の構成については、実施の形態 1における第 1の半導体装置と同様である。

[0068] 半導体チップ 1と有機基板 4とは、熱圧着工法または超音波を併用した熱圧着工法によってフリップチップ接合されている。有機基板 4に形成されたランドと半導体チップ 1に形成された電極パッド 12と力バンプ 11を介して結合固定されている。

[0069] 製造工程において、有機基板 4と半導体チップ 1のフリップチップが終了した後に、有機基板 4と半導体チップ 1との隙間にアンダーフィル樹脂 20が注入される。この際に、アンダーフィル樹脂 20は、有機基板 4の外側に向かって流れて、アンダーフィノレ樹脂 20の一部が凹部 28に流入する。

[0070] このように、半導体チップ 1を有機基板 4に投影した領域の外側に凹部が形成されていることによって、アンダーフィル樹脂 20が流れて外部ランド 14が汚染されることを防止できる。すなわち、上記の領域と外部ランド 14との間に、凹部 28を形成することによって、外部ランド 14がアンダーフィル樹脂 20によって汚染されることを防止できる。この結果、外部ランド 14がアンダーフィル樹脂によって汚染されていない半導体装置を提供することができる。

[0071] 本実施の形態においては、凹部 28は、貫通孔 8の内壁に Cu膜 30が形成され、蓋 18が、導電性材料である Cuで形成されている。この構成を採用することにより、有機基板 4の表側に形成された配線と、裏側に形成された配線とを凹部 28を介して電気的に接続することができる。

[0072] 本実施の形態においては、有機基板を貫通する貫通孔が形成され、貫通孔のー方の開口部が蓋によって封止されているが、特にこの形態に限られず、有機基板を貫通しなレ、ような凹部が形成されてレ、てもよレ、。

[0073] また、本実施の形態においては、第 1の部材としての有機基板にガラスエポキシ樹脂を用いているが、特にこの形態に限られず、たとえば、ポリイミド樹脂を用いて形成されていてもよい。

[0074] その他の作用および効果については、実施の形態 1と同様であるので、ここでは説明を繰り返さない。

[0075] 図 14から図 20を参照して、本実施の形態における半導体装置に含まれる凹部の製造方法の一例を示す。図 14から図 20は、それぞれの工程を説明する概略断面図である。

[0076] 図 14に示すように、有機基板 31に対して、ドリルカ卩ェによって貫通孔を形成した後に、基板全体に対して、無電解 Cuめっき膜を形成する。このとき、貫通孔の内部に C uめっき膜 36が形成される。

[0077] 次に、図 15に示すように、ラミネート法によって、有機基板 31の表裏の主表面に、絶縁膜 32を形成する。このとき、 Cuめっき膜 36で囲まれる領域にも絶縁膜 32の材料が充填される。

[0078] 次に、図 16に示すように、有機基板 31の裏側から、レーザ加工によって、切欠き部 37を形成する。切欠き部 37は、 Cuめっき膜 36の平面形状に沿うように形成する。次に、図 17に示すように、絶縁膜 32の粗ィ匕処理を行なった後に、無電解 Cuめっき膜 3 3を形成する。無電解 Cuめっき膜 33を、有機基板 31の裏面側の絶縁膜 32の主表面および切欠き部 37の内部に形成する。

[0079] 次に、図 18に示すように、図示しないレジストを形成して、電解 Cuめっき部 34を形成する。電解 Cuめっき部 34は、切欠き部の形状に沿うように形成される。

[0080] 次に、図 19に示すように、絶縁膜 32の主表面に形成されている無電解 Cuめっき膜 33を除去する。このように、無電解 Cuめっき膜 33および電解 Cuめっき部 34を含む蓋 35を形成する。

[0081] 次に、図 20に示すように、 Cuめっき膜 36で囲まれた領域に対して、レーザ加工を行なって、凹部の凹となる部分を形成する。凹となる部分の径は、たとえば 100 / m 程度である。

[0082] このように、有機基板に対して、フリップチップ接合の前に第 1の部材を有機基板に投影したときの領域の外側に、凹部を形成することができる。

[0083] (実施の形態 3)

図 21を参照して、本発明に基づく実施の形態 3における半導体装置について説明する。

[0084] 図 21は、本実施の形態における半導体装置の概略断面図である。第 1の部材としての半導体チップ 2と第 2の部材としての半導体チップ 1とが、バンプ 11を介してフリップチップによって結合され、半導体チップ 1と半導体チップ 2との隙間に、アンダーフィル樹脂 20が注入されていることは、実施の形態 1における半導体装置と同様である。また、半導体チップ 2の外周部に電極パッド 13が形成され、電極パッド 13に金線 15が接続されていることも実施の形態 1における半導体装置と同様である。

[0085] 本実施の形態における半導体装置は、凹部の代わりに、保護膜 19が形成されている。保護膜 19は、半導体チップ 2のクラックの発生を防止するために形成されている。本実施の形態における保護膜 19は、ポリイミド樹脂で形成されている。保護膜 19 は、たとえば、感光性ポリイミド榭脂を用いたフォトリソグラフィによって形成されている

[0086] 保護膜 19は、半導体チップ 2の主表面から突出するように形成されている。半導体チップのクラックなどを防止するための保護膜の通常の厚さは 5 μ m程度である。本実施の形態における保護膜 19は、厚さが 5 μ m程度である。

[0087] 保護膜 19は、半導体チップ 1を半導体チップ 2に投影したときの領域の外側に配置され、この領域を取り囲むように形成されている。保護膜 19は、この領域と電極パッド 13との間に配置されている。保護膜 19は、平面形状が長方形になるように形成され、この長方形の長辺が、半導体チップ 1の外縁とほぼ平行になるように形成されている。すなわち、本実施の形態における半導体装置は、保護膜が堰になるように連続的に形成され、実施の形態 1における第 1の半導体装置（図 1および図 2参照）の凹部を保護膜に置き換えた構成を備える。

[0088] アンダーフィル樹脂 20は、半導体チップ 1と半導体チップ 2との隙間に注入され、この隙間から半導体チップ 2の外側に向かって、保護膜 19が形成されている部分まで配置されている。

[0089] その他の構成については、実施の形態 1における第 1の半導体装置と同様であるので、ここでは説明を繰り返さない。

[0090] 製造工程においては、半導体チップ 1と半導体チップ 2とが、熱圧着工法または超音波を併用した熱圧着工法によって、フリップチップ接合される。半導体チップ 2には、予め保護膜 19が形成されている。

[0091] 半導体チップ 1と半導体チップ 2とのフリップチップ接合が終了した後に、半導体チップ 1と半導体チップ 2との間隙にアンダーフィル樹脂 20を注入する。アンダーフィノレ樹脂 20は、この間隙に注入されるほかに、半導体チップ 2の外側に向かって流れるが、保護膜 19によって堰き止められる。このように、アンダーフィル樹脂 20が半導体チップ 2の外周部に形成された電極パッド 13に到達することを防止でき、電極パッド 1 3がアンダーフィル樹脂 20によって汚染されることを防止できる。

[0092] また、半導体チップのクラックを防止する保護膜は、従来の技術における半導体チップに対しても形成されているため、保護膜を形成するためのマスクのパターンと、保護膜の厚さを変更するのみで、本発明に基づく半導体装置を製造することができる。製造においては、新たな製造工程の追加や、新たな材料の追加が不要であるため、容易に電極パッドなどの汚染を防止した半導体装置を提供することができる。

[0093] また、本実施の形態における保護膜 19は、半導体チップ 1を半導体チップ 2に投影した領域を取り囲むように形成されている。この構成を採用することにより、より効果的にアンダーフィル樹脂が電極パッドに到達することを防止できる。

[0094] 本実施の形態における保護膜の厚さは 5 μ m程度であるが、第 1の部材および第 2 の部材同士の間隙の幅、およびアンダーフィル樹脂の種類によっては、保護膜を厚くすることが好ましい。

[0095] その他の作用および効果については実施の形態 1と同様であるのでここでは説明を繰り返さない。

[0096] (実施の形態 4)

図 22から図 34を参照して、本発明に基づく実施の形態 4における半導体装置および半導体装置の製造方法について説明する。

[0097] 図 22は、本実施の形態における半導体装置の概略断面図である。本実施の形態における半導体装置は、第 1の部材としての半導体チップ 52と、第 2の部材としての半導体チップ 51とを備える。半導体チップ 51と半導体チップ 52とは、表面同士が互レ、にほぼ平行になるように間隙をあけて配置されている。半導体チップ 52の表面には、外部への接続線を接続するための第 1のパッドとしてパッド 64が形成されている。パッド 64は、半導体チップ 51を半導体チップ 52に投影したときに、影になる領域の外側に配置されている。

[0098] 半導体チップ 52の表面には、半導体チップ 51を接続するための第 2のパッドとして、パッド 65が形成されている。パッド 65は、半導体チップ 51を半導体チップ 52に投影したときに、影になる領域に配置されている。半導体チップ 52の表面およびパッド 64, 65の表面の一部にはポリイミド膜 55が形成されている。ポリイミド膜 55は、ソフトエラーの防止のために形成されている。

[0099] パッド 64の表面には、力 ^上げ部 74aが形成されている。力、さ上げ部 74aは、導電性を有する部分の高さが高くなるように形成された部分である。本実施の形態においては、力さ上げ部 74aは直方体状に形成されている。力さ上げ部 74aは、ノリアメタル層 72aと Auバンプ 73aとを含む。パッド 65の表面には、力さ上げ部 74bが形成されている。力 ^上げ部 74bは、ノリアメタル層 72bと Auバンプ 73bを含む。

[0100] 本実施の形態においては、後述するようにバリアメタル層 72aとバリアメタル層 72b とは同一の製造工程で形成され、同一の材質で形成されている。また、 Auバンプ 73 aと Auバンプ 73bとは、同じ製造工程で形成され、同一の材質で形成されている。

[0101] 本実施の形態におけるバリアメタル層 72a， 72bは、パッド 64, 65の表面力、ら TiN 層、 TiW層、および Au層の順に積層された積層体である。バリアメタル層 72a, 72b は、 Auノンプ 73a, 73bとノッド 64， 65とを密着させるため、および拡散バリア効果を得るために形成されている。

[0102] 半導体チップ 51の表面には、半導体チップ 52との接続を行なうためのパッド 63が形成されている。半導体チップ 51の表面およびパッド 63の表面の一部には、ポリイミド膜 56が形成されている。パッド 63は、力さ上げ部 74bに接合されている。このように、半導体チップ 51と半導体チップ 52とは、導電性部材を介して、間隙をあけて固定され、互いに電気的に接続されている。

[0103] 半導体チップ 51と半導体チップ 52との間には、アンダーフィル樹脂 92が配置されている。アンダーフィル樹脂 92は、半導体チップ 51が配置されている領域から外側に向かって広がるように配置されている。半導体チップ 52のパッド 64が形成されている部分において、力さ上げ部 74aは、アンダーフィル樹脂 92の高さよりも高くなつている。

[0104] 半導体チップ 52は、接着材 91を介して、配線基板 81に固定されている。配線基板

81の表面の外周部には、ランド 84が形成されている。半導体チップ 52のパッド 64と配線基板 81のランド 84とは、金線 61によって電気的に互いに接続されている。金線 61は、力 ^上げ部 74aに接続されている端部において、球状の金ボール部 71を含む。

[0105] 配線基板 81の上面には、内部に半導体チップ 51， 52および金線 61を含むように封止樹脂 90が配置されている。配線基板 81の主表面のうち、半導体チップ 52が配置されている側と反対側の主表面には、ランド 82および半田ボール 83が配置されている。

[0106] 図 23は、本実施の形態における半導体装置の封止樹脂を取除いたときの平面図である。図 24は、本実施の形態における半導体装置の下面図である。図 23を参照して、本実施の形態における半導体装置は、半導体チップ 51 , 52の平面形状がほぼ正方形になるように配置されている。半導体チップ 51と半導体チップ 52とは、それぞれの重心位置が平面的に見て重なるように配置されている。

[0107] 力、さ上げ部 74aは、半導体チップ 52の周辺部分に配置されている。力 ^上げ部 74 aは、半導体チップ 52の外縁に沿うように配置されている。配線基板 81の表面には、力、さ上げ部 74aの位置に対応するようにランド 84が形成されている。アンダーフィル樹脂 92は、半導体チップ 51が形成されている領域からかさ上げ部 74aが形成されてレ、る領域まで配置されている。アンダーフィル樹脂 92は、半導体チップ 52の外側に飛び出さなレ、ように配置されてレ、る。

[0108] 図 22を参照して、配線基板 81の下面においては、ランド 82を介して複数の半田ボール 83が形成されている。本実施の形態においては、複数の半田ボール 83が規則的に配列して形成されている。

[0109] 図 22から図 24を参照して、本実施の形態における半導体装置は、半導体チップ 5 2のパッド 64の表面に、力さ上げ部 74aが形成されている。この構成を採用することにより、金線 61を接続する部分の頂面の高さを高くすることができ、アンダーフィル榭脂 92が、外側に向かって流れても、金線 61を接続する部分の表面の汚染を防止できる。したがって、金線 61とかさ上げ部 74aとの接合強度が小さくなることを防止でき、金ボール部 71を確実に接合することができる。また、後に金ボール部 71が剥がれ、外れてしまうことを防止できる。

[0110] 力、さ上げ部 74aとしては、アンダーフィル樹脂 92によって頂面が汚染されないような十分な高さを有することが好ましい。たとえば、アンダーフィル樹脂 92のおおよそ 10 μ mの厚さに対応させて、力、さ上げ部 74aの高さはパッド 64の表面から 20 μ m以上 25 z m以下が好ましい。

[0111] 次に、図 25から図 34を参照して、本実施の形態における半導体装置の製造方法について説明する。

[0112] 図 25から図 34は、それぞれの工程における概略断面図である。図 25を参照して、はじめに、電気回路を第 1の部材としてのシリコン基板などの半導体基板 58に形成する。半導体基板 58の表面にパッド 64， 65を形成する。

[0113] パッド 64は、後に外部との電気的な接続を行なうためのパッドである。パッド 64は、半導体チップとなるべき領域の周辺部に配置する。パッド 64は、後に接続される第 2 の部材としての半導体チップが配置される領域の外側に配置する。

[0114] パッド 65は、後に接続される第 2の部材としての半導体チップとの電気的な接続を行なうためのパッドである。パッド 65は、後に接続される半導体チップの投影領域に配置されている。次に、半導体基板 58の表面およびパッド 64， 65の表面の一部を覆うように、ポリイミド膜 55を形成する。次に、力、さ上げ部を形成するかさ上げ部形成ェ程を行なう。

[0115] 図 26に示すように、パッド 64, 65の露出した部分およびポリイミド膜 55を覆うように、バリアメタル層 72を形成する。ノくリアメタル層 72は、たとえば、スパッタ法で形成する。本実施の形態においては、バリアメタル層として、順に TiN層、 TiW層、 Au層の 3 層を積層して形成する。

[0116] 次に、図 27に示すように、開口部 78を有するフォトレジスト層 77を形成する。開口部 78は、ノッド 64, 65が配置されている領域に形成する。フォトレジスト層 77の形成においては、たとえば、スピン塗布法でフォトレジストを塗布した後に、露光および現像を行なって開口部 78を形成する。本実施の形態においては、平面形状が四角形になるように開口部 78を形成する。

[0117] 次に、図 28に示すように、電解めつき法によって、 Auバンプ 73a， 73bを形成する。電解めつき法においては、たとえば、 Auイオンを含むめっき液に半導体基板を浸漬させた状態で、バリアメタル層 72に正の電圧を印加することによって、フォトレジスト層 77の開口部 78に Auを析出させる。このように、開口部 78の形状に沿って、 Auバンプ 73a, 73bを形成する。本実施の形態においては、 Auバンプ 73a， 73bをほぼ直方体の形状に形成する。

[0118] 次に、図 29を参照して、フォトレジスト層を除去した後に、ノリアメタル層のうち、 Au バンプ 73a, 73bが形成されている領域を避けた領域において、ノくリアメタル層の除去を行なう。バリアメタル層の除去においては、たとえばエッチングによって行なう。このように、バリアメタル層 72aおよび Auバンプ 73aを含む力さ上げ部 74aと、バリアメタル層 72bおよび Auバンプ 73bを含むかさ上げ部 74bを形成する。この後に、半導体基板 58をダイシングによって切断して、個々の半導体チップを形成する。

[0119] 次に、図 30に示すように、接着材 91により半導体チップ 52を配線基板 81に接着する。配線基板 81の主表面のうち、半導体チップ 52が配置される主表面にはランド 84を形成しておく。また、配線基板 81の主表面のうち、半導体チップ 52が配置される側と反対側の主表面にはランド 82を形成しておく。

[0120] 次に、図 31に示すように、別の製造工程で製造された半導体チップ 51を、半導体チップ 52に電気的に接続すると共に固定する。半導体チップ 51には、半導体チップ 52と同様にパッド 63およびポリイミド膜 56を表面に形成しておく。矢印 97に示すように、半導体チップ 51のパッド 63がかさ上げ部 74bと接続するように、たとえば、フリツプチップ接合によって熱および超音波を印加しながら接合を行なう。

[0121] 次に、図 32を参照して、半導体チップ 51と半導体チップ 52との間に、アンダーフィル榭脂 92を配置するアンダーフィル樹脂配置工程を行なう。このときに、アンダーフィル榭脂 92が外側に向かって流れることがある力パッド 64の表面に力さ上げ部 74 aが形成されているため、力さ上げ部 74aの頂面の汚染を防止することができる。

[0122] 次に、図 33に示すように、半導体チップ 52に形成された力さ上げ部 74aと、配線基板 81の表面に形成されたランド 84との電気的な接続を行なう。本実施の形態においては、ワイヤボンディング装置を用いて、金線 61を形成する。ワイヤボンディング装置のキヤビラリ 85の先端に予め少量の金線 61を押し出すことにより、金ボール部 71を形成する。金ボール部 71を、力、さ上げ部 74aの頂面に接合した後にキヤビラリ 85を移動させて、金線 61をランド 84に接続する。

[0123] 次に、図 34に示すように、封止樹脂 90で装置の封止を行なう。半導体チップ 51， 5 2および金線 61のすベてを含むように封止を行なう。最後に、配線基板 81のランド 8 2に半田ボール 83を形成する。

[0124] このように、本実施の形態においては、外部への接続線を接続するための第 1のパッドの表面に、導電性部材を配置して力さ上げ部を形成するかさ上げ部形成工程と、力さ上げ部形成工程の後に、第 1の部材と第 2の部材との間にアンダーフィル樹脂を配置するアンダーフィル樹脂配置工程を含む。この方法を採用することにより、アンダーフィル樹脂が、第 1の部材の電気的な接続部分の表面を汚染することを防止できる。この結果、たとえば、本実施の形態においては、金線とパッドとの良好な電気的な接続を行なうことができる。

[0125] 本実施の形態におけるかさ上げ部形成工程は、第 1のパッドの表面にバリアメタル層を形成する工程と、バリアメタル層の表面にレジスト層を配置する工程と、レジスト層の第 1のパッドの部分に開口部を形成する工程と、電解めつき法によって、開口部に導電部としての Auバンプを形成する工程とを含む。さらに、レジスト層を除去する工程と、導電部が形成されている領域を避けた領域においてバリアメタル層を除去する工程とを含む。この方法を採用することにより、容易に力、さ上げ部を形成することができる。また、電解めつき法において、印加する電圧の大きさや金属が析出する時間などを調整することにより、容易にかさ上げ部の高さを調整することができる。

[0126] また、本実施の形態においては、アンダーフィル樹脂配置工程は、第 1の部材と第 2の部材とを結合した後に、第 1の部材と第 2の部材との間隙に樹脂を配置する工程を含む。この方法を採用することにより、容易に第 1の部材と第 2の部材との間に樹脂を配置することができる。

[0127] 本実施の形態においては、金線を接続するためのパッドと、半導体チップを接続するためのパッドとの両方のパッドに対して力さ上げ部を形成した力この形態に限られず、金線を接続するためのパッドにかさ上げ部が形成されていればよい。たとえば、図 22を参照して、半導体チップ 51を接続するためのパッド 65に対して金バンプを配置して、第 1の部材と第 2の部材とを接続固定しても構わない。

[0128] その他の構成、作用、効果および製造方法については、実施の形態 1と同様であるのでここでは説明を繰り返さない。

[0129] (実施の形態 5)

図 35から図 40を参照して、本発明に基づく実施の形態 5における半導体装置および半導体装置の製造方法について説明する。 [0130] 図 35は、本実施の形態における半導体装置の概略断面図である。本実施の形態における半導体装置においては、力さ上げ部の構成および第 1の部材と第 2の部材との接続部分が、実施の形態 4における半導体装置と異なる。

[0131] 本実施の形態における半導体装置は、力、さ上げ部が金ボールで形成されている。

すなわち、第 1の部材としての半導体チップ 52のパッド 64の表面に、ほぼ球状のかさ上げ部 75が形成されている。力、さ上げ部 75には、金線 61の金ボール部 71が接合されている。力 ^上げ部 75および金ボール部 71は一体的になっている。

[0132] また、半導体チップ 51と半導体チップ 52との接続部分においては、半導体チップ 5 1のパッド 63の表面にバリアメタル層 79が形成され、ノリアメタル層 79の表面に、 Au バンプ 80が形成されている。半導体チップ 52の表面に形成されたパッド 65は、 Au バンプ 80と結合している。

[0133] このように、本実施の形態における半導体装置は、かさ上げ部が球状に形成されている。この構成を採用することにより、力さ上げ部を公知のワイヤボンディング装置を用いて容易に形成することができる。

[0134] 次に、図 36から図 40を参照して、本実施の形態における半導体装置の製造方法について説明する。図 36から図 40はそれぞれの製造工程における概略断面図である。

[0135] 図 36に示すように、半導体基板 58の表面にパッド 64, 65を形成した後に、ポリイミド膜 55を形成する。次に、力さ上げ部を形成するかさ上げ部形成工程を行なう。

[0136] 図 37に示すように、ワイヤボンディング装置を用いて、パッド 64の表面にかさ上げ部 75を形成する。力さ上げ部 75は導電性を有するボール (球）である。本実施の形態においては、金で形成されている。力、さ上げ部 75の形成においては、ワイヤボンデイング装置のキヤビラリ 85から、少量の金を排出して金ボール部を形成したのちに、パッド 64の表面に金ボール部を接合する。金ボール部を接合した後に、矢印 95または矢印 95に垂直な方向にキヤビラリ 85を移動することにより金を切断する。本実施の形態におけるかさ上げ部 75は、スタッドバンプを形成する方法と同様の方法で形成すること力 Sできる。それぞれのパッド 64の表面に、 1個ずつかさ上げ部 75を形成する。 [0137] 次に、図 38を参照して、ダイシングにより、半導体基板を切断して個々の半導体チップ 52への断片化を行なう。次に、半導体チップ 52を、配線基板 81に接着材 91を用いて固定する。

[0138] また、別の製造工程において、半導体チップ 51を製造する。半導体チップ 51の表面にパッド 63を形成して、電解めつき法などの方法によりパッド 63の表面に、バリアメタル層 79および Auバンプ 80を形成する。次に、矢印 98に示すように、超音波を印加しながら熱圧着を行なうことによって、 Auバンプ 80とパッド 65とを接合する。

[0139] 次に、図 39に示すように、半導体チップ 51と半導体チップ 52との間にアンダーフィル樹脂の配置を行なうアンダーフィル樹脂配置工程を行なう。アンダーフィル樹脂 92 が外側に向かって流れることがある力力、さ上げ部 75が形成されていることにより、かさ上げ部 75の金線が接続される部分がアンダーフィル樹脂 92によって汚染されることを防止できる。

[0140] 次に、図 40に示すように、力さ上げ部 75と配線基板 81に形成されたランド 84との電気的な接続を行なう。たとえば、ワイヤボンディング装置を用いて、キヤビラリの先端に金ボール部 71を形成する。次に、金ボール部 71で力さ上げ部 75の上面を押さえて、力さ上げ部 75の上面を平坦にするレべリングを行ないながら、金ボール部 71と力さ上げ部 75との熱圧着を行なう。金線 61の金ボール部 71と反対側の端部は、ランド 84に接続する。この後に、樹脂封止などを行なって、本実施の形態における半導体装置を製造することができる。

[0141] 本実施の形態においては、ワイヤボンディング装置を用いて、外部への接続線を接続するための第 1のパッドの表面に金ボールを配置する工程を含む。この方法を採用することにより、容易にかさ上げ部を形成することができる。また、安価にかさ上げ部を形成することができる。

[0142] 本実施の形態においては、第 2の部材としての半導体チップ 51のパッド 63の表面に、ノリアメタル層 79および Auバンプ 80を形成した力特にこの形態に限られず、任意の接続方法で、半導体チップ 51と半導体チップ 52との電気的な接続を行なうことができる。

[0143] たとえば、半導体チップ 51のパッド 63の表面にワイヤボンディング装置によって Au バンプを形成しても構わない。この方法を採用することにより、安価に第 1の部材としての半導体チップと第 2の部材としての半導体チップとを接続固定することができる。し力ながら、半導体チップ 51におけるパッド 63同士のピッチが小さい場合には、電解めつき法によって Auバンプを形成することが好ましレ、。たとえば、半導体チップ 51 に複数のパッド 63が形成されている場合、ワイヤボンディング装置を用いてそれぞれのパッドに 1個ずつバンプを形成するよりも、めっき法でバンプを形成した方が効率力い場合がある。

[0144] その他の構成、作用、効果および製造方法については、実施の形態 4と同様であるのでここでは説明を繰り返さない。

[0145] (実施の形態 6)

図 41から図 45を参照して、本発明に基づく実施の形態 6における半導体装置の製造方法について説明する。

[0146] 図 41は、本実施の形態における第 1の半導体装置の製造方法の概略断面図である。第 1の製造方法においては、ペースト状接着材（NCP : Non Conductive Paste)をアンダーフィル樹脂として用いる。 NCP88の配置においては、第 1の部材としての半導体チップ 52と、第 2の部材としての半導体チップ 51とが、互いに結合固定される前に配置する。図 41に示す例においては、半導体チップ 52の表面のパッド 64, 65の表面に、力さ上げ部 74a, 74bが配置されている。

[0147] 本実施の形態においては、力さ上げ部 74aおよび 74bを形成した後に NCPを半導体チップ 52に配置する NCP配置工程を行なう。この後に、矢印 93に示すように、超音波を印加しながら熱圧着を行なうことによって、パッド 63とかさ上げ部 74bとの接合を行なう。このように、 NCP配置工程の後に、第 1の部材と第 2の部材とを結合するェ程を行なう。

[0148] 図 42に、本実施の形態における第 2の半導体装置の製造方法の概略断面図を示す。第 2の半導体装置の製造方法においては、アンダーフィル樹脂としてフィルム状接着材（NCF : Non Conductive Film)を用いている。

[0149] 図 42に示すように、第 2の部材としての半導体チップ 51の表面にパッド 63およびポリイミド膜 56を形成した後に、 NCF89を配置する NCF配置工程を行なう。 NCF配置工程においては、予め熱圧着によって NCFを半導体チップ 51に接合しておく。第 1 の部材としての半導体チップ 52のパッド 64, 65の表面には、力さ上げ部 74a, 74b を形成する。次に、矢印 94に示すように、超音波を印加しながら熱圧着を行なうことにより、力、さ上げ部 74bとパッド 63との接合を行なう。このように、 NCF配置工程の後に第 1の部材と第 2の部材とを結合する工程を行なう。

[0150] 本実施の形態における第 1の半導体装置の製造方法において用いる NCPは、ぺ一スト状であり常温では粘度の高い状態である。また、第 2の半導体装置の製造方法において用いる NCFはフィルム状である。し力ながら、半導体チップ同士を熱圧着する際に、 NCPまたは NCFは、半導体チップ同士を接合する際の熱によって、粘度力、さくなつて半導体チップの外側に向かって流れることがある。この場合においても、外部との接続を行なうためのパッドにかさ上げ部を形成することにより、接続線を接合する部分の汚染を防止でき、接続線との良好な接続を行なうことができる。

[0151] 図 43から図 45に、本実施の形態における第 3の製造方法の説明図を示す。図 43 および図 44は、本実施の形態における第 3の半導体装置の製造方法の工程を説明する概略断面図であり、図 45は、製造された半導体装置の一部分の拡大平面図である。

[0152] 図 43を参照して、本実施の形態における第 3の半導体装置の製造方法においては、力さ上げ部 75と配線基板 81のランド 84とを金線 61によって接続した後に、半導体チップ 51と半導体チップ 52とを接続固定する。

[0153] 矢印 99に示すように、超音波を印加しながら熱圧着を行なって、半導体チップ 51 に形成された Auバンプ 80と、半導体チップ 52に形成されたパッド 65とを接合する。

[0154] 次に、図 44に示すように、アンダーフィル樹脂 92の配置を行なう。矢印 100に示すように、半導体チップ 51とかさ上げ部 75との間の領域にアンダーフィル樹脂 92を配置する。アンダーフィル樹脂 92を供給ノズル 86から押し出して配置する。

[0155] 図 45は、製造される半導体装置のコーナ部の拡大概略配置図である。矢印 100に示す半導体チップ 51とかさ上げ部 75との間の領域において、矢印 96に示すように半導体チップ 51の外縁に沿う向きに移動しながら、連続的にアンダーフィル樹脂 92 を配置する。 [0156] 図 44を参照して、半導体チップ 51とかさ上げ部 75との距離が近い場合には、金線 61や半導体チップ 51の表面のうち半導体チップ 52が配置されている側と反対側の表面に、アンダーフィル樹脂 92が付着することがある。後の製造工程で封止樹脂によって、金線 61や半導体チップ 51を封止するが、このときに、アンダーフィル樹脂 92 が金線や半導体チップ 51の一方の表面に付着していると、付着した部分が封止樹脂との界面になって封止樹脂が剥離しやすくなる。このため、アンダーフィル樹脂は、金線などに付着しないことが好ましい。

[0157] し力、しながら、図 44に示すように、矢印 100に示す第 2の部材としての半導体チップ 51とかさ上げ部 75との距離が小さいと、アンダーフィル樹脂 92が金線 61などに付着しやすくなる。このような場合においても、アンダーフィル樹脂として、 NCPや NCF を用いることにより、金線などにアンダーフィル樹脂が付着することをより確実に防止すること力 Sできる。

[0158] その他の製造方法については、実施の形態 4および 5と同様であるので、ここでの説明を繰り返さない。なお、上記の実施の形態における図において、同一の部分または互いに相当する部分にぉレ、ては、同一の符号を付して説明を省略してレ、る。

[0159] なお、今回開示した上記実施の形態はすべての点で例示であつて制限的なものではない。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。

産業上の利用可能性

[0160] 本発明は、半導体装置に適用されうる。特に、半導体チップを基板などにフリツプチップ接合した半導体装置に有利に適用されうる。

Claims

請求の範囲

[1] 第 1の部材（2， 4, 21 , 31)と、

表面同士が互いに略平行になるように、間隙を空けて前記第 1の部材（2， 4, 21 , 31)に固定された第 2の部材（1)と、

前記間隙に充填されたアンダーフィル樹脂（20， 88， 89, 92)と

を備え、

前記第 1の部材（2， 4, 21 , 31)において、前記第 2の部材（1)を前記第 1の部材（ 2, 4, 21, 31)に投影した領域の外側に、凹部（6, 7, 9, 10, 27, 28)が形成された、半導体装置。

[2] 前記凹部（6, 10， 27， 28)は、溝状に形成され、前記投影した領域の周りを取り囲むように形成されてレ、る、請求項 1に記載の半導体装置。

[3] 前記凹部（6, 7， 9， 27, 28)は、前記第 1の部材（2， 4， 21 , 31)を貫通する貫通孔（5, 8)と、前記貫通孔（5, 8)の一方の開口部を封止するように形成された蓋（17 , 18, 25， 35)とを含む、請求項 1に記載の半導体装置。

[4] 前記第 1の部材（2， 4, 21 , 31)は、半導体チップ（2, 4， 21)または有機基板（31 )のいずれか一方を含み、

前記第 2の部材（1)は、半導体チップ（1)を含む、請求項 1に記載の半導体装置。

[5] 第 1の部材（2， 4, 21 , 31)と、

を備え、

前記第 1の部材（2， 4, 21 , 31)において、前記第 2の部材（1)を前記第 1の部材（ 2, 4, 21, 31)に投影した領域の外側に、前記領域を取り囲むように前記第 1の部材 (2, 4, 21， 31)を貫通する貫通孔（5, 8)が形成された、半導体装置。

[6] 前記第 1の部材（2， 4, 21 , 31)は、半導体チップ（2, 4， 21)または有機基板（31 )のいずれか一方を含み、

前記第 2の部材（1)は、半導体チップ（1)を含む、請求項 5に記載の半導体装置。

[7] 第 1の部材（2, 4, 21 , 31)と、

を備え、

前記第 1の部材（2， 4, 21 , 31)において、前記第 2の部材（1)を前記第 1の部材（ 2, 4, 21, 31)に投影した領域の外側に、前記第 1の部材（2, 4, 21, 31)を保護するための保護膜（19)が形成され、

前記保護膜（19)は、前記第 1の部材（2， 4， 21 , 31)の表面から突出して、堰になるように形成された、半導体装置。

[8] 前記保護膜（19)は、前記第 1の部材 (2， 4， 21 , 31)を投影した領域を取り囲むように形成された、請求項 7に記載の半導体装置。

[9] 前記第 1の部材（2， 4, 21 , 31)は、半導体チップ（2, 4， 21)または有機基板（31 )のいずれか一方を含み、

前記第 2の部材（1)は、半導体チップ（1)を含む、請求項 7に記載の半導体装置。

[10] 第 1の部材 (52)と、

表面同士が互いに略平行になるように、間隙を空けて前記第 1の部材（52)に固定された第 2の部材（51)と、

前記間隙に配置されたアンダーフィル樹脂（20, 88, 89, 92)と

を備える半導体装置の製造方法において、

前記第 2の部材（51)の表面において、前記第 1の部材が配置されるべき領域の外側に第 1のパッド（64)を形成する工程と、

前記第 2の部材（51)の表面において、前記第 1の部材（52)を接続するための第 2 のパッド（65)を形成する工程と、

前記第 1のパッド（64)の表面に導電性部材を配置して力、さ上げ部（74a， 75)を形成するかさ上げ部形成工程と、

前記力、さ上げ部形成工程の後に、前記第 1の部材（52)と前記第 2の部材（51)との間に前記アンダーフィル樹脂（20, 92, 88， 89)を配置するアンダーフィル樹脂配置工程と

を含む、半導体装置の製造方法。

[11] 前記力さ上げ部形成工程は、前記第 1のパッド（64)の表面にバリアメタル層（72，

72b)を形成する工程と、

前記バリアメタル層（72, 72b)の表面にレジスト層（77)を配置する工程と、前記レジスト層（77)の前記第 1のパッド（64)の部分に開口部（78)を形成するェ程と、

電界めつき法によって前記開口部（78)に導電部（73a)を形成する工程と、前記レジスト層（77)を除去する工程と、

前記導電部（73a)が形成されている領域を避けた領域において、前記ノリアメタル層（72)を除去する工程と

を含む、請求項 10に記載の半導体装置の製造方法。

[12] 前記力さ上げ部形成工程は、ワイヤボンディング装置を用いて、前記第 1のパッド（

64)の表面に導電性ボール（75)を配置する工程を含む、請求項 10に記載の半導体装置の製造方法。

[13] 前記アンダーフィル樹脂配置工程は、前記第 1の部材（52)と前記第 2の部材（51) とを結合した後に、前記隙間にアンダーフィル樹脂（20， 88, 89， 92)を配置するェ程を含む、請求項 10に記載の半導体装置の製造方法。

[14] 前記アンダーフィル樹脂配置工程は、前記第 2の部材（51)の表面にペースト状接着材（88)を配置する NCP配置工程と、

前記 NCP配置工程の後に、前記第 1の部材（52)と前記第 2の部材（51)とを結合する工程と

を含む、請求項 10に記載の半導体装置の製造方法。

[15] 前記アンダーフィル樹脂配置工程は、前記第 1の部材（52)の表面にフィルム状接着材（89)を配置する NCF配置工程と、

前記 NCF配置工程の後に、前記第 1の部材（52)と前記第 2の部材（51)とを結合する工程と

を含む、請求項 10に記載の半導体装置の製造方法。