CN111356302A - 电路板及其制造方法 - Google Patents
电路板及其制造方法 Download PDFInfo
- Publication number
- CN111356302A CN111356302A CN201811571186.0A CN201811571186A CN111356302A CN 111356302 A CN111356302 A CN 111356302A CN 201811571186 A CN201811571186 A CN 201811571186A CN 111356302 A CN111356302 A CN 111356302A
- Authority
- CN
- China
- Prior art keywords
- die
- boss
- terminal
- connecting terminal
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09045—Locally raised area or protrusion of insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
Abstract
本申请提供一种电路板及其制造方法。制造方法包括:提供一基底;在基底上设置至少一个凸台;提供第一裸芯,第一裸芯包括相对设置第一顶面和第一底面,第一顶面上设置有第一连接端子,第一底面设置在凸台上;在第一裸芯的第一顶面上设置绝缘层,并且在对应第一连接端子的位置设置第一导电孔;在第一导电孔中设置第一引出端子,并与第一连接端子电性连接,以将所述第一连接端子扇出。因此,可通过比机械打孔更精准的激光打孔的方式来开设该导电孔,从而可将裸芯的连接端子准确的扇出,提高电路板中芯片封装的准确性。
Description
技术领域
本申请涉及电路板技术领域,特别涉及一种电路板及其制造方法。
背景技术
随着电子产品高频高速需求的发展,传统的电路板在制造中,其芯片封装通常采用打线封装和倒装封装的方式,该些传统的封装方式难以满足高频高速信号传输的需求,因此越来越多电路板的芯片封装采用基板内埋入或者晶圆级的扇出工艺实现裸芯片封装,减小封装互联尺寸而实现芯片高频高速传输对信号完整性的需求。
但现有技术的电路板在制造过程中,由于其封装的板体太厚,因此在将芯片的连接端子扇出时只能采用机械转孔的形式。机械转孔时由于其较大振动等原因将影响连接端子扇出的准确性,从而影响芯片封装的准确性。
发明内容
本申请主要解决的技术问题是提供一种电路板及其制造方法,能够提高电路板中芯片封装的准确性。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种电路板的制造方法,制造方法包括:提供一基底;在所述基底上设置至少一个凸台;提供第一裸芯,所述第一裸芯包括相对设置第一顶面和第一底面,所述第一顶面上设置有第一连接端子,所述第一底面设置在所述凸台上;在所述第一裸芯的第一顶面上设置绝缘层,并且在对应所述第一连接端子的位置设置第一导电孔;在所述第一导电孔中设置第一引出端子,并与所述第一连接端子电性连接,以将所述第一连接端子扇出。
为解决上述技术问题,本申请采用的另一个技术方案是:提供一种电路板,电路板包括:基底;凸台,设置在所述基底上;第一裸芯,所述第一裸芯包括相对设置的第一顶面和第一底面,所述第一顶面上设置有第一连接端子,所述第一底面设置在所述凸台上;绝缘层,设置在所述第一裸芯的第一顶面上,并且在对应所述第一连接端子的位置设置有第一导电孔;第一引出端子,设置在所述第一导电孔中,并与所述第一连接端子电性连接,以将所述第一连接端子扇出。
本申请在基底上设置凸台,将裸芯设置在该凸台上,从而可将裸芯的位置抬高,在其顶面的绝缘层上开设导电孔时,导电孔的深度可减小。因此,可通过比机械打孔更精准的激光打孔的方式来开设该导电孔,从而可将裸芯的连接端子准确的扇出,提高电路板中芯片封装的准确性。
附图说明
图1是本申请实施例提供的一种电路板的制造方法的流程示意图;
图2是本申请实施例提供的另一种电路板的制造方法的流程示意图;
图3-图9是对应图2所电路板的制造方法的工艺流程示意图;
图10是本申请实施例提供的另一种电路板的制造方法的流程示意图;
图11-图15是对应图10所电路板的制造方法的工艺流程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,以下所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
为了使本申请实施例提供的技术方案更加清楚,以下实施例结合附图对本申请技术方案进行详细描述。
请参阅图1,图1是本申请实施例提供的一种电路板的制造方法的流程示意图。如图1所示,本实施例的制造方法包括以下步骤:
步骤S10:提供一基底。
步骤S11:在基底上设置至少一个凸台。
步骤S12:提供第一裸芯,第一裸芯包括相对设置第一顶面和第一底面,第一顶面上设置有第一连接端子,第一底面设置在凸台上。
步骤S13:在第一裸芯的第一顶面上设置绝缘层,并且在对应第一连接端子的位置设置第一导电孔。
步骤S14:在第一导电孔中设置第一引出端子,并与第一连接端子电性连接,以将第一连接端子扇出。
因此,本申请在基底上设置凸台,将第一裸芯设置在该凸台上,从而可将第一裸芯的位置抬高,在第一顶面的绝缘层上开设第一导电孔时,第一导电孔的深度可减小。因此,可通过比机械打孔更精准的激光打孔的方式来开设该第一导电孔,从而可将第一裸芯的第一连接端子准确的扇出,提高电路板中芯片封装的准确性。
请参阅图2,图2是本申请实施例提供的另一种电路板的制造方法的流程示意图,图3到图9是对应图2所示的制造方法的工艺流程示意图。本实施例的制造方法包括以下步骤:
步骤S20:如图3所示,提供一基底100。
基底100可为采用绝缘材质。
步骤S21:在基底100上设置至少一个凸台200。
如图4所示,具体可在基底100上电镀凸台200。凸台200可采用导电性材质,例如金属铜、银、铁等。
凸台200的数量与裸芯的底面的连接端子的数量相等且一一对应。如图4所示,凸台200包两个,分别为凸台201和202,其分别对应裸芯的底面的连接端子,具体如下文所述。
凸台200的作用是抬高裸芯的高度,使得裸芯的顶面与绝缘层的外表面更接近,从而利于裸芯顶面上的导电孔的设置。基于此,凸台200的高度根据放置在其上的裸芯的厚度而决定。
步骤S22:提供一裸芯300,裸芯300包括相对设置的顶面301和底面302,顶面301上设置有第一连接端子303和304,底面302设置有第二连接端子305和306,底面302设置在凸台200上,并且第二连接端子305和306与凸台200电连接。
如图5所示,裸芯300的底面302设置有两个第二连接端子305和306,其分别对应一个凸台200。具体而言,第二连接端子305对应凸台201,第二连接端子306对应凸台202。
第二连接端子305和306分别与凸台201和202的电连接具体是通过设置在期间的导电层实现的。具体而言,在凸台201和202上分别设置导电层203和204,在将裸芯300放置在凸台200上时,第二连接端子305与导电层203接触,通过导电层203和凸台201固定且电连接;第二连接端子306与导电层204接触,通过导电层204和凸台202固定且电连接。
导电层203和204可为金属浆料,在其液体时第二连接端子305和306与其接触,在其由液态变为固态时可将第二连接端子305和306固定到对应凸台200上。
应理解,导电层的数量和第二连接端子的数量也同样相同,且一一对应。
步骤S23:在裸芯300的顶面301上设置绝缘层600,并且在对应第一连接端子303和304的位置设置第一导电孔601。
如图6所示,设置绝缘层600的过程具体如下:
首先在基底100上设置一框架400,框架400上开设了通槽401。通槽401将基底100漏出,其位置与裸芯300的设置位置对应。
通槽401的宽度可以大于或等于裸芯300的宽度。本实施例以通槽401的宽度大于放置于其中的裸芯300的宽度为例进行详述。
然后在框架400的表面上设置一介质层500,并对介质层500进行压合,使得其可覆盖框架400的表面以及填充裸芯300与通槽401之间间隙。
介质层500可以是半固化的树脂材料,如环氧树脂或双马来酰亚胺-三嗪树脂和无机填料等组成片状材料,材料厚度根据需要可以选择20微米-100um之间。介质层500也可以感光型的片状材料,通过加热后可以彻底固化。当然,介质层500也可以为非感光型的片状材料。
进一步的,对介质层500进行固化。具体而言,将介质层500在高温高压下压合到框架400表面并完全固化,由此覆盖框架400的表面、裸芯300的顶面301。介质层500在高温高压下还可液化并流入裸芯300与通槽401之间。
本实施例中,介质层500的材质可与框架300的相同,因此固化后的介质层500与框架300形成一体结构的绝缘层600。
以上为在裸芯300的顶面301上设置绝缘层600的过程。在设置好绝缘层600后,可进一步在对应第一连接端子303和304的位置分别设置第一导电孔601。
由于裸芯300被凸台200抬高。因此顶面301与绝缘层600的外表面的距离较小。基于此可采用精准度较高的激光转孔的方式设置第一导电孔601,从而提高第一导电孔601的准确度。孔径大小可以根据第一连接端子303的大小设置,例如可设置为约30微米-100微米。
步骤S24:基底100在对应凸台200的位置设置第二导电孔101。
如图7所示,第二导电孔101的数量和凸台200的数量相同。第二导电孔101的形成方式可与第一导电孔601的形成方式相同,在此不再赘述。
步骤S25:在第一导电孔601中设置第一引出端子602,并与第一连接端子303和304电性连接,以将第一连接端子303和304扇出。
如图8所示,第一引出端子602的数量和第一连接端子的数量相同并且一一对应。第一引出端子602进一步延伸到绝缘层600外,已将第一连接端子303和304扇出作为裸芯300的pad(引脚)。
步骤S26:在第二导电孔101中设置第二引出端子102,并与凸台200电性连接,使得第二连接端子305和306通过凸台200和第二引出端子102扇出。
如图9所示,第二引出端子102的数量和凸台200的数量相同并且一一对应。第二引出端子102进一步延伸到基底100外,已将第二连接端子305和306扇出作为裸芯300的pad(引脚)。
因此,本实施例在基底100上设置凸台200,将裸芯300设置在该凸台200上,从而可将裸芯300的位置抬高,在顶面301的绝缘层600上开设第一导电孔601时,第一导电孔601的深度可减小。因此,可通过比机械打孔更精准的激光打孔的方式来开设该第一导电孔601,从而可将裸芯300的第一连接端子303和304准确的扇出,提高电路板中芯片封装的准确性。
进一步的,还可在基底100上设置第二引出端子,使得第二连接端子305和306通过凸台200和第二引出端子102扇出。
在其他实施例中,上述的步骤S21和S26可根据实际情况而进行调整。例如在步骤S21之前执行步骤S23中的框架400的设置步骤。在步骤S23设置好绝缘层后可执行步骤S24再执行步骤23第一导电孔的设置,步骤S25和步骤S26可同时进行。类似的,可根据实际情况而调整上述的制程顺序。
上述揭示的电路板中的凸台是为了方便裸芯的连接端子的扇出,在其他实施例中,凸台还可方便多个不同厚度的裸芯的同时制造,其中厚度较小的裸芯可为前文所述的裸芯300。特别说明的是,以下实施例中,若与前文实施例相同的特征,其标号均与前文相同。具体请参阅图10。
图10是本申请实施例提供的又一种电路板的制造方法的流程示意图。本实施例的制造方法包括以下步骤:
步骤S30:提供一基底100。具体可如图3所示的基底100。
步骤S31:在基底100上设置至少一个凸台200。
凸台200的设置可如前文所述和图4所示,在此不再赘述。
步骤S32:提供第一裸芯300和第二裸芯700。第一裸芯300包括相对设置的第一顶面301和第一底面302,第一顶面301上设置有第一连接端子303和304,第一底面302上设置有第二连接端子305和306。第二裸芯700包括相对设置的第二顶面701和第二底面702,第二顶面701上设置有第三连接端子703和704,第二底面702上设置有第四连接端子705和706。第一裸芯300设置在凸台200上,第二裸芯700设置在基底100上,并且第一裸芯300的第一顶面301和第二裸芯700的第二顶面701齐平。
其中,第一裸芯300的第一连接端子303和304为两个,第二连接端子305和306同样为两个,凸台200的数量和第二连接端子的数量相同且一一对应。如图11所示,凸台200包括两个,分别为凸台201和凸台202,其分别对应第二连接端子305和306。
进一步的,第二连接端子305和306分别通过导电层203和204与对应的凸台201和202电连接。导电层203和204如前文所述,在此不再赘述。
第二裸芯700设置在基底100上,其第二底面702的第四连接端子705和706与基底100接触且相对固定。
第二裸芯700的高度大于第一裸芯300的高度。更进一步的,第二裸芯700的高度等于第一裸芯300的高度和凸台200的高度之和。因此,在将第一裸芯300设置在凸台200上以及第二裸芯700设置在基底100上的结构中,第一裸芯300的第一顶面301和第二裸芯700的第二顶面701齐平。
步骤S33:在第一裸芯300的第一顶面301和第二裸芯700的第二顶面701上设置绝缘层600,并且在对应第一连接端子303和304的位置设置第一导电孔601,对应第三连接端子703和704的位置设置第三导电孔603。
如图12所示,设置绝缘层600的过程具体如下:
首先在基底100上设置一框架400,框架400上开设了通槽401和402。通槽401和402将基底100漏出。其中,通槽401的位置与第一裸芯300的设置位置对应,通槽402的位置与第二裸芯700的位置对应。
通槽401的宽度可以大于或等于第一裸芯300的宽度。同样,通槽402的宽度可以大于或等于第二裸芯700的宽度。本实施例以通槽401的宽度大于放置于其中的第一裸芯300的宽度,通槽402的宽度大于第二裸芯700的宽度为例进行详述。
然后在框架400的表面上设置一介质层500,并对介质层500进行压合,使得其可覆盖框架400的表面以及填充第一裸芯300与通槽401之间的间隙、第二裸芯700与通槽402之间的间隙。
介质层500可以是半固化的树脂材料,如环氧树脂或双马来酰亚胺-三嗪树脂和无机填料等组成片状材料,材料厚度根据需要可以选择20微米-100um之间。介质层500也可以感光型的片状材料,通过加热后可以彻底固化。当然,介质层500也可以为非感光型的片状材料。
进一步的,对介质层500进行固化。具体而言,将介质层500在高温高压下压合到框架400表面并完全固化,由此覆盖框架400的表面、第一裸芯300的顶面301、第二裸芯700的顶面701。介质层500在高温高压下还可液化并流入第一裸芯300与通槽401之间以及第二裸芯700与通槽402之间。
本实施例中,介质层500的材质可与框架300的相同,因此固化后的介质层500与框架300形成一体结构的绝缘层600。
以上为在第一裸芯300的第一顶面301上和第二裸芯700的第二顶面701设置绝缘层600的过程。在设置好绝缘层600后,可进一步在对应第一连接端子303和304的位置分别设置第一导电孔601,在对应第三连接端子703和704的位置设置第三导电孔603。
由于第一裸芯300被凸台200抬高。因此第一顶面301与绝缘层600的外表面的距离较小。基于此可采用精准度较高的激光转孔的方式设置第一导电孔601,从而提高第一导电孔601的准确度。孔径大小可以根据第一连接端子303的大小设置,例如可设置为约30微米-100微米
此外,由于第一裸芯300的第一顶面301和第二裸芯700的第二顶面701齐平设置,因此在压合绝缘层600时,第一裸芯300和第二裸芯700的受力程度相同,有利于绝缘层600的压合。因此可一次性进行不同厚度的裸芯的封装,提高封装的效率。
步骤S34:基底100在对应凸台200的位置设置第二导电孔101,在对应第四连接端子705和705的位置设置第四导电孔103。
如图13所示,第二导电孔101的数量和凸台200的数量相同且一一对应。第二导电孔101将凸台200外露。
第四导电孔103的数量和第四连接端子705和705的数量相同且一一对应。第四导电孔103将第四连接端子705和705外露。
步骤S35:如图14所示,在第一导电孔601中设置第一引出端子602,并与第一连接端子303和304电性连接,以将第一连接端子303和304扇出,在第三导电孔603中设置第三引出端子604,并与第三连接端子703和704电性连接,以将第三连接端子703和704扇出。
步骤S36:如图15所示,在第二导电孔101中设置第二引出端子102,并与凸台200电性连接,使得第二连接端子305和306通过凸台200和第二引出端子102扇出,在第四导电孔103中设置第四引出端子104,并与第四连接端子705和706连接,以将第四连接端子705和706扇出。
因此,本实施例通过凸台200将高度较小的第一裸芯300抬高,不仅方便第一裸芯300的封装,还方便其与高度较高的第二裸芯700的封装。
在其他实施例中,还可将更多的不同厚度的裸芯放置在同一基底100上,只要通过凸台200将其顶面保持齐平即可。
在其他实施例中,第二裸芯700也可仅在第二顶面701上设置第三连接端子703和704。则仅需要将第二顶面701的第三连接端子703和704扇出即可。
本申请针对前文的制造方法还提对应的电路板。
具体请参阅图9,图9是本申请实施例提供的一种电路板的结构示意图。值得注意的是,本实施例的电路板可通过图2所示的制造方法形成。如图9所示,本实施例的电路板包括基底100、凸台200、裸芯300、绝缘层600、第一引出端子602和第二引出端子102。
其中,凸台200设置在基底100上。凸台200具有导电性。
裸芯300包括相对设置的顶面301和底面302。顶面301上设置有第一连接端子303和304,底面302设置在凸台200上。进一步的,底面302上的第二连接端子305和306与凸台200电连接。
具体而言,凸台200的数量和第二连接端子305和306的数量相同,且一一对应。如图9所示,凸台包括两个,分别为凸台201和凸台202。其中,凸台201和第二连接端子305电连接,凸台202和第二连接端子306电连接。
第二连接端子305和306分别与凸台201和202的电连接具体是通过设置在期间的导电层实现的。具体而言,在凸台201和202上分别设置导电层203和204,在将裸芯300放置在凸台200上时,第二连接端子305与导电层203接触,通过导电层203和凸台201固定且电连接;第二连接端子306与导电层204接触,通过导电层204和凸台202固定且电连接。
应理解,导电层的数量和第二连接端子的数量也相同,且一一对应。导电层所采用的材质可如前文所述,在此不再赘述。
绝缘层600设置在裸芯300的顶面301上,并且在对应第一连接端子303和304的位置设置有第一导电孔602。因理解,第一导电孔602的数量和第一连接端子的数量相等且一一对应。
由于裸芯300设置在凸台200上,即凸台200将裸芯300抬高,使得裸芯300的顶面301与绝缘层600的外表面的距离减小,从而便于第一导电孔602的形成。如第一导电孔601可采用精准度较高的激光钻孔的方式形成。
第一引出端子602设置在第一导电孔601中,并与第一连接端子303和304电性连接,以将第一连接端子303和304扇出。应理解,第一引出端子602的数量和第一连接端子303和304的数量相同且一一对应。
基底100在对应凸台200的位置设置第二导电孔101。第二导电孔101将凸台200外露。第二引出端子102设置在第二导电孔101中,并与第二连接端子305和306电性连接,以将第二连接端子305和306扇出。
应理解,第二导电孔101和第二引出端子102的数量和第二连接端子305和306的数量相同且一一对应。
上述揭示的电路板中的凸台200是为了方便裸芯的连接端子的扇出,在其他实施例中,凸台200还可方便多个不同厚度的裸芯的同时制造,其中厚度较小的裸芯可为前文所述的裸芯300。特别说明的是,以下实施例中,若与前文实施例相同的特征,其标号均与前文相同。具体请参阅图15。
图15是本申请实施例提供的另一种电路板的结构示意图。值得注意的是,本实施例的电路板可通过图10所示的制造方法形成。
如图15所示,本实施例的电路板包括基底100、凸台200、第一裸芯300、第二裸芯700、绝缘层600、第一引出端子602和604和第二引出端子102和104。
其中,凸台200设置在基底100上。凸台200具有导电性。
第一裸芯300包括相对设置的第一顶面301和第一底面302。第一顶面301上设置有第一连接端子303和304,第一底面302设置在凸台200上。进一步的,第一底面302上的第二连接端子305和306与凸台200电连接。
具体而言,凸台200的数量和第二连接端子305和306的数量相同,且一一对应。如图15所示,凸台包括两个,分别为凸台201和凸台202。其中,凸台201和第二连接端子305电连接,凸台202和第二连接端子306电连接。
第二连接端子305和306分别与凸台201和202的电连接具体是通过设置在期间的导电层实现的。具体可如前文所述,在此不再赘述。
第二裸芯700包括相对设置的第二顶面701和第二底面702。第二顶面701上设置有第三连接端子703和704,第二底面702上设置有连接端子705和706。
第二裸芯700设置在基底100上,且第二底面702的第四连接端子705和706与基底100接触且固定。
第二裸芯700的高度大于第一裸芯300的高度。更进一步的,第二裸芯700的高度等于第一裸芯300的高度和凸台200的高度之和,使得第一裸芯300的第一顶面和第二裸芯700的第二顶面701齐平设置。
绝缘层600设置在第一裸芯300的顶面301和第二裸芯700的第二顶面701上。进一步的,绝缘层600在对应第一连接端子303和304的位置设置有第一导电孔602。绝缘层600在对应第三连接端子703和704的位置设置有第三导电孔603。因理解,第一导电孔602的数量和第一连接端子的数量相等且一一对应。第三导电孔603的数量和第三连接端子的数量相等且一一对应。
由于裸芯300设置在凸台200上,即凸台200将裸芯300抬高,使得裸芯300的顶面301与绝缘层600的外表面的距离减小,从而便于第一导电孔602的形成。如第一导电孔601可采用精准度较高的激光钻孔的方式形成。
进一步的,由于第一裸芯300的第一顶面和第二裸芯700的第二顶面701齐平设置。因此在压合绝缘层600时,第一裸芯300和第二裸芯700的受力程度相同,有利于绝缘层600的压合。因此可一次性进行不同厚度的裸芯的封装,提高封装的效率。
第一引出端子602设置在第一导电孔601中,并与第一连接端子303和304电性连接,以将第一连接端子303和304扇出。应理解,第一引出端子602的数量和第一连接端子303和304的数量相同且一一对应。
第三引出端子604设置在第三导电孔603中,并与第三连接端子703和704电性连接,以将第三连接端子703和704扇出。应理解,第三引出端子604的数量和第三连接端子703和704的数量相同且一一对应。
基底100在对应凸台200的位置设置第二导电孔101。第二导电孔101将凸台200外露。第二引出端子102设置在第二导电孔101中,并与凸台200电性连接,使得第二连接端子305和306通过凸台200和第二引出端子102扇出。
应理解,第二导电孔101和第二引出端子102的数量和第二连接端子305和306的数量相同且一一对应。
进一步的,基底在对应第四连接端子705和706的位置设置第四导电孔103。
第四导电孔103将第四连接端子705和706外露。第四引出端子104设置在第四导电孔103中,并与第四连接端子705和706电性连接,以将第四连接端子705和706扇出。
应理解,第四导电孔103和第四引出端子104的数量和第四连接端子705和706的数量相同且一一对应。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (16)
1.一种电路板的制造方法,其特征在于,所述制造方法包括:
提供一基底;
在所述基底上设置至少一个凸台;
提供第一裸芯,所述第一裸芯包括相对设置第一顶面和第一底面,所述第一顶面上设置有第一连接端子,所述第一底面设置在所述凸台上;
在所述第一裸芯的第一顶面上设置绝缘层,并且在对应所述第一连接端子的位置设置第一导电孔;
在所述第一导电孔中设置第一引出端子,并与所述第一连接端子电性连接,以将所述第一连接端子扇出。
2.根据权利要求1所述的制造方法,其特征在于,所述第一底面上设置有第二连接端子,所述凸台具有导电性;
所述第一底面设置在所述凸台上包括:
所述第一底面设置在所述凸台上,并且所述第二连接端子与所述凸台电连接;
所述基底在对应所述凸台的位置设置第二导电孔;
所述制造方法还包括:
在所述第二导电孔中设置第二引出端子,并与所述凸台电性连接,使得所述第二连接端子通过所述凸台和所述第二引出端子扇出。
3.根据权利要求2所述的制造方法,其特征在于,所述第二连接端子的数量和所述凸台的数量相同,且一一对应。
4.根据权利要求2所述的制造方法,其特征在于,所述第二连接端子与所述凸台电连接包括:
在所述凸台和所述第二连接端子之间设置导电层,所述第二连接端子通过所述导电层与所述凸台电连接。
5.根据权利要求1所述的制造方法,其特征在于,所述制造方法还包括:
在所述基底上设置第二裸芯,所述第二裸芯的高度大于所述第一裸芯的高度。
6.根据权利要求5所述的制造方法,其特征在于,所述第二裸芯的高度等于所述第一裸芯的高度和所述凸台的高度之和。
7.根据权利要求5所述的制造方法,其特征在于,所述第二裸芯包括相对设置的第二底面和第二顶面,所述第二顶面上设置有第三连接端子;
在所述第一裸芯的第一顶面上设置绝缘层包括:
所述绝缘层进一步覆盖所述第二顶面,并且在对应所述第三连接端子的位置设置第三导电孔;
所述制造方法进一步包括:
在所述第三导电孔中设置所述第三引出端子,并与所述第三连接端子电连接,以将所述第三连接端子扇出。
8.根据权利要求7所述的制造方法,其特征在于,所述第二底面上设置有第四连接端子;
所述在所述基底上设置第二裸芯包括:
所述第四连接端子设置在基底上,所述基底在对应所述第四连接端子的位置设置第四导电孔;
所述制造方法进一步包括:
在所述第四导电孔中设置第四引出端子,并与所述第四连接端子电性连接,以将所述第四连接端子扇出。
9.一种电路板,其特征在于,所述电路板包括:
基底;
凸台,设置在所述基底上;
第一裸芯,所述第一裸芯包括相对设置的第一顶面和第一底面,所述第一顶面上设置有第一连接端子,所述第一底面设置在所述凸台上;
绝缘层,设置在所述第一裸芯的第一顶面上,并且在对应所述第一连接端子的位置设置有第一导电孔;
第一引出端子,设置在所述第一导电孔中,并与所述第一连接端子电性连接,以将所述第一连接端子扇出。
10.根据权利要求9所述的电路板,其特征在于,所述第一底面上设置有第二连接端子,所述凸台具有导电性;
所述第一底面设置在所述凸台上,并且所述第二连接端子与所述凸台电连接;
所述基底在对应所述凸台的位置设置有第二导电孔;
所述电路板还包括:
第二引出端子,设置在所述第二导电孔中,并与所述凸台电性连接,使得所述第二连接端子通过所述凸台和所述第二引出端子扇出。
11.根据权利要求10所述的电路板,其特征在于,所述第二连接端子的数量和所述凸台的数量相同,且一一对应。
12.根据权利要求10所述的电路板,其特征在于,所述第二连接端子和所述凸台之间设置有导电层,以将所述第二连接端子和所述导电凸台相对固定。
13.根据权利要求9所述的电路板,其特征在于,所述电路板还包括:
第二裸芯,所述第二裸芯设置在所述基底上,所述第二裸芯的高度大于所述第一裸芯的高度。
14.根据权利要求13所述的电路板,其特征在于,所述第二裸芯的高度等于所述第一裸芯的高度和所述凸台的高度之和。
15.根据权利要求13所述的电路板,其特征在于,所述第二裸芯包括第二底面和第二顶面,所述第二顶面上设置有第三连接端子;
所述绝缘层进一步覆盖所述第二顶面,并且在对应所述第三连接端子的位置设置第三导电孔;
所述电路板进一步包括:
第三引出端子,设置在所述第三导电孔中,并与所述第三连接端子电连接,以将所述第三连接端子扇出。
16.根据权利要求15所述的电路板,其特征在于,所述第二底面上设置有第四连接端子;
所述第四连接端子设置在基底上,所述基底在对应所述第四连接端子的位置设置第四导电孔;
所述电路板进一步包括:
第四引出端子,设置在所述第四导电孔中,并与所述第四连接端子电性连接,以将所述第四连接端子扇出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811571186.0A CN111356302A (zh) | 2018-12-21 | 2018-12-21 | 电路板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811571186.0A CN111356302A (zh) | 2018-12-21 | 2018-12-21 | 电路板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111356302A true CN111356302A (zh) | 2020-06-30 |
Family
ID=71195944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811571186.0A Pending CN111356302A (zh) | 2018-12-21 | 2018-12-21 | 电路板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111356302A (zh) |
-
2018
- 2018-12-21 CN CN201811571186.0A patent/CN111356302A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI360204B (en) | Semiconductor device | |
CN100468719C (zh) | 可叠置的半导体器件及其制造方法 | |
US5841192A (en) | Injection molded ball grid array casing | |
US10219390B2 (en) | Fabrication method of packaging substrate having embedded passive component | |
KR100811034B1 (ko) | 전자소자 내장 인쇄회로기판의 제조방법 | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
US20080116565A1 (en) | Circuit board structure with embedded semiconductor chip and method for fabricating the same | |
US20080211083A1 (en) | Electronic package and manufacturing method thereof | |
US20080237589A1 (en) | Semiconductor device comprising circuit substrate with inspection connection pads and manufacturing method thereof | |
CN104952828A (zh) | 覆晶堆叠封装结构及其制作方法 | |
US7923299B2 (en) | Manufacturing process for embedded semiconductor device | |
CN106257966A (zh) | 电路板及其制造方法 | |
TWI732568B (zh) | 內埋元件的基板結構及其製造方法 | |
KR20160066311A (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
US6596620B2 (en) | BGA substrate via structure | |
KR20120001626A (ko) | 반도체 패키지 및 그 제조 방법 | |
US20050285253A1 (en) | Forming buried via hole substrates | |
CN105514053B (zh) | 半导体封装件及其制法 | |
CN103839897A (zh) | 集成电路封装及制造方法 | |
WO2018202040A1 (zh) | 嵌入式基板及其制造方法 | |
CN113496983A (zh) | 半导体封装载板及其制法与半导体封装制程 | |
CN210405820U (zh) | 电路板 | |
JP2010272563A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
CN111356302A (zh) | 电路板及其制造方法 | |
US20180261553A1 (en) | Wafer level fan-out package and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |