JP2008028108A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008028108A
JP2008028108A JP2006198396A JP2006198396A JP2008028108A JP 2008028108 A JP2008028108 A JP 2008028108A JP 2006198396 A JP2006198396 A JP 2006198396A JP 2006198396 A JP2006198396 A JP 2006198396A JP 2008028108 A JP2008028108 A JP 2008028108A
Authority
JP
Japan
Prior art keywords
electrode pad
chip
semiconductor device
underfill material
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006198396A
Other languages
English (en)
Other versions
JP5050431B2 (ja
Inventor
Yoshihiro Makita
吉弘 蒔田
Tetsutoshi Aoyanagi
哲理 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006198396A priority Critical patent/JP5050431B2/ja
Publication of JP2008028108A publication Critical patent/JP2008028108A/ja
Application granted granted Critical
Publication of JP5050431B2 publication Critical patent/JP5050431B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】アンダーフィル材による電極パッドの汚染を防止しつつ実装基板の小型化を図ることができる半導体装置を提供する。
【解決手段】本発明に係る半導体装置１０は、チップ実装領域の周囲に電極パッド１４が形成された実装基板としての第１の半導体チップ１１と、チップ実装領域にフリップチップ実装された第２の半導体チップ１２と、第１，第２の半導体チップ１１，１２の間に注入されたアンダーフィル材１５とを備え、上記電極パッド１４は、アンダーフィル材１５の流出防止用のダムとして形成される。この構成により、第１の半導体チップ１１の小型化を図れるようになる。また、電極パッド１４がダムとして機能するので、電極パッド１４の表面をアンダーフィル材１５の汚染から防止して、ボンディングワイヤの接合信頼性を確保することができる。
【選択図】図１

Description

本発明は、実装基板上に半導体チップがフリップチップ実装された、例えばチップオンチップ構造の半導体装置に関する。
近年、電子機器の高機能化や軽薄短小化の要求に伴って電子部品の高密度集積化や高密度実装化が進み、フリップチップ実装を用いたＭＣＭ（マルチチップモジュール）又はＳＩＰ（システムインパッケージ）タイプの半導体装置が主流になりつつある。この種の半導体装置の中には、インターポーザと称される実装基板に半導体チップをフリップチップ実装した、いわゆるＣＯＣ（チップオンチップ）構造の半導体装置が知られている（例えば下記特許文献１参照）。チップオンチップ構造の半導体装置は、多ピン化によるワイドバスを実現してデータ転送密度の向上を図ることができる。
図８は従来のチップオンチップ構造の半導体装置の一製造工程を示す概略図であり、Ａは側断面図、Ｂは平面図である。この従来の半導体装置は、第１の半導体チップ１のチップ実装領域に、第２の半導体チップ２がはんだバンプ３を介してフリップチップ接合されて構成されている。第１の半導体チップ１は、チップ実装領域の外周側に電極パッド４が複数形成されている。電極パッド４は、図示しない配線基板に対してボンディングワイヤ等を介して電気的に接続される。
チップオンチップ実装技術は、多ピン、微細ピッチに対応した高精度実装技術であり、また、回路面への実装であることから層間絶縁膜に適用されている脆弱な低誘電率膜（Ｌｏｗ−ｋ）に対応した低ダメージフリップ実装技術である。そのため、第１，第２の半導体チップ１，２のフリップチップ接合には、はんだバンプ３を用いた溶融接合などが低ダメージ実装技術として採用されている。しかし、フリップチップ接合のみでは微小なバンプ３に応力が集中し、クラックなどによって接続不良を起こしてしまう。これを防止するため、図８に示すように、アンダーフィル材５と呼ばれる液状封止樹脂材をニードル６を用いて滴下し、上下チップ１，２間の狭い空隙内に毛細管現象を利用して浸透させた後、加熱硬化させることにより接続信頼性を向上させると同時に、チップ表面を湿度などの外部ストレスから保護している。
アンダーフィル材５の注入工程において、アンダーフィル材５による電極パッド４の汚染を防止するためにダム７が設けられている。ダム７は、第１の半導体チップ１のチップ実装領域と電極パッド４との間に環状に形成されており、チップ１，２間に注入されたアンダーフィル材５の電極パッド４側への流出を堰き止める機能を有している。
特開２００５−２７６８７９号公報
近年における半導体装置の小型化の要求を受けて、図８に示した構成の半導体装置においては、実装基板としての第１の半導体チップ１の更なる小型化が検討されている。この場合、第１の半導体チップ１の小型化によりアンダーフィル材５の滴下領域が狭くなるため、第１の半導体チップ１上に供給したアンダーフィル材５がダム７を乗り越えて電極パッド４を汚染するおそれが生じる。電極パッド４がアンダーフィル材５で汚染されてしまうと、電極パッド４に対するボンディングワイヤの接続信頼性が低下する。
また、アンダーフィル材５の注入に際しては、第２の半導体チップ２の周縁部とダム７との間の少なくとも一箇所にニードル６の先端径よりも大きな樹脂滴下領域を確保する必要があり、これに更にダム７の形成領域を確保するとなると、半導体装置の小型化が図れなくなる。
本発明は上述の問題に鑑みてなされ、アンダーフィル材による電極パッドの汚染を防止しつつ実装基板の小型化を図ることができる半導体装置を提供することを課題とする。
以上の課題を解決するに当たり、本発明の半導体装置は、チップ実装領域の周囲に電極パッドが形成された実装基板と、チップ実装領域にフリップチップ実装された半導体チップと、実装基板と半導体チップとの間に注入されたアンダーフィル材とを備え、上記電極パッドは、アンダーフィル材の流出防止用のダムとして形成されている。
電極パッドをアンダーフィル材の流出防止用のダムとして形成することにより、チップ実装領域と電極パッドとの間に別途ダムを形成する必要がなくなるので、実装基板の小型化を図れるようになる。また、電極パッドがダムとして機能するので、電極パッドの表面をアンダーフィル材の汚染から防止して、ボンディングワイヤの接合信頼性を確保することができる。なお、ボンディングワイヤの代わりに、はんだ等の金属バンプを形成してもよい。
本発明において、電極パッドをダムとして機能させるためには、電極パッドを実装基板のアンダーフィル材の塗布面よりも高く形成すればよい。具体的には、電極パッド４を構成するパッド部の上に端子部を形成したり、当該パッド部を厚く形成したり、当該パッド部に下地層を形成する等の方法を採用することができる。
電極パッドは、上記半導体チップの接合温度で溶融しない、例えば金（Ａｕ）等の金属材料で形成することにより、アンダーフィル工程前の形状変化を防ぐことができる。また、電極パッドの内周側縁部にコーナー等のエッジ部が形成されていると、アンダーフィル材の流出を効果的に規制することができる。
本発明の半導体装置によれば、電極パッドをアンダーフィル材の流出防止用のダムとしても機能させるようにしているので、アンダーフィル材による電極パッドの汚染を防止しながら、半導体装置の小型化を実現することができる。
以下、本発明の各実施形態について図面を参照して説明する。なお、本発明は以下の各実施形態に限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
（第１の実施形態）
図１Ａ，Ｂは、本発明の第１の実施形態を示しており、Ａは、半導体装置１０の一製造工程であるアンダーフィル注入工程を示す概略断面図、Ｂは、配線基板に対する半導体装置１０の一実装形態を示す概略断面図である。
本実施形態の半導体装置１０は、実装基板としての第１の半導体チップ１１と、この第１の半導体チップ１１の上に実装された第２の半導体チップ１２とで構成されている。第１の半導体チップ１１は、第２の半導体チップ１２よりも大型の半導体チップで構成されている。なお、第１の半導体チップ１１は、シリコンインターポーザ等の回路基板で構成されていてもよい。
第２の半導体チップ１２は、第１の半導体チップ１１の主面のほぼ中央部のチップ実装領域上に複数のはんだバンプ１３を介してフリップチップ実装されている。第１の半導体チップ１１のチップ実装領域の外周位置には、複数の電極パッド１４が形成されている。本実施形態において、電極パッド１４は、第１の半導体チップ１１の表面に形成されたパッド部２２と、パッド部２２の上に積層された端子部１７とを備えている。
第１の半導体チップ１１と第２の半導体チップ１２との間は、アンダーフィル材１５が充填されている。アンダーフィル材１５は、はんだバンプ１３による接合部を外気湿度や外部ストレスから保護するための補強層であり、エポキシ系等の合成樹脂材料で形成されている。アンダーフィル材１５は、図１Ａに示すように、第２の半導体チップ１２の一周縁部と電極パッド１４との間の領域に配置されたニードル１６の先端から第１の半導体チップ１１上に滴下され、毛細管現象により第１，第２の半導体チップ１１，１２間に浸透し、その後、加熱硬化される。なお、アンダーフィル材１５としては、表面張力が硬化温度以下で例えば２５ｍＮ／ｍ以上がよい。
本実施形態では、電極パッド１４は、パッド部２２と端子部１７の積層構造で構成されることにより、第１の半導体チップ１１のアンダーフィル塗布面１１Ｓよりも高く形成されている。このような構成により、第１の半導体チップ１１上の各電極パッド１４は、アンダーフィル材１５の流出防止用のダムとして形成される。なお、アンダーフィル塗布面１１Ｓに対する電極パッド１４の高さは特に制限されないが、例えば１７μｍとされる。
半導体装置１０は、接着材料層１９を介して配線基板１８に接合される。そして、半導体装置１０の電極パッド１４（端子部１７）と配線基板１８のランド部２０との間にボンディングワイヤ２１が接続されることによって、半導体装置１０と配線基板１８との間の電気的接続が行われている。なお、ボンディングワイヤ２１の代わりに、はんだ等の金属バンプを電極パッド１４上に形成し、当該金属バンプを介して配線基板上に実装するようにしてもよい。
本実施形態によれば、電極パッド１４をアンダーフィル材１５の流出防止用のダムとして形成しているので、チップ実装領域と電極パッドとの間に従来設置されていたダムの形成が不要となり、これにより第１の半導体チップ１１の小型化を図ることが可能となり、設計自由度を増すことができる。また、電極パッド１４がダムとして機能するので、電極パッド１４の表面をアンダーフィル材１５の汚染から防止して、ボンディングワイヤ２１の接合信頼性を確保することができる。
ここで、電極パッド１４を構成する端子部１７は、その内周側縁部に屈曲したコーナー状のエッジ部１７ｅを形成することで、アンダーフィル材１５の流出を効果的に規制することができる。このような端子部１７の形状加工は、めっきレジストを用いた選択めっき法によって得ることができる。
また、電極パッド１４を構成する端子部１７及びパッド部２２は、チップ実装領域に対する第２の半導体チップ１２の接合温度で溶融しない金属材料で形成される。本実施形態では、はんだバンプ１３はＳｎ（すず）−Ａｇ（銀）系はんだであり、その接合温度（リフロー温度）は例えば２２０℃〜２３０℃である。そして、端子部１７は金（Ａｕ）めっき、パッド部２２はアルミニウム（Ａｌ）系材料で構成される。これにより、半導体チップ１２の接合時における電極パッド１４の形状変化を防止でき、ダム機能の確保を図ることができる。
次に、上述した本発明の第１の実施形態の半導体装置１０を構成する第１の半導体チップ１１の製造方法について説明する。図２〜図５はその製造方法を説明する要部の工程断面図である。
まず、図２（Ａ）に示すように、第１の半導体チップ１１を構成する基板３１の能動面（チップ実装面）に、バンプ形成用のパッド部３２と、ワイヤボンディング用のパッド部２２を形成するとともに、これらパッド部を被覆する保護層３３を形成する。各パッド部２２，３２は、基板３１の表面に引き回し形成されたアルミニウム配線パターンの末端部に形成され、保護層３３の各パッド部に対応する領域には開口が形成されている。
次に、図２（Ｂ）及び図２（Ｃ）に示すように、基板３１の表面全域にバリアメタルとしてＴｉ（チタン）層３４とＣｕ（銅）層３５をスパッタ法によって順に積層形成する。そして、図２（Ｄ）に示すように、基板３１の表面に感光性レジスト膜３６をコーティングする。そして、図２（Ｅ）及び図３（Ｆ）に示すように、レジスト膜３６に対し、マスク３７を介しての露光と現像処理を施すことにより、バンプ形成用パッド部３２の形成領域のみ開口したレジストパターン３６Ｐを形成する。なお、感光性レジスト膜３６はポジ型を用いたが、ネガ型を用いても構わない。
続いて、図３（Ｇ）に示すように、レジストパターン３６Ｐの開口部から露出するバンプ形成用パッド部３２の直上に、バリアメタル層３４，３５をシード層（給電層）としてＮｉ（ニッケル）層３８を電気めっき法により形成する。Ｎｉ層３８の形成後、このＮｉ層３８の上に、図３（Ｈ）に示すように、はんだめっき層１３Ａを電気めっき法により形成する。
次に、図３（Ｉ）及び図３（Ｊ）に示すように、レジストパターン３６Ｐを除去した後、基板３１上に電極パッド形成用の感光性レジスト膜３９を形成する。そして、図４（Ｋ）及び図４（Ｌ）に示すように、レジスト膜３９に対し、マスク４０を介しての露光と現像処理を施すことにより、ワイヤボンディング用パッド部２２の形成領域のみ開口したレジストパターン３９Ｐを形成する。なお、この例においても感光性レジスト膜３６にポジ型を用いたが、ネガ型を用いても構わない。
続いて、図４（Ｍ）に示すように、レジストパターン３９Ｐの開口部から露出するワイヤボンディング用パッド部２２の直上に、バリアメタル層３４，３５をシード層として、Ｎｉ層４１を電気めっき法により形成する。Ｎｉ層４１の形成後、このＮｉ層４１の上に、図４（Ｎ）に示すように、Ａｕ（金）めっき層からなる端子部１７を電気めっき法により形成する。
次に、図４（Ｏ）に示すように、レジストパターン３９Ｐを除去する。そして、図５（Ｐ）及び図５（Ｑ）に示すように、バリアメタル層としてのＣｕ層３５及びＴｉ層３４を順にエッチング除去する。これらＣｕ層３５及びＴｉ層３４の除去工程では、Ｎｉ層３８，４１をマスクとしたウェットエッチング法によって行われる。
次に、図５（Ｒ）に示すように、基板３１の表面にフラックス４２を塗布形成する。そして、図５（Ｓ）に示すように、基板３１をはんだめっき層１３Ａのリフロー温度に加熱して、バンプ形成用パッド部３２上にはんだバンプ１３を形成する。このとき、ワイヤボンディング用パッド部２２上の端子部１４は、はんだめっき層１３Ａのリフロー温度より高い融点をもつＡｕめっきで形成されているので、端子部１４の形状変化は生じない。その後、図５（Ｔ）に示すように、フラックス４２を洗浄除去する。
以上のようにして、アンダーフィル材の流出防止用のダムを兼ねた、ワイヤボンディング用の電極パッド１４を備えた第１の半導体チップ１１が作製される。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。上述の第１の実施形態においては、ワイヤボンディング用のパッド部２２上に端子部１７を突出形成することで、ダムを兼ねた電極パッド１４を構成したが、本実施形態では、上記パッド部を当初より厚手に形成してダムを兼ねる電極パッドを構成するようにしている。図６は、本実施形態における電極パッド４４の製造方法を説明する要部の工程断面図である。
まず、図６（Ａ）に示すように、第１の半導体チップ１１を構成する基板３１の表面にＡｌ配線層４５Ａを形成した後、図６（Ｂ）に示すように、Ａｌ配線層をパターンエッチングして電極パッド４４の形成領域にパッド部４４Ａを形成する。次に、図６（Ｃ）及び図６（Ｄ）に示すように、基板３１の表面にＡｌ配線層４５Ａと同種のＡｌ配線層４５Ｂを形成した後、パターンエッチングすることで、ワイヤボンディング用のパッド部４４Ｂとともに、バンプ形成用パッド部３２を形成する。これにより、ワイヤボンディング用パッド部４４Ｂは、バンプ形成用パッド部３２よりも厚く形成されることになる。最後に、図６（Ｅ）に示すように、基板３１の表面に保護膜３３を形成し、パッド部４４（３２）の形成領域を開口させることで、本発明に係る電極パッド４４が形成される。
本実施形態によれば、電極パッド４４を構成するパッド部４４Ｂがバンプ形成用パッド部３２よりも厚く形成されることにより、電極パッド４４のアンダーフィル塗布面１１Ｓからの形成高さを大きくすることができるので、電極パッド４４に対してアンダーフィル材の流出を防止させるダム機能を付与することができる。また、パッド部４４Ｂを被覆する保護層３３の内周縁部にエッジ部３３ｅを設けることで、当該電極パッド４４によるアンダーフィル材の流出防止機能を更に高めることができるようになる。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。本実施形態では、ワイヤボンディング用のパッド部を下地層を介して形成することにより、アンダーフィル材の流出防止用ダムを兼ねる電極パッド５４を構成するようにしている。図７は、本実施形態における電極パッド５４の製造方法を説明する要部の工程断面図である。
まず、図７（Ａ）に示すように、第１の半導体チップ１１を構成する基板３１上に絶縁膜５１を形成した後、図７（Ｂ）に示すように、絶縁層５１をパターンエッチングして電極パッド５４の形成領域に下地層５１Ａを形成する。下地層５１Ａを形成する絶縁材料は特に限定されず、例えばＳｉＯ2 膜が用いられる。次に、図７（Ｃ）及び図７（Ｄ）に示すように、基板３１の表面にＡｌ配線層４５を形成した後、パターンエッチングすることで、ワイヤボンディング用のパッド部２２とともに、バンプ形成用パッド部３２を形成する。これにより、ワイヤボンディング用パッド部２２は、バンプ形成用パッド部３２よりも厚く形成されることになる。最後に、図７（Ｅ）に示すように、基板３１の表面に保護膜３３を形成し、パッド部４４（３２）の形成領域を開口させることで、本発明に係る電極パッド５４が形成される。
本発明の第１の実施形態による半導体装置の構成を示す概略断面図であり、Ａはアンダーフィル注入工程を示し、Ｂは配線基板への一実装形態を示している。 図１に示した半導体装置における第１の半導体チップの一製造方法を説明する要部の工程断面図である。 図１に示した半導体装置における第１の半導体チップの一製造方法を説明する要部の工程断面図である。 図１に示した半導体装置における第１の半導体チップの一製造方法を説明する要部の工程断面図である。 図１に示した半導体装置における第１の半導体チップの一製造方法を説明する要部の工程断面図である。 本発明の第２の実施形態による半導体装置の電極パッドの製造方法を説明する要部の工程断面図である。 本発明の第３の実施形態による半導体装置の電極パッドの製造方法を説明する要部の工程断面図である。 従来の半導体装置のアンダーフィル注入工程を示す概略断面図であり、Ａは側断面図、Ｂは平面図である。
符号の説明
１０…半導体装置、１１…第１の半導体チップ（実装基板）、１２…第２の半導体チップ、１３…はんだバンプ、１４、４４，５４…電極パッド、１５…アンダーフィル材、１６…ニードル、１７…端子部、１８…配線基板、２１…ボンディングワイヤ、２２…パッド部、３１…基板、３２…バンプ形成用パッド部、３３…保護膜

Claims (7)

  1. チップ実装領域の周囲に電極パッドが形成された実装基板と、
    前記チップ実装領域にフリップチップ実装された半導体チップと、
    前記実装基板と前記半導体チップとの間に注入されたアンダーフィル材とを備えた半導体装置において、
    前記電極パッドは、前記アンダーフィル材の流出防止用のダムとして形成されている
    ことを特徴とする半導体装置。
  2. 前記実装基板上において、前記電極パッドは、前記アンダーフィル材の塗布面よりも高く形成されている
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記電極パッドは、前記チップ実装領域に対する前記半導体チップの接合温度で溶融しない金属材料で形成されている
    ことを特徴とする請求項１に記載の半導体装置。
  4. 前記電極パッドの内周側縁部には、前記アンダーフィル材の流出を規制するエッジ部が形成されている
    ことを特徴とする請求項１に記載の半導体装置。
  5. 前記実装基板は、半導体チップである
    ことを特徴とする請求項１に記載の半導体装置。
  6. 前記電極パッドには、ボンディングワイヤが接続されている
    ことを特徴とする請求項１に記載の半導体装置。
  7. 前記電極パッドには、はんだバンプが形成されている
    ことを特徴とする請求項１に記載の半導体装置。

JP2006198396A 2006-07-20 2006-07-20 半導体装置およびその製造方法 Expired - Fee Related JP5050431B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006198396A JP5050431B2 (ja) 2006-07-20 2006-07-20 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006198396A JP5050431B2 (ja) 2006-07-20 2006-07-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008028108A true JP2008028108A (ja) 2008-02-07
JP5050431B2 JP5050431B2 (ja) 2012-10-17

Family

ID=39118442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006198396A Expired - Fee Related JP5050431B2 (ja) 2006-07-20 2006-07-20 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5050431B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145183A (ja) * 1997-11-07 1999-05-28 Rohm Co Ltd 半導体装置、およびその製造方法
WO2005076352A1 (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp. 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145183A (ja) * 1997-11-07 1999-05-28 Rohm Co Ltd 半導体装置、およびその製造方法
WO2005076352A1 (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp. 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP5050431B2 (ja) 2012-10-17

Similar Documents

Publication Publication Date Title
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
KR101910198B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 배선 기판의 제조 방법
JP5211493B2 (ja) 配線基板及び半導体装置
US7863740B2 (en) Semiconductor device having conductive bumps, metallic layers, covering layers and fabrication method thereof
JP6458801B2 (ja) 半導体装置およびその製造方法
JP2015119077A (ja) 半導体装置およびその製造方法
WO2015198836A1 (ja) 半導体装置およびその製造方法
JP6586952B2 (ja) 半導体装置およびその製造方法
JP2006041401A (ja) 半導体装置及びその製造方法
JP4494249B2 (ja) 半導体装置
JP5015065B2 (ja) 配線基板
JP6544354B2 (ja) 半導体装置の製造方法
JP2017028155A (ja) 半導体装置及びその製造方法
JP2008218759A (ja) 半導体チップの電極構造、並びにその半導体チップがフリップチップ実装された半導体装置及びその製造方法
JP4728079B2 (ja) 半導体装置用基板および半導体装置
JP4812673B2 (ja) 半導体装置
JP2008198916A (ja) 半導体装置及びその製造方法
JP3801188B2 (ja) 半導体装置および半導体装置の製造方法
JP5050431B2 (ja) 半導体装置およびその製造方法
KR20070006110A (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
JP4525148B2 (ja) 半導体装置およびその製造方法
JP2008028109A (ja) 半導体装置及び半導体装置の製造方法
KR20240032287A (ko) 반도체 패키지
JP2011034988A (ja) 半導体装置
KR100855268B1 (ko) 반도체 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees