WO2005027214A1 - 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法 - Google Patents

積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法 Download PDF

Info

Publication number
WO2005027214A1
WO2005027214A1 PCT/JP2004/012960 JP2004012960W WO2005027214A1 WO 2005027214 A1 WO2005027214 A1 WO 2005027214A1 JP 2004012960 W JP2004012960 W JP 2004012960W WO 2005027214 A1 WO2005027214 A1 WO 2005027214A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
cleaning
wafer
protective
bonding
Prior art date
Application number
PCT/JP2004/012960
Other languages
English (en)
French (fr)
Inventor
Isao Yokokawa
Kiyoshi Mitani
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003318040A external-priority patent/JP4370862B2/ja
Priority claimed from JP2003318078A external-priority patent/JP4626133B2/ja
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to KR1020067004789A priority Critical patent/KR101142138B1/ko
Priority to US10/570,949 priority patent/US7608548B2/en
Priority to EP04787664A priority patent/EP1667214B1/en
Publication of WO2005027214A1 publication Critical patent/WO2005027214A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Definitions

  • a Si Ge layer and a silicon layer are formed on a silicon substrate.
  • SC-1 cleaning as described above is performed to remove organic substances and metal impurities on the surface.
  • the present invention has been made in view of such a problem, and it is intended to prevent surface roughness of a SiGe layer which occurs at least when a laminated substrate having a SiGe layer as an outermost layer is washed, and to perform subsequent bonding. It is a first object of the present invention to provide a cleaning method and a bonding method capable of preventing a decrease in bonding strength of a bonding surface in manufacturing a bonded substrate.
  • the present invention provides a method of forming a surface of a SiGe layer accompanying ion implantation when using an ion implantation separation method.
  • the protective film is made of S
  • the first cleaning solution is a mixture of NH OH and H 2 O.
  • the protective film is made of Si
  • the first cleaning solution is made of NH OH and H 2 O.
  • the protective layer functions sufficiently as a protective layer and can be easily formed by a vapor phase growth method or the like.
  • a silicon oxide film layer can be formed by thermal oxidation and can be used as a BOX (Buried OXide: embedded oxide film) layer after bonding.
  • the thermal oxidation temperature of the surface of the release layer is set to 900 ° C. or higher, it is possible to prevent the generation of Ge at the interface between the oxide film and the SiGe layer.
  • the temperature at the time when the surface of the release layer is thermally oxidized to make the surface Si layer a thermal oxide film is 10000 ° C or less!
  • the lattice relaxation is sufficiently performed while the occurrence of the lattice is suppressed. Therefore, a high-quality strained Si layer can be epitaxially grown on the surface.
  • FIG. 4 is a view showing one example of a production process of a bonded wafer of the present invention.
  • FIG. 5 is a view showing another example of the manufacturing process of the bonded wafer of the present invention.
  • FIG. 7 is a diagram showing the etching amount of the outermost layer of the sample wafers of Example 3 and Comparative Example 4 when the temperature of the SC-1 cleaning liquid was changed.
  • the strained Si layer when the method of bonding the surface of the SiGe layer formed on the silicon substrate to be a bond wafer to another silicon substrate via an oxide film is used, Before the bonding, SC-1 cleaning, which is used for cleaning silicon substrates, is applied to the SiGe layer to remove particles and contaminants on the surface of the bonding surface. As a result, the surface roughness after cleaning becomes coarser than when SC-1 cleaning is performed on the silicon surface, and the surface roughness increases as the Ge concentration increases. The higher the Ge concentration is, the higher the strain in the Si layer can be. The higher the Ge concentration of the SiGe layer is, the better, but the surface roughness after cleaning is further increased.
  • a bonded substrate manufactured by bonding the surface of such a roughened SiGe layer to a silicon substrate serving as a base wafer via an oxide film has a reduced bonding force on the bonded surface.
  • a bonding defect on a bonding surface may occur, thereby lowering a manufacturing yield of the bonded substrate.
  • the Si Ge layer is bonded to the base wafer via the Si layer and the insulating layer thereon.
  • the enriched SiGe layer formed by enriching Ge suppresses dislocations and The present inventors have found that the relaxation has been sufficiently performed, and completed the present invention.
  • a protective layer 13 is formed on the surface of the grown Si Ge layer 12.
  • the protective layer 13 is a silicon single crystal layer, the protective layer 13 can also be used as a part of the Ge-enriched SiGe layer 19. Oxidation of the Si Ge layer 12 as described above
  • the thermal oxidation temperature is less than 900 ° C, Ge precipitates at the interface between the thermal oxidation film 18 and the concentrated SiGe layer 19. It is desirable that the oxidation temperature is 900 ° C. or higher, preferably 1000 ° C. or higher, since the temperature is easily generated. Also, by adding heat treatment in a non-oxidizing atmosphere such as Ar, H, N after oxidation.
  • SC The RMS (Root Mean Square: root mean square) value of the surface roughness of 1 m square and 10 m square of the outermost layer near the center of each sample wafer after washing was determined by AFM (Atomic Force).
  • Table 2 and FIG. 6 show the results of measurement by a microscope (atomic force microscope) and the results of measurement of the surface energy when each sample wafer was bonded to a base wafer by a force razor insertion method.
  • Table 3 shows the results obtained by measuring the thickness of the outermost layer of the sample and the wafer before and after the SC-1 cleaning and calculating the etching amount of the outermost layer by the cleaning.
  • An ion implantation layer was formed inside. After the hydrogen ion implantation, the surface of the silicon single crystal protective layer was washed with sulfuric acid and hydrogen peroxide at 120 ° C. for 5 minutes, followed by SC-1 washing at 80 ° C. for 3 minutes. Thereafter, the wafer was adhered at room temperature to a silicon single crystal base wafer with a 400 nm thermal oxide film that had been washed under the same conditions at room temperature, and ion implantation was performed at 500 ° C for 30 minutes in an argon atmosphere. The silicon single crystal protective layer and a part of the Si Ge layer
  • a part was thermally oxidized. Thereafter, the silicon oxide film was removed with a 5% HF aqueous solution to expose the concentrated SiGe layer, and a silicon layer was epitaxially grown on the surface to a thickness of 50 nm by a CVD method. Twenty pieces of the bonded wafers thus prepared were prepared, and the number of voids and blisters generated was visually observed. The number of voids and blisters generated per wafer was about 0.5.
  • the present invention is not limited to the above embodiment.
  • the above embodiment is a mere example, and any one having substantially the same configuration as the technical idea described in the claims of the present invention and having the same function and effect will be described. Are also included in the technical scope of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　本発明は、積層基板最表層のＳｉＧｅ層表面に保護膜を形成し、その後保護膜をエッチング可能な洗浄液により保護膜が残存するよう洗浄する積層基板の洗浄方法及び該方法で洗浄した積層基板の最表層と他基板の表面とを貼り合わせる基板の貼り合わせ方法並びにＳｉ単結晶ボンドウェーハの表面にＳｉ１−ＸＧｅＸ層、保護層を順次形成し、保護層を通してイオン注入してイオン注入層を形成し、ボンドウェーハを洗浄し、保護層表面とベースウェーハとを密着させ、イオン注入層で剥離を行い、剥離によりベースウェーハ側に移設した剥離層の表面に熱酸化膜を形成、除去して濃縮ＳｉＧｅ層を露出させ、その表面にＳｉ単結晶層をエピタキシャル成長させる貼り合わせウェーハの製造方法である。これにより積層基板最表層のＳｉＧｅ層の面荒れを防止する洗浄方法及び貼り合わせ方法並びにイオン注入に伴う貼り合わせ不良を防止する貼り合せウェーハの製造方法が提供される。

Description

積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せゥエー ハの製造方法
技術分野
[0001] 本発明は、 SiGe層を有する積層基板の洗浄方法及び基板の貼り合わせ方法並び に SiGe層上に Siェピタキシャル層を有する貼り合せゥエーハの製造方法に関するも のである。 背景技術
[0002] 近年、高速の半導体デバイスの需要に応えるため、 Si (シリコン)基板上に SiGe (シ リコンゲルマニウム）層を介してェピタキシャル成長させた Si層をチャネル領域に用い た高速の MOSFET (Metal— Oxide— Semiconductor Field Effect Transist or:酸化物金属半導体電解効果トランジスター)などの半導体デバイスが提案されて いる。
[0003] この場合、 SiGe結晶は Si結晶に比べて格子定数が大きいため、 SiGe層上にェピ タキシャル成長させた Si層には引っ張り歪みが生じて 、る（以下、このように歪みが生 じて ヽる Si層を歪み Si層と呼ぶ)。その歪み応力により Si結晶のエネルギーバンド構 造が変化し、その結果エネルギーバンドの縮退が解けキャリア移動度の高 、ェネル ギーバンドが形成される。従って、この歪み Si層をチャネル領域として用いた MOSF ETは通常の 1. 3— 8倍程度という高速の動作特性を示す。
[0004] 歪み Si層に生じる引っ張り歪みの大きさは、 SiGe層の Ge濃度が高くなるに従つ て大きくなるので、 SiGe層の Ge濃度は重要なパラメータである。以下、 Ge組成比が X(0<X< 1)の SiGe層を Si Ge層と記述する場合がある。
1— X X
[0005] このような歪み Si層を形成する方法としては、上記のようなェピタキシャル法を主体 とする方法のほ力、例えば特開 2001— 217430号公報及び特開 2002— 164520号 公報に開示されているように、ボンドゥエーハとなるシリコン基板上に Si Ge層を形
1— X X 成し、形成したボンドゥエーハの Si Ge層の表面をべ一スウェーハとなるシリコン基 板と酸ィ匕膜を介して貼り合わせて SOI (Silicon On Insulator)構造とした貼り合わ せ SOI基板を作製し、その後ボンドゥエーハのシリコン基板を薄膜ィ匕して歪み Si層と する方法などが知られている。この場合、特開 2002— 164520号公報に開示されて いるように、 Si Ge層を必要に応じて表面を熱酸ィ匕し、 Ge濃度を高めた濃縮 SiGe
1— X X
層とすることちでさる。
[0006] この場合、ボンドゥエーハのシリコン基板の薄膜化は、研削研磨法や PACE (Plas ma Assisted Chemical Etching)法などの気相エッチング、また、イオン注入剥 離法 (スマートカット (登録商標)法とも呼ばれる）などにより行われる。
[0007] イオン注入剥離法とは、ボンドゥエーハの表面、すなわち Si Ge層の表面から水
1— X X
素イオンまたは希ガスイオンの少なくとも一方を注入し、ボンドゥエーハ内部、例えば 表面近傍に微小気泡層を形成させ、ボンドゥエーハをイオン注入面側で酸ィ匕膜を介 してべ一スウェーハと密着させた後に熱処理 (剥離熱処理)を加えて微小気泡層を劈 開面 (剥離面)としてボンドウ ーハを薄膜状に剥離し、さらに熱処理 (結合熱処理） をカロえて二枚のゥエーハを強固に結合して貼り合わせゥエーハとする技術である。
[0008] 特開 2002— 305293号公報の開示では、シリコン基板上に Si Ge層、シリコン層
1— X X
、絶縁層が形成されたボンドゥエーハのシリコン基板中にイオン注入により分離層を 形成し、このボンドゥエーハの絶縁層の表面をべ一スウェーハと貼り合わせる。その 後分離層で剥離してベースウェーハ側に移設された剥離層のシリコン層を歪み Si層 とすることが開示されて 、る。
[0009] 一般に貼り合わせゥヱーハ等の貼り合わせ基板においては、貼り合わせ面での剥 離などの不具合の発生を防止するために貼り合わせ面の結合力が高いことが望まれ る。一般に貼り合わせ基板の貼り合わせ面の結合力の評価は、結合力に比例する貼 り合わせ面の表面エネルギーの評価により行うことが可能である。表面エネルギーの 測定は、特開平 7— 29782号公報に開示されているような力ミソリ挿入法を用いて行う ことができる。
[0010] 特開 2001— 217430号公報に開示されているように SiGe層の表面を酸ィ匕膜を介 して他のシリコン基板と貼り合わせる場合、貼り合わせ前に貼り合わせ面を洗浄して 表面のパーティクルや汚染物を除去する必要がある。この洗浄工程においては、通 常、シリコン基板の一般的な洗浄液の 1つである NH OHと H Oの混合水溶液（SC
4 2 2
-1 : Standard Cleaning 1)を洗浄液として用いた、いわゆる SC—l洗浄が行なわ れる。 発明の開示
[0011] 上記のようにイオン注入剥離法を用いて貼り合わせゥエーハを作製する場合、ィォ ン注入時に注入面である Si Ge層、 Si層、絶縁層等の表面に有機物や金属不純
1— X X
物などの汚染や面荒れが発生し、イオン注入後に Si Ge層等の表面とベースゥェ
1— X X
一ハとを酸化膜を介して密着させた場合に、剥離熱処理後の貼り合わせ面にボイド ゃブリスターなどの結合不良が発生するという問題があった。このようなボイドゃブリス ターは貼り合わせゥヱーハの製造歩留まりを低下させるものである。
この場合、前述のような SC— 1洗浄を行い、表面の有機物や金属不純物等を除去 することち考免られる。
[0012] シリコン基板に SC— 1洗浄を施すと、シリコン基板の表面がわずかにエッチング除 去されるので洗浄効果を高 、ものとできる。し力し SiGe層の表面に SC-1洗浄を施 すと、シリコン基板表面に SC— 1洗浄を施した場合と比べて洗浄後の SiGe層の表面 粗さが大きくなることが明ら力となった。本発明者らの調査によれば、これは、 Siのェ ツチレートに比べて Geのエッチレートが大きいことに起因するものであり、この表面粗 さは Ge濃度が高くなるに従って大きくなることが判明した。このため、このように洗浄 した SiGe層の表面とシリコン基板などを貼り合わせて貼り合わせ基板を作製する場 合に、貼り合わせ面の結合力が低下する。このような貼り合わせ面の結合力の低下 は、例えばその後のボンドゥエーハの薄膜ィ匕などの工程の際に貼り合わせ面での剥 離の原因となり、貼り合わせ基板の製造歩留まりの低下を招く。
[0013] 例えば、前記の貼り合わせゥエーハの作製においては、洗浄後の Si Ge層等の
1— X X 表面とベースウェーハとを酸ィ匕膜を介して密着させた場合に、剥離熱処理後の貼り 合わせ面にボイドゃブリスターなどの結合不良が発生するという問題があった。
[0014] また、 Si Ge層をその上の Si層および絶縁層を介してべ一スウェーハと貼り合わ
1— X X
せた場合には、 Si Ge層の Ge濃度を高めた場合に濃縮 SiGe層内の格子緩和が 十分に行われないため、転位が発生する可能性がある。この場合、その直上の歪み
Si層も結晶性の悪いものとなる。
[0015] 本発明は、このような問題点に鑑みてなされたものであり、少なくとも最表層として Si Ge層を有する積層基板を洗浄する際に生じる SiGe層の面荒れを防止し、その後の 貼り合わせ基板の作製において貼り合わせ面の結合力の低下を防止できる洗浄方 法及び貼り合わせ方法を提供することを第一の目的とする。
また本発明は、イオン注入剥離法を用いた際のイオン注入に伴う Si Ge層の表
1— X X 面に付着した有機物や金属不純物などの汚染や面荒れによる貼り合わせ面でのボ イドゃブリスターなどの結合不良の発生を防止し、かつ Si Ge層での転位の発生
1— X X
を防止してその上に良質な歪み Si層を成長させる貼り合せゥヱーハの製造方法を提 供することを第二の目的とする。
[0016] 上記第一の目的を達成するために、本発明は、少なくとも最表層として SiGe層を有 する積層基板の洗浄方法であって、少なくとも、前記 SiGe層の表面に保護膜を形成 し、その後に前記保護膜をエッチング可能な第 1の洗浄液により前記保護膜が残存 するように前記積層基板を洗浄することを特徴とする積層基板の洗浄方法を提供す る。
[0017] このように、 SiGe層表面に保護膜を形成してから、その保護膜を第 1の洗浄液によ り保護膜が残存するように洗浄すれば、洗浄の際に SiGe層は保護されており面荒れ を防止できる。し力も、保護膜は第 1の洗浄液によりわずかにエッチング除去されるの で洗浄効果を高いものとでき、貼り合わせ面の結合力の低下を防止できる。
[0018] この場合、第 1の洗浄液の組成または温度もしくは洗浄時間を調整することにより前 記残存する保護膜の厚さを調整することが好まし ヽ。
このように、第 1の洗浄液の組成または温度もしくは洗浄時間を調整することで、容 易に保護膜の残存厚さを調整することができるので、保護膜の厚さを好適な厚さとす ることがでさる。
[0019] また、前記残存する保護膜の厚さを lnm以上 lOOnm以下とするように洗浄するこ とが好ましい。
このように、残存する保護膜の厚さが lnm以上 lOOnm以下であれば、洗浄による 面荒れ力 SiGe層を保護するのに十分な厚さであり、かつその後貼り合わせにより 歪み Si層を有する貼り合わせ SOIゥエーハを作製する場合にも歪 Si層から酸ィ匕膜ま での厚みを十分に薄 、ものとすることができる。
[0020] この場合、前記保護膜を S なるものとし、第 1の洗浄液を NH OHと H Oとの
4 2 2 混合水溶液力 なるものとすることができる。
このように、前記保護膜を Siからなるものとし、第 1の洗浄液を NH OHと H Oとの
4 2 2 混合水溶液である ヽゎゆる SC-1洗浄液とすれば、貼り合わせ面となる保護膜の表 面の面荒れを防止しつつ洗浄効果を十分に高 、ものとでき、貼り合わせ面の結合力 の低下を防止するのに十分である。
[0021] また、前記第 1の洗浄液により洗浄した積層基板を、前記保護膜をエッチング可能 でかつ第 1の洗浄液よりも前記保護膜に対するエッチレートが小さい第 2の洗浄液に より前記保護膜を除去し前記 SiGe層を露出させるように洗浄してもよい。
[0022] このように、前記第 1の洗浄液により洗浄した積層基板を、前記保護膜をエッチング 可能でかつ第 1の洗浄液よりも前記保護膜に対するエッチレートが小さい第 2の洗浄 液により前記保護膜を除去し前記 SiGe層を露出させるように洗浄すれば、 SiGe層 はエッチレートが小さい第 2の洗浄液により面荒れを起こさないようエッチングされる ので、貼り合わせ面となる SiGe層の表面の面荒れを防止しつつ第 1の洗浄液により 洗浄効果を十分に高いものとでき、貼り合わせ面の結合力の低下を防止できる。
[0023] また、第 2の洗浄液を NH OHと H Oとの混合水溶液力 なるものとすることができ
4 2 2
る。
このように、第 2の洗浄液を第 1の洗浄液よりエッチレートを遅くした NH OHと H O
4 2 2 との混合水溶液力 なる SC— 1洗浄液とすれば、貼り合わせ面となる SiGe層の表面 の面荒れを防止しつつ洗浄効果を十分に高 、ものとでき、貼り合わせ面の結合力の 低下を防止するのに十分である。
[0024] この場合、第 2の洗浄液の温度を第 1の洗浄液の温度よりも低温にすることが好まし い。
このように、第 2の洗浄液の温度を第 1の洗浄液の温度よりも低温とすれば、第 2の 洗浄液のエッチレートを SiGe層の面荒れを起こさな 、ように小さくすることが容易に できるので、貼り合わせ面となる SiGe層の表面の面荒れを防止しつつ洗浄効果を十 分に高いものとでき、貼り合わせ面の結合力の低下を防止することができる。
[0025] また、本発明は、上記の積層基板の洗浄方法を用いて洗浄された積層基板の最表 層である SiGe層または保護膜の表面と他の基板の表面とを直接もしくは絶縁膜を介 して貼り合わせることを特徴とする基板の貼り合わせ方法を提供する。
[0026] このように、上記の洗浄方法を用いて洗浄された積層基板の最表層であり面荒れ が防止され十分に洗浄された SiGe層または保護膜の表面と他の基板との表面とを 直接もしくは絶縁膜を介して貼り合わせれば、貼り合わせ面の面荒れによる結合力の 低下が防止され、従ってその後の工程において貼り合わせ面での剥離などの不具合 が発生せず、貼り合わせ基板の製造歩留まりの向上に寄与する。
[0027] また、上記第二の目的を達成するため、本発明は、貼り合わせゥエーハの製造方法 であって、少なくとも、ボンドゥエーハとなるシリコン単結晶ゥエーハの表面に Si Ge
1— X X 層（0<X< 1)を形成し、該 Si Ge層の表面に保護層を形成し、該保護層を通して
1— X X
水素イオンまたは希ガスイオンの少なくとも一種類を注入することによりイオン注入層 を形成し、該イオン注入層が形成されたボンドゥエーハを洗浄し、該洗浄後のボンド ゥエーハの保護層の表面とベースウェーハとを絶縁膜を介してまたは直接密着させ、 その後前記イオン注入層で剥離を行 ヽ、前記剥離によりべ一スウェーハ側に移設し た剥離層の表面を熱酸化して熱酸化膜を形成し、該形成した熱酸化膜を除去するこ とにより Geが濃縮された濃縮 SiGe層を露出させ、該露出した濃縮 SiGe層の表面に シリコン単結晶層をェピタキシャル成長させることを特徴とする貼り合わせゥエーハの 製造方法を提供する。
[0028] このように、ボンドゥエーハとなるシリコン単結晶ゥエーハの表面に Si Ge層（0<
1— X X
X< 1)、保護層を順次形成した後、保護層を通して水素イオンまたは希ガスイオンの 少なくとも一種類を注入することによりイオン注入層を形成し、その後該イオン注入層 が形成されたボンドゥエーハを洗浄すれば、洗浄による Si Ge層の面荒れを保護
1— X X
層により防止しつつイオン注入時に注入表面に付着する有機物や金属不純物を除 去することができるので、剥離熱処理後の貼り合わせ面でのボイドゃブリスターの発 生を防止することができる。また、洗浄後のボンドゥエーハの保護層の表面とベースゥ エーハとをシリコン酸ィ匕膜などの絶縁膜を介してまたは直接密着させれば、保護層と ベースウェーハとの界面にすべりが発生しやすくなり、その後剥離層の表面を熱酸ィ匕 して熱酸化膜を形成した際に Si Ge層で Geが濃縮されて形成された濃縮 SiGe層
1— X X
は、転位の発生が抑制されつつ格子緩和が十分に行われたものとなる。従って、そ の表面に良質な歪み Si層をェピタキシャル成長させることができる。
なお、この洗浄の際に、前記した積層基板の洗浄方法を用いることができる。この 場合、少なくとも、シリコン単結晶ボンドゥエーハの表面に Si Ge層を形成し、該 Si
1— X X
Ge層の表面に保護層を形成し、該保護層を通して水素イオン等を注入すること
1— X X
によりイオン注入層を形成し、該イオン注入層が形成されたボンドゥエーハを、前記 保護層をエッチング可能な洗浄液により前記保護層が残存するように洗浄するという 工程を行なう。
[0029] このとき、前記 Xを 0. 2未満とすることが好ましぐ 0. 15以下とすることがより好まし い。
このように、 Geの濃度が 20%未満、特に 15%以下であれば、転位が十分に少ない Si Ge層とすることができる。
1— X X
[0030] また、前記保護層としてシリコン単結晶層、アモルファスシリコン層、ポリシリコン層、 またはシリコン酸ィ匕膜層の少なくとも一種類を形成することが好ましい。
保護層がこれらの層であれば、保護層として充分に機能するし、気相成長法等によ り容易に形成することができる。また、シリコン酸ィ匕膜層であれば、熱酸化により形成 することも可能であり、貼り合わせ後に BOX (Buried OXide :埋め込み酸ィ匕膜)層と して利用することもできる。
[0031] そして、前記イオン注入を前記保護層の表面に垂直な方向から行ってもよい。
イオン注入の際に発生するチャネリング防止のためにはイオン注入を斜め方向から 行ったほうがよいが、注入深さ分布の面内均一性が悪ィ匕する。本発明のように保護 層を形成し、イオン注入を保護層の表面に垂直な方向から行えば、イオンの注入深 さの面内均一性を高めることができ、良質なイオン注入層を形成することができる。特 に保護層がシリコン酸ィ匕膜層、アモルファスシリコン層、ポリシリコン層等であれば、チ ャネリングの発生を効果的に防止することができる。 [0032] この場合、前記洗浄後のボンドウヱーハの保護層の表面と前記ベースゥヱーハとの 密着に介する絶縁膜を前記べ一スウェーハの表面のみに形成させることが好ましい このように、保護層とベースウェーハの表面のみに形成された絶縁膜との界面が貼 り合わせ面であれば、その貼り合わせ面においてすべりが発生しやすいので、後ェ 程で熱酸ィ匕膜の形成により Ge濃度が高められた濃縮 SiGe層の格子緩和が行なわ れやすぐ濃縮 SiGe層の中の転位の発生を抑制することができる。
[0033] この場合、前記べ一スウェーハとしてシリコン単結晶ゥエーハまたは絶縁 ¾ゥエーハ を用いることが好ましい。
このようにべ一スウェーハがシリコン単結晶ゥヱーハであれば、熱酸化や気相成長 法等により容易に絶縁膜を形成でき、その絶縁膜を介してボンドゥエーハの保護層の 表面と密着することができる。また、用途に応じて、ボンドゥエーハの保護層を直接、 石英、炭化珪素、アルミナ、ダイヤモンド等の絶縁性のベースウェーハに貼り合わせ てもよい。
[0034] この場合、前記剥離層の表面を熱酸ィ匕して SiGe層の Geを濃縮する際の温度を 90 0°C以上とすることが好まし!/、。
このように、剥離層の表面の熱酸ィ匕温度を 900°C以上とすれば、酸化膜と SiGe層 との界面に Geの析出の発生を防止することができる。
[0035] また、前記剥離層の表面を熱酸化して表面の Si層を熱酸化膜にする際の温度を 1 000°C以下とすることが好まし!/、。
このように、剥離層の表面を熱酸ィ匕して表面の Si層を熱酸ィ匕膜にする際の温度を 1 000°C以下とすれば、剥離層の表面の Si層に残留するイオン注入によるダメージが 、形成される熱酸化膜に取り込まれる際に、 OSF (Oxidation induced Stacking Fault :酸素誘起積層欠陥)などの欠陥の発生を防止することができる。
[0036] 本発明に従い、 SiGe層表面に保護膜を形成してから、その保護膜を第 1の洗浄液 により保護膜が残存するように洗浄すれば、洗浄の際に SiGe層は保護されており面 荒れを防止できる。し力も、保護膜は第 1の洗浄液によりわずかにエッチング除去さ れるので洗浄効果を高!、ものとでき、貼り合わせ面の結合力の低下を防止できる。 [0037] また、前記第 1の洗浄液により洗浄した積層基板を、前記保護膜をエッチング可能 でかつ第 1の洗浄液よりも前記保護膜に対するエッチレートが小さい第 2の洗浄液に より前記保護膜を除去し前記 SiGe層を露出させるように洗浄すれば、 SiGe層はエツ チレートが小さい第 2の洗浄液により面荒れを起こさないようエッチングされるので、 貼り合わせ面となる SiGe層の表面の面荒れを防止しつつ洗浄効果を非常に高いも のとでき、貼り合わせ面の結合力の低下を防止できる。
[0038] さらに、上記の洗浄方法を用いて洗浄された SiGe層または保護膜の表面と他の基 板との表面とを直接もしくは絶縁膜を介して貼り合わせれば、貼り合わせ面の面荒れ による結合力の低下が防止され、その後の工程において貼り合わせ面での剥離など の不具合が発生せず、貼り合わせ基板の製造歩留まりの向上に大きく寄与する。
[0039] また、本発明に従い、ボンドゥエーハとなるシリコン単結晶ゥエーハの表面に Si G
1— X e層（0<X< 1)、保護層を順次形成した後、保護層を通して水素イオンまたは希ガ
X
スイオンの少なくとも一種類を注入することによりイオン注入層を形成し、その後該ィ オン注入層が形成されたボンドゥエーハを洗浄すれば、洗浄による Si Ge
1— X X層の面 荒れを保護層により防止しつつイオン注入時に注入表面に付着する有機物や金属 不純物を除去することができるので、剥離熱処理後の貼り合わせ面でのボイドゃプリ スターの発生を防止することができる。また、洗净後のボンドゥエーハの保護層の表 面とベースウェーハとを絶縁膜を介してまたは直接密着させれば、保護層とベースゥ エーハとの界面にすべりが発生しやすくなり、その後剥離層の表面を熱酸ィヒして熱酸 化膜を形成した際に Si Ge層で Geが濃縮されて形成された濃縮 SiGe層は、転位
1— X X
の発生が抑制されつつ格子緩和が十分に行われたものとなる。従って、その表面に 良質な歪み Si層をェピタキシャル成長させることができる。
図面の簡単な説明
[0040] [図 1]本発明の積層基板の洗浄工程の一例を示す図である。
[図 2]本発明の積層基板の洗浄工程の別の一例を示す図である。
[図 3]本発明の積層基板の貼り合わせ工程を示す図である。
[図 4]本発明の貼り合わせゥヱーハの製造工程の一例を示す図である。 [図 5]本発明の貼り合わせゥエーハの製造工程の別の一例を示す図である。
[図 6]実施例 1, 2及び比較例 1一 3のサンプルゥエーハとベースウェーハと貼り合わ せた場合の表面エネルギーの値を示す図である。
[図 7]SC— 1洗浄液の液温を変化させた場合の実施例 3と比較例 4のサンプルゥエー ハの最表層のエッチング量を示す図である。
発明を実施するための最良の形態
[0041] 以下では、本発明の実施の形態について説明する力 本発明はこれに限定される ものではない。
前述したように、歪み Si層を形成する際に、ボンドゥエーハとなるシリコン基板上に 形成した SiGe層の表面を酸ィ匕膜を介して他のシリコン基板と貼り合わせる方法を用 V、た場合、貼り合わせ前に貼り合わせ面の表面のパーティクルや汚染物を除去する ために、通常のシリコン基板の洗浄に用いられる SC— 1洗浄等を SiGe層に施すと、 Geのエッチレートは Siのエッチレートより大きいため、洗浄後の表面粗さがシリコン表 面に SC— 1洗浄を施した場合と比べて粗くなり、この表面粗さは Ge濃度が高くなるに 従って大きくなる。 Ge濃度は高い方が、歪み Si層の歪みを大きくできることから、 SiG e層の Ge濃度は高 、ほうが望ま 、が、洗浄後の表面粗さが一層大きくなつてしまう 。このような面荒れした SiGe層の表面をべ一スウェーハとなるシリコン基板と酸ィ匕膜 を介して貼り合わせて作製した貼り合わせ基板は貼り合わせ面の結合力が低下して おり、例えばその後、ボンドゥエーハのシリコン基板の薄膜ィ匕などの工程の際に貼り 合わせ面での結合不良が起こる原因となり、貼り合わせ基板の製造歩留まりの低下 を招く。
[0042] これに対して、本発明者らは、 SiGe層表面に保護膜を形成してから、その保護膜 を第 1の洗浄液により保護膜が残存するようにエッチング洗浄すれば、洗浄の際に Si Ge層は保護されており面荒れを防止でき、しカゝも、保護膜は第 1の洗浄液によりわず かにエッチング除去されるので洗浄効果を高いものとでき、貼り合わせ面の結合力の 低下を防止できること、また前記第 1の洗浄液により洗浄した積層基板を、前記保護 膜をエッチング可能でかつ第 1の洗浄液よりも前記保護膜に対するエッチレートが小 さい第 2の洗浄液により前記保護膜を除去し前記 SiGe層を露出させるように洗浄す れば、 SiGe層はエッチレートが小さい第 2の洗浄液により面荒れを起こさないようエツ チングされるので、貼り合わせ面となる SiGe層の表面の面荒れを防止しつつ洗浄効 果を大幅に高いものとでき、貼り合わせ面の結合力の低下を防止できることを見出し た。
[0043] 一方、前述したように、イオン注入剥離法を用いて SOIゥエーハを作製する場合、ィ オン注入時に Si Ge層の表面に有機物や金属不純物が付着して汚染される。さら
1— X X
に、 Si Ge層の表面に面荒れも発生し、イオン注入後に Si Ge層の表面とベー
1— X X 1— X X スウェーハとを酸化膜を介して密着させた場合に、剥離熱処理後の貼り合わせ面に ボイドゃブリスターなどの結合不良が発生するという問題があった。
[0044] しかし、この有機物や金属不純物の除去のために Si Ge層の表面に SC— 1洗浄
1— X X
を施すと、前記理由により洗浄後の Si Ge層の表面粗さが一層大きくなり、洗浄後
1— X X
の Si Ge層等の表面とベースウェーハとを酸ィ匕膜を介して密着させた場合に、剥
1— X X
離熱処理後の貼り合わせ面にボイドゃブリスターなどの結合不良が発生するという問 題があった。
[0045] また、 Si Ge層をその上の Si層および絶縁層を介してべ一スウェーハと貼り合わ
1— X X
せた場合には、 Si Ge層の Ge濃度を高めた場合に濃縮 SiGe層内の格子緩和が
1— X X
十分に行われないため、転位が発生してその直上の歪み Si層も結晶性の悪いものと なった。
[0046] これに対して、本発明者らは、 Si Ge層（0<X< 1)の表面に保護層を形成した
1— X X
後、保護層を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入すること によりイオン注入層を形成し、その後該イオン注入層が形成されたボンドゥエーハを 洗浄すれば、洗浄による Si Ge層の面荒れを保護層により防止しつつイオン注入
1— X X
時に注入表面に付着する有機物や金属不純物を除去することができるので、剥離熱 処理後の貼り合わせ面でのボイドゃブリスターの発生を防止することができること、ま た洗浄後のボンドゥエーハの保護層の表面とベースウェーハとを絶縁酸ィ匕膜を介し てまたは直接密着させれば、保護層とベースウェーハとの界面にすべりが発生しや すくなり、その後剥離層の表面を熱酸ィ匕して熱酸ィ匕膜を形成した際に Si Ge層で
1— X X
Geが濃縮されて形成された濃縮 SiGe層は、転位の発生が抑制されるとともに格子 緩和が十分に行われたものとなることを見出し、本発明を完成させた。
[0047] 以下では、本発明の実施の形態について図を用いて説明する。
図 1は、本発明の積層基板の洗浄工程の一例を示す図である。
まず、図 1 (a)のように最表層として SiGe層 2を有する積層基板 1を用意する。この 積層基板 1は最表層として SiGe層を有すれば特に制限がないが、例えばシリコン単 結晶ゥエーハの表面に SiGe層をェピタキシャル成長させたもの等を用いることができ る。
[0048] 次に、図 1 (b)に示すように、この SiGe層 2の表面に保護膜 3を形成する。保護膜 3 としては、例えばシリコン単結晶、シリコン多結晶、アモルファスシリコン、酸化シリコン 等力 なるものを用いることができる。
[0049] そして、図 1 (c)に示すように、この保護膜 3を第 1の洗浄液により洗浄する。洗浄は 例えば第 1の洗浄液に積層基板 1を浸漬することで行うことができる。第 1の洗浄液は 保護膜 3をエッチング可能なものであり、例えば保護膜 3がシリコン力もなるものであ れば、第 1の洗浄液として NH OHと H Oとの混合水溶液からなる SC— 1洗浄液を
4 2 2
用いてもよい。洗浄により保護膜 3はわずかにエッチングされるので洗浄効果を高い ものとすることができる。このとき保護膜 3が残存するように洗浄を行うことで SiGe層 2 が保護され、面荒れが防止できるので、貼り合わせ面の結合力の低下を防止できる。
[0050] このとき、残存する保護膜 3の厚さを lnm以上 lOOnm以下とするように洗浄するこ とが好ましい。残存する保護膜 3の厚さが lnm以上であれば、洗浄中に SiGe層 2の 一部が表面に露出して部分的に面荒れが発生することもなぐ洗浄による面荒れから SiGe層 2を保護するのに十分な厚さである。また、 lOOnm以下であれば、後工程で 表面に酸ィ匕膜を有するベースウェーハとの貼り合わせにより歪み Si層を有する貼り合 わせ SOIゥエーハを作製する場合にも歪み Si層から酸ィ匕膜までの厚みを十分に薄い ものとすることができ、 SOI構造の利点である浮遊容量の低減効果を十分なものとす ることがでさる。
[0051] このとき、残存する保護膜 3の厚さは第 1の洗浄液の組成または温度もしくは洗浄 時間を調整することにより容易に調整することができる。例えば、洗浄液の温度を低 温とし、洗浄時間を短くすれば、洗浄時のエッチング量を少なくすることができる。こ れらの条件の調整により、残存する保護膜 3の厚さを例えば lnm以上 lOOnm以下と することができる。
[0052] 図 2は、本発明の積層基板の洗浄工程の別の一例を示す図である。
図 2 (a)—（c)は図 1 (a)—（c)に示した工程と同様に行うことができる。その後、図 2 (d)のように、第 1の洗浄液で洗浄後に残存する保護膜 3'を第 2の洗浄液により除去 し SiGe層 2'を露出させるように洗浄する。洗浄は例えば第 2の洗浄液に積層基板 1， を浸漬することで行うことができる。第 2の洗浄液は保護膜 3，をエッチング可能なもの であり、かつ第 1の洗浄液よりも保護膜に対するエッチレートが小さいものであり、例 えば保護膜 3，がシリコンカゝらなるものであれば、第 2の洗浄液として第 1の洗浄液より エッチレートが遅くなるように調整した NH OHと H Oとの混合水溶液力 なる SC—
4 2 2
1洗浄液を用いてもよい。このように第 2の洗浄液により保護膜 3，を除去し SiGe層 2， を露出させるように洗浄をおこなうことによって SiGe層 2'は面荒れを起こさな 、ように エッチング洗浄されるので、貼り合わせ面となる SiGe層 2'の表面の面荒れを防止し つつ洗浄効果を非常に高いものとでき、貼り合わせ面の結合力の低下を確実に防止 できる。
[0053] 第 2の洗浄液は第 1の洗浄液よりもエッチレートが小さいものである力 例えば第 2 の洗浄液の温度を第 1の洗浄液の温度よりも低温とすれば、第 2の洗浄液のエツチレ ートを SiGe層 2'の面荒れを起こさないように小さくすることが容易にできる。もちろん 第 2の洗浄液の組成を調整することによりエッチレートを小さくしてもよい。
[0054] 図 3は本発明の積層基板の貼り合わせ工程の一例を示す図である。まず、前述の 洗浄方法を用いて洗浄された積層基板 1 ' 'を準備する。積層基板 1 ' 'の最表層 4は SiGe層またはその上にわずかに残存した保護膜であり、洗浄により面荒れが防止さ れた表面を有する。また、この積層基板 1，，と貼り合わせる他の基板 5 (ベースウェー ノ、）を準備する。ベースウェーハ 5は例えば表面に酸ィ匕膜を形成したシリコン単結晶 ゥエーハであってもよいし、石英、炭化珪素、アルミナ、ダイヤモンド等の絶縁性ゥェ ーハであってもよい。いずれのものであっても、積層基板 1，，との貼り合わせ面での 結合力の低下を防止するために洗浄された面荒れの小さい表面を有するものである ことが好ましい。 [0055] 次にこの積層基板 1，，とべ一スウェーハ 5とを貼り合わせる。貼り合わせは室温で行 うことができ、その後例えば窒素雰囲気中でおよそ 200— 1200°Cの温度で熱処理し 結合力を高める。このように積層基板 ，をべ一スウェーノ、 5と貼り合わせれば、貼り 合わせ面の面荒れや汚染による結合力の低下が防止され、その後の工程において 貼り合わせ面での剥離などの不具合が発生せず、貼り合わせ基板の製造歩留まりの 向上に寄与する。
[0056] 図 4 (a)一 (i)は、本発明の貼り合わせゥエーハの製造工程の一例を示す図である。
まず、図 4 (a)のように、気相成長法により、シリコン単結晶ゥ ーハ 11の表面に Si Ge層 12を 10— 500nm程度の厚さで成長させる。この場合、 Si Ge層 12の X、
X X 1— X X
すなわち Ge組成を一定とすることもできる力 例えば、成長初期に X=0とし、表面に 向けて Xを漸次増カ卩させた傾斜組成層として形成すれば、 Si Ge層に発生する転
1— X X
位を効果的に抑制することができる。なお、転位を抑制するためには Xく 0. 2とする ことが好ましぐ X≤0. 15であれば転位が十分に抑制されたものとできる。
[0057] 気相成長は、 CVD (Chemical Vapor Deposition:化学蒸着）法や MBE (Mol ecular Beam Epitaxy:分子線エピタキシー）法などにより行うことができる。 CVD 法の場合は、例えば、原料ガスとして SiH又は SiH C1と GeHとの混合ガスを用い
4 2 2 4
ることができる。キャリアガスとしては Hが用いられる。成長条件としては、例えば温度
2
600— 1, 000°C、圧力 lOOTorr以下とすれば、よ!/、。
[0058] 次に、図 4 (b)に示すように、成長させた Si Ge層 12の表面に保護層 13を形成
1— X X
する。保護層 13としては、シリコン単結晶層、アモルファスシリコン層、ポリシリコン層、 またはシリコン酸ィ匕膜層などを用いることができる。これらの保護層は、いずれも気相 成長法で形成することができる。保護層がシリコン酸化膜層であれば、熱酸化により 形成することも可能であり、貼り合わせ後に BOX (Buried OXide :埋め込み酸化膜 )層として利用することもできる。また、保護層がシリコン単結晶層の場合は、後のェ 程により Geが濃縮された SiGe層として利用することができる。保護層 13の厚さにつ いては、貼り合わせ面ですべりが十分発生する程度の厚さであることが好ましい。例 えば保護層 13がシリコン酸ィ匕膜層であれば、厚さ lOOnm以下、好ましくは 50nm以 下であればよい。 [0059] そして、図 4 (c)に示すように、前記保護層 13を通して、水素イオンまたは希ガスィ オンの少なくとも一種類を所定のドーズ量で注入してシリコン単結晶ゥエーハ 11の内 部にイオン注入層 14を形成する。この場合、イオン注入深さは注入エネルギーの大 きさに依存するので、所望の注入深さ〖こなるように注入エネルギーを設定すればょ ヽ 。尚、本発明におけるイオン注入深さは、ボンドゥエーハであるシリコン単結晶ゥエー ノ、 11の内部までとしてもよいし、ボンドゥエーハと Si Ge層 12の界面、あるいは後
1— X X
述のように Si Ge層 12の内部までとしてもよい。要するに貼り合わせ後の剥離層と
1— X X
して Si Ge層 12の少なくとも一部がベースウェーハに移設されればよい。
1— X X
[0060] また、イオン注入を保護層 13の表面に垂直な方向から行えば、チャネリングを防止 しかつイオン注入深さの面内均一性を高めることができ、良質なイオン注入層 14を 形成することができる。特に保護層 13がシリコン酸ィ匕膜層、アモルファスシリコン層、 ポリシリコン層等であれば、チャネリングの発生を有効に防止することができる。
[0061] 次に、図 4 (d)に示すように、ボンドゥエーハを洗浄することで保護層 13の表面を洗 浄し、表面の有機物や金属不純物を除去する。この洗浄は、例えば前記した本発明 の積層基板の洗浄工程の一例の図 1 (c)に示す保護膜の洗浄と同様のものであって もよい。洗浄は Siゥエーハの洗浄で一般的に用いられる条件と同一条件の SC— 1洗 浄により行うことができるし、 SC-1洗浄と SC-2洗浄 (HC1と H Oの混合水溶液によ
2 2
る洗浄）とを適宜組み合わせて行うこともできる。また、これらの洗浄に硫酸過酸化水 素水洗浄 (H SOと H Oの混合水溶液による洗浄)やオゾン水洗浄を組み合わせる
2 4 2 2
ことにより、有機物除去効果を高めることもできる。表面に Si Ge層 12が露出して
1— X X
いる場合は、上記のようなシリコン基板の一般的な洗浄を行うと Si Ge層 12の表面
1— X X
に面荒れが発生する力 本発明では Si Ge層 12が保護層 13により保護されてお
1— X X
り面荒れは発生しない。従って、後工程におけるボイド、ブリスター等の結合不良の 発生を防止することができる。
[0062] この際、別途用意したベースウェーハ 15にも同様の洗浄を行ってもよい。この用意 するベースウェーハ 15は、シリコン単結晶ゥエーハ等であれば、表面にシリコン酸ィ匕 膜 16を形成したものである。形成するシリコン酸ィ匕膜 16は、最終的に貼り合わせゥェ ーハが完成した際には BOX層となるので、高品質のものを得るために熱酸化により 形成することが好ましい。また、ベースウェーハ 15として石英、炭化珪素、アルミナ、 ダイヤモンド等の絶縁性ゥエーハを使用する場合は、必ずしも表面にシリコン酸ィ匕膜 16を形成する必要はないが、 CVD法等によりシリコン酸ィ匕膜を形成することもできる
[0063] 次に、図 4 (e)に示すように、保護層 13の表面とベースウェーハ 15の表面とをシリコ ン酸ィ匕膜 16を介して室温にて密着させる。前述のようにべ一スウェーハ 15が石英等 の絶縁性ゥエーハであれば、保護層 13とべ一スウェーハ 15を直接密着させてもょ ヽ 。この場合、保護層 13とシリコン酸ィ匕膜 16又は絶縁性べ一スウェーハ 15との界面が 貼り合わせ面となるため、その貼り合わせ面においてすべりが発生しやすぐ後工程 で熱酸ィ匕膜 18の形成により Ge濃度が高められた濃縮 SiGe層 19の格子緩和が行な われやすく、濃縮 SiGe層 19の中の転位の発生を抑制することができる。
[0064] 次に、図 4 (f)に示すように、例えば 500°C以上の熱処理 (剥離熱処理)を加えること によりイオン注入層 14を劈開面として剥離する。これにより、シリコン単結晶ゥエーハ の一部 17と Si Ge層 12及び保護層 13とが剥離層としてべ一スウェーハ側に移設
1— X X
される。
[0065] なお、図 4 (e)に示す保護層 13の表面とベースウェーハ 15の表面とを密着させるェ 程の前処理として、両ゥヱーハの密着に供される面をプラズマ処理することにより密 着強度を高めれば、密着後の剥離熱処理を行なうことなくイオン注入層 14で機械的 に剥離することも可能である。
[0066] 次に、図 4 (g)に示すように、ベースウェーハ側に移設された剥離層の表面を熱酸 化し熱酸化膜 18を形成する。このときの熱酸化は剥離層のシリコン層 17と Si Ge
1— X X 層 12の一部まで行う。この場合、剥離層の Si Ge層 12の一部が熱酸化されると、
1— X X
Geは酸ィ匕膜中にはほとんど取り込まれないため、熱酸ィ匕された部分に存在した Ge は熱酸化されて ヽな 、部分に移動し、 Geが濃縮された濃縮 SiGe層 19が形成される 。また、保護層 13がシリコン単結晶層の場合は、保護層 13も Geが濃縮された SiGe 層 19の一部として利用することができる。以上のように Si Ge層 12を酸化すること
1— X X
により濃縮 SiGe層 19の中の Ge濃度が高められるので濃縮 SiGe層 19の中にはより 強い歪み (圧縮歪み）が発生するが、濃縮 SiGe層 19の近傍には化学的結合が完全 ではな!/、貼り合わせ界面が存在するので、その界面にお 、て濃縮 SiGe層 19の歪み を緩和するようなすべりが発生し、濃縮 SiGe層 19の転位の発生を抑制しつつ格子 緩和が達成される。
[0067] この場合、シリコン層 17の表面にはイオン注入によるダメージが残留しているため、 剥離層表面を直接 1000°Cより高温で熱酸ィ匕すると OSFが発生しやすいので、シリコ ン層 17の熱酸ィ匕の際はダメージ層が熱酸ィ匕膜に取り込まれるまでは 1000°C以下、 好ましくは 950°C以下の温度で熱酸ィ匕する力、あるいは、剥離面をわずかに研磨 (タ ツチポリッシュ）した後に熱酸ィ匕することが好ま 、。
[0068] 一方、 Si Ge層 12を熱酸ィ匕する場合には、前述のように Geは酸ィ匕膜中にほとん
1— X X
ど取り込まれな 、ため熱酸ィ匕により濃縮 SiGe層 19の中に濃縮される力 熱酸化温 度が 900°C未満では熱酸ィ匕膜 18と濃縮 SiGe層 19の界面に Geの析出が発生しや すくなるため、酸ィ匕温度を 900°C以上、好ましくは 1000°C以上とすることが望ましい 。また、酸化後に Ar、 H 、 Nなどの非酸ィ匕性雰囲気での熱処理を追加することによ
2 2
り Geを拡散させ、深さ方向で Ge濃度が均一となる様にすることもできる。
[0069] すなわち、シリコン単結晶ゥエーハ 11の内部にイオン注入層を形成して剥離を行い 、剥離層表面がシリコン層 17である場合は、シリコン層 17の全体が熱酸ィ匕膜に変化 するまで 1000°C以下、好ましくは 950°C以下の温度で熱酸ィ匕を行い、その後にシリ コン層 17の下部にある Si Ge層 12の熱酸ィ匕を行う際には 900°C以上、好ましくは
1— X X
1000°C以上の温度で酸ィ匕するという工程が好適である。
[0070] 次に、図 4 (h)に示すように、形成された熱酸化膜 18を除去して格子緩和された濃 縮 SiGe層 19を露出する。熱酸ィ匕膜除去には HF水溶液を用いることができる。
[0071] 最後に、図 4 (i)に示すように、露出した濃縮 SiGe層 19の表面に気相成長法により シリコン単結晶層 20をェピタキシャル成長する。ェピタキシャル成長は CVD法や M
BE法などにより行うことができる。 CVD法の場合は、例えば、原料ガスとして SiH又
4 は SiH C1を用いることができる。成長条件としては、温度 600 1， 000°C、圧力 10
2 2
OTorr以下とすればよい。形成されたシリコン単結晶層 20は、その下層である濃縮 S iGe層 19との格子定数の差異により、引っ張り歪みを内在する歪み Si層となる。転位 の少ない良質な濃縮 SiGe層 19の上に形成されて 、るので、良質な歪み Si層となる 。ェピタキシャル成長するシリコン単結晶層 20の厚さは、効果的な歪みとデバイス作 製時の加工性及び品質とを確保するため、 10— 50nm程度とするのが好ましい。
[0072] 次に、図 5 (a)一 (i)は、本発明の貼り合わせゥヱーハの製造工程の別の一例を示 す図である。図 5 (a)、（b)のシリコン単結晶ゥエーハ 11，の表面への Si Ge層 12，
1— X X の形成及び保護層 13'の形成は図 4 (a)、（b)と同様の工程で行うことができる。
[0073] 次に、図 5 (c)に示すように、前記保護層 13'を通して所定のドーズ量で水素イオン または希ガスイオンの少なくとも一種類を注入して、 Si Ge層 12'の内部にイオン
1— X X
注入層 14，を形成する。この場合、 Si Ge層 12，とシリコン単結晶ゥエーハ 11，との
1— X X
界面にイオン注入層 14'を形成してもよ!/、。イオン注入深さは注入エネルギーの大き さに依存するので、所望の注入深さになるように注入エネルギーを設定すればよ!、。
[0074] 次に、図 5 (d)、（e)に示すように、保護層 13'の表面を洗浄し、表面の有機物や金 属不純物を除去する。この洗浄も前述の図 1 (c)に示す保護膜の洗浄と同様のもの であってもよい。別途用意したベースウェーハ 15，にも同様の洗浄を行う。そして保護 層 13 'の表面とベースウェーハ 15'の表面とをシリコン酸化膜 16'を介してまたは直 接室温にて密着させる。これらの工程は図 4 (d)、（e)と同様の工程で行うことができ る。
[0075] 次に、図 5 (f)に示すように、例えば 500°C以上の熱処理 (剥離熱処理)を加えること によりイオン注入層 14'を劈開面として剥離する。これにより、 Si Ge層の一部又
1— X X
は全部 17，及び保護層 13，がべ一スウェーハ側に移設される。なお、この場合も、保 護層 13 'の表面とベースウェーハ 15'の表面とを密着させる工程の前処理として、両 ゥエーハの密着に供される面をプラズマ処理することにより密着強度を高めて、剥離 熱処理を行なうことなくイオン注入層 14'で機械的に剥離してもよ ヽ。
[0076] 次に、図 5 (g)に示すように、ベースウェーハ側に移設された Si Ge層 17'の表
1— X X
面を熱酸化し熱酸化膜 18'を形成する。この場合、熱酸化膜 18'の形成により、 Ge が濃縮された濃縮 SiGe層 19'が形成される。また、保護層 13 'がシリコン単結晶層 の場合は、保護層 13，も Geが濃縮された SiGe層 19，の一部として利用することがで きる。濃縮 SiGe層 19'の中にはより強い歪み (圧縮歪み）が発生するが、濃縮 SiGe 層 19 'の近傍には貼り合わせ界面が存在するので、その界面にお 、て濃縮 SiGe層 19，の歪みを緩和するようなすべりが発生し、濃縮 SiGe層 19，の転位の発生を抑制 しつつ格子緩和が達成される。
[0077] この場合も、前述のように Geは酸ィ匕膜中にほとんど取り込まれないため熱酸ィ匕によ り濃縮 SiGe層 19'の中に濃縮されるが、熱酸ィ匕温度が 900°C未満では熱酸ィ匕膜 18
'と濃縮 SiGe層 19'の界面に Geの析出が発生しやすくなるため、酸ィ匕温度を 900°C 以上、好ましくは 1000°C以上とすることが望ましい。
[0078] また、移設された Si Ge層 17'の表面のダメージ層をタツチボリッシュした後、酸
1— X X
化温度を 900°C以上、好ましくは 1000°C以上で移設された Si Ge層 17'を熱酸
1— X X
化して Geの濃縮を行なうことが望ましい。この場合、剥離層の表面には Si層がなぐ OSFが発生するといつた問題は生じないので、すぐに 1000°C以上の温度で熱処理 して差し支えない。
[0079] 次に、図 5 (h)に示すように、形成された熱酸化膜 18'を除去して格子緩和された 濃縮 SiGe層 19'を露出する。熱酸ィ匕膜 18'の除去には HF水溶液を用いることがで きる。
[0080] そして最後に、図 5 (i)に示すように、露出した濃縮 SiGe層 19'の表面に気相成長 法によりシリコン単結晶層 20'をェピタキシャル成長する。こうして形成されたシリコン 単結晶層 20'は、その下層である濃縮 SiGe層 19'との格子定数の差異により、引つ 張り歪みを内在する歪み Si層となる。転位の少ない良質な濃縮 SiGe層 19'の上に 形成されているので、良質な歪み Si層となる。ェピタキシャル成長するシリコン単結 晶層 20'の厚さは、効果的な歪みとデバイス作製時の加工性及び品質とを確保する ため、 10— 50nm程度とするのが好ましい。
[0081] 以下、本発明の実施例及び比較例により本発明を具体的に説明するが、本発明は これらに限定されるものではない。
(実施例 1, 2、比較例 1一 3)
直径 200mmのシリコン単結晶ゥエーハの表面 (鏡面研磨面）に、下記の表 1に示 すように Ge濃度が 5 %または 15 %の SiGe層をェピタキシャル法により 50nmだけ堆 積しそれを最表層としたもの (比較例 1, 2)と、さらにその上に保護膜として保護シリコ ン層をェピタキシャル法により 20nmだけ堆積しそれを最表層としたもの（実施例 1, 2 )との計 4種類のサンプルゥエーハを作製した。また、リファレンス用として、上記のェ ピタキシャル層を形成しない通常の鏡面研磨シリコン単結晶ゥエーハ（比較例 3)も用 总した o
[0082] これら 5種類のサンプルゥ ーハの最表層の表面と、別途用意したシリコン単結晶 ベースウェーハ（厚さ 400nmの熱酸ィ匕膜付き）とに対して下記の条件で SC—1洗浄 を行った後に室温で貼り合わせ、 350°C、 2時間の熱処理 (窒素雰囲気中）を行った 後、結合力に比例する貼り合わせ界面の表面エネルギーを力ミソリ挿入法により評価 した。
[0083] [表 1]
Figure imgf000022_0001
[0084] < SC— 1洗浄条件 >
組成 29wt%NH OH： 30wt%H O ： H O = 1： 1： 5 (容量比）
4 2 2 2
液温 80°C
洗浄時間 3分
[0085] SC— 1洗浄後の各サンプルゥヱーハの中心部付近での最表面層の 1 m角、 10 m角の表面粗さの RMS (Root Mean Square：自乗平均平方根）値を AFM (Ato mic Force Microscope :原子間力顕微鏡）により測定した結果と、各サンプルゥ エーハをベースウェーハと貼り合わせた場合の表面エネルギーを力ミソリ挿入法によ り測定した結果を表 2および図 6に示す。また、サンプルゥエーハの最表層の膜厚を SC— 1洗浄前後に測定し、洗浄による最表層のエッチング量を算出した結果を表 3に 示す。
[0086] [表 2] 洗浄後の表面粗さ （RMS値） （n m ) 表面エネルギー
1 μ m角 10 μ m角 ( J/m2)
実施例 1 0. 129 0.087 1.949 実施例 2 0. 144 0.087 1.9 比較例 1 0. 157 0. 103 1. 777 比較例 2 0.209 0. 12 1 1.578 比較例 3 - - 1.9 1 1
[0087] [： m 表層膜厚（nm) エッチング量 洗浄前 洗浄後 (nm)
実施例 1 18.93 17.39 1.54 実施例 2 20.53 18.72 1.81 比較例 1 46.43 43.99 2.44 比較例 2 50.11 45.23 4.88
[0088] 表 2に示されるように、洗浄後の表面粗さについて、比較例 1, 2の値に対して実施 例 1, 2の値は小さぐ例えば Ge濃度 15%で比較すると実施例 2では l /z m角の RM S値は 0. 144nmであった力 比較例 2では 0. 209nmと大きな差となった。この結果 から、実施例 1, 2では洗浄による最表層の面荒れが防止されていることがわかる。ま た、表面エネルギーに関しても、表 2及び図 6に示されるように比較例 1， 2の値に比 ベて実施例 1, 2の値は大きぐ例えば比較例 2の 1. 578 jZm2に対して実施例 2で は 1. 9 JZm2であり、比較例 3の SiGe層がない場合の値である 1. 911 jZm2と同等 の良好な値であった。この結果から、洗浄による貼り合わせ面での結合力の低下が 防止されて!ヽることがゎカゝる。
また、表 3に示されるように、同一の洗浄条件であっても、実施例 1, 2のエッチング 量は比較例 1， 2に比べて小さく、表面粗さの大きいサンプルではエッチレートが高い ことが確認できる。
[0089] (実施例 3、比較例 4)
表 1に示した実施例 2と同一条件で作製されたサンプルゥエーノ、 (実施例 3)と、比 較例 2と同一条件で作製されたサンプルゥエーハ（比較例 4)とを用いて、前述した S C 1洗浄条件の中の液温のみを 25°C、 50°C、 80°Cと変化させて SC— 1洗浄を行い 、各サンプルゥエーハの最表層のエッチング量を比較した。その結果を表 4及び図 7 に示す。表 4及び図 7より、いずれの液温でも実施例 3の方が比較例 4よりエッチング 量が小さぐし力も液温が高くなるにつれて両者の差が大きくなつた。また、 SC— 1洗 浄液の液温を低くすることによりエッチング量を小さくすることができ、液温の調整に よりエッチング量を調整できることが確認できた。
[0090] [表 4]
Figure imgf000024_0001
[0091] 次に、実施例 2のサンプルゥエーハ（保護 Si層： 20nm)に対し、液温 80°Cの SC— 1 洗浄を 10分行って表層部の Si層を約 18nm除去した後、引き続きそれより低温であ る液温 50°Cの SC— 1洗浄を 6分行うことにより SiGe層を露出させた。露出した SiGe 層の表面粗さを実施例 1, 2と同様に AFMにより測定した。また、実施例 1, 2と同様 の方法により表面エネルギーを測定した。その結果、表面粗さは 1 m角、 10 m角 でそれぞれ 0. 15nm、 0. 09nmであった。また、表面エネルギーは 1. 88 jZm2で あり、実施例 2とほぼ同等の良好な結果が得られた。
[0092] (実施例 4)
直径 200mmのシリコン単結晶ゥエーハの表面に CVD法により Si Ge 層（X
0. 97 0. 03
=0. 03)を約 150nm成長させ、その表面に CVD法によりシリコン単結晶保護層を 5 Onm形成した。このシリコン単結晶保護層を通して水素イオン (H+)を注入エネルギ 一 40keV、ドーズ量 5 X 1016atomsZcm2の条件でイオン注入し、シリコン単結晶ゥ エーハの表層部にイオン注入層を形成した。水素イオン注入後、シリコン単結晶保護 層表面に 120°C、 5分間の硫酸過酸化水素水洗浄を行い、引き続き 80°C、 3分間の SC-1洗浄を行った。その後、同一条件で洗浄を行った 400nmの熱酸ィ匕膜付きの シリコン単結晶べ一スウェーハと室温で密着させ、アルゴン雰囲気下で 500°C、 30分 の剥離熱処理を行ってイオン注入層で剥離し、シリコン単結晶保護層及び Si Ge 層とシリコン層の一部をべ一スウェーハ側に移設させた。次に 950°Cで熱酸化を
. 03
行い、シリコン層を熱酸ィ匕した後、引き続き温度を 1100°Cに上げて Si Ge 層の
0. 97 0. 03 一部を熱酸化することにより、 Ge濃度が 20%以上の濃縮 SiGe層を形成した。その 後 5%HF水溶液により酸ィ匕膜を除去し、濃縮 SiGe層を露出させ、その表面に CVD 法によりシリコン層を 50nmの厚さだけェピタキシャル成長させた。
[0093] このように作製した貼り合わせゥエーハを 20枚用意し、表面を目視してボイド及び ブリスターの発生数をカウントしたところ、ーゥエーハあたりのボイド及びプリスターの 発生数は約 0. 5個であった。
[0094] (実施例 5)
直径 200mmのシリコン単結晶ゥエーハの表面に CVD法により Si Ge 層（X
0. 97 0. 03
=0. 03)を約 150nm成長させ、その表面に CVD法によりアモルファスシリコン保護 層を 50nm形成した。このアモルファスシリコン保護層を通して水素イオン (H+)を注 入エネルギー 40keV、ドーズ量 5 X 1016atoms/cm2の条件でイオン注入し、シリコ ン単結晶ゥヱーハの表層部にイオン注入層を形成した。水素イオン注入後、ァモル ファスシリコン保護層表面に 80°C、 3分間の SC— 1洗浄、 80°C、 3分間の SC— 2洗浄 、 80°C、 3分間の SC— 1洗浄を順次行った。その後、同一条件で洗浄を行った 400η mの熱酸ィ匕膜付きのシリコン単結晶べ一スウェーハと室温で密着させ、アルゴン雰囲 気下で 500°C、 30分の剥離熱処理を行ってイオン注入層で剥離し、アモルファスシ リコン保護層及び Si Ge 層とシリコン層の一部をべ一スウェーハ側に移設させ
0. 97 0. 03
た。次に 950°Cで熱酸化を行い、シリコン層を熱酸ィ匕した後、その後温度を 1100°C に上げて Si Ge 層の一部を熱酸ィ匕することにより、 Ge濃度が 20%以上の濃縮
0. 97 0. 03
SiGe層を形成した。その後 5%HF水溶液により酸ィ匕膜を除去し、濃縮 SiGe層を露 出させ、その表面に CVD法によりシリコン層を 50nmの厚さだけェピタキシャル成長 させた。
[0095] このように作製した貼り合わせゥエーハを 20枚用意し、表面を目視してボイド及び ブリスターの発生数をカウントしたところ、ーゥエーハあたりのボイド及びプリスターの 発生数は約 0. 8個であった。
[0096] (実施例 6) 直径 200mmのシリコン単結晶ゥエーハの表面に CVD法により Si Ge 層（X
0. 97 0. 03
=0. 03)を約 150nm成長させ、その表面に CVD法によりシリコン単結晶保護層を 5 Onm形成した。このシリコン単結晶保護層を通して水素イオン (H+)を注入エネルギ 一 15keV、ドーズ量 5 X 1016atoms/cm2の条件でイオン注入し、 Si Ge 層の
0. 97 0. 03 内部にイオン注入層を形成した。水素イオン注入後、シリコン単結晶保護層表面に 1 20°C、 5分間の硫酸過酸化水素水洗浄を行い、引き続き 80°C、 3分間の SC— 1洗浄 を行った。その後、同一条件で洗浄を行った 400nmの熱酸ィ匕膜付きのシリコン単結 晶ベースウェーハと室温で密着させ、アルゴン雰囲気下で 500°C、 30分の剥離熱処 理を行ってイオン注入層で剥離し、シリコン単結晶保護層及び Si Ge 層の一部
0. 97 0. 03 をべ一スウェーハ側に移設させた。次に 1100°Cで熱酸ィ匕を行い、 Si Ge 層の
0. 97 0. 03 一部を熱酸化した。その後 5%HF水溶液により酸ィ匕膜を除去し、濃縮 SiGe層を露 出させ、その表面に CVD法によりシリコン層を 50nmの厚さだけェピタキシャル成長 させた。このように作製した貼り合わせゥエーハを 20枚用意し、表面を目視してボイド 及びブリスターの発生数をカウントしたところ、ーゥエーハあたりのボイド及びブリスタ 一の発生数は約 0. 5個であった。
[0097] (比較例 5)
直径 200mmのシリコン単結晶ゥエーハの表面に CVD法により Si Ge 層を約
0. 97 0. 03
150nm成長させた。この Si Ge 層を通して水素イオン（H+)を注入エネルギー
0. 97 0. 03
40keV、ドーズ量 5 X 1016atomsZcm2の条件でイオン注入し、シリコン単結晶ゥェ ーハの表層にイオン注入層を形成した。水素イオン注入後、 Si Ge 層表面に 1
0. 97 0. 03
20°C、 5分間の硫酸過酸化水素水洗浄を行い、引き続き 80°C、 3分間の SC— 1洗浄 を行った。その後、同一条件で洗浄を行った 400nmの熱酸ィ匕膜付きのシリコン単結 晶ベースウェーハと室温で密着させ、アルゴン雰囲気下で 500°C、 30分の剥離熱処 理を行ってイオン注入層で剥離し、 Si Ge 層とシリコン層の一部をべ一スウェー
0. 97 0. 03
ハ側に移設させた。その後、 1200°Cで水素ァニールすることで、結合強度を高める とともに表面を平坦ィ匕した。
[0098] このように作製した貼り合わせゥエーハを 20枚用意し、表面を目視してボイド及び ブリスターの発生数をカウントしたところ、ーゥエーハあたりのボイド及びプリスターの 発生数は約 8個であった。
[0099] すなわち、本発明に従って作製した貼り合わせゥエーハは、ボイド及びプリスターの 発生数が著しく少なぐ本発明の効果が確認された。
[0100] なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単な る例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一 な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技 術的範囲に包含される。

Claims

請求の範囲
[1] 少なくとも最表層として SiGe層を有する積層基板の洗浄方法であって、少なくとも、 前記 SiGe層の表面に保護膜を形成し、その後に前記保護膜をエッチング可能な第 1の洗浄液により前記保護膜が残存するように前記積層基板を洗浄することを特徴と する積層基板の洗浄方法。
[2] 第 1の洗浄液の組成または温度もしくは洗浄時間を調整することにより前記残存す る保護膜の厚さを調整することを特徴とする請求項 1に記載の積層基板の洗浄方法
[3] 前記残存する保護膜の厚さを lnm以上 lOOnm以下とするように洗浄することを特 徴とする請求項 1または 2に記載の積層基板の洗浄方法。
[4] 前記保護膜を Siからなるものとし、第 1の洗浄液を NH OHと H Oとの混合水溶液
4 2 2
力 なるものとすることを特徴とする請求項 1乃至 3のいずれか一項に記載の積層基 板の洗浄方法。
[5] 前記第 1の洗浄液により洗浄した積層基板を、前記保護膜をエッチング可能でかつ 第 1の洗浄液よりも前記保護膜に対するエッチレートが小さい第 2の洗浄液により前 記保護膜を除去し前記 SiGe層を露出させるように洗浄することを特徴とする請求項 1 乃至 4の 、ずれか一項に記載の積層基板の洗浄方法。
[6] 第 2の洗浄液を NH OHと H Oとの混合水溶液力もなるものとすることを特徴とす
4 2 2
る請求項 5に記載の積層基板の洗浄方法。
[7] 第 2の洗浄液の温度を第 1の洗浄液の温度よりも低温にすることを特徴とする請求 項 5または 6に記載の積層基板の洗浄方法。
[8] 請求項 1乃至 7のいずれか一項に記載の積層基板の洗浄方法を用いて洗浄された 積層基板の最表層である SiGe層または保護膜の表面と他の基板の表面とを直接も しくは絶縁膜を介して貼り合わせることを特徴とする基板の貼り合わせ方法。
[9] 貼り合わせゥエーハの製造方法であって、少なくとも、ボンドゥエーハとなるシリコン 単結晶ゥ ーハの表面に Si Ge層（0<X< 1)を形成し、該 Si Ge層の表面に
1— X X 1— X X
保護層を形成し、該保護層を通して水素イオンまたは希ガスイオンの少なくとも一種 類を注入することによりイオン注入層を形成し、該イオン注入層が形成されたボンドウ エーハを洗浄し、該洗浄後のボンドゥエーハの保護層の表面とベースウェーハとを絶 縁膜を介してまたは直接密着させ、その後前記イオン注入層で剥離を行い、前記剥 離によりべ一スウェーハ側に移設した剥離層の表面を熱酸化して熱酸化膜を形成し
、該形成した熱酸ィ匕膜を除去することにより Geが濃縮された濃縮 SiGe層を露出させ 、該露出した濃縮 SiGe層の表面にシリコン単結晶層をェピタキシャル成長させること を特徴とする貼り合わせゥエーハの製造方法。
[10] 前記 Xを 0. 2未満とすることを特徴とする請求項 9に記載の貼り合わせゥ ーハの 製造方法。
[11] 前記保護層としてシリコン単結晶層、アモルファスシリコン層、ポリシリコン層、また はシリコン酸ィ匕膜層の少なくとも一種類を形成することを特徴とする請求項 9または 1 0に記載の貼り合わせゥエーハの製造方法。
[12] 前記イオン注入を前記保護層の表面に垂直な方向から行うことを特徴とする請求 項 9乃至 11のいずれか一項に記載の貼り合わせゥヱーハの製造方法。
[13] 前記洗浄後のボンドウヱーハの保護層の表面と前記べ一スウェーハとの密着に介 する絶縁膜を前記べ一スウェーハの表面のみに形成させることを特徴とする請求項 9 乃至 12のいずれか一項に記載の貼り合わせゥエーハの製造方法。
[14] 前記べ一スウェーハとしてシリコン単結晶ゥエーハまたは絶縁 ¾ゥエーハを用いるこ とを特徴とする請求項 9乃至 13のいずれか一項に記載の貼り合わせゥヱーハの製造 方法。
[15] 前記剥離層の表面を熱酸ィ匕して SiGe層の Geを濃縮する際の温度を 900°C以上と することを特徴とする請求項 9乃至 14のいずれか一項に記載の貼り合わせゥエーハ の製造方法。
[16] 前記剥離層の表面を熱酸ィ匕して表面の Si層を熱酸ィ匕膜にする際の温度を 1000°C 以下とすることを特徴とする請求項 9乃至 15のいずれか一項に記載の貼り合わせゥ エーハの製造方法。
PCT/JP2004/012960 2003-09-10 2004-09-07 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法 WO2005027214A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020067004789A KR101142138B1 (ko) 2003-09-10 2004-09-07 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법
US10/570,949 US7608548B2 (en) 2003-09-10 2004-09-07 Method for cleaning a multilayer substrate and method for bonding substrates and method for producing a bonded wafer
EP04787664A EP1667214B1 (en) 2003-09-10 2004-09-07 Method for cleaning a multilayer substrate and method for bonding substrates and method for producing bonded wafer

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003318040A JP4370862B2 (ja) 2003-09-10 2003-09-10 積層基板の洗浄方法および基板の貼り合わせ方法
JP2003318078A JP4626133B2 (ja) 2003-09-10 2003-09-10 貼り合せウェーハの製造方法
JP2003-318040 2003-09-10
JP2003-318078 2003-09-10

Publications (1)

Publication Number Publication Date
WO2005027214A1 true WO2005027214A1 (ja) 2005-03-24

Family

ID=34315645

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/012960 WO2005027214A1 (ja) 2003-09-10 2004-09-07 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法

Country Status (4)

Country Link
US (1) US7608548B2 (ja)
EP (1) EP1667214B1 (ja)
KR (1) KR101142138B1 (ja)
WO (1) WO2005027214A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007072632A1 (ja) * 2005-12-20 2007-06-28 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板およびｓｏｉ基板の製造方法
WO2009029264A1 (en) * 2007-08-28 2009-03-05 Corning Incorporated Semiconductor wafer re-use in an exfoliation process using heat treatment

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2868202B1 (fr) * 2004-03-25 2006-05-26 Commissariat Energie Atomique Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium.
JP2007174335A (ja) 2005-12-22 2007-07-05 Fuji Xerox Co Ltd 画像読取装置および画像読取装置における電子文書作成方法および電子文書作成プログラム
KR100769833B1 (ko) * 2006-08-14 2007-10-23 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP2009105315A (ja) * 2007-10-25 2009-05-14 Shin Etsu Chem Co Ltd 半導体基板の製造方法
EP2091070A1 (en) * 2008-02-13 2009-08-19 S.O.I. TEC Silicon Semiconductor substrate surface preparation method
EP2281307A4 (en) * 2008-05-28 2011-06-29 Sarnoff Corp ULTRA THIN SILICON BACKLIT IMAGEUR ON INSULATING SUBSTRATES
US8815710B2 (en) * 2008-06-10 2014-08-26 Sumco Corporation Silicon epitaxial wafer and method for production thereof
US8889497B2 (en) 2012-12-28 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
CN108022934A (zh) * 2016-11-01 2018-05-11 沈阳硅基科技有限公司 一种薄膜的制备方法
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
US20220048762A1 (en) * 2020-08-14 2022-02-17 Beijing Voyager Technology Co., Ltd. Void reduction on wafer bonding interface

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240394A (ja) * 1994-02-28 1995-09-12 Sumitomo Sitix Corp 半導体ウェーハの表面洗浄方法
JPH08264498A (ja) * 1995-03-27 1996-10-11 Pure Retsukusu:Kk シリコンウエーハの清浄化方法
JP2001217430A (ja) 1999-11-26 2001-08-10 Toshiba Corp 半導体基板の製造方法およびこれにより製造された半導体基板
JP2003086648A (ja) * 2001-09-10 2003-03-20 Toshiba Ceramics Co Ltd Ｓｏｉウエハのエッチング量の評価方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2856030B2 (ja) 1993-06-29 1999-02-10 信越半導体株式会社 結合ウエーハの製造方法
WO1996015550A1 (en) * 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
JPH11354761A (ja) * 1998-06-09 1999-12-24 Sumitomo Metal Ind Ltd Ｓｏｉ基板及びその製造方法
US6607948B1 (en) * 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
US6610548B1 (en) * 1999-03-26 2003-08-26 Sony Corporation Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory
EP1309989B1 (en) * 2000-08-16 2007-01-10 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
JP2002164520A (ja) 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2002305293A (ja) 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US7018910B2 (en) * 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240394A (ja) * 1994-02-28 1995-09-12 Sumitomo Sitix Corp 半導体ウェーハの表面洗浄方法
JPH08264498A (ja) * 1995-03-27 1996-10-11 Pure Retsukusu:Kk シリコンウエーハの清浄化方法
JP2001217430A (ja) 1999-11-26 2001-08-10 Toshiba Corp 半導体基板の製造方法およびこれにより製造された半導体基板
JP2003086648A (ja) * 2001-09-10 2003-03-20 Toshiba Ceramics Co Ltd Ｓｏｉウエハのエッチング量の評価方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SAREEN ALOK ET AL.: "Effect of Si cap layer on parasitic channel operation in Si/SiGe metal-oxide-semiconductor structures", JOURNAL OF APPLIED PHYSICS, vol. 93, no. 6, 15 March 2003 (2003-03-15), pages 3545 - 3552

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007072632A1 (ja) * 2005-12-20 2007-06-28 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
US7892934B2 (en) 2005-12-20 2011-02-22 Shin-Etsu Chemical Co., Ltd. SOI substrate and method for manufacturing SOI substrate
WO2009029264A1 (en) * 2007-08-28 2009-03-05 Corning Incorporated Semiconductor wafer re-use in an exfoliation process using heat treatment

Also Published As

Publication number Publication date
US20070023066A1 (en) 2007-02-01
EP1667214A4 (en) 2009-02-11
KR20070007018A (ko) 2007-01-12
KR101142138B1 (ko) 2012-05-10
US7608548B2 (en) 2009-10-27
EP1667214B1 (en) 2012-03-21
EP1667214A1 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
KR100668160B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
JP4617820B2 (ja) 半導体ウェーハの製造方法
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
EP3136420A1 (en) Bonded soi wafer and method for manufacturing bonded soi wafer
WO2005027214A1 (ja) 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法
JPH11307747A (ja) Ｓｏｉ基板およびその製造方法
WO2002043153A1 (fr) Procede de fabrication de plaquette de semi-conducteur
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
WO2006051730A1 (ja) 半導体ウェーハの製造方法
EP2053650B1 (en) Method for producing semiconductor substrate
WO2002050912A1 (fr) Procede de fabrication de plaquettes de silicium sur isolant et plaquette de silicium sur isolant
JP4654710B2 (ja) 半導体ウェーハの製造方法
US7572331B2 (en) Method of manufacturing a wafer
WO2012081164A1 (ja) 貼り合わせｓｏｉウエーハの製造方法
JP4613656B2 (ja) 半導体ウエーハの製造方法
JP2005072043A (ja) 貼り合わせウエーハの製造方法およびｓｏｉウエーハ
JP4626133B2 (ja) 貼り合せウェーハの製造方法
JP4649918B2 (ja) 貼り合せウェーハの製造方法
WO2007007537A1 (ja) ボンドウエーハの再生方法及びボンドウエーハ並びにｓｓｏｉウエーハの製造方法
EP3809448A1 (en) Bonded soi wafer and method for manufacturing bonded soi wafer
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
KR20070090251A (ko) ＳｉＧｅ 구조체 제조 및 처리방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480026098.2

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GM HR HU ID IL IN IS KE KG KP KR LC LK LR LS LT LU LV MA MD MG MN MW MX MZ NA NI NO NZ OM PG PL PT RO RU SC SD SE SG SK SL SY TM TN TR TT TZ UA UG US UZ VC YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IT MC NL PL PT RO SE SI SK TR BF CF CG CI CM GA GN GQ GW ML MR SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007023066

Country of ref document: US

Ref document number: 10570949

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020067004789

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004787664

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004787664

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067004789

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10570949

Country of ref document: US